JP4884698B2 - Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device - Google Patents

Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device Download PDF

Info

Publication number
JP4884698B2
JP4884698B2 JP2005129318A JP2005129318A JP4884698B2 JP 4884698 B2 JP4884698 B2 JP 4884698B2 JP 2005129318 A JP2005129318 A JP 2005129318A JP 2005129318 A JP2005129318 A JP 2005129318A JP 4884698 B2 JP4884698 B2 JP 4884698B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
electrode
insulator
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005129318A
Other languages
Japanese (ja)
Other versions
JP2006310443A (en
Inventor
秀一 蛭川
克彦 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005129318A priority Critical patent/JP4884698B2/en
Publication of JP2006310443A publication Critical patent/JP2006310443A/en
Application granted granted Critical
Publication of JP4884698B2 publication Critical patent/JP4884698B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置に関する。   The present invention relates to a semiconductor device manufacturing method, a semiconductor laser device, an optical transmission module, and an optical disk device.

量子井戸構造やトランジスタなどを有する半導体装置においては、半導体材料に電流を注入し、また、外部との電気的なコンタクトをとるために電極が配されている。通常、半導体微細構造に電流を注入させるためには、微細構造上の電極を引き出し、より広い電極領域を設けて、そこに金属ワイヤなどを接続する工夫がなされている。たとえば、電流注入領域以外を絶縁性樹脂または誘電体で埋め込み、あるいは電流注入領域とは異なる導電型の半導体層で埋め込み、電流注入領域上からその埋め込み領域上へと電極を引き出し、金属ワイヤなどをボンディングしやすい広い電極領域を確保させている。またその電流注入領域の多くは、半導体層をメサ形状に加工して形成されているため、上記埋め込み領域は、メサによる段差を解消し、電極を引き出しやすくする役目も果たしている。   In a semiconductor device having a quantum well structure, a transistor, or the like, electrodes are arranged to inject current into a semiconductor material and to make electrical contact with the outside. Usually, in order to inject a current into a semiconductor microstructure, a device has been devised in which an electrode on the microstructure is drawn out, a wider electrode region is provided, and a metal wire or the like is connected thereto. For example, the region other than the current injection region is embedded with an insulating resin or dielectric, or is embedded with a semiconductor layer having a conductivity type different from that of the current injection region, an electrode is drawn from the current injection region to the embedded region, and a metal wire or the like is provided. A wide electrode area that is easy to bond is secured. In addition, since many of the current injection regions are formed by processing a semiconductor layer into a mesa shape, the buried region also serves to eliminate a step due to the mesa and facilitate the extraction of the electrode.

従来の半導体装置としては、例えば、発光層からレーザ光を出射する半導体レーザ装置がある。この半導体レーザ装置(図示せず)は、一般的に、いわゆる埋め込みリッジ型構造を有している。より詳しく説明すると、上記半導体レーザ装置では、活性層は下クラッド層と上クラッド層とで挟まれている。そして、上記上クラッド層上には、活性層のストライプ状の領域に電流を注入するためにリッジストライプ部が形成され、さらに、このリッジストライプ部の両側方には電流狭窄層が形成されている。   As a conventional semiconductor device, for example, there is a semiconductor laser device that emits laser light from a light emitting layer. This semiconductor laser device (not shown) generally has a so-called buried ridge structure. More specifically, in the semiconductor laser device, the active layer is sandwiched between the lower cladding layer and the upper cladding layer. A ridge stripe portion is formed on the upper clad layer to inject current into the stripe region of the active layer, and a current confinement layer is formed on both sides of the ridge stripe portion. .

この埋め込みリッジ型構造は次のように作製される。   This buried ridge structure is fabricated as follows.

まず、1回目の半導体結晶成長を行って、下クラッド層、活性層および上クラッド層などを基板上に積層した後、基板上の半導体層の一部をエッチングすることにより、リッジ状のストライプ部を形成する。   First, after the first semiconductor crystal growth is performed, a lower cladding layer, an active layer, an upper cladding layer, and the like are stacked on the substrate, and then a part of the semiconductor layer on the substrate is etched to form a ridge-shaped stripe portion. Form.

そして、2回目の半導体結晶成長を行って、ストライプ部の両側方に電流狭窄層を積層する。   Then, a second semiconductor crystal growth is performed, and current confinement layers are stacked on both sides of the stripe portion.

さらに、3回目の半導体結晶成長を行って、ストライプ部および電流狭窄層上にコンタクト層を積層することにより、電極が形成されるコンタクト層の領域を広く確保する。   Further, a third semiconductor crystal growth is performed, and a contact layer is stacked on the stripe portion and the current confinement layer, thereby ensuring a wide contact layer region where the electrode is formed.

このように、上記埋め込みリッジ型構造は全部で半導体結晶成長工程を3回行う必要があり、低コスト化は非常に困難であるという問題がある。   As described above, the buried ridge structure has a problem that it is necessary to perform the semiconductor crystal growth process three times in total, and it is very difficult to reduce the cost.

この問題を解決するいわゆるエアリッジ構造が特許文献1(特開2000−114660号公報)に記載されている。図13に示すように、このエアリッジ構造は、絶縁体膜などを用いて電流を狭窄することのできる構造であるので、半導体結晶成長工程が1回のみで済むという利点がある。   A so-called air ridge structure that solves this problem is described in Japanese Patent Application Laid-Open No. 2000-114660. As shown in FIG. 13, this air ridge structure has a merit that the current can be confined by using an insulator film or the like, and therefore there is an advantage that only one semiconductor crystal growth step is required.

このエアリッジ構造を有する半導体レーザ装置は次のようにして作製される。   The semiconductor laser device having this air ridge structure is manufactured as follows.

まず、図13に示すn−GaAs基板501上に、n−AlGaAs下クラッド層502、i−AlGaAs下部光閉じ込め層503、InGaAs量子井戸層とGaAsP障壁層からなる量子井戸活性層504、i−AlGaAs上部光閉じ込め層505、p−AlGaAs上クラッド層506を形成するためのAlGaAs層、p−GaAsコンタクト層507を形成するためのGaAs層を有機金属化学気相成長(MOCVD)法により順次積層する。   First, an n-AlGaAs lower cladding layer 502, an i-AlGaAs lower optical confinement layer 503, a quantum well active layer 504 composed of an InGaAs quantum well layer and a GaAsP barrier layer, an i-AlGaAs on an n-GaAs substrate 501 shown in FIG. An upper optical confinement layer 505, an AlGaAs layer for forming a p-AlGaAs upper cladding layer 506, and a GaAs layer for forming a p-GaAs contact layer 507 are sequentially stacked by metal organic chemical vapor deposition (MOCVD).

そして、通常のフォトリソグラフィ工程およびエッチング工程により、p−AlGaAs上クラッド層506を形成するためのAlGaAs層と、p−GaAsコンタクト層507を形成するためのGaAs層との一部をエッチングして、リッジ状のストライプ部511を形成する。   Then, a part of the AlGaAs layer for forming the p-AlGaAs upper cladding layer 506 and the GaAs layer for forming the p-GaAs contact layer 507 are etched by a normal photolithography process and etching process. A ridge-shaped stripe portion 511 is formed.

次に、全面をSiNで被覆し、コンタクト層507上のSiNのみを除去して、SiNからなる絶縁保護膜508を形成し、コンタクト層507の上面を表出させた後、コンタクト層507および絶縁保護膜508上にp側電極509を形成する。 Then, the whole surface is covered with an SiN X, and remove only SiN X on the contact layer 507, an insulating protective film 508 made of SiN X, after expose the upper surface of the contact layer 507, a contact layer A p-side electrode 509 is formed on 507 and the insulating protective film 508.

次に、上記n−GaAs基板501の裏面(各半導体層が積層される面とは反対側の面)にn側電極510を付ける。   Next, the n-side electrode 510 is attached to the back surface of the n-GaAs substrate 501 (the surface opposite to the surface on which each semiconductor layer is laminated).

そして、ウエハ全体を共振器長幅のバー状にへき開し、表出した2つのへき開面に低反射膜・高反射膜(図示せず)をそれぞれ成膜して、さらにチップ状に分割して半導体レーザ装置が完成する。   Then, the entire wafer is cleaved into bars having a resonator width, and a low reflection film and a high reflection film (not shown) are formed on the two cleaved surfaces exposed, and further divided into chips. A semiconductor laser device is completed.

この半導体レーザ装置によれば、ストライプ部511の幅が数μm程度と微細であるから、通常の電流注入に用いる金属ワイヤを直接ストライプ部511の上面のみにボンディングすることは不可能である。そのため、上記絶縁保護膜508からコンタクト層507の上面を表出し、コンタクト層507および絶縁保護膜508上にp側電極509を形成することで、上記p側電極509をストライプ部511から絶縁保護膜508上に引き出した箇所で金属ワイヤ(図示せず)をボンディングして、ストライプ部511への電流注入を可能にしている。   According to this semiconductor laser device, since the width of the stripe portion 511 is as fine as about several μm, it is impossible to bond a metal wire used for normal current injection directly only on the upper surface of the stripe portion 511. Therefore, the upper surface of the contact layer 507 is exposed from the insulating protective film 508, and the p-side electrode 509 is formed on the contact layer 507 and the insulating protective film 508, whereby the p-side electrode 509 is removed from the stripe portion 511. A metal wire (not shown) is bonded at a portion drawn out on 508 so that current can be injected into the stripe portion 511.

また、他の従来の半導体装置としては、図14に示すように、特許文献2(特開2003−100767号公報)に記載されたGaAs系ヘテロ接合バイポーラトランジスタがある。   As another conventional semiconductor device, there is a GaAs heterojunction bipolar transistor described in Patent Document 2 (Japanese Patent Laid-Open No. 2003-1000076) as shown in FIG.

このGaAs系ヘテロ接合バイポーラトランジスタは次のようにして作製される。   The GaAs heterojunction bipolar transistor is manufactured as follows.

まず、図14に示す半絶縁性のGaAs基板601上に、n型GaAsサブコレクタ層602、n型GaAsコレクタ層603を形成するためのGaAs層、p型GaAsベース層604を形成するためのGaAs層、n型AlGaAsエミッタ層605を形成するためのAlGaAs層、n型GaAs第1エミッタコンタクト層606を形成するためのGaAs層およびn型InGaAs第2エミッタコンタクト層607を形成するためのInGaAs層をMOCVD法によりエピタキシャル順次成長させる。 First, on the semi-insulating GaAs substrate 601 shown in FIG. 14, the GaAs layer for forming the n + -type GaAs subcollector layer 602 and the n-type GaAs collector layer 603 and the p + -type GaAs base layer 604 are formed. In order to form the GaAs layer, the AlGaAs layer for forming the n-type AlGaAs emitter layer 605, the GaAs layer for forming the n + -type GaAs first emitter contact layer 606, and the n + -type InGaAs second emitter contact layer 607 The InGaAs layers are epitaxially grown sequentially by MOCVD.

次に、公知のフォトリソグラフィ工程とエッチング工程とを行って、p型GaAsベース層604およびn型GaAsサブコレクタ層602の表面を露出させる。 Next, a known photolithography process and an etching process are performed to expose the surfaces of the p + type GaAs base layer 604 and the n + type GaAs subcollector layer 602.

次に、WNxからなるエミッタオーミック接触電極613をn+型InGaAs第2エミッタコンタクト層607上に、Pt/Ti/Pt/Auからなるベースオーミック接触電極612をp+型GaAsベース層604上に、AuGe/Ni/Auからなるコレクタオーミック接触電極611をn+型GaAsサブコレクタ層602上にそれぞれスパッタ及び蒸着法で形成する。引き続き、アロイ工程を行って、p+型GaAsベース層604およびn型GaAsコレクタ層603のオーミック接続を得る。 Next, an emitter ohmic contact electrode 613 made of WN x is formed on the n + -type InGaAs second emitter contact layer 607, and a base ohmic contact electrode 612 made of Pt / Ti / Pt / Au is placed on the p + -type GaAs base layer 604. A collector ohmic contact electrode 611 made of AuGe / Ni / Au is formed on the n + -type GaAs subcollector layer 602 by sputtering and vapor deposition, respectively. Subsequently, an alloy process is performed to obtain an ohmic connection between the p + type GaAs base layer 604 and the n type GaAs collector layer 603.

次に、上記ベースオーミック接触電極612上に、Ti/Pt/Auからなる中間金属膜615を形成すると共に、エミッタオーミック接触電極613上に、Ti/Pt/Auからなる中間金属膜616を形成する。   Next, an intermediate metal film 615 made of Ti / Pt / Au is formed on the base ohmic contact electrode 612, and an intermediate metal film 616 made of Ti / Pt / Au is formed on the emitter ohmic contact electrode 613. .

次に、上記n+型GaAsサブコレクタ層602、n型GaAsコレクタ層603、p+型GaAsベース層604、n型AlGaAsエミッタ層605、n+型GaAs第1エミッタコンタクト層606およびn+型InGaAs第2エミッタコンタクト層607で形成された段差を埋めるために、熱硬化性樹脂620を形成する。この熱硬化性樹脂620の材料としては感光性のポリイミドを使用する。 Next, the n + type GaAs subcollector layer 602, the n type GaAs collector layer 603, the p + type GaAs base layer 604, the n type AlGaAs emitter layer 605, the n + type GaAs first emitter contact layer 606, and the n + type InGaAs. In order to fill the step formed by the second emitter contact layer 607, a thermosetting resin 620 is formed. Photosensitive polyimide is used as the material of the thermosetting resin 620.

上記熱硬化性樹脂620の形成方法を具体的に説明すると、溶媒で希釈したポリイミド前駆体をGaAs基板601上にスピンコート法で塗布し、そのポリイミド前駆体に露光・現像を行って、所望のパターンのポリイミド前駆体を形成する。そして、上記ポリイミド前駆体を熱処理でポリイミド化させて、熱硬化性樹脂620を得る。この熱硬化性樹脂620は、できるだけ、コレクタオーミック接触電極611を形成した領域とは重ならないように設計している。   The method for forming the thermosetting resin 620 will be described in detail. A polyimide precursor diluted with a solvent is applied onto a GaAs substrate 601 by spin coating, and the polyimide precursor is exposed and developed to obtain a desired material. A patterned polyimide precursor is formed. Then, the polyimide precursor is converted into a polyimide by heat treatment to obtain a thermosetting resin 620. The thermosetting resin 620 is designed so as not to overlap with the region where the collector ohmic contact electrode 611 is formed as much as possible.

次に、上記コレクタオーミック接触電極611上に、Ti/Pt/Auからなる中間金属膜621を形成し、引き続いて、各オーミック接続電極に対する配線金属電極618,619を形成してヘテロ接合バイポーラトランジスタが完成する。   Next, an intermediate metal film 621 made of Ti / Pt / Au is formed on the collector ohmic contact electrode 611, and subsequently, wiring metal electrodes 618 and 619 for the respective ohmic connection electrodes are formed, whereby the heterojunction bipolar transistor is formed. Complete.

このヘテロ接合バイポーラトランジスタにおいて、エミッタオーミック接触電極613上の中間金属膜616から引き出す配線金属電極618と、ベースオーミック接触電極612上の中間金属膜615から引き出す配線金属電極619とは、メサ形状の半導体部の上部から引き出されるため、半導体層の段差を埋めるために形成された熱硬化性樹脂620上に、段切れを起こさないように形成されている。   In this heterojunction bipolar transistor, the wiring metal electrode 618 drawn out from the intermediate metal film 616 on the emitter ohmic contact electrode 613 and the wiring metal electrode 619 drawn out from the intermediate metal film 615 on the base ohmic contact electrode 612 are mesa-shaped semiconductors. Since it is pulled out from the upper part of the portion, it is formed on the thermosetting resin 620 formed to fill the step of the semiconductor layer so as not to be disconnected.

一般的に、このようなヘテロ接合バイポーラトランジスタにおいては、ベース・エミッタ接合面積を小さくし、かつ、ベース抵抗を低減するために、メサ形状の半導体部は上方から見て矩形をしており、かつ、その矩形の長手方向に平行なメサ側面は図14に示すように逆テーパー形状を有している。さらに、このバイポーラトランジスタを低コスト化するには、トランジスタのチップ面積を小さくする必要があり、メサ形状の半導体部の上部から電極を引き出す際に、上記メサ側面をまたぐように引き出さなければならない。このことからも、上記熱硬化性樹脂による埋め込みが重要である。   Generally, in such a heterojunction bipolar transistor, in order to reduce the base-emitter junction area and reduce the base resistance, the mesa-shaped semiconductor portion is rectangular when viewed from above, and The mesa side surface parallel to the longitudinal direction of the rectangle has a reverse taper shape as shown in FIG. Furthermore, in order to reduce the cost of the bipolar transistor, it is necessary to reduce the chip area of the transistor, and when the electrode is drawn out from the upper part of the mesa-shaped semiconductor portion, it must be drawn across the mesa side surface. Also from this, embedding with the thermosetting resin is important.

しかしながら、図13の半導体レーザ装置では、成膜された絶縁保護膜やp電極に段切れが生じやすく、作製が困難であり、歩留が低いという問題がある。また、上記コンタクト層507の上面部のみが開口するようにエッチングで上記絶縁保護膜508を部分的に除去して、上記コンタクト層507の上面部を表出させるために、レジストなどでパターンマスクを形成して、開口部以外を保護せねばならない。それには一般的にフォトリソグラフィ工程が用いられるが、そのためのフォトマスクを使用する必要があり、フォトマスクやアライメント工程が増加し、またアライメントのトレランスも少なく、コストの増加や歩留の低下の問題があった。さらに、上記開口部は上記リッジ部511の大きさからせいぜい上記リッジ部511の最下部の幅程度にすぎず、それ以上は上記開口部すなわち上記p電極509と上記コンタクト層507との接合面積を稼ぐことができない。このことは、より抵抗の少ない良好な特性を持つ半導体レーザ装置へと改善するにあたり、大きな障害となる。   However, the semiconductor laser device of FIG. 13 has a problem in that the formed insulating protective film and the p-electrode are likely to be disconnected, making it difficult to manufacture, and low yield. Further, the insulating protective film 508 is partially removed by etching so that only the upper surface portion of the contact layer 507 is opened, and a pattern mask is formed with a resist or the like in order to expose the upper surface portion of the contact layer 507. It must be formed and protected except for the opening. For this purpose, a photolithography process is generally used, but it is necessary to use a photomask for this purpose, which increases the number of photomasks and alignment processes, reduces the alignment tolerance, and increases the cost and decreases the yield. was there. Further, the opening is only about the width of the lowermost portion of the ridge 511 due to the size of the ridge 511, and more than that, the opening, that is, the junction area between the p-electrode 509 and the contact layer 507 is increased. I can't earn. This is a major obstacle in improving the semiconductor laser device with better characteristics with less resistance.

また、図14のトランジスタでは、電極618,619をメサ上部から段切れさせることなく引き出すために、樹脂などの絶縁物質620をメサ側面に部分的に埋め込む工程が必要となるが、そのためには上述と同様に、不必要な箇所の絶縁物質を除去するために、フォトリソグラフィ工程によるパターン作製工程が増加し、歩留の低下や製造コストの増加などの問題がある。
特開2000−114660号公報(段落0013〜段落0017、図1参照) 特開2003−100767号公報(段落0024、図4(a)参照)
Further, in the transistor of FIG. 14, a process of partially embedding an insulating material 620 such as a resin on the side surface of the mesa is necessary in order to pull out the electrodes 618 and 619 from the upper part of the mesa without being disconnected. Similarly to the above, in order to remove the insulating material in unnecessary portions, the pattern production process by the photolithography process increases, and there are problems such as a decrease in yield and an increase in manufacturing cost.
JP 2000-114660 A (see paragraphs 0013 to 0017, FIG. 1) Japanese Unexamined Patent Publication No. 2003-1000076 (see paragraph 0024, FIG. 4 (a))

そこで、本発明の課題は、歩留を向上させて、製造コストを低減することができる半導体装置の製造方法、半導体レーザ装置、上記半導体レーザ装置を用いた光伝送モジュール、および、上記半導体レーザ装置を用いた光ディスク装置を提供することにある。   Accordingly, an object of the present invention is to provide a semiconductor device manufacturing method, a semiconductor laser device, an optical transmission module using the semiconductor laser device, and the semiconductor laser device capable of improving the yield and reducing the manufacturing cost. To provide an optical disk apparatus using this.

上記課題を解決するため、この発明の半導体装置の製造方法は、
半導体基板上に、複数の半導体層からなる半導体層群を積層する工程と、
上記半導体層群の少なくとも一部が、上記半導体層群から上記基板に向かう方向に対して交差する方向に張り出すような庇部を有するように、上記半導体層群を加工する工程と、
加工された上記半導体層群の表面上に、ポジ型の感光性を有する絶縁物を塗布する工程と、
上記絶縁物の全面に上方より露光する工程と、
上記露光により感光した上記絶縁物を現像により取り除く工程と、
上記庇部を有する半導体層の上面の少なくとも一部の領域から、上記庇部の側方において露出している上記半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記現像により残された上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する薄膜を形成する工程と
を備え、
上記薄膜を形成する前に、上記現像により残された上記庇部の略下にある上記絶縁物を、その絶縁物の少なくとも一部が上記庇部の下から熱膨張により外側へ張り出すように変形させる工程
を含む
ことを特徴としている。
In order to solve the above problems, a method for manufacturing a semiconductor device of the present invention includes:
Laminating a semiconductor layer group consisting of a plurality of semiconductor layers on a semiconductor substrate;
Processing the semiconductor layer group so that at least a part of the semiconductor layer group has a flange that protrudes in a direction intersecting the direction from the semiconductor layer group toward the substrate;
Applying a positive-type photosensitive insulator on the surface of the processed semiconductor layer group;
Exposing the entire surface of the insulator from above;
Removing the insulator exposed by the exposure by development;
The development which is substantially below the collar part from at least a part of the upper surface of the semiconductor layer having the collar part to at least a part of the semiconductor layer exposed on the side of the collar part. Forming a thin film that covers at least a part of the region on the side surface of the insulator left by
Before forming the thin film, the insulator that is substantially under the collar part left by the development is set so that at least a part of the insulator projects outward from the bottom of the collar part by thermal expansion. It is characterized by including a step of deforming.

ここでいう庇部とは、ある半導体層がその下にある半導体層よりも側方へ張り出している形状の箇所を指す。また、「加工された上記半導体層群の表面」とは、加工済みの半導体層群の露出している面を意味し、上記庇部の上面、庇部以外の部分の上面のみならず、庇部の側面、庇部の下面をも含む概念である。   A collar part here refers to the location of the shape where a certain semiconductor layer has projected sideways rather than the semiconductor layer under it. Further, the “processed surface of the semiconductor layer group” means an exposed surface of the processed semiconductor layer group, and includes not only the upper surface of the buttocks and the upper surface of portions other than the buttocks. It is a concept including the side surface of the part and the lower surface of the collar part.

上記構成によれば、上記庇部を有する半導体層の上からその外へと上記薄膜を引き出す際に、上記絶縁物の側面上を介することで上記薄膜の段切れを防ぐことが可能となる。その絶縁物の形成方法において、上記絶縁物がポジ型の感光性を有することにより、塗布にて上記庇部の略下に入り込んだ絶縁物は、その後の全面への露光にて感光することはない。一方、上記庇部を有する半導体層の上面および上記庇部の外側に露出している半導体層上にある絶縁物が感光するので、現像により上記庇部の略下に入り込んだ絶縁物のみを残すことができる。したがって、本半導体装置の製造方法におけるフォトリソグラフィ工程内の露光工程では、パターニングのためのフォトマスクが不要であり、工程を短縮化できるとともに、アライメントずれなどによるパターン不良が生じることがない。よって、歩留の向上を図り、以ってコストの低減を図ることができる。
また、上記絶縁物が上記庇部の略下から外側へ張り出すので、上記絶縁物上の上記薄膜は、側面のカバレジを向上させる特別な作製方法を取らなくても、段切れすることなく、上記庇部を有する半導体層の上面から上記庇部の下かつ外方において外側に露出している半導体層上へと形成することができるようになる。そのため、より安価に製造でき、かつ歩留まりがよい半導体装置を提供することができる。
ここで、薄膜とは、上記庇部を有する半導体層の上面と、上記庇部の外側に露出している半導体層により形成された段差の高さよりも十分に薄い膜を意味する。
According to the above configuration, when the thin film is pulled out from the semiconductor layer having the flange portion to the outside, it is possible to prevent the thin film from being disconnected through the side surface of the insulator. In the method of forming the insulator, since the insulator has a positive type photosensitivity, the insulator that has entered substantially below the collar portion by coating is not exposed to subsequent exposure to the entire surface. Absent. On the other hand, since the insulator on the upper surface of the semiconductor layer having the flange and the semiconductor layer exposed to the outside of the flange is exposed, only the insulator that has entered under the flange is left by development. be able to. Therefore, in the exposure process in the photolithography process in the manufacturing method of the present semiconductor device, a photomask for patterning is unnecessary, the process can be shortened, and pattern defects due to misalignment and the like do not occur. Therefore, the yield can be improved and the cost can be reduced.
In addition, since the insulator protrudes from substantially below the flange portion to the outside, the thin film on the insulator does not break without taking a special manufacturing method to improve side coverage. It can be formed from the upper surface of the semiconductor layer having the flange portion onto the semiconductor layer exposed to the outside under and outward of the flange portion. Therefore, a semiconductor device that can be manufactured at a lower cost and has a higher yield can be provided.
Here, the thin film means a film that is sufficiently thinner than the height of the step formed by the upper surface of the semiconductor layer having the flange and the semiconductor layer exposed outside the flange.

また、1実施の形態の半導体装置の製造方法では、上記絶縁物を塗布する前に、潤滑剤を塗布する工程を含む。   The semiconductor device manufacturing method according to one embodiment includes a step of applying a lubricant before applying the insulator.

この実施の形態によれば、上記絶縁物が上記潤滑剤により滑りやすくなって、入り組んだ構造となっている上記庇部の下に上記絶縁物を充填しやすくなり、歩留の向上を図ることが可能となる。また、上記庇部を有する半導体層の上面でも上記絶縁物が滑りやすくなるので、後の現像工程で除去したい絶縁物の膜厚が薄くなる。したがって、現像後の上記庇部を有する半導体層の上面における絶縁物の残留による不良を低減でき、歩留の向上を図ることができる。   According to this embodiment, the insulator is easily slipped by the lubricant, and the insulator is easily filled under the flange portion having a complicated structure, thereby improving the yield. Is possible. In addition, since the insulator easily slips even on the upper surface of the semiconductor layer having the flange portion, the thickness of the insulator to be removed in a later development process becomes thin. Therefore, defects due to the remaining of the insulator on the upper surface of the semiconductor layer having the flange portion after development can be reduced, and the yield can be improved.

また、1実施の形態の半導体装置の製造方法では、
上記絶縁物が、熱膨張性を有する微小物を含有するポリイミドからなり、
上記変形させる工程が熱処理である。
In the manufacturing method of the semiconductor device of one embodiment,
The insulator is made of polyimide containing microscopic materials having thermal expansibility,
The step of deforming is a heat treatment.

この実施の形態によれば、上記絶縁物を構成する材料として樹脂の中でも特にポリイミドを主に用いることによって、絶縁性に富み、また、ポジ型の感光性を持たせることも容易であり、通常の露光・現像により容易に所望の形状に加工できるようになる。したがって、上記のような形状の絶縁物を好適に作製することができる。さらに、上記ポリイミドが熱膨張性を有する微小物を含有していることから、熱処理工程を行うことで容易にその体積を増加させることができ、上記庇部の略下にある上記絶縁物を、その少なくとも一部が上記庇部の外側へ張り出すように容易に変形させることができる。   According to this embodiment, it is easy to provide a positive type photosensitivity because it is rich in insulation by using mainly polyimide among the resins as a material constituting the insulator. Thus, the desired shape can be easily processed by exposure and development. Therefore, the insulator having the shape as described above can be preferably manufactured. Furthermore, since the polyimide contains a minute material having a thermal expansion property, the volume can be easily increased by performing a heat treatment step, It can be easily deformed so that at least a part thereof protrudes outside the collar portion.

また、1実施の形態の半導体装置の製造方法では、
上記基板が第一導電型を有し、
上記半導体層群を積層する工程では、上記半導体層群として、少なくとも、第一半導体層、第二半導体層および第三半導体層を、上記基板側から順に積層し、
上記第一半導体層は、ドーピング濃度が1×1017cm−3以下の第二導電型の低濃度半導体層となるように形成し、
上記第二半導体層および第三半導体層は、ドーピング濃度が1×1018cm−3以上の第二導電型の高濃度半導体層となるように形成し、
上記半導体層群を加工する工程では、上記第一半導体層の上面に、上記第二半導体層と上記第三半導体層がストライプ状リッジ構造を形成し、かつ、上記第三半導体層により上記庇部が形成されるように、上記半導体層群にエッチングを行い、
上記薄膜を形成する工程では、上記薄膜として電極を形成し、
上記電極と上記第三半導体層との界面に高濃度側の化合物層を形成すると共に、上記電極と上記第一半導体層との界面に低濃度側の化合物層を形成するように、上記電極の形成後に熱処理を行う工程
を含む。
In the manufacturing method of the semiconductor device of one embodiment,
The substrate has a first conductivity type;
In the step of laminating the semiconductor layer group, as the semiconductor layer group, at least a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer are sequentially laminated from the substrate side,
The first semiconductor layer is formed to be a second conductivity type low concentration semiconductor layer having a doping concentration of 1 × 10 17 cm −3 or less,
The second semiconductor layer and the third semiconductor layer are formed to be a second conductivity type high concentration semiconductor layer having a doping concentration of 1 × 10 18 cm −3 or more,
In the step of processing the semiconductor layer group, the second semiconductor layer and the third semiconductor layer form a striped ridge structure on the upper surface of the first semiconductor layer, and the flange portion is formed by the third semiconductor layer. Etching the semiconductor layer group so that is formed,
In the step of forming the thin film, an electrode is formed as the thin film,
The high-concentration compound layer is formed at the interface between the electrode and the third semiconductor layer, and the low-concentration compound layer is formed at the interface between the electrode and the first semiconductor layer. A step of performing a heat treatment after the formation.

ここで、第一導電型とは、p型またはn型のどちらか一方の導電型を指し、第二導電型とは、p型またはn型のどちらか他方の導電型を指す。   Here, the first conductivity type refers to either the p-type or n-type conductivity type, and the second conductivity type refers to the other conductivity type of the p-type or n-type.

この実施の形態によれば、ドーピング濃度が1×1017cm−3以下の上記低濃度半導体層と上記電極とのショットキー接合において、上記低濃度側の化合物層によって十分な電流狭窄が得られると共に、ドーピング濃度が1×1018cm−3以上の上記高濃度半導体層と上記電極とのオーミック接合において、上記高濃度側の化合物層によって、より低コンタクト抵抗が得られる。このようにショットキー接合性とオーミック接合性がより強化されるので、例えば、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、低しきい値電流発振と高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減できる放熱特性に優れた半導体レーザ装置の製造方法が提供される。したがって、十分な電流狭窄性と優れた素子信頼性が得られ、かつ、低消費電力で高出力動作が可能な半導体装置を製造することが可能となる。 According to this embodiment, in the Schottky junction between the low concentration semiconductor layer having a doping concentration of 1 × 10 17 cm −3 or less and the electrode, sufficient current confinement can be obtained by the low concentration side compound layer. At the same time, in the ohmic junction between the high-concentration semiconductor layer having a doping concentration of 1 × 10 18 cm −3 or more and the electrode, a lower contact resistance can be obtained by the high-concentration compound layer. Since the Schottky junction and the ohmic junction are further enhanced in this way, for example, low threshold current oscillation can be achieved without performing a current block layer burying regrowth process or an electrode contact layer crystal regrowth process. Provided is a method for manufacturing a semiconductor laser device that is capable of high output operation, has long-term reliability, and has excellent heat dissipation characteristics that can reduce costs by simplifying the manufacturing process. Therefore, it is possible to manufacture a semiconductor device that can obtain a sufficient current confinement property and excellent element reliability, and that can operate at high output with low power consumption.

また、1実施の形態の半導体装置の製造方法では、
上記電極の最下層がTiからなり、
上記熱処理を行う工程では、350℃以上430℃以下の熱処理によって上記低濃度側の化合物層と上記高濃度側の化合物層を形成する。
In the manufacturing method of the semiconductor device of one embodiment,
The lowermost layer of the electrode is made of Ti,
In the step of performing the heat treatment, the low concentration side compound layer and the high concentration side compound layer are formed by heat treatment at 350 ° C. or higher and 430 ° C. or lower.

この実施の形態によれば、上記熱処理の温度が350℃未満であると、上記高濃度側の化合物層および上記低濃度側の化合物層が十分に形成されず、また430℃を超えると、上記高濃度側の化合物層が高抵抗を有してしまうため、上記温度範囲の熱処理により、良好なオーミック特性およびショットキー接合特性を有する半導体装置を提供することができる。   According to this embodiment, when the temperature of the heat treatment is less than 350 ° C., the high concentration side compound layer and the low concentration side compound layer are not sufficiently formed, and when the temperature exceeds 430 ° C., Since the compound layer on the high concentration side has high resistance, a semiconductor device having good ohmic characteristics and Schottky junction characteristics can be provided by heat treatment in the above temperature range.

また、1実施の形態の半導体装置の製造方法では、
上記電極の最下層がPtからなり、
上記熱処理を行う工程では、350℃以上450℃以下の熱処理によって上記低濃度側の化合物層と上記高濃度側の化合物層を形成する。
In the manufacturing method of the semiconductor device of one embodiment,
The lowermost layer of the electrode is made of Pt,
In the heat treatment step, the low concentration compound layer and the high concentration compound layer are formed by heat treatment at 350 ° C. or higher and 450 ° C. or lower.

この実施の形態によれば、上記熱処理の温度が350℃未満であると、上記高濃度側の化合物層および上記低濃度側の化合物層が十分に形成されず、また450℃を超えると、Ptが半導体層中に拡散しすぎてしまい、半導体装置の特性が悪化してしまうことから、上記温度範囲の熱処理により、良好なオーミック特性およびショットキー接合特性を有する半導体装置を提供することができる。   According to this embodiment, when the temperature of the heat treatment is less than 350 ° C., the high concentration side compound layer and the low concentration side compound layer are not sufficiently formed, and when the temperature exceeds 450 ° C., Pt Is excessively diffused in the semiconductor layer, and the characteristics of the semiconductor device are deteriorated. Therefore, a semiconductor device having good ohmic characteristics and Schottky junction characteristics can be provided by heat treatment in the above temperature range.

また、この発明の半導体レーザ装置は、
第一導電型のIII‐V族化合物半導体からなる半導体基板と、
上記半導体基板に順次積層された、第一導電型のIII‐V族化合物半導体からなる下クラッド層、III‐V族化合物半導体からなる活性層、第二導電型のIII‐V族化合物半導体からなる上クラッド層および第二導電型のIII‐V族化合物半導体からなるコンタクト層を少なくとも含む半導体層群と
を備え、
少なくとも上記半導体層群の一部は、ストライプ状のリッジ構造を有しており、そのリッジ構造の延伸方向に交差する方向に張り出す庇部を有しており、
また、上記庇部の略下方に位置して、上記庇部の上面に位置しないと共に、上記リッジ構造の両側に位置する絶縁物と、
上記庇部を有する半導体層の上面の少なくとも一部の領域から、上記庇部の下の外方において露出している半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する薄膜と
を備え、
上記絶縁物の一部が上記庇部の下から外側に張り出していると共に、上記絶縁物の厚さは、上記庇部の下から外側に張り出すにつれて薄くなっている
ことを特徴としている。
The semiconductor laser device of the present invention is
A semiconductor substrate made of a III-V compound semiconductor of the first conductivity type;
A lower clad layer made of a first-conductivity-type III-V compound semiconductor, an active layer made of a III-V compound semiconductor, and a second-conductivity type III-V compound semiconductor, which are sequentially stacked on the semiconductor substrate. A semiconductor layer group including at least a contact layer made of an upper cladding layer and a III-V group compound semiconductor of the second conductivity type,
At least a part of the semiconductor layer group has a striped ridge structure, and has a ridge that projects in a direction crossing the extending direction of the ridge structure,
And an insulator located on both sides of the ridge structure, not located on the upper surface of the collar, and positioned substantially below the collar .
The at least part of the upper surface of the semiconductor layer having the flange part to at least a part of the region on the semiconductor layer exposed outside the flange part, which is substantially below the flange part. A thin film covering at least a part of the region on the side surface of the insulator,
A part of the insulator protrudes from the bottom of the collar part to the outside, and the thickness of the insulator decreases as it projects from the bottom of the collar part to the outside. It is said.

上記構成によれば、上記庇部を有する半導体層の上面の少なくとも一部の領域から上記庇部の外側に露出している半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて、上記薄膜を段切れが生ずることなく連続して被覆することが可能になる。したがって、歩留の向上を図り、以ってコストの低減を図ることができる。   According to the above configuration, from at least a part of the upper surface of the semiconductor layer having the flange part to at least a part of the semiconductor layer exposed to the outside of the flange part, substantially below the flange part. It is possible to continuously coat the thin film without causing step breakage, including at least a part of the region on the side surface of the insulator. Therefore, the yield can be improved and the cost can be reduced.

また、1実施の形態の半導体レーザ装置では、
上記絶縁物が熱膨張した微小物を含有するポリイミドからなる。
In the semiconductor laser device of one embodiment,
The insulator is made of a polyimide containing minute matter that has been thermally expanded.

この実施の形態によれば、絶縁性に富み、また通常のプロセスにより容易に所望の形状に加工でき、さらに微小物が膨張していることにより上記庇部の略下から外側へ張り出す形状を有する絶縁物を、マスクアライメントを必要とせずに簡便に形成することができる。   According to this embodiment, the shape is rich in insulation, can be easily processed into a desired shape by a normal process, and further, the shape that protrudes from substantially below the collar portion due to the expansion of the minute object. The insulating material can be easily formed without requiring mask alignment.

また、1実施の形態の半導体レーザ装置では、
上記半導体層群は、上記ストライプ状のリッジ構造と上記活性層との間に一部が位置すると共に、他の一部が上記ストライプ状のリッジ構造の側方に表面を有している第二導電型のIII‐V族化合物半導体からなるリッジ下部層を含み、
上記薄膜は、上記庇部を有する上記半導体層の上面の少なくとも一部の領域から、上記庇部の下の外方において露出している上記リッジ下部層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する電極であり、
上記電極と上記リッジ下部層と間のショットキー接合を用いて、上記ストライプ状リッジ構造に対する電流狭窄を行っている。
In the semiconductor laser device of one embodiment,
The semiconductor layer group is partly located between the stripe-shaped ridge structure and the active layer, and the other part has a surface on the side of the stripe-shaped ridge structure. Including a ridge lower layer made of a conductive type III-V compound semiconductor,
The thin film extends from at least a part of the upper surface of the semiconductor layer having the flange to at least a part of the ridge lower layer exposed outside the flange. An electrode that covers at least a part of the region on the side surface of the insulator that is substantially below the part,
Current confinement is performed on the striped ridge structure by using a Schottky junction between the electrode and the ridge lower layer.

この実施の形態によれば、上記電極と上記リッジ下部層との間に、窒化珪素(SiNx)や酸化珪素(SiO)などといった絶縁層を設けることなく、電流狭窄を行うことができるようになるため、低コストで製造できる半導体レーザ装置が提供される。 According to this embodiment, current confinement can be performed without providing an insulating layer such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) between the electrode and the ridge lower layer. Therefore, a semiconductor laser device that can be manufactured at low cost is provided.

また、上記実施の形態によれば、結晶成長工程は1回であり、結晶成長工程を3回必要とする埋め込みリッジ型に比べ、結晶成長や加工プロセスの工程を減らすことができるため、製造コストを低減することができる。   In addition, according to the above embodiment, since the crystal growth process is performed once, the number of crystal growth and processing processes can be reduced as compared with the buried ridge type that requires three crystal growth processes. Can be reduced.

また、1実施の形態の半導体レーザ装置では、
上記コンタクト層が上記ストライプ状のリッジ構造の頂部に位置し、
上記コンタクト層はドーピング濃度が1×1018cm−3以上であり、
上記リッジ下部層はドーピング濃度が1×1017cm−3以下であり、
上記電極と上記リッジ下部層との界面に、上記電極の構成元素の少なくとも一つと上記リッジ下部層の構成元素の少なくとも一つからなる低濃度側の化合物層が形成され、
上記電極と上記コンタクト層との界面に、上記電極の構成元素の少なくとも一つと上記コンタクト層の構成元素の少なくとも一つからなる高濃度側の化合物層が形成されている。
In the semiconductor laser device of one embodiment,
The contact layer is located on top of the striped ridge structure;
The contact layer has a doping concentration of 1 × 10 18 cm −3 or more,
The ridge lower layer has a doping concentration of 1 × 10 17 cm −3 or less,
A low-concentration compound layer comprising at least one of the constituent elements of the electrode and at least one of the constituent elements of the ridge lower layer is formed at the interface between the electrode and the ridge lower layer,
A high-concentration compound layer made of at least one of the constituent elements of the electrode and at least one of the constituent elements of the contact layer is formed at the interface between the electrode and the contact layer.

この実施の形態によれば、ドーピング濃度が1×1018cm−3以上の上記コンタクト層と上記電極とのオーミック接合では、上記高濃度側の化合物層によってより低コンタクト抵抗が得られるとともに、ドーピング濃度が1×1017cm−3以下の上記リッジ下部層と上記電極とのショットキー接合では、上記低濃度側の化合物層によって十分な電流狭窄が得られる。このようにオーミック接合性とショットキー接合性がともにより強化されるので、電流狭窄を行うための埋め込み層(電流ブロック層)の結晶再成長工程と、低コンタクト抵抗を得るためのコンタクト層の結晶再成長工程を別途行うことなく、十分な電流狭窄性と低コンタクト抵抗を実現でき、熱的、電気的信頼性が向上する。このように製造工程が簡略化され、さらに良好な放熱特性を有する上記電極を備えているために、低しきい値電流で発振し、かつ、高出力動作が可能で、長期信頼性が得られると共に、製造工程の簡略化によりコストを低減でき、従来構造を有する半導体レーザ装置と同等以上の信頼性と高出力特性を低消費電力にて実現できる。 According to this embodiment, in the ohmic junction between the contact layer having a doping concentration of 1 × 10 18 cm −3 or more and the electrode, a lower contact resistance is obtained by the higher concentration compound layer, and doping is performed. In the Schottky junction between the ridge lower layer having a concentration of 1 × 10 17 cm −3 or less and the electrode, sufficient current confinement can be obtained by the low concentration compound layer. Since the ohmic junction and the Schottky junction are enhanced in this way, the crystal regrowth process of the buried layer (current blocking layer) for current confinement and the crystal of the contact layer for obtaining low contact resistance. Sufficient current constriction and low contact resistance can be realized without performing a separate regrowth process, and thermal and electrical reliability is improved. As described above, the manufacturing process is simplified, and the above-described electrodes having better heat dissipation characteristics are provided, so that oscillation is performed at a low threshold current, high output operation is possible, and long-term reliability is obtained. In addition, the cost can be reduced by simplifying the manufacturing process, and reliability and high output characteristics equivalent to or higher than those of a semiconductor laser device having a conventional structure can be realized with low power consumption.

また、1実施の形態の半導体レーザ装置では、
上記リッジ下部層は、少なくともリッジ下部高ドープ層とリッジ下部低ドープ層を含む複数の半導体層で構成されており、
上記リッジ下部高ドープ層は上記リッジ下部低ドープ層よりも上記基板側に位置し、
上記リッジ下部低ドープ層は、ドーピング濃度は1×1017cm−3以下である第二導電型のIII‐V族化合物半導体によって形成されており、
上記リッジ下部高ドープ層は、ドーピング濃度が1×1017cm−3を越える第二導電型のIII‐V族化合物半導体によって形成されている。
In the semiconductor laser device of one embodiment,
The ridge lower layer is composed of a plurality of semiconductor layers including at least a ridge lower highly doped layer and a ridge lower lightly doped layer,
The ridge lower highly doped layer is located closer to the substrate than the ridge lower lightly doped layer,
The low doped layer below the ridge is formed of a III-V group compound semiconductor of a second conductivity type having a doping concentration of 1 × 10 17 cm −3 or less,
The highly doped layer below the ridge is formed of a second conductivity type III-V group compound semiconductor having a doping concentration exceeding 1 × 10 17 cm −3 .

この実施の形態によれば、上記リッジ下部高ドープ層の存在により、ショットキー接合特性を考慮した制限を受けることなく、第二導電型の半導体層により要求される光学特性仕様に応じて自在に層厚・組成等を変更することができると共に、素子抵抗の上昇を抑えることができて、一層の低消費電力化を図ることができる。   According to this embodiment, the presence of the highly doped layer at the bottom of the ridge allows freedom according to the optical characteristic specifications required for the second conductivity type semiconductor layer without being restricted in consideration of the Schottky junction characteristics. It is possible to change the layer thickness, composition, etc., and to suppress an increase in element resistance, thereby further reducing power consumption.

また、1実施の形態の半導体レーザ装置では、上記電極の最下層の材料がTiもしくはPtからなる。   In the semiconductor laser device of one embodiment, the lowermost layer material of the electrode is made of Ti or Pt.

この実施の形態によれば、十分な電流狭窄性と低コンタクト抵抗を両立することのできる、上記高濃度側の化合物層と上記低濃度側の化合物層を同時に形成することができる。   According to this embodiment, the high-concentration compound layer and the low-concentration compound layer that can achieve both sufficient current confinement and low contact resistance can be formed simultaneously.

本発明の光伝送モジュールは、上述の半導体レーザ装置を備える。   An optical transmission module of the present invention includes the above-described semiconductor laser device.

上記構成によれば、上記半導体レーザ装置を用いているから、モジュール単価を大幅に低く抑えることができる。   According to the above configuration, since the semiconductor laser device is used, the unit price of the module can be significantly reduced.

本発明の光ディスク装置は、上述の半導体レーザ装置を備える。   An optical disk device of the present invention includes the above-described semiconductor laser device.

上記構成によれば、上記半導体装置レーザ装置を用いているから、その装置単価を大幅に低く抑えることができる。   According to the above configuration, since the semiconductor device laser device is used, the unit price of the device can be significantly reduced.

以上より明らかなように、この発明の半導体装置の製造方法によれば、上記庇部を有する半導体層の上面からその外側へと上記薄膜を引き出す際に、上記絶縁物の側面上を介するために上記薄膜の段切れを防ぐことができる。   As is clear from the above, according to the method for manufacturing a semiconductor device of the present invention, when the thin film is drawn from the upper surface of the semiconductor layer having the flange portion to the outer side, the semiconductor device is interposed on the side surface of the insulator. It is possible to prevent the thin film from being disconnected.

また、上記絶縁物がポジ型の感光性を有するので、塗布にて上記庇部の略下に入り込んだ絶縁物は、その後の全面への露光にて感光することはなく、上記庇部を有する半導体層の上面および上記庇部の外方で露出している絶縁物が感光するので、現像により上記庇部の略下に入り込んだ絶縁物のみを残すことができる。このように、本半導体装置の製造方法におけるフォトリソグラフィ工程内の露光工程では、パターニングのためのフォトマスクが不要であり、工程を短縮化できるとともに、アライメントずれなどによるパターン不良が生じることがなく、したがって、歩留の向上を図り、以ってコストの低減を図ることができる。   In addition, since the insulator has a positive type photosensitivity, the insulator that has entered substantially below the collar portion by coating is not exposed by subsequent exposure to the entire surface, and has the collar portion. Since the insulator exposed on the upper surface of the semiconductor layer and the outside of the flange is exposed, only the insulator that has entered substantially below the flange by development can be left. Thus, in the exposure process in the photolithography process in the manufacturing method of the semiconductor device, a photomask for patterning is unnecessary, the process can be shortened, and pattern defects due to misalignment and the like do not occur. Therefore, the yield can be improved and the cost can be reduced.

また、この発明の半導体レーザ装置によれば、上記庇部を有する半導体層の上面の少なくとも一部の領域から、上記庇部の下の外方において露出している半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて、上記薄膜を段切れが生ずることなく連続して被覆することが可能になる。したがって、歩留の向上を図り、以ってコストの低減を図ることができる半導体レーザ装置が得られる。   Further, according to the semiconductor laser device of the present invention, at least a part of the semiconductor layer exposed outside the collar part from at least a part of the upper surface of the semiconductor layer having the collar part. It is possible to continuously cover the thin film without any step breakage, including at least a part of the region on the side surface of the insulator, which is substantially below the flange portion. Therefore, it is possible to obtain a semiconductor laser device capable of improving the yield and reducing the cost.

また、この発明の光モジュールは、上記半導体レーザ装置を備えるので、歩留が向上して、製造コストを低減できて、モジュール単価を大幅に低く抑えることができる。   In addition, since the optical module of the present invention includes the semiconductor laser device, the yield can be improved, the manufacturing cost can be reduced, and the unit price of the module can be significantly reduced.

また、この発明の光ディスク装置は、上記半導体レーザ装置を備えるので、歩留が向上して、製造コストを低減できて、装置単価を大幅に低く抑えることができる。   In addition, since the optical disk device of the present invention includes the semiconductor laser device, the yield can be improved, the manufacturing cost can be reduced, and the unit price of the device can be significantly reduced.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

(第1実施の形態)
図1は、この発明の第1実施の形態の半導体装置の構造を示したものである。なお、この第1実施の形態においては、第一導電型はn型であり、以下「n−」と示す。また第二導電型はp型であり、以下「p−」と示す。
(First embodiment)
FIG. 1 shows the structure of a semiconductor device according to the first embodiment of the present invention. In the first embodiment, the first conductivity type is n-type, and is hereinafter referred to as “n−”. Further, the second conductivity type is p-type, and is hereinafter referred to as “p−”.

ここでは半導体装置の一例として半導体レーザ装置を取り上げる。この半導体レーザ装置は、図1に示すように、n−GaAs基板101上に、n−GaAsバッファ層102、n−Al0.5Ga0.5As第一下クラッド層103、n−Al0.489Ga0.511As第二下クラッド層104、Al0.25Ga0.75As下ガイド層105、多重歪量子井戸活性層106、Al0.25Ga0.75As上ガイド層107、p−Al0.4Ga0.6As第一上クラッド層108、p−Al0.548Ga0.452As第二上クラッド下部層109、p−Al0.548Ga0.452As第二上クラッド上部層110およびp−In0.34Ga0.66As0.40.6エッチングストップ層111を順次積層している。このエッチングストップ層111上に、逆メサストライプ形状のp−Al0.5Ga0.5As第三上クラッド層112、p−GaAs第一コンタクト層113およびp++−GaAs第二コンタクト層114を設け、さらに、表面の全面にp電極116、裏面にn電極117が設けられている。また、この半導体レーザ装置は、メサストライプ部121aと、そのメサストライプ部121aの両側方のメサストライプ側方部121bとを有する。また上記メサストライプ部121aは、そのストライプが延伸する方向に垂直な方向に庇部400を有しており、上記庇部400の略下に絶縁物であるポリイミド115が充填されている。なお、上記p電極116は、上記第二コンタクト層114の上面部から上記メサストライプ側方部121bにある上記エッチングストップ層111上にかけて、上記ポリイミド115の側面上も含めて被覆するように形成されている。また、ここで言う庇部400とは、上記メサストライプ部121aにおいて、p−GaAs第一コンタクト層113およびp++−GaAs第二コンタクト層114の一部であって、その一部の下のp−Al0.5Ga0.5As第三上クラッド層112よりも側方へ張り出している形状の箇所を指す。 Here, a semiconductor laser device is taken as an example of the semiconductor device. As shown in FIG. 1, the semiconductor laser device includes an n-GaAs substrate 101, an n-GaAs buffer layer 102, an n-Al 0.5 Ga 0.5 As first lower cladding layer 103, and an n-Al 0 layer. .489 Ga 0.511 As the second lower cladding layer 104, Al 0.25 Ga 0.75 As lower guide layer 105, multiple strained quantum well active layer 106, Al 0.25 Ga 0.75 As upper guide layer 107, p-Al 0.4 Ga 0.6 As first upper cladding layer 108, p-Al 0.548 Ga 0.452 As second upper cladding lower layer 109, p-Al 0.548 Ga 0.452 As second An upper cladding upper layer 110 and a p-In 0.34 Ga 0.66 As 0.4 P 0.6 etching stop layer 111 are sequentially stacked. On this etching stop layer 111, a p-Al 0.5 Ga 0.5 As third upper cladding layer 112 having a reverse mesa stripe shape, a p-GaAs first contact layer 113, and a p ++- GaAs second contact layer 114 are formed. Furthermore, a p-electrode 116 is provided on the entire front surface, and an n-electrode 117 is provided on the back surface. The semiconductor laser device also has a mesa stripe portion 121a and mesa stripe side portions 121b on both sides of the mesa stripe portion 121a. The mesa stripe portion 121a has a flange 400 in a direction perpendicular to the direction in which the stripe extends, and polyimide 115 which is an insulator is filled substantially under the flange 400. The p-electrode 116 is formed so as to cover the upper surface of the second contact layer 114 and the etching stop layer 111 on the mesa stripe side portion 121b, including the side surface of the polyimide 115. ing. In addition, the flange 400 referred to here is a part of the p-GaAs first contact layer 113 and the p ++- GaAs second contact layer 114 in the mesa stripe part 121a, and the p under the part thereof. —Al 0.5 Ga 0.5 As This indicates a portion having a shape projecting laterally from the third upper cladding layer 112.

次に、図2〜図5を参照しながら、上記半導体レーザ構造の作製方法を説明する。(100)面を持つn−GaAs基板101上にn−GaAsバッファ層102(層厚0.5μm)、n−Al0.5Ga0.5As第一下クラッド層103(層厚1.85μm)、n−Al0.489Ga0.511As第二下クラッド層104(層厚0.1μm)、Al0.25Ga0.75As下ガイド層105(層厚3nm)、In0.072Ga0.928As量子井戸層(層厚4.6nm、2層)とAl0.15Ga0.85As障壁層(基板側から層厚21.5nm・7.9nm・21.5nmの3層)を交互に配置してなる多重歪量子井戸活性層106、Al0.25Ga0.75As上ガイド層107(層厚0.1μm)、p−Al0.4Ga0.6As第一上クラッド層108(層厚0.1μm、ドーピング濃度は基板側0.05μmは4×1017cm−3、基板と反対側の0.05μmは8×1017cm−3)、リッジ下部層およびリッジ下部高ドープ層に相当するp−Al0.548Ga0.452As第二上クラッド下部層109(層厚0.22μm、ドーピング濃度は8×1017cm−3)、リッジ下部層およびリッジ下部低ドープ層に相当するp−Al0.548Ga0.452As第二上クラッド上部層110(層厚0.1μm、ドーピング濃度は1×1017cm−3)、第一半導体層としてのリッジ下部層およびリッジ下部低ドープ層に相当するp−In0.1568Ga0.8432As0.40.6エッチングストップ層111(層厚15nm、ドーピング濃度は1.0×1017cm−3)、第二半導体層としての上クラッド層に相当するp−Al0.5Ga0.5As第三上クラッド層112(層厚1.28μm、ドーピング濃度は2.4×1018cm−3)、第三半導体層としてのコンタクト層に相当するp−GaAs第一コンタクト層113(層厚0.45μm、ドーピング濃度は3.0×1018cm−3)およびp++−GaAs第二コンタクト層114(層厚:0.3μm、ドーピング濃度は1.0×1020cm−3)からなる半導体層群を順次有機金属化学気相成長(MOCVD)法にて結晶成長させる。 Next, a method for manufacturing the semiconductor laser structure will be described with reference to FIGS. On an n-GaAs substrate 101 having a (100) plane, an n-GaAs buffer layer 102 (layer thickness 0.5 μm), an n-Al 0.5 Ga 0.5 As first lower cladding layer 103 (layer thickness 1.85 μm). ), N-Al 0.489 Ga 0.511 As second lower cladding layer 104 (layer thickness 0.1 μm), Al 0.25 Ga 0.75 As lower guide layer 105 (layer thickness 3 nm), In 0.072 Ga 0.928 As quantum well layer (layer thickness 4.6 nm, 2 layers) and Al 0.15 Ga 0.85 As barrier layer (layer thickness 21.5 nm, 7.9 nm, 21.5 nm from the substrate side) ) Alternately arranged, multi-strain quantum well active layer 106, Al 0.25 Ga 0.75 As upper guide layer 107 (layer thickness 0.1 μm), p-Al 0.4 Ga 0.6 As first Upper cladding layer 108 (layer thickness 0.1 μm, P-Al ranging concentration that corresponds to the substrate side 0.05 .mu.m is 4 × 10 17 cm -3, 0.05μm is 8 × 10 17 cm -3 in the substrate opposite), the ridge lower layer and the ridge lower highly doped layer 0.548 Ga 0.452 As second upper cladding lower layer 109 (layer thickness 0.22 μm, doping concentration 8 × 10 17 cm −3 ), p-Al 0 corresponding to the ridge lower layer and the lower ridge lower doped layer .548 Ga 0.452 As second upper clad upper layer 110 (layer thickness 0.1 μm, doping concentration 1 × 10 17 cm −3 ), corresponding to the ridge lower layer and the ridge lower lightly doped layer as the first semiconductor layer P-In 0.1568 Ga 0.8432 As 0.4 P 0.6 etching stop layer 111 (layer thickness 15 nm, doping concentration is 1.0 × 10 17 cm −3 ), P-Al 0.5 Ga 0.5 As third upper cladding layer 112 corresponding to the upper cladding layer as the second semiconductor layer (layer thickness 1.28 μm, doping concentration 2.4 × 10 18 cm −3 ), A p-GaAs first contact layer 113 (layer thickness: 0.45 μm, doping concentration: 3.0 × 10 18 cm −3 ) corresponding to a contact layer as a third semiconductor layer and a p ++- GaAs second contact layer 114 ( A semiconductor layer group having a layer thickness of 0.3 μm and a doping concentration of 1.0 × 10 20 cm −3 ) is sequentially grown by a metal organic chemical vapor deposition (MOCVD) method.

なお、上記p−Al0.5Ga0.5As第三上クラッド層112、p−GaAs第一コンタクト層113およびp++−GaAs第二コンタクト層114のドーピング濃度は、上述の値に限らず、1.0×1018cm−3以上であればよい。 The doping concentrations of the p-Al 0.5 Ga 0.5 As third upper cladding layer 112, the p-GaAs first contact layer 113, and the p ++- GaAs second contact layer 114 are not limited to the above values. It may be 1.0 × 10 18 cm −3 or more.

さらに、図2において、メサストライプ部を形成する部分に、レジストマスク118(マスク幅6μm)をストライプ方向が(01−1)方向を持つようにフォトリソグラフィ工程により作製する。   Further, in FIG. 2, a resist mask 118 (mask width 6 μm) is formed in a portion where a mesa stripe portion is to be formed by a photolithography process so that the stripe direction has a (01-1) direction.

次に、上記レジストマスク部118以外の部分をエッチングし、図3に示すように、メサストライプ部121aを形成する。エッチングは硫酸と過酸化水素水の混合水溶液(体積混合比は硫酸:過酸化水素水:水=1:8:50、液温は10℃)およびフッ酸を用いて二段階で行い、エッチングストップ層111直上まで行う。InGaAsPはフッ酸によるエッチングレートが非常に遅いということを利用し、エッチング面の平坦化およびメサストライプの幅制御を可能にしており、また、GaAsもフッ酸によるエッチングレートが非常に遅いため、フッ酸によるエッチングではほとんど上記第三上クラッド層112のみがエッチングされ、上記メサストライプ部121aは図3に示されるような庇部400を有する形状となる。この庇部400は、p−GaAs第一コンタクト層113およびp++−GaAs第二コンタクト層114の一部からなる。エッチングの深さは2.03μm、メサストライプの最下部の幅は約2.5μm、最上部の幅は約4.5μmである。 Next, portions other than the resist mask portion 118 are etched to form mesa stripe portions 121a as shown in FIG. Etching is performed in two stages using a mixed aqueous solution of sulfuric acid and hydrogen peroxide (volume mixing ratio is sulfuric acid: hydrogen peroxide: water = 1: 8: 50, liquid temperature is 10 ° C.) and hydrofluoric acid, and etching is stopped. The process is performed up to just above the layer 111. InGaAsP makes use of the fact that the etching rate by hydrofluoric acid is very slow, and makes it possible to flatten the etching surface and control the width of the mesa stripe, and GaAs also has a very slow etching rate by hydrofluoric acid. In the etching with acid, almost only the third upper cladding layer 112 is etched, and the mesa stripe portion 121a has a shape having a flange 400 as shown in FIG. The flange 400 includes a part of the p-GaAs first contact layer 113 and the p ++- GaAs second contact layer 114. The depth of etching is 2.03 μm, the width of the lowermost part of the mesa stripe is about 2.5 μm, and the width of the uppermost part is about 4.5 μm.

エッチング後、上記レジストマスク118を除去し、全面に密着性強化剤と潤滑剤としての水溶性ポリイミド前駆体を順に塗布し、プリベークを行う。次に、ポジ型の感光性を有するポリイミド材料を塗布し、再びプリベークを行うと、図4に示すように、上記メサストライプ部121a上も含めてポリイミド材料115aが全面を覆うように塗布され、庇部400の下にも充填される。   After the etching, the resist mask 118 is removed, and an adhesion enhancer and a water-soluble polyimide precursor as a lubricant are sequentially applied to the entire surface and prebaked. Next, when a positive-type photosensitive polyimide material is applied and pre-baked again, as shown in FIG. 4, the polyimide material 115a is applied so as to cover the entire surface including the mesa stripe portion 121a. It is also filled under the collar 400.

ここで、上面側より全面露光を行う。上記ポリイミド材料115aはポジ型感光性を有しているので、上記庇部400の略下(図4において、上記メサストライプ部121aの上記庇部400の下側であり、破線よりも上記第三上クラッド層112側の領域)にあるポリイミド材料115aは感光されず、それ以外の位置にあるメサストライプ部121a上および上記エッチングストップ層111上のポリイミド材料115aが感光される。図4において、破線部よりメサストライプ121a側にあるポリイミド材料115aは感光されないこととなる。その後、現像を行うことによって、感光されたポリイミド材料115aが除去されるので、図5の斜線部に示される部分のポリイミド材料115aのみが残る。   Here, the entire surface is exposed from the upper surface side. Since the polyimide material 115a has positive photosensitivity, it is substantially below the collar part 400 (in FIG. 4, below the collar part 400 of the mesa stripe part 121a and above the broken line, the third part The polyimide material 115a in the upper cladding layer 112 side) is not exposed, and the polyimide material 115a on the mesa stripe portion 121a and the etching stop layer 111 at other positions is exposed. In FIG. 4, the polyimide material 115a on the mesa stripe 121a side from the broken line portion is not exposed. Thereafter, development is performed to remove the exposed polyimide material 115a, so that only the polyimide material 115a in the portion indicated by the hatched portion in FIG. 5 remains.

次に、熱処理を行って上記ポリイミド材料115aのイミド化を行い樹脂化する。このとき、上記ポリイミド材料115aは熱処理を受けることによりその体積が増加する性質を持っている微小物(図示せず)を含有しているので、図1に示すように、上記微小物の膨張を受けて、上記庇部400の略下から側方へ張り出す形状のポリイミド115へと変形する。上記微小物とは、例えば、樹脂製の殻壁で低沸点炭化水素をマイクロカプセル化した熱膨張性微小球や、熱膨張性黒鉛などであって、それらはポリイミド化の熱処理温度とおおよそ同じ温度の熱が加わると体積が膨張する性質を有する。   Next, heat treatment is performed to imidize the polyimide material 115a to form a resin. At this time, since the polyimide material 115a contains a minute object (not shown) having a property of increasing its volume when subjected to heat treatment, as shown in FIG. In response to this, it is deformed into a polyimide 115 having a shape projecting from the substantially lower side of the flange 400 to the side. The above-mentioned microscopic materials are, for example, thermally expandable microspheres in which low-boiling hydrocarbons are microencapsulated with a resin shell wall, thermally expandable graphite, and the like, which are approximately the same temperature as the heat treatment temperature for polyimide formation. When the heat is applied, the volume expands.

その後、全面にTi(層厚:50nm)/Pt(層厚:50nm)/Au(層厚:300nm)からなるp電極116(薄膜に相当する)を形成する。また、その後、上記GaAs基板101の裏面(結晶成長をさせていない面)をエッチングして全体の厚さが100μm程度にし、裏面全面にAuGe(層厚:100nm)/Ni(層厚:15nm)/Au(層厚:300nm)からなるn電極117を配し、390℃にて1分間の熱処理を施す。このようにして、図1に示す構造の半導体レーザ装置を作製することができる。最終的なチップの状態へは、その後上記メサストライプの方向に対して垂直な面で所望の共振器長幅のバー状にへき開し、得られたへき開面に低反射膜・高反射膜(図示せず)をそれぞれ成膜して、さらにチップ状に分割する。また、電流注入のために要する金属ワイヤ(図示せず)は、上記メサストライプ側方部121bにある上記p電極116上にボンディングされる。   Thereafter, a p-electrode 116 (corresponding to a thin film) made of Ti (layer thickness: 50 nm) / Pt (layer thickness: 50 nm) / Au (layer thickness: 300 nm) is formed on the entire surface. Thereafter, the back surface (the surface on which crystal growth is not performed) of the GaAs substrate 101 is etched to an overall thickness of about 100 μm, and AuGe (layer thickness: 100 nm) / Ni (layer thickness: 15 nm) is formed on the entire back surface. An n-electrode 117 made of / Au (layer thickness: 300 nm) is disposed, and heat treatment is performed at 390 ° C. for 1 minute. In this manner, the semiconductor laser device having the structure shown in FIG. 1 can be manufactured. The final chip state is then cleaved into a bar shape with the desired resonator length and width on a plane perpendicular to the mesa stripe direction, and a low reflection film and a high reflection film (see FIG. (Not shown) are formed and further divided into chips. Further, a metal wire (not shown) required for current injection is bonded onto the p electrode 116 in the mesa stripe side portion 121b.

本第1実施の形態において、図9に示すように、パルス電流にて、しきい値電流12mA、外部量子効率0.95の特性をもつ半導体レーザ装置の動作確認をした。この特性は、有機金属気相成長法による結晶成長を3回行って作製した従来の半導体レーザ装置と同等であり、本半導体レーザ装置において必要な結晶成長は1回のみであるため、歩留を向上させることができると共に、製造工程やコストを大幅に減少させることができた。また、上記庇部400を有しているにも拘わらず、その庇部400の略下の空間がポリイミド115で充填されているため、上記第二コンタクト層114の上面よりp電極116を段切れさせることなく容易に引き出すことができた。また、そのポリイミド形成工程も、ポリイミド115にポジ型の感光性を持たせ、かつ、上記庇部400を利用した全面露光を行っているため、製造工程やコストを減少させることができ、また、フォトマスクのアライメントを不要としたことにより、さらに歩留を大幅に上昇させることができた。さらに、従来のエアリッジ構造の半導体レーザ装置に比べ、上記p電極116と上記第二コンタクト層114との接合面積を大きくすることができたので、素子抵抗を低減することができて、温度特性がよく高信頼性を有する半導体レーザ装置を実現することができた。   In the first embodiment, as shown in FIG. 9, the operation of a semiconductor laser device having characteristics of a threshold current of 12 mA and an external quantum efficiency of 0.95 was confirmed with a pulse current. This characteristic is the same as that of a conventional semiconductor laser device manufactured by performing crystal growth by metal organic vapor phase epitaxy three times, and the crystal growth necessary for this semiconductor laser device is only one time. In addition to being able to improve, the manufacturing process and cost could be greatly reduced. Further, although the collar 400 is provided, the space below the collar 400 is filled with the polyimide 115, so that the p-electrode 116 is disconnected from the upper surface of the second contact layer 114. It was possible to pull it out easily without letting it go. Also, in the polyimide forming process, since the polyimide 115 has positive photosensitivity and the entire surface is exposed using the flange 400, the manufacturing process and cost can be reduced. By eliminating the need for photomask alignment, the yield could be further increased. Furthermore, since the junction area between the p-electrode 116 and the second contact layer 114 can be increased as compared with a conventional semiconductor laser device having an air ridge structure, the element resistance can be reduced and the temperature characteristics can be reduced. It was possible to realize a semiconductor laser device with high reliability.

また、本第1実施の形態においては、上記ポリイミドすなわち絶縁物115が熱膨張性を有する微小物を有しているため、熱処理工程により、微小物が膨張して上記絶縁物115が上記庇部400の略下から外側へ張り出させることができる。その結果、上記p電極(薄膜)116を上記第二コンタクト層114の上面より段切れさせることなくメサストライプ側方部121bにおける上記エッチングストップ層111上へと容易に引き出すことができた。上記微小物とは、具体的には、樹脂製の殻壁で低沸点炭化水素をマイクロカプセル化した熱膨張性微小球や、熱膨張性黒鉛などが好ましい。これらは熱が加わることによりその体積が膨張する上、他の樹脂などと容易に混合することが可能である。さらに、本第1実施の形態では、上記微小物が膨張する熱処理温度とポリイミド化の熱処理温度がおおよそ同じであるため、上記熱処理が一度で済み、コストを低減することができる。   Further, in the first embodiment, since the polyimide, that is, the insulator 115 has a minute material having a thermal expansion property, the minute material expands by the heat treatment process, and the insulator 115 becomes the flange portion. It is possible to project outward from substantially below 400. As a result, the p-electrode (thin film) 116 could be easily pulled out onto the etching stop layer 111 in the mesa stripe side portion 121b without being cut off from the upper surface of the second contact layer 114. Specifically, the microscopic material is preferably a thermally expandable microsphere in which a low boiling point hydrocarbon is microencapsulated with a resin shell wall, thermally expandable graphite, or the like. These are expanded in volume when heated, and can be easily mixed with other resins. Furthermore, in the first embodiment, since the heat treatment temperature at which the minute matter expands and the heat treatment temperature for polyimide formation are approximately the same, the heat treatment is only required once, and the cost can be reduced.

本第1実施の形態では、上記絶縁物115が張り出しているので、通常の蒸着法を用いて電極を蒸着しても、上記第二コンタクト層114の上面より段切れなく引き出せるp電極116を形成することができる。上記p電極(総層厚:400nm)は、上記庇部を有するメサストライプ部の高さ(2.03μm)よりも十分に薄く、このような薄膜でも、上記絶縁物を配置することで、庇部を有していてもその上部から段切れをすることなく薄膜を引き出すことができた。   In the first embodiment, since the insulator 115 protrudes, a p-electrode 116 is formed which can be pulled out from the upper surface of the second contact layer 114 without any step even when the electrode is deposited using a normal deposition method. can do. The p-electrode (total layer thickness: 400 nm) is sufficiently thinner than the height (2.03 μm) of the mesa stripe part having the collar part. Even with such a thin film, the insulator is disposed, Even if it has a part, the thin film could be pulled out from the upper part without being cut off.

本発明においては、絶縁物は、膨張するように変形しなくても、庇部の略下に充填されるように形成されていればよい。   In the present invention, the insulator may be formed so as to be filled substantially under the collar portion without being deformed so as to expand.

図6に示す変形例のように、膨張しない、もしくは膨張しにくい絶縁物415を用いるなどして、絶縁物415が張り出していないときは、斜め蒸着法やスパッタ法を用いたp電極416の形成を行うことで、段切れすることなく引き出せるp電極416を形成することができる。図6において、図1に示す構成要素と同一構成要素は、図1の構成要素と同一参照番号を付して説明を省略する。   When the insulator 415 is not overhanging by using an insulator 415 that does not expand or hardly expand as in the modification shown in FIG. 6, formation of the p-electrode 416 using an oblique deposition method or a sputtering method is performed. By performing the above, it is possible to form the p-electrode 416 that can be extracted without being disconnected. In FIG. 6, the same constituent elements as those shown in FIG. 1 are denoted by the same reference numerals as those of FIG.

また、図1および4に示すように、本第1実施の形態においては、絶縁物にポリイミド115を用いており、その元となるポリイミド材料115aは添加物を用いて感光性を持たせることができるため、上記製造方法に適している。また、上記庇部400の形状や最終的に得たい絶縁物形状に対して、上記ポリイミド材料115aの粘度や膨張性を容易にコントロールすることができる。さらに、上記庇部400は外部からの衝撃に弱い構造となっているが、その略下に配する絶縁物115に樹脂を用いることで、その構造を補強して高信頼性を有する半導体レーザ装置とすることができる。   Also, as shown in FIGS. 1 and 4, in the first embodiment, polyimide 115 is used as an insulator, and the polyimide material 115a as the base material may be made photosensitive by using an additive. Therefore, it is suitable for the above manufacturing method. Further, the viscosity and expansibility of the polyimide material 115a can be easily controlled with respect to the shape of the collar 400 and the shape of the insulator desired to be finally obtained. Further, the collar portion 400 has a structure that is vulnerable to external impacts. A resin is used for the insulator 115 disposed substantially below the collar portion 400 to reinforce the structure and provide a highly reliable semiconductor laser device. It can be.

また、本第1実施の形態においては、上記庇部400の略下にある絶縁物115が、上記第三上クラッド層112に接するまで十分に充填されている。すなわち、ストライプ状リッジ構造内の上記第三上クラッド層112近傍には絶縁物115が存在しており、p電極である金属116と上記第三上クラッド層112とは接していない。   Further, in the first embodiment, the insulator 115 substantially below the flange 400 is sufficiently filled until it contacts the third upper cladding layer 112. That is, the insulator 115 is present in the vicinity of the third upper cladding layer 112 in the stripe ridge structure, and the metal 116 that is a p-electrode and the third upper cladding layer 112 are not in contact with each other.

これまで、本発明者らは、金属−半導体間のショットキー接合による電流狭窄構造を用いて、従来の技術におけるエアリッジ構造から絶縁膜を省いた半導体レーザ装置を研究してきたが、ストライプ状リッジ構造内の上クラッド層に電極が接していたため、発振させたレーザ光がその電極により吸収を受け、十分な効率が得られない場合があることが分かった。   So far, the present inventors have studied a semiconductor laser device in which an insulating film is omitted from the conventional air ridge structure using a current confinement structure by a metal-semiconductor Schottky junction. It was found that since the electrode was in contact with the inner upper cladding layer, the oscillated laser beam was absorbed by the electrode, and sufficient efficiency could not be obtained.

上述のとおり、本第1実施の形態では、上記第三上クラッド層112とp電極116とが接していないため、p電極116によるレーザ光の吸収を受けない高効率な半導体レーザ装置を実現することができた。さらに、そのために、光学設計における制約が緩まり、各半導体層の組成や層厚などの自由度を大きくすることができた。   As described above, in the first embodiment, since the third upper cladding layer 112 and the p-electrode 116 are not in contact with each other, a highly efficient semiconductor laser device that does not receive laser light absorption by the p-electrode 116 is realized. I was able to. For this reason, restrictions in optical design have been relaxed, and the degree of freedom such as the composition and thickness of each semiconductor layer could be increased.

また、図7に示す変形例のように、第三上クラッド層112と絶縁物715との間に空隙部119があってもよい。その場合は、上記第三上クラッド層112近傍は空気による光閉じ込めが行われるため、それを鑑みた半導体レーザ装置の光学設計を行っておけばよい。このようにすることで、上記絶縁物715が上記第三上クラッド層112に接しているときに比べ、半導体レーザ素子の動作雰囲気温度の影響による、半導体層からなる上記第三上クラッド層112と上記絶縁物715との間の体積膨張率の違いから生じる応力を、上記空隙部119で吸収することができるので、より高信頼性を有する半導体レーザ装置を得ることができる。図7において、図1に示す構成要素と同一構成要素は、図1の構成要素と同一参照番号を付して説明を省略する。   Further, as in the modification shown in FIG. 7, there may be a gap 119 between the third upper cladding layer 112 and the insulator 715. In that case, optical confinement by air is performed in the vicinity of the third upper cladding layer 112, and therefore, the optical design of the semiconductor laser device may be performed in consideration of this. By doing so, the third upper cladding layer 112 made of a semiconductor layer due to the influence of the operating atmosphere temperature of the semiconductor laser element can be compared with the case where the insulator 715 is in contact with the third upper cladding layer 112. Since the gap 119 can absorb the stress caused by the difference in volume expansion coefficient with the insulator 715, a semiconductor laser device with higher reliability can be obtained. In FIG. 7, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those of FIG.

また、本第1実施の形態においては、図示しない水溶性ポリイミド前駆体を潤滑剤として用いている。これを用いない場合に比べて、その後、塗布される上記ポリイミド材料115aが潤滑剤により滑りやすくなるため、上記ポリイミド材料115aが上記庇部400の略下へ入り込みやすくなって充填されやすくなる効果がある。また、上記第二コンタクト層114の上面においては、上記ポリイミド材料115aの塗布膜厚を薄くすることができるので、その後の現像による露光部分の上記ポリイミド材料115aの除去における残渣といった不具合を軽減することができる効果がある。   In the first embodiment, a water-soluble polyimide precursor (not shown) is used as a lubricant. Compared with the case where this is not used, since the polyimide material 115a to be applied thereafter becomes slippery due to the lubricant, the polyimide material 115a can easily enter under the flange 400 and is easily filled. is there. Moreover, since the coating thickness of the polyimide material 115a can be reduced on the upper surface of the second contact layer 114, problems such as a residue in the removal of the polyimide material 115a in an exposed portion by subsequent development can be reduced. There is an effect that can.

また、本第1実施の形態においては、ショットキー接合を用いて上記ストライプ状リッジ部121aへの電流狭窄を行っている。もちろん、より一般的な絶縁性薄膜、たとえば酸化シリコン(SiO)や窒化シリコン(SiN)を介するエアリッジ構造においても、本発明を適用することで、その電極段切れ防止による歩留向上の効果を十分大きくすることが可能である。具体的には、図示しないが、p電極を作製する前に、上記絶縁性薄膜を蒸着などで全面に配し、少なくとも第二コンタクト層上の上記絶縁性薄膜を除去する必要があるが、上記絶縁性薄膜に段切れが起きてしまうと上記p電極を引き出すことができなくなるため、本第1実施の形態のような構造であれば、上記絶縁性薄膜も段切れを起こすことなく引き出すことが可能となる。 In the first embodiment, current confinement is performed on the striped ridge 121a using a Schottky junction. Of course, the present invention can be applied to a more general insulating thin film, for example, an air ridge structure through silicon oxide (SiO 2 ) or silicon nitride (SiN x ), thereby improving the yield by preventing the electrode from being disconnected. Can be made sufficiently large. Specifically, although not shown, it is necessary to dispose the insulating thin film on the entire surface by vapor deposition or the like before producing the p-electrode, and to remove at least the insulating thin film on the second contact layer. If the insulating thin film is disconnected, the p-electrode cannot be extracted. Therefore, with the structure as in the first embodiment, the insulating thin film can also be extracted without causing the disconnection. It becomes possible.

また、本第1実施の形態のように、ショットキー接合を用いて電流狭窄を行う場合、上記p電極116を形成した後、熱処理を行うことによって、上記p電極116の最下層の電極材料と、半導体層114,111との界面に化合物層を形成すれば、電流狭窄領域におけるショットキー接合性と、コンタクト層114におけるオーミック接合性がより強化され、リッジ部121aにのみ低抵抗で電流注入されるリッジ導波型半導体レーザ装置を得ることができる。   In addition, when current confinement is performed using a Schottky junction as in the first embodiment, a heat treatment is performed after the p electrode 116 is formed, so that the lowermost electrode material of the p electrode 116 If a compound layer is formed at the interface between the semiconductor layers 114 and 111, the Schottky junction property in the current confinement region and the ohmic junction property in the contact layer 114 are further strengthened, and current is injected only into the ridge portion 121a with low resistance. A ridge waveguide semiconductor laser device can be obtained.

また、本第1実施の形態においては、上記p電極116の最下層がTiからなり、390℃の熱処理によって、Tiと半導体層114,111との間に合金化反応を起こさせている。Tiを半導体層114,111に蒸着形成した後、400℃程度に加熱すると、製造プロセス中に半導体層114,111の表面に形成された酸化物層が除去され、ドーピング濃度が1×1017cm−3以下の低濃度半導体層つまりエッチングストップ層111に対しては、安定なショットキー接合を得ることができる。本第1実施形態のようなInGaAsP層111やAlGaAs層110に対してTiを形成して適切に加熱した場合、特に熱的,電気的に安定なショットキー接合を得ることができる。これはp電極116と低濃度半導体層111との間の界面に低濃度側の化合物層としてのごく薄いTi合金化物層が形成されているためと考えられ、熱処理を実施しないとこのような安定なショットキー接合を得る効果は見られにくい。 In the first embodiment, the lowermost layer of the p-electrode 116 is made of Ti, and an alloying reaction is caused between Ti and the semiconductor layers 114 and 111 by heat treatment at 390 ° C. When Ti is deposited on the semiconductor layers 114 and 111 and then heated to about 400 ° C., the oxide layer formed on the surface of the semiconductor layers 114 and 111 is removed during the manufacturing process, and the doping concentration is 1 × 10 17 cm. A stable Schottky junction can be obtained for a low concentration semiconductor layer of −3 or less, that is, the etching stop layer 111. When Ti is formed on the InGaAsP layer 111 and the AlGaAs layer 110 as in the first embodiment and heated appropriately, a particularly thermally and electrically stable Schottky junction can be obtained. This is considered to be because a very thin Ti alloy layer as a low concentration compound layer is formed at the interface between the p electrode 116 and the low concentration semiconductor layer 111. The effect of obtaining a good Schottky junction is difficult to see.

また、1×1018cm−3以上にドーピングしたGaAsやInGaAsに対しては、前述の酸化物層除去効果に加え、TiAs層が形成されることで低コンタクト抵抗を実現させることができる。これら反応に適当な熱処理温度は350℃以上430℃以下である。350℃未満の場合、合金化による化合物層の生成の反応が十分に進まず、430℃を超えるとオーミック接合において、徐々にコンタクト抵抗が悪化してくる。430℃以上での抵抗悪化は、TiGa1−x層の生成およびTiより上層の金属材料のミキシングによるものと考えられる。本第1実施形態でも、裏面側のAuGe/Ni/Au電極材料の最適熱処理条件を鑑み、390℃で1分の熱処理を加えて、上記p電極116とGaAs第二コンタクト層114との間にその電極材料とコンタクト層の材料とからなる高濃度側の化合物層を形成して、所望のオーミック接合が得られた。 For GaAs or InGaAs doped to 1 × 10 18 cm −3 or more, a low contact resistance can be realized by forming a TiAs layer in addition to the above-described oxide layer removal effect. The heat treatment temperature suitable for these reactions is 350 ° C. or higher and 430 ° C. or lower. When the temperature is lower than 350 ° C., the reaction of forming the compound layer by alloying does not proceed sufficiently, and when the temperature exceeds 430 ° C., the contact resistance gradually deteriorates in the ohmic junction. It is considered that the resistance deterioration at 430 ° C. or more is caused by the generation of the Ti x Ga 1-x layer and the mixing of the metal material above the Ti. Also in the first embodiment, in consideration of the optimum heat treatment condition of the AuGe / Ni / Au electrode material on the back surface side, a heat treatment is performed at 390 ° C. for 1 minute between the p electrode 116 and the GaAs second contact layer 114. A high-concentration compound layer composed of the electrode material and the contact layer material was formed, and a desired ohmic junction was obtained.

また、上記p電極116の最下層はPtでもよく、この場合の好ましい熱処理温度は、350℃以上450℃以下である。上記熱処理の温度が350℃未満であると、上記高濃度側の化合物層および上記低濃度側の化合物層が十分に形成されず、また450℃を超えると、Ptが半導体層中に拡散しすぎてしまい、半導体装置の特性が悪化してしまうことから、上記温度範囲の熱処理により、良好なオーミック特性およびショットキー接合特性を有する半導体装置を提供することができる。   The lowermost layer of the p-electrode 116 may be Pt. In this case, a preferable heat treatment temperature is 350 ° C. or higher and 450 ° C. or lower. When the temperature of the heat treatment is less than 350 ° C., the high concentration side compound layer and the low concentration side compound layer are not sufficiently formed, and when the temperature exceeds 450 ° C., Pt diffuses too much into the semiconductor layer. Since the characteristics of the semiconductor device are deteriorated, a semiconductor device having good ohmic characteristics and Schottky junction characteristics can be provided by heat treatment in the above temperature range.

また、本第1実施の形態においては、リッジ下部層として、1.0×1017cm−3の第二導電型のドーピング濃度を有する上記エッチングストップ層111および上記第二上クラッド上部層110と、8×1017cm−3の第二導電型のドーピング濃度を有する上記第二上クラッド下部層109とが形成され、かつ、上記第二上クラッド上部層110と上記活性層106との間に上記第二上クラッド下部層109が位置している。これにより、ショットキー接合特性を考慮した制限を受けることなく、第二導電型の半導体層により要求される光学特性仕様に応じて自在に層厚・組成等を変更することができると共に、素子抵抗の上昇を抑えることができ、一層の低消費電力化を図ることができる。もちろん、上記エッチングストップ層111がなくとも上記ショットキー接合性を有しているのだが、上記エッチングストップ層111がある場合、上記ショットキー接合性をより向上させ高信頼性を有する半導体レーザ装置を実現させることができる。さらに、上記エッチングストップ層111を用いたストライプ幅制御性の高いエッチングを行えることから、歩留向上の効果も得られる。 In the first embodiment, as the ridge lower layer, the etching stop layer 111 having the second conductivity type doping concentration of 1.0 × 10 17 cm −3 and the second upper cladding upper layer 110 are used. And the second upper cladding lower layer 109 having a second conductivity type doping concentration of 8 × 10 17 cm −3 , and between the second upper cladding upper layer 110 and the active layer 106. The second upper cladding lower layer 109 is located. As a result, the layer thickness, composition, etc. can be freely changed according to the optical characteristic specifications required by the second conductivity type semiconductor layer without being restricted in consideration of the Schottky junction characteristics, and the element resistance Can be suppressed, and further reduction in power consumption can be achieved. Of course, even if the etching stop layer 111 is not provided, the Schottky junction property is provided. However, when the etching stop layer 111 is provided, the Schottky junction property is further improved and a highly reliable semiconductor laser device is obtained. Can be realized. Furthermore, since the etching with high stripe width controllability using the etching stop layer 111 can be performed, the yield improvement effect can be obtained.

また、本第1実施の形態の半導体装置の製造方法では、ドーピング濃度が1×1017cm−3である上記エッチングストップ層111と上記p電極116とのショットキー接合において、上記低濃度側の化合物層によって十分な電流狭窄が得られると共に、ドーピング濃度が1×1020cm−3である上記第二コンタクト層114と上記p電極116とのオーミック接合において、上記高濃度側の化合物層によって、より低コンタクト抵抗が得られる。このようにショットキー接合性とオーミック接合性がより強化されるので、電流ブロック層の埋め込み再成長工程や電極コンタクト層の結晶再成長工程を行うことなしに、低しきい値電流発振と高出力動作が可能で、長期信頼性が得られる。さらに、製造工程の簡略化によりコストを低減できる放熱特性に優れた半導体レーザ装置の製造方法が提供される。したがって、十分な電流狭窄性と優れた素子信頼性が得られ、かつ、低消費電力で高出力動作が可能な半導体装置を製造することが可能となる。 In the method of manufacturing the semiconductor device according to the first embodiment, in the Schottky junction between the etching stop layer 111 and the p electrode 116 having a doping concentration of 1 × 10 17 cm −3 , In the ohmic junction between the second contact layer 114 and the p-electrode 116 having a doping concentration of 1 × 10 20 cm −3 , a sufficient current confinement is obtained by the compound layer, Lower contact resistance can be obtained. Since the Schottky junction and ohmic junction are further strengthened in this way, low threshold current oscillation and high output can be achieved without performing the current block layer burying regrowth step and the electrode contact layer crystal regrowth step. Operation is possible and long-term reliability is obtained. Furthermore, a method of manufacturing a semiconductor laser device having excellent heat dissipation characteristics that can reduce costs by simplifying the manufacturing process is provided. Therefore, it is possible to manufacture a semiconductor device that can obtain a sufficient current confinement property and excellent element reliability, and that can operate at high output with low power consumption.

本第1実施の形態においては、上記p電極の総層厚は400nmであるが、薄膜の層厚としては、上記メサストライプ部のような段差の高さの1/3以上程度であれば、段差による薄膜の段切れは起きにくくなる。しかしながら、薄ければ薄いほど、薄膜形成のために使用される原料の消費量を抑えることができ、装置の低コスト化を実現できる。   In the first embodiment, the total thickness of the p-electrode is 400 nm, but the thickness of the thin film is about 1/3 or more of the height of the step as in the mesa stripe portion. Thin film breakage due to steps is less likely to occur. However, the thinner the thickness, the lower the consumption of raw materials used for forming the thin film, and the lower the cost of the apparatus.

本第1実施の形態においては、上記エッチングストップ層111はInGaAsPからなる半導体層であるが、これに限るものではない。本第1実施の形態におけるエッチングでは、2回目に使用するエッチャントがフッ酸であるため、上記エッチングストップ層はGaAsでもよい。   In the first embodiment, the etching stop layer 111 is a semiconductor layer made of InGaAsP, but is not limited to this. In the etching in the first embodiment, since the etchant used for the second time is hydrofluoric acid, the etching stop layer may be GaAs.

また、本第1実施の形態の半導体レーザ装置のストライプ方向は、(100)面上における(01−1)方向、いわゆる逆メサ方向であるが、これに限るものではない。(100)面上において、ストライプ方向を上述とは垂直な(011)方向、いわゆる順メサ方向であってもよい。この変形例の場合、ストライプ方向に対して垂直な断面図は図8のようになり、第一コンタクト層813および第二コンタクト層814の側面が、基板101に向かって幅が広くなっていく形状となるため、p電極814の段切れがより起きにくい構造にすることができる。図8において、図1に示す構成要素と同一構成要素は、図1の構成要素と同一参照番号を付して説明を省略する。   The stripe direction of the semiconductor laser device of the first embodiment is the (01-1) direction on the (100) plane, the so-called reverse mesa direction, but is not limited thereto. On the (100) plane, the stripe direction may be a (011) direction perpendicular to the above, that is, a so-called forward mesa direction. In the case of this modification, a cross-sectional view perpendicular to the stripe direction is as shown in FIG. 8, and the side surfaces of the first contact layer 813 and the second contact layer 814 become wider toward the substrate 101. Therefore, the p electrode 814 can be structured to be less likely to be disconnected. 8, the same components as those shown in FIG. 1 are denoted by the same reference numerals as those of FIG. 1, and the description thereof is omitted.

また、本第1実施の形態の半導体レーザ装置では、上記絶縁物115は熱膨張性を有する微小物を含有するポリイミドからなり、上記庇部400の略下より外側へ張り出すように変形させる工程が熱処理工程であるが、これに限るものではない。本第1実施形態では、上記熱処理工程がポリイミド化工程・変形工程の両方を兼ねているが、各々の処理温度が異なっていれば、別々に熱処理を行ってもよい。その場合、変形工程の処理温度の方を低く設計し、ポリイミド化工程よりも先に変形工程を行うことが好ましい。また、上記微小物は、膨潤性を有する微小物でもよく、その場合は上記変形させる工程は湿潤工程とすればよい。また、上記微小物は発泡性を有していてもよい。その場合、上記微小物の発泡後は上記絶縁物の表面、すなわち上記p電極が配される面はなめらかでなく穴の開いた表面となるが、少なくとも一部の領域で段切れのないp電極が確保されていればよいので、問題とはならない。   Further, in the semiconductor laser device of the first embodiment, the insulator 115 is made of polyimide containing a microscopic material having thermal expansion, and is deformed so as to protrude outward from substantially below the flange 400. Is a heat treatment step, but is not limited thereto. In the first embodiment, the heat treatment step serves as both the polyimide forming step and the deformation step. However, if the treatment temperatures are different, the heat treatment may be performed separately. In that case, it is preferable that the processing temperature of the deformation process is designed to be lower and the deformation process is performed prior to the polyimidization process. The minute object may be a swellable minute object, and in this case, the step of deforming may be a wetting step. Moreover, the said micro thing may have foamability. In that case, the surface of the insulator, that is, the surface on which the p-electrode is arranged becomes a smooth and perforated surface after foaming of the minute object, but the p-electrode is not cut off at least in a part of the region. This is not a problem as long as it is secured.

(第2実施の形態)
図10は、本発明の第2実施の形態における光伝送システムの光伝送モジュール200を示す断面図である。また、図11は光源の部分を示す斜視図である。本第2実施の形態では、光源として第1実施の形態で説明した半導体レーザ装置(レーザチップ)201を、また受光素子202としてシリコン(Si)のpinフォトダイオードを用いている。この光伝送システムでは、信号を送受信する相手側も、上記と同じ光伝送モジュールを備えていることを前提としている。また上記半導体レーザ装置201は、上記モジュール実装状態で発光波長がおよそ890nmである。
(Second Embodiment)
FIG. 10 is a cross-sectional view showing an optical transmission module 200 of the optical transmission system according to the second embodiment of the present invention. FIG. 11 is a perspective view showing a light source portion. In the second embodiment, the semiconductor laser device (laser chip) 201 described in the first embodiment is used as a light source, and a silicon (Si) pin photodiode is used as the light receiving element 202. In this optical transmission system, it is assumed that the other party that transmits and receives signals also includes the same optical transmission module as described above. The semiconductor laser device 201 has an emission wavelength of about 890 nm in the module mounted state.

図10において、回路基板206上には、半導体レーザ駆動用の正負両電極のパターン(図示せず)が形成され、レーザチップ201を搭載する部分には深さ300μmの凹部206aが設けられている。この凹部206aに、レーザチップ201を搭載したレーザマウント(マウント材)210をはんだで固定する。図10および11に示すように、レーザマウント210の正電極212の平坦部213は、回路基板206上のレーザ駆動用正電極部(図示せず)とワイヤー207aによって電気的に接続される。凹部206aはレーザ光の放射を妨げない程度の深さとなっており、また、面の粗さが放射角に影響を与えないようにされている。   In FIG. 10, a pattern (not shown) of both positive and negative electrodes for driving a semiconductor laser is formed on a circuit board 206, and a recess 206a having a depth of 300 μm is provided in a portion where the laser chip 201 is mounted. . A laser mount (mounting material) 210 on which the laser chip 201 is mounted is fixed to the recess 206a with solder. As shown in FIGS. 10 and 11, the flat portion 213 of the positive electrode 212 of the laser mount 210 is electrically connected to a laser driving positive electrode portion (not shown) on the circuit board 206 by a wire 207a. The recess 206a has a depth that does not hinder the radiation of the laser beam, and the roughness of the surface does not affect the radiation angle.

上記受光素子202は、やはり回路基板206に実装され、ワイヤー207bにより電気信号が取り出される。この他に、回路基板206上にレーザ駆動用/受信信号処理用のIC回路208が実装されている。   The light receiving element 202 is also mounted on the circuit board 206, and an electric signal is taken out by the wire 207b. In addition, an IC circuit 208 for laser driving / reception signal processing is mounted on the circuit board 206.

次いで、上記レーザマウント210をはんだで固定して搭載した部分である凹部206aに、光を拡散するフィラーを混入した液状のシリコン樹脂209を適量滴下する。このシリコン樹脂209は表面張力のために凹部206a内に留まり、レーザマウント210を覆い凹部206aに固定する。本第2実施の形態では、回路基板206上に凹部206aを設け、レーザマウント210を実装したが、上述のように、シリコン樹脂209は表面張力のためにレーザチップ201表面およびその近傍に留まるので、凹部206aは必ずしも設ける必要はない。   Next, an appropriate amount of a liquid silicon resin 209 mixed with a light diffusing filler is dropped into a recess 206a, which is a portion where the laser mount 210 is fixed and mounted with solder. The silicon resin 209 stays in the recess 206a due to surface tension, covers the laser mount 210, and is fixed to the recess 206a. In the second embodiment, the recess 206a is provided on the circuit board 206 and the laser mount 210 is mounted. However, as described above, the silicon resin 209 remains on the surface of the laser chip 201 and its vicinity due to surface tension. The recess 206a is not necessarily provided.

この後、上記シリコン樹脂209を80℃で約5分間加熱して、ゼリー状になるまで硬化させる。次いで、全面を透明なエポキシ樹脂モールド203により被覆する。レーザチップ201の上面には、放射角制御のためのレンズ部204が、また、受光素子202の上面には信号光を集光するためのレンズ部205がそれぞれ一体的にモールドレンズとして形成される。上述したように、この光伝送システムでは、相手側が同じ光伝送モジュールをもう1台保持して、光信号の送受信を行うことを前提としている。光源から情報を持って発した光信号は、相手の光伝送モジュールの受光素子によって受信され、また、相手から発信された光信号は上記受光素子202によって受信される。   Thereafter, the silicon resin 209 is heated at 80 ° C. for about 5 minutes to be cured until it forms a jelly. Next, the entire surface is covered with a transparent epoxy resin mold 203. A lens portion 204 for controlling the emission angle is formed on the upper surface of the laser chip 201, and a lens portion 205 for condensing the signal light is integrally formed on the upper surface of the light receiving element 202 as a molded lens. . As described above, in this optical transmission system, it is assumed that the other party holds another optical transmission module and transmits and receives an optical signal. An optical signal emitted from the light source with information is received by the light receiving element of the counterpart optical transmission module, and an optical signal transmitted from the counterpart is received by the light receiving element 202.

次に、上記レーザマウント210について、図11を用いて説明する。図11に示すように、L字型のヒートシンク211にレーザチップ201がIn糊剤を用いてダイボンドされている。レーザチップ201は、第1実施の形態で説明したInGaAs系の半導体レーザ装置であり、そのチップ下面201bには高反射膜がコーティングされており、一方、レーザチップ上面201aには低反射膜がコーティングされている。これらの反射膜は、レーザチップ端面の保護も兼ねている。   Next, the laser mount 210 will be described with reference to FIG. As shown in FIG. 11, a laser chip 201 is die-bonded to an L-shaped heat sink 211 using In glue. The laser chip 201 is the InGaAs semiconductor laser device described in the first embodiment, and the chip lower surface 201b is coated with a high reflection film, while the laser chip upper surface 201a is coated with a low reflection film. Has been. These reflective films also serve as protection for the end face of the laser chip.

上記ヒートシンク211の基部211bには正電極212が、ヒートシンク211と導通しないように絶縁物により固着されている。この正電極212とレーザチップ201の表面のショットキー接合部上に設けられた電極領域201cとは、金ワイヤー207cによって接続されている。上述のように、このレーザマウント210を、図10の回路基板206の負電極(図示せず)にはんだ固定して、正電極212の上部の平坦部213と回路基板206の正電極部(図示せず)とをワイヤー207aで接続する。このような配線の形成により、レーザビーム214を発振により得ることができる光伝送モジュール200が完成する。   A positive electrode 212 is fixed to the base 211b of the heat sink 211 with an insulator so as not to be electrically connected to the heat sink 211. The positive electrode 212 and the electrode region 201c provided on the Schottky junction on the surface of the laser chip 201 are connected by a gold wire 207c. As described above, the laser mount 210 is fixed to the negative electrode (not shown) of the circuit board 206 of FIG. 10 by soldering, and the flat part 213 on the upper side of the positive electrode 212 and the positive electrode part of the circuit board 206 (see FIG. (Not shown) with a wire 207a. By forming such wiring, the optical transmission module 200 capable of obtaining the laser beam 214 by oscillation is completed.

本第2実施の形態の光伝送モジュール200は、前述の低コストで製造できる1回成長タイプの半導体レーザ装置201を使用しているため、そのモジュール単価を従来に比べて大幅に低く抑えることができる。   The optical transmission module 200 according to the second embodiment uses the single growth type semiconductor laser device 201 that can be manufactured at a low cost as described above. it can.

(第3実施の形態)
図12は、本発明の第3実施の形態にかかる光ディスク装置の構造の一例を示したものである。この光ディスク装置は光ディスク301にデータを書き込んだり、書き込まれたデータを再生するためのものであり、その際用いられる発光素子として、先に説明した第1実施の形態の半導体レーザ装置において、量子井戸活性層などの層に変更を加え、780nmで発振する半導体レーザ装置302を備えている。ストライプ状リッジ構造や絶縁物を形成する工程などは第1実施の形態と同様である。
(Third embodiment)
FIG. 12 shows an example of the structure of an optical disc apparatus according to the third embodiment of the present invention. This optical disc apparatus is for writing data on the optical disc 301 and reproducing the written data. As the light emitting element used at that time, the quantum well in the semiconductor laser device of the first embodiment described above is used. A semiconductor laser device 302 that oscillates at 780 nm is provided by changing a layer such as an active layer. The process of forming the stripe ridge structure and the insulator is the same as in the first embodiment.

この光ディスク装置についてさらに詳しく説明する。書き込みの際は、半導体レーザ装置302から出射された信号光がコリメートレンズ303により平行光とされ、ビームスプリッタ304を透過してλ/4偏光板305で偏光状態が調節された後、レーザ光照射用対物レンズ306で集光されて光ディスク301に照射される。   This optical disk device will be described in more detail. At the time of writing, the signal light emitted from the semiconductor laser device 302 is converted into parallel light by the collimator lens 303, transmitted through the beam splitter 304, and the polarization state is adjusted by the λ / 4 polarizing plate 305, and then irradiated with laser light. The light is condensed by the objective lens 306 and irradiated onto the optical disc 301.

一方、読み出し時には、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク301に照射される。このレーザ光がデータの記録された光ディスク301の表面で反射され、レーザ光照射用対物レンズ306、λ/4偏光板305を経た後、ビームスプリッタ304で反射されて90°角度を変えた後、再生光用対物レンズ307で集光されて、信号検出用受光素子308に入射する。信号検出用受光素子308内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換されて、信号光再生回路309において元の信号に再生される。   On the other hand, at the time of reading, the optical disc 301 is irradiated with a laser beam carrying no data signal along the same path as at the time of writing. This laser beam is reflected on the surface of the optical disc 301 on which data is recorded, passes through the laser beam irradiation objective lens 306 and the λ / 4 polarizing plate 305, and then is reflected by the beam splitter 304 to change the angle by 90 °. The light is condensed by the reproduction light objective lens 307 and is incident on the signal detection light-receiving element 308. The data signal recorded by the intensity of the laser light incident in the signal detecting light receiving element 308 is converted into an electric signal, and is reproduced by the signal light reproducing circuit 309 to the original signal.

本第3実施の形態の光ディスク装置は、従来の半導体レーザ装置よりも製造工程や製造コストを低減した半導体レーザ装置302を用いているため、より低コストな光ディスク装置を提供することができた。   Since the optical disk apparatus according to the third embodiment uses the semiconductor laser apparatus 302 with a manufacturing process and a manufacturing cost reduced as compared with the conventional semiconductor laser apparatus, an optical disk apparatus with a lower cost can be provided.

なお、ここでは、本発明の半導体レーザ装置302を記録再生型の光ディスク装置に適用した例について説明したが、同じ波長780nm帯を用いる光ディスク記録装置、光ディスク再生装置にも適用可能である。   Here, an example in which the semiconductor laser device 302 of the present invention is applied to a recording / reproducing optical disc device has been described. However, the present invention can also be applied to an optical disc recording device and an optical disc reproducing device that use the same wavelength band of 780 nm.

なお、本発明の化合物半導体装置は、上述の図示例にのみ限定されるものではなく、たとえば半導体レーザ装置の井戸層・障壁層の層厚や層数など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   Note that the compound semiconductor device of the present invention is not limited to the above-described examples. For example, the thickness and number of well layers and barrier layers of the semiconductor laser device are within the scope not departing from the gist of the present invention. Of course, various changes can be made.

本発明の第1実施の形態にかかる半導体レーザ装置の、ストライプ方向に対して垂直な面の断面図である。It is sectional drawing of the surface perpendicular | vertical with respect to the stripe direction of the semiconductor laser apparatus concerning 1st Embodiment of this invention. 本発明の第1実施の形態にかかる半導体レーザ装置の、レジストマスク作製終了後の、ストライプ方向に対して垂直な面の断面図である。It is sectional drawing of the surface perpendicular | vertical with respect to the stripe direction after completion | finish of resist mask preparation of the semiconductor laser apparatus concerning 1st Embodiment of this invention. 本発明の第1実施の形態にかかる半導体レーザ装置の、エッチングによるメサストライプ部の庇部形成後の、ストライプ方向に対して垂直な面の断面図である。It is sectional drawing of the surface perpendicular | vertical with respect to a stripe direction after the collar part formation of the mesa stripe part by etching of the semiconductor laser apparatus concerning 1st Embodiment of this invention. 本発明の第1実施の形態にかかる半導体レーザ装置の、ポリイミド前駆体塗布形成後に、上方より全面露光を受けるときの、ストライプ方向に対して垂直な面の断面図である。It is sectional drawing of a surface perpendicular | vertical with respect to a stripe direction when receiving the whole surface exposure from upper direction after the polyimide precursor application | coating formation of the semiconductor laser apparatus concerning 1st Embodiment of this invention. 本発明の第1実施の形態にかかる半導体レーザ装置の、感光性ポリイミド前駆体現像後の、ストライプ方向に対して垂直な面の断面図である。It is sectional drawing of the surface perpendicular | vertical with respect to the stripe direction after photosensitive polyimide precursor image development of the semiconductor laser apparatus concerning 1st Embodiment of this invention. 本発明の第1実施の形態にかかる半導体レーザ装置において、その製造方法を変更し、庇部の略下部に充填された絶縁物を、外側へ変形させる工程を略して作製した変形例のストライプ方向に対して垂直な面の断面図である。In the semiconductor laser device according to the first embodiment of the present invention, the manufacturing method is changed, and the stripe direction of the modified example is manufactured by omitting the step of deforming the insulator filled in the substantially lower part of the flange part outward. It is sectional drawing of a surface perpendicular | vertical to. 本発明の第1実施の形態にかかる半導体レーザ装置において、その製造方法を変更し、第三上クラッド層と上記絶縁物の間に空隙部を有するように作製した変形例のストライプ方向に対して垂直な面の断面図である。In the semiconductor laser device according to the first embodiment of the present invention, the manufacturing method is changed, and the stripe direction of the modified example manufactured so as to have a gap between the third upper cladding layer and the insulator is changed. It is sectional drawing of a perpendicular | vertical surface. 本発明の第1実施の形態にかかる半導体レーザ装置において、その製造方法を変更し、ストライプ方向を(011)方向、いわゆる順メサ方向に作製した変形例のストライプ方向に対して垂直な面の断面図である。In the semiconductor laser device according to the first embodiment of the present invention, the manufacturing method is changed, and the cross-section of the plane perpendicular to the stripe direction of the modified example in which the stripe direction is formed in the (011) direction, the so-called forward mesa direction FIG. 本発明にかかる半導体装置(半導体レーザ装置)の、電流−光出力特性のグラフである。It is a graph of the current-light output characteristic of the semiconductor device (semiconductor laser device) concerning this invention. 本発明の第2実施の形態にかかる光伝送システムに使用される光伝送モジュールの概略図である。It is the schematic of the optical transmission module used for the optical transmission system concerning 2nd Embodiment of this invention. 本発明の第2実施の形態にかかる光伝送システムにかかる光源の斜視図である。It is a perspective view of the light source concerning the optical transmission system concerning a 2nd embodiment of the present invention. 本発明の第3実施の形態の光ディスク装置の概略図である。It is the schematic of the optical disk apparatus of 3rd Embodiment of this invention. 従来の半導体レーザ装置の、ストライプ方向に対して垂直な面の断面概略図である。It is the cross-sectional schematic of the surface perpendicular | vertical with respect to the stripe direction of the conventional semiconductor laser apparatus. 従来のヘテロ接合バイポーラトランジスタの素子構造を示す、矩形のメサの長手方向に垂直な面の断面概略図である。It is the cross-sectional schematic of the surface perpendicular | vertical to the longitudinal direction of a rectangular mesa which shows the element structure of the conventional heterojunction bipolar transistor.

101 基板
102 バッファ層
103 第一下クラッド層
104 第二下クラッド層
105 下ガイド層
106 多重歪量子井戸活性層
107 上ガイド層
108 第一上クラッド層
109 第二上クラッド下部層
110 第二上クラッド上部層
111 エッチングストップ層
112 第三上クラッド層
113,813 第一コンタクト層
114,814 第二コンタクト層
115,415,815 ポリイミド
115a ポリイミド材料
116 p電極
117 n電極
118 レジストマスク
119 空隙部
121a メサストライプ部
121b メサストライプ側方部
200 光伝送モジュール
201 レーザチップ
201a レーザチップ上面
201b チップ下面
201c 電極領域
202 受光素子
203 エポキシ樹脂モールド
204,205 レンズ部
206 回路基板
206a 凹部
207a,207b ワイヤー
207c 金ワイヤー
208 回路
209 シリコン樹脂
210 レーザマウント
211 ヒートシンク
211b 基部
212 正電極
213 平坦部
214 レーザビーム
301 光ディスク
302 半導体レーザ装置
303 コリメートレンズ
304 ビームスプリッタ
305 偏光板
306 レーザ光照射用対物レンズ
307 再生光用対物レンズ
308 信号検出用受光素子
309 信号光再生回路
DESCRIPTION OF SYMBOLS 101 Substrate 102 Buffer layer 103 First lower cladding layer 104 Second lower cladding layer 105 Lower guide layer 106 Multiple strain quantum well active layer 107 Upper guide layer 108 First upper cladding layer 109 Second upper cladding lower layer 110 Second upper cladding Upper layer 111 Etching stop layer 112 Third upper cladding layer 113, 813 First contact layer 114, 814 Second contact layer 115, 415, 815 Polyimide 115a Polyimide material 116 p electrode 117 n electrode 118 resist mask 119 gap 121a mesa stripe Part 121b Mesa stripe side part 200 Optical transmission module 201 Laser chip 201a Laser chip upper surface 201b Chip lower surface 201c Electrode region 202 Light receiving element 203 Epoxy resin mold 204, 205 Part 206 circuit board 206a recess 207a, 207b wire 207c gold wire 208 circuit 209 silicon resin 210 laser mount 211 heat sink 211b base 212 positive electrode 213 flat part 214 laser beam 301 optical disk 302 semiconductor laser device 303 collimating lens 304 beam splitter 305 polarizing plate 306 Laser beam irradiation objective lens 307 Reproduction light objective lens 308 Signal detection light receiving element 309 Signal light reproduction circuit

Claims (14)

半導体基板上に、複数の半導体層からなる半導体層群を積層する工程と、
上記半導体層群の少なくとも一部が、上記半導体層群から上記基板に向かう方向に対して交差する方向に張り出すような庇部を有するように、上記半導体層群を加工する工程と、
加工された上記半導体層群の表面上に、ポジ型の感光性を有する絶縁物を塗布する工程と、
上記絶縁物の全面に上方より露光する工程と、
上記露光により感光した上記絶縁物を現像により取り除く工程と、
上記庇部を有する半導体層の上面の少なくとも一部の領域から、上記庇部の側方において露出している上記半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記現像により残された上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する薄膜を形成する工程と
を備え、
上記薄膜を形成する前に、上記現像により残された上記庇部の略下にある上記絶縁物を、その絶縁物の少なくとも一部が上記庇部の下から熱膨張により外側へ張り出すように変形させる工程
を含む
ことを特徴とする半導体装置の製造方法。
Laminating a semiconductor layer group consisting of a plurality of semiconductor layers on a semiconductor substrate;
Processing the semiconductor layer group so that at least a part of the semiconductor layer group has a flange that protrudes in a direction intersecting the direction from the semiconductor layer group toward the substrate;
Applying a positive-type photosensitive insulator on the surface of the processed semiconductor layer group;
Exposing the entire surface of the insulator from above;
Removing the insulator exposed by the exposure by development;
The development which is substantially below the collar part from at least a part of the upper surface of the semiconductor layer having the collar part to at least a part of the semiconductor layer exposed on the side of the collar part. Forming a thin film that covers at least a part of the region on the side surface of the insulator left by
Before forming the thin film, the insulator that is substantially under the collar part left by the development is set so that at least a part of the insulator projects outward from the bottom of the collar part by thermal expansion. The manufacturing method of the semiconductor device characterized by including the process to deform | transform.
請求項1に記載の半導体装置の製造方法において、
上記絶縁物を塗布する前に、潤滑剤を塗布する工程
を含むことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, comprising: applying a lubricant before applying the insulator.
請求項1に記載の半導体装置の製造方法において、
上記絶縁物が、熱膨張性を有する微小物を含有するポリイミドからなり、
上記変形させる工程が熱処理である
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The insulator is made of polyimide containing microscopic materials having thermal expansibility,
A method of manufacturing a semiconductor device, wherein the step of deforming is a heat treatment.
請求項1に記載の半導体装置の製造方法において、
上記基板が第一導電型を有し、
上記半導体層群を積層する工程では、上記半導体層群として、少なくとも、第一半導体層、第二半導体層および第三半導体層を、上記基板側から順に積層し、
上記第一半導体層は、ドーピング濃度が1×10 17 cm−3以下の第二導電型の低濃度半導体層となるように形成し、
上記第二半導体層および第三半導体層は、ドーピング濃度が1×10 18 cm−3以上の第二導電型の高濃度半導体層となるように形成し、
上記半導体層群を加工する工程では、上記第一半導体層の上面に、上記第二半導体層と上記第三半導体層がストライプ状リッジ構造を形成し、かつ、上記第三半導体層により上記庇部が形成されるように、上記半導体層群にエッチングを行い、
上記薄膜を形成する工程では、上記薄膜として電極を形成し、
上記電極と上記第三半導体層との界面に高濃度側の化合物層を形成すると共に、上記電極と上記第一半導体層との界面に低濃度側の化合物層を形成するように、上記電極の形成後に熱処理を行う工程
を含むことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The substrate has a first conductivity type;
In the step of laminating the semiconductor layer group, as the semiconductor layer group, at least a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer are sequentially laminated from the substrate side,
The first semiconductor layer is formed to be a second conductivity type low concentration semiconductor layer having a doping concentration of 1 × 10 17 cm −3 or less,
The second semiconductor layer and the third semiconductor layer are formed to be a second conductivity type high concentration semiconductor layer having a doping concentration of 1 × 10 18 cm −3 or more,
In the step of processing the semiconductor layer group, the second semiconductor layer and the third semiconductor layer form a striped ridge structure on the upper surface of the first semiconductor layer, and the flange portion is formed by the third semiconductor layer. Etching the semiconductor layer group so that is formed,
In the step of forming the thin film, an electrode is formed as the thin film,
The high-concentration compound layer is formed at the interface between the electrode and the third semiconductor layer, and the low-concentration compound layer is formed at the interface between the electrode and the first semiconductor layer. The manufacturing method of the semiconductor device characterized by including the process of heat-processing after formation.
請求項4に記載の半導体装置の製造方法において、
上記電極の最下層がTiからなり、
上記熱処理を行う工程では、350℃以上430℃以下の熱処理によって上記低濃度側の化合物層と上記高濃度側の化合物層を形成する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 4,
The lowermost layer of the electrode is made of Ti,
In the step of performing the heat treatment, the low concentration side compound layer and the high concentration side compound layer are formed by heat treatment at 350 ° C. or higher and 430 ° C. or lower.
請求項4に記載の半導体装置の製造方法において、
上記電極の最下層がPtからなり、
上記熱処理を行う工程では、350℃以上450℃以下の熱処理によって上記低濃度側の化合物層と上記高濃度側の化合物層を形成する
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 4,
The lowermost layer of the electrode is made of Pt,
In the step of performing the heat treatment, the low concentration side compound layer and the high concentration side compound layer are formed by heat treatment at 350 ° C. or higher and 450 ° C. or lower.
第一導電型のIII‐V族化合物半導体からなる半導体基板と、
上記半導体基板に順次積層された、第一導電型のIII‐V族化合物半導体からなる下クラッド層、III‐V族化合物半導体からなる活性層、第二導電型のIII‐V族化合物半導体からなる上クラッド層および第二導電型のIII‐V族化合物半導体からなるコンタクト層を少なくとも含む半導体層群と
を備え、
少なくとも上記半導体層群の一部は、ストライプ状のリッジ構造を有しており、そのリッジ構造の延伸方向に交差する方向に張り出す庇部を有しており、
また、上記庇部の略下方に位置して、上記庇部の上面に位置しないと共に、上記リッジ構造の両側に位置する絶縁物と、
上記庇部を有する半導体層の上面の少なくとも一部の領域から、上記庇部の下の外方において露出している半導体層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する薄膜と
を備え、
上記絶縁物の一部が上記庇部の下から外側に張り出していると共に、上記絶縁物の厚さは、上記庇部の下から外側に張り出すにつれて薄くなっている
ことを特徴とする半導体レーザ装置。
A semiconductor substrate made of a III-V compound semiconductor of the first conductivity type;
A lower clad layer made of a first-conductivity-type III-V compound semiconductor, an active layer made of a III-V compound semiconductor, and a second-conductivity type III-V compound semiconductor, which are sequentially stacked on the semiconductor substrate. A semiconductor layer group including at least a contact layer made of an upper cladding layer and a III-V group compound semiconductor of the second conductivity type,
At least a part of the semiconductor layer group has a striped ridge structure, and has a ridge that projects in a direction crossing the extending direction of the ridge structure,
And an insulator located on both sides of the ridge structure, not located on the upper surface of the collar, and positioned substantially below the collar .
The at least part of the upper surface of the semiconductor layer having the flange part to at least a part of the region on the semiconductor layer exposed outside the flange part, which is substantially below the flange part. A thin film covering at least a part of the region on the side surface of the insulator,
A part of the insulator protrudes from the bottom of the collar part to the outside, and the thickness of the insulator decreases as it projects from the bottom of the collar part to the outside. A semiconductor laser device.
請求項7に記載の半導体レーザ装置において、
上記絶縁物が熱膨張した微小物を含有するポリイミドからなる
ことを特徴とする半導体レーザ装置。
The semiconductor laser device according to claim 7, wherein
A semiconductor laser device, characterized in that the insulator is made of polyimide containing a thermally expanded fine substance.
請求項8に記載の半導体レーザ装置において、
上記半導体層群は、上記ストライプ状のリッジ構造と上記活性層との間に一部が位置すると共に、他の一部が上記ストライプ状のリッジ構造の側方に表面を有している第二導電型のIII‐V族化合物半導体からなるリッジ下部層を含み、
上記薄膜は、上記庇部を有する上記半導体層の上面の少なくとも一部の領域から、上記庇部の下の外方において露出している上記リッジ下部層上の少なくとも一部の領域にかけて、上記庇部の略下にある上記絶縁物の側面上の少なくとも一部の領域も含めて被覆する電極であり、
上記電極と上記リッジ下部層と間のショットキー接合を用いて、上記ストライプ状リッジ構造に対する電流狭窄を行っている
ことを特徴とする半導体レーザ装置。
The semiconductor laser device according to claim 8, wherein
The semiconductor layer group is partly located between the stripe-shaped ridge structure and the active layer, and the other part has a surface on the side of the stripe-shaped ridge structure. Including a ridge lower layer made of a conductive type III-V compound semiconductor,
The thin film extends from at least a part of the upper surface of the semiconductor layer having the flange to at least a part of the ridge lower layer exposed outside the flange. An electrode that covers at least a part of the region on the side surface of the insulator that is substantially below the part,
A semiconductor laser device characterized in that current confinement is performed on the stripe ridge structure by using a Schottky junction between the electrode and the ridge lower layer.
請求項9に記載の半導体レーザ装置において、
上記コンタクト層が上記ストライプ状のリッジ構造の頂部に位置し、
上記コンタクト層はドーピング濃度が1×10 18 cm−3以上であり、
上記リッジ下部層はドーピング濃度が1×10 17 cm−3以下であり、
上記電極と上記リッジ下部層との界面に、上記電極の構成元素の少なくとも一つと上記リッジ下部層の構成元素の少なくとも一つからなる低濃度側の化合物層が形成され、
上記電極と上記コンタクト層との界面に、上記電極の構成元素の少なくとも一つと上記コンタクト層の構成元素の少なくとも一つからなる高濃度側の化合物層が形成されている
ことを特徴とする半導体レーザ装置。
The semiconductor laser device according to claim 9, wherein
The contact layer is located on top of the striped ridge structure;
The contact layer has a doping concentration of 1 × 10 18 cm −3 or more,
The ridge lower layer has a doping concentration of 1 × 10 17 cm −3 or less,
A low-concentration compound layer comprising at least one of the constituent elements of the electrode and at least one of the constituent elements of the ridge lower layer is formed at the interface between the electrode and the ridge lower layer,
A semiconductor laser characterized in that a high concentration compound layer comprising at least one of the constituent elements of the electrode and at least one of the constituent elements of the contact layer is formed at the interface between the electrode and the contact layer. apparatus.
請求項9に記載の半導体レーザ装置において、
上記リッジ下部層は、少なくともリッジ下部高ドープ層とリッジ下部低ドープ層を含む複数の半導体層で構成されており、
上記リッジ下部高ドープ層は上記リッジ下部低ドープ層よりも上記基板側に位置し、
上記リッジ下部低ドープ層は、ドーピング濃度が1×10 17 cm−3以下である第二導電型のIII‐V族化合物半導体によって形成されており、
上記リッジ下部高ドープ層は、ドーピング濃度が1×10 17 cm−3を越える第二導電型のIII‐V族化合物半導体によって形成されている
ことを特徴とする半導体レーザ装置。
The semiconductor laser device according to claim 9, wherein
The ridge lower layer is composed of a plurality of semiconductor layers including at least a ridge lower highly doped layer and a ridge lower lightly doped layer,
The ridge lower highly doped layer is located closer to the substrate than the ridge lower lightly doped layer,
The lower ridge lower doped layer is formed of a second conductivity type III-V group compound semiconductor having a doping concentration of 1 × 10 17 cm −3 or less,
2. The semiconductor laser device according to claim 1, wherein the highly doped layer under the ridge is formed of a second conductivity type III-V group compound semiconductor having a doping concentration exceeding 1 × 10 17 cm −3 .
請求項9に記載の半導体レーザ装置において、
上記電極の最下層の材料がTiもしくはPtからなる
ことを特徴とする半導体レーザ装置。
The semiconductor laser device according to claim 9, wherein
A semiconductor laser device characterized in that the lowermost layer material of the electrode is made of Ti or Pt.
請求項7に記載の半導体レーザ装置を備えることを特徴とする光伝送モジュール。 An optical transmission module comprising the semiconductor laser device according to claim 7. 請求項7に記載の半導体レーザ装置を備えることを特徴とする光ディスク装置。 An optical disk device comprising the semiconductor laser device according to claim 7.
JP2005129318A 2005-04-27 2005-04-27 Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device Expired - Fee Related JP4884698B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005129318A JP4884698B2 (en) 2005-04-27 2005-04-27 Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005129318A JP4884698B2 (en) 2005-04-27 2005-04-27 Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device

Publications (2)

Publication Number Publication Date
JP2006310443A JP2006310443A (en) 2006-11-09
JP4884698B2 true JP4884698B2 (en) 2012-02-29

Family

ID=37477016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005129318A Expired - Fee Related JP4884698B2 (en) 2005-04-27 2005-04-27 Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device

Country Status (1)

Country Link
JP (1) JP4884698B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120685A1 (en) 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Method for producing a semiconductor laser and semiconductor laser
WO2022097258A1 (en) * 2020-11-06 2022-05-12 三菱電機株式会社 Optical semiconductor device and method for manufacturing same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176181A (en) * 1985-01-31 1986-08-07 Fujitsu Ltd Semiconductor light emitting device
JPH01173719A (en) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp Photosensitive material coating method for semiconductor substrate
JP2641483B2 (en) * 1988-03-22 1997-08-13 株式会社日立製作所 Method for manufacturing semiconductor light emitting device
JPH02146527A (en) * 1988-11-29 1990-06-05 Citizen Watch Co Ltd Production of thin-film diode
NL8900748A (en) * 1989-03-28 1990-10-16 Philips Nv RADIATION-EMITING SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SUCH SEMICONDUCTOR DEVICE.
JPH10172761A (en) * 1996-12-10 1998-06-26 Tdk Corp Organic electroluminescent element, manufacture thereof, organic electroluminescent display device, and manufacture thereof
JP2001015851A (en) * 1999-07-01 2001-01-19 Sony Corp Semiconductor laser device and its manufacture
JP4157287B2 (en) * 2001-09-27 2008-10-01 シャープ株式会社 Compound semiconductor device and manufacturing method thereof
JP2004193330A (en) * 2002-12-11 2004-07-08 Sharp Corp Monolithic multiwavelength laser element and its manufacturing method
JP4326297B2 (en) * 2003-09-30 2009-09-02 シャープ株式会社 Monolithic multi-wavelength laser element and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006310443A (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4460473B2 (en) Manufacturing method of semiconductor laser device
US6658041B2 (en) Wafer bonded vertical cavity surface emitting laser systems
US20220209503A1 (en) Fabrication of low-cost long wavelength vcsel with optical confinement control
JP4224041B2 (en) Semiconductor laser device, method for manufacturing semiconductor laser device, optical disk device, and optical transmission system
JP4641251B2 (en) Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device
JP4884698B2 (en) Semiconductor device manufacturing method, semiconductor laser device, optical transmission module, and optical disk device
US7339967B2 (en) Semiconductor device, semiconductor laser device, manufacturing method for semiconductor device, manufacturing method for semiconductor laser device, optical disk device and optical transmission system
JP2004104073A (en) Semiconductor laser element and manufacturing method thereof, and semiconductor laser device
JP4885434B2 (en) Semiconductor laser device, optical disk device, and optical transmission system
US7492801B2 (en) Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
JP4377779B2 (en) Semiconductor laser device, manufacturing method thereof, optical disc apparatus, and optical transmission system
JP4121494B2 (en) Semiconductor laser device, method for manufacturing semiconductor laser device, optical disk device, and optical transmission system
JP3722912B2 (en) Semiconductor laser manufacturing method
JP4638753B2 (en) Semiconductor optical device and manufacturing method of semiconductor optical device
JP2005302984A (en) Compound semiconductor device, its fabrication process, optical transmission module and optical disc drive
JP4869582B2 (en) Semiconductor laser device, optical disk device, and optical transmission system
JP4843251B2 (en) Semiconductor laser device, optical disk device, and optical transmission system
JP2008047641A (en) Semiconductor laser element and its fabrication process, optical disc drive, and optical transmission module
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JP2805094B2 (en) Optical semiconductor device
JP2005268754A (en) Semiconductor laser element, manufacturing method thereof, optical disk device,, and optical transmission system
JP2008047640A (en) Semiconductor laser element and its fabrication process, optical disc drive, and optical transmission module
JP4619647B2 (en) Method for manufacturing compound semiconductor device
JP2009188435A (en) Semiconductor laser element, manufacturing method thereof, optical disk apparatus, and optical transmission system
JP2006073818A (en) Semiconductor element, method for manufacturing the same, optical disk apparatus, and optical transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4884698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees