JP4876662B2 - Computer system having memory dump function, program, and memory dump method - Google Patents

Computer system having memory dump function, program, and memory dump method Download PDF

Info

Publication number
JP4876662B2
JP4876662B2 JP2006083267A JP2006083267A JP4876662B2 JP 4876662 B2 JP4876662 B2 JP 4876662B2 JP 2006083267 A JP2006083267 A JP 2006083267A JP 2006083267 A JP2006083267 A JP 2006083267A JP 4876662 B2 JP4876662 B2 JP 4876662B2
Authority
JP
Japan
Prior art keywords
memory
dump
flag
memories
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006083267A
Other languages
Japanese (ja)
Other versions
JP2007257486A (en
Inventor
和敏 本尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006083267A priority Critical patent/JP4876662B2/en
Publication of JP2007257486A publication Critical patent/JP2007257486A/en
Application granted granted Critical
Publication of JP4876662B2 publication Critical patent/JP4876662B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法に関し、特に、２重化されたメモリを有するコンピュータシステムのメモリダンプ技術に関する。   The present invention relates to a computer system having a memory dump function, a program, and a memory dump method, and more particularly to a memory dump technique for a computer system having a duplicated memory.

近年、メモリ容量の増加により、異常発生時にメモリダンプを行った場合におけるシステムの稼働時間の低下が無視できなくなっている。そこで、特開平７−２３４８０８号公報や特開２００４−１０２３９５号公報に、二重化されたメモリを有する構成において、障害発生時に両者を切り離し、一方のメモリのみで再起動を行い、再起動後にメモリダンプを行うことで、システムダウン期間を短縮できる発明が開示されている。   In recent years, due to an increase in memory capacity, a reduction in system operation time when a memory dump is performed when an abnormality occurs cannot be ignored. Therefore, in Japanese Patent Application Laid-Open No. 7-234808 and Japanese Patent Application Laid-Open No. 2004-102395, in a configuration having a duplicated memory, both are separated when a failure occurs, and only one memory is restarted. The invention which can shorten a system down period by performing is disclosed.

特開平７−２３４８０８号公報JP-A-7-234808 特開２００４−１０２３９５号公報JP 2004-102395 A

しかしながら、特許文献１に記載の発明では、プロセッサ内の主記憶装置管理情報にて、メモリの二重化／非二重化を管理しており、また、この主記憶装置管理情報は、再立ち上げ時にリセットされ、オペレーティングシステムとともに補助記憶装置からロードされる構成となっているため（同公報段落００２４〜００２５）、上記主記憶装置管理情報がリセットされることまで考慮に入れると、メモリの未採取ダンプ情報を失くしてしまう可能性がある。   However, in the invention described in Patent Document 1, memory duplication / non-duplication is managed by the main storage device management information in the processor, and this main storage device management information is reset at the time of restart. Since it is configured to be loaded from the auxiliary storage device together with the operating system (paragraphs 0024 to 0025 of the same publication), taking into account that the main storage device management information is reset, the uncollected dump information of the memory There is a possibility of losing.

また、特許文献２に記載の発明では、メモリ制御装置内にハングアップ判定フラグを格納するレジスタを有しているため上記問題は解消されているが、マスターメモリの連続した未使用領域をサブメモリのアクセスのアドレスとして割り当てて、メモリダンプを実行するようになっているため、マスターメモリに未使用領域がない場合、メモリダンプを実行できないという問題点がある。また、未使用領域があっても十分な容量が確保できないと、マスターメモリの未使用領域をサブメモリアドレスに複数回繰り返して割り当てることになり、それに応じて、メモリダンプ転送の起動も複数回繰り返すことになり、メモリダンプの転送効率が悪くなるという問題点もある。   Further, in the invention described in Patent Document 2, the above problem is solved because the memory control device has a register for storing a hangup determination flag. Since the memory dump is executed by assigning the address as the access address, there is a problem that the memory dump cannot be executed if there is no unused area in the master memory. In addition, if sufficient capacity cannot be secured even if there is an unused area, the unused area of the master memory is repeatedly assigned to the sub memory address several times, and the activation of the memory dump transfer is repeated several times accordingly. In other words, there is a problem that the transfer efficiency of the memory dump is deteriorated.

本発明は、上記した事情に鑑みてなされたものであって、その目的とするところは、上記ダンプ情報を確実に採取することができ、しかもメモリの未使用領域の大小に拘わらずシステム中断期間を短縮化することのできるメモリダンプ機能を提供することにある。   The present invention has been made in view of the above-described circumstances, and the object of the present invention is to reliably collect the dump information, and the system interruption period regardless of the size of the unused area of the memory. It is to provide a memory dump function that can shorten the time.

本発明の第１の視点によれば、２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムであって、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替える手段と、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う手段と、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する手段と、前記各メモリの異常を検出するエラー検出手段と、メモリダンプの対象とするメモリを指定する手段と、を備え、前記メモリのいずれかに異常が検出された場合には、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるとともに、前記メモリダンプの対象に指定されていないメモリを交換し、交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行し、該メモリダンプの終了後、前記ミラーモードに復帰可能としたコンピュータシステム及びそのメモリダンプ機能を実現するためのプログラムが提供される。 According to a first aspect of the present invention, there is provided a computer system capable of switching between a mirror mode in which two or more memories are multiplexed and a dump mode in which the storage contents of the memory are transferred to an auxiliary storage device, In response to a command from the operating system, the dump flag is set to a first value and switched to the dump mode, and only one of the memories used for multiplexing under the dump mode is used. The system is restarted, and means for performing a memory dump by switching the logical address of the other memory used after multiplexing, and after the memory dump is completed, the dump flag is set to a second value, and again means for returning to the mirror mode multiplexes memory, and error detection means for detecting said each memory abnormality, the memory dump target Means for designating a memory to be used, and when an abnormality is detected in any of the memories, the other memory used after multiplexing is designated as a memory dump target, and the logical address is switched. , Replace the memory not specified as the target of the memory dump, restart in the memory after the replacement, execute the memory dump of the memory specified as the target of the memory dump, after the end of the memory dump, A computer system capable of returning to the mirror mode and a program for realizing the memory dump function are provided.

また、本発明の第２の視点によれば、２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるメモリダンプの方法であって、前記コンピュータシステムのフラグセット手段（プログラム）が、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替えるステップと、前記コンピュータシステムのメモリダンプ手段（プログラム）が、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行うステップと、前記コンピュータシステムのフラグリセット手段（プログラム）が、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットするステップと、前記コンピュータシステムのメモリコピー制御手段（プログラム）が、再度メモリを多重化し前記ミラーモードに復帰するステップと、を含むメモリダンプの方法であって、さらに、前記各メモリの異常を検出するステップと、前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるステップと、前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行するステップと、該メモリダンプの終了後、前記ミラーモードに復帰するステップとを含むメモリダンプの方法が提供される。 Further, according to the second aspect of the present invention, a computer system capable of switching between a mirror mode in which two or more memories are multiplexed and a dump mode in which the storage contents of the memory are transferred to an auxiliary storage device is executed. A memory dump method, wherein a flag setting means (program) of the computer system sets a dump flag to a first value in accordance with a command from an operating system and switches to a dump mode; The system memory dump means (program) restarts the system using only one of the memories that are multiplexed and used in the dump mode, and the other memory that is multiplexed and used. Performing a memory dump by switching the logical address of the computer system; A flag reset unit (program) of the system sets the dump flag to a second value after completion of the memory dump, and a memory copy control unit (program) of the computer system multiplexes the memory again and a step of returning the mirror mode, a method of including a memory dump, further comprising the steps of detecting the each memory abnormality, if an abnormality in any of the memory is detected, used in the multiplexed The other memory is designated as a memory dump target, the logical address is switched, and the memory that is not designated as the memory dump target is replaced, and the memory after the replacement is restarted. A step of executing a memory dump of the memory designated as a dump target, and after the completion of the memory dump, the mirror The method of the memory dump is provided comprising the steps of returning to the mode.

本発明によれば、システムの再起動やメモリの未使用領域の確保を待つことなく、速やかかつ確実にメモリダンプを実行することが可能となる。その理由は、他の動作と平行して、別アドレス空間に割り当てられ保護されたメモリから直接メモリダンプを行うようにしたこと、メモリダンプが完了することを条件にミラーモードに復帰するよう構成したことにある。   According to the present invention, it is possible to execute a memory dump promptly and reliably without waiting for restart of the system or securing of an unused area of the memory. The reason for this is that, in parallel with other operations, the memory dump is performed directly from the memory allocated and protected in a different address space, and the mirror mode is restored on the condition that the memory dump is completed. There is.

続いて、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。   Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

［第１の実施形態（参考例）］
図１は、本発明の第１の実施形態に係るコンピュータシステムの構成を表した図である。図１を参照すると、本実施形態に係るコンピュータシステムは、ホスト１０と、補助記憶装置３０で構成され、ホスト１０は、ＣＰＵ１１、オペレーティングシステム（以下、「ＯＳ」という）等により構成されるシステム制御手段１２、２つのメモリ２１、２２、メモリ２１、２２を制御するメモリ制御手段１４、補助記憶装置３０の制御を行うＩ／Ｏ制御手段１３を備えて構成されている。
[First embodiment (reference example) ]
FIG. 1 is a diagram showing the configuration of a computer system according to the first embodiment of the present invention. Referring to FIG. 1, the computer system according to the present embodiment includes a host 10 and an auxiliary storage device 30. The host 10 includes system control including a CPU 11, an operating system (hereinafter referred to as “OS”), and the like. Means 12, two memories 21, 22, a memory control means 14 for controlling the memories 21, 22, and an I / O control means 13 for controlling the auxiliary storage device 30 are provided.

メモリ制御手段１４には、ダンプの有無を示すダンプフラグ（保持手段）１５と、ダンプフラグ（保持手段）１５の状態によって、メモリ２１、２２のいずれか一方の論理空間を変更することにより、二重化して使用するミラーモードと、メモリダンプを行うダンプモードに切り替えるアドレス切替手段１６と、メモリ２１からメモリ２２へのメモリ内容のコピーを制御し、コピー中のアドレスに対する他のソフトウェア等からの書込みをコピー終了まで待機させるメモリコピー制御手段１７と、が備えられている。   The memory control means 14 has a dump flag (holding means) 15 indicating the presence / absence of a dump, and changes the logical space of one of the memories 21 and 22 according to the state of the dump flag (holding means) 15 to make a duplex The address switching means 16 for switching to the mirror mode to be used and the dump mode for performing the memory dump, and the copy of the memory contents from the memory 21 to the memory 22 are controlled, and the address being copied is written from other software or the like And memory copy control means 17 for waiting until the end of copying.

図２は、アドレス切替手段１６によって切り替えられるメモリの動作モード（メモリ構成）と、その論理空間を示した図である。図２を参照すると、ダンプフラグ（保持手段）１５にフラグが立っていない時（ダンプフラグ＝０；第２の値）、メモリ２１、２２はミラーモードとなり、同一論理空間（論理空間Ａ）を有し、同じ内容のデータが書き込まれる。   FIG. 2 is a diagram showing an operation mode (memory configuration) of the memory switched by the address switching means 16 and its logical space. Referring to FIG. 2, when the flag is not set in the dump flag (holding means) 15 (dump flag = 0; second value), the memories 21 and 22 are in the mirror mode, and the same logical space (logical space A) is set. Have the same content.

一方、ダンプフラグ１５が立っている時（ダンプフラグ＝１；第１の値）、メモリ２１、２２はダンプモードとなり、メモリ２１が通常の論理空間（論理空間Ａ）であるのに対して、メモリ２２は通常と異なる論理空間（論理空間Ｂ）となるよう構成変更される。   On the other hand, when the dump flag 15 is set (dump flag = 1; first value), the memories 21 and 22 are in the dump mode, whereas the memory 21 is a normal logical space (logical space A). The configuration of the memory 22 is changed so as to be a logical space (logical space B) different from the normal one.

また図１上、図示省略されているが、本実施形態に係るコンピュータシステムは、システムクラッシュ等によりＯＳがメモリダンプを起動したことを検出してダンプフラグ（保持手段）１５にフラグをセットし、ＯＳに対してダンプ完了を報告するフラグセットプログラム、ＯＳ立上げ後にダンプフラグ１５の内容によってメモリ２２の内容を補助記憶装置３０に書き込むメモリダンププログラム、ダンププログラム終了後にダンプフラグ１５をリセットし、メモリコピー制御手段１７を起動するフラグリセットプログラムを実行可能となっている。   Although not shown in FIG. 1, the computer system according to the present embodiment detects that the OS has started a memory dump due to a system crash or the like, sets a flag in the dump flag (holding means) 15, A flag set program for reporting the completion of dump to the OS, a memory dump program for writing the contents of the memory 22 to the auxiliary storage device 30 according to the contents of the dump flag 15 after starting the OS, and resetting the dump flag 15 after the dump program is completed. A flag reset program for activating the copy control means 17 can be executed.

続いて、本実施形態に係るコンピュータシステムの動作について図面を参照して詳細に説明する。図３は、本実施形態に係るコンピュータシステムのシステムクラッシュ発生時から、再起動を行い、通常運用に復帰するまでの一連の流れを表したフローチャートである。   Next, the operation of the computer system according to the present embodiment will be described in detail with reference to the drawings. FIG. 3 is a flowchart showing a series of flows from the occurrence of a system crash of the computer system according to the present embodiment to restarting and returning to normal operation.

図３を参照すると、まず、ホスト１０においてシステムクラッシュ等が発生すると（ステップ３０１）、ＯＳによるメモリダンプが起動する（ステップ３０２）。   Referring to FIG. 3, first, when a system crash or the like occurs in the host 10 (step 301), a memory dump by the OS is activated (step 302).

フラグセットプログラムは、上記ＯＳによるメモリダンプ起動を検出すると、ダンプフラグ（保持手段）１５にダンプフラグ＝１をセットし（ステップ３０３）、次いで、ＯＳに対し、ダンプモードへの移行が完了した旨（ダンプ完了）を通知する（ステップ３０４）。   When the flag set program detects the start of the memory dump by the OS, it sets the dump flag = 1 in the dump flag (holding means) 15 (step 303), and then indicates that the OS has completed the transition to the dump mode. (Dump completion) is notified (step 304).

これにより、メモリ２１、２２が同一論理空間のミラーモードから、メモリ２２が異なる論理空間を持つダンプモードとなり、また、後記するシステム再起動後もダンプフラグ（保持手段）１５の値は保持されるため、以後、メモリ２２の内容が保護される（図２参照）。   As a result, the memories 21 and 22 change from the mirror mode in the same logical space to the dump mode in which the memory 22 has a different logical space, and the value of the dump flag (holding means) 15 is held even after the system restart described later. Therefore, the contents of the memory 22 are protected thereafter (see FIG. 2).

ダンプ完了通知を受けたＯＳは、システム再起動のため、シャットダウンと再起動を実行する（ステップ３０５、３０６）。その際、メモリ２１に必要なデータをロードしてＯＳが起動される（ステップ３０７）。   The OS that has received the dump completion notification executes shutdown and restart in order to restart the system (steps 305 and 306). At that time, necessary data is loaded into the memory 21 and the OS is activated (step 307).

ＯＳの立上げ後、メモリ２１単体による通常運用が開始される。従って、この時点でシステムダウン期間は終了する。また、他の動作と平行してメモリダンププログラムが実行され、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされているか否かの確認が行われる（ステップ３０８）。   After the OS is started up, normal operation using the memory 21 alone is started. Therefore, the system down period ends at this point. Further, a memory dump program is executed in parallel with other operations, and it is confirmed whether or not dump flag = 1 is set in the dump flag (holding means) 15 (step 308).

ここで、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされていない場合は、そのまま通常運用となる（ステップ３０９）。   If the dump flag = 1 is not set in the dump flag (holding means) 15, the normal operation is performed as it is (step 309).

一方、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２２の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ３１０、３１１）。   On the other hand, when the dump flag = 1 is set in the dump flag (holding means) 15, the memory dump is started by the memory dump program, and the contents of the memory 22 are stored in the auxiliary storage device (HDD) 30 until the end address is reached. Is written (steps 310 and 311).

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５をリセット（ダンプフラグ＝０）する（ステップ３１２）。   After completion of the memory dump program, a flag reset program is activated to reset the dump flag (holding means) 15 (dump flag = 0) (step 312).

以後、メモリ２１、２２が再び同一論理空間のミラーモードとなって、メモリ２１、２２を二重化して用いる通常運用が開始される。   Thereafter, the memories 21 and 22 again become the mirror mode of the same logical space, and normal operation using the memories 21 and 22 in a duplex manner is started.

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２１のメモリ内容を、ダンプ情報を掃き出したメモリ２２にコピーするよう指示を行う（ステップ３１３）。   Subsequently, after the flag of the dump flag (holding means) 15 is reset, the flag reset program activates the memory copy control means 17 and instructs to copy the memory contents of the memory 21 to the memory 22 from which the dump information has been swept out. (Step 313).

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２１の内容をメモリ２２にコピーする（ステップ３１４）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。   The memory copy control means 17 that has received the instruction controls the memory copy control to wait for the writing of the address until the copying of the address is completed when another software writes to the address during the memory copy. The contents of 21 are copied to the memory 22 (step 314). This prevents data corruption due to data writing during memory copy.

このようにして、システムクラッシュが発生した時、メモリ２２の内容の保護と、システム再起動とを行うとともに、補助記憶装置（ＨＤＤ）３０にメモリ２２のメモリ内容を直接ダンプすることが可能となり、システムダウン時間を短縮することが可能となる。   In this way, when a system crash occurs, the contents of the memory 22 are protected and the system is restarted, and the memory contents of the memory 22 can be directly dumped to the auxiliary storage device (HDD) 30. System down time can be shortened.

また、メモリダンプの際に、ダンプ対象のメモリを別アドレス空間に割り当ることとし、メモリ２２から直接、補助記憶装置（ＨＤＤ）３０にデータをダンプするようにしたので、マスターとなるメモリの未使用領域が少なくとも、メモリダンプを短時間で完了することが可能となっている。   In addition, at the time of memory dump, the memory to be dumped is allocated to another address space, and data is dumped directly from the memory 22 to the auxiliary storage device (HDD) 30. At least the used area can complete the memory dump in a short time.

［第２の実施形態］
続いて、上記本発明の第１の実施形態に変更を加えた本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係るコンピュータシステムの構成を表した図である。図４を参照すると、本実施形態に係るコンピュータシステムは、ホスト１０と、補助記憶装置３０で構成され、ホスト１０は、ＣＰＵ１１、システム制御手段１２、２つのメモリ２１、２２、メモリ２１、２２を制御するメモリ制御手段１４、補助記憶装置３０の制御を行うＩ／Ｏ制御手段１３に加えて、メモリ２１、２２のエラーを検出するエラー検出手段１８を備えた構成となっている。 [Second Embodiment]
Subsequently, a second embodiment of the present invention in which a change is made to the first embodiment of the present invention will be described. FIG. 4 is a diagram showing the configuration of a computer system according to the second embodiment of the present invention. Referring to FIG. 4, the computer system according to the present embodiment includes a host 10 and an auxiliary storage device 30, and the host 10 includes a CPU 11, system control means 12, two memories 21 and 22, and memories 21 and 22. In addition to the memory control means 14 for controlling and the I / O control means 13 for controlling the auxiliary storage device 30, an error detection means 18 for detecting errors in the memories 21 and 22 is provided.

メモリ制御手段１４には、メモリ２１、２２のどちらかのメモリからダンプを行うかを示す２つのダンプフラグ（フラグ０／フラグ１）を格納可能なダンプフラグ（保持手段）１５と、ダンプフラグ（保持手段）１５及びエラー検出手段１８の状態によってメモリ２１、２２の論理空間を同じまたは異なる空間、利用不可の３つの状態に切替えるアドレス切替手段１６と、メモリ２１からメモリ２２へのメモリ内容のコピーあるいはメモリ２２からメモリ２１へのコピーを制御し、コピー中のアドレスに対する他のソフトウェア等からの書込みをコピー終了まで待機させるメモリコピー制御手段１７と、が備えられている。   The memory control means 14 includes a dump flag (holding means) 15 capable of storing two dump flags (flag 0 / flag 1) indicating whether to dump from one of the memories 21 and 22, and a dump flag ( Holding means) 15 and error detecting means 18, the address switching means 16 for switching the logical space of the memories 21 and 22 to the same or different space and three states that cannot be used, and copying of the memory contents from the memory 21 to the memory 22 Alternatively, a memory copy control unit 17 is provided which controls copying from the memory 22 to the memory 21 and waits for writing from another software or the like to the address being copied until the end of copying.

図５は、アドレス切替手段１６によって切り替えられる、エラー有無に応じたメモリの動作モード（メモリ構成）と、その論理空間を示した図である。まず、メモリ２１、２２のいずれにもエラーが検出されていない状態では（１）エラーなし状態）、第１の実施形態（図２参照）と同様であり、ダンプフラグ（保持手段）１５にフラグが立っていない時（ダンプフラグ＝０）、メモリ２１、２２はミラーモードとなり、同一論理空間（論理空間Ａ）を有し、同じ内容のデータが書き込まれる。一方、ダンプフラグ１５が立っている時（ダンプフラグ（フラグ０又はフラグ１）＝１）、メモリ２１、２２はダンプモードとなり、メモリ２１が通常の論理空間（論理空間Ａ）であるのに対して、メモリ２２は通常と異なる論理空間（論理空間Ｂ）となるよう構成変更される。   FIG. 5 is a diagram showing a memory operation mode (memory configuration) that is switched by the address switching unit 16 according to the presence or absence of an error, and a logical space thereof. First, in the state where no error is detected in either of the memories 21 and 22 (1) no error state), it is the same as in the first embodiment (see FIG. 2), and the dump flag (holding means) 15 is flagged. Is not set (dump flag = 0), the memories 21 and 22 are in the mirror mode, have the same logical space (logical space A), and data having the same contents are written therein. On the other hand, when the dump flag 15 is set (dump flag (flag 0 or flag 1) = 1), the memories 21 and 22 are in the dump mode, whereas the memory 21 is a normal logical space (logical space A). Thus, the configuration of the memory 22 is changed so as to be a logical space (logical space B) different from normal.

一方、メモリ２２にエラーが検出されている場合（２）メモリ２２エラー状態）、メモリ２１は、上記エラーなし状態と同様に、ダンプフラグ１５が立った時（ダンプフラグ（フラグ０）＝１）、通常と異なる論理空間（論理空間Ｂ）となるよう管理されるが、メモリ２２はダンプフラグの値に拘わらず利用不可状態となる。   On the other hand, when an error is detected in the memory 22 (2) an error state of the memory 22), the memory 21 is in a state where the dump flag 15 is set (dump flag (flag 0) = 1) similarly to the above-described no error state. Although the logical space is managed to be different from the normal (logical space B), the memory 22 becomes unusable regardless of the value of the dump flag.

また、メモリ２１にエラーが検出されている場合（３）メモリ２１エラー状態）、メモリ２２は、上記エラーなし状態と同様に、ダンプフラグ１５が立った時（ダンプフラグ（フラグ１）＝１）、通常と異なる論理空間（論理空間Ｂ）となるよう管理されるが、メモリ２１はダンプフラグの値に拘わらず利用不可状態となる。   Further, when an error is detected in the memory 21 (3) memory 21 error state), the memory 22 indicates that the dump flag 15 is set (dump flag (flag 1) = 1) as in the above-described error-free state. Although the logical space is managed so as to be different from the normal (logical space B), the memory 21 becomes unusable regardless of the value of the dump flag.

また図４においても図示省略されているが、上記した第１の実施形態と同様のフラグセットプログラム、メモリダンププログラム、フラグリセットプログラムを実行可能となっているものとする。   Although not shown in FIG. 4, it is assumed that the same flag set program, memory dump program, and flag reset program as those in the first embodiment can be executed.

続いて、本実施形態に係るコンピュータシステムの動作について図面を参照して詳細に説明する。以下、メモリ２１、２２にエラーがないときは、上記第１の実施形態と同様の動作となるため説明を省略し、以下、メモリ２１、２２のいずれかにエラーが検出された場合の動作について説明する。   Next, the operation of the computer system according to the present embodiment will be described in detail with reference to the drawings. Hereinafter, when there is no error in the memories 21 and 22, the operation is the same as in the first embodiment, and thus the description thereof will be omitted. Hereinafter, the operation when an error is detected in either of the memories 21 and 22 will be described. explain.

本実施形態に係るコンピュータシステムにおいて、システムクラッシュ等が発生すると、ＯＳによるメモリダンプが起動し、フラグセットプログラムがメモリダンプ起動を検出し、エラー検出手段１８の状態により、ダンプフラグ（保持手段）１５のエラーのないメモリに対応するダンプフラグ（フラグ０／フラグ１）をセットする。   In the computer system according to the present embodiment, when a system crash or the like occurs, a memory dump is started by the OS, the flag set program detects the memory dump start, and the dump flag (holding means) 15 is detected according to the state of the error detection means 18. The dump flag (flag 0 / flag 1) corresponding to the memory having no error is set.

これにより、エラーのないメモリが通常と異なる論理空間になり、データが保護され、システムが停止する。次に、エラーが発生したメモリを交換後の動作について説明する。   As a result, the error-free memory becomes a different logical space, data is protected, and the system is stopped. Next, the operation after replacing the memory in which an error has occurred will be described.

図６は、本実施形態に係るコンピュータシステムにおいて、一方のメモリ交換後、再起動を行い、通常運用に復帰するまでの一連の流れを表したフローチャートである。   FIG. 6 is a flowchart showing a series of flows from the replacement of one memory to restarting and returning to normal operation in the computer system according to the present embodiment.

図６を参照すると、メモリ交換後、再起動を行い、ＯＳを起動すると（ステップ４０１〜４０３）、交換を行った方のメモリ単体による通常運用が開始される。従って、この時点でシステムダウン期間は終了する。また、他の動作と平行してメモリダンププログラムが実行され、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）にフラグが立てられているか否かの確認が行われる（ステップ４０４）。   Referring to FIG. 6, after the memory replacement, the system is restarted and the OS is started (steps 401 to 403), and normal operation with the replaced memory alone is started. Therefore, the system down period ends at this point. In addition, a memory dump program is executed in parallel with other operations, and it is checked whether or not the dump flag (flag 0) corresponding to the memory 21 of the dump flag (holding means) 15 is set (whether or not the flag is set). Step 404).

ここで、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）にフラグが立てられている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２１の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ４０６、４０８）。   Here, when the dump flag (flag 0) corresponding to the memory 21 of the dump flag (holding means) 15 is set, the memory dump is started by the memory dump program until the end address is reached. Is written to the auxiliary storage device (HDD) 30 (steps 406 and 408).

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）がリセット（ダンプフラグ＝０）される（ステップ４１０）。   After completion of the memory dump program, a flag reset program is started, and the dump flag (flag 0) corresponding to the memory 21 of the dump flag (holding means) 15 is reset (dump flag = 0) (step 410).

以後、メモリ２１、２２が再び同一論理空間のミラーモードとなって、メモリ２１、２２を二重化して用いる通常運用が開始される。   Thereafter, the memories 21 and 22 again become the mirror mode of the same logical space, and normal operation using the memories 21 and 22 in a duplex manner is started.

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２２のメモリ内容を、ダンプ情報を掃き出したメモリ２１にコピーするよう指示を行う（ステップ４１２）。   Subsequently, after the flag reset of the dump flag (flag 0) corresponding to the memory 21 of the dump flag (holding means) 15 is reset, the flag reset program starts the memory copy control means 17 and stores the memory contents of the memory 22 as dump information. Is instructed to copy to the memory 21 that has swept out (step 412).

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２２の内容をメモリ２１にコピーする（ステップ４１４）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。   The memory copy control means 17 that has received the instruction controls the memory copy control to wait for the writing of the address until the copying of the address is completed when another software writes to the address during the memory copy. The contents of 22 are copied to the memory 21 (step 414). This prevents data corruption due to data writing during memory copy.

このようにして、システムクラッシュが発生した時、エラーの発生していないメモリ２１の内容を保護するとともに、メモリ交換後、メモリ２１のメモリ内容を確実にダンプすることが可能となる。   In this way, when a system crash occurs, the contents of the memory 21 in which no error has occurred can be protected, and the memory contents of the memory 21 can be reliably dumped after the memory replacement.

一方、ステップ４０４にて、メモリ２１に対応するダンプフラグ（フラグ０）にフラグがセットされていない場合は、次いで、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）にフラグが立てられているか否かの確認が行われる（ステップ４０５）。   On the other hand, if the flag is not set in the dump flag (flag 0) corresponding to the memory 21 in step 404, then the dump flag (flag 1) corresponding to the memory 22 of the dump flag (holding means) 15 is set. It is confirmed whether or not a flag is set (step 405).

ここで、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）にフラグが立てられている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２２の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ４０７、４０９）。   Here, when the dump flag (flag 1) corresponding to the memory 22 of the dump flag (holding means) 15 is set, the memory dump is started by the memory dump program until the end address is reached. Is written in the auxiliary storage device (HDD) 30 (steps 407 and 409).

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）がリセット（ダンプフラグ＝０）される（ステップ４１１）。   After completion of the memory dump program, a flag reset program is started, and the dump flag (flag 1) corresponding to the memory 22 of the dump flag (holding means) 15 is reset (dump flag = 0) (step 411).

以後、メモリ２１、２２が再び同一論理空間のミラーモードとなって、以後、メモリ２１、２２を二重化して用いる通常運用が開始される。   Thereafter, the memories 21 and 22 again become the mirror mode of the same logical space, and thereafter normal operation using the memories 21 and 22 in a duplex manner is started.

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２１のメモリ内容を、ダンプ情報を掃き出したメモリ２２にコピーするよう指示を行う（ステップ４１３）。   Subsequently, the flag reset program activates the memory copy control means 17 after resetting the flag of the dump flag (flag 1) corresponding to the memory 22 of the dump flag (holding means) 15, and stores the memory contents of the memory 21 as dump information. Is instructed to copy to the memory 22 that has been swept out (step 413).

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２１の内容をメモリ２２にコピーする（ステップ４１５）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。   The memory copy control means 17 that has received the instruction controls the memory copy control to wait for the writing of the address until the copying of the address is completed when another software writes to the address during the memory copy. The contents of 21 are copied to the memory 22 (step 415). This prevents data corruption due to data writing during memory copy.

このようにして、システムクラッシュが発生した時、エラーの発生していないメモリ２２の内容を保護するとともに、メモリ交換後、メモリ２２のメモリ内容を確実にダンプすることが可能となる。   In this way, when a system crash occurs, the contents of the memory 22 in which no error has occurred can be protected, and the memory contents of the memory 22 can be reliably dumped after the memory is replaced.

また、ステップ４０５においても、メモリ２２に対応するダンプフラグ（フラグ１）にフラグがセットされていない場合は、そのまま通常運用となる（ステップ４１６）。   Also in step 405, if the flag is not set in the dump flag (flag 1) corresponding to the memory 22, the normal operation is performed as it is (step 416).

以上のように本実施形態では、メモリの一方にエラーが生じた場合でも、正常なメモリを利用してシステム運用を継続し、あるいは、そのメモリ内容を保護し、エラーの生じたメモリの交換、再起動後、他の動作と平行して、メモリダンプを行うことが可能となる。   As described above, in the present embodiment, even when an error occurs in one of the memories, the system operation is continued using the normal memory, or the memory contents are protected and the error-exchanging memory is replaced. After restarting, memory dump can be performed in parallel with other operations.

以上本発明の好適な各実施の形態を説明したが、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、適用されるコンピュータシステムの仕様等に応じて、各種の変形を加えることが可能である。例えば、上記した各実施形態では、メモリを二重化したコンピュータシステムを例示して説明したが、その他冗長構成を有するシステムへの適用を排除するものでないことはいうまでもない。   The preferred embodiments of the present invention have been described above. However, the technical scope of the present invention is not limited to the above-described embodiments, and various types can be selected according to the specifications of the applied computer system. It is possible to add deformation. For example, in each of the above-described embodiments, a computer system having a duplicated memory has been described as an example. Needless to say, application to a system having a redundant configuration is not excluded.

本発明の第１の実施形態に係るコンピュータシステムの構成を表した図である。It is a figure showing the structure of the computer system which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係るコンピュータシステムにおけるミラーモード（通常運用時）とダンプモードのメモリ構成の相違を説明するための図である。It is a figure for demonstrating the difference of the memory structure of the mirror mode (at the time of normal operation) and dump mode in the computer system which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係るコンピュータシステムの動作を表したフローチャートである。It is a flowchart showing operation | movement of the computer system which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係るコンピュータシステムの構成を表した図である。It is a figure showing the structure of the computer system which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係るコンピュータシステムにおけるミラーモード（通常運用時）とダンプモード及びエラー検出時のメモリ構成の相違を説明するための図である。It is a figure for demonstrating the difference in the memory structure at the time of the mirror mode (at the time of normal operation), dump mode, and an error in the computer system which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係るコンピュータシステムの動作を表したフローチャートである。It is a flowchart showing operation | movement of the computer system which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１０ ホスト
１１ ＣＰＵ
１２ システム制御手段
１３ Ｉ／Ｏ制御手段
１４ メモリ制御手段
１５ ダンプフラグ（保持手段）
１６ アドレス切替手段
１７ メモリコピー制御手段
１８ エラー検出手段
２１、２２ メモリ
３０ 補助記憶装置（ＨＤＤ）
10 Host 11 CPU
12 System control means 13 I / O control means 14 Memory control means 15 Dump flag (holding means)
16 Address switching means 17 Memory copy control means 18 Error detection means 21, 22 Memory 30 Auxiliary storage device (HDD)

Claims (3)

２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムであって、
オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替える手段と、
前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う手段と、
前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する手段と、
前記各メモリの異常を検出するエラー検出手段と、
メモリダンプの対象とするメモリを指定する手段と、を備え、
前記メモリのいずれかに異常が検出された場合には、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるとともに、
前記メモリダンプの対象に指定されていないメモリを交換し、交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行し、該メモリダンプの終了後、前記ミラーモードに復帰可能としたこと、
を特徴とするコンピュータシステム。 A computer system capable of switching between a mirror mode in which two or more memories are multiplexed and a dump mode in which the storage contents of the memory are transferred to an auxiliary storage device,
Means for setting a dump flag to a first value and switching to a dump mode in response to a command from the operating system;
Under the dump mode, the system is restarted using only one of the memories used for multiplexing, and the memory dump is performed by switching the logical address of the other memory used for multiplexing. Means,
Means for setting the dump flag to a second value after completion of the memory dump, multiplexing the memory again and returning to the mirror mode;
Error detection means for detecting an abnormality in each of the memories;
Means for designating a memory to be a memory dump, and
When an abnormality is detected in any of the memories, the other memory used by multiplexing is designated as a memory dump target, and the logical address is switched.
Replace the memory not specified as the target of the memory dump, restart the memory after the replacement, execute the memory dump of the memory specified as the target of the memory dump, and after the end of the memory dump, The ability to return to mirror mode,
A computer system characterized by the above. ２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるプログラムであって、
オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットする処理と、
前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う処理と、
前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する処理と、を前記コンピュータシステムに実行させるプログラムであって、
さらに、前記各メモリの異常を検出する処理と、
前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替える処理と、
前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行する処理と、
該メモリダンプの終了後、前記ミラーモードに復帰する処理とを実行させるプログラム。 A program for causing a computer system capable of switching between a mirror mode in which two or more memories are multiplexed and a dump mode to transfer the storage contents of the memory to an auxiliary storage device,
Processing to set the dump flag to the first value in response to a command from the operating system;
Under the dump mode, the system is restarted using only one of the memories used for multiplexing, and the memory dump is performed by switching the logical address of the other memory used for multiplexing. Processing,
A program for causing the computer system to execute a process of setting the dump flag to a second value after completion of the memory dump, multiplexing the memory again and returning to the mirror mode, and
Furthermore, a process for detecting an abnormality in each memory,
When an abnormality is detected in any of the memories, the process of switching the logical address by designating the other memory used by the multiplexing as a target of the memory dump,
Restarting the memory after replacement after replacing the memory that is not specified as the target of the memory dump, and executing the memory dump of the memory specified as the target of the memory dump;
A program for executing processing for returning to the mirror mode after the end of the memory dump . ２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるメモリダンプの方法であって、
前記コンピュータシステムのフラグセット手段が、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替えるステップと、
前記コンピュータシステムのメモリダンプ手段が、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行うステップと、
前記コンピュータシステムのフラグリセット手段が、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットするステップと、
前記コンピュータシステムのメモリコピー制御手段が、再度メモリを多重化し前記ミラーモードに復帰するステップと、を含むメモリダンプの方法であって、
さらに、
前記各メモリの異常を検出するステップと、
前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるステップと、
前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行するステップと、
該メモリダンプの終了後、前記ミラーモードに復帰するステップとを含むメモリダンプの方法。 A memory dump method for causing a computer system capable of switching between a mirror mode in which two or more memories are multiplexed and a dump mode to transfer storage contents of the memory to an auxiliary storage device,
The flag setting means of the computer system sets a dump flag to a first value in accordance with a command from the operating system and switches to a dump mode;
The memory dump unit of the computer system restarts the system using only one of the memories used for multiplexing under the dump mode, and also stores other memories used for multiplexing. A step of performing a memory dump by switching a logical address; and
Flag reset means of the computer system sets the dump flag to a second value after completion of the memory dump;
Said memory copy control unit of a computer system, comprising: a, a including a memory dump process for returning to the mirror mode multiplexes memory again,
further,
Detecting an abnormality in each of the memories;
When an abnormality is detected in any of the memories, the other memory used by multiplexing is designated as a memory dump target, and a logical address is switched.
Restarting the memory after replacement after replacing the memory that is not specified as the target of the memory dump, and executing the memory dump of the memory specified as the target of the memory dump;
Returning to the mirror mode after completion of the memory dump.
JP2006083267A 2006-03-24 2006-03-24 Computer system having memory dump function, program, and memory dump method Expired - Fee Related JP4876662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083267A JP4876662B2 (en) 2006-03-24 2006-03-24 Computer system having memory dump function, program, and memory dump method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083267A JP4876662B2 (en) 2006-03-24 2006-03-24 Computer system having memory dump function, program, and memory dump method

Publications (2)

Publication Number Publication Date
JP2007257486A JP2007257486A (en) 2007-10-04
JP4876662B2 true JP4876662B2 (en) 2012-02-15

Family

ID=38631639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083267A Expired - Fee Related JP4876662B2 (en) 2006-03-24 2006-03-24 Computer system having memory dump function, program, and memory dump method

Country Status (1)

Country Link
JP (1) JP4876662B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176804B2 (en) 2013-06-27 2015-11-03 International Business Machines Corporation Memory dump optimization in a system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282326A (en) * 1988-09-20 1990-03-22 Fujitsu Ltd Dump device for online memory
JPH0433146A (en) * 1990-05-30 1992-02-04 Nec Corp Dma transfer control system for peripheral controller
JP2522150B2 (en) * 1993-05-17 1996-08-07 日本電気株式会社 Control method when communication control package is down
JP2004102395A (en) * 2002-09-05 2004-04-02 Hitachi Ltd Method for acquiring memory dump data and information processor and its program
JP2004280140A (en) * 2003-03-12 2004-10-07 Nec Soft Ltd Memory dump executing system, method, and program
JP4677214B2 (en) * 2004-09-06 2011-04-27 富士通株式会社 Program, method and mechanism for collecting panic dump

Also Published As

Publication number Publication date
JP2007257486A (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4385215B2 (en) Disk array device having snapshot simulation function
US7971014B2 (en) Information processing apparatus and data recovering method
JP2010086419A (en) Information processing device
WO2006104197A1 (en) Information processing device, program, and storage medium
JP2009211517A (en) Virtual computer redundancy system
JP2011028430A (en) Information processing apparatus, control method for information processing apparatus, and program
JP2011170589A (en) Storage control device, storage device, and storage control method
JP5403054B2 (en) Server having memory dump function and memory dump acquisition method
JP2007087263A (en) Dump method in computer system having mirror memory configuration, dump control mechanism, and dump program
JP2007334403A (en) System and method for supporting trouble of computer system
JP5287974B2 (en) Arithmetic processing system, resynchronization method, and farm program
JP4876662B2 (en) Computer system having memory dump function, program, and memory dump method
JP2009104369A (en) Disk sub-system
JP4741976B2 (en) Disk array device and data management method
JP2006260141A (en) Control method for storage system, storage system, storage control device, control program for storage system, and information processing system
JP2007193414A (en) Computer system, and memory dump control method in computer system
JP2005339131A (en) Backup method and system, disc controller, and backup program
JPH07121315A (en) Disk array
JP2010536112A (en) Data storage method, apparatus and system for recovery of interrupted writes
JP2009025967A (en) Backup system of duplicated firmware, method and operating system
JP5470124B2 (en) Electronic device and program for electronic device
JP4788516B2 (en) Dynamic replacement system, dynamic replacement method and program
JP6376472B2 (en) Image forming apparatus and program
JP2011175366A (en) Electronic device
JP2011159101A (en) Information processing apparatus, method and program for managing memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Ref document number: 4876662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees