JP4859470B2 - Semiconductor device design method and apparatus, and program - Google Patents
Semiconductor device design method and apparatus, and program Download PDFInfo
- Publication number
- JP4859470B2 JP4859470B2 JP2006023553A JP2006023553A JP4859470B2 JP 4859470 B2 JP4859470 B2 JP 4859470B2 JP 2006023553 A JP2006023553 A JP 2006023553A JP 2006023553 A JP2006023553 A JP 2006023553A JP 4859470 B2 JP4859470 B2 JP 4859470B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor substrate
- layers
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は半導体装置の設計方法及び装置、並びにプログラムに係り、特にアナログマクロブロック、デジタルマクロブロック、高速インターフェースマクロブロック等のハードマクロブロック(機能ブロック)を具備したストラクチャードASIC(Application Specific Integrated Circuit)等の半導体集積回路装置からなりシングルチップモジュール装置等と呼ばれる半導体装置の設計方法及び装置、並びにコンピュータにそのような半導体装置を設計させるプログラムに関する。本発明は、プログラムを格納したコンピュータ読み取り可能な記憶媒体にも関する。 The present invention relates to a semiconductor device design method and apparatus, and a program, and more particularly, a structured ASIC (Application Specific Integrated Circuit) including a hard macroblock (functional block) such as an analog macroblock, a digital macroblock, and a high-speed interface macroblock. The present invention relates to a method and apparatus for designing a semiconductor device composed of the semiconductor integrated circuit device called a single chip module device or the like, and a program for causing a computer to design such a semiconductor device. The present invention also relates to a computer-readable storage medium storing a program.
基幹系の通信機器やハイエンドコンピュータ等に利用される半導体装置では、年々、高速化、高性能化への要求が高まっている。こうした要求に応えるには、半導体装置の多ピン化や優れた電気特性を実現する必要があり、その解決策の1つとなるのがFCBGA(Flip Chip Ball Grid Array)である。 In semiconductor devices used for core communication devices, high-end computers, and the like, demands for higher speed and higher performance are increasing year by year. In order to meet these demands, it is necessary to increase the number of pins of a semiconductor device and realize excellent electrical characteristics, and one solution is FCBGA (Flip Chip Ball Grid Array).
半導体チップ(ベアチップ)と半導体基板(パッケージ基板)を電気的に接続する方法としては、チップの回路面を上にして金の細線を使って端子と配線するワイヤボンディング方式が一般的である。しかし、FCBGAでは、チップの回路面を下にして、半田や金の端子(バンプ)を使ってチップを半導体基板に接続することで電気的な接続を行うフリップチップ方式を採用している。このため、FCBGAはワイヤボンディング方式に比べて配線の長さが短いため電気的に優れ、高速化や高密度化に対応できる。又、チップの真下にもピンを二次元的に配置できるため、数千ピンという多ピン化が容易である。更に、FCBGAによれば、チップの構造上、チップ背面から熱を逃がすことが可能なため、放熱性にも優れている。 As a method for electrically connecting a semiconductor chip (bare chip) and a semiconductor substrate (package substrate), a wire bonding method is generally used in which the circuit surface of the chip is faced up and wires and terminals are wired using fine gold wires. However, the FCBGA employs a flip chip system in which electrical connection is made by connecting a chip to a semiconductor substrate using solder or gold terminals (bumps) with the circuit surface of the chip facing down. For this reason, FCBGA is electrically superior because the length of the wiring is shorter than that of the wire bonding method, and can cope with higher speed and higher density. Also, since the pins can be two-dimensionally arranged just below the chip, it is easy to increase the number of pins to several thousand pins. Furthermore, according to the FCBGA, heat can be released from the back surface of the chip due to the structure of the chip, so that heat dissipation is excellent.
しかしその一方で、FCBGAの半導体装置の製造は難しいという問題があった。多ピン化を進めることで、ピン間の距離は非常に狭くなるので、FCBGAでは、チップと半導体基板を接続する際に、いかに隣のピンに影響を与えずに接続するかと全ピンを隣のピンに影響を与えずに電気的に接続することが重要となる。 However, on the other hand, there is a problem that it is difficult to manufacture an FCBGA semiconductor device. By increasing the number of pins, the distance between the pins becomes very narrow. In FCBGA, when connecting the chip and the semiconductor substrate, all the pins are connected to each other as to how to connect without affecting the adjacent pins. It is important to make an electrical connection without affecting the pins.
そこで従来のFCBGAパッケージの構造及びコンデンサ配置方法には、FCBGAパッケージのBGAの配列に変更を与えることなく、デカップリングコンデンサをチップの電源パッドの近傍に配置する方法があった。又、コンデンサ実装基板とチップとパッケージ基板を固着し、チップ及びコンデンサ実装基板の側面及びコンデンサ上面をモールド樹脂で覆った樹脂パッケージと、パッケージ基板の裏面側に半田ボールが配列された外部端子用のBGAとを具備した構造の半導体装置も例えば特許文献1に提案されている。
Therefore, in the conventional FCBGA package structure and capacitor arrangement method, there is a method in which a decoupling capacitor is arranged in the vicinity of the power supply pad of the chip without changing the BGA arrangement of the FCBGA package. In addition, the capacitor mounting substrate, the chip and the package substrate are fixed, the side surface of the chip and the capacitor mounting substrate and the upper surface of the capacitor are covered with a mold resin, and the external terminal for solder terminals arranged on the back side of the package substrate. A semiconductor device having a structure including a BGA is also proposed in
従来のチップは、信号入出力(I/O)数が少なく、半導体基板の外形寸法も比較的小さいため、半導体基板のピンアサインやネットアサインはチップの4辺の1辺ずつから対角線方向で囲まれた領域にファンアウトする際に、始点と終点を直線で結ぶラッツネスで交差がない状態のピンアサインやネットアサインのものや、例えば特許文献2で提案されているようにW形状にネットアサインして配線する方法があった。
Since the conventional chip has a small number of signal input / output (I / O) and the external dimensions of the semiconductor substrate are relatively small, the pin assignment and net assignment of the semiconductor substrate are enclosed in a diagonal direction from one of the four sides of the chip. When fanning out to a specified area, a pin assignment or net assignment that does not intersect with a ratness that connects the start point and the end point with a straight line, for example, as proposed in
又、従来の自動配線手法には、迷路法、線分検索法、線分検索法等が使われていた。 Moreover, the maze method, the line segment search method, the line segment search method, etc. were used for the conventional automatic wiring method.
近年のチップでは、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)のゲート寸法の微細化が進み集積規模が上がり、配線の高密度化や微細化も進んできている。基幹業務に適用できるメインフレームクラス等に使われる90nmCMOSテクノロジの500万ゲート規模SOC(System On Chip)のハイエンドASICでは、信号I/O数が増大してきている。ハイエンドASIC等の接合バンプとして使われるC4(Controlled Collapsed Chip Connection)バンプのバンプピッチは176μmまできており、狭バンプピッチの傾向にある。 In recent chips, the gate dimensions of MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) have been miniaturized, the integration scale has been increased, and the density and miniaturization of wiring have also been advanced. The number of signal I / Os is increasing in a high-end ASIC of 5 million gate scale SOC (System On Chip) of 90 nm CMOS technology used for a mainframe class that can be applied to a core business. The bump pitch of C4 (Controlled Collapsed Chip Connection) bumps used as bonding bumps for high-end ASICs, etc. is up to 176 μm, and there is a tendency for narrow bump pitches.
このため、半導体基板では高密度配線や超多ピン傾向となり、外形寸法が拡大してきた。 For this reason, semiconductor substrates tend to have high-density wiring and ultra-high pin count, and the external dimensions have been enlarged.
又、超高速I/Oインターフェース回路を具備したチップの場合、システムボード上のチップ間では800MHzや1.33GHzの超高速のチップ間同期型伝送が採用され、GHzオーダの超高速クロックで動作するものもある。 In addition, in the case of a chip equipped with an ultra-high-speed I / O interface circuit, ultra-high-speed inter-chip synchronous transmission at 800 MHz or 1.33 GHz is adopted between chips on the system board, and it operates with an ultra-high-speed clock on the order of GHz. There are also things.
特許文献3には、複数のハードマクロコアが混在しても広い動作温度範囲を保証する構成の半導体装置が提案されている。又、特許文献4には、高周波半導体素子からの放熱を効率的に行う構成の半導体装置が提案されている。
従来のFCBGAの設計方法では、平面の2次元的な要素で設計を行っており、設計者自身の頭の中で3次元的な思考を考えながら設計していた。又、手動で配線設計をしていたため、長い設計時間を必要とした。又、平面の2次元的な要素で設計を行っていると、ビアという3次元的な要素が加わると、熟練した設計者でないと設計が難しくなり、初心者では設計がしにくかった。 In the conventional FCBGA design method, the design is performed with a planar two-dimensional element, and the design is performed while considering the three-dimensional thinking in the designer's own head. Moreover, since the wiring design was performed manually, a long design time was required. In addition, when designing with a two-dimensional planar element, if a three-dimensional element such as a via is added, it is difficult for a beginner to design, and it is difficult for a beginner to design.
超高速クロックには、シングルエンド配線以外の差動配線という配線設計をする必要があり、又、電源/グランド(GND)ピンのアサインの仕方によっては配線後の修正が多くなる。この場合、手動で配線を設計し直すことが多いので、長い設計時間を必要とした。又、GHzオーダの超高速クロックで動作する信号を少ないロスで、且つ、タイミングを考慮して、半導体基板上で転送することは難しかった。 The ultra-high-speed clock requires a wiring design such as differential wiring other than single-ended wiring, and correction after wiring increases depending on how the power / ground (GND) pin is assigned. In this case, since the wiring is often redesigned manually, a long design time is required. In addition, it is difficult to transfer a signal operating with an ultra-high-speed clock on the order of GHz on a semiconductor substrate with little loss and timing.
又、チップのI/O数増加に伴い一本、一本手動で配線を設計していると、短時間で配線及び基板層数の見積もりを行うことは難しかった。又、手動で配線設計するため、信号I/O数に比例して設計作業時間が増大した。更に、チップの信号I/O数増加に伴い、多ピン化、狭バンプピッチ化を進めることで、バンプ間(=ビア間)の距離は非常に狭くなるため、チップと半導体基板を接続する際、隣のバンプに影響を与えずに接続し、狭バンプピッチのビア間の配線引き出しやパッドピッチのビア間で高密度配線を設計することが難しかった。又、チップ側のバンプのピッチから半導体基板上のBGAのピッチへ変換するには、半導体基板内で高密度配線をデザインルールに従い高速、且つ、正確に設計する必要がある。 In addition, if one wiring is manually designed as the number of chip I / Os increases, it is difficult to estimate the number of wirings and substrate layers in a short time. Further, since the wiring design is performed manually, the design work time increases in proportion to the number of signal I / Os. Furthermore, as the number of signal I / Os on the chip increases, the distance between bumps (= vias) becomes very narrow by increasing the number of pins and decreasing the bump pitch, so when connecting the chip and the semiconductor substrate It was difficult to connect adjacent bumps without affecting them, and to design high-density wiring between vias with narrow bump pitch and vias with pad pitch. Further, in order to convert the pitch of the bump on the chip side to the pitch of the BGA on the semiconductor substrate, it is necessary to design the high-density wiring in the semiconductor substrate at high speed and accurately according to the design rule.
他方、デカップリングコンデンサは、チップのハードマクロブロック近傍に配置して、且つ、電源及びGNDピンのBGAピンアサインは設計変更に応じて対応する必要がある。しかし、従来の設計方法では、半導体装置の構造上、配線の物理的及び電気的制約条件を満足するように高密度配線を高速で設計することは難しかった。 On the other hand, the decoupling capacitor needs to be arranged in the vicinity of the hard macro block of the chip, and the BGA pin assignment of the power supply and the GND pin needs to correspond according to the design change. However, with the conventional design method, it has been difficult to design high-density wiring at high speed so as to satisfy physical and electrical constraints on the wiring due to the structure of the semiconductor device.
以上の如く、従来の設計方法では、ピンが多数設けられた構成であっても安定した性能を有する半導体装置を高速で効率的に設計することは困難であるという問題があった。 As described above, in the conventional design method, there is a problem that it is difficult to efficiently design a semiconductor device having stable performance even at a configuration in which many pins are provided.
そこで、本発明は、超多ピン高密度多層配線基板構造で、且つ、多電源で多機能なマクロブロックを有した半導体チップへの安定電源供給構造を有する半導体装置を高速で効率的に設計することができる半導体装置の設計方法及び装置、並びにプログラムを提供することを目的とする。 Therefore, the present invention efficiently designs a semiconductor device having a structure for supplying stable power to a semiconductor chip having an ultra-multi-pin high-density multi-layer wiring board structure and a multi-function, multi-function macroblock. An object of the present invention is to provide a method and apparatus for designing a semiconductor device, and a program.
上記の課題は、Z方向に隣り合う層が絶縁層を介して絶縁された複数の電源層/グランド層/配線層及び複数のビアを有する半導体基板と、複数のパッドやランドを有し該半導体基板上のXY平面に設けられた半導体チップとを備えた半導体装置の設計方法であって、該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせる重ね合わせステップと、該半導体チップの配線の始点から該電源層/グランド層/配線層のうち配線層に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定ステップと、XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点のビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続ステップとを含むことを特徴とする半導体装置の設計方法によって達成できる。 The above-mentioned problem is that a semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent to each other in the Z direction are insulated via an insulating layer, and a plurality of pads and lands. A semiconductor device design method including a semiconductor chip provided on an XY plane on a substrate, wherein the semiconductor substrate is obtained by aligning the center coordinate of the semiconductor chip on the XY plane with the center coordinate of the semiconductor substrate on the XY plane. An overlaying step of overlaying the semiconductor chip on the substrate; and vias connected to the wiring layer of the power supply layer / ground layer / wiring layer from the starting point of the wiring of the semiconductor chip in the Z direction; A wiring layer number setting step for setting the number of wiring layers of the power supply layer / ground layer / wiring layer, and a grid in the XY direction and the XZ direction based on the start point and end point of the wiring in the two-dimensional coordinate system of the XY plane and the XZ plane A power supply layer / ground layer specified by arranging vias in the XZ direction based on the via matrix, obtaining a via matrix having XYZ coordinates in a three-dimensional orthogonal coordinate system in which vias at intersections of the grid lines are arranged A connection step of connecting to the wiring layer. This can be achieved by a method for designing a semiconductor device.
上記の課題は、コンピュータに、上記半導体装置の設計方法の各ステップを実行させる手順を含むことを特徴とするプログラムによっても達成できる。 The above object can also be achieved by a program characterized by including a procedure for causing a computer to execute each step of the design method of the semiconductor device.
上記の課題は、上記プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体によっても達成できる。 The above object can also be achieved by a computer-readable storage medium characterized by storing the above program.
上記の課題は、Z方向に隣り合う層が絶縁層を介して絶縁された複数の電源層/グランド層/配線層及び複数のビアを有する半導体基板と、複数のパッドやランドを有し該半導体基板上のXY平面に設けられた半導体チップとを備えた半導体装置の設計装置であって、該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせる重ね合わせ手段と、該半導体チップの配線の始点から該電源層/グランド層/配線層のうち配線に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定手段と、XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点にビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続手段とを備えたことを特徴とする半導体装置の設計方法によっても達成できる。 The above-mentioned problem is that a semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent to each other in the Z direction are insulated via an insulating layer, and a plurality of pads and lands. An apparatus for designing a semiconductor device comprising a semiconductor chip provided on an XY plane on a substrate, wherein the center coordinates of the semiconductor chip on the XY plane are matched with the center coordinates on the XY plane of the semiconductor substrate. An overlaying means for superimposing the semiconductor chip on the substrate; and vias connected to the wiring among the power supply layer / ground layer / wiring layer from the starting point of the wiring of the semiconductor chip in the Z direction; Wiring layer number setting means for setting the number of power layers / ground layers / wiring layers, and grid lines in the XY and XZ directions with the wiring start and end points as the base points in the two-dimensional coordinate system of the XY and XZ planes Draw A via matrix having XYZ coordinates in a three-dimensional orthogonal coordinate system in which vias are arranged at the intersections of the grid lines is obtained, and vias are arranged in the XZ direction based on the via matrix to the specified power supply layer / ground layer / wiring layer. This can also be achieved by a method for designing a semiconductor device, characterized by comprising a connection means for connection.
本発明によれば、ピンが多数設けられた構成であっても安定した性能を有する半導体装置を比較的簡単に設計することができる半導体装置の設計方法及び装置、並びにプログラムを実現することができる。 According to the present invention, it is possible to realize a semiconductor device design method, apparatus, and program capable of relatively easily designing a semiconductor device having stable performance even in a configuration in which a large number of pins are provided. .
以下に、本発明になる半導体装置の設計方法及び装置、並びにプログラムの各実施例を、図面と共に説明する。 Embodiments of a semiconductor device design method and apparatus and a program according to the present invention will be described below with reference to the drawings.
図1は半導体装置の第1比較例を示す断面図である。図1に示す半導体装置101は、半導体基板31、半導体基板31の上面に設けられたデカップリングコンデンサ32、半導体基板31の上面に半田バンプ34を介して設けられた半導体集積回路装置(チップ)30、半導体基板31の上面に接着シート33を介して設けられたヒートスプレッダ28、チップ30の上面とヒートスプレッダ28の間に設けられた熱伝導性接着材29、及び半導体基板31の下面に設けられた半田ボールピン35からなる。尚、チップ30と半導体基板31との間の半田バンプ以外の部分には、アンダーフィル樹脂36が設けられている。各デカップリングコンデンサ32は、ヒートスプレッダ28と半導体基板31との間に設けられた空間に配置されている。
FIG. 1 is a cross-sectional view showing a first comparative example of a semiconductor device. A
例えば、チップ30の外形寸法は14.0mm×15.3mm、最小バンプピッチ(パッドピッチ)は176μm、バンプ配置はフルマトリクス、I/O部の周辺外周コラムは17個、外周ロウは15個、スタガードコア(Staggered Core)でバンプピッチは352μm、バンプピッチは水平方向では176μm(バンプ78個)、垂直方向では176μm(バンプ86個)の合計5,132バンプ構成である。
For example, the external dimensions of the
チップ30の中心部のコア領域以外の周辺のハードマクロブロック領域のマクロブロックは合計12ブロックとPLL制御回路の1ブロックとで構成されている。PLL制御回路以外の12ブロック中の各ブロック内には、出力信号用差動クロックの1組(ネガティブ、ポジティブの2本/組)と入力信号用差動クロックの1組(ネガティブ、ポジティブの2本/組)の2組(4本)があり、電気的制約条件として、クロック信号は差動組内で等遅延である。つまり、800MHz又は1.33GHzの超高速クロックでも動作可能なような電気的制約条件とした。
The macro blocks in the peripheral hard macro block area other than the core area at the center of the
半導体基板31の外形寸法は47.5mm×47.5mm(JEDEC Standard)、ピン配置はフルマトリクス、ピンピッチは水平方向では1.0mm(ピン46個)、垂直方向では1.0mm(ピン46個)の合計2,116ピンでBGA構成を有する。
The external dimensions of the
デカップリングコンデンサ32は例えば3種類からなる。その内の1種類のデカップリングコンデンサ32の外形寸法は1.6mm×1.85mm、ピン配置はフルマトリクス、ピンピッチは水平方向では0.4mm(ピン4個)、垂直方向では0.4mm(ピン4個)の合計16ピンが5個から最大で10個設けられている。2種類目のデカップリングコンデンサ32の外形寸法は2.5mm×2.0mm、ピンピッチは水平方向では0.25mm(ピン8個)、垂直方向では0.5mm(ピン2個)の合計16ピンが最大で4個設けられている。3種類目のデカップリングコンデンサ32の外形寸法は2.5mm×1.75mm、合計10ピンが8個から最大で20個設けられている。
For example, the
上記のチップ30とコンデンサ32を半導体基板31に搭載し、バンプからピンへの信号I/O数=1196本(その中で差動配線34組)の配線を配線層数5層、電源/グランド(GND)ベタプレーン層含めて総層数=19層で、2,000超の多ピン、高密度配線の半導体装置(半導体パッケージ)101の設計をすることができる。
The
又、ヒートスプレッダ28をチップ30の上面に備えることによって放熱が良いハイパフォーマンスパッケージのFCBGA構造の半導体装置101を提供できる。
Further, by providing the
次に、上記半導体装置101の設計方法を説明する。
Next, a method for designing the
図2は、本発明の半導体装置101の設計方法の一実施例を説明するフローチャートである。
FIG. 2 is a flowchart for explaining an embodiment of a method for designing the
先ず、ステップS1では、部品情報やネットリスト等が入力される。ステップS2では、チップ30のバンプ座標、即ち、図3に示す配線の始点4が入力される。ステップS3では、入力されたチップ30の全バンプ34の中心座標点を基点に、Y軸方向の格子縦線1及びX軸方向の格子横線2からなるXY格子線を描く。格子線の縦軸と横軸には、図3に示すようにピンナンバ3が割り当てられる。
First, in step S1, component information, a net list, and the like are input. In step S2, the bump coordinates of the
ステップS4では、図4に示す如く半導体基板31のピン座標が入力される。ここでも、入力された半導体基板31のピン座標、即ち、配線の終点5が入力される。又、ステップS5では、入力された半導体基板31の全ピンの中心座標点を基点に、Y軸方向の格子縦線1及びX軸方向の格子横線2からなるXY格子線を描く。格子線の縦軸と横軸には、ピンナンバ3が割り当てられる。
In step S4, the pin coordinates of the
ステップS6では、図5に示す如く上記最大外形寸法の半導体基板31にチップ30を重ね合わせる。この時、チップ30の中心座標を半導体基板31の中心座標を合わせる。尚、このステップS6の詳細については後述する。ステップS7では、半導体基板31の終点5とチップ30の始点4が共有できる場合は共有できる位置へと再配置する第1のビア座標共有化処理を行う。図5は、半導体基板外形6と半導体集積回路装置外形7を示し、9はレイアウト分割領域の目安線を示す。ハッチングで示すXY平面領域8については後述する。
In step S6, the
図6は、チップ30のXY平面図を示す。図6のXY平面中で、始点4にランド10を作成する。図7は、半導体基板31のXY平面図を示す。図7のXY平面中で、終点5にランド10を作成する。
FIG. 6 shows an XY plan view of the
次に、ステップS8では、コンデンサ12の配置の制約条件としてヒートスプレッダ28の座標が入力され、ステップS9では、受動素子であるコンデンサ12の配置範囲の物理的制約条件(レイアウトルール)が入力される。図8は、ヒートスプレッダ28とコンデンサ12の配置を搭載部品が透視された状態で示すXY平面図である。図8において、半導体基板31の外形寸法D5を1.00とした場合、ヒートスプレッダ28の外形寸法D4の寸法D5に対する寸法比が0.91〜0.87である。
Next, in step S8, the coordinates of the
ステップS10では、図9に示すように、受動素子であるコンデンサ12のバンプ(端子)の中心座標を半導体基板31の終点5の座標と共有できる位置に配置する第2のビア座標共有化処理を行い、部品のXY格子線の交点である始点4と終点5にビア11を垂直Z方向に発生させる。図9は、搭載部品の配置を、搭載部品が透視された状態で示すXY平面図である。ここでは、コンデンサ12はチップ30のマクロブロック近傍に配置される。このコンデンサ12は、当該マクロの電源とGNDプレーン間にビア11を介して接続して、インダクタンスを低減させることにより、最小のインピーダンスで最小のループエリアにして電源ノイズを低減させて電源を安定させている。PLLマクロ電源用コンデンサ13に関してもコンデンサ12と同様に、チップ30に具備されたPLLマクロ近傍に配置される。これらのコンデンサ12,13は、図1に示すコンデンサ32に対応する。
In step S10, as shown in FIG. 9, a second via coordinate sharing process is performed in which the center coordinates of the bumps (terminals) of the
図10は、ステップS6の処理をより詳細に説明するフローチャートである。図10に示すマクロブロック及びネットアサイン処理が開始されると、ステップS61では、チップ30のマクロブロックの数と種類を確認し、ステップS62では、各マクロブロック毎のI/Oバンプ数を確認する。図11は、チップ30のマクロ配置を示す図であり、この場合、チップ30は13個のマクロブロックC−1〜C−13からなる。マクロブロックC−1〜C−12のバンプピッチは176μmであり、マクロブロックC−13のバンプピッチは352μmである。
FIG. 10 is a flowchart for explaining the process of step S6 in more detail. When the macroblock and net assignment process shown in FIG. 10 is started, the number and type of macroblocks of the
ステップS63では、半導体基板31の合計のI/Oピン数と電源/GNDピン数の比を確認する。この場合、I/Oピン数が1,196本であり、合計のピン数は2,116程度であることがわかるので、これらのピン数の差である920ピンが電源/GNDピンに割り当てられる。
In step S63, the ratio of the total number of I / O pins and the number of power supply / GND pins of the
ステップS64では、JEDEC標準のBGAであるか否かが判定され、判定結果がNOであると、処理はステップS62へ戻る。この場合は、I/Oピン数が1,196本、電源ピン数が460本、GNDピン数が460本の合計2,116ピンであり、JEDEC標準のBGAであるため、ステップS64の判定結果はYESであり、処理はステップS65へ進む。 In step S64, it is determined whether or not the JEDEC standard BGA. If the determination result is NO, the process returns to step S62. In this case, the number of I / O pins is 1,196, the number of power supply pins is 460, the number of GND pins is 460, and the total is 2,116 pins. Since this is a JEDEC standard BGA, the determination result in step S64 Is YES, and the process proceeds to step S65.
ステップS65では、図12に示すようにBGAのピン数を決定する。図12は、半導体基板31上のピン配置を示す図であり、半導体基板31がマクロブロックB−1〜B−13からなる場合を示す。図11に示すチップ30のマクロブロックC−1〜C−13が図12に示す半導体基板31のマクロブロックB−13に配置される。半導体基板31のコア電源/GNDピンは、マクロブロックB−13内に収められている。ステップS66では、図13に示すように半導体装置101の基本構造を決定する。図13は、半導体装置101のマクロ配置とピン配置を示す図である。図13に示すように、チップ30の外形寸法が、半導体基板31のマクロブロックB−13内のコア電源/GNDピンの領域内に収まった状態で、即ち、チップ30の中心座標と半導体基板31の中心座標とが合わせられた状態で、チップ30と半導体基板31が重ね合わせられる。
In step S65, the number of BGA pins is determined as shown in FIG. FIG. 12 is a diagram showing the pin arrangement on the
ステップS67では、例えば図14に示すように、ビアマトリクスに従ってチップ30のマクロブロックC−2の格子線の交点(始点)から半導体基板31のマクロブロックB−9の格子線の交点(終点)へネットアサインを行い、処理は終了して図2に示すステップS7へ進む。図14は、チップ30のマクロブロックと半導体基板31のマクロブロックへのネットアサインを説明する図である。
In step S67, for example, as shown in FIG. 14, from the intersection (start point) of the lattice line of the macroblock C-2 of the
以上の処理までが、XY平面である2次元での処理内容である。次に、XZ平面である2次元での処理内容について説明する。 Up to the above processing is the processing content in two dimensions on the XY plane. Next, the processing content in the two-dimensional XZ plane will be described.
図2に示すステップS11では、半導体基板31の配線層16の配線層数14が設定される配線層数設定処理が行われる。図15は、ステップS11の処理をより詳細に説明するフローチャートである。図15において、ステップS111では、図16に示すように、半導体基板31の配線層数14が設定される。図16は、半導体基板31の配線層16のみを取り出して示すXZ平面図(半導体基板31の断面図)であり、配線層数14は5、即ち、5つの配線層16が設けられている場合を示す。
In step S11 shown in FIG. 2, a wiring layer number setting process in which the
ステップS112では、図16に示すように、半導体基板31の配線層16と半導体基板31のピン中心座標を基点にXZ格子線が描かれる。これにより、上記XY平面のXY格子線の交点である始点4と終点5について、XZ平面から上記と同様にXZ格子線が描かれる。ここで、格子線の縦軸と横軸にピンナンバ3が割り当てられる。ステップS113では、図16に太い実線で示すように、チップ30の始点から各配線層16の配線WL1〜WL5まで縦垂直方向にV字形状のパターンでビア11を発生させる。この結果、チップ30のバンプから各配線WL1〜WL5に向けて順々に接続したことになる。ステップS114では、配線層数14は十分であるか否かを判定し、判定結果がNOであると処理はステップS111へ戻り、必要に応じてステップS111において配線総数14を増加させる。他方、ステップS114の判定結果がYESであると、処理は終了して図2に示すステップS12へ進む。
In step S112, XZ lattice lines are drawn based on the
図2に示すステップS12では、電源/GNDの接続設定処理が行われる。図17は、ステップS12の処理をより詳細に説明するフローチャートである。図17において、ステップS121では、図18に示す電源/GNDプレーン層18を定義して半導体基板31の基板層数17を設定する。図18は、半導体基板31の層数を示すXZ平面図である。具体的には、ステップS121では、1.2Vと2.5VのI/Oマクロブロック用電源及びそれらのGND、1.2Vのコア電源及びそのGND、PLL用の電源及びPLL用のGNDが設定される。図18において、層構成上、L1はC4(Controlled Collapsed Chip Connection)パッド層、L2は2.5V電源用プレーン層、L3はGNDプレーン層、L4は1.2V電源用プレーン層、L5はGNDプレーン層とPLL用電源配線とPLL用GND配線、L6は1.2V電源用プレーン層、L7は配線WL1層、L8はGNDプレーン層、L9は配線WL2層、L10は1.2V用電源プレーン層、L11は配線WL3層、L12はGNDプレーン層、L13は配線WL4層、L14は1.2V用電源プレーン層、L15は配線WL5層とGNDプレーン層、L16は1.2V電源プレーン層、L17はGNDプレーン層とPLL電源用配線とPLL用GND配線、L18は1.2V用電源プレーン層、L19はパッド層となっている。つまり、この場合の基板層数17は19である。図18中、配線WL1〜WL5層L7,L9,L11,L13,L15は太い実線で示す。
In step S12 shown in FIG. 2, a power supply / GND connection setting process is performed. FIG. 17 is a flowchart for explaining the process of step S12 in more detail. 17, in step S121, the power supply /
後述するように、各電源/GNDプレーン層18を構成するCu等からなる導体層のうち、図18において縦方向上隣り合う2つの導体層は、例えばガラスセラミックス等からなる絶縁層で絶縁されている。
As will be described later, among the conductor layers made of Cu or the like constituting each power supply /
尚、絶縁層の膜厚、導体層の膜厚及び配線ルールは、インピーダンス整合を可能とするものである。 Note that the thickness of the insulating layer, the thickness of the conductor layer, and the wiring rules enable impedance matching.
ステップS122では、チップ30から電源バンプとGNDバンプを始点4とし、コンデンサ12の電源端子とGND端子を同様に始点4とし、上記のように定義した層L1〜L19のうち指定された層まで太い実線で示すように縦垂直方向にビア11を発生させる。又、半導体基板31の終点5であるピンに電源やGNDが指定されている場合は、各電源/GNDプレーン層18から終点5に向けて、太い実線で示すように縦垂直方向にビア11を発生させる。
In step S122, the power supply bump and the GND bump from the
尚、図18は、コンデンサ12,13が3つの端子を有する場合を示すが、端子の数は2以上であれば良い。3以上の端子を有する周知の構成のコンデンサ12,13を用いれば、同じコンデンサ12,13を用いて2種類以上の容量を実現することができる。
FIG. 18 shows the case where the
ステップS123では、2次元のXY平面座標系で、ビアタイルの集合体を検証する。図9に示すXY平面領域8は、このように検証される一部分を示す。ここでは、XY平面座標系で見た場合、1ビアタイルは16通りある。
In step S123, a collection of via tiles is verified using a two-dimensional XY plane coordinate system. An
ステップS124では、3次元のXYZ(直交)座標系で、ビアキュービック集合体を検証する。 In step S124, the via cubic aggregate is verified in a three-dimensional XYZ (orthogonal) coordinate system.
図19は、上記XY平面とXZ平面の格子線で囲まれた3次元での基本最小単位のXY/XZ平面取り出し図である。これは、図5、図7、図9、図16からの抜粋であり、一例として配線WL3,WL4に関係するXY平面領域8とXZ平面領域13を重ね合わせたものに対応する。
FIG. 19 is a three-dimensional basic minimum unit XY / XZ plane extraction diagram surrounded by the lattice lines of the XY plane and the XZ plane. This is an excerpt from FIGS. 5, 7, 9, and 16, and corresponds to an example in which the
図20は、図19を座標値(X,Y,Z)に置き換えたものであり、X軸及びY軸はピンナンバ3を示し、Z軸方向は配線層数14又は基板層数17であるが、ここでは電源及びGNDピンが決定していない場合を想定して、配線層数14であるものとする。
FIG. 20 is obtained by replacing FIG. 19 with coordinate values (X, Y, Z). The X-axis and Y-axis indicate the
図21は、図20をより幾何学的に考えるため、行列展開図として示している。Z軸の配線WL3の配線層16のみを単層平面で見た場合、(X,Y,Z)=(C,5,L11)=a11、(X,Y,Z)=(D,5,L11)=a12、(X,Y,Z)=(C,4,L11)=a21、(X,Y,Z)=(D,4,L11)=a22と置き換えて示している。又、Z軸の配線WL4の配線層16のみを単層で見た場合、(X,Y,Z)=(C,5,L13)=a11、(X,Y,Z)=(D,5,L13)=a12、(X,Y,Z)=(C,4,L13)=a21、(X,Y,Z)=(D,4,L13)=a22と置き換えて示している。
FIG. 21 is shown as a matrix expansion diagram in order to consider FIG. 20 more geometrically. When only the
図21の行列展開図でビア11がある場合を「1」、ビアがない場合を「0」としてビア行列(マトリクス)の組み合わせを示した結果を図22に示す。このように、配線WL3の単層平面では、4の2乗=16通りの組み合わせができる。又、配線WL4の単層平面でも同様に、4の2乗=16通りの組み合わせができ、最小基本単位で考えた場合にはこのいずれかになる。この最小基本単位で配線WL1〜WL5が描かれるBGAのXYZ格子の組み合わせを行い、XYZ座標系のビアマトリクスが完成される。 In the matrix development diagram of FIG. 21, the result of showing the combination of the via matrix (matrix) with “1” when the via 11 is present and “0” when there is no via is shown in FIG. Thus, on the single-layer plane of the wiring WL3, 4 squares = 16 combinations are possible. Similarly, on the single-layer plane of the wiring WL4, 4 squares = 16 combinations are possible, and this is one of the minimum basic units. A BGA XYZ lattice in which wirings WL1 to WL5 are drawn in this minimum basic unit is combined to complete a via matrix of the XYZ coordinate system.
ステップS125では、発生したビア11の電源/GNDプレーン層18への接続ができているか否かを判定し、判定結果がNOであると処理はステップS123へ戻る。他方、ステップS125の判定結果がYESであると、ステップS126は、電源/GNDプレーン層18の層数が半導体基板31の全てのピンに接続できる層数であるか否かを判定する。ステップS126の判定結果がNOであると、処理はステップS121へ戻り、ステップS126の判定結果がYESであると、処理は終了して図2に示すステップS13へ進む。
In step S125, it is determined whether or not the generated via 11 is connected to the power supply /
このようにして発生させたビア11は、配線を配線層16で引く場合の障害物となるが、配線層16ではそのビア11及び物理的制約条件であるビア11のクリアランスルールを満足しながら、配線を引く準備を行ったことになる。
The via 11 generated in this way becomes an obstacle when the wiring is drawn by the
図2に示すステップS13では、配線設計処理が行われる。図23は、ステップS13の処理をより詳細に説明するフローチャートである。チップ30の始点4のランド10の直下は、図24に示すように、半導体基板31の終点5のランド10と重なる箇所になる。この場合、始点4のランド10は176μmのバンプピッチであるが、半導体基板31の終点5のランド10は1.0mmのピンピッチであるため、始点4のランド10を優先させてビア共有座標点19を始点及び終点の座標点とする。図23において、ステップS131では、チップ30の始点4から図24に示すように90度配線で(格子線に対して平行に)配線を引き出す。尚、このような90度配線は、物理的制約条件を満たしているので、配線密度は最大となる。このようにして、ステップS131では、実配線で配線の引き出しが行われる。この場合、引き出された配線は第一のビア11が障害物となる箇所で第一の構成点を持つので、ステップS132では、この第一の構成点で配線角度を変更する。
In step S13 shown in FIG. 2, a wiring design process is performed. FIG. 23 is a flowchart for explaining the process of step S13 in more detail. As shown in FIG. 24, the portion immediately below the
図24に示す第一の構成点からは、配線間のクロストークノイズを考慮して、配線間隔が物理的制約条件を満たすことは勿論のこと、電気的制約条件も満たすものへと配線ルール変換20を行う。 From the first configuration point shown in FIG. 24, considering the crosstalk noise between the wirings, the wiring rule is converted into one that satisfies the electrical constraint condition as well as the wiring interval satisfies the physical constraint condition. 20 is performed.
つまり、ステップS133では、図25に示すように各マクロブロック別に配線方向26を検証する。図25及び後述する図27〜図31、図33及び図37において、破線の矢印は配線方向26を示し、破線の矢印で示される各配線方向26に対しては配線方向26を設定可能な90度の範囲を示す一対の実線の矢印が示されている。図26は、ファンアウト可能な配線角度θ1〜θ3の一例を示す図である。図26において、下側に示すビア11−1〜11−4に対して、破線で示す一対の矢印は配線方向を逆戻りさせることなく(配線を迂回させることなく)ビア11−1,11−2間を配線可能な配線角度θ1を示し、実線で示す一対の矢印は配線方向を逆戻りさせることなくビア11−2,11−3間を配線可能な配線角度θ2を示し、一点鎖線で示す一対の矢印は配線方向を逆戻りさせることなくビア11−3,11−4間を配線可能な配線角度θ3を示す。
That is, in step S133, the
図27は、配線方向26の数を説明する図であり、マクロブロックの数だけある。図27に示す配線方向26の数は、図28に示す従来の配線方向の数と比べて多く、配線自由度が高いことがわかる。図29は、マクロブロックの端面に沿って次のマクロブロックに角度をつけながら両方からファンインしていく配線方向26を示す図である。図29に示す配線方向26の数は、図30に示す従来のファンアウトしていく配線方向に比べて数が多く、配線自由度が高いことがわかる。
FIG. 27 is a diagram for explaining the number of
ステップS134では、マクロブロック毎の配線領域を検証する。図31は、半導体装置101のマクロブロックの配置とピンアサイン領域27を示す図である。ステップS135では、図31において、作成されたビアタイルのビア11間の配線本数を検証する。この場合、差動配線は単配線と等価として検証する。
In step S134, the wiring area for each macroblock is verified. FIG. 31 is a diagram showing the arrangement of the macroblocks and the
ステップS136では、終点にネットアサインを行うことができたか否かを図32に示すチップ30のマクロブロックから半導体基板31のマクロブロックへのネットアサインの関係から判定する。ステップS136の判定結果がNOであると、処理はステップS133へ戻る。他方、ステップS136の判定結果がYESであると、ステップS137では、半導体基板31のマクロブロック別にネットアサインしたマクロブロックB−1〜B−13の集合体が正方形(JEDEC Standard BGA)になったか否かを図33に示すチップ30のマクロブロックから半導体基板31のマクロブロックへのネットアサインの関係から判定する。ステップS137の判定結果がNOであると、処理はステップS133へ戻る。
In step S136, it is determined from the relationship of net assignment from the macro block of the
図32及び図33は、図12に示す場合と比べて半導体基板31の外形寸法が大きくなった場合を示す。
32 and 33 show a case where the external dimensions of the
ステップS137の判定結果がYESであると、ステップS138では、配線を迂回させることなく終点まで接続できたか否かを判定する。ステップS138の判定結果がNOであると、ステップS139では、ピンのスワッピング、即ち、ネットの入れ替えを行い、配線の迂回を防止し、処理はステップS138へ戻る。他方、ステップS138の判定結果がYESであると、ステップS140では、上記図19〜図22と共に説明したように、ビアマトリクスが最小単位の場合、単層で16通りの組み合わせのいずれかに設定される。 If the decision result in the step S137 is YES, in a step S138, it is judged whether or not connection to the end point has been made without detouring the wiring. If the decision result in the step S138 is NO, in a step S139, pin swapping, that is, net replacement is performed to prevent the detour of the wiring, and the process returns to the step S138. On the other hand, if the decision result in the step S138 is YES, in the step S140, as described with reference to FIGS. 19 to 22, when the via matrix is the minimum unit, any one of 16 combinations in a single layer is set. The
ステップS141では、配線方向26と配線領域内でピンアサインを決定する。ピンアサインの決定は、図25、図26、図31、図34〜図36に基づいて行える。つまり、配線方向26と配線領域については図25及び図26と共に説明したように決定でき、ピンアサイン領域27については図31と共に説明したように決定できる。又、単配線/差動配線については図34に示すように決定でき、ビア11間の配線については図35に示すように決定できる。更に、ビア11間の配線可能寸法の拡大は、図36に示すように決定できる。ステップS141の後、処理は終了して図2に示すステップS14へ進む。
In step S141, pin assignment is determined in the
上記の如く、図9に示すXYZ格子線で作られたXY平面図と図16に示すXZ平面図で図20に示す座標値の図ができており、図16に示したV字形状のパターンで発生させたビア11と図8に示した電源やGND用に縦垂直方向にビア11が発生できているので、レイアウトデータ上はビアマトリクスの最小基本単位のいずれかの集合体となっている。図34〜図36は、この集合体の中でシングルエンド配線と差動配線を描く方法を示している。 As described above, the coordinate values shown in FIG. 20 can be obtained from the XY plan view made of the XYZ lattice lines shown in FIG. 9 and the XZ plan view shown in FIG. 16, and the V-shaped pattern shown in FIG. 8 and the via 11 generated in the vertical and vertical directions for the power supply and GND shown in FIG. 8, the layout data is an assembly of any one of the minimum basic units of the via matrix. . 34 to 36 show a method of drawing single-ended wiring and differential wiring in this assembly.
図34は、隣接するビア11間の距離がd、2d、√2dの場合を示す。
FIG. 34 shows a case where the distance between
図35はビア11間の配線方法を示しており、前提として、差動配線は2本1組をシングルエンド配線と等価であると考える。物理的制約条件と電気的制約条件を考慮すると、ビア11間には配線22は1本のみとした場合(ケースC1)、その2倍のビア11間では物理的制約条件と電気的制約条件のデザインルール21を考慮すると配線可能領域23では配線22を4本通すことができる(ケースC2)。但し、この場合、配線22は全て90度配線であり、配線密度は最大の場合という前提になる。図35において、ケースC1の配線可能寸法23はd1であり、ケースC2の配線可能寸法23はd2である。又、DD1,DD2は、デザインルール21に従って配線22とその左右のビア11との間に設けられる間隔を示す。
FIG. 35 shows a wiring method between the vias 11. As a premise, two differential wirings are considered to be equivalent to a single-ended wiring. Considering physical constraints and electrical constraints, if there is only one
又、ビア11間の配線可能領域23を拡大したい場合は、ビア11を動かして図36に示すように配線均等化24をする。配線均等化24をすることにより、半導体基板31の製造マージンを広げて製造性を改善する効果がある。又、ビア11を動かすことなく、ビア11のランド10を動かし配線可能寸法23を拡大して、最小配線間隔25で配線均等化24をすることにより高密度配線を行うことができる。図36では、上記ケースC1,C2に加えて、配線可能寸法23がd3で5本の配線22が通されるケースC3と、配線可能寸法23がd4で6本の配線33が通されるケースC4とが示されている。
If it is desired to enlarge the routable area 23 between the vias 11, the
次に、配線方向26とピンアサイン領域27内で半導体基板31のピンアサインする方法を、図25を用いてより詳細に説明する。従来は、図37に示すように、半導体基板31の対角線方向に、チップ30の1辺からの配線22を引き出し、その配線方向26−1は図37に示すようになり、ピンアサイン領域27−1は塗りつぶした箇所となっていた。
Next, a method for pin assignment of the
しかし、チップ30内のFET(Field-Effect Transistor)の集積度が増大し、チップ30が高機能化されることにより、配線の微細化、配線の高密度化が進み、信号I/O数が増大してきている。上記チップ30のバンプ34のバンプピッチは176μmであり、狭バンプピッチ傾向である。このため、半導体基板31では、高密度配線や超多ピン傾向となり、半導体基板31の外形寸法6が拡大してきている。又、半田ボールピン36のピンピッチは1.0mmであり、176μmからBGAの1.0mmへとピッチ変換するには従来の図37で示した配線方向26やピンアサイン領域27を変えないとピンアサインが出来なくなってきた。
However, as the integration of FETs (Field-Effect Transistors) in the
図25には、BGAのピン数が2,116、信号I/O数が1196本の場合の配線方向26とピンアサイン領域27の概要図を示す。先ず、配線方向26の実線の矢印から略直角の方向の配線方向26の破線の矢印までに囲まれた領域がピンアサイン領域27となる。
FIG. 25 shows a schematic diagram of the
チップ30の次のマクロブロックからは、隣の配線方向26の実線の矢印の方向へと角度を付ける。その実線の矢印方向と略直角の方向の配線方向26の破線の矢印までに囲まれた領域が、ピンアサイン領域27となる。
From the next macroblock of the
図31では、チップ30のハードマクロブロックを背景パターンを変えて示している。図31からわかるように、チップ30のマクロブロック内の信号のピンアサインはその傍であり、時計方向、半時計方向の45度の角度から順に内側、所謂、半導体基板31の対角線方向にビアマトリクスの組み合わせ通り内で配線を描き、ピンアサインは決定される。
In FIG. 31, the hard macroblock of the
この時、配線は迷路法のように90度で折り曲げて迂回するような配線ではなく、始点4から終点5に向けて配線方向に従い、ビアマトリクスの組み合わせ通りに配線をしていく。又、配線は縦方向の層間を跨ぐことなく、始点4直下のビア11の座標点から終点5の直上のビア11の座標点まで結線する。これは、配線が層間を跨ぐとスタブ配線になり、配線間やビア11間に寄生容量ができるのを防ぐためである。
At this time, the wiring is not a wiring that bends at 90 degrees and makes a detour as in the maze method, but is wired according to the combination of the via matrix from the
図2において、ステップS14では、結線表とネットリスト及びレイアウトデータが出力される。つまり、ピンアサインが終わり、結線が終わったものについてはネットリストが出力され、結線が合っていることを比較検査し、検証後には設計が完了する。又、必要に応じて、LCR(インダクタンスL,容量C,抵抗R)のレポート、IBIS(Input/output Buffer Information Specification)データの作成、SPICE(Simulation Program with Integrated Circuit Emphasis)ネットの抽出等をして設計を完了するようにしても良い。又、ステップS15では、出力されたデータに基づいて半導体層装置101の図面が作成され、処理は終了する。
In FIG. 2, in step S14, a connection table, a net list, and layout data are output. In other words, the netlist is output for those for which pin assignment has been completed and connections have been completed, and a comparison inspection is made to verify that the connections are correct, and the design is completed after verification. Also, if necessary, report LCR (inductance L, capacitance C, resistance R), create IBIS (Input / output Buffer Information Specification) data, extract SPICE (Simulation Program with Integrated Circuit Emphasis) net, etc. The design may be completed. In step S15, a drawing of the
上記設計方法は、以下の特徴(1)〜(11)を有する。
(1)XY平面及びXZ平面の2次元ビア情報の組み合わせから、ビアマトリクスの組み合わせに展開し、3次元ビア情報とする。このように、3次元的なビアマトリクスの組み合わせで半導体装置を設計できるので、熟練者以外の例えば初心者であっても、半導体装置の設計を行うことが可能となる。
(2)半導体装置の部品(チップ及び半導体基板)の端子座標点を基点としたXY平面の格子線で重ね合わせを行う。これにより、ビアの共有ができ(第1のビア座標共有化処理)、ビア形成用の金型のコストが削減でき、且つ、無駄なスタブ線や寄生容量の削減が可能となる。
(3)XY平面(2次元)の格子線とXZ平面(2次元)の格子線で作られた、3次元要素でビアの配置を検証する。これにより、高速設計及び高密度配線の実現と、半導体基板の層数の削減が可能となる。
(4)XY平面とXZ平面のビアマトリクスの組み合わせを考え、その組み合わせ通り分、予めビアという配線障害物を検証しておく。これにより、配線ルートを高速で効果的に検索でき、配線層数を高速に見積もることができる。
(5)差動配線をシングルエンド配線と等価として置き換えて設計する。これにより、配線ルートを高速で効果的に検索でき、配線層数を高速で見積もることができる。
(6)チップのマクロブロック内の信号をBGA側にネットアサインをしていく場合、チップのマクロブロックの配置箇所を第一に考慮して、その近傍のBGA領域にネットアサインする。これにより、配線長を短くすることができ、回路負荷を減少させることができる。
(7)チップのハードマクロブロック領域近傍のBGAネットアサイン領域に、デカップリングコンデンサを配置し、マクロブロック用電源とGNDのプレーン間をビアを複数個介して接続する。これにより、インダクタンスを低減でき、最小のインピーダンスで最小のループエリアにして電源ノイズを低減させて電源を安定化することができる。
(8)チップのハードマクロブロックのI/O信号はその近傍にネットアサインし、I/Oマクロブロックの駆動電源の電源プレーンとGNDプレーンで半導体基板の上部、下部の層を構成する。これにより、配線層と対となる電源プレーン層とGNDプレーン層を上部、又は、下部に設けた組み合わせができ、シグナルインティグリティが改善され、高密度配線を実現できる。
(9)半導体基板上のピンにネットアサインする場合、半導体基板を十字にとり、その中央から時計方向、半時計方向の45度の角度から順に内側にファンインし、所謂、半導体基板の対角線方向にビアマトリクスの組み合わせ通り内で配線を描き、ネットアサインを決定する。これにより、半導体基板のコーナ箇所の領域まで、領域の無駄を少なくして高密度配線を行うことができる。
(10)配線引き出し部分のみ物理的制約条件の基板製造限界のデザインルールである90度配線の高密度配線設計を行い、第一番目の構成点から配線ルール変換をする。これにより、配線の引き出し部は、パッドオンビア構造の半導体基板内の層で配線する構成であるため、ビア部分がインピーダンスの不整合部分となる。従って、第一の構成点以降から電気的制約条件であるインピーダンス整合を図ることによりシグナルインティグリティが改善され、高密度配線を実現できる。又、ピッチ変換を効果的に行うことができる。
(11)半導体基板のBGAの格子線のビアマトリクスの組み合わせ領域内(即ち、配線領域内)のビア間の配線は均等化(配線均等化)する。これにより、基板の製造性が向上でき、歩留を向上することが可能となる。
The design method has the following features (1) to (11).
(1) The combination of the two-dimensional via information on the XY plane and the XZ plane is expanded into a combination of via matrixes to obtain three-dimensional via information. As described above, since a semiconductor device can be designed by a combination of three-dimensional via matrices, it is possible to design a semiconductor device even for a beginner other than an expert.
(2) Superposition is performed using grid lines on the XY plane with the terminal coordinate point of the component (chip and semiconductor substrate) of the semiconductor device as a base point. As a result, vias can be shared (first via coordinate sharing process), the cost of via forming dies can be reduced, and unnecessary stub lines and parasitic capacitance can be reduced.
(3) The arrangement of vias is verified with a three-dimensional element made up of grid lines on the XY plane (two-dimensional) and grid lines on the XZ plane (two-dimensional). As a result, high-speed design and high-density wiring can be realized, and the number of semiconductor substrate layers can be reduced.
(4) Consider a combination of via matrixes on the XY plane and the XZ plane, and verify a wiring obstacle called a via in advance for the combination. Thereby, the wiring route can be searched efficiently at high speed, and the number of wiring layers can be estimated at high speed.
(5) Design by replacing the differential wiring as equivalent to the single-ended wiring. As a result, the wiring route can be searched efficiently at high speed, and the number of wiring layers can be estimated at high speed.
(6) When a signal in a macro block of a chip is net-assigned to the BGA side, the position of the macro block of the chip is first considered, and the signal is assigned to the BGA area in the vicinity thereof. Thereby, the wiring length can be shortened and the circuit load can be reduced.
(7) A decoupling capacitor is arranged in the BGA net assignment area near the hard macroblock area of the chip, and the macroblock power supply and the GND plane are connected via a plurality of vias. As a result, the inductance can be reduced, and the power supply noise can be reduced by making the minimum loop area with the minimum impedance, thereby stabilizing the power supply.
(8) The I / O signal of the hard macroblock of the chip is net-assigned in the vicinity thereof, and the upper and lower layers of the semiconductor substrate are constituted by the power supply plane and the GND plane of the drive power supply of the I / O macroblock. As a result, a combination in which the power plane layer and the GND plane layer paired with the wiring layer are provided in the upper part or the lower part can be combined, the signal integrity is improved, and high-density wiring can be realized.
(9) When assigning nets to pins on a semiconductor substrate, take the semiconductor substrate in a cross shape and fan inward from the center in the order of 45 degrees clockwise and counterclockwise, so-called diagonal direction of the semiconductor substrate Draw wiring within the via matrix combination and determine the net assignment. Thereby, it is possible to perform high-density wiring while reducing the waste of the area up to the corner area of the semiconductor substrate.
(10) The high-density wiring design of 90 degree wiring, which is the design rule of the board manufacturing limit of the physical constraint condition, is performed only in the wiring drawing portion, and wiring rule conversion is performed from the first component point. As a result, the wiring lead-out portion is configured to be wired in a layer in the semiconductor substrate having a pad-on-via structure, and thus the via portion becomes an impedance mismatching portion. Therefore, signal integrity is improved by achieving impedance matching which is an electrical constraint condition from the first configuration point onward, and high-density wiring can be realized. Moreover, pitch conversion can be performed effectively.
(11) Wiring between vias in a combined region of a via matrix of BGA lattice lines of a semiconductor substrate (that is, in a wiring region) is equalized (wiring equalization). Thereby, the manufacturability of the substrate can be improved and the yield can be improved.
図38は、半導体装置の第2比較例を示す断面図であり、半導体装置102を示す。図39は、半導体装置の第3比較例を示す断面図であり、半導体装置103を示す。図38、図39及び後述する図40〜図45中、図1と同一部分には同一符号を付し、その説明は省略する。
FIG. 38 is a cross-sectional view showing a second comparative example of the semiconductor device, and shows the
図38に示す半導体装置102は、図39に示す半導体装置103と共通のビア11を有するが、コンデンサ32の数は半導体装置102の方が半導体装置103よりも少ない。 又、図39に示す半導体装置103は、コンデンサ32のビア11の数が半導体装置102と比較して多い。半導体装置102,103は、いずれも電源及びGND層を上層で構成することにより、ビア11を共有し易い構成になっている。
The
図40は、半導体装置の第4比較例を示す断面図であり、半導体装置104を示す。半導体装置104では、放熱板であるヒートスプレッダ28が省略されている。
FIG. 40 is a cross-sectional view showing a fourth comparative example of the semiconductor device, and shows the
図41は、半導体装置の第5比較例を示す断面図であり、半導体装置105であり、ヒートスプレッダ28の形状を変えた比較例である。
FIG. 41 is a cross-sectional view showing a fifth comparative example of the semiconductor device, which is the
図38〜図41に示す半導体装置102〜105は、いずれも多ピン高密度配線可能な構造を有する。
Each of the
図42は、半導体装置の第6比較例を示す断面図であり、半導体装置106を示す。半導体装置106の半導体基板31の下面には、チップ30の下方に凹部37が設けられており、デカップリングコンデンサ32はこの凹部37内にも配置されている。BGAの半田ボールピン35の数は少ないため、シングルエンド配線での多ピン構造には向かないが、今後、マクロブロック内の高速信号伝化が進むことにより、差動配線化へと向かう場合には有効な構造である。尚、半導体基板31の下面に設けられたデカップリングコンデンサ32は、チップ30の下方以外の領域に設けるようにしても良い。
FIG. 42 is a cross-sectional view showing a sixth comparative example of the semiconductor device, and shows the
図43は、半導体装置の第7比較例を示す断面図であり、半導体装置107を示す。半導体装置107の半導体基板31の下面には、チップ30の下方に凹部37が設けられており、この凹部37内に全てのデカップリングコンデンサ32が配置されている。この場合、配線密度が最大となるという点で有効な構造である。尚、デカップリングコンデンサ32は、半導体基板31の下面で、且つ、チップ30の下方以外の領域に設けるようにしても良い。
FIG. 43 is a cross-sectional view showing a seventh comparative example of the semiconductor device and shows the
図44は、半導体装置の第8比較例を示す断面図であり、半導体装置108を示す。又、図45は、半導体装置の第9比較例を示す断面図であり、半導体装置109を示す。半導体装置108,109は、いずれも放熱構造を変えた場合の例であり、半導体装置108はスティフナ38を介してヒートスプレッダ28を半導体基板31に固着した例であり、半導体装置109はモールド樹脂39で半導体基板31の表面を封止した例である。
FIG. 44 is a cross-sectional view showing an eighth comparative example of the semiconductor device, and shows the
図42〜図45に示す半導体装置106〜109は、いずれも多ピン高密度配線可能な構造を有する。
Each of the
次に、半導体装置101〜109のパッケージインダクタンスを低く抑えるための構造について説明する。
Next, a structure for suppressing the package inductance of the
第1の構造では、半導体装置のパッケージインダクタンスを低く抑えるために、コンデンサ12,13(又は、32)のうち、高周波の信号やノイズに効果のある等価直列インダクタンスが小さいコンデンサを、チップ30の近くに、且つ、チップ30から均等の距離にある位置に配置する。例えば、このように等価直列インダクタンスが小さいコンデンサを、チップ30の各辺に沿って配置する。図46は、半導体基板31の配線層16のみを取り出して示すXZ平面図である。図46中、図16と同一部分には同一符号を付し、その説明は省略する。この例では、寸法D1〜D7のうち、チップ30とコンデンサ13の互いに対向する辺間の寸法D6が2mmであり、チップ30とコンデンサ13の互いに対向する辺間の寸法D7が3mmである。
In the first structure, in order to keep the package inductance of the semiconductor device low, a capacitor having a small equivalent series inductance effective for high-frequency signals and noise is placed near the
第2の構造では、シートインダクタンスを低く抑えるために、電源/GNDプレーン層18のうち、半導体基板31の上部に電源層とGND層を絶縁層を介して交互に配置する。図47は半導体基板31の層数を示すXZ平面図である。図47中、図18と同一部分には同一符号を付し、その説明は省略する。この例では、半導体基板31の上部の層L2〜L6を、絶縁層を介して交互に配置する。電源層とGND層の間の距離は、短い程シートインダクタンスを小さくできるので、半導体基板31の上部に電源層とGND層が交互に配置されていると、図47においてチップ30からビア11を介して縦垂直方向に降りてすぐの層に低インダクタンスの電源/GNDシートがあるように見えるので、コンデンサ12,13へ流れる高周波電流のパスを確保することができる。
In the second structure, in order to keep the sheet inductance low, the power supply layer and the GND layer are alternately arranged above the
第3の構造では、図46及び図47に太い実線で示すように、半導体基板31の上側に設けられたチップ30の始点(バンプ34)から電源/GNDプレーン層18のうち信号層、具体的には縦垂直方向上半導体基板31の中間部に設けられた配線層L7〜L15等まで、縦垂直方向にV字形状のパターンでビア11を発生させる。他方、半導体基板31の下側のピン35から電源/GNDプレーン層18のうち任意の層へは、上記V字形状のパターンに合わせて縦垂直方向に逆V字形状のパターンでビア11を発生させる。チップ30のI/Oバンプ(I/Oマクロブロック)領域の下方では、多くのビア11が縦垂直方向に延びているので、半導体基板31の上下方向(縦垂直方向)の電流のパスを確保することができる。
In the third structure, as shown by thick solid lines in FIGS. 46 and 47, the signal layer of the power supply /
半導体基板31において、チップ30のI/Oバンプ(I/Oマクロブロック)領域の下方で迂回配線があると、電源/GNDプレーン層18に接続するビア11を配置可能な領域が減少してしまうが、上記第3の構造によれば、そのような不都合は生じない。又、電源/GNDプレーン層18のうち、電源層やGND層に多くのビアホールが開いていると、信号のリターン電流が信号配線直下を通ることができないため迂回配線が必要となり、その結果リターンパスが長くなり余分なインダクタンスが付加されてしまうが、上記第3の構造によれば、そのような不都合も生じない。
In the
図48は、半導体基板31の層構造を示す断面図である。図48中、図47と同一部分には同一符号を付し、その説明は省略する。図48では、縦方向上隣り合う2つの導体層が、ガラスセラミックスからなる絶縁層501で絶縁されている。又、絶縁層501は、C4パッド層L1の上面と、パッド層L19の下面にも設けられている。
FIG. 48 is a cross-sectional view showing the layer structure of the
第4の構造では、電源/GNDプレーン層18のうち、半導体基板31の下部に電源層とGND層は夫々、絶縁層を介して交互に配置する。図49は、半導体基板31の各層L1〜L19の膜厚を示す断面図である。図49に示すように、層L1,L2の上面間の距離は0.0762mm、層L2,L6の上面間の距離は0.0508mm×4(層L2〜L6のうち、隣り合う2層の上面間の距離が0.0508mm)、層L6,L16の上面間の距離は0.1016mm×10(層L6〜L16のうち、隣り合う2層の上面間の距離が0.1016mm)、層L16,L18の上面間の距離は0.0508mm×2(層L16〜L18のうち、隣り合う2層の上面間の距離が0.0508mm)、層L18,L19の上面間の距離は0.2032mmである。この例では、半導体基板31の下部の層L16〜L19を、絶縁層を介して交互に配置する。半導体基板31の下部ではビアホールの数が比較的少ないので、低周波電流のパスを確保することができる。他方、チップ30のI/Oバンプ(I/Oマクロブロック)領域の下方では、上記第3の構造と同様に、多くのビア11が縦垂直方向に延びる構成とすることができるので、半導体基板31の上下方向(縦垂直方向)の電流のパスを確保することができる。
In the fourth structure, in the power supply /
図50は、半導体基板31の層構造を示す斜視図である。又、図51は、半導体基板31の上層及び下層部分を説明する斜視図である。図50及び図51中、図1、図47及び図48と同一部分には同一符号を付し、その説明は省略する。又、図50及び図51では、説明の便宜上、絶縁層501の図示を省略する。図51において、34−1は信号バンプ、34−2は電源バンプ、34−3はGNDバンプ、32−1はデカップリングコンデンサ32の電源バンプ、32−2はデカップリングコンデンサ32のGNDバンプである。第5の構造では、デカップリングコンデンサ32に対しては、1つのビア領域(1つのビアホール)内に複数のビア11(図51の例では2つのビア11)を設けてある。このように、デカップリングコンデンサ32のバンプ32−1,32−2を、半導体基板31の電源/GNDプレーン層18のうち下部の電源層及びGND層とビア11により接続することで(図18の左側のコンデンサ12の接続と同様)、XY方向の電源面を並列化してシートインダクタンスを低く抑えることができる。又、チップ30の下方の領域では、バンプ34に接続するビア11が並列化されているので、ビア11のインダクタンスを低く抑えることもできる。尚、チップ30の下方の領域と、デカップリングコンデンサ32下方の領域とでは、半導体基板31に設けられるビア11のピッチ(ビアピッチ)に対する制約条件が異なるので、ビアピッチは夫々の領域内で適宜設定可能である。
FIG. 50 is a perspective view showing the layer structure of the
上記第1〜第5の構造のうち、2以上を適宜組み合わせ可能であることは、言うまでもない。 Needless to say, two or more of the first to fifth structures can be appropriately combined.
本発明の半導体装置の設計装置の一実施例は、図2に示す半導体装置の設計方法の一実施例、本発明になるプログラムの一実施例及び本発明になる記憶媒体の一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図52は、本実施例において本発明が適用されるCAD装置等のコンピュータシステムを示す斜視図である。 An embodiment of a semiconductor device designing apparatus of the present invention uses an embodiment of a semiconductor device designing method, an embodiment of a program according to the present invention, and an embodiment of a storage medium according to the present invention. . In this embodiment, the present invention is applied to a computer system. FIG. 52 is a perspective view showing a computer system such as a CAD apparatus to which the present invention is applied in this embodiment.
図52に示すコンピュータシステム100は、CPUやディスクドライブ等を内蔵した本体部101、本体部101からの指示により表示画面102a上に画像を表示するディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイ102の表示画面102a上の任意の位置を指定するマウス104及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105を有する。
A
ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる、コンピュータシステム100にCAD機能或いはCAD機能の少なくとも半導体装置設計機能を持たせるプログラム(CADソフトウェア或いは半導体装置設計ソフトウェア)の本実施例は、コンピュータシステム100に入力されてコンパイルされる。プログラムの本実施例は、コンピュータシステム100(即ち、後述するCPU201)内にCAD機能を有する設計装置の本実施例として動作させる。記憶媒体の本実施例は、プログラムの本実施例を格納した、例えばディスク110等のコンピュータ読み取り可能な記録媒体からなる。記録媒体の本実施例は、ディスク110、ICカードメモリ、フロッピー(登録商標)ディスク等の磁気ディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
The CAD system or at least the semiconductor device design of the CAD function is stored in the
図53は、コンピュータシステム100の本体部101内の要部の構成を説明するブロック図である。同図中、本体部101は、バス200により接続されたCPU201、RAMやROM等からなるメモリ部202、ディスク110用のディスクドライブ203及びハードディスクドライブ204からなる。本実施例では、ディスプレイ102、キーボード103及びマウス104も、バス200を介してCPU201に接続されているが、これらは直接CPU201に接続されていても良い。又、ディスプレイ102は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU201に接続されていても良い。
FIG. 53 is a block diagram illustrating a configuration of a main part in the
尚、コンピュータシステム100の構成は図52及び図53に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
The configuration of the
半導体装置の設計装置及びプログラムは、CPU201により設計対象となる半導体装置を図2に示す手順に従って自動的に設計する。
The semiconductor device design apparatus and program automatically design a semiconductor device to be designed by the
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) Z方向に隣り合う層が絶縁層を介して絶縁された複数の電源層/グランド層/配線層及び複数のビアを有する半導体基板と、複数のパッドやランドを有し該半導体基板上のXY平面に設けられた半導体チップとを備えた半導体装置の設計方法であって、
該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせる重ね合わせステップと、
該半導体チップの配線の始点から該電源層/グランド層/配線層のうち配線に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定ステップと、
XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点にビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続ステップとを含むことを特徴とする、半導体装置の設計方法。
(付記2) 該重ね合わせステップの後、該半導体基板の配線の終点と該半導体チップの配線の始点が共有できる場合は共有できる位置へと再配置する第1のビア座標共有化ステップを更に含むことを特徴とする、付記1記載の半導体装置の設計方法。
(付記3) 該重ね合わせステップの後、該半導体基板上、該半導体チップの周辺に設けられる複数の受動素子の配置の制約条件を入力する制約条件入力ステップを更に含むことを特徴とする、付記1又は2記載の半導体装置の設計方法。
(付記4) 該制約条件入力ステップは、該制約条件として、該半導体チップ及び該複数の受動素子を覆うように該半導体基板上に設けられるヒートスプレッダのXY座標を入力することを特徴とする、付記3記載の半導体装置の設計方法。
(付記5) 該制約条件入力ステップの後、任意の受動素子の端子の中心座標を該半導体基板の配線の終点の座標と共有できる位置に配置する第2のビア座標共有化ステップを含むことを特徴とする、付記3又は4記載の半導体装置の設計方法。
(付記6) 該配線層数設定ステップは、該半導体チップの配線の始点から該電源層/グランド層/配線のうち各配線層までZ方向にXZ平面上V字形状のパターンでビアを配置すると共に、該配線層数が十分でないと配線総数を増加することを特徴とする、付記1〜5のいずれか1項記載の半導体装置の設計方法。
(付記7) 該接続ステップは、該複数の電源層/グランド層/配線層のうち、上部及び/又は下部のプレーン層を電源/グランドプレーン層として用いることを特徴とする、付記1〜6のいずれか1項記載の半導体装置の設計方法。
(付記8) 該配線層数設定ステップは、該複数の電源層/グランド層/配線層のうち、中間部の層を配線層として用いることを特徴とする、付記1〜7のいずれか1項記載の半導体装置の設計方法。
(付記9) 該重ね合わせステップは、該半導体チップのハードマクロブロックの入出力信号はその近傍にネットアサインすることを特徴とする、付記1〜8のいずれか1項記載の半導体装置の設計方法。
(付記10) 該接続ステップの後、該半導体基板上のピンにネットアサインする際に、該半導体基板を十字にとり、その中央から時計方向、半時計方向の45度の角度から順に内側にファンインし、該半導体基板の対角線方向にビアマトリクスの組み合わせ通り内で配線を描き、ネットアサインを決定する配線設計ステップを含むことを特徴とする、付記1〜9のいずれか1項記載の半導体装置の設計方法。
(付記11) 該配線設計ステップは、配線引き出し部分のみ物理的制約条件の基板製造限界のデザインルールである90度配線の高密度配線設計を行い、第一番目の構成点から配線ルール変換をすることを特徴とする、付記10記載の半導体装置の設計方法。
(付記12) 該配線設計ステップは、該半導体基板の配線領域内のビア間の配線を均等化することを特徴とする、付記10記載の半導体装置の設計方法。
(付記13) コンピュータに、付記1〜12のいずれか1項記載の半導体装置の設計方法の各ステップを実行させる手順を含むことを特徴とする、プログラム。
(付記14) 付記13記載のプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
(付記15) Z方向に隣り合う層が絶縁層を介して絶縁された複数の電源層/グランド層/配線層及び複数のビアを有する半導体基板と、複数のパッドやランドを有し該半導体基板上のXY平面に設けられた半導体チップとを備えた半導体装置の設計装置であって、
該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせる重ね合わせ手段と、
該半導体チップの配線の始点から該電源層/グランド層/配線のうち配線層に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定手段と、
XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点にビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続手段とを備えたことを特徴とする、半導体装置の設計装置。
(付記16) 該配線層数設定ステップは、該半導体チップの配線の始点から該電源層/グランド層/配線のうち各配線層までZ方向にXZ平面上V字形状のパターンでビアを配置すると共に、該配線層数が十分でないと配線総数を増加することを特徴とする、付記15記載の半導体装置の設計装置。
(付記17) 該接続ステップは、該複数の電源層/グランド層/配線層のうち、上部及び/又は下部のプレーン層を電源/グランドプレーン層として用いることを特徴とする、付記15又は16記載の半導体装置の設計装置。
(付記18) 該配線層数設定ステップは、該複数の電源層/グランド層/配線層のうち、中間部の層を配線層として用いることを特徴とする、付記15〜17のいずれか1項記載の半導体装置の設計装置。
In addition, this invention also includes the invention attached to the following.
(Supplementary Note 1) A semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent in the Z direction are insulated via an insulating layer, and a plurality of pads and lands. A method for designing a semiconductor device including a semiconductor chip provided on an XY plane above,
An overlaying step of superimposing the semiconductor chip on the semiconductor substrate by aligning the center coordinate on the XY plane of the semiconductor chip with the center coordinate on the XY plane of the semiconductor substrate;
Vias connected to the wiring among the power supply layer / ground layer / wiring layer from the starting point of the wiring of the semiconductor chip are arranged in the Z direction, and the number of wiring layers of the power supply layer / ground layer / wiring layer of the semiconductor substrate is set. A wiring layer number setting step to be set;
In the two-dimensional coordinate system of the XY plane and the XZ plane, the grid line is drawn in the XY direction and the XZ direction from the start point and the end point of the wiring, and vias are arranged at the intersections of the grid lines. And a connecting step of connecting vias to the designated power supply layer / ground layer / wiring layer by arranging vias in the XZ direction based on the via matrix. .
(Additional remark 2) After this superposition step, when the end point of the wiring of this semiconductor substrate and the starting point of the wiring of this semiconductor chip can be shared, it further includes the 1st via coordinate sharing step which rearranges to the position which can be shared. The method of designing a semiconductor device according to
(Supplementary note 3) The method further includes a constraint condition input step for inputting a constraint condition for disposing a plurality of passive elements provided on the semiconductor substrate in the periphery of the semiconductor chip after the superposition step. 3. A method for designing a semiconductor device according to 1 or 2.
(Supplementary note 4) The constraint condition input step inputs, as the constraint condition, XY coordinates of a heat spreader provided on the semiconductor substrate so as to cover the semiconductor chip and the plurality of passive elements. 3. A method for designing a semiconductor device according to 3.
(Supplementary Note 5) After the constraint condition input step, a second via coordinate sharing step is included in which the center coordinate of the terminal of any passive element is arranged at a position where it can be shared with the coordinate of the end point of the wiring of the semiconductor substrate. A method for designing a semiconductor device according to
(Supplementary Note 6) In the wiring layer number setting step, vias are arranged in a V-shaped pattern on the XZ plane in the Z direction from the wiring starting point of the semiconductor chip to each wiring layer of the power supply layer / ground layer / wiring. A method for designing a semiconductor device according to any one of
(Appendix 7) In the connection step, the upper and / or lower plane layers of the plurality of power supply layers / ground layers / wiring layers are used as power supply / ground plane layers. A method for designing a semiconductor device according to
(Supplementary Note 8) Any one of
(Supplementary note 9) The method for designing a semiconductor device according to any one of
(Supplementary Note 10) When the net is assigned to the pins on the semiconductor substrate after the connecting step, the semiconductor substrate is taken in a cross shape, and the fan-in is performed inward from 45 ° in the clockwise direction and the counterclockwise direction from the center. The semiconductor device according to any one of
(Supplementary Note 11) In the wiring design step, high-density wiring design of 90-degree wiring, which is a design rule of the board manufacturing limit of physical constraints only in the wiring drawing portion, is performed, and wiring rule conversion is performed from the first component point. The method for designing a semiconductor device according to
(Supplementary note 12) The semiconductor device design method according to
(Additional remark 13) The program characterized by including the procedure which makes a computer perform each step of the design method of the semiconductor device of any one of Additional remark 1-12.
(Supplementary note 14) A computer-readable storage medium storing the program according to
(Supplementary Note 15) A semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent in the Z direction are insulated via an insulating layer, and a plurality of pads and lands. A semiconductor device design apparatus comprising a semiconductor chip provided on an XY plane above,
Superimposing means for superimposing the semiconductor chip on the semiconductor substrate by aligning the central coordinate on the XY plane of the semiconductor chip with the central coordinate on the XY plane of the semiconductor substrate;
Vias connected to the wiring layer of the power supply layer / ground layer / wiring from the starting point of the wiring of the semiconductor chip are arranged in the Z direction, and the number of wiring layers of the power supply layer / ground layer / wiring layer of the semiconductor substrate is set. Wiring layer number setting means to be set;
In the two-dimensional coordinate system of the XY plane and the XZ plane, the grid line is drawn in the XY direction and the XZ direction from the start point and the end point of the wiring, and vias are arranged at the intersections of the grid lines. A semiconductor device design, comprising: a via matrix to be obtained; and connection means for arranging vias in the XZ direction based on the via matrix and connecting to a specified power supply layer / ground layer / wiring layer apparatus.
(Supplementary Note 16) In the wiring layer number setting step, vias are arranged in a V-shaped pattern on the XZ plane from the starting point of wiring of the semiconductor chip to each wiring layer of the power supply layer / ground layer / wiring in the Z direction. The semiconductor device design apparatus according to
(Supplementary note 17) The
(Supplementary note 18) In any one of
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。 While the present invention has been described with reference to the embodiments, it is needless to say that the present invention is not limited to the above-described embodiments, and various modifications and improvements can be made within the scope of the present invention.
1 格子縦線
2 格子横線
3 ピンナンバ
4 始点
5 終点
6 半導体基板外形
7 チップ外形
8 XY平面領域
9 レイアウト分割領域の目安線
10 ランド
11 ビア
12 コンデンサ
13 PLL電源用コンデンサ
14 配線層数
15 XZ平面領域
16 配線層
17 基板層数
18 電源/GNDプレーン層
19 ビア共有座標点
20 配線ルール変換
21 デザインルール
22 配線
23 配線可能寸法
24 配線均等化
25 最小配線間隔
26 配線方向
27 ピンアサイン領域
28 ヒートスプレッダ
29 熱伝導性接着材
30 チップ
31 半導体基板
32 (デカップリング)コンデンサ
33 接着シート
34 半田バンプ
35 半田ボールピン
36 アンダーフィル樹脂
37 基板凹部
38 スティフナ
39 モールド樹脂
100 コンピュータシステム
201 CPU
501 絶縁層
DESCRIPTION OF
501 Insulation layer
Claims (5)
該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせ、該半導体チップのハードマクロブロックの入出力信号はその近傍にネットアサインする重ね合わせステップと、
該半導体チップの配線の始点から該電源層/グランド層/配線層のうち配線に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定ステップと、
XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点にビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続ステップと、
該接続ステップの後、該半導体基板上のピンにネットアサインする際に、該半導体基板上に十字をとり、その中央から時計方向、反時計方向の45度の角度から順に内側に、該半導体チップの端面に沿って、該半導体チップのハードマクロブロック毎に、当該ハードマクロブロックの配線方向を設定可能な範囲を角度を付けながら設定し、各ハードマクロブロック毎に設定された、配線方向を設定可能な範囲内で、各ハードマクロブロックの配線をビアマトリクスの組み合わせ通り内で描き、ネットアサインを決定する配線設計ステップを含む
半導体装置の設計方法の各ステップを実行させる手順を含むことを特徴とする、プログラム。 A computer has a semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent in the Z direction are insulated via an insulating layer, and a plurality of pads and lands. A program for executing a procedure of a design method of a semiconductor device including a semiconductor chip provided on the XY plane of
The semiconductor chip is superposed on the semiconductor substrate by aligning the central coordinate of the semiconductor chip on the XY plane with the central coordinate of the semiconductor substrate on the XY plane, and the input / output signals of the hard macroblock of the semiconductor chip are in the vicinity thereof. A superposition step for net assignment;
Vias connected to the wiring among the power supply layer / ground layer / wiring layer from the starting point of the wiring of the semiconductor chip are arranged in the Z direction, and the number of wiring layers of the power supply layer / ground layer / wiring layer of the semiconductor substrate is set. A wiring layer number setting step to be set;
In the two-dimensional coordinate system of the XY plane and the XZ plane, the grid line is drawn in the XY direction and the XZ direction from the start point and the end point of the wiring, and vias are arranged at the intersections of the grid lines. A connection step of obtaining a via matrix to be connected, and arranging a via in the XZ direction based on the via matrix and connecting to a designated power supply layer / ground layer / wiring layer;
After the connection step, when the net assigned to pins on the semiconductor substrate, take the cross on the semiconductor substrate, clockwise from the center, inside the angle of 45 degrees in the counterclockwise direction in the order, the semiconductor chip For each hard macroblock of the semiconductor chip, set the range in which the wiring direction of the hard macroblock can be set with an angle along the end face of the semiconductor chip, and set the wiring direction set for each hard macroblock Within the possible range, the wiring of each hard macroblock is drawn within the combination of the via matrix, and includes a procedure for executing each step of the semiconductor device design method including the wiring design step of determining the net assignment. Program.
半導体装置の設計方法の各ステップを実行させる手順を含むことを特徴とする、請求項1乃至3のいずれか1項記載のプログラム。 After the superposition step, each step of the semiconductor device design method further includes a constraint condition input step for inputting a constraint condition for arranging a plurality of passive elements provided on the periphery of the semiconductor chip on the semiconductor substrate. The program according to any one of claims 1 to 3, further comprising a procedure.
該半導体チップのXY平面での中心座標を該半導体基板のXY平面での中心座標を合わせて該半導体基板に該半導体チップを重ね合わせ、該半導体チップのハードマクロブロックの入出力信号はその近傍にネットアサインする重ね合わせ手段と、
該半導体チップの配線の始点から該電源層/グランド層/配線層のうち配線層に接続するビアをZ方向に配置すると共に、該半導体基板の該電源層/グランド層/配線層の配線層数を設定する配線層数設定手段と、
XY平面とXZ平面の2次元座標系で配線の始点と終点を基点に、XY方向とXZ方向に格子線を描き、該格子線の交点にビアを配置する3次元直交座標系のXYZ座標とするビアマトリクスを求め、該ビアマトリクスに基づいてビアをXZ方向に配置して指定された電源層/グランド層/配線層に接続する接続手段と、
該接続手段による接続の後、該半導体基板上のピンにネットアサインする際に、該半導体基板上に十字をとり、その中央から時計方向、反時計方向の45度の角度から順に内側に、該半導体チップの端面に沿って、該半導体チップのハードマクロブロック毎に、当該ハードマクロブロックの配線方向を設定可能な範囲を角度を付けながら設定し、各ハードマクロブロック毎に設定された、配線方向を設定可能な範囲内で、各ハードマクロブロックの配線をビアマトリクスの組み合わせ通り内で描き、ネットアサインを決定する配線設計手段
を備えたことを特徴とする、半導体装置の設計装置。 A semiconductor substrate having a plurality of power supply layers / ground layers / wiring layers and a plurality of vias in which layers adjacent in the Z direction are insulated via an insulating layer, and an XY plane on the semiconductor substrate having a plurality of pads and lands A semiconductor device design apparatus comprising: a semiconductor chip provided on the semiconductor chip;
The semiconductor chip is superposed on the semiconductor substrate by aligning the central coordinate of the semiconductor chip on the XY plane with the central coordinate of the semiconductor substrate on the XY plane, and the input / output signals of the hard macroblock of the semiconductor chip are in the vicinity thereof. Superimposing means for net assignment;
Vias connected to the wiring layer among the power supply layer / ground layer / wiring layer from the starting point of wiring of the semiconductor chip are arranged in the Z direction, and the number of wiring layers of the power supply layer / ground layer / wiring layer of the semiconductor substrate Wiring layer number setting means for setting,
In the two-dimensional coordinate system of the XY plane and the XZ plane, the grid line is drawn in the XY direction and the XZ direction from the start point and the end point of the wiring, and vias are arranged at the intersections of the grid lines. Connecting means for obtaining a via matrix to be connected, and arranging a via in the XZ direction based on the via matrix to connect to a designated power supply layer / ground layer / wiring layer;
After connection by said connection means, when the net assigned to pins on the semiconductor substrate, take the cross on the semiconductor substrate, clockwise from the center, inside the angle of 45 degrees in the counterclockwise direction in order, the Along the end face of the semiconductor chip, for each hard macroblock of the semiconductor chip, the range in which the wiring direction of the hard macroblock can be set is set with an angle, and the wiring direction set for each hard macroblock A design apparatus for a semiconductor device, comprising: a wiring design means for drawing a wiring of each hard macroblock within a combination of via matrixes within a settable range and determining a net assignment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023553A JP4859470B2 (en) | 2006-01-31 | 2006-01-31 | Semiconductor device design method and apparatus, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023553A JP4859470B2 (en) | 2006-01-31 | 2006-01-31 | Semiconductor device design method and apparatus, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007206883A JP2007206883A (en) | 2007-08-16 |
JP4859470B2 true JP4859470B2 (en) | 2012-01-25 |
Family
ID=38486316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023553A Expired - Fee Related JP4859470B2 (en) | 2006-01-31 | 2006-01-31 | Semiconductor device design method and apparatus, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859470B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535825A (en) * | 1991-07-30 | 1993-02-12 | Hitachi Ltd | Wiring path search device |
JP3610259B2 (en) * | 1998-05-13 | 2005-01-12 | セイコーエプソン株式会社 | Circuit board wiring path determination method, apparatus, and information storage medium |
JP4472198B2 (en) * | 2001-03-12 | 2010-06-02 | 株式会社図研 | Network automatic generation method, system and program |
-
2006
- 2006-01-31 JP JP2006023553A patent/JP4859470B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007206883A (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6714903B1 (en) | Placement and routing of circuits using a combined processing/buffer cell | |
US6590289B2 (en) | Hexadecagonal routing | |
US10157252B2 (en) | Method and apparatus of a three dimensional integrated circuit | |
JP2004349694A (en) | Interconnection method for integrated circuits | |
US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
US7216324B2 (en) | Method for designing chip package by re-using existing mask designs | |
US11437307B2 (en) | Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction | |
JP2002190568A (en) | Semiconductor chip, semiconductor chip group, and multichip module | |
US20130256908A1 (en) | Inter-die connection within an integrated circuit formed of a stack of circuit dies | |
JP3825252B2 (en) | Flip chip type semiconductor device | |
JPS60263491A (en) | Wiring mutual connection structure | |
JP4731336B2 (en) | Semiconductor device | |
KR102594535B1 (en) | Power sharing cell architecture | |
JP4859470B2 (en) | Semiconductor device design method and apparatus, and program | |
US11705427B2 (en) | Mirror-image chips on a common substrate | |
JP2004228164A (en) | Semiconductor integrated circuit and method of manufacturing the same | |
US11682664B2 (en) | Standard cell architecture with power tracks completely inside a cell | |
WO2016123120A1 (en) | Three-dimensional integrated circuit stack | |
US7919354B2 (en) | Asymmetric alignment of substrate interconnect to semiconductor die | |
US11532555B2 (en) | Semiconductor device and wiring structure | |
JP2020035940A (en) | Semiconductor device | |
JP2810181B2 (en) | Cell layout method | |
JPH07153844A (en) | Semiconductor integrated circuit device | |
JPH04302161A (en) | Manufacture of integrated circuit device | |
KR20230035266A (en) | Apparatus and method for providing scalable ball grid array (BGA) allocation and PCB circuit trace breakout pattern for RF chip interfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |