JP4836766B2 - Physical random number generation device and physical random number generation circuit - Google Patents
Physical random number generation device and physical random number generation circuit Download PDFInfo
- Publication number
- JP4836766B2 JP4836766B2 JP2006335360A JP2006335360A JP4836766B2 JP 4836766 B2 JP4836766 B2 JP 4836766B2 JP 2006335360 A JP2006335360 A JP 2006335360A JP 2006335360 A JP2006335360 A JP 2006335360A JP 4836766 B2 JP4836766 B2 JP 4836766B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- random number
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ランダムに発生する物理現象に基づいて乱数を生成する物理乱数生成装置及び物理乱数生成回路に関する。 The present invention relates to a physical random number generation device and a physical random number generation circuit that generate a random number based on a randomly generated physical phenomenon.
自然現象に基づいて物理乱数を取り出す方法の一つに、抵抗、ダイオード等の半導体、あるいは導体を熱雑音発生素子として用いる方法が知られている。これらの熱雑音発生素子において発生する熱雑音信号は、発生頻度、振幅ともランダムであるため、この熱雑音に基づいて物理乱数を取り出すことができる。例えば、熱雑音発生素子から発生される信号を一定周期でサンプリングしてA/D変換すれば、得られたディジタル値は、熱雑音発生素子の内部においてランダムに起こる事象に起因した乱数と考えることができる。 As one of methods for extracting physical random numbers based on natural phenomena, a method using a semiconductor such as a resistor or a diode or a conductor as a thermal noise generating element is known. Since thermal noise signals generated in these thermal noise generating elements are random in both frequency and amplitude, physical random numbers can be extracted based on this thermal noise. For example, if a signal generated from a thermal noise generating element is sampled at a constant period and A / D converted, the obtained digital value is considered as a random number resulting from an event that occurs randomly inside the thermal noise generating element. Can do.
上記の考え方に基づいて物理乱数を生成する装置及び方法が、特許文献1に記載されている。この文献記載の方法及び装置は、ノイズ源からのノイズ信号から、コンデンサなどによる交流結合によって、ノイズ信号の直流成分を通過させないようにしつつ増幅を行うことを特徴としている。
An apparatus and method for generating a physical random number based on the above concept is described in
しかしながら、上記のようにして得られるディジタル値は、熱雑音発生素子の内部で起こったランダムな事象に起因するものの、これを電気信号として取り出す場合には、ある時点における電圧値又は電流値は、その直前の電圧値又は電流値の影響を全く受けていないとは言えない。例えば、熱雑音発生素子から出力され、これを増幅した電圧信号を一定のサンプリング周期でサンプリングした場合には、あるタイミングでサンプリングした値がその一つ前にサンプリングされた値に全く影響を受けていないとは言えないので、このようにして得られたディジタル値をそのまま出力しただけでは、真正な乱数とは言えない可能性がある。 However, although the digital value obtained as described above is due to a random event occurring inside the thermal noise generating element, when this is taken out as an electrical signal, the voltage value or current value at a certain point in time is It cannot be said that there is no influence of the voltage value or current value immediately before that. For example, when a voltage signal output from a thermal noise generating element and amplified is sampled at a constant sampling period, the value sampled at a certain timing is completely affected by the value sampled immediately before that. Since it cannot be said, there is a possibility that it is not a genuine random number simply by outputting the digital value obtained in this way as it is.
また、上記特許文献1のように、交流結合を介在させるのは、ノイズ信号から直流成分を除去して信号の振幅の中心点をゼロに移動させることを目的としている。しかしながら、このように信号振幅の中心点をゼロに移動させるだけでは直前の影響を除去することはできず、交流結合を通過したあとのノイズ信号においても信号の各時点における電圧値又は電流値にはやはりその直前の影響が残る。
Further, as in
さらに、得られたディジタル値を人為的に加工して、その加工後の値を乱数値とした場合、その頻度分布が正規分布から外れるあるいは規則的な乱れが生じるなどというように乱数性自体に問題が生じることもある。 In addition, when the obtained digital value is artificially processed and the processed value is used as a random value, the frequency distribution is out of the normal distribution or regular disturbance occurs. Problems can arise.
本発明は、新たな方法で真正な乱数を簡単に取り出すことができる物理乱数生成装置及び物理乱数生成回路を提供することを目的とする。 An object of the present invention is to provide a physical random number generation device and a physical random number generation circuit that can easily extract genuine random numbers by a new method.
上記の目的を達成するために、第1の発明に係る物理乱数生成装置は、出力レベルがランダムに変動するノイズ源からの信号を所定の周期でサンプリングしてディジタル値に変換するA/D変換手段と、前記A/D変換手段によってサンプリングされたディジタル値を所定期間にわたり保持するディジタル値保持手段と、前記ディジタル値保持手段に保持されている値と、その後にサンプリングされたディジタル値との差を算出する演算手段と、前記演算手段による演算結果を乱数値として出力する出力手段とを具備することを特徴とする。 In order to achieve the above object, a physical random number generator according to a first aspect of the present invention is an A / D converter that samples a signal from a noise source whose output level fluctuates randomly and converts it into a digital value at a predetermined period And a difference between a digital value holding means for holding the digital value sampled by the A / D conversion means for a predetermined period, a value held in the digital value holding means, and a digital value sampled thereafter And an output means for outputting a result of calculation by the calculation means as a random value.
上記の目的を達成するために、第2の発明に係る物理乱数生成装置は、出力レベルがランダムに変動するノイズ源からの信号を所定の周期でサンプリングしてディジタル値に変換するA/D変換手段と、前記A/D変換手段によってサンプリングされたディジタル値を所定期間にわたり保持するディジタル値保持手段と、前記ディジタル値保持手段に保持されている一つ前にサンプリングされた値と、現時点でサンプリングされたディジタル値との差を算出する演算手段と、前記演算によって得られた差を所定の閾値と比較し、前記差が前記閾値を超えている期間に所定の信号を出力する比較手段と、前記比較手段から前記所定の信号が出力されている時間を計時しこれを乱数値として出力する計時手段とを具備することを特徴とする。 In order to achieve the above object, a physical random number generator according to a second aspect of the present invention is an A / D converter that samples a signal from a noise source whose output level randomly varies at a predetermined period and converts the signal into a digital value. Means, a digital value holding means for holding the digital value sampled by the A / D conversion means for a predetermined period, a previously sampled value held in the digital value holding means, and a sampling at the present time Calculating means for calculating a difference between the calculated digital value, a comparing means for comparing the difference obtained by the calculation with a predetermined threshold value, and outputting a predetermined signal during a period when the difference exceeds the threshold value; And a time measuring means for measuring the time during which the predetermined signal is output from the comparing means and outputting the time as a random value.
上記の目的を達成するために、第3の発明に係る物理乱数生成回路は、ノイズ源と、第1のクロック信号によって開閉する第1のスイッチを介して、前記ノイズ源からの信号を入力されるアンプと、前記アンプの入力とグランドとの間に接続された第1のコンデンサと、前記アンプの出力に直列に接続された第2のコンデンサと、前記第2のコンデンサの前記アンプとは反対の側に接続され、第3のクロックによってサンプリング動作を行うA/Dコンバータと、前記A/Dコンバータの入力とグランドとの間に接続され、第2のクロック信号によって開閉する第2のスイッチとを含んでおり、前記第1、第3、第2の各スイッチがこの順番で所定期間閉じる動作を繰り返すよう前記第1、第2、第3のクロック信号を供給して、前記A/Dコンバータから乱数値を取り出すことを特徴とする。 In order to achieve the above object, a physical random number generation circuit according to a third aspect of the present invention receives a signal from the noise source via a noise source and a first switch that is opened and closed by the first clock signal. An amplifier, a first capacitor connected between an input of the amplifier and a ground, a second capacitor connected in series to the output of the amplifier, and the amplifier of the second capacitor are opposite to each other An A / D converter that performs a sampling operation with a third clock, and a second switch that is connected between the input of the A / D converter and the ground and that is opened and closed by a second clock signal; And supplying the first, second, and third clock signals so that the first, third, and second switches repeat the closing operation in this order for a predetermined period, and the A / D And wherein the retrieving the random number from the inverter.
上記の目的を達成するために、第4の発明に係る物理乱数生成回路は、ノイズ源と、第1のクロック信号によって開閉する第1のスイッチを介して、前記ノイズ源からの信号を入力されるアンプと、前記アンプの入力とグランドとの間に接続された第1のコンデンサと、前記アンプの出力に直列に接続された第2のコンデンサと、前記第2のコンデンサの前記アンプとは反対の側に接続され、前記第2のコンデンサが接続された入力端子に入力される信号のレベルを所定の閾値と比較し、前記レベルが前記閾値を超えたときにその旨の信号を出力するコンパレータと、前記コンパレータの入力とグランドとの間に接続され、第2のクロック信号によって開閉する第2のスイッチとを含んでおり、前記コンパレータの入力とグランドとの間に接続され、第2のクロック信号によって開閉する第2のスイッチとを含んでおり、前記第1、第2の各スイッチがこの順番で所定期間閉じる動作を繰り返すよう前記第1、第2のクロック信号を供給し、前記コンパレータから信号が出力される期間を計時し、その時間値を乱数として値を取り出すことを特徴とする。 In order to achieve the above object, a physical random number generation circuit according to a fourth aspect of the present invention receives a signal from the noise source via a noise source and a first switch that is opened and closed by a first clock signal. An amplifier, a first capacitor connected between an input of the amplifier and a ground, a second capacitor connected in series to the output of the amplifier, and the amplifier of the second capacitor are opposite to each other A comparator that is connected to the input side and compares the level of the signal input to the input terminal to which the second capacitor is connected with a predetermined threshold, and outputs a signal to that effect when the level exceeds the threshold And a second switch connected between the input of the comparator and the ground and opened / closed by a second clock signal, and connected between the input of the comparator and the ground. And a second switch that opens and closes according to a second clock signal, and the first and second clock signals are changed so that each of the first and second switches repeats a closing operation for a predetermined period in this order. The time period during which a signal is output from the comparator is counted, and the time value is taken as a random number to extract a value.
上記の第1及び第3の発明によれば、ノイズ源から出力される信号をあるタイミングでサンプリングしたときに、その値から、前回サンプリングされた値を差し引いた値が乱数値として出力される。このため、ある時点においてサンプリングされた値が、前回サンプリングされた値の影響を受けていたとしても、この影響が排除されることになるので、このようにして得られる乱数値は、真正度の高い乱数となる。 According to the first and third aspects of the invention, when a signal output from a noise source is sampled at a certain timing, a value obtained by subtracting a previously sampled value from the value is output as a random value. For this reason, even if the value sampled at a certain point in time is affected by the value sampled last time, this effect is eliminated. High random number.
上記第2及び第4の発明によれば、ノイズ源から出力される信号をあるタイミングでサンプリングしたときに、その値から、前回サンプリングされた値を差し引いた値が所定の閾値を超えたときに、その超えている期間の時間の長さが乱数値として出力される。このため、ある時点においてサンプリングされた値が、前回サンプリングされた値の影響を受けていたとしても、この影響が排除されることになるので、このようにして得られる乱数値は、真正度の高い乱数となる。 According to the second and fourth aspects of the invention, when a signal output from a noise source is sampled at a certain timing, a value obtained by subtracting a previously sampled value from the value exceeds a predetermined threshold value. , The length of time of the exceeding period is output as a random value. For this reason, even if the value sampled at a certain point in time is affected by the value sampled last time, this effect is eliminated. High random number.
[第1実施形態]
以下に図面を参照して、本発明の実施の形態について説明する。前述のように、本発明の基本的な思想は、物理現象によってランダムに変化する電位(ノイズ電位)を一定周期でサンプリングし、そのサンプリングされた電位から、一つ前にサンプリングされた電位を差し引いて得られる差分を、乱数値として取得するという点にある。第1の実施形態を示した図1は、この考え方をコンピュータを使ってソフトウェア的に実現するためのブロック図であり、図2は、図1のブロック図で実現するアルゴリズムを示したフローチャートである。
[First Embodiment]
Embodiments of the present invention will be described below with reference to the drawings. As described above, the basic idea of the present invention is to sample a potential (noise potential) that randomly changes due to a physical phenomenon at a constant period, and subtract the previous sampled potential from the sampled potential. The difference obtained is obtained as a random value. FIG. 1 showing the first embodiment is a block diagram for realizing this concept by software using a computer, and FIG. 2 is a flowchart showing an algorithm realized by the block diagram of FIG. .
図1において、ノイズ源R1は、例えば熱雑音によって出力レベルがランダムに変動する微少電圧を出力する抵抗や半導体などからなる熱雑音素子である。この熱雑音素子R1からの出力は、アナログ/ディジタルコンバータ(A/Dコンバータ)20に入力される。なお、必要に応じて、熱雑音素子R1からの出力を増幅するためのアンプを、熱雑音素子R1とA/Dコンバータ20との間に挿入してもよい。A/Dコンバータ20は、R1からの出力電圧を一定周期でサンプリングし、ディジタル値に変換する。マイコン22は、A/Dコンバータ20が出力するディジタル値を後述のようにソフトウェア的に処理することで、乱数を出力する。なお、A/Dコンバータ20がサンプリングを行う周期は、ノイズ源R1からの出力される信号レベルの変動の周波数に応じた適切な値とする。
In FIG. 1, a noise source R1 is a thermal noise element made of a resistor, a semiconductor, or the like that outputs a minute voltage whose output level fluctuates randomly due to, for example, thermal noise. The output from the thermal noise element R1 is input to an analog / digital converter (A / D converter) 20. Note that an amplifier for amplifying the output from the thermal noise element R1 may be inserted between the thermal noise element R1 and the A /
マイコン22は、図2に示した処理を行う。まず、変数CRR、PRVを予め用意しておく。ここで、変数CRRは、現在時点においてサンプリングされたノイズの電圧値を示し、変数PRVは、一つ前にサンプリングされたノイズの電圧値を示している。最初にPRVに値「0」を代入する(ステップ101)。続いて、最初のノイズの電圧のアナログ値をA/Dコンバータ20でサンプリングしてディジタル値に変換し(S102)、このディジタル値を変数CRRに代入する(S103)。そして、CRRの値からPRVの値を引き算し、その結果を乱数値として出力する(S104)。最後にこれまでCRRに代入されていた値を変数PRVに代入する(S105)。
The
図2において、当初におけるPRVの値は「0」であるから最初の乱数値は、そのときのCRRの値そのものであるが、次回以降は、現時点においてサンプリングされた電圧値から前回にサンプリングされた電圧値を差し引いた値が乱数値として出力される。すなわち、前回のサンプリング時点からの変化分だけを乱数値として利用する。このため、たとえ現時点における電圧値に、前回のランプリング時点における電圧の影響があったとしても、図2のような処理を行うことによって、今回のサンプリングにおいて想定される前回のランプリング時点における電圧の影響を排除することができ、完全に独立した事象に基づいて乱数を得ていることになる。したがって、得られる乱数の真正度が高く、より質の高い乱数が得られる。 In FIG. 2, since the PRV value at the beginning is “0”, the first random number value is the CRR value at that time, but from the next time onward, it was sampled from the voltage value sampled at the present time. A value obtained by subtracting the voltage value is output as a random value. That is, only the change from the previous sampling time is used as a random value. For this reason, even if the current voltage value is affected by the voltage at the previous ramping time, the voltage at the previous ramping time assumed in the current sampling is obtained by performing the processing as shown in FIG. The random number is obtained based on a completely independent event. Therefore, the authenticity of the obtained random number is high, and a higher quality random number can be obtained.
[第2実施形態]
図3は、本発明の第2の実施形態である、ハードウェア的に乱数を取得する回路のブロック図である。同図において、R1は、図1と同様、熱雑音によってランダムに変動する微少電圧を出力する抵抗や半導体などからなる熱雑音素子である。図3において、SW1、SW2はそれぞれ、不図示のクロック発生回路からのクロック信号φ1、φ2がハイ(H)レベルのときにオンとなり、ロー(L)レベルのときオフとなるスイッチである。C1、C2はコンデンサであり、24はゲイン(増幅度)が1倍のアンプであり、26は不図示のクロック信号φ3の立ち上がりで動作するA/Dコンバータである。
[Second Embodiment]
FIG. 3 is a block diagram of a circuit for acquiring a random number in hardware according to the second embodiment of the present invention. In FIG. 1, R1 is a thermal noise element made of a resistor, a semiconductor, or the like that outputs a minute voltage that fluctuates randomly due to thermal noise, as in FIG. In FIG. 3, SW1 and SW2 are switches that are turned on when clock signals φ1 and φ2 from a clock generation circuit (not shown) are high (H) level, and are turned off when they are low (L) level. C1 and C2 are capacitors, 24 is an amplifier having a gain (amplification factor) of 1, and 26 is an A / D converter that operates at the rising edge of a clock signal φ3 (not shown).
φ1がHレベルのときにスイッチSW1はオンとなり、コンデンサC1の両端の電圧は、その時点におけるノイズ源R1の出力電圧と等しくなる。φ1がLレベルとなってスイッチSW1がオフになると、コンデンサC1は、スイッチSW1がオフとなった時点におけるノイズ源R1の電圧を保持する。すなわちC1の電圧は、クロック信号φ1の立ち下がりのタイミングでR1の電圧をサンプリングする。 When φ1 is at the H level, the switch SW1 is turned on, and the voltage across the capacitor C1 becomes equal to the output voltage of the noise source R1 at that time. When φ1 becomes L level and the switch SW1 is turned off, the capacitor C1 holds the voltage of the noise source R1 at the time when the switch SW1 is turned off. That is, the voltage of C1 samples the voltage of R1 at the falling timing of the clock signal φ1.
クロック信号φ2がHレベルのときはSW2がオンとなり、このときコンデンサC2はアンプ24の出力によって充電され、その両端間電圧はアンプ24の出力電圧に等しくなる。スイッチSW2がオフになると、コンデンサC2の両端間には、スイッチSW2が前回オンとなったときにアンプ24の出力によって充電されたときの電位差が保持される。したがって、このときA/Dコンバータ26の入力には、アンプ24の出力電圧からコンデンサC2の両端間の電圧を差し引いた電圧が入力される。この状態でクロック信号φ3が立ち上がると、A/Dコンバータ26は、この電圧値のサンプリングとA/D変換を行い、こうして得られるディジタル値を乱数値として出力する。
When the clock signal φ2 is at the H level, SW2 is turned on. At this time, the capacitor C2 is charged by the output of the
図4は、図3に示したノイズ源R1の出力電圧からクロック信号φ1、φ2、φ3を制御して乱数値を取り出すタイミングを示したタイミングチャートであり、図5は、図4(a)に示したクロック信号φ1、φ2、φ3の点線で囲んだ部分だけを時間的に拡大して示した図である。図4において、(b)はノイズ源R1の出力電圧を示しており、ここに示すように、R1の出力レベルは物理現象に基づいて不規則に変動する。(c)は、(b)のように変動する電圧値に基づいて、ある時点のサンプリング電圧から1つ前のサンプリング電圧を差し引いた値が乱数値として出力される様子を示している。 FIG. 4 is a timing chart showing timings for extracting random number values by controlling the clock signals φ1, φ2, and φ3 from the output voltage of the noise source R1 shown in FIG. 3, and FIG. It is the figure which expanded and showed only the part enclosed with the dotted line of shown clock signal (phi) 1, (phi) 2, and (phi) 3. 4B shows the output voltage of the noise source R1, and as shown here, the output level of R1 fluctuates irregularly based on a physical phenomenon. (C) shows a state in which a value obtained by subtracting the previous sampling voltage from the sampling voltage at a certain time point is output as a random value based on the voltage value that fluctuates as shown in (b).
このように、ある時点のサンプリング電圧から1つ前のサンプリング電圧を差し引くことにより、たとえ現時点における電圧値に、前回のランプリング時点における電圧の影響があったとしても、今回のサンプリングにおいて想定される前回のランプリング時点における電圧の影響を排除することができ、完全に独立した事象に基づいて乱数を得ることができる。 In this way, by subtracting the previous sampling voltage from the sampling voltage at a certain time point, even if the voltage value at the present time is affected by the voltage at the previous ramping time, it is assumed in this sampling. The influence of the voltage at the previous ramping time can be eliminated, and a random number can be obtained based on a completely independent event.
[第3実施形態]
これまでの実施形態では、サンプルされた電位から一つ前にサンプルされた電位を差し引いて得られる差分を乱数値として出力したが、本実施形態では、サンプルされた電位から一つ前にサンプルされた電位を差し引いて得られる差分が所定の閾値を超えたときに、その時点から次ぎに閾値を超えるまでの時間を計測し、この時間値を乱数値として出力する。図6は、この第3実施形態の考え方をマイコンなどでソフトウェア的に実現するアルゴリズムを示したフローチャートである。なお、ハードウェア的には図1と同様の構成となる。
[Third Embodiment]
In the embodiments so far, the difference obtained by subtracting the previous sampled potential from the sampled potential is output as a random number value. When the difference obtained by subtracting the obtained potential exceeds a predetermined threshold value, the time from the point in time until the threshold value is subsequently exceeded is measured, and this time value is output as a random value. FIG. 6 is a flowchart showing an algorithm for realizing the idea of the third embodiment in terms of software using a microcomputer or the like. The hardware configuration is the same as that shown in FIG.
図6において、まず、変数CRR、PRV、THを予め用意しておく。ここで、変数CRRは、現在時点においてサンプリングされたノイズの電圧値を示し、変数PRVは、一つ前にサンプリングされたノイズの電圧値を示し、THは予め決定しておく閾値を示している。最初にPRVに値「0」を、またTHに予め決定した当該閾値を代入する(ステップ601)。続いて、最初のノイズの電圧のアナログ値をA/Dコンバータ20でサンプリングしてディジタル値に変換し(S602)、このディジタル値を変数CRRに代入する(S603)。そして、CRRの値からPRVの値を引き算し、その差が閾値THよりも大きいか否かを判定する(S604)。これが閾値THよりも小さい場合(S604でNoの場合)は「現象なし」とする(S605)。一方、閾値THよりも大きい場合(S605でYesの場合)は「現象あり」とする(S606)。この「現象あり」の場合には、「現象あり」のサンプリング期間が継続する数をカウントする(S607)。例えば、例えば、この「現象あり」の期間が10サンプリング期間継続し、次のサンプリング期間で「現象なし」となった場合には、値10を乱数として出力する。「最後にこれまでCRRに代入されていた値を変数PRVに代入する(S105)。
In FIG. 6, first, variables CRR, PRV, and TH are prepared in advance. Here, the variable CRR indicates the voltage value of noise sampled at the current time point, the variable PRV indicates the voltage value of noise sampled one time before, and TH indicates a threshold value determined in advance. . First, a value “0” is substituted for PRV, and the predetermined threshold value is substituted for TH (step 601). Subsequently, the analog value of the voltage of the first noise is sampled by the A /
図6に示すアルゴリズムを実行すると、「現象あり」のサンプリング期間同士は互いに独立した事象と考えることができ、また、最初にある時点のサンプリング電圧から1つ前のサンプリング電圧を差し引いているので、直前の影響は排除されており、したがってこれが継続するサンプリング期間の数は真正度の高い乱数となる。 When the algorithm shown in FIG. 6 is executed, the sampling periods with “phenomena” can be considered as independent events, and the sampling voltage at the first time is subtracted from the previous sampling voltage, The last effect is eliminated, so the number of sampling periods in which it lasts is a highly authentic random number.
[第4実施形態]
図7は、本発明の第4の実施形態である、ハードウェア的に乱数を取得する回路のブロック図である。本実施形態の考え方は、基本的に第3実施形態のそれと同じである。図7において、図3の回路と同様の構成部分には同一の符号を付し、その説明を省略する。符号28はコンパレータ、符号30はコンパレータ26の閾値を設定するためのD/Aコンバータ、符号32はクロック信号φ3の立ち上がりで動作するDフリップ・フロップをそれぞれ示している。
[Fourth Embodiment]
FIG. 7 is a block diagram of a circuit for acquiring a random number in hardware according to the fourth embodiment of the present invention. The concept of this embodiment is basically the same as that of the third embodiment. In FIG. 7, the same components as those of the circuit of FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted.
図7において、クロック信号φ1がHレベルのときにスイッチSW1はオンとなり、コンデンサC1の両端の電圧は、その時点におけるノイズ源R1の出力電圧と等しくなる。φ1がLレベルとなってスイッチSW1がオフになると、コンデンサC1は、スイッチSW1がオフとなった時点におけるノイズ源R1の電圧を保持する。すなわちC1の電圧は、クロック信号φ1の立ち下がりタイミングでR1の電圧をサンプリングする。 In FIG. 7, when the clock signal φ1 is at the H level, the switch SW1 is turned on, and the voltage across the capacitor C1 becomes equal to the output voltage of the noise source R1 at that time. When φ1 becomes L level and the switch SW1 is turned off, the capacitor C1 holds the voltage of the noise source R1 at the time when the switch SW1 is turned off. That is, the voltage of C1 samples the voltage of R1 at the falling timing of the clock signal φ1.
クロック信号φ2がHレベルのときはSW2がオンとなり、このときコンデンサC2はアンプ24の出力によって充電され、その両端間電圧はアンプ24の出力電圧に等しくなる。スイッチSW2がオフになると、コンデンサC2の両端間には、スイッチSW2が前回オンとなったときにアンプ24の出力によって充電されたときの電位差が保持される。したがって、このときコンパレータ28の非反転(+)入力には、アンプ24の出力電圧からコンデンサC2の両端間の電圧を差し引いた電圧が入力される。コンパレータ28の反転(−)入力には、D/Aコンバータ30から閾値が入力されている。
When the clock signal φ2 is at the H level, SW2 is turned on. At this time, the capacitor C2 is charged by the output of the
コンパレータ28は、非反転入力の値が反転入力の値よりも大きいときにHレベルの信号を出力し、これはDフリップ・フロップ32にデータ入力端子に入力される。Dフリップ・フロップ32は、クロック信号φ3が立ち下がる時点においてデータ入力端子に入力されている入力データを出力する。また、クロック信号φ2がHレベルになるとスイッチSW2はオンとなり、そのときコンデンサC2の両端間の電圧はアンプ24の出力電圧と同じくなる。
The
図8は、図7に示したノイズ源R1の出力電圧からクロック信号φ1、φ2、φ3を制御して乱数値を取り出すタイミングを示したタイミングチャートである。φ1、φ2、φ3相互の時間的な関係は、図5と同様である。図8において、(a)〜(c)は、図4(a)〜(c)と同じである。図8(d)はコンパレータ28の出力信号を示しており、コンパレータ28の入力が閾値THよりも大きいときのみHレベルとなっている。この(d)に示す信号の時間幅は、R1の出力電圧が物理現象に基づいて不規則に変動することに起因して不規則な長さとなる。また、最初にある時点のサンプリング電圧から1つ前のサンプリング電圧を差し引いているので、直前の影響は排除されている。したがってこの時間幅(Hレベルとなっている連続するサンプリング時間)をカウントし、これを乱数として出力することにより、真正度の高い乱数が得られる。
FIG. 8 is a timing chart showing timings for extracting random number values by controlling the clock signals φ1, φ2, and φ3 from the output voltage of the noise source R1 shown in FIG. The temporal relationships among φ1, φ2, and φ3 are the same as in FIG. 8A to 8C are the same as FIGS. 4A to 4C. FIG. 8D shows the output signal of the
20、26、30 A/Dコンバータ
22 マイコン
24 アンプ
28 コンパレータ
32 Dフリップ・フロップ
20, 26, 30 A /
Claims (2)
前記A/D変換手段によってサンプリングされたディジタル値を所定期間にわたり保持するディジタル値保持手段と、
前記ディジタル値保持手段に保持されている一つ前にサンプリングされた値と、現時点でサンプリングされたディジタル値との差を算出する演算手段と、
前記演算によって得られた差を所定の閾値と比較し、前記差が前記閾値を超えている期間に所定の信号を出力する比較手段と、
前記比較手段から前記所定の信号が出力されている時間を計時し、これを乱数値として出力する計時手段と、
を具備することを特徴とする物理乱数生成装置。 A / D conversion means for sampling a signal from a noise source whose output level fluctuates at random with a predetermined period and converting it into a digital value;
Digital value holding means for holding the digital value sampled by the A / D conversion means for a predetermined period;
A computing means for calculating a difference between a previously sampled value held in the digital value holding means and a digital value sampled at the present time;
Comparing means for comparing the difference obtained by the calculation with a predetermined threshold and outputting a predetermined signal during a period when the difference exceeds the threshold;
Time measuring means for measuring the time during which the predetermined signal is output from the comparing means, and outputting this as a random value;
A physical random number generator comprising:
第1のクロック信号によって開閉する第1のスイッチを介して、前記ノイズ源からの信号を入力されるアンプと、
前記アンプの入力とグランドとの間に接続された第1のコンデンサと、
前記アンプの出力に直列に接続された第2のコンデンサと、
前記第2のコンデンサの前記アンプとは反対の側に接続され、前記第2のコンデンサが接続された入力端子に入力される信号のレベルを所定の閾値と比較し、前記レベルが前記閾値を超えたときにその旨の信号を出力するコンパレータと、
前記コンパレータの入力とグランドとの間に接続され、第2のクロック信号によって開閉する第2のスイッチとを含んでおり、
前記第1、第2の各スイッチがこの順番で所定期間閉じる動作を繰り返すよう前記第1、第2のクロック信号を供給し、前記コンパレータから信号が出力される期間を計時し、その時間値を乱数として値を取り出すことを特徴とする物理乱数生成回路。 Noise sources,
An amplifier that receives a signal from the noise source via a first switch that is opened and closed by a first clock signal;
A first capacitor connected between the input of the amplifier and ground;
A second capacitor connected in series to the output of the amplifier;
The level of the signal input to the input terminal of the second capacitor connected to the opposite side of the amplifier and connected to the second capacitor is compared with a predetermined threshold, and the level exceeds the threshold A comparator that outputs a signal to that effect,
A second switch connected between the input of the comparator and the ground and opened and closed by a second clock signal;
The first and second clock signals are supplied so that each of the first and second switches repeats the closing operation for a predetermined period in this order, the time period during which the signal is output from the comparator is counted, and the time value is calculated. A physical random number generation circuit that extracts a value as a random number.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335360A JP4836766B2 (en) | 2006-12-13 | 2006-12-13 | Physical random number generation device and physical random number generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335360A JP4836766B2 (en) | 2006-12-13 | 2006-12-13 | Physical random number generation device and physical random number generation circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011151900A Division JP5346993B2 (en) | 2011-07-08 | 2011-07-08 | Physical random number generation device and physical random number generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008146526A JP2008146526A (en) | 2008-06-26 |
JP4836766B2 true JP4836766B2 (en) | 2011-12-14 |
Family
ID=39606609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335360A Expired - Fee Related JP4836766B2 (en) | 2006-12-13 | 2006-12-13 | Physical random number generation device and physical random number generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4836766B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286878A (en) * | 2019-06-25 | 2019-09-27 | 电子科技大学 | The true Random Number Generator and production method of MCU random interval conversion bridge voltage |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6380804B2 (en) | 2014-04-16 | 2018-08-29 | パナソニックIpマネジメント株式会社 | Random number processing apparatus and random number processing method |
JP6587188B2 (en) * | 2015-06-18 | 2019-10-09 | パナソニックIpマネジメント株式会社 | Random number processing apparatus, integrated circuit card, and random number processing method |
CN113157250A (en) * | 2021-05-25 | 2021-07-23 | 广东备倍电技术有限公司 | True random number generation method based on power supply |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3133427B2 (en) * | 1991-10-19 | 2001-02-05 | 株式会社リコー | Speech synthesizer |
JPH05216630A (en) * | 1991-11-29 | 1993-08-27 | Nec Corp | Correlative random number generator |
JP2980576B2 (en) * | 1997-09-12 | 1999-11-22 | 株式会社東芝 | Physical random number generating apparatus and method, and physical random number recording medium |
JP3507886B2 (en) * | 2000-07-24 | 2004-03-15 | 新潟大学長 | Random number generation method |
-
2006
- 2006-12-13 JP JP2006335360A patent/JP4836766B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286878A (en) * | 2019-06-25 | 2019-09-27 | 电子科技大学 | The true Random Number Generator and production method of MCU random interval conversion bridge voltage |
Also Published As
Publication number | Publication date |
---|---|
JP2008146526A (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5474707B2 (en) | Detection circuit and voltage detection device for voltage detection device | |
CN1725634B (en) | Automatic level adjustment circuit | |
JP4836766B2 (en) | Physical random number generation device and physical random number generation circuit | |
EP3293884A1 (en) | Analog-to-digital converter with noise shaping | |
JP5346993B2 (en) | Physical random number generation device and physical random number generation circuit | |
KR970072652A (en) | Automatic gain control method and automatic gain control device | |
CN1120160A (en) | A thermocouple testing method and apparatus for detecting an open circuit | |
KR20080044173A (en) | Class-d amplifier | |
US20190325003A1 (en) | Noise reduction apparatus and noise suppressing method | |
JP4385931B2 (en) | DC current detector | |
JPH1164431A (en) | Partial discharge measurement method | |
JP3700989B2 (en) | Signal processing device | |
JPH1010163A (en) | Effective voltage value measuring apparatus | |
JP2012156855A (en) | Sample-and-hold circuit and ad converter | |
Maslik et al. | A charge-based ultra-low power continuous-time ADC for data driven neural spike processing | |
CN113890951B (en) | Echo cancellation method, device and system | |
JP2012222846A (en) | Digital protection control apparatus | |
TWI301018B (en) | Method and apparatus for pulse signal automatically gain control | |
JP4084934B2 (en) | Frequency analyzer | |
JP2002539755A (en) | Simulated high-pass filter for protection relay | |
JP4523934B2 (en) | Current sensor | |
JPH09246983A (en) | Digital signal processor | |
JP2003037511A (en) | Circuit for extracting weak signal | |
JP2000057574A (en) | Rf envelope detecting method and detecting circuit | |
KR0132484B1 (en) | Data retrieving circuit for digital magnetic recording/reproducing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110829 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |