JP4798496B2

JP4798496B2 - Thin film piezoelectric device and manufacturing method thereof

Info

Publication number: JP4798496B2
Application number: JP2006304119A
Authority: JP
Inventors: 博史土屋; 浩介西村; 守人安村
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 2006-11-09
Filing date: 2006-11-09
Publication date: 2011-10-19
Anticipated expiration: 2026-11-09
Also published as: JP2008124638A

Description

本発明は、薄膜圧電共振器を含んで構成される薄膜圧電フィルタ及び薄膜圧電デュプレクサ或いはこれらの作製に利用される予備構造体などの薄膜圧電デバイス、並びにその製造方法に関するものである。このような薄膜圧電デバイスは、たとえば通信機器の電子回路を構成するのに利用される。 The present invention relates to a thin film piezoelectric filter and a thin film piezoelectric duplexer including a thin film piezoelectric resonator, or a thin film piezoelectric device such as a preliminary structure used for manufacturing the thin film piezoelectric filter, and a manufacturing method thereof. Such a thin film piezoelectric device is used, for example, to constitute an electronic circuit of a communication device.

セルラ電話機のＲＦ回路部には常に小型化が求められる。最近では、セルラ電話機に多様な機能を付与することが要望されており、その実現のためにはできるだけ多くの回路コンポーネントを組み込むことが好ましい。一方、セルラ電話機の大きさには制約があるので、結局、機器における各構成部分の専有面積（実装面積）及び高さの低減の要求が厳しくなり、従ってＲＦ回路部を構成するコンポーネントについても専有面積が小さく高さの低いものが求められている。 The RF circuit part of a cellular telephone is always required to be downsized. Recently, it has been demanded to give various functions to a cellular telephone, and it is preferable to incorporate as many circuit components as possible in order to realize the functions. On the other hand, the size of cellular telephones is limited, so in the end, the requirements for reducing the area occupied by each component in the equipment (mounting area) and height have become stricter, so the components that make up the RF circuit section are also exclusively used. What has a small area and a low height is required.

このような事情から、ＲＦ回路コンポーネントに使用される帯域通過フィルタとして、小型でかつ軽量化が可能な薄膜圧電共振器を用いた薄膜圧電フィルタが利用されるようになっている。このような薄膜圧電フィルタは、半導体基板上に上下の電極で挟まれるように窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）等からなる圧電層を形成し、且つ弾性波エネルギーが半導体基板中に漏洩しないように、その直下に振動空間または音響反射層を設けてなる薄膜圧電共振器を用いたＲＦフィルタである。このように、薄膜圧電共振器は大別して２種類のものが存在する。第１番目のものは、上部電極、下部電極および圧電層からなる圧電共振スタックの直下に空隙（振動空間）を設けたＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＲｅｓｏｎａｔｏｒ（ＦＢＡＲ）であり、第２番目のものは、基板上に音響インピーダンスが互いに異なる２種類の層を交互に積層してなる音響反射層上に圧電共振スタックを形成したＳｕｒｆａｃｅＭｏｕｎｔｅｄＲｅｓｏｎａｔｏｒ（ＳＭＲ）である。 Under such circumstances, a thin film piezoelectric filter using a thin film piezoelectric resonator that can be reduced in size and weight can be used as a band pass filter used for an RF circuit component. Such a thin film piezoelectric filter forms a piezoelectric layer made of aluminum nitride (AlN), zinc oxide (ZnO) or the like so as to be sandwiched between upper and lower electrodes on a semiconductor substrate, and elastic wave energy leaks into the semiconductor substrate. Therefore, the RF filter uses a thin film piezoelectric resonator in which a vibration space or an acoustic reflection layer is provided immediately below. As described above, there are two types of thin film piezoelectric resonators. The first is a Film Bulk Acoustic Resonator (FBAR) in which a void (vibration space) is provided immediately below a piezoelectric resonance stack composed of an upper electrode, a lower electrode, and a piezoelectric layer, and the second is on a substrate. A surface mounted resonator (SMR) in which a piezoelectric resonance stack is formed on an acoustic reflection layer in which two types of layers having different acoustic impedances are alternately laminated.

以上のような薄膜圧電フィルタは、基板（フィルタ基板）の一方の表面に圧電共振スタックを形成して複数の薄膜圧電共振器を作製し、これらの共振器を接続することでチップ状に形成されている。このチップ状薄膜圧電フィルタは、通信機器の電子回路を構成するのに使用される場合には、通信機器の実装基板の表面に他のコンポーネントとともに実装される。 The thin film piezoelectric filter as described above is formed in a chip shape by forming a plurality of thin film piezoelectric resonators by forming a piezoelectric resonant stack on one surface of a substrate (filter substrate) and connecting these resonators. ing. When this chip-shaped thin film piezoelectric filter is used to configure an electronic circuit of a communication device, it is mounted together with other components on the surface of the mounting substrate of the communication device.

その実装の際には、フィルタ基板の上記圧電共振スタックの形成された面またはその反対側の面を実装基板に対向させるようにしてチップ状薄膜圧電フィルタを実装基板上に載置し、薄膜圧電フィルタの電極端子と実装基板に形成された配線電極パッドとを接続している。この接続は、例えば、米国特許出願公開第２００３／００１１４４６号明細書（特許文献１）に記載されているようにワイヤーボンディングにより行うか、または、特開２００６−１２９４４５号公報（特許文献２）に記載されているようにフリップチップボンディングにより行われる。
米国特許出願公開第２００３／００１１４４６号明細書特開２００６−１２９４４５号公報 When mounting, the chip-shaped thin film piezoelectric filter is placed on the mounting substrate so that the surface of the filter substrate on which the piezoelectric resonance stack is formed or the surface on the opposite side faces the mounting substrate. The electrode terminal of the filter is connected to the wiring electrode pad formed on the mounting substrate. This connection is performed by wire bonding as described in, for example, US Patent Application Publication No. 2003/0011446 (Patent Document 1), or disclosed in JP 2006-129445 A (Patent Document 2). As described, this is done by flip chip bonding.
US Patent Application Publication No. 2003/0011446 JP 2006-129445 A

上記のように、従来の薄膜圧電フィルタにおいては、フィルタ基板の一方面側においてのみ圧電共振スタックが形成されているため、複数の薄膜圧電共振器を配列してチップ状薄膜圧電フィルタを構成するために要するフィルタ基板の面積は、１つの薄膜圧電共振器に要する面積の少なくとも共振器個数倍になる。そのため、チップ状薄膜圧電フィルタの専有面積の低減が困難であり、ひいては該薄膜圧電フィルタを用いた通信機器の小型化が困難になる。 As described above, in the conventional thin film piezoelectric filter, since the piezoelectric resonance stack is formed only on one side of the filter substrate, a plurality of thin film piezoelectric resonators are arranged to constitute a chip-shaped thin film piezoelectric filter. The area required for the filter substrate is at least the number of resonators required for one thin film piezoelectric resonator. For this reason, it is difficult to reduce the area occupied by the chip-shaped thin film piezoelectric filter, and as a result, it is difficult to reduce the size of communication equipment using the thin film piezoelectric filter.

また、例えば、以上のようなチップ状薄膜圧電フィルタを２つ用いて薄膜圧電デュプレクサ（送受切替器）を構成することができる。この場合においても、事情は薄膜圧電フィルタの場合と同様であり、２つのチップ状薄膜圧電フィルタを実装基板に実装する際の実装面積の低減が困難である。 In addition, for example, a thin film piezoelectric duplexer (transmission / reception switch) can be configured by using two chip-shaped thin film piezoelectric filters as described above. Also in this case, the situation is the same as in the case of the thin film piezoelectric filter, and it is difficult to reduce the mounting area when mounting the two chip-shaped thin film piezoelectric filters on the mounting substrate.

本発明は、上記事情に鑑みてなされたものであり、小型化された薄膜圧電フィルタまたは薄膜圧電デュプレクサ等の薄膜圧電デバイスを提供することを、主たる目的とするものである。 The present invention has been made in view of the above circumstances, and a main object thereof is to provide a thin film piezoelectric device such as a thin film piezoelectric filter or a thin film piezoelectric duplexer that is miniaturized.

本発明によれば、以上の如き目的を達成するものとして、
圧電層と該圧電層を挟んで対向するように形成された下部電極及び上部電極とを有する薄膜圧電共振器を複数含んでなる薄膜圧電デバイスであって、
前記複数の薄膜圧電共振器は共通の基板を用いて形成されており、該基板の第１の主面に前記圧電層と下部電極と上部電極とを含んでなる第１の圧電共振スタックが形成されており、前記基板の第２の主面に前記圧電層と下部電極と上部電極とを含んでなる第２の圧電共振スタックが形成されており、前記第１の圧電共振スタックを用いて少なくとも１つの前記薄膜圧電共振器を含む第１の回路部が構成され、前記第２の圧電共振スタックを用いて少なくとも１つの前記薄膜圧電共振器を含む第２の回路部が構成されていることを特徴とする薄膜圧電デバイス、
が提供される。 According to the present invention, the object as described above is achieved.
A thin film piezoelectric device comprising a plurality of thin film piezoelectric resonators having a piezoelectric layer and a lower electrode and an upper electrode formed to face each other with the piezoelectric layer interposed therebetween,
The plurality of thin film piezoelectric resonators are formed using a common substrate, and a first piezoelectric resonance stack including the piezoelectric layer, the lower electrode, and the upper electrode is formed on a first main surface of the substrate. A second piezoelectric resonance stack including the piezoelectric layer, the lower electrode, and the upper electrode is formed on the second main surface of the substrate, and at least using the first piezoelectric resonance stack. A first circuit unit including one of the thin film piezoelectric resonators is configured, and a second circuit unit including at least one of the thin film piezoelectric resonators is configured using the second piezoelectric resonant stack. Thin film piezoelectric device,
Is provided.

本発明の一態様においては、前記第１の回路部は複数の前記薄膜圧電共振器を互いに接続してなる第１の薄膜圧電フィルタであり、前記第２の回路部は複数の前記薄膜圧電共振器を互いに接続してなる第２の薄膜圧電フィルタである。本発明の一態様においては、前記第１の薄膜圧電フィルタと第２の薄膜圧電フィルタとは互いに異なる中心通過帯域周波数を持つ。本発明の一態様においては、前記第１の回路部と第２の回路部とが前記基板の端面または貫通孔に形成された接続導体を介して接続されている。本発明の一態様においては、前記第１の回路部と第２の回路部とにより薄膜圧電フィルタが形成される。 In one aspect of the present invention, the first circuit portion is a first thin film piezoelectric filter formed by connecting a plurality of the thin film piezoelectric resonators to each other, and the second circuit portion is a plurality of the thin film piezoelectric resonances. It is the 2nd thin film piezoelectric filter which connects a device to each other. In one aspect of the present invention, the first thin film piezoelectric filter and the second thin film piezoelectric filter have different center passband frequencies. In one aspect of the present invention, the first circuit portion and the second circuit portion are connected via a connection conductor formed on an end surface or a through hole of the substrate. In one aspect of the present invention, a thin film piezoelectric filter is formed by the first circuit portion and the second circuit portion.

本発明の一態様においては、前記基板は実装基板上に実装され、前記第１の回路部の電極端子がワイヤーボンディングにより前記実装基板の配線電極パッドと接続されており、前記第２の回路部の電極端子がフリップチップボンディングにより前記実装基板の配線電極パッドと接続されている。本発明の一態様においては、前記基板は実装基板上に実装され、前記第１の回路部の電極端子が前記基板を前記第１の主面から第２の主面へと貫通した貫通電極端子として形成されており、該貫通電極端子及び前記第２の回路部の電極端子がいずれもフリップチップボンディングにより前記実装基板の配線電極パッドと接続されている。本発明の一態様においては、前記第１の回路部の電極端子と前記第２の回路部の電極端子とが前記デバイス基板の配線を介して接続されて薄膜圧電フィルタまたは薄膜圧電デュプレクサが形成される。 In one aspect of the present invention, the substrate is mounted on a mounting substrate, and the electrode terminals of the first circuit portion are connected to the wiring electrode pads of the mounting substrate by wire bonding, and the second circuit portion These electrode terminals are connected to the wiring electrode pads of the mounting substrate by flip chip bonding. In one aspect of the present invention, the substrate is mounted on a mounting substrate, and the electrode terminal of the first circuit portion penetrates the substrate from the first main surface to the second main surface. The through electrode terminal and the electrode terminal of the second circuit portion are both connected to the wiring electrode pad of the mounting substrate by flip chip bonding. In one aspect of the present invention, the electrode terminal of the first circuit portion and the electrode terminal of the second circuit portion are connected via the wiring of the device substrate to form a thin film piezoelectric filter or a thin film piezoelectric duplexer. The

また、本発明によれば、
上記の薄膜圧電デバイスを製造する方法であって、
前記基板の第１の主面側及び第２の主面側において、絶縁層を形成する工程、パターン状に犠牲層を形成する工程、パターン状に前記下部電極を形成し前記圧電層を形成しパターン状に前記上部電極を形成することで前記圧電共振スタックを形成する工程、及び該圧電共振スタックに前記パターン状の犠牲層に到達する貫通小孔を形成する工程、及び該貫通小孔からエッチング液を導入して前記パターン状犠牲層をエッチング除去し更に前記犠牲層に対応するパターンにて前記絶縁層を除去することで前記薄膜圧電共振器の振動を許容する空隙を形成する工程の全てを並行して行うことを特徴とする、薄膜圧電デバイスの製造方法、
が提供される。 Moreover, according to the present invention,
A method of manufacturing the above thin film piezoelectric device,
Forming an insulating layer, forming a sacrificial layer in a pattern, forming the lower electrode in a pattern, and forming the piezoelectric layer on the first main surface side and the second main surface side of the substrate; Forming the piezoelectric resonant stack by forming the upper electrode in a pattern, forming a through-hole in the piezoelectric resonant stack reaching the sacrificial layer in the pattern, and etching from the through-hole All of the steps of forming a void allowing vibration of the thin film piezoelectric resonator by introducing a liquid and etching away the patterned sacrificial layer and further removing the insulating layer in a pattern corresponding to the sacrificial layer A method for manufacturing a thin film piezoelectric device, characterized in that the method is performed in parallel,
Is provided.

本発明の薄膜圧電デバイスによれば、基板の第１の主面に形成された第１の圧電共振スタックを用いて少なくとも１つの前記薄膜圧電共振器を含む第１の回路部を構成し、基板の第２の主面に形成された第２の圧電共振スタックを用いて少なくとも１つの前記薄膜圧電共振器を含む第２の回路部を構成するので、薄膜圧電デバイスの小型化が可能となる。 According to the thin film piezoelectric device of the present invention, the first circuit portion including at least one thin film piezoelectric resonator is configured using the first piezoelectric resonance stack formed on the first main surface of the substrate, and the substrate Since the second circuit unit including at least one thin film piezoelectric resonator is configured using the second piezoelectric resonance stack formed on the second main surface, the thin film piezoelectric device can be miniaturized.

また、本発明の薄膜圧電デバイスの製造方法によれば、薄膜圧電共振器の振動を許容する空隙を形成するに際して、片面側からの基板保持を要するＣＭＰ等の機械的加工を必要としないので、基板の第１の主面側及び第２の主面側において加工工程を並行して行うことができ、これにより、製造効率の向上が可能となる。 Further, according to the method of manufacturing a thin film piezoelectric device of the present invention, when forming a gap that allows vibration of the thin film piezoelectric resonator, mechanical processing such as CMP that requires holding the substrate from one side is not required. The processing steps can be performed in parallel on the first main surface side and the second main surface side of the substrate, thereby improving the manufacturing efficiency.

以下、本発明の実施の形態を、図面を参照しながら説明する。尚、以下に説明する図面においては同等の機能を有する部材又は部分には同一または対応する符号が付されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings described below, the same or corresponding reference numerals are given to members or portions having the same function.

図１は本発明の薄膜圧電デバイスの一実施形態を示す模式的平面図であり、図２はその模式的底面図である。また、図３は本実施形態の薄膜圧電デバイスの製造方法を示す工程図であり、図１及び図２のＡ−Ａ’断面に対応する断面で示されている。 FIG. 1 is a schematic plan view showing an embodiment of the thin film piezoelectric device of the present invention, and FIG. 2 is a schematic bottom view thereof. FIG. 3 is a process diagram showing the method for manufacturing the thin film piezoelectric device of the present embodiment, which is shown in a cross section corresponding to the A-A ′ cross section of FIGS. 1 and 2.

本実施形態は、基板８の第１の主面（上面）に形成される第１の圧電共振スタック１４Ａを用いて構成される第１の回路部が薄膜圧電デュプレクサのための送信フィルタＴｘであり、基板８の第２の主面（下面）に形成される第２の圧電共振スタック１４Ｂを用いて構成される第２の回路部が薄膜圧電デュプレクサのための受信フィルタＲｘであるところのデバイスである。即ち、このデバイスは、後述のように送信フィルタＴｘと受信フィルタＲｘとを接続することで薄膜圧電デュプレクサを作製するのに利用される予備構造体である。 In the present embodiment, the first circuit unit configured using the first piezoelectric resonance stack 14A formed on the first main surface (upper surface) of the substrate 8 is a transmission filter Tx for a thin film piezoelectric duplexer. A device in which the second circuit unit configured by using the second piezoelectric resonance stack 14B formed on the second main surface (lower surface) of the substrate 8 is a reception filter Rx for the thin film piezoelectric duplexer. is there. That is, this device is a preliminary structure used for manufacturing a thin film piezoelectric duplexer by connecting a transmission filter Tx and a reception filter Rx as described later.

図４は送信フィルタＴｘの回路図である。送信フィルタＴｘは、２つの薄膜圧電共振器Ｔｘ１及びＴｘ２を直列素子とし且つ２つの薄膜圧電共振器Ｔｘ３及びＴｘ４を分路素子とする梯子型回路からなる。ＴＴｘ１及びＴＴｘ２は、送信フィルタＴｘの入出力電極端子を示す。 FIG. 4 is a circuit diagram of the transmission filter Tx. The transmission filter Tx includes a ladder-type circuit having two thin film piezoelectric resonators Tx1 and Tx2 as series elements and two thin film piezoelectric resonators Tx3 and Tx4 as shunt elements. TTx1 and TTx2 indicate input / output electrode terminals of the transmission filter Tx.

図５は受信フィルタＲｘの回路図である。受信フィルタＲｘは、２つの薄膜圧電共振器Ｒｘ１及びＲｘ２を直列素子とし且つ３つの薄膜圧電共振器Ｒｘ３、Ｒｘ４及びＲｘ５を分路素子とする梯子型回路からなる。ＴＲｘ１及びＴＲｘ２は、受信フィルタＲｘの入出力電極端子を示す。 FIG. 5 is a circuit diagram of the reception filter Rx. The reception filter Rx includes a ladder-type circuit having two thin film piezoelectric resonators Rx1 and Rx2 as series elements and three thin film piezoelectric resonators Rx3, Rx4, and Rx5 as shunt elements. TRx1 and TRx2 indicate input / output electrode terminals of the reception filter Rx.

図３の（ｄ）が本実施形態の薄膜圧電デバイスのＡ−Ａ’断面であり、これと図１及び図２とを参照しながら、本実施形態の薄膜圧電デバイスの構造につき説明する。 FIG. 3D is an A-A ′ cross section of the thin film piezoelectric device of the present embodiment, and the structure of the thin film piezoelectric device of the present embodiment will be described with reference to FIGS. 1 and 2.

本実施形態の薄膜圧電デバイスは、シリコンまたはガリウム砒素等の半導体またはガラス等の絶縁体からなる基板８と、該基板の第１の主面（上面）上に形成された第１の圧電共振スタック１４Ａと、基板８の第２の主面（下面）上に形成された第２の圧電共振スタック１４Ｂとを有する。 The thin film piezoelectric device of this embodiment includes a substrate 8 made of a semiconductor such as silicon or gallium arsenide or an insulator such as glass, and a first piezoelectric resonant stack formed on a first main surface (upper surface) of the substrate. 14A and a second piezoelectric resonance stack 14B formed on the second main surface (lower surface) of the substrate 8.

基板８の上面には、酸化シリコン等からなる絶縁層６Ａがパターン状に形成されている。この絶縁層６Ａのパターンは、各薄膜圧電共振器Ｔｘ１〜Ｔｘ４の振動空間（空隙）４Ａに対応する部分が除去されたものである。 On the upper surface of the substrate 8, an insulating layer 6A made of silicon oxide or the like is formed in a pattern. This pattern of the insulating layer 6A is obtained by removing a portion corresponding to the vibration space (gap) 4A of each thin film piezoelectric resonator Tx1 to Tx4.

絶縁層６Ａ上には第１の圧電共振スタック１４Ａが形成されている。該圧電共振スタック１４Ａと基板８との間に、空隙４Ａが存在する。基板８の上面と平行な平面内での空隙４Ａの形状は正方形であるが、これに限定されることはない。空隙４Ａの高さは、たとえば、０．５μｍ〜１０μｍである。空隙４Ａにより圧電共振スタック１４Ａの一方側（下方側）の振動空間が形成される。圧電共振スタック１４Ａの他方側（上方側）は全体的に大気と接している。従って、空隙４Ａに対応する圧電共振スタック１４Ａの領域は、振動が許容される。 A first piezoelectric resonance stack 14A is formed on the insulating layer 6A. A gap 4A exists between the piezoelectric resonant stack 14A and the substrate 8. The shape of the gap 4A in a plane parallel to the upper surface of the substrate 8 is a square, but is not limited thereto. The height of the gap 4A is, for example, 0.5 μm to 10 μm. A vibration space on one side (lower side) of the piezoelectric resonance stack 14A is formed by the gap 4A. The other side (upper side) of the piezoelectric resonance stack 14A is entirely in contact with the atmosphere. Accordingly, the region of the piezoelectric resonant stack 14A corresponding to the gap 4A is allowed to vibrate.

圧電共振スタック１４Ａは、圧電層２Ａと、該圧電層を挟むように形成された下部電極１０Ａおよび上部電極１２Ａとを含む積層体である。下部電極１０Ａおよび上部電極１２Ａは、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、金（Ａｕ）のように、薄膜として製造でき且つパターニング可能な金属材料からなる層またはそれらの積層体からなるものとすることができる。圧電層は、窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）等からなるものとすることができるが、より高いＱ値を実現するために、ＡｌＮを主成分とする材料で構成するのが好ましい。ここで、「主成分とする」とは、層中における含有量が５０モル％以上であることを示す。 The piezoelectric resonance stack 14A is a laminated body including the piezoelectric layer 2A and the lower electrode 10A and the upper electrode 12A formed so as to sandwich the piezoelectric layer. The lower electrode 10A and the upper electrode 12A are manufactured as thin films such as aluminum (Al), tungsten (W), molybdenum (Mo), platinum (Pt), ruthenium (Ru), iridium (Ir), and gold (Au). It can be made of a layer made of a metal material that can be patterned and patterned, or a laminate thereof. The piezoelectric layer can be made of aluminum nitride (AlN), zinc oxide (ZnO), or the like, but is preferably made of a material mainly composed of AlN in order to achieve a higher Q value. Here, “main component” means that the content in the layer is 50 mol% or more.

下部電極１０Ａ及び上部電極１２Ａは、いずれもパターン状に形成されている。空隙４Ａに対応する領域において、下部電極１０Ａと上部電極１２Ａとが圧電層２Ａを介して重畳しており、これにより各薄膜圧電共振器Ｔｘ１〜Ｔｘ４が形成される。 Both the lower electrode 10A and the upper electrode 12A are formed in a pattern. In a region corresponding to the gap 4A, the lower electrode 10A and the upper electrode 12A are overlapped via the piezoelectric layer 2A, thereby forming the respective thin film piezoelectric resonators Tx1 to Tx4.

このように、圧電共振スタック１４Ａは、空隙４Ａに対応する領域においては下部電極１０Ａと圧電層２Ａと上部電極１２Ａとの積層構造を持つが、その他の領域においては、その少なくとも一部において、圧電層２Ａのみの単独構造、圧電層２Ａと下部電極１０Ａとの積層構造、あるいは圧電層２Ａと上部電極１２Ａとの積層構造を持つ。下部電極１０Ａは振動空間４Ａを塞いでいる。該振動空間４Ａは、空隙４Ａに対応する領域において圧電共振スタック１４Ａを上下方向に貫通するように形成された貫通小孔（図示されていない）を介して、外気と連通している。 As described above, the piezoelectric resonance stack 14A has a laminated structure of the lower electrode 10A, the piezoelectric layer 2A, and the upper electrode 12A in the region corresponding to the gap 4A, but in at least a part of the piezoelectric resonance stack 14A in the other region. It has a single layer 2A only structure, a laminated structure of the piezoelectric layer 2A and the lower electrode 10A, or a laminated structure of the piezoelectric layer 2A and the upper electrode 12A. The lower electrode 10A closes the vibration space 4A. The vibration space 4A communicates with the outside air through a through hole (not shown) formed so as to penetrate the piezoelectric resonance stack 14A in the vertical direction in a region corresponding to the gap 4A.

一方、基板８の下面には、酸化シリコン等からなる絶縁層６Ｂがパターン状に形成されている。この絶縁層６Ｂのパターンは、各薄膜圧電共振器Ｒｘ１〜Ｒｘ５の振動空間（空隙）４Ｂに対応する部分が除去されたものである。尚、基板８の下面側における上下関係は、基板下面に近い方を下とし且つ基板下面から遠い方を上とする。 On the other hand, an insulating layer 6B made of silicon oxide or the like is formed on the lower surface of the substrate 8 in a pattern. This pattern of the insulating layer 6B is obtained by removing a portion corresponding to the vibration space (gap) 4B of each thin film piezoelectric resonator Rx1 to Rx5. The vertical relationship on the lower surface side of the substrate 8 is such that the side closer to the lower surface of the substrate is the lower side and the side farther from the lower surface of the substrate is the upper side.

絶縁層６Ｂ上には上記第１の圧電共振スタック１４Ａと同様な第２の圧電共振スタック１４Ｂが形成されている。該圧電共振スタック１４Ｂと基板８との間に、上記空隙４Ａと同様な空隙４Ｂが存在する。第２の圧電共振スタック１４Ｂは、上記圧電層２Ａと同様な圧電層２Ｂと、上記下部電極１０Ａと同様な下部電極１０Ｂおよび上記上部電極１２Ａと同様な上部電極１２Ｂとを含む積層体である。 A second piezoelectric resonant stack 14B similar to the first piezoelectric resonant stack 14A is formed on the insulating layer 6B. Between the piezoelectric resonant stack 14B and the substrate 8, there is a gap 4B similar to the gap 4A. The second piezoelectric resonance stack 14B is a laminate including a piezoelectric layer 2B similar to the piezoelectric layer 2A, a lower electrode 10B similar to the lower electrode 10A, and an upper electrode 12B similar to the upper electrode 12A.

下部電極１０Ｂ及び上部電極１２Ｂは、いずれもパターン状に形成されている。空隙４Ｂに対応する領域において、下部電極１０Ｂと上部電極１２Ｂとが圧電層２Ｂを介して重畳しており、これにより各薄膜圧電共振器Ｒｘ１〜Ｒｘ５が形成される。尚、Ｇはグランド電極端子を示す。 The lower electrode 10B and the upper electrode 12B are both formed in a pattern. In a region corresponding to the gap 4B, the lower electrode 10B and the upper electrode 12B are overlapped via the piezoelectric layer 2B, thereby forming the thin film piezoelectric resonators Rx1 to Rx5. G represents a ground electrode terminal.

以下、図３を参照して、本実施形態の薄膜圧電デバイスの製造方法の一実施形態を説明する。 Hereinafter, with reference to FIG. 3, an embodiment of a method for manufacturing a thin film piezoelectric device of the present embodiment will be described.

先ず、図３（ａ）に示されるように、基板８の上面及び下面に、それぞれ、スパッタリング法、ＣＶＤ法等の成膜技術により絶縁層６Ａ，６Ｂを形成する。絶縁層６Ａ，６ＢがＳｉＯ_２の場合にはシリコン基板８の熱酸化により絶縁層６Ａ，６Ｂを形成することも可能である。絶縁層６Ａ，６Ｂの厚さは、例えば０．５μｍ〜１０μｍである。 First, as shown in FIG. 3A, the insulating layers 6A and 6B are formed on the upper surface and the lower surface of the substrate 8 by a film forming technique such as sputtering or CVD, respectively. Insulating layer 6A, 6B it is also possible to form the insulating layer 6A, 6B by thermal oxidation of the silicon substrate 8 in the case of SiO _2. The thickness of the insulating layers 6A and 6B is, for example, 0.5 μm to 10 μm.

その後、図３（ｂ）に示されるように、基板８の上面側及び下面側にて、それぞれ、スパッタリング法、蒸着法、ＣＶＤ法等の成膜技術により、エッチング液にて容易に溶解する犠牲層１Ａ，１Ｂを形成し、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いてパターニングする。犠牲層１Ａ，１Ｂとしては、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）などの金属またはそれらの金属酸化物が適当である。犠牲層１Ａ，１Ｂの厚さは、例えば５ｎｍ〜５００ｎｍである。 After that, as shown in FIG. 3B, on the upper surface side and the lower surface side of the substrate 8, sacrifice that is easily dissolved in the etching solution by a film forming technique such as sputtering, vapor deposition, or CVD. Layers 1A and 1B are formed and patterned using a patterning technique such as wet etching, RIE, or lift-off. As the sacrificial layers 1A and 1B, metals such as germanium (Ge), aluminum (Al), titanium (Ti), magnesium (Mg), or metal oxides thereof are suitable. The thickness of the sacrificial layers 1A and 1B is, for example, 5 nm to 500 nm.

その後、図３（ｃ）に示されるように、前述の成膜技術を用いて、基板８の上面側及び下面側にて、それぞれ、下部電極１０Ａ，１０Ｂ、圧電層２Ａ，２Ｂ及び上部電極１２Ａ，１２Ｂを成膜するとともに、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いて各層をパターニングする。 Thereafter, as shown in FIG. 3C, the lower electrodes 10A and 10B, the piezoelectric layers 2A and 2B, and the upper electrode 12A are respectively formed on the upper surface side and the lower surface side of the substrate 8 by using the film forming technique described above. , 12B are formed, and each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off method.

その後、基板８の上面側及び下面側にて、空隙４Ａ，４Ｂに対応する領域において、圧電共振スタック１４Ａ，１４Ｂの上面から犠牲層１Ａ，１Ｂまで達する貫通小孔（図示されていない）を形成する。該貫通小孔の断面積は、空隙４Ａ，４Ｂの面積に対して十分に小さいもの（例えば１／５０〜１／４００）とする。続いて、該貫通小孔を介してエッチング液を供給して犠牲層１Ａ，１Ｂを除去する。さらに、絶縁層６Ａ，６Ｂのエッチングが可能なエッチング液を選択し、絶縁層６Ａ，６Ｂをエッチングすることにより、犠牲層１Ａ，１Ｂと同一パターンで絶縁層６Ａ，６Ｂをエッチングする。 Thereafter, through holes (not shown) reaching the sacrificial layers 1A and 1B from the upper surfaces of the piezoelectric resonance stacks 14A and 14B are formed on the upper surface side and the lower surface side of the substrate 8 in regions corresponding to the gaps 4A and 4B. To do. The cross-sectional area of the through hole is sufficiently small (for example, 1/50 to 1/400) with respect to the area of the gaps 4A and 4B. Subsequently, the sacrificial layers 1A and 1B are removed by supplying an etching solution through the through holes. Further, an etching solution capable of etching the insulating layers 6A and 6B is selected, and the insulating layers 6A and 6B are etched to etch the insulating layers 6A and 6B in the same pattern as the sacrificial layers 1A and 1B.

これにより、図３（ｄ）に示されるように、絶縁層６Ａ，６Ｂに開口が形成され、かくして空隙４Ａ，４Ｂが形成される。 As a result, as shown in FIG. 3D, openings are formed in the insulating layers 6A and 6B, and thus gaps 4A and 4B are formed.

以上のように、本実施形態の製造方法では、基板８の上面側及び下面側の双方において、各工程を並行して行っている。これは、本実施形態では、パターン状犠牲層１Ａ，１Ｂ及び該犠牲層に対応する領域の絶縁層６Ａ，６Ｂをエッチングにより除去することで空隙４Ａ，４Ｂを形成するので、片面側からの基板保持を要するＣＭＰ等の機械的加工を必要とせず、したがって、基板８の双方の主面側において加工工程を並行して行うことができるからである。かくして、本実施形態によれば、薄膜圧電デバイスの製造効率の向上が可能となる。 As described above, in the manufacturing method of the present embodiment, each process is performed in parallel on both the upper surface side and the lower surface side of the substrate 8. In this embodiment, the patterned sacrificial layers 1A and 1B and the insulating layers 6A and 6B in the regions corresponding to the sacrificial layers are removed by etching to form the gaps 4A and 4B. This is because mechanical processing such as CMP that requires holding is not required, and therefore the processing steps can be performed in parallel on both main surfaces of the substrate 8. Thus, according to this embodiment, the manufacturing efficiency of the thin film piezoelectric device can be improved.

以上のようにして基板８の上面側に形成された送信フィルタＴｘの通過特性の一例を図６に示し、基板８の下面側に形成された受信フィルタＲｘの通過特性の一例を図７に示す。これらの特性は、Ｓｉ基板８の厚さが３００μｍで、ＳｉＯ_２絶縁層６Ａ，６Ｂの厚さが２μｍで、Ｔｉ犠牲層の厚さが５０ｎｍで、Ｍｏ下部電極１０Ａ，１０Ｂの厚さが３００ｎｍで、ＡｌＮ圧電層２Ａ，２Ｂの厚さが１２００ｎｍで、Ｍｏ上部電極１２Ａの厚さが２５０ｎｍで、Ｍｏ上部電極１２Ｂの厚さが１５０ｎｍである薄膜圧電デバイスで得られた。 An example of the pass characteristic of the transmission filter Tx formed on the upper surface side of the substrate 8 as described above is shown in FIG. 6, and an example of the pass characteristic of the reception filter Rx formed on the lower surface side of the substrate 8 is shown in FIG. . These characteristics are that the thickness of the Si substrate 8 is 300 μm, the thickness of the SiO ₂ insulating layers 6A and 6B is 2 μm, the thickness of the Ti sacrificial layer is 50 nm, and the thickness of the Mo lower electrodes 10A and 10B is 300 nm. Thus, the AlN piezoelectric layers 2A and 2B have a thickness of 1200 nm, the Mo upper electrode 12A has a thickness of 250 nm, and the Mo upper electrode 12B has a thickness of 150 nm.

図８は、以上の実施形態の薄膜圧電デバイス４０を実装基板４２に実装することで作製された薄膜圧電デュプレクサを示す模式的断面図である。図９は、この薄膜圧電デュプレクサの回路図である。 FIG. 8 is a schematic cross-sectional view showing a thin film piezoelectric duplexer manufactured by mounting the thin film piezoelectric device 40 of the above embodiment on a mounting substrate 42. FIG. 9 is a circuit diagram of this thin film piezoelectric duplexer.

図９に示されているように、薄膜圧電デュプレクサは、送信フィルタＴｘの一方の入出力電極端子と受信フィルタＲｘの一方の入出力電極端子とを位相整合回路ＰＳを介して接続してアンテナ接続端子ＡＮＴとし、送信フィルタＴｘの他方の入出力電極端子を送信器接続端子ＴＴｘとし、受信フィルタＲｘの他方の入出力電極端子を受信器接続端子ＴＲｘとしたものである。尚、送信フィルタＴｘには薄膜圧電共振器Ｔｘ３及びＴｘ４とグランドとの間にそれぞれフィルタ特性調整のためのインダクタＴＬ１，ＴＬ２が介在しており、受信フィルタＲｘには薄膜圧電共振器Ｒｘ３、Ｒｘ４及びＲｘ５とグランドとの間にそれぞれフィルタ特性調整のためのインダクタＲＬ１，ＲＬ２，ＲＬ３が介在している。これらのインダクタＴＬ１，ＴＬ２，ＲＬ１，ＲＬ２，ＲＬ３及び上記位相整合回路ＰＳは、いずれも実装基板４２において分布定数回路として形成される。 As shown in FIG. 9, the thin film piezoelectric duplexer is connected to an antenna by connecting one input / output electrode terminal of the transmission filter Tx and one input / output electrode terminal of the reception filter Rx via the phase matching circuit PS. The other input / output electrode terminal of the transmission filter Tx is a transmitter connection terminal TTx, and the other input / output electrode terminal of the reception filter Rx is a receiver connection terminal TRx. The transmission filter Tx includes inductors TL1 and TL2 for adjusting filter characteristics between the thin film piezoelectric resonators Tx3 and Tx4 and the ground, respectively. The reception filter Rx includes the thin film piezoelectric resonators Rx3, Rx4 and Inductors RL1, RL2, and RL3 for adjusting filter characteristics are interposed between Rx5 and the ground, respectively. These inductors TL1, TL2, RL1, RL2, RL3 and the phase matching circuit PS are all formed as distributed constant circuits on the mounting substrate.

図８に示されているように、薄膜圧電デバイス４０の基板８は実装基板４２上に実装される。４４は実装基板に付されたキャップである。 As shown in FIG. 8, the substrate 8 of the thin film piezoelectric device 40 is mounted on a mounting substrate 42. Reference numeral 44 denotes a cap attached to the mounting substrate.

送信フィルタＴｘの入出力電極端子ＴＴｘ１，ＴＴｘ２は、ボンディングワイヤーＷにより実装基板４２の上面に形成された配線電極パッドＥＰと接続されている。また、図示はされていないが、送信フィルタＴｘのグランド電極端子もボンディングワイヤーにより実装基板４２の上面に形成された配線電極パッドと接続されており、該配線電極パッドは上記インダクタＲＬ１，ＲＬ２を介してグランドに接続されている。 Input / output electrode terminals TTx1 and TTx2 of the transmission filter Tx are connected to wiring electrode pads EP formed on the upper surface of the mounting substrate 42 by bonding wires W. Although not shown, the ground electrode terminal of the transmission filter Tx is also connected to a wiring electrode pad formed on the upper surface of the mounting substrate 42 by a bonding wire, and the wiring electrode pad is connected via the inductors RL1 and RL2. Connected to ground.

一方、図示されてはいないが、受信フィルタＲｘの入出力電極端子ＴＲｘ１，ＴＲｘ２は、フリップチップボンディングにより実装基板４２の上面に形成された配線電極パッドと接続されている。また、図示されているように、受信フィルタＲｘのグランド電極端子ＧもフリップチップボンディングによりバンプＢを介して実装基板４２の上面に形成された配線電極パッドＧＰと接続されており、該配線電極パッドは上記インダクタＲＬ１，ＲＬ２，ＲＬ３を介してグランドに接続されている。 On the other hand, although not shown, the input / output electrode terminals TRx1 and TRx2 of the reception filter Rx are connected to wiring electrode pads formed on the upper surface of the mounting substrate 42 by flip chip bonding. As shown in the figure, the ground electrode terminal G of the reception filter Rx is also connected to the wiring electrode pad GP formed on the upper surface of the mounting substrate 42 via the bump B by flip chip bonding, and the wiring electrode pad Is connected to the ground via the inductors RL1, RL2, and RL3.

以上のようにして作製された薄膜圧電デュプレクサの特性の一例を図１０に示す。良好なデュプレクサ特性が得られている。 An example of the characteristics of the thin film piezoelectric duplexer fabricated as described above is shown in FIG. Good duplexer characteristics are obtained.

図１１は、薄膜圧電デュプレクサの他の実施形態を示す模式的断面図である。本実施形態は、図８の実施形態とは、実装基板４２に対する薄膜圧電デバイス４０の実装の形態が異なる。ここでは、送信フィルタＴｘの入出力電極端子ＴＴｘ１，ＴＴｘ２は、基板８を上面から下面へと貫通した貫通電極端子として形成されている。即ち、基板８には入出力電極端子ＴＴｘ１，ＴＴｘ２に対応してスルーホール導体ＴＨが形成されており、該スルーホール導体ＴＨの上端部が入出力電極端子ＴＴｘ１，ＴＴｘ２と接続されており、スルーホール導体ＴＨの下端部が延長入出力電極端子ＴＴｘ１’，ＴＴｘ２’（図示されていない）とされている。これらの延長入出力電極端子ＴＲｘ１’，ＴＲｘ２’は、フリップチップボンディングによりバンプＢを介して実装基板４２の上面に形成された配線電極パッドＥＰと接続されている。また、図示されていないが、送信フィルタＴｘのグランド電極端子も同様にして貫通電極端子として形成されており、延長入出力電極端子がフリップチップボンディングにより実装基板４２の上面に形成された配線電極パッドと接続されており、該配線電極パッドは上記インダクタＴＬ１，ＴＬ２を介してグランドに接続されている。 FIG. 11 is a schematic cross-sectional view showing another embodiment of a thin film piezoelectric duplexer. This embodiment is different from the embodiment of FIG. 8 in the form of mounting the thin film piezoelectric device 40 on the mounting substrate 42. Here, the input / output electrode terminals TTx1, TTx2 of the transmission filter Tx are formed as through electrode terminals that penetrate the substrate 8 from the upper surface to the lower surface. That is, a through-hole conductor TH is formed on the substrate 8 corresponding to the input / output electrode terminals TTx1 and TTx2, and the upper end portion of the through-hole conductor TH is connected to the input / output electrode terminals TTx1 and TTx2. The lower ends of the hole conductors TH are extended input / output electrode terminals TTx1 ′ and TTx2 ′ (not shown). These extended input / output electrode terminals TRx1 'and TRx2' are connected to wiring electrode pads EP formed on the upper surface of the mounting substrate 42 via bumps B by flip chip bonding. Although not shown, the ground electrode terminal of the transmission filter Tx is similarly formed as a through electrode terminal, and the extended input / output electrode terminal is a wiring electrode pad formed on the upper surface of the mounting substrate 42 by flip chip bonding. The wiring electrode pad is connected to the ground via the inductors TL1 and TL2.

受信フィルタＲｘの各電極端子と実装基板４２の配線電極パッドとの接続形態は、上記図８の実施形態と同様である。 The connection form of each electrode terminal of the reception filter Rx and the wiring electrode pad of the mounting substrate 42 is the same as that of the embodiment of FIG.

この実施形態によれば、図８の実施形態に比べて、高さをより低くすること（低背化）が可能である。 According to this embodiment, it is possible to make the height lower (lower in height) than the embodiment of FIG.

以上の実施形態の薄膜圧電デバイス４０は、送信フィルタＴｘと受信フィルタＲｘとを備えており、これらを接続することで薄膜圧電デュプレクサを作製するのに利用される予備構造体である。換言すれば、以上の実施形態の薄膜圧電デバイス４０は、基板８の両面にそれぞれ薄膜圧電フィルタを備えた薄膜圧電フィルタである。 The thin film piezoelectric device 40 of the above embodiment includes a transmission filter Tx and a reception filter Rx, and is a preliminary structure that is used to manufacture a thin film piezoelectric duplexer by connecting them. In other words, the thin film piezoelectric device 40 of the above embodiment is a thin film piezoelectric filter provided with thin film piezoelectric filters on both surfaces of the substrate 8.

本発明の他の実施形態としては、基板８の上面に送信フィルタＴｘと同様な構成の梯子型回路であって各薄膜圧電共振器の特性を適宜設定した第１の薄膜圧電フィルタを形成し、基板８の下面に受信フィルタＲｘと同様な構成の梯子型回路であって各薄膜圧電共振器の特性を適宜設定した第２の薄膜圧電フィルタを形成し、これら第１及び第２の薄膜圧電フィルタを、実装基板４２の配線を介して接続する（例えば図４の入出力電極端子ＴＴｘ１と図５の入出力電極端子ＴＲｘ２とを接続することに対応）ことで、段数の多い薄膜圧電フィルタとなすようにしたものが挙げられる。この場合、薄膜圧電デバイス４０は、段数の多い薄膜圧電フィルタを作製するのに利用される予備構造体である。 As another embodiment of the present invention, a first thin film piezoelectric filter, which is a ladder circuit having the same configuration as that of the transmission filter Tx and appropriately sets the characteristics of each thin film piezoelectric resonator, is formed on the upper surface of the substrate 8. A second thin film piezoelectric filter having a structure similar to that of the reception filter Rx and having the characteristics of each thin film piezoelectric resonator appropriately set is formed on the lower surface of the substrate 8, and these first and second thin film piezoelectric filters are formed. Are connected via the wiring of the mounting substrate 42 (for example, corresponding to connecting the input / output electrode terminal TTx1 in FIG. 4 and the input / output electrode terminal TRx2 in FIG. 5) to form a thin film piezoelectric filter having a large number of stages. The thing which did it is mentioned. In this case, the thin film piezoelectric device 40 is a preliminary structure used to manufacture a thin film piezoelectric filter having a large number of stages.

本発明の更に別の実施形態としては、基板８の両面にそれぞれ以上のような第１及び第２の薄膜圧電フィルタを形成し、これら第１及び第２の薄膜圧電フィルタを、基板８の端面または貫通孔に形成された接続導体を介して接続する（例えば図４の入出力電極端子ＴＴｘ１と図５の入出力電極端子ＴＲｘ２とを接続することに対応）ことで、段数の多い薄膜圧電フィルタとしたものが挙げられる。この場合、薄膜圧電デバイス４０は、予備構造体ではなく、それ自体が段数の多い薄膜圧電フィルタとなる。 As still another embodiment of the present invention, the first and second thin film piezoelectric filters as described above are formed on both surfaces of the substrate 8, respectively, and these first and second thin film piezoelectric filters are used as the end surfaces of the substrate 8. Alternatively, a thin film piezoelectric filter having a large number of stages is obtained by connecting via a connection conductor formed in the through hole (for example, corresponding to connecting the input / output electrode terminal TTx1 in FIG. 4 and the input / output electrode terminal TRx2 in FIG. 5). Are listed. In this case, the thin film piezoelectric device 40 is not a preliminary structure but a thin film piezoelectric filter having a large number of stages.

本発明の薄膜圧電デバイスの一実施形態を示す模式的平面図である。1 is a schematic plan view showing an embodiment of a thin film piezoelectric device of the present invention. 図１の薄膜圧電デバイスの模式的底面図である。It is a typical bottom view of the thin film piezoelectric device of FIG. 図１の薄膜圧電デバイスの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the thin film piezoelectric device of FIG. 送信フィルタＴｘの回路図である。It is a circuit diagram of transmission filter Tx. 受信フィルタＲｘの回路図である。It is a circuit diagram of reception filter Rx. 送信フィルタＴｘの通過特性の一例を示す図である。It is a figure which shows an example of the passage characteristic of the transmission filter Tx. 受信フィルタＲｘの通過特性の一例を示す図である。It is a figure which shows an example of the passage characteristic of receiving filter Rx. 薄膜圧電デバイスを実装基板に実装することで作製された薄膜圧電デュプレクサを示す模式的断面図である。It is typical sectional drawing which shows the thin film piezoelectric duplexer produced by mounting a thin film piezoelectric device on a mounting substrate. 図８の薄膜圧電デュプレクサの回路図である。It is a circuit diagram of the thin film piezoelectric duplexer of FIG. 薄膜圧電デュプレクサの特性の一例を示す図である。It is a figure which shows an example of the characteristic of a thin film piezoelectric duplexer. 薄膜圧電デュプレクサの他の実施形態を示す模式的断面図である。It is typical sectional drawing which shows other embodiment of a thin film piezoelectric duplexer.

Explanation of symbols

１Ａ，１Ｂ犠牲層
２Ａ，２Ｂ圧電層
４Ａ，４Ｂ空隙
６Ａ，６Ｂ絶縁層
８基板
１０Ａ，１０Ｂ下部電極
１２Ａ，１２Ｂ上部電極
１４Ａ，１４Ｂ圧電共振スタック
４０薄膜圧電デバイス
４２実装基板
４４キャップ
Ｔｘ送信フィルタ
Ｔｘ１，Ｔｘ２，Ｔｘ３，Ｔｘ４薄膜圧電共振器
ＴＴｘ１，ＴＴｘ２入出力電極端子
Ｒｘ受信フィルタ
Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４，Ｒｘ５薄膜圧電共振器
ＴＲｘ１，ＴＲｘ２入出力電極端子
Ｇグランド電極端子
ＰＳ位相整合回路
ＡＮＴアンテナ接続端子
ＴＴｘ送信器接続端子
ＴＲｘ受信器接続端子
ＴＬ１，ＴＬ２インダクタ
ＲＬ１，ＲＬ２，ＲＬ３インダクタ
Ｗボンディングワイヤー
ＥＰ，ＧＰ配線電極パッド
Ｂバンプ
ＴＨスルーホール導体
ＴＴｘ１’，ＴＴｘ２’ 延長入出力電極端子 1A, 1B Sacrificial layer 2A, 2B Piezoelectric layer 4A, 4B Gap 6A, 6B Insulating layer 8 Substrate 10A, 10B Lower electrode 12A, 12B Upper electrode 14A, 14B Piezoelectric resonance stack 40 Thin film piezoelectric device 42 Mounting substrate 44 Cap Tx Transmission filter Tx1 , Tx2, Tx3, Tx4 Thin film piezoelectric resonators TTx1, TTx2 Input / output electrode terminal Rx Reception filter Rx1, Rx2, Rx3, Rx4, Rx5 Thin film piezoelectric resonator TRx1, TRx2 Input / output electrode terminal G Ground electrode terminal PS Phase matching circuit ANT Antenna Connection terminal TTx Transmitter connection terminal TRx Receiver connection terminal TL1, TL2 Inductor RL1, RL2, RL3 Inductor W Bonding wire EP, GP Wiring electrode pad B Bump TH Through-hole conductor TTx1 ', TTx2' Extended input / output electrode terminal

Claims

A thin film piezoelectric device comprising a plurality of thin film piezoelectric resonators having a piezoelectric layer and a lower electrode and an upper electrode formed to face each other with the piezoelectric layer interposed therebetween,
The plurality of thin film piezoelectric resonators are formed using a common substrate, and a first piezoelectric resonance stack including the piezoelectric layer, the lower electrode, and the upper electrode is formed on a first main surface of the substrate. A second piezoelectric resonance stack including the piezoelectric layer, the lower electrode, and the upper electrode is formed on the second main surface of the substrate, and at least using the first piezoelectric resonance stack. A first circuit unit including one of the thin film piezoelectric resonators is configured, and a second circuit unit including at least one of the thin film piezoelectric resonators is configured using the second piezoelectric resonant stack. A thin-film piezoelectric device that is characterized.

The first circuit section is a first thin film piezoelectric filter formed by connecting a plurality of the thin film piezoelectric resonators to each other, and the second circuit section is formed by connecting a plurality of the thin film piezoelectric resonators to each other. The thin film piezoelectric device according to claim 1, wherein the thin film piezoelectric device is a thin film piezoelectric filter.

The thin film piezoelectric device according to claim 2, wherein the first thin film piezoelectric filter and the second thin film piezoelectric filter have different center passband frequencies.

The said 1st circuit part and 2nd circuit part are connected via the connection conductor formed in the end surface or through-hole of the said board | substrate, The Claim 1 characterized by the above-mentioned. Thin film piezoelectric device.

The thin film piezoelectric device according to claim 4, wherein a thin film piezoelectric filter is formed by the first circuit portion and the second circuit portion.

The substrate is mounted on a mounting substrate, the electrode terminals of the first circuit portion are connected to the wiring electrode pads of the mounting substrate by wire bonding, and the electrode terminals of the second circuit portion are flip-chip bonded. The thin film piezoelectric device according to claim 1, wherein the thin film piezoelectric device is connected to a wiring electrode pad of the mounting substrate.

The substrate is mounted on a mounting substrate, and the electrode terminal of the first circuit portion is formed as a through electrode terminal that penetrates the substrate from the first main surface to the second main surface. 6. The thin film piezoelectric device according to claim 1, wherein both of the electrode terminal and the electrode terminal of the second circuit portion are connected to the wiring electrode pad of the mounting substrate by flip chip bonding. device.

The electrode terminal of the first circuit unit and the electrode terminal of the second circuit unit are connected via the wiring of the device substrate to form a thin film piezoelectric filter or a thin film piezoelectric duplexer. Item 8. The thin film piezoelectric device according to any one of Items 6 to 7.

A method for producing the thin film piezoelectric device according to claim 1,
Forming an insulating layer, forming a sacrificial layer in a pattern, forming the lower electrode in a pattern, and forming the piezoelectric layer on the first main surface side and the second main surface side of the substrate; Forming the piezoelectric resonant stack by forming the upper electrode in a pattern, forming a through-hole in the piezoelectric resonant stack reaching the sacrificial layer in the pattern, and etching from the through-hole All of the steps of forming a void allowing vibration of the thin film piezoelectric resonator by introducing a liquid and etching away the patterned sacrificial layer and further removing the insulating layer in a pattern corresponding to the sacrificial layer A method of manufacturing a thin film piezoelectric device, which is performed in parallel.