JP4790145B2

JP4790145B2 - Digital up converter

Info

Publication number: JP4790145B2
Application number: JP2001116828A
Authority: JP
Inventors: 孝彦岸
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-04-16
Filing date: 2001-04-16
Publication date: 2011-10-12
Anticipated expiration: 2021-04-16
Also published as: JP2002344554A

Description

【０００１】
【発明の属する技術分野】
本発明は、データ通信に使用される無線通信機に係り、入力信号を所望の周波数のＲＦ信号またはＩＦ信号に変換する周波数変換部を構成するディジタルアップコンバータに関する。
【０００２】
【従来の技術】
従来のデータ通信用無線送信機におけるディジタル信号処理回路の周波数変換を構成するディジタルアップコンバータ（ＤＵＣ）の構成を図８に示す。同図において、ディジタルアップコンバータは、入力されるディジタルデータを直交変調し、同相成分Ｉ信号と、直交成分Ｑ信号とからなるベースバンド信号を出力する変調器３００からの出力信号が入力されるロールオフフィルタ３１１、３１２からなるフィルタ部３１０と、アップサンプラ３２１、バンドパスフィルタ３２３、アップサンプラ３２２、バンドパスフィルタ３２４からなるインターポレータ部３２０と、ミキサ３３１、３３２、加算器３３３からなるミキサ部３３０と、ミキサ部３３０における周波数変換に使用するローカル信号発生器としてのダイレクトディジタルシンセサイザ（Direct Digital Synthesizer）（以下、ＤＤＳと記す。）３３４とを有している。
【０００３】
上記構成において、変調器３００から出力されたベースバンド信号としてのＩ信号、Ｑ信号は、ロールオフフィルタ３１１、３１２で不要の周波数成分を除去し、インターポレータ３２０に出力する。インターポレータ３２０では、ベースバンド信号を高速なサンプリング周波数でサンプリング周波数変換する。続いてミキサ部３３０において、ミキサ３３１、３３２により、ＤＤＳ３３４から出力されるローカル発振信号によりＩ信号、Ｑ信号が周波数変換され、これらの出力が加算器３３３で加算され、ＤＡＣ３５０によりＤ／Ａ変換され、バンドパスフィルタ２６０を介して所望の周波数のＲＦ信号またはＩＦ信号が得られる。
【０００４】
ディジタル信号処理によってべースバンド信号をＲＦ信号またはＩＦ信号に周波数変換する図８のディジタルアップコンバータ内ミキサのローカル信号を発生させるローカル信号発生器としてＤＤＳを用いるとき、ローカル信号発生器の演算誤差によって発生するスプリアスは図９乃至図１１に示すシミュレーション結果のごとく、隣接チャンネル漏洩特性やバンド外へのスプリアス幅射特性を悪化させるという問題を生じるために、ローカル信号発生器のスプリアスを問題ないレベルまで低下させるための演算精度向上やスプリアス発生を抑圧する対応策が取られていた。
図９乃至図１１に示す従来のディジタルアップコンバータのシミュレーションは、サンプリング周波数Fs1＝Fs2＝６４Hz、送信周波数１５．０２Hz、ＤＤＳの位相演算語長が３２bit、ＲＯＭサイズが１k word、ＲＯＭ出力bit長が１６bitとして行ったものである。
【０００５】
図７にローカル信号発生器として使用されるＤＤＳの原理的構成を示す。ＤＤＳは、演算語長ｊの位相情報ΔΦを位相レジスタ（Phase Register）２０１の出力に加算する加算器２００と、加算器出力を一時的に保持し、その出力を加算器２００に出力する位相レジスタ２０１と、位相レジスタ２０１の出力データをアドアレスとし、対応する振幅情報が記憶されているＲＯＭ２０３とを有している。
上記構成において、演算語長ｊの位相情報ΔΦは加算器２００において、位相レジスタ２０１の出力と加算され、位相レジスタ２０１に保持され、位相レジスタ２０１の出力は、ＲＯＭ２０３において、正弦波／余弦波に変換され、出力される。ここで、加算器２０２、２０４は位相再量子化誤差ｅ_p，振幅量子化誤差ｅ_aが混入することを示すために仮想的に示したものであり、ＤＤＳの構成要素ではない。
【０００６】
図７に示すＤＤＳにおける演算誤差によるスプリアス発生原因は、位相データ演算部を構成する加算器２００及び位相レジスタ２０１の演算語長ｊと位相データを正弦波／余弦波に変換するＲＯＭ２０３のアドレス長（入力語長）ｋとの差による位相再量子化誤差ｅ_pと、ＲＯＭ２０３の出カビット長ｍの振幅量子化誤差ｅ_aによる。
演算精度向上としてｊ＝ｋとすれば位相再量子化誤差によるスプリアスは発生せず、ｍを十分に大きく取れば振幅量子化誤差によるスプリアスの発生も問題の無いレベルとすることが可能である。
【０００７】
スプリアスの発生を抑圧する方法として、ＤＤＳにおいては位相再量子化誤差ｅ_pと振幅量子化誤差ｅ_aが発生する点にＤＤＳのデータと無相関な信号を注入してスプリアスの発生を抑圧するDither法、ＤＤＳにおけるスプリアスの発生が発振周波数に依存するためにＤＤＳにおけるスプリアスが発生しない周波数で使用する方法、あるいは図８に示す従来のディジタルアップコンバータにおけるＤＡ変換器（ＤＡＣ）３５０の出力部に設けられたバンドパスフィルタ（ＢＰＦ）３６０によりスプリアスを抑圧するなどの対応策が取られていた。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＤＤＳにおいてｊ＝ｋとする方法では、細かい周波数ステップが要求されるときにｊは非常に大きな値となっており、たとえばｊ＝３２bitであれば、４G wordのＲＯＭサイズが要求されることになり、一部の用途を除けば、高速な演算が要求される通信分野において利用されるＤＤＳでは現実的でない。
また、Dither法ではスプリアスを拡散することになるのでＣ／Ｎが悪化し、結果としてＤＤＳのスプリアスを原因として発生したディジタルアップコンバータの問題が大きく改善されることは無い。
【０００９】
ＤＤＳのスプリアスが発生しない周波数で使用する方法はＤＤＳの周波数設定に制約を受け、ＤＡ変換器出力部にフィルタを設けてスプリアスを抑圧する方法では、フィルタによるコストアップとフィルタによって出力可能な周波数が制約されるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、消費電力の大きな増加を伴うＤＤＳのＲＯＭサイズ増加を行わず、かつ出力周波数を制約することなく、スプリアスの低減を図ったディジタルアップコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載の発明は、入力信号を第１のローカル信号発生器を用いて第１のＩＦ信号に変換する第１のミキサと、前記第１のミキサ出力における目的帯域外信号の抑圧を行うディジタルフィルタと、前記ディジタルフィルタ出力を入力とし、第２のローカル信号発生器を用いて前記ディジタルフィルタ出力をＤＡ変換器への出力周波数に変換する第２のミキサとを有するディジタルアップコンバータであって、前記第１のローカル信号発生器の発振可能な周波数ステップを、前記第２のローカル信号発生器の発振可能な周波数ステップより小さく設定したことを特徴とする。
【００１１】
また、請求項２に記載の発明は、請求項１に記載のディジタルアップコンバータにおいて、前記第１のローカル信号発生器及び第２のローカル信号発生器は、正弦波／余弦波を出力するダイレクトディジタルシンセサイザであることを特徴とする。
【００１２】
また、請求項３に記載の発明は、請求項２に記載のディジタルアップコンバータにおいて、前記第２のローカル信号発生器としてのダイレクトディジタルシンセサイザの位相演算語長が、位相データを正弦波／余弦波に変換する正弦波／余弦波テーブルの入力語長と一致することを特徴とする。
【００１３】
また、請求項４に記載の発明は、請求項１に記載のディジタルアップコンバータにおいて、前記第２のローカル信号発生器が位相を正弦波／余弦波に変換するための正弦波／余弦波テーブルを順次読み出すことを特徴とする。
【００１４】
また、請求項５に記載の発明は、請求項４に記載のディジタルアップコンバータにおいて、正弦波／余弦波テーブル長が可変長であることを特徴とする。
【００１５】
また、請求項６に記載の発明は、請求項４または５のいずれかに記載のディジタルアップコンバータにおいて、複数周期のデータを持つ正弦波／余弦波テーブルを用いることを特徴とする。
【００１６】
また、請求項７に記載の発明は、請求項１乃至６のいずれかに記載のディジタルアップコンバータにおいて、前記第１のミキサと前記第２のミキサの間でサンプリング周波数変換を行うことを特徴とする。
【００１７】
また、請求項８に記載の発明は、請求項７に記載のディジタルアップコンバータにおいて、前記第１のミキサ出力のフィルタはインターポレーションフィルタであり、第２のミキサ以降のサンプリング周波数を上昇させることを特徴とする。
【００１８】
また、請求項９に記載の発明は、請求項１乃至８のいずれかに記載のディジタルアップコンバータにおいて、前記ディジタルフィルタの帯域幅が、通信チャンネル帯域幅に前記第２のローカル信号発生器の出力周波数ステップとを加算した値であることを特徴とする。
【００１９】
また、請求項１０に記載の発明は、請求項１乃至９のいずれかに記載のディジタルアップコンバータにおいて、前記ディジタルフィルタが複素ＦＩＲフィルタであり、ディジタルアップコンバータの周波数設定時に、通信チャネル帯域幅の半分の帯域を持つ基準実係数ＬＰＦの係数にeのj（nω）乗（ωはフィルタのあるＩＦ周波数）の値を乗じて複素係数フィルタ用ＢＰＦ係数としたことを特徴とする。
【００２０】
また、請求項１１記載の発明は、請求項１０に記載のディジタルアップコンバータにおいて、ミキサ出力のフィルタにおける阻止帯域特性は甘くても良く、通過帯域周波数が厳密に求められないとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第１のローカル信号発生器を用いることを特徴とする。
【００２１】
また、請求項１２記載の発明は、請求項１０に記載のディジタルアップコンバータにおいて、ミキサ出力のフィルタにおける阻止帯域特性は良好な特性が必要で、通過帯域周波数は甘くても良いとき、ＬＰＦ係数と乗算するeのj（nω）乗の値は第２のローカル信号発生器を用いることを特徴とする。
【００２２】
上記構成の本発明によれば、消費電力の大きな増加を伴うＤＤＳのＲＯＭサイズ増加を行わず、かつ出力周波数を制約することなく、スプリアスの低減を図ったディジタルアップコンバータを実現できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明の実施の形態に係るディジタルアップコンバータ（ＤＵＣ）の構成を図１に示す。同図において、ディジタルアップコンバータは、入力されるディジタルデータを直交変調し、同相成分Ｉ信号と、直交成分Ｑ信号とからなるベースバンド信号を出力する変調器１００からの出力信号が入力されるロールオフフィルタ１０１、１０２と、第１のＩＦ周波数Ｆif1に周波数変換する第１のミキサ１１０と、第１のミキサ１１０の出力における目的帯域外信号抑圧のための帯域制限を行うインターポレーションバンドパスフィルタ（ＢＰＦ）１２０とを有している。インターポレーションバンドパスフィルタ（ＢＰＦ）１２０はディジタルフィルタで構成されている。
【００２４】
また、ディジタルアップコンバータは、インターポレーションバンドパスフィルタ（ＢＰＦ）１２０の出力をＤ／Ａ変換器（ＤＡＣ）１５０への出力周波数に変換する第２のミキサ１４０と、第１、第２のミキサのローカル信号発生器として機能するＤＤＳ１０３（ＤＤＳ１）、ＤＤＳ１３２（ＤＤＳ２）とを有している。
第１のミキサ１１０は、乗算器１１１、１１２、１１３、１１４、加算器１１６及び減算器１１５とで構成されている。
また、インターポレーションバンドパスフィルタ１２０は、アップサンプラ１２１、１２２と、パスバンドＦb2がチャネルの帯域Ｆbwである、複素係数−複素ＦＩＲフィルタでそれぞれ、構成されるバンドパスフィルタ１２３、１２４、１２５、１２６と、乗算器１２７、１２８と、加算器１３０と、減算器１２９と、パスバンドが０〜Ｆbwである基準ローパスフィルタ１３１とで構成されている。
【００２５】
さらに、第２のミキサ１４０は、乗算器１４１、１４２と、ＤＤＳ１３２の出力を初期設定時に乗算器１２７、１２８に供給するためのスイッチ１４３、１４４と、乗算器１４１、１４２の出力を加算する加算器１４５とを有している。
ＤＤＳ１０３の発振周波数Ｆc1は、Ｆif1であり、ＤＤＳ１３２の発振周波数Ｆc2は、第２のミキサ１４０における出力信号の周波数をＦif2とすると、Ｆc2＝Ｆif2−Ｆif1である。
【００２６】
また、インターポレーションバンドパスフィルタ１２０を構成するバンドパスフィルタ１２３、１２４、１２５、１２６の各フィルタ係数は、ディジタルアップコンバータの動作開始時に初期設定される。この初期設定は、スイッチ１４３、１４４が一時的に閉成されることにより行われる。すなわち、スイッチ１４３、１４４が閉成されると、ＤＤＳ１３２の出力（複素信号Ｃ２（ｔ）、−Ｓ２（ｔ））が乗算器１２７、１２８に出力され、基準ＬＰＦ１３１により設定されたフィルタ係数（実係数）と乗算され、バンドパスフィルタ１２３、１２４、１２５、１２６にそれぞれ、設定される。このようにしてバンドパスフィルタ１２３、１２４、１２５、１２６にフィルタ係数が設定された後、スイッチ１４３、１４４は、開放状態となる。
【００２７】
上記構成からなるディジタルアップコンバータの動作について説明する。変調器１００から出力された直交変調信号のうち同相成分であるＩ信号、直交成分であるＱ信号は、それぞれ、符号間干渉を無くすためにロールオフフィルタ１０１、１０２により帯域制限された後、第１のミキサ１１０に入力される。複素ミキサを採用した第１のミキサ１１０ではローカル信号発生器としてのＤＤＳ１０３から周波数Ｆif1のローカル信号Ｃ1（ｔ）、Ｓ1（ｔ）とロールオフフィルタ１０１、１０２の出力信号とが、乗算器１１１、１１２、１１３、１１４で乗算され、第１のＩＦ周波数Ｆif1に周波数変換される。
【００２８】
乗算器１１１と乗算器１１４の出力は減算器１１５で減算され、周波数Ｆif1の第１のＩＦ信号（実数部）に周波数変換され、出力される。
また、乗算器１１２と乗算器１１３の出力は加算器１１６で加算され、周波数Ｆif1の第１のＩＦ信号（虚数部）に周波数変換され、出力される。この様子は、ディジタルアップコンバータのサンプリング周波数をFs1＝Fs2＝６４、インターポレーションｎ＝１、第１のＤＤＳ１０３のパラメータｊ＝３２，ｋ＝１０，ｍ＝１６、第２のＤＤＳ１３２のパラメータｊ＝ｋ＝５，ｍ＝１６としたシミュレーションにおいて、図２がロールオフフィルタ出力、図４が第１のミキサ１１０に用いる第１のＤＤＳ１０３の出力スプリアスとなる。
【００２９】
このとき、周波数Fif1は、周波数Fif1よりディジタルアップコンバータの出力周波数Fif2に第２のＤＤＳ１３２が変換できない誤差周波数を含むFif1′とするので、
Fif1′=Fifl＋（Fif2 mod ＤＤＳ１３２の周波数ステップ）
で求められる。本実施の形態に係るディジタルアップコンバータではFifl=5Hzとしたとき、第２のＤＤＳ１３２の周波数ステップは2Hzであることから、
Fc2＝10Hz、
Fif1′＝5．02Hz
よって第１のＤＤＳ１０３に設定される周波数は、
Fc１＝5．019999…Hz
となる。
【００３０】
次いで、加算器１１５、１１６の出力信号は、インターポレーションバンドパスフィルタ１２０に入力され、アップサンプラ１２１、１２２でアップサンプリングされ、サンプリング周波数変換された後、通過帯域Ｆbwのバンドパスフィルタ特性を有するバンドパスフィルタ１２３、１２４、１２５、１２６により、スプリアスを含む目的帯域外の信号を帯域制限されることにより、スプリアスと工イリアシングが抑圧された状態で第２のミキサ１４０に入力される。
【００３１】
ここで、既述したように、Ｆbwをチャンネル帯域幅としたとき、バンドパスフィルタ（複素ＢＰＦ）１２３〜１２６のフィルタ係数はディジタルアップコンバータ起動時に通過帯域幅Ｆbw／２の基準となる実係数の基準ＬＰＦ１３１の係数に第２のＤＤＳ１３２の出力を乗じて求める。シミュレーションでは、ｎ＝１としたのアップサンプラ１２１、１２２によるサンプリング周波数変換は無く、基準ＬＰＦ１３１よりの周波数シフトはＤＤＳを用いない理想条件にて行い、図３に複素ＢＰＦの特性と複素ＢＰＦ出力のスペクトルを示す。同図から明らかなように阻止帯域減衰量４０dＢのＢＰＦにてスプリアスを−１００dBc以下に抑圧していることが判る。
【００３２】
第２のミキサ１４０では、インターポレーションバンドパスフィルタ１２０の出力信号は、乗算器１４１、１４２で、ＤＤＳ１３２より出力される周波数Ｆc2のローカル信号Ｃ２（ｔ）、−Ｓ２（ｔ）と、それぞれ、乗算され、その乗算結果は、加算器１４５で加算され、所望の周波数Ｆif2の、第２のＩＦ信号またはＲＦ信号に周波数変換される。ここで、ＤＤＳ１３２から出力されるローカル信号の周波数Ｆc2は、Ｆc2＝Ｆif2−Ｆif1である。第２のミキサ１４０から出力された周波数Ｆif2のＩＦ信号またはＲＦ信号はＤ／Ａ変換器１５０によりアナログのＩＦ信号またはＲＦ信号に変換される。なお、複素係数−複素ＦＩＲフィルタ１２３〜１２６は、演算量低減のためにポリフェーズフィルタとしてもよい。
【００３３】
本発明は、べースバンド周波数又は、低いＩＦ周波数の変調器出力信号を一度に目的の周波数へ周波数変換するのでなく、初めに細かなステップで比較的低い周波数に周波数変換し、その後に目的の周波数へ周波数変換することを特徴と．している。本発明のディジタルアップコンバータの消費電力は従来例より軽減可能である。
【００３４】
本発明では、変調器１００の出力信号を第１のミキサ１１０にて第１のＩＦ周波数に周波数変換する。このとき、第１のミキサ１１０に用いる第１のローカル信号発生器としてのＤＤＳ１０３（第１のＤＤＳ）は、周波数ステップは細かいがスプリアスが多いために、第１のＩＦ信号はスプリアスを多く含む。目的帯域外のスプリアスをインターポレーションバンドパスフィルタ１２０にて抑圧した後に、周波数ステッブは粗いがスプリアスが少ない第２のローカル信号発生器としてのＤＤＳ１３２（第２のＤＤＳ）を用いる第２のミキサ１４０により目的の周波数へ周波数変換する。
【００３５】
第２のＤＤＳにおいて、周波数ステッブを粗くすることは図７に示す加算器２００及び位相レジスタ２０１からなる位相データ演算部の演算語長ｊを短くすることになる。そこで、周波数ステップの細かい第１のＤＤＳにおけるＲＯＭのアドレス長ｋと同じビット長を第２のＤＤＳにおけるＲＯＭのアドレス長としたとき、位相データ演算部の演算語長ｊとＲＯＭのアドレス長ｋの差が小さくなるので位相誤差ｅ_Pが周波数ステップの細かい第１のＤＤＳより小さくなり、位相誤差を原因とするスプリアスレベルが小さくなる。
【００３６】
したがって、ＤＤＳの消費電力の大きなウェイトを占めるＲＯＭサイズが同一でも周波数ステップが粗い第２のＤＤＳであるＤＤＳ１３２のスプリアスレベルを低減できる。第１のＤＤＳ（ＤＤＳ１０３）と第２のＤＤＳ（ＤＤＳ１３２）の周波数ステッブ比が大きいときには、第２のＤＤＳのｊが、第１のＤＤＳのｋより短くなる。このときは第２のＤＤＳをｊ＝ｋとしても第２のＤＤＳのＲＯＭサイズは第１のＤＤＳのＲＯＭサイズより小さくなるので、第２のＤＤＳの消費電力は第１のＤＤＳの消費電力より少なく、かつスプリアスも少ない（位相誤差を原因とするスプリアスは発生しない）。
【００３７】
また、第１のＤＤＳ１０３のスプリアスを原因とする第１のミキサ１１０でのスプリアスは、第１のミキサ１１０出力に接続されたインターポレーションバンドパスフィルタ１２０で抑圧されるため、従来例のようにＤＤＳのスプリアスレベルが近接周波数へ妨害を与えないレベルとする必要がない。このため、スプリアスレベルに係わるＲＯＭのアドレス長ｋおよび出カビット長ｍを短くできるので、ＲＯＭサイズが小さくなり、ＤＤＳに要する消費電力を削減できる。
【００３８】
よって、本発明の実施の形態に係るディジタルアップコンバータにおける第１のＤＤＳ１０３と第２のＤＤＳ１３２は従来例のＤＤＳより小さくすることが可能なので、ディジタルアップコンバータ全体での消費電力は構成が複雑になる割には大きくならない。ディジタルアップコンバータにおけるＤＤＳの消費電力のウェイトが大きいときには、消費電力の低減も可能である。
さらに、ＤＤＳのサンプリング速度は、位相データ演算部における演算語長ｊが長くなることによる位相演算器（加算器）の処理速度低下、位相データを振幅データに変換するＲＯＭのアドレス長ｋが長くなることによるＲＯＭに対するアクセス速度の低下による処理速度の低下により制約される。
【００３９】
第２のＤＤＳ１３２では、位相演算部の演算語長ｊと、位相データを振幅データに変換するＲＯＭのアドレス長ｋとを短く出来るのでサンプリング速度を早くすることが可能であり、ディジタルアップコンバータの出力サンプリング周波数を高速化できる。
さらに、ディジタルアップコンバータの高速な送信機ほど、アナログ回路が簡略化でき、送信機のコストダウンが図れる。
【００４０】
また、第２のＤＤＳ１３２の位相演算語長ｊと、位相データを正弦波／余弦波に変換するＲＯＭのアドレス長（入力語長）ｋを一致させることにより、第２のミキサ１４０におけるスプリアスの発生を防止し、位相誤差ｅ_Pを原因とするスプリアスの発生が無いＤＤＳを得ることができる。
【００４１】
また、第２のローカル信号発生器としてのＤＤＳの周波数ステップは粗くても良いことから、正弦波／余弦波データを単純に読み出すことにより信号を発生するテーブルルックアップ方式（テーブル読み出し方式）としてもよい。この場合に、テーブルルックアップのテーブル長を可変とすることで、ある程度の周波数可変を可能とすることができる。この場合に、テーブルに複数の周期を書きこむことで、サンプリング周波数がｆｓ、テーブル長がｍ、テーブル内での繰り返し回数がｎのとき、テーブルルックアップの出力周波数をｆｓ×ｎ/ｍとすることができる。
【００４２】
また、本発明の実施の形態では、第１のミキサ１１０と第２のミキサ１４０の間でサンプリング周波数変換を行うことで、第１のミキサ１１０の消費電力の低減が図れる。
本発明の実施の形態に係るディジタルアップコンバータにおいて、第１のミキサ１１０では周波数を大きく変換する必要は無いため、サンプリング周波数は低くてもよい。第１のミキサ１１０では、低いサンプリング周波数で、細かなステップで比較的低い周波数に周波数変換した後、サンプリング周波数を高い周波数に変換し、第２のミキサ１４０でスプリアスの少ない第２のローカル信号発生器としての第２のＤＤＳ１３２を使用して目的の周波数へと周波数変換する。
【００４３】
このように、本発明の実施の形態では、第１のミキサ１１０と第２のミキサ１４０との間でサンプリング周波数変換を行うことで、従来のディジタルアップコンバータに対してミキサを１段増加させたにもかかわらず、消費電力の増大を抑制することができる。
すなわち、第２のローカル信号発生器より第１のローカル信号発生器のサンプリング周波数が低いためにローカル信号発生器が２個あることによる消費電流の増大は無視し得る。
【００４４】
ローカル信号発生器をＤＤＳで構成するときは、第１のミキサ１１０のサンプリング周波数低減により第１のＤＤＳ１０３における位相演算部における演算語長ｊはサンプリング周波数に比例して短くでき（厳密には２^jが比例）、サンプリング周波数が１／４になるときにｊを２bit（log₂（１／４））短くしても周波数ステップはサンプリング周波数を下げないときと同じになる。演算語長ｊが短くなることにより、サンプリング周波数を下げないときに対してスプリアスレベルを同一とするときにはＲＯＭのアドレス長kも２bit短くすることができ、回路規模及び消費電力が大きく低減できる。ＲＯＭのアドレス長ｋを短くしないで、ｋとｊの差を小さくすることでスプリアスレベルを低減して、第１のミキサ１１０の出力端に接続されるインターポレーションバンドパスフィルタ１２０に要求されるスプリアス抑圧特性を緩和しても良い。この場合も、インターポレーションバンドパスフィルタ１２０の回路規模が削減できれば消費電力を低減できる。
【００４５】
また、第１のミキサ１１０の出力端に接続されるバンドパスフィルタ、すなわちインターポレーションバンドパスフィルタ１２０をインターポレーションフィルタとスプリアス抑圧フィルタを兼用させることで、フィルタ段数を２段から１段に削減できる。
【００４６】
第１のミキサ１１０で変換されるＩＦ信号の信号周波数は第２のミキサ１４０で設定可能な周波数と目的周波数の差を補正するために第１のローカル信号発生器としてＤＤＳ１０３の信号周波数であるＩＦの中心周波数よりずれることになる、このズレは最大で第２のミキサ１４０で設定可能な周波数と目的周波数の差の１／２となる。そこで、ＩＦ信号のフィルタ通過帯域を帯域の上下に両周波数に其々第２のローカル信号発生器としてのＤＤＳ１３２の周波数ステップの１／２を加算することでこのフィルタのフィルタ係数を固定とすることができる。
【００４７】
第１のミキサ１１０により第１のＩＦ信号を通過させるバンドパスフィルタのフィルタ係数を、基準ＬＰＦより周波数シフト法により求めることで、フィルタの通過帯域周波数を可変とすることができる。
基準ＬＰＦ１３１のバンド幅は、チャンネル帯域幅をＦｂｗとしたときＦｂｗ／２とする。基準ＬＰＦ１３１の係数にeのj（nω）乗の値を乗じると、基準ＬＰＦ１３１の帯域は複素周波数上でωだけシフトしてチャンネル帯域幅Ｆｂｗの複素ＢＰＦとなる。基準ＬＰＦ１３１の係数にcos（nω）を乗じたときには、正負の両方向に特性がシフトして、イメージ周波数にも（複素共役周波数）にも通過帯域が生じるが、複素ＢＰＦと比較して演算量（回路規模）が半分になるので消費電力低減手段として有効である。
【００４８】
また、基準ＬＰＦ１３１をＬＰＦでなく、バンド幅Ｆｂｗの基準ＢＰＦとしてもよい。
むろん、目的の特性のフィルタを直接求めて、必要とするチャネル分のフィルタデータをＲＯＭとして持ってもよい。このＲＯＭは、ＤＤＳのＲＯＭのようにリアルタイムにアクセスされるＲＯＭではないので、消費電力には影響しない。
【００４９】
既述したバンドパスフィルタのフィルタ係数を周波数シフト法により求める場合において、フィルタの特性は、阻止帯域特性の要求が厳しくないとき、スプリアス特性の良くない周波数シンセサイザにより周波数シフトを行うと、シフトされたフィルタ特性が悪化するが、ディジタルアップコンバータ内に有する第１のローカル信号発生器としてのＤＤＳ１０３によりディジタルアップコンバータ動作開始時などにフィルタ係数を設定できる。
ミキサにおいてスプリアス特性の良くないローカル信号発生器を用いると、その出力信号のスプリアス特性が悪化するように、周波数シフト法によるフィルタ特性シフトにおいても、周波数シフトに用いる信号発生器のスプリアス特性が良くないとシフト後のフィルタ特性が悪化する。
【００５０】
周波数シフト法により求めるフィルタの特性は、阻止帯域特性が重要で、フィルタの通過帯域が広めで良く、通過帯域のずれが信号帯域とずれてもよく、遷移帯域特性も厳しくないときには、ディジタルアップコンバータ内に有する第２のローカル信号発生器としてのＤＤＳ１３２によりディジタルアップコンバータ動作開始時などにフィルタ係数を設定できる。
【００５１】
複素ＢＰＦ出力はミキサ２により目的周波数に周波数変換と実信号への変換が行われ、ＤＡ変換器によりＲＦまたはＩＦ信号として出力される。シミュレーションでは図５の、第２のＤＤＳ１３２のスプリアスレベルが−１００dBc以下なので、図６のディジタルアップコンバータの出力は第１のＩＦを周波数シフトしたスプリアス特性の非常に良好なものとなる。
【００５２】
図２乃至図６に示したシミュレーションは、サンプリング周波数Fs1＝Fs2＝６４Hz、送信周波数１５．０２Hz、第１のローカル信号発生器に位相演算語長３２bit、ＲＯＭサイズ１k word、ＲＯＭ出力１６bitの従来例と同じＤＤＳを用い、第１のミキサ１１０の出力におけるスプリアスを阻止帯域減衰量約４０dBの複素係数ＢＰＦにて抑圧した後、位相演算語長５bit、ＲＯＭサイズ３２word、ＲＯＭ出力１６bitの非常にＲＯＭサイズの小さいＤＤＳにより目的周波数へ変換した場合について示している。図６に示すようにディジタルアップコンバータの出力は、信号周波数より離れたスプリアスが完全に抑圧されていることが判る。
【００５３】
本実施の形態において、ディジタルアップコンバータの出力は複素出力としても良い。
また、本実施の形態において、周波数Fif1は、任意の周波数にディジタルアップコンバータの出力周波数Fif2に第２のＤＤＳ１３２が変換できない差の周波数を加算した周波数としても良い。
また、本実施の形態において、基準ＬＰＦ１３１がロールオフフィルタ１０１、１０２と同一特性であり、フィルタ係数の周波数シフトにＤＤＳ１３２でなく、ＤＤＳ１０３と同等以上の細かい周波数ステップで周波数ステップが設定可能な周波数シンセサイザを用いることで、ロールオフフィルタを省略することができる。
【００５４】
また、ＤＤＳ１０３のスプリアス特性がインターポレーションバンドパスフィルタ１２０フィルタの阻止帯域特性を許容限度以上に悪化させないものであれば、ＤＤＳ１０３を用いて周波数シフトしてもよい。
【００５５】
【発明の効果】
本発明によれば、ＲＯＭサイズを入きくするなど、回路規模増入による消費電力を増入させることなく、ディジタル信号処理による周波数シンセサイザのスプリアスによる影響を大きく低減し、かつ低消費電力なディジタルアップコンバータを実現することができる。
【００５６】
また、本発明によれば、第２のローカル信号発生器としてのＤＤＳの構成を簡略化できることから、ディジタルアップコンバータの出力サンプリング周波数を容易に高速にすることができる。
さらに、本発明によれば、ディジタルアップコンバータ出力のスプリアスを抑制するアナログフィルタが不要で、サンプリング周波数の高速化によりアナログフィルタ特性もブロードなもので良くなることから、本発明のディジタルアップコンバータを用いる送信機のコストダウンが図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るディジタルアップコンバータの構成を示すブロック図。
【図２】図１に示すディジタルアップコンバータにおけるロールオフフィルタの出力特性をシミュレーションした特性図。
【図３】図１に示すディジタルアップコンバータにおけるインターポレーションバンドパスフィルタの特性とその出力をシミュレーションした特性図。
【図４】図１に示すディジタルアップコンバータにおける第１のミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図５】図１に示すディジタルアップコンバータにおける第２のミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図６】図１に示すディジタルアップコンバータの出力特性をシミュレーションした特性図。
【図７】図１に示すディジタルアップコンバータのミキサの局部信号発生器として使用するＤＤＳの基本的構成を概念的に示す説明図。
【図８】従来のディジタルアップコンバータの構成を示すブロック図。
【図９】図８に示すディジタルアップコンバータにおけるロールオフフィルタの出力特性をシミュレーションした特性図。
【図１０】図８に示すディジタルアップコンバータにおけるミキサに用いるＤＤＳの出力特性をシミュレーションした特性図。
【図１１】図８に示すディジタルアップコンバータの出力特性をシミュレーションした特性図。
【符号の説明】
１００変調器
１０１、１０２ロールオフフィルタ
１０３ＤＤＳ（第１のローカル信号発生器)
１３２ＤＤＳ（第２のローカル信号発生器）
１１０第１のミキサ
１２０インターポレーションバンドパスフィルタ
１４０第２のミキサ
１５０Ａ／Ｄ変換器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a radio communication device used for data communication, and more particularly to a digital up-converter that constitutes a frequency conversion unit that converts an input signal into an RF signal or an IF signal having a desired frequency.
[0002]
[Prior art]
FIG. 8 shows the configuration of a digital up-converter (DUC) that constitutes frequency conversion of a digital signal processing circuit in a conventional radio transmitter for data communication. In the figure, a digital up-converter performs a quadrature modulation on input digital data and outputs a baseband signal composed of an in-phase component I signal and a quadrature component Q signal. A filter unit 310 composed of off-filters 311 and 312, an interpolator unit 320 composed of an upsampler 321, a bandpass filter 323, an upsampler 322, and a bandpass filter 324, and a mixer unit composed of mixers 331 and 332 and an adder 333 330 and a direct digital synthesizer (Direct Digital Synthesizer) (hereinafter referred to as DDS) 334 as a local signal generator used for frequency conversion in the mixer unit 330.
[0003]
In the above configuration, unnecessary frequency components are removed from the I and Q signals as baseband signals output from the modulator 300 by the roll-off filters 311 and 312 and output to the interpolator 320. The interpolator 320 performs sampling frequency conversion on the baseband signal at a high sampling frequency. Subsequently, in the mixer unit 330, the I and Q signals are frequency converted by the local oscillation signals output from the DDS 334 by the mixers 331 and 332, these outputs are added by the adder 333, and D / A converted by the DAC 350. An RF signal or an IF signal having a desired frequency is obtained through the band pass filter 260.
[0004]
When a DDS is used as a local signal generator for generating a local signal of the mixer in the digital up-converter in FIG. 8, which converts the baseband signal into an RF signal or an IF signal by digital signal processing. As shown in the simulation results shown in FIG. 9 to FIG. 11, the spurious to be generated deteriorates the adjacent channel leakage characteristic and the spurious emission characteristic to the outside of the band. Countermeasures have been taken to improve calculation accuracy and suppress spurious generation.
The simulation of the conventional digital up-converter shown in FIGS. 9 to 11 shows that the sampling frequency Fs1 = Fs2 = 64 Hz, the transmission frequency 15.02 Hz, the DDS phase calculation word length is 32 bits, the ROM size is 1 kword, and the ROM output bit length is This is performed as 16 bits.
[0005]
FIG. 7 shows the basic configuration of a DDS used as a local signal generator. The DDS adds the phase information ΔΦ of the operation word length j to the output of the phase register (Phase Register) 201, and the phase register that temporarily holds the adder output and outputs the output to the adder 200. 201 and a ROM 203 in which the output data of the phase register 201 is addressless and the corresponding amplitude information is stored.
In the above configuration, the phase information ΔΦ of the operation word length j is added to the output of the phase register 201 in the adder 200 and held in the phase register 201. The output of the phase register 201 is converted into a sine wave / cosine wave in the ROM 203. Converted and output. Here, the adders 202 and 204 are connected to the phase requantization error e._p, Amplitude quantization error e_aIs shown in a hypothetical manner to indicate that it is mixed, and is not a component of the DDS.
[0006]
The cause of the occurrence of spurious due to the calculation error in the DDS shown in FIG. 7 is that the arithmetic word length j of the adder 200 and the phase register 201 constituting the phase data calculation unit and the address length of the ROM 203 that converts the phase data into sine wave / cosine wave ( Input word length) Phase requantization error e due to difference from k_pAnd the amplitude quantization error e of the output length m of the ROM 203_aby.
If j = k as an improvement in calculation accuracy, spurious due to phase requantization error does not occur, and if m is sufficiently large, spurious due to amplitude quantization error can be brought to a level with no problem.
[0007]
As a method of suppressing the occurrence of spurious, phase requantization error e in DDS_pAnd amplitude quantization error e_aA dither method for suppressing spurious generation by injecting a signal uncorrelated with DDS data at a point where the DDS occurs, and a method of using a frequency at which spurious in the DDS does not occur because the spurious generation in the DDS depends on the oscillation frequency. Alternatively, countermeasures have been taken such as suppression of spurious by a band-pass filter (BPF) 360 provided at the output of the DA converter (DAC) 350 in the conventional digital up-converter shown in FIG.
[0008]
[Problems to be solved by the invention]
However, in the method of setting j = k in the DDS, j is a very large value when a fine frequency step is required. For example, if j = 32 bits, a 4G word ROM size is required. Therefore, except for some applications, it is not practical in the DDS used in the communication field where high-speed computation is required.
In addition, since the spurious is diffused in the Dither method, the C / N is deteriorated, and as a result, the problem of the digital up-converter generated due to the spurious of the DDS is not greatly improved.
[0009]
The method used at a frequency at which no DDS spurious is generated is limited by the DDS frequency setting, and the method of suppressing the spurious by providing a filter at the DA converter output unit increases the cost due to the filter and the frequency that can be output by the filter. There was a problem of being constrained.
The present invention has been made in view of such circumstances, and is a digital up-converter in which spurious is reduced without increasing the DDS ROM size accompanied by a large increase in power consumption and without restricting the output frequency. The purpose is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is directed to a first mixer for converting an input signal into a first IF signal by using a first local signal generator, and a first mixer output. A digital filter that suppresses a signal outside the target band, and a second mixer that receives the digital filter output as an input and converts the digital filter output into an output frequency to a DA converter using a second local signal generator; The digital up-converter has a frequency step capable of oscillating the first local signal generator set smaller than a frequency step capable of oscillating the second local signal generator.
[0011]
According to a second aspect of the present invention, in the digital up-converter according to the first aspect, the first local signal generator and the second local signal generator output a sine wave / cosine wave direct digital signal. It is a synthesizer.
[0012]
According to a third aspect of the present invention, in the digital up-converter according to the second aspect, the phase calculation word length of the direct digital synthesizer as the second local signal generator is such that the phase data is a sine wave / cosine wave. It matches the input word length of the sine wave / cosine wave table to be converted into.
[0013]
According to a fourth aspect of the present invention, in the digital up-converter according to the first aspect, the sine wave / cosine wave table for the second local signal generator to convert the phase into a sine wave / cosine wave is provided. It is characterized by reading sequentially.
[0014]
According to a fifth aspect of the present invention, in the digital up-converter according to the fourth aspect, the sine wave / cosine wave table length is variable.
[0015]
According to a sixth aspect of the present invention, in the digital up-converter according to the fourth or fifth aspect, a sine wave / cosine wave table having data of a plurality of periods is used.
[0016]
The invention according to claim 7 is the digital up-converter according to any one of claims 1 to 6, wherein sampling frequency conversion is performed between the first mixer and the second mixer. To do.
[0017]
The digital up-converter according to claim 7, wherein the filter of the first mixer output is an interpolation filter, and the sampling frequency after the second mixer is increased. It is characterized by.
[0018]
The invention according to claim 9 is the digital up-converter according to any one of claims 1 to 8, wherein a bandwidth of the digital filter is equal to a communication channel bandwidth and an output of the second local signal generator. It is a value obtained by adding a frequency step.
[0019]
The digital up-converter according to any one of claims 1 to 9, wherein the digital filter is a complex FIR filter, and the frequency of the communication channel is set when the frequency of the digital up-converter is set. The coefficient of the reference real coefficient LPF having a half band is multiplied by the value of e to the j (nω) power (ω is the IF frequency with the filter) to obtain a complex coefficient filter BPF coefficient.
[0020]
In the digital up-converter according to claim 10, the stopband characteristic in the filter of the mixer output may be sweet, and when the passband frequency cannot be determined strictly, the digital upconverter according to claim 10 is multiplied by the LPF coefficient. The value of e to the power of j (nω) is characterized by using the first local signal generator.
[0021]
According to a twelfth aspect of the present invention, in the digital up-converter according to the tenth aspect, when the stopband characteristic in the filter of the mixer output needs to be good and the passband frequency may be sweet, the LPF coefficient and The value of e to the power of j (nω) to be multiplied is characterized by using a second local signal generator.
[0022]
According to the present invention having the above-described configuration, it is possible to realize a digital up-converter in which spurious is reduced without increasing the DDS ROM size accompanied by a large increase in power consumption and without restricting the output frequency.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. A configuration of a digital up-converter (DUC) according to an embodiment of the present invention is shown in FIG. In the figure, a digital up-converter performs a quadrature modulation on input digital data and outputs a baseband signal composed of an in-phase component I signal and a quadrature component Q signal. Off-filters 101 and 102, a first mixer 110 that converts the frequency to the first IF frequency Fif1, and an interpolation band-pass filter that performs band limitation for suppressing out-of-band signals at the output of the first mixer 110 (BPF) 120. The interpolation bandpass filter (BPF) 120 is constituted by a digital filter.
[0024]
The digital up-converter also includes a second mixer 140 that converts the output of the interpolation bandpass filter (BPF) 120 into an output frequency to the D / A converter (DAC) 150, and first and second mixers. DDS103 (DDS1) and DDS132 (DDS2) functioning as local signal generators.
The first mixer 110 includes multipliers 111, 112, 113, 114, an adder 116, and a subtractor 115.
The interpolation bandpass filter 120 includes bandpass filters 123, 124, 125, each composed of an upsampler 121, 122 and a complex coefficient-complex FIR filter in which the passband Fb 2 is the channel band Fbw. 126, multipliers 127 and 128, an adder 130, a subtractor 129, and a reference low-pass filter 131 whose passband is 0 to Fbw.
[0025]
Further, the second mixer 140 adds multipliers 141 and 142, switches 143 and 144 for supplying the outputs of the DDS 132 to the multipliers 127 and 128 at the time of initial setting, and the outputs of the multipliers 141 and 142. Instrument 145.
The oscillation frequency Fc1 of the DDS 103 is Fif1, and the oscillation frequency Fc2 of the DDS 132 is Fc2 = Fif2-Fif1 where the frequency of the output signal in the second mixer 140 is Fif2.
[0026]
Also, the filter coefficients of the bandpass filters 123, 124, 125, and 126 that constitute the interpolation bandpass filter 120 are initialized when the digital up-converter starts operating. This initial setting is performed by temporarily closing the switches 143 and 144. That is, when the switches 143 and 144 are closed, the outputs of the DDS 132 (complex signals C2 (t) and -S2 (t)) are output to the multipliers 127 and 128, and the filter coefficients (actual values set by the reference LPF 131). And the band pass filters 123, 124, 125, and 126, respectively. After the filter coefficients are set in the band pass filters 123, 124, 125, 126 in this way, the switches 143, 144 are opened.
[0027]
The operation of the digital up-converter having the above configuration will be described. The in-phase component I signal and the quadrature component Q signal of the quadrature modulation signal output from the modulator 100 are band-limited by roll-off filters 101 and 102 to eliminate intersymbol interference, respectively, 1 to the mixer 110. In the first mixer 110 employing a complex mixer, the local signal C1 (t), S1 (t) of the frequency Fif1 from the DDS 103 as the local signal generator and the output signals of the roll-off filters 101, 102 are multiplied by the multiplier 111, Multiply by 112, 113, 114 and frequency-converted to the first IF frequency Fif1.
[0028]
The outputs of the multiplier 111 and the multiplier 114 are subtracted by a subtractor 115, converted into a first IF signal (real part) having a frequency Fif1, and output.
Further, the outputs of the multiplier 112 and the multiplier 113 are added by the adder 116, and the frequency is converted into a first IF signal (imaginary part) having the frequency Fif1 and output. This shows that the sampling frequency of the digital up-converter is Fs1 = Fs2 = 64, interpolation n = 1, first DDS 103 parameter j = 32, k = 10, m = 16, second DDS 132 parameter j = In the simulation in which k = 5 and m = 16, FIG. 2 is the roll-off filter output, and FIG. 4 is the output spurious of the first DDS 103 used for the first mixer 110.
[0029]
  At this time, frequency Fif1Is,From frequency Fif1Error frequency that the second DDS 132 cannot convert to the output frequency Fif2 of the digital up converterBecause it is Fif1 ′ including,
  Fif1 ′=Fifl + (Fif2 mod DDS132 frequency step)
Is required. In the digital up-converter according to this embodiment,When Fifl = 5Hz,The frequency step of the second DDS 132 is 2HzBecause,
  Fc2 = 10Hz
  Fif1 ′= 5.02Hz
Therefore, the frequency set in the first DDS 103 is
  Fc1 = 5.019999… Hz
It becomes.
[0030]
Next, the output signals of the adders 115 and 116 are input to the interpolation bandpass filter 120, upsampled by the upsamplers 121 and 122, converted to the sampling frequency, and then have a bandpass filter characteristic of the passband Fbw. Band-pass filters 123, 124, 125, and 126 limit the band of signals outside the target band including spurious signals, and input them to the second mixer 140 in a state in which spurious and artifacts are suppressed.
[0031]
Here, as described above, when Fbw is the channel bandwidth, the filter coefficients of the bandpass filters (complex BPFs) 123 to 126 are real coefficients that become the reference of the passband width Fbw / 2 when the digital up-converter is activated. It is obtained by multiplying the coefficient of the reference LPF 131 by the output of the second DDS 132. In the simulation, there is no sampling frequency conversion by the upsamplers 121 and 122 with n = 1, and the frequency shift from the reference LPF 131 is performed under ideal conditions without using the DDS, and FIG. 3 shows the complex BPF characteristics and the complex BPF output. The spectrum is shown. As can be seen from the figure, the spurious is suppressed to -100 dBc or less with a BPF having a stopband attenuation of 40 dB.
[0032]
In the second mixer 140, the output signal of the interpolation bandpass filter 120 is the local signals C2 (t) and -S2 (t) of the frequency Fc2 output from the DDS 132 by the multipliers 141 and 142, respectively. The multiplication results are added by an adder 145, and frequency-converted to a second IF signal or RF signal having a desired frequency Fif2. Here, the frequency Fc2 of the local signal output from the DDS 132 is Fc2 = Fif2-Fif1. The IF signal or RF signal having the frequency Fif2 output from the second mixer 140 is converted into an analog IF signal or RF signal by the D / A converter 150. Note that the complex coefficient-complex FIR filters 123 to 126 may be polyphase filters to reduce the amount of computation.
[0033]
The present invention does not frequency-convert a baseband frequency or a low IF frequency modulator output signal to a target frequency at a time, but first converts the frequency to a relatively low frequency in fine steps, and then converts the target frequency to a target frequency. It is characterized by frequency conversion. is doing. The power consumption of the digital up-converter of the present invention can be reduced as compared with the conventional example.
[0034]
In the present invention, the output signal of the modulator 100 is frequency-converted to the first IF frequency by the first mixer 110. At this time, since the DDS 103 (first DDS) as the first local signal generator used in the first mixer 110 has fine frequency steps but many spurious signals, the first IF signal contains many spurious signals. After suppressing spurious out of the target band by the interpolation band-pass filter 120, the second mixer 140 using the DDS 132 (second DDS) as the second local signal generator with a coarse frequency step but less spurious. To convert the frequency to the target frequency.
[0035]
In the second DDS, roughening the frequency step shortens the operation word length j of the phase data operation unit including the adder 200 and the phase register 201 shown in FIG. Therefore, when the same bit length as the ROM address length k in the first DDS with fine frequency steps is used as the ROM address length in the second DDS, the operation word length j of the phase data calculation unit and the ROM address length k Since the difference is small, the phase error e_PBecomes smaller than the first DDS having a fine frequency step, and the spurious level caused by the phase error becomes small.
[0036]
Therefore, the spurious level of the DDS 132, which is the second DDS having a rough frequency step, can be reduced even if the ROM size occupying a large weight of the power consumption of the DDS is the same. When the frequency step ratio of the first DDS (DDS 103) and the second DDS (DDS 132) is large, j of the second DDS is shorter than k of the first DDS. At this time, even if the second DDS is set to j = k, the ROM size of the second DDS is smaller than the ROM size of the first DDS. Therefore, the power consumption of the second DDS is smaller than the power consumption of the first DDS. In addition, there is little spurious (no spurious due to phase error).
[0037]
In addition, since the spurious in the first mixer 110 caused by the spurious of the first DDS 103 is suppressed by the interpolation bandpass filter 120 connected to the output of the first mixer 110, as in the conventional example. It is not necessary that the spurious level of the DDS is a level that does not disturb adjacent frequencies. For this reason, since the ROM address length k and output bit length m related to the spurious level can be shortened, the ROM size can be reduced and the power consumption required for the DDS can be reduced.
[0038]
Therefore, since the first DDS 103 and the second DDS 132 in the digital up converter according to the embodiment of the present invention can be made smaller than the DDS of the conventional example, the power consumption of the entire digital up converter becomes complicated in configuration. It doesn't get big. When the weight of the DDS power consumption in the digital up-converter is large, the power consumption can be reduced.
Furthermore, the sampling speed of the DDS decreases the processing speed of the phase calculator (adder) due to the increase of the calculation word length j in the phase data calculation section, and the address length k of the ROM that converts phase data into amplitude data increases. This is limited by a decrease in processing speed due to a decrease in access speed to the ROM.
[0039]
In the second DDS 132, the calculation word length j of the phase calculation unit and the address length k of the ROM that converts the phase data into amplitude data can be shortened, so that the sampling speed can be increased, and the output of the digital up converter Sampling frequency can be increased.
Furthermore, the analog transmitter can be simplified and the cost of the transmitter can be reduced as the digital up-converter has a higher-speed transmitter.
[0040]
Further, by making the phase calculation word length j of the second DDS 132 coincide with the address length (input word length) k of the ROM that converts the phase data into a sine wave / cosine wave, spurious generation in the second mixer 140 occurs. Prevents phase error e_PIt is possible to obtain a DDS that does not generate spurious due to the above.
[0041]
Further, since the frequency step of the DDS as the second local signal generator may be coarse, a table look-up method (table reading method) for generating a signal by simply reading out sine wave / cosine wave data is also possible. Good. In this case, it is possible to change the frequency to some extent by changing the table length of the table lookup. In this case, by writing a plurality of periods in the table, when the sampling frequency is fs, the table length is m, and the number of repetitions in the table is n, the output frequency of the table lookup is fs × n / m. be able to.
[0042]
Further, in the embodiment of the present invention, the power consumption of the first mixer 110 can be reduced by performing sampling frequency conversion between the first mixer 110 and the second mixer 140.
In the digital up-converter according to the embodiment of the present invention, since the first mixer 110 does not need to convert the frequency largely, the sampling frequency may be low. In the first mixer 110, the frequency is converted to a relatively low frequency in small steps at a low sampling frequency, and then the sampling frequency is converted to a high frequency, and the second mixer 140 generates a second local signal with less spurious. Using the second DDS 132 as a device, the frequency is converted to a target frequency.
[0043]
  As described above, in the embodiment of the present invention, the sampling frequency is converted between the first mixer 110 and the second mixer 140, so that the number of mixers is increased by one stage compared to the conventional digital up-converter.DespiteAn increase in power consumption can be suppressed.
  That is, since the sampling frequency of the first local signal generator is lower than that of the second local signal generator, an increase in current consumption due to two local signal generators can be ignored.
[0044]
When the local signal generator is configured with DDS, the calculation word length j in the phase calculation unit in the first DDS 103 can be shortened in proportion to the sampling frequency by reducing the sampling frequency of the first mixer 110 (strictly, 2^jIs proportional), j is 2bit (log when the sampling frequency becomes 1/4₂(1/4)) Even if it is shortened, the frequency step is the same as when the sampling frequency is not lowered. By shortening the operation word length j, the ROM address length k can be shortened by 2 bits when the spurious level is made the same as when the sampling frequency is not lowered, and the circuit scale and power consumption can be greatly reduced. The spurious level is reduced by reducing the difference between k and j without shortening the ROM address length k, and the interpolation bandpass filter 120 connected to the output terminal of the first mixer 110 is required. Spurious suppression characteristics may be relaxed. Also in this case, power consumption can be reduced if the circuit scale of the interpolation bandpass filter 120 can be reduced.
[0045]
In addition, the band-pass filter connected to the output terminal of the first mixer 110, that is, the interpolation band-pass filter 120, is used as an interpolation filter and a spurious suppression filter, so that the number of filter stages is reduced from two to one. Can be reduced.
[0046]
The signal frequency of the IF signal converted by the first mixer 110 is the signal frequency of the DDS 103 as the first local signal generator in order to correct the difference between the frequency settable by the second mixer 140 and the target frequency. The deviation is a half of the difference between the frequency settable by the second mixer 140 and the target frequency. Therefore, the filter coefficient of this filter is fixed by adding 1/2 of the frequency step of the DDS 132 as the second local signal generator to both frequencies above and below the band of the filter pass band of the IF signal. Can do.
[0047]
By obtaining the filter coefficient of the bandpass filter that allows the first IF signal to pass through the first mixer 110 from the reference LPF by the frequency shift method, the passband frequency of the filter can be made variable.
The bandwidth of the reference LPF 131 is Fbw / 2 when the channel bandwidth is Fbw. When the coefficient of the reference LPF 131 is multiplied by the value of e raised to the power of j (nω), the band of the reference LPF 131 is shifted by ω on the complex frequency to become a complex BPF with the channel bandwidth Fbw. When the coefficient of the reference LPF 131 is multiplied by cos (nω), the characteristics shift in both positive and negative directions, and passbands are generated in both the image frequency and the (complex conjugate frequency). Since the circuit scale) is halved, it is effective as a means for reducing power consumption.
[0048]
Further, the reference LPF 131 may be a reference BPF having a bandwidth Fbw instead of the LPF.
Needless to say, a filter having a desired characteristic may be directly obtained, and filter data for a necessary channel may be stored as a ROM. Since this ROM is not a ROM that is accessed in real time like a DDS ROM, it does not affect the power consumption.
[0049]
When the filter coefficient of the bandpass filter described above is obtained by the frequency shift method, the filter characteristics are shifted when the frequency shift is performed by a frequency synthesizer with poor spurious characteristics when the requirement of the stopband characteristics is not strict. Although the filter characteristics are deteriorated, the filter coefficient can be set at the start of the digital up-converter operation by the DDS 103 as the first local signal generator included in the digital up-converter.
If a local signal generator with poor spurious characteristics is used in the mixer, the spurious characteristics of the output signal will deteriorate, so that the spurious characteristics of the signal generator used for frequency shifting are not good even in the filter characteristic shift by the frequency shift method. And the filter characteristics after shifting deteriorate.
[0050]
The filter characteristics obtained by the frequency shift method are important when the stopband characteristics are important, the passband of the filter may be wider, the deviation of the passband may deviate from the signal band, and the transition band characteristics are not severe. The filter coefficient can be set at the time of starting the digital up-converter operation by the DDS 132 as the second local signal generator.
[0051]
The complex BPF output is frequency-converted to a target frequency by the mixer 2 and converted to a real signal, and is output as an RF or IF signal by the DA converter. In the simulation, since the spurious level of the second DDS 132 in FIG. 5 is −100 dBc or less, the output of the digital up-converter in FIG. 6 has very good spurious characteristics obtained by frequency shifting the first IF.
[0052]
The simulation shown in FIGS. 2 to 6 is a conventional example in which the sampling frequency Fs1 = Fs2 = 64 Hz, the transmission frequency is 15.02 Hz, the first local signal generator has a phase calculation word length of 32 bits, a ROM size of 1 kword, and a ROM output of 16 bits. After suppressing spurious at the output of the first mixer 110 with a complex coefficient BPF with a stopband attenuation of about 40 dB, the phase calculation word length is 5 bits, the ROM size is 32 words, and the ROM output is 16 bits. This shows a case where the frequency is converted to a target frequency by a small DDS. As shown in FIG. 6, it can be seen that the spurious far away from the signal frequency is completely suppressed in the output of the digital up-converter.
[0053]
In the present embodiment, the output of the digital up converter may be a complex output.
In the present embodiment, the frequency Fif1 may be a frequency obtained by adding the frequency of the difference that cannot be converted by the second DDS 132 to the output frequency Fif2 of the digital upconverter to an arbitrary frequency.
Further, in this embodiment, the reference LPF 131 has the same characteristics as the roll-off filters 101 and 102, and the frequency shift of the filter coefficient can be set at a frequency step with fine frequency steps equal to or higher than that of the DDS 103 instead of the DDS 132. By using, the roll-off filter can be omitted.
[0054]
If the spurious characteristic of the DDS 103 does not deteriorate the stop band characteristic of the interpolation band-pass filter 120 filter beyond the allowable limit, the frequency may be shifted using the DDS 103.
[0055]
【The invention's effect】
According to the present invention, the influence of the frequency synthesizer spurious due to digital signal processing is greatly reduced without increasing the power consumption due to the increase in circuit size, such as by incorporating the ROM size, and the digital increase with low power consumption. A converter can be realized.
[0056]
In addition, according to the present invention, since the configuration of the DDS as the second local signal generator can be simplified, the output sampling frequency of the digital up converter can be easily increased.
Furthermore, according to the present invention, an analog filter that suppresses spurious output of the digital upconverter is unnecessary, and the analog filter characteristics can be broadened by increasing the sampling frequency. Therefore, the digital upconverter of the present invention is used. The cost of the transmitter can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a digital upconverter according to an embodiment of the present invention.
FIG. 2 is a characteristic diagram that simulates output characteristics of a roll-off filter in the digital up-converter shown in FIG.
FIG. 3 is a characteristic diagram simulating the characteristics of an interpolation bandpass filter and its output in the digital up-converter shown in FIG.
4 is a characteristic diagram simulating the output characteristics of a DDS used for the first mixer in the digital up-converter shown in FIG.
FIG. 5 is a characteristic diagram simulating the output characteristics of a DDS used for the second mixer in the digital up-converter shown in FIG.
6 is a characteristic diagram that simulates output characteristics of the digital up-converter shown in FIG.
7 is an explanatory diagram conceptually showing the basic configuration of a DDS used as a local signal generator of the mixer of the digital up-converter shown in FIG.
FIG. 8 is a block diagram showing a configuration of a conventional digital up-converter.
9 is a characteristic diagram that simulates output characteristics of a roll-off filter in the digital up-converter shown in FIG.
10 is a characteristic diagram simulating the output characteristics of a DDS used for a mixer in the digital up-converter shown in FIG.
11 is a characteristic diagram that simulates output characteristics of the digital up-converter shown in FIG.
[Explanation of symbols]
100 modulator
101, 102 Roll-off filter
103 DDS (first local signal generator)
132 DDS (second local signal generator)
110 First mixer
120 interpolation bandpass filter
140 Second mixer
150 A / D converter

Claims

A first mixer that converts an input signal to a first IF signal using a first local signal generator;
A digital filter for suppressing out-of-band signals at the first mixer output;
A digital up-converter having a second mixer that receives the digital filter output as input and converts the digital filter output into an output frequency to a DA converter using a second local signal generator;
Setting the oscillating frequency step of the first local signal generator to be smaller than the oscillating frequency step of the second local signal generator ;
The first local signal generator and the second local signal generator are direct digital synthesizers that output a sine wave / cosine wave;
The digital operation characterized in that the phase calculation word length of the direct digital synthesizer as the second local signal generator matches the input word length of a sine wave / cosine wave table for converting phase data into a sine wave / cosine wave. Upconverter.

The digital up-converter according to claim 1, wherein the second local signal generator sequentially reads out a sine wave / cosine wave table for converting a phase into a sine wave / cosine wave.

3. The digital up-converter according to claim 2 , wherein the sine wave / cosine wave table length is variable.

Digital up-converter according to claim 2 or 3, characterized by using a sine wave / cosine wave table with data of plural periods.

Digital up-converter according to any one of claims 1 to 4, characterized in that the sampling frequency conversion between said first mixer and the second mixer.

6. The digital up-converter according to claim 5 , wherein the filter of the first mixer output is an interpolation filter and raises the sampling frequency after the second mixer.

The bandwidth of the digital filter, the digital up according to any one of claims 1 to 6, characterized in that a value obtained by adding the output frequency step of the second local signal generator in the communication channel bandwidth converter.

A first mixer that converts an input signal into a first IF signal using a first local signal generator, a digital filter that suppresses out-of-band signals in the first mixer output, and the digital filter output And a second mixer for converting the digital filter output to an output frequency to the DA converter using a second local signal generator,
Setting the oscillating frequency step of the first local signal generator to be smaller than the oscillating frequency step of the second local signal generator;
The digital filter is a complex FIR filter, and when setting the frequency of the digital up-converter, the coefficient of the reference real coefficient LPF having a half of the communication channel bandwidth is raised to the power of j (nω) (ω is the IF frequency with the filter) ) To obtain the complex coefficient filter BPF coefficient ,
E of j (nω) squared values first local signal generator or the second characterized by using a local signal generator and to Lud I digital upconverter for multiplying the coefficients of LPF.

The stopband characteristic in the filter of the mixer output may be sweet, and when the passband frequency cannot be determined strictly, the value of e (jω) to be multiplied by the LPF coefficient should be the first local signal generator. The digital up-converter according to claim 8 .

When the stopband characteristic in the filter of the mixer output needs to be good and the passband frequency may be sweet, the second local signal generator uses the value of e to the power of j (nω) multiplied by the LPF coefficient. The digital up-converter according to claim 8 .