JP4761981B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP4761981B2
JP4761981B2 JP2006017052A JP2006017052A JP4761981B2 JP 4761981 B2 JP4761981 B2 JP 4761981B2 JP 2006017052 A JP2006017052 A JP 2006017052A JP 2006017052 A JP2006017052 A JP 2006017052A JP 4761981 B2 JP4761981 B2 JP 4761981B2
Authority
JP
Japan
Prior art keywords
droplets
layer
line
electrode layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006017052A
Other languages
Japanese (ja)
Other versions
JP2006237587A5 (en
JP2006237587A (en
Inventor
敏行 伊佐
将文 森末
郁子 川俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006017052A priority Critical patent/JP4761981B2/en
Publication of JP2006237587A publication Critical patent/JP2006237587A/en
Publication of JP2006237587A5 publication Critical patent/JP2006237587A5/ja
Application granted granted Critical
Publication of JP4761981B2 publication Critical patent/JP4761981B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、印刷法を用いた半導体装置、電子機器、及び半導体装置の作製方法に関する。 The present invention relates to a semiconductor device, an electronic device, and a method for manufacturing the semiconductor device using a printing method.

薄膜トランジスタ(以下、「TFT」とも記す。)及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。 A thin film transistor (hereinafter also referred to as “TFT”) and an electronic circuit using the thin film transistor are obtained by laminating various thin films such as a semiconductor, an insulator, and a conductor on a substrate and appropriately forming a predetermined pattern by a photolithography technique. It is manufactured. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。
特開平11−251259号公報
In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 11-251259

本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置、半導体装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。 The present invention reduces the number of photolithography processes in the manufacturing process of a TFT, an electronic circuit using the TFT, a display device formed by the TFT, and a semiconductor device, simplifies the manufacturing process, and increases the size of a side exceeding 1 meter. An object of the present invention is to provide a technology capable of manufacturing a substrate with a large area at a low cost and with a high yield.

また、本発明は、それらの半導体装置、表示装置を構成する配線等の構成物を、複雑、微細な形状で形成できる技術を提供することも目的とする。 It is another object of the present invention to provide a technique capable of forming components such as wirings constituting the semiconductor device and the display device in a complicated and fine shape.

本発明では、導電層、または導電層を形成する際のマスク層などを液状の組成物を、ぬれ性を制御された被形成領域に、数回にわけて付着させた後、焼成、乾燥等によって固化させて導電層や絶縁層を形成する。組成物を数回にわけて吐出すると、液滴の凝集などが生じず断線のない安定したパターン形状となる。このように形成する導電層、絶縁層の形状は、後から吐出された液滴が形成領域のぬれ性の違いにより着弾位置に留まらず、ぬれ性の高い領域に移動し、連続する導電層、又は絶縁層となって安定する。     In the present invention, a conductive layer or a mask layer for forming a conductive layer is applied in several times to a formation region with controlled wettability after being applied in a liquid composition, and then fired, dried, etc. To form a conductive layer or an insulating layer. When the composition is ejected in several times, droplets are not aggregated and a stable pattern shape without disconnection is obtained. The shape of the conductive layer and the insulating layer formed in this manner is such that a droplet discharged later does not stay at the landing position due to the difference in wettability of the formation region, and moves to a region with high wettability. Or it becomes an insulating layer and is stabilized.

本発明では、前述のように連続した導電層を複数回の吐出工程によって形成する。第1の吐出工程によって、導電性材料を含む組成物の液滴は被形成領域に付着し、島状の第1の導電層を線上に一定間隔で形成する。第1の導電層は液滴の形状を反映したほぼ円状であり、それらの中心は直線の第1の中心線上に存在する。次に、第1の導電層間を埋め、第1の導電層間を接続するように第2の吐出工程を行う。第2の吐出工程においても組成物の液滴を第2の導電層を形成するために線上に一定間隔で吐出する。この時、第2の吐出工程によって吐出する液滴の中心が、先ほどの第1の中心線上と重ならないように(一致しないように)、ずらして吐出する。よって、第2の吐出工程における液滴の中心を結ぶ線である第2の中心線は、第1の中心線と一定間隔を有して平行である。   In the present invention, as described above, a continuous conductive layer is formed by a plurality of ejection steps. By the first discharge step, droplets of the composition containing a conductive material adhere to the formation region, and island-shaped first conductive layers are formed on the line at regular intervals. The first conductive layer has a substantially circular shape reflecting the shape of the droplet, and the center thereof exists on the straight first center line. Next, a second discharge step is performed so as to fill the first conductive layer and connect the first conductive layer. Also in the second ejection step, droplets of the composition are ejected on the line at regular intervals in order to form the second conductive layer. At this time, the droplets ejected in the second ejection step are ejected while being shifted so that the center of the droplet does not overlap with the first center line (not coincident). Therefore, the second center line, which is a line connecting the centers of the droplets in the second ejection step, is parallel to the first center line with a certain interval.

第1の吐出工程における液滴の第1の中心線と、第2の吐出工程における液滴の第2の中心線とが一定間隔を有して平行にずれているので、形成される導電層は、側端部に連続的して繰り返される波状パターンを有し、左右に蛇行する導電層となる。よって上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。     The first center line of the droplet in the first discharge step and the second center line of the droplet in the second discharge step are shifted in parallel with a constant interval, so that the conductive layer to be formed Is a conductive layer having a wavy pattern that is continuously repeated at the side end and meanders to the left and right. Therefore, when viewed from the upper surface, it looks like a zigzag wiring (conductive layer), and at least a part of the wiring is bent, and the side end portion appears to have a wavy shape that swells right and left.

また、本発明で形成する導電層(配線)又は絶縁層は、側端部だけでなく膜厚方向にも膜厚が異なる部分を有し、表面には液滴の形状を反映した凹凸形状を有する。これは導電性材料又は絶縁性材料を含む液状の組成物を吐出した後、乾燥や焼成によって固化して導電層を形成するためである。これは本発明を用いて形成するマスク層であっても同様であり、膜厚が異なる部分を有し表面に凹凸形状を有するマスク層となる。よってそのようなマスク層を用いて加工される導電層又は絶縁層もマスク層の形状を反映する。またその表面の凹凸形状の形状や大きさは、液状の組成物の粘度や溶媒を除去し固化する際の乾燥工程などによって異なる。   In addition, the conductive layer (wiring) or the insulating layer formed in the present invention has a portion having a different thickness not only in the side end portion but also in the thickness direction, and the surface has an uneven shape reflecting the shape of the droplet. Have. This is because a liquid composition containing a conductive material or an insulating material is discharged and then solidified by drying or baking to form a conductive layer. The same applies to the mask layer formed by using the present invention, and the mask layer has portions with different film thicknesses and has a concavo-convex shape on the surface. Therefore, a conductive layer or an insulating layer processed using such a mask layer also reflects the shape of the mask layer. The shape and size of the irregular shape on the surface varies depending on the viscosity of the liquid composition, the drying process when the solvent is removed and solidified.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層や、プロセッサ回路を有するチップ(以下、プロセッサチップともいう)などの半導体装置を作製することができる。   Note that in this specification, a semiconductor device refers to a device that can function by utilizing semiconductor characteristics. By using the present invention, a semiconductor device such as a multilayer wiring layer or a chip having a processor circuit (hereinafter also referred to as a processor chip) can be manufactured.

本発明は表示機能を有する装置である表示装置にも用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とTFTとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。   The present invention can also be used for a display device that has a display function. The display device using the present invention includes an organic substance that emits light called electroluminescence (hereinafter also referred to as “EL”), or an organic substance. And a liquid crystal display device using a liquid crystal element having a liquid crystal material as a display element, and the like.

本発明の半導体装置の一は、連続した波状形状の側端部を有する配線を有し、配線は有機材料を含む。   One of the semiconductor devices of the present invention includes a wiring having a continuous wavy side end portion, and the wiring includes an organic material.

本発明の半導体装置の一は、左右に蛇行している配線を有し、配線は有機材料を含む。   One of the semiconductor devices of the present invention has wiring meandering from side to side, and the wiring contains an organic material.

本発明の半導体装置の一は、周期的なうねり形状の側端部を有する配線を有し、配線は有機材料を含む。   One embodiment of the semiconductor device of the present invention includes a wiring having periodic wavy side ends, and the wiring includes an organic material.

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は連続した波状形状の側端部を有する。   One embodiment of the semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the gate electrode layer has a continuous wavy side end portion. .

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は左右に蛇行している。   One embodiment of the semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the gate electrode layer meanders from side to side.

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は周期的なうねり形状の側端部を有する。   One embodiment of a semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the gate electrode layer has a periodic wavy side end portion. Have.

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は連続した波状形状の側端部を有する。   One embodiment of a semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the source electrode layer and the drain electrode layer are on a continuous wavy shape side. Has an end.

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は左右に蛇行している。   One embodiment of a semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the source electrode layer and the drain electrode layer meander left and right. .

本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は周期的なうねり形状の側端部を有する。   One embodiment of the semiconductor device of the present invention includes a gate electrode layer, a gate insulating layer, a semiconductor layer, a source electrode layer, and a drain electrode layer, and the source electrode layer and the drain electrode layer have a periodic wavy shape. It has a side end.

本発明の半導体装置の一は、基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により吐出された基板面内の第1の線上に中心を有する第1の液滴と、複数の液滴の第2の吐出工程により第1の液滴の間に吐出された第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴とにより形成された配線を有し、配線は有機材料を含む。   According to one aspect of the semiconductor device of the present invention, the first has a center on a first line in a substrate surface ejected by a first ejection step of a plurality of droplets made of a composition containing a conductive material on a substrate. And a second droplet having a center on a second line having a certain distance from the first line ejected between the first droplets in the second ejection step of the plurality of droplets The wiring includes an organic material.

本発明の半導体装置の作製方法の一は、基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により、基板面内の第1の線上に中心を有するように第1の液滴を吐出し、複数の液滴の第2の吐出工程により、第1の液滴の間に、第1の線と一定の間隔を有する第2の線上に中心を有するように第2の液滴を吐出することにより形成する。   In one embodiment of the method for manufacturing a semiconductor device of the present invention, a first discharge step of a plurality of droplets made of a composition containing a conductive material has a center on a first line in a substrate plane. The first droplet is discharged to the center, and the second discharge step of the plurality of droplets causes the first droplet to have a center on the second line having a certain distance from the first line between the first droplets. It is formed by discharging a second droplet.

本発明の半導体装置の作製方法の一は、基板上に、導電膜を形成し、導電膜上にマスク層材料を含む組成物からなる複数の液滴の第1の吐出工程により、基板面内の第1の線上に中心を有するように第1の液滴を吐出し、複数の液滴の第2の吐出工程により、第1の液滴の間に、第1の線と一定の間隔を有する第2の線上に中心を有するように第2の液滴を吐出することによりマスク層を形成し、マスク層を用いて、導電膜を加工し、配線を形成する。   In one embodiment of the method for manufacturing a semiconductor device of the present invention, a conductive film is formed over a substrate, and a plurality of droplets made of a composition containing a mask layer material are formed over the conductive film. The first droplet is ejected so as to have a center on the first line, and a plurality of droplets are ejected by a second ejection step so that a certain distance from the first line is maintained between the first droplets. A mask layer is formed by discharging the second droplet so as to have the center on the second line, and the conductive film is processed using the mask layer to form a wiring.

上記本発明の方法によって形成される配線、及びマスク層は、上面より見ると連続した波状形状、または周期的なうねり形状の側端部を有していたり、もしくは蛇行していたりする。   The wiring and mask layer formed by the above-described method of the present invention have a continuous wavy shape or a periodic wavy side end when viewed from above, or meander.

本発明により、半導体装置、表示装置等を構成する配線等の構成物を、所望の形状で安定して形成できる。また。材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の半導体装置及び表示装置を歩留まりよく作製することができる。 According to the present invention, components such as wirings constituting a semiconductor device, a display device and the like can be stably formed in a desired shape. Also. There is little loss of material, and cost reduction can be achieved. Therefore, a high-performance and highly reliable semiconductor device and display device can be manufactured with high yield.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。   Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本発明の実施の形態について、図1を用いて説明する。
(Embodiment 1)
An embodiment of the present invention will be described with reference to FIG.

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンに形成するためのマスク層など半導体装置、表示装置などを作製するために必要な構成物のうち、少なくとも一つ若しくはそれ以上を、選択的に所望な形状に形成可能な方法により形成して、半導体装置、表示装置を作製することを特徴とするものである。本発明において、構成物(パターンともいう)とは、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。選択的に所望なパターンで形成物を形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンに導電層や絶縁層などを形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。また、構成物が所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ディスペンサ法、選択的な塗布法なども用いることができる。     The present invention provides at least one or more of components necessary for manufacturing a semiconductor device, a display device, and the like, such as a conductive layer for forming a wiring layer or an electrode, and a mask layer for forming a predetermined pattern. Are formed by a method that can be selectively formed into a desired shape, and a semiconductor device and a display device are manufactured. In the present invention, a component (also referred to as a pattern) refers to a conductive layer such as a wiring layer, a gate electrode layer, a source electrode layer, and a drain electrode layer, a semiconductor layer, a mask layer, an insulating layer, etc. that constitute a thin film transistor or a display device. Including all components formed with a predetermined shape. As a method that can selectively form a desired pattern with a desired pattern, droplets of a composition formulated for a specific purpose are selectively ejected (ejected) to form a conductive layer, insulating layer, etc. in a predetermined pattern A droplet discharge (ejection) method (also called an ink jet method depending on the method) can be used. In addition, a method in which the composition can be transferred or drawn in a desired pattern, for example, various printing methods (screen (stencil) printing, offset (flat plate) printing, letterpress printing, gravure (intaglio printing), etc.) ), A dispenser method, a selective coating method, and the like can also be used.

本実施の形態は、流動体である構成物形成材料を含む組成物を、液滴として吐出(噴出)し、所望なパターンに形成する方法を用いている。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。     In this embodiment, a method is used in which a composition containing a constituent forming material that is a fluid is ejected (ejected) as droplets to form a desired pattern. A droplet containing a component forming material is discharged onto a region where the component is to be formed, and fixed by firing, drying, or the like to form a component having a desired pattern.

液滴吐出法に用いる液滴吐出装置の一態様を図12に示す。液滴吐出手段1403の個々のヘッド1405、ヘッド1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これを撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。撮像手段1404としては、電荷結合素子(CCD)や相補型金属酸化物半導体を利用したイメージセンサなどを用いることができる。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、ヘッド1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。     One mode of a droplet discharge apparatus used for the droplet discharge method is shown in FIG. The individual heads 1405 and 1412 of the droplet discharge means 1403 are connected to the control means 1407, which can be drawn in a pre-programmed pattern under the control of the computer 1410. The drawing timing may be performed with reference to a marker 1411 formed on the substrate 1400, for example. Alternatively, the reference point may be determined based on the edge of the substrate 1400. This is detected by the imaging means 1404, converted into a digital signal by the image processing means 1409, is recognized by the computer 1410, a control signal is generated, and sent to the control means 1407. As the imaging unit 1404, a charge coupled device (CCD), an image sensor using a complementary metal oxide semiconductor, or the like can be used. Of course, the information on the pattern to be formed on the substrate 1400 is stored in the storage medium 1408. Based on this information, a control signal is sent to the control means 1407, and each head 1405 of the droplet discharge means 1403 is sent. The heads 1412 can be individually controlled. The material to be discharged is supplied from the material supply source 1413 and the material supply source 1414 to the head 1405 and the head 1412 through piping.

ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405とヘッド1412のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1405、ヘッド1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。   The inside of the head 1405 has a structure having a space filled with a liquid material as indicated by a dotted line 1406 and a nozzle that is a discharge port. Although not shown, the head 1412 has the same internal structure as the head 1405. When the nozzles of the head 1405 and the head 1412 are provided in different sizes, different materials can be drawn simultaneously with different widths. With one head, conductive material, organic material, inorganic material, etc. can be discharged and drawn respectively. When drawing in a wide area like an interlayer film, the same material is used from multiple nozzles to improve throughput. It is possible to discharge and draw at the same time. In the case of using a large substrate, the head 1405 and the head 1412 can freely scan on the substrate in the direction of the arrow to freely set a drawing area, and a plurality of the same pattern can be drawn on one substrate. it can.

液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層(または絶縁層)においては、スパッタ法などで形成した導電層(または絶縁層)が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。   In the case of forming a conductive layer by using a droplet discharge method, a conductive layer is formed by discharging a composition containing a conductive material processed into a particulate form and fusing or fusion-bonding and solidifying by firing. In such a conductive layer (or insulating layer) formed by discharging and baking a composition containing a conductive material, the conductive layer (or insulating layer) formed by sputtering or the like is mostly a columnar structure. In many cases, a polycrystalline state having many grain boundaries is exhibited.

本発明の実施の形態の概念を導電層の形成方法を用いて、図1により説明する。図1は、導電層の上面図である。   The concept of the embodiment of the present invention will be described with reference to FIG. 1 using a method for forming a conductive layer. FIG. 1 is a top view of the conductive layer.

図1に示すように、導電層は、基板50上に形成される。よって、導電層の被形成領域である基板50表面は、導電層を形成する導電性材料を含む液状の組成物に対するぬれ性を制御しておく必要がある。ぬれ性の程度は、形成する導電層の線幅やパターン形状によって適宜設定すればよく、以下に示す処理によってぬれ性を制御することができる。本実施の形態において、導電層を形成する際、導電性材料を含む組成物に対する被形成領域の接触角は、好ましくは20度以上、より好ましくは20度以上40度以下である。     As shown in FIG. 1, the conductive layer is formed on the substrate 50. Therefore, it is necessary to control the wettability of the surface of the substrate 50, which is a region where the conductive layer is formed, with respect to a liquid composition containing a conductive material forming the conductive layer. The degree of wettability may be set as appropriate depending on the line width and pattern shape of the conductive layer to be formed, and the wettability can be controlled by the following process. In this embodiment, when the conductive layer is formed, the contact angle of the formation region with respect to the composition containing a conductive material is preferably 20 degrees or more, more preferably 20 degrees or more and 40 degrees or less.

固体表面のぬれ性は、表面の状態に影響をうける。液状の組成物に対して、ぬれ性が低い物質を形成するとその表面は液状の組成物に対してぬれ性の低い領域(以下、低ぬれ性領域ともいう)となり、液状の組成物に対して、ぬれ性の高い物質を形成するとその表面は、液状の組成物に対してぬれ性の高い領域(以下、高ぬれ性領域ともいう)となる。本発明において表面のぬれ性を制御するという処理は、液状の組成物の付着領域を、液状の組成物に対して所望の形状の形成物を形成するのに適した状態とすることである。     The wettability of the solid surface is affected by the surface condition. When a substance having low wettability is formed with respect to the liquid composition, the surface of the liquid composition becomes a region with low wettability with respect to the liquid composition (hereinafter also referred to as a low wettability region). When a highly wettable substance is formed, the surface thereof becomes a highly wettable region (hereinafter also referred to as a highly wettable region) with respect to the liquid composition. In the present invention, the treatment of controlling the wettability of the surface is to make the adhesion region of the liquid composition suitable for forming a desired shape of the liquid composition.

ぬれ性の程度は接触角の値にも影響する。液状の組成物の接触角が大きい領域はよりぬれ性が低い領域(以下、低ぬれ性領域ともいう)となり、接触角が小さい領域はぬれ性の高い領域(以下、高ぬれ性領域ともいう)となる。接触角が大きいと、流動性を有する液状の組成物は、領域表面上で広がらず、はじかれるので、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。よって、ぬれ性が異なる領域は、表面エネルギーも異なる。ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。     The degree of wettability also affects the value of the contact angle. A region where the contact angle of the liquid composition is large is a region with lower wettability (hereinafter also referred to as a low wettability region), and a region with a small contact angle is a region with high wettability (hereinafter also referred to as a high wettability region). It becomes. When the contact angle is large, the liquid composition having fluidity does not spread on the surface of the region and is repelled, so that the surface is not wetted. However, when the contact angle is small, the composition having fluidity spreads on the surface. This is because the surface is often wetted. Therefore, regions having different wettability also have different surface energies. The surface energy of the surface in the region with low wettability is small, and the surface energy at the surface of the region with high wettability is large.

まず、ぬれ性は低い物質を形成し、被形成領域表面のぬれ性を低めるように制御する方法を示す。このようなぬれ性が低い物質として、フッ化炭素基(フッ化炭素鎖)を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤は、Rn−Si−X(4−n)(n=1、2、3)の化学式で表される。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。 First, a method is shown in which a material with low wettability is formed and control is performed so as to reduce the wettability of the surface of the formation region. As such a low wettability substance, a substance containing a fluorocarbon group (fluorocarbon chain) or a substance containing a silane coupling agent can be used. The silane coupling agent is represented by a chemical formula of Rn—Si—X (4-n) (n = 1, 2, 3). Here, R is a substance containing a relatively inert group such as an alkyl group. X is a hydrolyzable group such as halogen, methoxy group, ethoxy group or acetoxy group, which can be bonded by condensation with a hydroxyl group on the substrate surface or adsorbed water.

また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン(FAS))を用いることにより、よりぬれ性を低めることができる。FASのRは、(CF)(CF(CH(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下、FASともいう。)が挙げられる。 Further, as a representative example of the silane coupling agent, wettability can be further reduced by using a fluorine-based silane coupling agent (fluoroalkylsilane (FAS)) having a fluoroalkyl group in R. R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. As typical FAS, fluoroalkylsilanes (hereinafter also referred to as FAS) such as heptadecafluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, and trifluoropropyltrimethoxysilane. ).

ぬれ性が低い物質として、シランカップリング剤のRにフッ化炭素鎖を有さず、アルキル基を有す物質も用いることができ、例えば有機シランとしてオクタデシルトリメトキシシラン等を用いることができる。     As the substance having low wettability, a substance having no fluorocarbon chain and having an alkyl group in R of the silane coupling agent can be used. For example, octadecyltrimethoxysilane or the like can be used as the organic silane.

ぬれ性が低い物質を含む溶液の溶媒としては、n−ペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いる。 As a solvent of a solution containing a substance having low wettability, n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, Hydrocarbon solvents such as decahydronaphthalene and squalane or tetrahydrofuran are used.

また、ぬれ性を低めるように制御し、低ぬれ性領域を形成する組成物の一例として、フッ化炭素(フルオロカーボン)鎖を有する材料(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。 In addition, as an example of a composition that controls wettability to be low and forms a low wettability region, a material having a fluorocarbon chain (fluorine resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE / PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

また、無機材料、有機材料にCFプラズマ等による処理を行うと、ぬれ性を低めることができる。例えば、有機材料としてポリビニルアルコール(PVA)のような水溶性樹脂を、HO等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシロキサン材料を用いてもよい。なお、シロキサン材料とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。 In addition, when an inorganic material or an organic material is treated with CF 4 plasma or the like, wettability can be reduced. For example, a material obtained by mixing a water-soluble resin such as polyvinyl alcohol (PVA) in a solvent such as H 2 O as an organic material can be used. Moreover, you may use combining PVA and another water-soluble resin. An organic material (organic resin material) (polyimide, acrylic) or a siloxane material may be used. Note that the siloxane material corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

本実施の形態では、FASをスピンコート法により基板50表面に形成し、基板50表面のぬれ性を調整する。このぬれ性は後工程で形成する導電層を構成する液状の導電性材料を含む組成物に対してである。     In the present embodiment, FAS is formed on the surface of the substrate 50 by spin coating, and the wettability of the surface of the substrate 50 is adjusted. This wettability is with respect to a composition containing a liquid conductive material constituting a conductive layer formed in a later step.

導電層を形成する際、1回の吐出で形成すると、液滴が凝集してしまいバルジといわれる液だまりが生じ、導電層が断線してしまうことがある。本発明では、導電層を複数回の吐出によって形成する。つまり、第1の吐出工程でお互いの液滴が接しないように被形成領域に点在して導電性材料を含む液状の組成物を付着させる。次に、2回目の吐出による導電性材料を含む組成物によって、第1の吐出工程で吐出した導電性材料の液滴との間を埋め、連続した導電層を形成するのである。第1の吐出工程で吐出した導電性材料を含む組成物は時間が経過しているので、乾燥により固化しているため、第2の吐出工程による導電性材料と凝集することがない。このように導電層を作製すると、細線であろうと安定した導電層を形成することができる。   When the conductive layer is formed, if it is formed by one discharge, the liquid droplets aggregate to form a liquid pool called a bulge, and the conductive layer may be disconnected. In the present invention, the conductive layer is formed by a plurality of ejections. That is, in the first discharge step, a liquid composition containing a conductive material is attached so as to be scattered in a region where the droplets are not in contact with each other. Next, a continuous conductive layer is formed by filling the gap between the conductive material droplets discharged in the first discharge step with the composition containing the conductive material discharged by the second discharge. Since the composition containing the conductive material discharged in the first discharge step has elapsed, it is solidified by drying, and thus does not aggregate with the conductive material in the second discharge step. When a conductive layer is manufactured in this way, a stable conductive layer can be formed regardless of whether it is a thin line.

表面のぬれ性を制御された基板50上に、第1の吐出工程として液滴吐出法を用いて導電性材料を含む組成物の液滴を、線上に吐出し、島状の導電層51a、導電層51b、導電層51c、導電層51d、導電層51eを形成する(図1(A)参照。)。島状の導電層51a、導電層51b、導電層51c、導電層51d、導電層51eは液滴の形状を反映しており、それらの中心を結ぶ線は、第1の中心線Q1−R1である。   A droplet of a composition containing a conductive material is discharged onto a line by using a droplet discharge method as a first discharge step on a substrate 50 whose surface wettability is controlled, and an island-shaped conductive layer 51a, A conductive layer 51b, a conductive layer 51c, a conductive layer 51d, and a conductive layer 51e are formed (see FIG. 1A). The island-like conductive layer 51a, conductive layer 51b, conductive layer 51c, conductive layer 51d, and conductive layer 51e reflect the shape of the droplet, and the line connecting the centers thereof is the first center line Q1-R1. is there.

次に、第2の吐出工程として、導電性材料を含む組成物の液滴を、その液滴の中心が第1の中心線Q1−R1より間隔dずらした位置にくるように、導電層51a、導電層51b、導電層51c、導電層51d、導電層51eの間に吐出する(図1(B)参照。)。第2の吐出工程で吐出された液滴は、基板50に着弾(付着)直後、導電層52a、導電層52b、導電層52c、導電層52dを形成し、導電層51a、導電層51b、導電層51c、導電層51d、導電層51e間を埋め、連続した導電層53を形成する(図1(C)参照。)。第2の吐出工程により吐出された液滴の中心を結ぶ線は、第2の中心線Q2−R2であり、第1の中心線Q1−R1と一定の間隔dを有し、平行に位置している。   Next, as a second ejection step, the conductive layer 51a is formed such that the droplet of the composition containing the conductive material is located at a position where the center of the droplet is shifted from the first center line Q1-R1 by the distance d. The conductive layer 51b, the conductive layer 51c, the conductive layer 51d, and the conductive layer 51e are discharged (see FIG. 1B). The droplets ejected in the second ejection step form the conductive layer 52a, the conductive layer 52b, the conductive layer 52c, and the conductive layer 52d immediately after landing (attachment) on the substrate 50, and the conductive layer 51a, the conductive layer 51b, and the conductive layer are formed. A continuous conductive layer 53 is formed by filling the space between the layer 51c, the conductive layer 51d, and the conductive layer 51e (see FIG. 1C). The line connecting the centers of the droplets ejected in the second ejection process is the second center line Q2-R2, which is located in parallel with the first center line Q1-R1 with a constant distance d. ing.

第1の吐出工程と第2の吐出工程とで、吐出する液滴の中心線がずれているので導電層53は、側端部54a及び側端部54bに連続する波状形状を有する左右に蛇行した形状となる。側端部は振幅を有するような波状形状である。蛇行の範囲(導電層の線幅方向の範囲)は、液滴の直径の4倍以下が好ましい。第1の吐出工程により吐出した導電層51a〜51e、及び第2の吐出工程により吐出した導電層52a〜52dの中心を結ぶと、直線ではなく、周期的に左右に折れ曲がる線となる。このように形成された配線である導電層53は、少なくとも一部屈曲した部分を有し、側端部に凹凸を有する。よって上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。本実施の形態では、導電層53の側端部54aの凸部と側端部54bの凹部、側端部54aの凹部と側端部54bの凸部とが、中心線を挟んで対応しているので、導電層53の線幅はほぼ一定となっている。     Since the center line of the droplet to be ejected is shifted between the first ejection step and the second ejection step, the conductive layer 53 meanders left and right having a wavy shape continuous to the side end portion 54a and the side end portion 54b. It becomes the shape. The side end has a wavy shape having an amplitude. The meandering range (the range in the line width direction of the conductive layer) is preferably 4 times or less the droplet diameter. Connecting the centers of the conductive layers 51a to 51e discharged in the first discharge step and the conductive layers 52a to 52d discharged in the second discharge step is not a straight line but a line that bends periodically to the left and right. The conductive layer 53 which is the wiring formed in this manner has at least a part that is bent, and has unevenness at the side end. Therefore, when viewed from the upper surface, it looks like a zigzag wiring (conductive layer), and at least a part of the wiring is bent, and the side end portion appears to have a wavy shape that swells right and left. In the present embodiment, the convex portion of the side end portion 54a of the conductive layer 53 and the concave portion of the side end portion 54b correspond to the concave portion of the side end portion 54a and the convex portion of the side end portion 54b across the center line. Therefore, the line width of the conductive layer 53 is substantially constant.

しかし、導電層53は、線幅が不均一になることもあり得る。第1の吐出工程で吐出した導電性材料を含む組成物が固化した導電層表面と、先ほどのぬれ性を制御した基板50表面とでは、液状の導電性材料を含む組成物に対してぬれ性が異なる。2回目に吐出される液状の導電性材料を含む組成物は、第1の吐出工程による導電層と、基板50表面との両方に跨るように両方へ吐出される。表面のぬれ性に大きく影響を受ける液状の導電性材料を含む組成物の一部は、よりぬれ性の高い第1の吐出工程の吐出によって形成された導電層上に流れ込むように移動する。結果、第1の吐出工程によって形成された領域の導電層の線幅は太くなり、第2の吐出工程によって形成された領域の導電層の線幅は細くなってしまうことがあり得る。このような場合、線幅の不均一な、周期的に線幅が変化している導電層が形成されることもある。   However, the conductive layer 53 may have a non-uniform line width. The surface of the conductive layer solidified with the composition containing the conductive material discharged in the first discharge step and the surface of the substrate 50 with controlled wettability are wettability with respect to the composition containing the liquid conductive material. Is different. The composition containing the liquid conductive material discharged for the second time is discharged to both of the conductive layer and the surface of the substrate 50 by the first discharge process. A part of the composition containing a liquid conductive material that is greatly affected by the wettability of the surface moves so as to flow onto the conductive layer formed by the discharge in the first discharge step with higher wettability. As a result, the line width of the conductive layer in the region formed by the first discharge process may be increased, and the line width of the conductive layer in the region formed by the second discharge process may be reduced. In such a case, a conductive layer having a nonuniform line width and a periodically changing line width may be formed.

上記のような左右に蛇行する、側端部に波状形状を有する導電層を隣接して形成する場合、凸部同士が隣接すると、凸部におけるその導電層間の間隔は狭くなり、凹部同士が隣接すると、凹部におけるその導電層間の間隔は狭くなるというように、導電層間の間隔にばらつきが生じ、不均一となってしまう可能性がある。また、導電層同士が接触してしまうという形状不良の問題も起こりうる、微細な設計の導電層、絶縁層を、安定した間隔で形成することが困難となる場合もある。   When the conductive layer having a wavy shape is formed adjacent to the side end portion, meandering left and right as described above, if the convex portions are adjacent to each other, the interval between the conductive layers in the convex portion is narrowed, and the concave portions are adjacent to each other. Then, there is a possibility that the gap between the conductive layers in the concave portion becomes narrow and the gap between the conductive layers becomes non-uniform. In addition, it may be difficult to form a finely designed conductive layer and insulating layer at a stable interval, which may cause a problem of shape failure in which the conductive layers come into contact with each other.

導電層を隣接して形成する例を、図2を用いて説明する。本実施の形態では、図2のようにまず、第1の吐出工程によって導電層61a〜導電層61e、導電層61f〜導電層61jを形成する。このとき、第1の導電層の一部である導電層61a〜導電層61eの液滴の中心と、隣接する第2の導電層の一部である導電層61f〜導電層61jの中心が線幅方向に重ならないようにする。導電層61aの中心と導電層61bの中心との間、好ましくは、導電層61aの中心と導電層61bの中心とを3分割した中央の領域の線幅方向に、導電層61fの中心が位置するようにする。     An example in which conductive layers are formed adjacent to each other will be described with reference to FIGS. In this embodiment, as shown in FIG. 2, first, the conductive layers 61a to 61e and the conductive layers 61f to 61j are formed by the first discharge process. At this time, the centers of the droplets of the conductive layers 61a to 61e, which are part of the first conductive layer, and the centers of the conductive layers 61f to 61j, which are parts of the adjacent second conductive layer, are lines. Do not overlap in the width direction. The center of the conductive layer 61f is located between the center of the conductive layer 61a and the center of the conductive layer 61b, preferably in the line width direction of the central region obtained by dividing the center of the conductive layer 61a and the center of the conductive layer 61b into three. To do.

次に、図2(B)に示すように、第1の吐出工程で形成した導電層61a〜導電層61eの間を埋めるように導電性材料を含む組成物の第2の吐出工程により導電層62a〜導電層62dを形成し、第1の導電層63aを形成する。同様に、導電層61f〜導電層61jの間を埋めるように、導電性材料を含む組成物の第2の吐出工程により導電層62e〜導電層62hを形成し、第2の導電層63bを形成する。図2(B)のように、第1の吐出工程で形成した導電層61a〜導電層61eの中心線、及び導電層61f〜導電層61iの中心線のそれぞれ外側に中心線を有する第2の吐出工程で形成される導電層62a〜導電層62d、及び導電層62e〜導電層62hが形成される。     Next, as shown in FIG. 2B, the conductive layer is formed by the second discharge step of the composition containing a conductive material so as to fill between the conductive layers 61a to 61e formed in the first discharge step. 62a to 62d are formed, and the first conductive layer 63a is formed. Similarly, the conductive layer 62e to the conductive layer 62h are formed by the second discharging step of the composition containing the conductive material so as to fill the space between the conductive layer 61f and the conductive layer 61j, and the second conductive layer 63b is formed. To do. As shown in FIG. 2B, a second line having a center line on the outer side of each of the center lines of the conductive layers 61a to 61e and the center lines of the conductive layers 61f to 61i formed in the first discharge step. Conductive layers 62a to 62d and conductive layers 62e to 62h are formed in the discharging step.

その後、乾燥、焼成等により固化し、図2(C)のように周期的に、連続した波形形状を有する第1の導電層63aと、第2の導電層63bが形成される。第1の導電層63aと第2の導電層63bとは、本発明の吐出方法により、凸部同士が隣り合わず、ずれて形成される。第1の導電層63aと第2の導電層63bとの間隔は、第1の導電層と、第2の導電層とがそれぞれ有する第1の吐出工程と第2の吐出工程における中心線間の距離の和より狭くすることができる。よって、第1の導電層63aと第2の導電層63bとは狭い間隔であっても安定して形成することができる。また、絶縁性材料を同様に吐出して絶縁層を形成することもできる。均一な間隔で形成することができるので、このように形成されたマスク層を用いると、微細かつ、正確な加工を行うことができる。微細な加工による所望な形状を得られるので、この導電層をソース電極層、ドレイン電極層として用いればチャネル幅を狭くすることができる。従って、高速動作を行うことができる高性能、かつ高信頼性の半導体装置を作製することができる。作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。   Then, it solidifies by drying, baking, etc., and the 1st conductive layer 63a and the 2nd conductive layer 63b which have a continuous waveform shape periodically are formed like FIG.2 (C). The first conductive layer 63a and the second conductive layer 63b are formed so that the convex portions are not adjacent to each other and are shifted by the discharge method of the present invention. The distance between the first conductive layer 63a and the second conductive layer 63b is the distance between the center lines in the first discharge process and the second discharge process of the first conductive layer and the second conductive layer, respectively. It can be made narrower than the sum of distances. Therefore, the first conductive layer 63a and the second conductive layer 63b can be stably formed even at a narrow interval. An insulating layer can also be formed by discharging an insulating material in the same manner. Since it can be formed at a uniform interval, fine and accurate processing can be performed by using the mask layer formed in this way. Since a desired shape can be obtained by fine processing, the channel width can be narrowed if this conductive layer is used as a source electrode layer and a drain electrode layer. Therefore, a high-performance and highly reliable semiconductor device capable of high-speed operation can be manufactured. Since defects due to shape defects are reduced at the time of manufacturing, the yield is improved and the productivity is increased.

本実施の形態では、導電層53、第1の導電層63a、第2の導電層63bの形成を液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には0.02μm以上30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは0.1pl以上10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には0.1mm以上1mm以下)程度に設定する。     In this embodiment mode, the conductive layer 53, the first conductive layer 63a, and the second conductive layer 63b are formed using a droplet discharge unit. The droplet discharge means is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The nozzle diameter of the droplet discharge means is set to 0.02 to 100 μm (preferably 0.02 μm to 30 μm), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl ( Preferably, it is set to 0.1 pl or more and 40 pl or less, more preferably 0.1 pl or more and 10 pl or less. The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably 0.1 to 3 mm (preferably 0.1 mm to 1 mm). Set to the following level.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料として、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の一種又は複数種の金属の微粒子又は分散性ナノ粒子に相当する。また前記導電性材料には、Cd、Znの金属硫化物、Fe、Ti、Ge、Si、Zr、Baなどの酸化物、ハロゲン化銀の一種又は複数種の微粒子又は分散性ナノ粒子を混合してもよい。また、導電性材料として、透明導電膜として用いられるインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いてもよい。導電性材料は、単一元素、又は複数種の元素の粒子を混合して用いることができる。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。     A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. The conductive material corresponds to fine particles or dispersible nanoparticles of one or more kinds of metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al. Further, the conductive material is mixed with metal sulfides of Cd and Zn, oxides such as Fe, Ti, Ge, Si, Zr, and Ba, one or more kinds of fine particles of silver halide, or dispersible nanoparticles. May be. As the conductive material, indium tin oxide (ITO) used as a transparent conductive film, indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, titanium nitride, or the like may be used. . As the conductive material, particles of a single element or a plurality of kinds of elements can be mixed and used. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.

吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれてもよい。特にバインダーに関しては、焼成時にクラックや融着状態のムラが発生するのを防止する働きを持つ。よって、形成される導電層には、有機材料が含まれることがある。含まれる有機材料は、加熱温度、雰囲気、時間により異なる。この有機材料は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂などであり、代表的には、ポリイミド樹脂、アクリル樹脂、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂が挙げられる。   The composition to be discharged is obtained by dissolving or dispersing a conductive material in a solvent, but may contain a dispersant or a thermosetting resin called a binder. In particular, the binder has a function of preventing the occurrence of cracks and unevenness in the fused state during firing. Thus, the formed conductive layer may contain an organic material. The organic material contained varies depending on the heating temperature, atmosphere, and time. This organic material is an organic resin that functions as a binder of metal particles, a solvent, a dispersant, and a coating agent. Typically, a polyimide resin, an acrylic resin, a novolac resin, a melamine resin, a phenol resin, an epoxy resin, Organic resins such as silicon resin, furan resin and diallyl phthalate resin can be used.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、又は水を用いる。組成物の粘度は20mPa・s以下が好適であり、これは、吐出時に乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。     Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone, and water are used. The viscosity of the composition is preferably 20 mPa · s or less, in order to prevent drying during discharge or to allow the composition to be smoothly discharged from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層して形成しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸して行ってもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、大面積の基板であっても工程に用いる装置が小型化できる利点がある。     The conductive layer may be formed by stacking a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. Plating may be performed by immersing the substrate surface in a container filled with a solution having a plating material. However, the substrate is placed at an angle (or vertically) and a solution having a material to be plated is allowed to flow over the substrate surface. It may be applied as follows. When plating is performed such that the solution is applied while standing the substrate, there is an advantage that the apparatus used in the process can be downsized even if the substrate is a large area.

各ノズルの径や所望の導電層のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物中の導電性材料の粒子は、電解法、アトマイズ法又は湿式還元法等の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。     Although it depends on the diameter of each nozzle and the pattern shape of the desired conductive layer, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. A diameter of 0.1 μm or less is preferable. The particles of the conductive material in the composition are formed by a method such as an electrolytic method, an atomizing method, or a wet reduction method, and the particle size is generally about 0.01 to 10 μm. However, when formed by a gas evaporation method, the nanoparticles protected by the dispersant are as fine as about 7 nm, and these nanoparticles are aggregated in the solvent when the surface of each particle is covered with a coating agent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

液状の組成物を吐出する工程は、減圧下で行ってもよい。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度(℃)で3分間、焼成は200〜550度(℃)で15分間〜60分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(℃)(好ましくは200〜550度(℃))とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。     The step of discharging the liquid composition may be performed under reduced pressure. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. After discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees (C) for 3 minutes, and firing is performed at 200 to 550 degrees (C) for 15 minutes to 60 minutes. Its purpose, temperature and time are different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. Note that the timing of performing this heat treatment and the number of heat treatments are not particularly limited. In order to carry out the drying and firing steps satisfactorily, the substrate may be heated, and the temperature at that time depends on the material such as the substrate, but is generally 100 to 800 ° C. (° C.) ( Preferably, it is 200 to 550 degrees (° C.). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO、GdVO等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板を破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 , and GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. Further, a laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so as not to destroy the substrate. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

また、液滴吐出法により組成物を吐出し、導電層、絶縁層などを形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状の物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面を平坦化する場合適用することができる。     Alternatively, after the composition is discharged by a droplet discharge method to form a conductive layer, an insulating layer, or the like, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-shaped object on the surface, or the surface may be pressed vertically with a flat plate-shaped object. A heating step may be performed when pressing. Alternatively, the surface may be softened or dissolved with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、所望なパターンに安定して良好な形状で形成することができ、信頼性、生産性を向上させることができる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の半導体装置、表示装置を歩留まりよく作製することができる。     According to the present invention, even if the wiring and the like are densely and complicatedly arranged by downsizing and thinning, they can be stably formed in a desired pattern with a good shape, and reliability and productivity can be improved. Can be improved. In addition, there is little material loss, and cost reduction can be achieved. Therefore, a high-performance and highly reliable semiconductor device and display device can be manufactured with high yield.

(実施の形態2)
本実施の形態では本発明を適用した、表示装置の例を説明する。
(Embodiment 2)
In this embodiment mode, an example of a display device to which the present invention is applied will be described.

図6(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。 FIG. 6A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scanning line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極が走査線と、ソース電極若しくはドレイン電極が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。 The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT, and the gate electrode of the TFT is connected to the scanning line and the source electrode or the drain electrode is connected to the signal line, so that each pixel is controlled independently by a signal input from the outside. It is possible.

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。 A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

図6(A)に示すように、COG(Chip on Glass)方式により、走査線及び信号線へ信号を入力するドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図6(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図6において、ドライバIC2751は、FPC2750と接続している。     As shown in FIG. 6A, a driver IC 2751 for inputting a signal to the scan line and the signal line may be mounted on the substrate 2700 by a COG (Chip on Glass) method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 6B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 6, the driver IC 2751 is connected to the FPC 2750.

また、画素に設けるTFTを、結晶性が高い多結晶(微結晶)半導体で形成する場合には、走査線側駆動回路を基板上に形成することもできる。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、走査線駆動回路と、信号線駆動回路を基板上に一体形成することもできる。     In addition, in the case where a TFT provided in a pixel is formed using a polycrystalline (microcrystalline) semiconductor with high crystallinity, a scan line driver circuit can be formed over the substrate. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, a scan line driver circuit and a signal line driver circuit can be formed over the substrate.

本発明の実施の形態について、図4、図14を用いて説明する。より詳しくは、本発明を適用した、発光素子を有する発光表示装置の作製方法について説明する。図4は表示装置画素部の上面図であり、図4の線A−Bの断面図は、図14(B)に示してある。また、図14(A)は表示装置の上面図であり、図14(B)は、図14(A)における線L−K(I−Jを含む)による断面図である。     Embodiments of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a light-emitting display device having a light-emitting element to which the present invention is applied will be described. FIG. 4 is a top view of the display device pixel portion, and a cross-sectional view taken along line AB in FIG. 4 is shown in FIG. 14A is a top view of the display device, and FIG. 14B is a cross-sectional view taken along line LK (including IJ) in FIG. 14A.

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板100の表面が平坦化されるようにCMP法などによって、研磨しても良い。なお、基板100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。 As the substrate 100, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a metal substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the substrate 100 is planarized. Note that an insulating layer may be formed over the substrate 100. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 100.

基板100上に、ゲート電極層103及びゲート電極層104を形成する。ゲート電極層103及びゲート電極層104は、CVD法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層103及びゲート電極層104は、Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン(WN)膜とモリブデン(Mo)膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。     A gate electrode layer 103 and a gate electrode layer 104 are formed over the substrate 100. The gate electrode layer 103 and the gate electrode layer 104 can be formed by a CVD method, a sputtering method, a droplet discharge method, or the like. The gate electrode layer 103 and the gate electrode layer 104 are composed mainly of an element selected from Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, and Cu, or the above elements. What is necessary is just to form with an alloy material or a compound material. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used. Alternatively, a single-layer structure or a multi-layer structure may be used, for example, a two-layer structure of a tungsten nitride (WN) film and a molybdenum (Mo) film, a tungsten film with a thickness of 50 nm, aluminum with a thickness of 500 nm, and A three-layer structure in which a silicon alloy (Al—Si) film and a titanium nitride film with a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film.

ゲート電極層103及びゲート電極層104の形状に加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。 When the gate electrode layer 103 and the gate electrode layer 104 need to be processed, a mask may be formed and processed by dry etching or dry etching. Using an ICP (Inductively Coupled Plasma) etching method, the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) are appropriately set. By adjusting, the electrode layer can be etched into a tapered shape. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4, etc., a fluorine-based gas typified by CF 4 , SF 6, NF 3, etc., or O 2 is appropriately used. be able to.

加工のためのマスクは組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成すると加工の工程が簡略化する効果がある。マスクは、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 A mask for processing can be formed by selectively discharging a composition. When the mask is selectively formed in this way, there is an effect that the processing step is simplified. For the mask, a resin material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. In addition, a composition comprising an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, permeable polyimide, a compound material obtained by polymerization of a siloxane polymer, a water-soluble homopolymer and a water-soluble copolymer Formed by a droplet discharge method using a material or the like. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

ゲート電極層103、ゲート電極層104の形成は、導電膜を形成後、マスク層によって所望の形状に加工して形成してもよい。     The gate electrode layer 103 and the gate electrode layer 104 may be formed by forming a conductive film and then processing into a desired shape using a mask layer.

次に、ゲート電極層103、ゲート電極層104の上にゲート絶縁層114を形成する。ゲート絶縁層114としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜の2層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、3層以上からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。 Next, the gate insulating layer 114 is formed over the gate electrode layer 103 and the gate electrode layer 104. The gate insulating layer 114 may be formed of a material such as a silicon oxide material or a nitride material, and may be a stacked layer or a single layer. In this embodiment, a two-layer stack of a silicon nitride film and a silicon oxide film is used. Alternatively, a single layer of silicon oxynitride film or a stack of three or more layers may be used. A silicon nitride film having a dense film quality is preferably used. In addition, when silver or copper is used for a conductive layer formed by a droplet discharge method, if a silicon nitride film or a NiB film is formed thereon as a barrier film, diffusion of impurities can be prevented and the surface can be planarized. is there. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film.

次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。またn型を有する半導体層を形成し、nチャネル型TFTのNMOS構造、p型を有する半導体層を形成したpチャネル型TFTのPMOS構造、nチャネル型TFTとpチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、nチャネル型TFT、pチャネル型TFTを形成することもできる。n型を有する半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 Next, a semiconductor layer is formed. A semiconductor layer having one conductivity type may be formed as necessary. In addition, an n-type semiconductor layer is formed, an n-channel TFT NMOS structure, a p-channel TFT PMOS structure having a p-type semiconductor layer, and an n-channel TFT and p-channel TFT CMOS structure. Can be produced. Further, in order to impart conductivity, an n-channel TFT or a p-channel TFT can be formed by adding an element imparting conductivity by doping and forming an impurity region in the semiconductor layer. Instead of forming an n-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas.

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。半導体層は様々な手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することができる。 As a material for forming the semiconductor layer, an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor crystallized using energy or thermal energy, a semi-amorphous (also referred to as microcrystal or microcrystal, hereinafter, also referred to as “SAS”) semiconductor, or the like can be used. The semiconductor layer can be formed by various means (a sputtering method, an LPCVD method, a plasma CVD method, or the like).

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端化するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。この珪素を含む気体をH、又は、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is a main component, the Raman spectrum is shifted to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. SAS is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, impurities derived from atmospheric components such as oxygen, nitrogen, and carbon are preferably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。     A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.

また、半導体の材料としてはシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。また酸化亜鉛(ZnO)も用いることができ、ZnOを半導体層に用いる場合、ゲート絶縁層をY、Al、TiO、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ITO、Au、Tiなどを用いるとよい。また、ZnOにInやGaなどを添加することもできる。 As a semiconductor material, a compound semiconductor such as GaAs, InP, SiC, ZnSe, GaN, or SiGe can be used in addition to a simple substance such as silicon (Si) or germanium (Ge). Zinc oxide (ZnO) can also be used. When ZnO is used for the semiconductor layer, the gate insulating layer may be Y 2 O x , Al 2 O 3 , TiO 2 , a stacked layer thereof, or the like. ITO, Au, Ti, or the like is preferably used for the source electrode layer and the drain electrode layer. In addition, In, Ga, or the like can be added to ZnO.

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、様々な方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜(例えば非晶質珪素膜)にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質半導体膜の含有水素濃度を1×1020atoms/cm以下にまで放出させ、低減するとよい。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。 In the case where a crystalline semiconductor layer is used as a semiconductor layer, a crystalline semiconductor layer can be formed by various methods (laser crystallization method, thermal crystallization method, or heat using an element that promotes crystallization such as nickel). A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the amorphous semiconductor film (for example, an amorphous silicon film) is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous semiconductor film (for example, an amorphous silicon film) with laser light. The concentration of hydrogen contained in the film is preferably reduced to 1 × 10 20 atoms / cm 3 or less. This is because the amorphous semiconductor film is destroyed when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 The method of introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。 The crystallization of the amorphous semiconductor layer may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。     Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a plasma method.

半導体として、有機半導体材料を用い、印刷法、ディスペンサ法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。 As a semiconductor, an organic semiconductor material can be used and formed by a printing method, a dispenser method, a spray method, a spin coating method, a droplet discharge method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used. The organic semiconductor material used in the present invention is preferably a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。 In addition, as an organic semiconductor material that can be used in the present invention, there is a material that can form a semiconductor layer by processing after forming a soluble precursor. Examples of such an organic semiconductor material include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。 When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2) -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.

ゲート絶縁層114上に、半導体層105及び半導体層106を形成する。本実施の形態では、半導体層105及び半導体層106として非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行う。この半導体層の結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができ、本実施の形態ではニッケルを用いる。 The semiconductor layer 105 and the semiconductor layer 106 are formed over the gate insulating layer 114. In this embodiment, an amorphous semiconductor layer is crystallized as the semiconductor layer 105 and the semiconductor layer 106 to form a crystalline semiconductor layer. In the crystallization step, an element (also referred to as a catalyst element or a metal element) that promotes crystallization is added to the amorphous semiconductor layer, and crystallization is performed by heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours). As metal elements for promoting crystallization of the semiconductor layer, iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osnium (Os), iridium ( One or a plurality of types selected from Ir), platinum (Pt), copper (Cu), and gold (Au) can be used. In this embodiment, nickel is used.

結晶化を促進する元素を結晶性半導体層から除去、又は低減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。本実施の形態では、ゲッタリングシンクとして機能する不純物元素を含む半導体層として、アルゴンを含む半導体層を形成する。結晶化を促進する元素を含む結晶性半導体層に、アルゴンを含む半導体層を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、アルゴンを含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は低減される。その後、ゲッタリングシンクとなったアルゴンを含む半導体層を除去する。半導体層上に、n型を付与する不純物元素であるリン(P)を含むn型を有する半導体層を形成する。n型を有する半導体層は、ソース領域及びドレイン領域として機能する。本実施の形態では、セミアモルファス半導体を用いてn型を有する半導体層を形成する。以上の工程で形成する半導体層、n型を有する半導体層を所望の形状に加工し、半導体層105、半導体層106、n型を有する半導体層を形成する。半導体層105上のn型を有する半導体層は、後の加工によって、n型を有する半導体層115a、n型を有する半導体層115bとなる。半導体層、n型を有する半導体層の加工に用いるマスク層も液滴吐出法を用いると、側端部に波状形状を有する形状に半導体層の形状も反映される。 In order to remove or reduce an element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), Kr (krypton), and Xe (xenon) can be used. In this embodiment, a semiconductor layer containing argon is formed as the semiconductor layer containing an impurity element that functions as a gettering sink. A semiconductor layer containing argon is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the semiconductor layer containing argon, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. After that, the semiconductor layer containing argon that has become a gettering sink is removed. An n-type semiconductor layer including phosphorus (P) which is an impurity element imparting n-type is formed over the semiconductor layer. The semiconductor layer having n-type functions as a source region and a drain region. In this embodiment, an n-type semiconductor layer is formed using a semi-amorphous semiconductor. The semiconductor layer and the n-type semiconductor layer formed in the above steps are processed into a desired shape, so that the semiconductor layer 105, the semiconductor layer 106, and the n-type semiconductor layer are formed. The n-type semiconductor layer over the semiconductor layer 105 becomes an n-type semiconductor layer 115a and an n-type semiconductor layer 115b by subsequent processing. When a droplet discharge method is used for a semiconductor layer or a mask layer used for processing an n-type semiconductor layer, the shape of the semiconductor layer is reflected in a shape having a wavy shape at a side end portion.

レジストやポリイミド等の絶縁体からなるマスクを液滴吐出法を用いて形成し、そのマスクを用いて、エッチング加工によりゲート絶縁層114の一部に貫通孔を形成して、その下層側に配置されているゲート電極層104の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NF、Cl、BCl、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 A mask made of an insulator such as resist or polyimide is formed using a droplet discharge method, and a through-hole is formed in a part of the gate insulating layer 114 by etching using the mask, and the mask is disposed on the lower layer side. A part of the gate electrode layer 104 is exposed. The etching process may be either plasma etching (dry etching) or wet etching, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based or chlorine-based gas such as CF 4 , NF 3 , Cl 2 , or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

貫通孔を形成するための加工に用いるマスクも組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成すると加工の工程が簡略化する効果がある。マスクは、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 A mask used for processing for forming the through hole can also be formed by selectively discharging the composition. When the mask is selectively formed in this way, there is an effect that the processing step is simplified. For the mask, a resin material such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. In addition, a composition comprising an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, permeable polyimide, a compound material obtained by polymerization of a siloxane polymer, a water-soluble homopolymer and a water-soluble copolymer Formed by a droplet discharge method using a material or the like. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

また、本実施の形態で、所望の形状への加工を行うためのマスクを液滴吐出法によって形成する際、前処理として、被形成領域のぬれ性を制御することが好ましい。ぬれ性と、吐出時の液滴径を制御することによって、所望な形状(線幅など)に安定して形成することができる。この工程は、液状材料を用いる場合、あらゆる形成物(絶縁層、導電層、マスク層、配線層など)の前処理として適用することができる。 In this embodiment mode, when a mask for processing into a desired shape is formed by a droplet discharge method, it is preferable to control wettability of a formation region as a pretreatment. By controlling the wettability and the droplet diameter at the time of ejection, it can be stably formed in a desired shape (line width or the like). This step can be applied as a pretreatment of any formed material (insulating layer, conductive layer, mask layer, wiring layer, etc.) when a liquid material is used.

n型を有する半導体層上に、ソース電極層又はドレイン電極層107、ソース電極層又はドレイン電極層108、電極層109、ソース電極層又はドレイン電極層110、ソース電極層又はドレイン電極層111を形成する。     The source or drain electrode layer 107, the source or drain electrode layer 108, the electrode layer 109, the source or drain electrode layer 110, and the source or drain electrode layer 111 are formed over the n-type semiconductor layer. To do.

本実施の形態では、電源線112a、電源線112b、電源線112cに本発明を適用する。電源線112a、電源線112b、電源線112cを実施の形態1で示した方法を用い液滴吐出法により作製し、左右に蛇行するような形状とする。第1の吐出工程で吐出する液滴の中心線と、第2の吐出工程で吐出する液滴の中心線を線幅方向にずらして形成するためである。このような蛇行した形状の電源線であると、直線形状の電源線よりも、大きな電流を流すことができるため、より大きな電力を供給することができる。   In this embodiment, the present invention is applied to the power supply line 112a, the power supply line 112b, and the power supply line 112c. The power supply line 112a, the power supply line 112b, and the power supply line 112c are formed by a droplet discharge method using the method shown in Embodiment Mode 1 and have a shape meandering left and right. This is because the center line of the droplet ejected in the first ejection process and the center line of the droplet ejected in the second ejection process are shifted in the line width direction. Since such a meandering power line can pass a larger current than a linear power line, it can supply a larger amount of power.

電源線112a、電源線112b、電源線112cを形成する前に、被形成領域のぬれ性の制御を行うために形成した物質は、電源線形成後に、残存する物質を残してもよいし、不必要な部分は除去してしまってもよい。除去は、酸素等によるアッシング、エッチングなどにより除去すればいい。その電源線112a、電源線112b、電源線112cをマスクとして用いることもできる。     Before forming the power supply line 112a, the power supply line 112b, and the power supply line 112c, the material formed for controlling the wettability of the formation region may leave the remaining material after forming the power supply line. Necessary parts may be removed. The removal may be performed by ashing or etching with oxygen or the like. The power supply line 112a, the power supply line 112b, and the power supply line 112c can also be used as a mask.

ソース電極層又はドレイン電極層107、ソース電極層又はドレイン電極層108、電極層109、ソース電極層又はドレイン電極層110、ソース電極層又はドレイン電極層111を形成した後、半導体層、n型を有する半導体層を所望の形状に加工する。本実施の形態では、液滴吐出法によりマスクを形成し加工を行うが、ソース電極層及びドレイン電極層をマスクとして、半導体層、n型を有する半導体層をエッチングにより加工してもよい。 After forming the source or drain electrode layer 107, the source or drain electrode layer 108, the electrode layer 109, the source or drain electrode layer 110, and the source or drain electrode layer 111, the semiconductor layer or n-type The semiconductor layer is processed into a desired shape. In this embodiment mode, a mask is formed by a droplet discharge method and processed; however, a semiconductor layer and an n-type semiconductor layer may be processed by etching using the source electrode layer and the drain electrode layer as a mask.

ソース電極層又はドレイン電極層及び電源線を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)、Mo(モリブデン)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。 Examples of the conductive material for forming the source or drain electrode layer and the power supply line include Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), and Mo (molybdenum). A composition composed mainly of metal particles can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

ゲート絶縁層114に形成した貫通孔において、ソース電極層又はドレイン電極層108とゲート電極層104とを電気的に接続させる。電極層109は容量素子を形成する。 In the through-hole formed in the gate insulating layer 114, the source or drain electrode layer 108 and the gate electrode layer 104 are electrically connected. The electrode layer 109 forms a capacitor element.

液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、安定して形成することができる。     By combining the droplet discharge method, material loss can be prevented and costs can be reduced as compared to the entire surface coating formation by spin coating or the like. According to the present invention, wirings and the like can be stably formed even if they are designed to be densely and complicatedly arranged due to downsizing and thinning.

続いて、ゲート絶縁層114上に、第1の電極層113を形成する。発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。第1の電極層113は、基板100側から光を放射する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。 Subsequently, the first electrode layer 113 is formed over the gate insulating layer 114. Light emitted from the light emitting element performs any one of bottom emission, top emission, and dual emission. When light is emitted from the substrate 100 side, the first electrode layer 113 is made of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), and indium zinc oxide containing zinc oxide (ZnO). A predetermined pattern is formed by a composition containing a material (IZO (indium zinc oxide)), zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), etc. May be.

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で形成した酸化珪素を含む酸化インジウムスズを用いる。この他、ZnOにガリウム(Ga)をドープした導電性材料、酸化珪素を含み酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたインジウム亜鉛酸化物(IZO(indium zinc oxide))膜を用いても良い。スパッタリング法で第1の電極層113を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第1の電極層113は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。 Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide formed by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO is used. In addition, a conductive material obtained by doping ZnO with gallium (Ga), and an indium zinc oxide (IZO (IZO) formed using a target in which silicon oxide is included and indium oxide is mixed with 2 to 20 wt% zinc oxide (ZnO). indium zinc oxide)) film may be used. After the first electrode layer 113 is formed by a sputtering method, a mask layer may be formed by a droplet discharge method and formed into a desired pattern by etching. In this embodiment, the first electrode layer 113 is formed using a light-transmitting conductive material by a droplet discharge method, and specifically includes indium tin oxide, ITO, and silicon oxide. It is formed using ITSO.

第1の電極層113は、ソース電極層又はドレイン電極層111の形成前に、ゲート絶縁層114上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層111と、第1の電極層113の接続構造が、第1の電極層の上にソース電極層又はドレイン電極層111が積層する構造となる。第1の電極層113をソース電極層又はドレイン電極層111より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。 The first electrode layer 113 can also be selectively formed over the gate insulating layer 114 before the source or drain electrode layer 111 is formed. In this case, in this embodiment mode, the connection structure of the source or drain electrode layer 111 and the first electrode layer 113 is a structure in which the source or drain electrode layer 111 is stacked on the first electrode layer. It becomes. When the first electrode layer 113 is formed before the source electrode layer or the drain electrode layer 111, the first electrode layer 113 can be formed in a flat formation region. Therefore, the first electrode layer 113 can be formed in a flat formation region. .

また、ソース電極層又はドレイン電極層111上に層間絶縁層となる絶縁層を形成し、配線層によって、第1の電極層113と電気的に接続する構造を用いてもよい。この場合、開口部(コンタクトホール)を絶縁層を除去して形成するのではなく、絶縁層に対してぬれ性が低い物質をソース電極層又はドレイン電極層111上に形成することもできる。その後、絶縁層を含む組成物を塗布法などで塗布すると、ぬれ性が低い物質の形成されている領域を除いた領域に絶縁層は形成される。 Alternatively, an insulating layer serving as an interlayer insulating layer may be formed over the source or drain electrode layer 111 and electrically connected to the first electrode layer 113 with a wiring layer. In this case, instead of forming the opening (contact hole) by removing the insulating layer, a material having low wettability with respect to the insulating layer can be formed over the source or drain electrode layer 111. After that, when a composition including an insulating layer is applied by a coating method or the like, the insulating layer is formed in a region excluding a region where a substance having low wettability is formed.

加熱、乾燥等によって絶縁層を固化して形成した後、ぬれ性が低い物質を除去し、開口部を形成する。この開口部を埋めるように配線層を形成し、この配線層に接するように第1の電極層113を形成する。この方法を用いると、エッチングによる開口部の形成が必要ないので工程が簡略化する効果がある。 After the insulating layer is solidified by heating, drying, or the like, a substance with low wettability is removed to form an opening. A wiring layer is formed so as to fill the opening, and a first electrode layer 113 is formed so as to be in contact with the wiring layer. When this method is used, there is an effect of simplifying the process because it is not necessary to form an opening by etching.

また、発光した光を基板100側とは反対側に放射させる構造とする場合、上面放射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を第1の電極層113に用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層113を形成しても良い。 In addition, when a structure in which emitted light is emitted to the side opposite to the substrate 100 side and a top emission type EL display panel is manufactured, Ag (silver), Au (gold), Cu (copper), A composition containing metal particles such as W (tungsten) or Al (aluminum) as a main component can be used for the first electrode layer 113. As another method, a transparent conductive film or a light reflective conductive film is formed by a sputtering method, a mask pattern is formed by a droplet discharge method, and the first electrode layer 113 is formed by combining etching processes. Also good.

第1の電極層113は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層113の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。 The first electrode layer 113 may be wiped with a CMP method or a polyvinyl alcohol-based porous material and polished so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the first electrode layer 113 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

以上の工程により、基板100上にボトムゲート型のTFTと第1の電極層113が接続された表示パネル用のTFT基板が完成する。また本実施の形態のTFTは逆スタガ型である。   Through the above process, a TFT substrate for a display panel in which the bottom gate TFT and the first electrode layer 113 are connected to the substrate 100 is completed. The TFT of this embodiment mode is an inverted stagger type.

次に、絶縁層121(隔壁、土手とも呼ばれる)を選択的に形成する。絶縁層121は、第1の電極層113上に開口部を有するように形成する。本実施の形態では、絶縁層121を全面に形成し、レジスト等のマスクによって、エッチングし所望の形状に加工する。絶縁層121を、直接選択的に形成できる液滴吐出法、印刷法、ディスペンサ法などを用いて形成する場合は、エッチングによる加工は必ずしも必要はない。また絶縁層121も本発明の前処理によって、所望の形状に形成できる。 Next, an insulating layer 121 (also referred to as a partition wall or a bank) is selectively formed. The insulating layer 121 is formed over the first electrode layer 113 so as to have an opening. In this embodiment mode, the insulating layer 121 is formed over the entire surface, and is etched into a desired shape using a mask such as a resist. When the insulating layer 121 is formed by a droplet discharge method, a printing method, a dispenser method, or the like that can be directly and selectively formed, the etching process is not necessarily required. The insulating layer 121 can also be formed in a desired shape by the pretreatment of the present invention.

絶縁層121は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層121は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層122、第2の電極層123の被覆性が向上する。 The insulating layer 121 is formed using silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, or other inorganic insulating materials, acrylic acid, methacrylic acid, and derivatives thereof, polyimide, aromatic, or aromatic. Bonded to heat-resistant polymers such as polyamide, polybenzimidazole, or inorganic siloxanes containing Si-O-Si bonds among silicon, oxygen, and hydrogen compounds formed from siloxane-based materials as starting materials It can be formed of an organic siloxane insulating material in which hydrogen is substituted with an organic group such as methyl or phenyl. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide. The insulating layer 121 preferably has a shape in which the radius of curvature continuously changes, and the coverage of the electroluminescent layer 122 and the second electrode layer 123 formed thereon is improved.

また、液滴吐出法により、絶縁層121を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面を平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。 Alternatively, after the insulating layer 121 is formed by discharging a composition by a droplet discharge method, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-shaped object on the surface, or the surface may be pressed vertically with a flat plate-like object. Alternatively, the surface may be softened or dissolved with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display panel can be prevented and a high-definition image can be displayed.

表示パネル用のTFT基板である基板100の上に、発光素子を形成する。 A light emitting element is formed over a substrate 100 which is a TFT substrate for a display panel.

電界発光層122を形成する前に、大気圧中で200℃の熱処理を行い第1の電極層113、絶縁層121中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層122を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。 Before forming the electroluminescent layer 122, heat treatment is performed at 200 ° C. under atmospheric pressure to remove moisture adsorbed in the first electrode layer 113 and the insulating layer 121 or on the surface thereof. In addition, it is preferable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. under reduced pressure, and to form the electroluminescent layer 122 by vacuum deposition or droplet discharge under reduced pressure without being exposed to the air as it is. .

電界発光層122として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層122上に第2の電極層123を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。発光は、全て一重項励起状態から基底状態に戻る際の発光(蛍光)であっても、全て三重項励起状態から基底状態に戻る際の発光(リン光)でもよいし、一色が蛍光(又はリン光)あとの2色がリン光(又は蛍光)というように組み合わせでも良い。Rのみにリン光を用いて、G、Bに蛍光を用いてもよい。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq)膜を設けた積層構造としてもよい。Alqにキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。 As the electroluminescent layer 122, materials that emit red (R), green (G), and blue (B) light are selectively formed by an evaporation method using an evaporation mask or the like. A material that emits red (R), green (G), and blue (B) light can be formed by a droplet discharge method (such as a low-molecular or high-molecular material) in the same manner as a color filter. In this case, a mask is not used. Both are preferable because RGB can be separately applied. A second electrode layer 123 is stacked over the electroluminescent layer 122 to complete a display device having a display function using a light emitting element. The luminescence may be luminescence (fluorescence) when returning from the singlet excited state to the ground state, or luminescence (phosphorescence) when returning from the triplet excited state to the ground state. (Phosphorescence) The latter two colors may be a combination of phosphorescence (or fluorescence). Phosphorescence may be used only for R, and fluorescence may be used for G and B. Specifically, a laminated structure in which a 20 nm thick copper phthalocyanine (CuPc) film is provided as a hole injection layer and a 70 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided thereon as a light emitting layer. It is good. Quinacridone Alq 3, it is possible to control the luminescent color by adding a fluorescent dye such as perylene or DCM1.

但し、以上の例は電界発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。電界発光層の材料としては、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料などが用いることができる。発光層、電荷輸送層または電荷注入層を自由に組み合わせて電界発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施の形態では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造としても良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。   However, the above example is an example of an organic light emitting material that can be used as an electroluminescent layer, and is not necessarily limited to this. As a material for the electroluminescent layer, an organic material (including a low molecule or a polymer), a composite material of an organic material and an inorganic material, or the like can be used. An electroluminescent layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer. For example, although an example in which a low molecular weight organic light emitting material is used as a light emitting layer is described in this embodiment mode, a medium molecular weight organic light emitting material or a high molecular weight organic light emitting material may be used. Note that in this specification, an organic light-emitting material that does not have sublimation and has 20 or less molecules or a chain molecule length of 10 μm or less is referred to as a medium molecular organic light-emitting material. As an example of using a polymer organic light emitting material, a 20 nm polythiophene (PEDOT) film is provided by a spin coating method as a hole injection layer, and a paraphenylene vinylene (PPV) film of about 100 nm is provided thereon as a light emitting layer. Alternatively, a laminated structure may be used. If a PPV π-conjugated polymer is used, the emission wavelength can be selected from red to blue. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer or the charge injection layer.

図示しないが、第2の電極層123を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設ける保護膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)を含む絶縁膜、又は該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜(CN)、窒化珪素(SiN)のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シロキサン材料を用いてもよい。 Although not shown, it is effective to provide a passivation film so as to cover the second electrode layer 123. The protective film provided when forming the display device may have a single layer structure or a multilayer structure. As the passivation film, silicon nitride (SiN), silicon oxide (SiO 2 ), silicon oxynitride (SiON), silicon nitride oxide (SiNO), aluminum nitride (AlN), aluminum oxynitride (AlON), nitrogen content is oxygen An insulating film containing aluminum nitride oxide (AlNO) or aluminum oxide, diamond-like carbon (DLC), or nitrogen-containing carbon (CN X ) having a content higher than the content, or a single layer or a combination of the insulating films can be used. . For example, a laminate such as a nitrogen-containing carbon film (CN x ) or silicon nitride (SiN), or an organic material can be used, and a laminate of polymers such as a styrene polymer may be used. A siloxane material may also be used.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer having low heat resistance. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer. Therefore, the problem that the electroluminescent layer is oxidized during the subsequent sealing process can be prevented.

図14(B)に示すように、シール材136を形成し、封止基板140を用いて封止する。その後、ゲート電極層103と電気的に接続して形成されるゲート配線層に、フレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース電極層又はドレイン電極層107と電気的に接続して形成されるソース配線層も同様である。 As shown in FIG. 14B, a sealant 136 is formed and sealed with a sealing substrate 140. After that, a flexible wiring board may be connected to a gate wiring layer formed by being electrically connected to the gate electrode layer 103 to be electrically connected to the outside. The same applies to the source wiring layer formed in electrical connection with the source or drain electrode layer 107.

素子を有する基板100と封止基板140の間には充填剤135を封入して封止する。充填剤の封入には、液晶材料と同様に滴下法を用いることもできる。充填剤135の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。乾燥剤の設置場所は、封止基板140側でも、素子を有する基板100側でもよく、シール材136が形成される領域に基板に凹部を形成して設置してもよい。また、封止基板140の駆動回路領域や配線領域など表示に寄与しない領域に対応する場所に設置すると、乾燥剤が不透明な物質であっても開口率を低下させることがない。充填剤135に吸湿性の材料を含むように形成し、乾燥剤の機能を持たせても良い。以上により、発光素子を用いた表示機能を有する表示装置が完成する(図14参照。)。     A filler 135 is sealed between the substrate 100 having elements and the sealing substrate 140 for sealing. A dripping method can be used to enclose the filler as in the case of the liquid crystal material. Instead of the filler 135, an inert gas such as nitrogen may be filled. Further, by installing the desiccant in the display device, the light emitting element can be prevented from being deteriorated by moisture. The desiccant may be placed on the sealing substrate 140 side or on the substrate 100 side having elements, and may be placed in a region where the sealant 136 is formed with a recess formed in the substrate. In addition, when it is installed in a location corresponding to a region that does not contribute to display, such as a drive circuit region or a wiring region of the sealing substrate 140, the aperture ratio is not lowered even if the desiccant is an opaque substance. The filler 135 may be formed so as to include a hygroscopic material and may have a function of a desiccant. Thus, a display device having a display function using a light-emitting element is completed (see FIG. 14).

また、表示装置内部と外部を電気的に接続するための端子電極層137に、異方性導電膜138によってFPC139を接着し、端子電極層137とFPC139を電気的に接続する。 Further, an FPC 139 is bonded to a terminal electrode layer 137 for electrically connecting the inside and the outside of the display device with an anisotropic conductive film 138, and the terminal electrode layer 137 and the FPC 139 are electrically connected.

図14(A)に、表示装置の上面図を示す。図14(A)で示すように、画素領域150、走査線駆動領域151a、走査線駆動領域151b、接続領域153が、シール材136によって、基板100と封止基板140との間に封止され、基板100上にICドライバによって形成された信号線駆動回路152が設けられている。駆動回路領域には、薄膜トランジスタ133、薄膜トランジスタ134、画素領域には、薄膜トランジスタ101、薄膜トランジスタ102がそれぞれ設けられている。     FIG. 14A shows a top view of a display device. As shown in FIG. 14A, the pixel region 150, the scanning line driving region 151a, the scanning line driving region 151b, and the connection region 153 are sealed between the substrate 100 and the sealing substrate 140 with a sealant 136. A signal line driver circuit 152 formed by an IC driver is provided on the substrate 100. A thin film transistor 133 and a thin film transistor 134 are provided in the driver circuit region, and a thin film transistor 101 and a thin film transistor 102 are provided in the pixel region, respectively.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側から光を放射させる場合カバー材は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子から放射される光を妨げないように、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との間の空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。 Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted from the cover material side, the cover material must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light emitted from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。 In this embodiment mode, the switching TFT has a single gate structure, but a multi-gate structure such as a double gate structure may be used. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, the vicinity of the channel region of the semiconductor layer and the region stacked with the gate electrode layer may be low-concentration impurity regions, and the outer region may be high-concentration impurity regions.

また、本発明を薄膜トランジスタに適用することもできる。実施の形態1で作製したような蛇行する導電層を用いて薄膜トランジスタを作製する例を図16に示す。図16(A)は、ゲート電極層401、半導体層402、ソース電極層又はドレイン電極層403a、ソース電極層又はドレイン電極層403bを有する薄膜トランジスタである。図16(A)の薄膜トランジスタにおいて、ゲート電極層401に本発明を用いており、ゲート電極層401は側端部が連続した波状形状である導電層となっている。また。図16(B)は、ゲート電極層411、半導体層412、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bを有する薄膜トランジスタである。図16(B)の薄膜トランジスタにおいて、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bに本発明を用いており、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bは側端部が連続した波状形状である導電層となっている。ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bは一定の間隔を有して安定して形成されている。そのほか、必要とする薄膜トランジスタの特性、形状に応じて、半導体層、又は一方のソース電極層又はドレイン電極層のみに本発明を適用することもできる。   The present invention can also be applied to thin film transistors. FIG. 16 shows an example in which a thin film transistor is manufactured using the meandering conductive layer as manufactured in Embodiment Mode 1. FIG. 16A illustrates a thin film transistor including a gate electrode layer 401, a semiconductor layer 402, a source or drain electrode layer 403a, and a source or drain electrode layer 403b. In the thin film transistor in FIG. 16A, the present invention is used for the gate electrode layer 401, and the gate electrode layer 401 is a conductive layer having a wavy shape with continuous side edges. Also. FIG. 16B illustrates a thin film transistor including a gate electrode layer 411, a semiconductor layer 412, a source or drain electrode layer 413a, and a source or drain electrode layer 413b. In the thin film transistor in FIG. 16B, the present invention is applied to the source or drain electrode layer 413a and the source or drain electrode layer 413b, and the source or drain electrode layer 413a and the source or drain electrode layer are used. Reference numeral 413b denotes a conductive layer having a wavy shape with continuous side edges. The source or drain electrode layer 413a and the source or drain electrode layer 413b are stably formed with a certain interval. In addition, the present invention can be applied only to the semiconductor layer, or one of the source electrode layer and the drain electrode layer, depending on the characteristics and shape of the thin film transistor required.

以上示したように、本実施の形態では、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。 As described above, in the present embodiment, various patterns are directly formed on the substrate by using the droplet discharge method, thereby using a glass substrate of the fifth generation or later in which one side exceeds 1000 mm. However, a display panel can be easily manufactured.

本発明により、必要な機能を有する所望なパターンを微細な加工で安定して形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。 According to the present invention, a desired pattern having a necessary function can be stably formed by fine processing. In addition, there is little material loss, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態3)
本発明の実施の形態について、図3、図13を用いて説明する。より詳しくは、本発明を適用した、表示装置の作製方法について説明する。図3は表示装置画素部の上面図であり、図13(B)は、図3における線E−Fによる断面図である。図13(A)も表示装置の上面図であり、図13(B)は、図13(A)における線O−P(U−Wを含む)による断面図である。なお本実施の形態では、表示素子として液晶材料を用いた液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
(Embodiment 3)
An embodiment of the present invention will be described with reference to FIGS. More specifically, a method for manufacturing a display device to which the present invention is applied will be described. 3 is a top view of the display device pixel portion, and FIG. 13B is a cross-sectional view taken along line EF in FIG. 13A is also a top view of the display device, and FIG. 13B is a cross-sectional view taken along line OP (including U-W) in FIG. Note that in this embodiment, an example of a liquid crystal display device using a liquid crystal material as a display element is described. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

基板200は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。なお、基板200上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板200からの汚染物質などを遮断する効果がある。 As the substrate 200, a glass substrate made of barium borosilicate glass, alumino borosilicate glass, or the like, a quartz substrate, a metal substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Note that an insulating layer may be formed over the substrate 200. The insulating layer is formed as a single layer or a stacked layer using an oxide material or a nitride material containing silicon by a method such as a CVD method, a plasma CVD method, a sputtering method, or a spin coating method. This insulating layer may not be formed, but has an effect of blocking contaminants from the substrate 200.

基板200上に、ゲート電極層202を形成する。また、容量配線層203a、容量配線層203b、容量配線層203cを、本発明を用いた蛇行する導電層で形成する。ゲート電極層202は、CVD法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層202、容量配線層203a、容量配線層203b、容量配線層203cの材料は、Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン(WN)膜とモリブデン(Mo)膜との2層構造としてもよいし、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。     A gate electrode layer 202 is formed over the substrate 200. In addition, the capacitor wiring layer 203a, the capacitor wiring layer 203b, and the capacitor wiring layer 203c are formed using meandering conductive layers using the present invention. The gate electrode layer 202 can be formed by a CVD method, a sputtering method, a droplet discharge method, or the like. The material of the gate electrode layer 202, the capacitor wiring layer 203a, the capacitor wiring layer 203b, and the capacitor wiring layer 203c is selected from Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, and Cu. These elements may be formed of an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used. Alternatively, a single layer structure or a multi-layer structure may be used, for example, a two-layer structure of a tungsten nitride (WN) film and a molybdenum (Mo) film, or a tungsten film, an alloy of aluminum and silicon (Al—Si). A three-layer structure in which a film and a titanium nitride film are sequentially stacked may be employed.

本実施の形態では、導電膜上に液滴吐出法を用いてマスク層を形成し、導電膜を所望の形状に加工し、容量配線層203a、容量配線層203b、容量配線層203cを形成する。よって実施の形態1で示したように、蛇行する形状のマスク層を形成する。導電膜表面のマスク層形成材料を含む組成物に対するぬれ性を制御する。マスク層形成材料に対する被形成領域の接触角は、好ましくは20度以上、より好ましくは20度以上40度以下である。本実施の形態では、フッ化炭素鎖を含む物質、あるいはシランカップリング剤を含む物質を形成し、マスク層形成領域のぬれ性を制御する。     In this embodiment, a mask layer is formed over the conductive film by a droplet discharge method, the conductive film is processed into a desired shape, and the capacitor wiring layer 203a, the capacitor wiring layer 203b, and the capacitor wiring layer 203c are formed. . Therefore, as shown in Embodiment Mode 1, a meandering mask layer is formed. The wettability with respect to the composition containing the mask layer forming material on the surface of the conductive film is controlled. The contact angle of the formation region with respect to the mask layer forming material is preferably 20 degrees or more, more preferably 20 degrees or more and 40 degrees or less. In this embodiment mode, a substance containing a fluorocarbon chain or a substance containing a silane coupling agent is formed to control the wettability of the mask layer formation region.

マスク層形成材料を含む組成物を、液滴吐出装置によって、液滴の中心線をずらして2段階に分けて吐出し、蛇行する形状のマスク層を形成する。マスク層を用いて導電膜を所望の形状に加工し、容量配線層203a、容量配線層203b、容量配線層203cを形成する。蛇行する形状の容量配線層により、より多く容量を得ることができる。また作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。よって本実施の形態における容量配線層は、上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。     The composition containing the mask layer forming material is ejected in two stages by shifting the center line of the droplets by a droplet ejection device, thereby forming a meandering mask layer. The conductive film is processed into a desired shape using the mask layer, so that the capacitor wiring layer 203a, the capacitor wiring layer 203b, and the capacitor wiring layer 203c are formed. More capacity can be obtained by the meandering capacitor wiring layer. In addition, since defects due to shape defects are reduced during production, the yield is improved and the productivity is increased. Therefore, when viewed from the top surface, the capacitor wiring layer in this embodiment is like a zigzag wiring (conductive layer), and at least a part of the capacitor wiring layer is bent and has a wavy shape that swells right and left at the side end. Looks like.

本実施の形態では、容量配線層203a、容量配線層203b、容量配線層203cを形成後、マスク層を除去した後、紫外光を照射し、フッ化炭素鎖を含む物質、あるいはシランカップリング剤を含む物質を分解し、除去する。     In this embodiment, after the capacitor wiring layer 203a, the capacitor wiring layer 203b, and the capacitor wiring layer 203c are formed, the mask layer is removed, and then ultraviolet rays are irradiated to irradiate a substance containing a fluorocarbon chain, or a silane coupling agent. Decompose and remove substances containing.

ゲート絶縁層208を形成し、半導体層204、n型を有する半導体層209a、n型を有する半導体層209b、ソース電極層又はドレイン電極層205、ソース電極層又はドレイン電極層206を形成し、薄膜トランジスタ201を作製する。 A gate insulating layer 208 is formed; a semiconductor layer 204; an n-type semiconductor layer 209a; an n-type semiconductor layer 209b; a source / drain electrode layer 205; a source / drain electrode layer 206; 201 is produced.

ソース電極層又はドレイン電極層206に接続して画素電極層207を形成する。画素電極層207は、実施の形態2の第1の電極層113と同様な材料を用いることができ、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO)などを含む組成物により所定のパターンに形成し、焼成によって形成しても良い。 A pixel electrode layer 207 is formed in connection with the source or drain electrode layer 206. The pixel electrode layer 207 can be formed using a material similar to that of the first electrode layer 113 in Embodiment 2. When a transmissive liquid crystal display panel is manufactured, indium tin oxide (ITO), silicon oxide is used. It may be formed in a predetermined pattern by a composition containing indium tin oxide (ITSO) containing zinc, zinc oxide (ZnO), tin oxide (SnO 2 ), and the like, and may be formed by baking.

次に、画素電極層207及び薄膜トランジスタ201を覆うように、印刷法、ディスペンサ法、スピンコート法により、配向膜と呼ばれる絶縁層261を形成する。なお、絶縁層261は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材282を液滴吐出法により画素を形成した周辺の領域に形成する。 Next, an insulating layer 261 called an alignment film is formed by a printing method, a dispenser method, or a spin coating method so as to cover the pixel electrode layer 207 and the thin film transistor 201. Note that the insulating layer 261 can be selectively formed by a screen printing method or an offset printing method. Then, rubbing is performed. Subsequently, a sealant 282 is formed in a peripheral region where pixels are formed by a droplet discharge method.

その後、配向膜として機能する絶縁層263、カラーフィルタとして機能する着色層264、対向電極として機能する導電体層265、偏光板267が設けられた対向基板266とTFTを有する基板200とをスペーサ281を介して貼り合わせ、その空隙に液晶層262を設けることにより液晶表示装置を作製することができる。また基板200のTFTを有していない側にも偏光板268を形成する。シール材にはフィラーが混入されていても良く、さらに対向基板266には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板266を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。     After that, an insulating substrate 263 functioning as an alignment film, a colored layer 264 functioning as a color filter, a conductor layer 265 functioning as a counter electrode, a counter substrate 266 provided with a polarizing plate 267 and a substrate 200 having TFTs are connected to a spacer 281. And a liquid crystal layer 262 is provided in the gap, whereby a liquid crystal display device can be manufactured. A polarizing plate 268 is also formed on the side of the substrate 200 that does not have a TFT. A filler may be mixed in the sealing material, and a shielding film (black matrix) or the like may be formed on the counter substrate 266. Note that as a method for forming the liquid crystal layer, a dispenser type (dropping type) or a dip type (pumping type) in which liquid crystal is injected using a capillary phenomenon after the counter substrate 266 is bonded can be used.

スペーサは数μmの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これを所望の形状に加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。     The spacer may be provided by dispersing particles of several μm, but in this embodiment, a method of forming a resin film on the entire surface of the substrate and then processing it into a desired shape is adopted. After applying such a spacer material with a spinner, it is formed into a predetermined pattern by exposure and development processing. Further, it is cured by heating at 150 to 200 ° C. in a clean oven or the like. The spacers produced in this way can have different shapes depending on the conditions of exposure and development processing, but preferably, the spacers are columnar and the top is flat, so that the opposite substrate is When combined, the mechanical strength of the liquid crystal display device can be ensured. The shape can be a conical shape, a pyramid shape, or the like, and there is no particular limitation.

以上の工程で形成された表示装置内部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、CF、NF、CHFから選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。 A connection portion is formed to connect the inside of the display device formed by the above steps and an external wiring board. The insulator layer in the connection portion is removed by ashing using oxygen gas at or near atmospheric pressure. This treatment is performed using oxygen gas and one or more selected from hydrogen, CF 4 , NF 3 , and CHF 3 . In this step, in order to prevent damage and destruction due to static electricity, ashing is performed after sealing using the counter substrate. However, if there is little influence from static electricity, it may be performed at any timing. .

続いて、画素部と電気的に接続されている端子電極層287に、異方性導電体層285を介して、接続用の配線基板であるFPC286を設ける(図13(B)参照。)。FPC286は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。     Subsequently, an FPC 286 that is a wiring board for connection is provided over the terminal electrode layer 287 electrically connected to the pixel portion with an anisotropic conductive layer 285 interposed therebetween (see FIG. 13B). The FPC 286 plays a role of transmitting an external signal or potential. Through the above steps, a liquid crystal display device having a display function can be manufactured.

図13(A)に、液晶表示装置の上面図を示す。図13(A)で示すように、画素領域290、走査線駆動領域291a、走査線駆動領域291bが、シール材282によって、基板200と対向基板280との間に封止され、基板200上にICドライバによって形成された信号線駆動回路292が設けられている。駆動領域には薄膜トランジスタ283及び薄膜トランジスタ284を有する駆動回路が設けられている。     FIG. 13A shows a top view of a liquid crystal display device. As shown in FIG. 13A, the pixel region 290, the scan line drive region 291a, and the scan line drive region 291b are sealed between the substrate 200 and the counter substrate 280 by a sealant 282, and are formed on the substrate 200. A signal line driver circuit 292 formed by an IC driver is provided. A driving circuit including a thin film transistor 283 and a thin film transistor 284 is provided in the driving region.

本実施の形態における周辺駆動回路は、薄膜トランジスタ283はnチャネル型薄膜トランジスタであり、薄膜トランジスタ284は、pチャネル型薄膜トランジスタであり、薄膜トランジスタ283及び薄膜トランジスタ284で構成されるCMOSの回路が設けられている。     In the peripheral driver circuit in this embodiment, the thin film transistor 283 is an n-channel thin film transistor, the thin film transistor 284 is a p-channel thin film transistor, and a CMOS circuit including the thin film transistor 283 and the thin film transistor 284 is provided.

本実施の形態では、駆動回路領域において、CMOS構成を用いてインバーターとして機能させている。PMOSのみ、NMOSの構成の場合においては、一部のTFTのゲート電極層とソース電極層又はドレイン電極層とを接続させる。     In this embodiment mode, a CMOS structure is used in the drive circuit area to function as an inverter. In the case of the configuration of only PMOS and NMOS, the gate electrode layer and the source electrode layer or drain electrode layer of some TFTs are connected.

本実施の形態では、スイッチングTFTはシングルゲート構造としたが、ダブルゲート構造でもよく、より複数のマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と重畳する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。     In this embodiment mode, the switching TFT has a single gate structure, but may have a double gate structure or a plurality of multi-gate structures. In the case where a semiconductor is manufactured using a SAS or a crystalline semiconductor, an impurity region can be formed by adding an impurity imparting one conductivity type. In this case, the semiconductor layer may have impurity regions having different concentrations. For example, a region near the channel region of the semiconductor layer and a region overlapping with the gate electrode layer may be a low concentration impurity region, and a region outside the region may be a high concentration impurity region.

以上示したように、本実施の形態では、液滴吐出法を用いて基板上に直接的に各種の導電層、絶縁層を形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。 As described above, in the present embodiment, by forming various conductive layers and insulating layers directly on the substrate using a droplet discharge method, glass of the fifth generation or later in which one side exceeds 1000 mm. Even when a substrate is used, a display panel can be easily manufactured.

本発明により、必要な機能を有する所望な導電層、絶縁層を微細な加工で安定して形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。   According to the present invention, desired conductive layers and insulating layers having necessary functions can be stably formed by fine processing. In addition, there is little material loss, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態4)
本実施の形態では、本発明を適用したIPS(In−Plane−Switching)モードの液晶表示装置の例を示す。
(Embodiment 4)
In this embodiment mode, an example of an IPS (In-Plane-Switching) mode liquid crystal display device to which the present invention is applied is described.

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、MVA(Multi−domain Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCBモードなどを用いることができる。   The liquid crystal display module uses a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an MVA (Multi-domain Vertical Alignment) mode, an ASM (Axial Symmetrical Aligned Micro mode, etc.). Can do.

IPSモードは、液晶分子を基板に対してほぼ平行に配向させ、基板面に平行な電界を発生させることにより液晶分子を基板面内で回転させるため視野角特性が優れている。本実施の形態の液晶表示装置の上面図を図8に示す。   The IPS mode has excellent viewing angle characteristics because the liquid crystal molecules are rotated in the substrate plane by aligning the liquid crystal molecules substantially parallel to the substrate and generating an electric field parallel to the substrate surface. A top view of the liquid crystal display device of the present embodiment is shown in FIG.

図8の液晶表示装置は、ゲート電極層401、共通電極層402a、共通電極層402b、共通電極層402c、半導体層403、ソース電極層又はドレイン電極層404a、ソース電極層又はドレイン電極層404b、薄膜トランジスタ405、画素電極層406a、画素電極層406b、画素電極層406cを有している。   The liquid crystal display device in FIG. 8 includes a gate electrode layer 401, a common electrode layer 402a, a common electrode layer 402b, a common electrode layer 402c, a semiconductor layer 403, a source or drain electrode layer 404a, a source or drain electrode layer 404b, A thin film transistor 405, a pixel electrode layer 406a, a pixel electrode layer 406b, and a pixel electrode layer 406c are provided.

共通電極層402a、共通電極層402b、共通電極層402cは連続的に形成され、画素電極層406a、画素電極層406b、画素電極層406cも連続的に形成されている。本実施の形態は、共通電極層及び画素電極層に、本発明を用いている。よって、共通電極層402a、共通電極層402b、共通電極層402c、画素電極層406a、画素電極層406b、画素電極層406cを実施の形態1で示したように液滴吐出法により形成し、側端部に連続的な波状形状を有する形状となっている。   The common electrode layer 402a, the common electrode layer 402b, and the common electrode layer 402c are continuously formed, and the pixel electrode layer 406a, the pixel electrode layer 406b, and the pixel electrode layer 406c are also continuously formed. In this embodiment mode, the present invention is used for the common electrode layer and the pixel electrode layer. Therefore, the common electrode layer 402a, the common electrode layer 402b, the common electrode layer 402c, the pixel electrode layer 406a, the pixel electrode layer 406b, and the pixel electrode layer 406c are formed by a droplet discharge method as described in Embodiment 1, and the side The end has a continuous wavy shape.

側端部に連続的な波状形状を有する形状であると、屈曲点の上下方向で発生する電界の方向が異なり、そのため液晶分子の回転する方向が異なる。よって、視野角特性が向上する。本実施の形態の共通電極層及び画素電極層の波状形状は、微細な加工で作製することができる。よって視野角特性の向上により効果的である。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。     When the side end has a continuous wavy shape, the direction of the electric field generated in the vertical direction of the bending point is different, and therefore the direction of rotation of the liquid crystal molecules is different. Therefore, viewing angle characteristics are improved. The wavy shapes of the common electrode layer and the pixel electrode layer of this embodiment can be manufactured by fine processing. Therefore, it is more effective in improving viewing angle characteristics. In addition, there is little material loss, and cost reduction can be achieved. Therefore, a high-performance and highly reliable display device can be manufactured with high yield.

(実施の形態5)
本発明を用いた保護回路の一例について説明する。
(Embodiment 5)
An example of a protection circuit using the present invention will be described.

図6で示すように、外部回路と内部回路の間に保護回路2713を形成することができる。保護回路は、TFT、ダイオード、抵抗素子及び容量素子等から選択された1つ又は複数の素子によって構成されるものであり、保護回路を設けることで電位の急激な変動を防いで、素子の破壊又は損傷を防ぐことができ、信頼性が向上する。     As shown in FIG. 6, a protection circuit 2713 can be formed between the external circuit and the internal circuit. The protection circuit is composed of one or more elements selected from a TFT, a diode, a resistance element, a capacitance element, and the like. By providing the protection circuit, a sudden change in potential is prevented and the element is destroyed. Or damage can be prevented and reliability is improved.

本実施の形態で作製する保護回路は、本発明を用いて配線層の一部を、蛇行する形状に形成する。本実施の形態で作製される保護回路の配線層の例を、図7を用いて説明する。     In the protection circuit manufactured in this embodiment, part of the wiring layer is formed in a meandering shape by using the present invention. An example of a wiring layer of the protection circuit manufactured in this embodiment will be described with reference to FIGS.

図7(A)、(B)、(C)は実施の形態1で作製したように、曲がりくねり、蛇行した配線層となっている。図7(A)の配線層301a、配線層301b、配線層301c、配線層301dは蛇行した形状になっており、実施の形態1で示した様に一定の間隔を有して隣接する。     7A, 7 </ b> B, and 7 </ b> C are wiring layers meandering and meandering as manufactured in the first embodiment. The wiring layer 301a, the wiring layer 301b, the wiring layer 301c, and the wiring layer 301d in FIG. 7A have meandering shapes and are adjacent to each other with a certain interval as described in Embodiment Mode 1.

図7(B)、(C)は、配線層311、配線層321自体も、周辺に凹凸を有し、蛇行するような形状であり、なおかつ、矩形である。配線層を矩形に設けると、配線層間で容量を形成する。容量の大きさは、図7(B)、図7(C)で示すように、配線層間の間隔を適宜制御することで決定することができる。     In FIGS. 7B and 7C, the wiring layer 311 and the wiring layer 321 themselves are also uneven in the periphery, have a meandering shape, and are rectangular. When the wiring layer is provided in a rectangular shape, a capacitance is formed between the wiring layers. As shown in FIGS. 7B and 7C, the size of the capacitance can be determined by appropriately controlling the spacing between the wiring layers.

このように蛇行する形状、配線層が折れ曲がるように矩形であると、配線層の抵抗を高くすることができ、保護回路としての機能を果たす。静電気をブロックして静電破壊などの半導体装置への不良を防止することができる。保護回路は、本実施の形態に限定されず、TFTや容量、ダイオードなども適宜組み合わせて用いればよい。保護回路により、半導体装置の信頼性はさらに向上する。   When the meandering shape and the rectangular shape so that the wiring layer is bent in this way, the resistance of the wiring layer can be increased and the function as a protection circuit is achieved. It is possible to block static electricity and prevent defects in the semiconductor device such as electrostatic breakdown. The protective circuit is not limited to this embodiment mode, and a TFT, a capacitor, a diode, or the like may be used in appropriate combination. The reliability of the semiconductor device is further improved by the protection circuit.

本実施の形態は、実施の形態1乃至4とそれぞれ組み合わせて用いることが可能である。     This embodiment mode can be used in combination with each of Embodiment Modes 1 to 4.

(実施の形態6)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。実施の形態3で示した、液晶を用いる液晶表示モジュール、実施の形態2で示したEL素子を用いるEL表示モジュールを、図9(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。EL表示モジュールを用いると、ELテレビジョン装置を、液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
(Embodiment 6)
A television device can be completed with the display device formed according to the present invention. The liquid crystal display module using liquid crystal shown in Embodiment Mode 3 and the EL display module using the EL element shown in Embodiment Mode 2 are assembled in a housing as shown in FIGS. Thus, the television device can be completed. When an EL display module is used, an EL television device can be completed. When a liquid crystal display module is used, a liquid crystal television device can be completed. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

筐体2001に表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。 A display panel 2002 is incorporated in a housing 2001, and general television broadcasting is received by a receiver 2005, and connected to a wired or wireless communication network via a modem 2004 (one direction (from a sender to a receiver)). ) Or bi-directional (between the sender and the receiver, or between the receivers). The television device can be operated by a switch incorporated in the housing or a separate remote control device 2006, and the remote control device 2006 also includes a display unit 2007 for displaying information to be output. good.

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。   In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

図9(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、表示部2011、操作部であるリモコン装置2012、スピーカー部2013等を含む。本発明は、表示部2011の作製に適用される。図9(B)のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。 FIG. 9B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a display portion 2011, a remote control device 2012 that is an operation portion, a speaker portion 2013, and the like. The present invention is applied to manufacture of the display portion 2011. The television device in FIG. 9B is a wall-hanging type and does not require a large installation space.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Of course, the present invention is not limited to a television device, but can be applied to various uses such as a monitor for a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

(実施の形態7)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
(Embodiment 7)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図10に示す。   Such electronic devices include cameras such as video cameras and digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones or And an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as Digital Versatile Disc (DVD) and displaying the image). Examples thereof are shown in FIG.

図10(A)は、パーソナルコンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明は、表示部2103の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 10A illustrates a personal computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. The present invention is applied to manufacturing the display portion 2103. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図10(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示するが、本発明は、これら表示部A2203、表示部B2204の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。   FIG. 10B shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2201, a housing 2202, a display portion A 2203, a display portion B 2204, and a recording medium (DVD etc.) reading portion 2205. , An operation key 2206, a speaker portion 2207, and the like. The display portion A 2203 mainly displays image information, and the display portion B 2204 mainly displays character information. The present invention is applied to the manufacture of the display portion A 2203 and the display portion B 2204. When the present invention is used, a highly reliable high-quality image can be displayed even if the size is reduced and wiring and the like are refined.

図10(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明により作製される表示装置を表示部2304に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。 FIG. 10C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. By applying the display device manufactured according to the present invention to the display portion 2304, a highly reliable and high-quality image can be displayed even in a mobile phone that is downsized and wiring and the like are precise.

図10(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2409等を含む。本発明は、表示部2402に適用することができる。本発明により作製される表示装置を表示部2402に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   FIG. 10D illustrates a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control receiving portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, operation keys 2409, and the like. . The present invention can be applied to the display portion 2402. By applying the display device manufactured according to the present invention to the display portion 2402, a highly reliable and high-quality image can be displayed even with a video camera that is downsized and wiring and the like are precise. This embodiment mode can be freely combined with the above embodiment modes.

(実施の形態8)
本実施の形態では、無線チップ、無線タグ、無線IC、RFID、ICタグなどプロセッサ回路を有するチップにおいて、無線によるデータの受信や送信、又は双方向で送受信をするためのアンテナに本発明の導電層を用いる例を示す。
(Embodiment 8)
In this embodiment mode, in a chip having a processor circuit such as a wireless chip, a wireless tag, a wireless IC, an RFID, or an IC tag, the antenna according to the present invention is used as an antenna for wirelessly receiving or transmitting data or performing bidirectional transmission / reception. An example using layers is shown.

図5(A)に、本発明の半導体装置の一つであるプロセッサ回路を有するチップの一形態を、斜視図で示す。集積回路として、いろいろな信号処理機能を有する集合体であるプロセッサ、プロセッサをシステムとして有するシステムプロセッサを用いることができる。1101は集積回路、1105はアンテナに相当し、アンテナ1105は集積回路1101に接続されている。1103はカバー材としても機能する支持体、1104はカバー材に相当する。集積回路1101及びアンテナ1105は、支持体1103上に形成されており、カバー材1104は集積回路1101及びアンテナ1105を覆うように支持体1103と重なっている。なおカバー材1104は必ずしも用いる必要はないが、集積回路1101及びアンテナ1105をカバー材1104で覆うことで、プロセッサ回路を有するチップの機械的強度を高めることができる。     FIG. 5A is a perspective view showing one mode of a chip having a processor circuit which is one of the semiconductor devices of the present invention. As the integrated circuit, a processor which is an aggregate having various signal processing functions and a system processor having the processor as a system can be used. Reference numeral 1101 denotes an integrated circuit, 1105 denotes an antenna, and the antenna 1105 is connected to the integrated circuit 1101. Reference numeral 1103 denotes a support that also functions as a cover material, and 1104 corresponds to a cover material. The integrated circuit 1101 and the antenna 1105 are formed over the support 1103, and the cover material 1104 overlaps the support 1103 so as to cover the integrated circuit 1101 and the antenna 1105. Note that the cover material 1104 is not necessarily used, but the mechanical strength of the chip including the processor circuit can be increased by covering the integrated circuit 1101 and the antenna 1105 with the cover material 1104.

集積回路1101に用いられる半導体素子は、薄膜トランジスタ、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。 As a semiconductor element used for the integrated circuit 1101, a thin film transistor, a memory element, a diode, a photoelectric conversion element, a resistance element, a coil, a capacitor element, an inductor, or the like can be used.

集積回路1101は、上部、又は支持体1103と集積回路1101との間に、保護膜を設けることにより、集積回路1101が水分などに汚染されることなく、信頼性を向上させたプロセッサ回路を有するチップを提供することができる。保護膜としては、窒化珪素膜等のバリア機能をもつ膜を用いるとよい。   The integrated circuit 1101 has a processor circuit whose reliability is improved without being contaminated by moisture or the like by providing a protective film between the integrated circuit 1101 and the support 1103 and the integrated circuit 1101. A chip can be provided. As the protective film, a film having a barrier function such as a silicon nitride film may be used.

アンテナ1105における領域1102を拡大した上面図を図5(B)に示す。領域1102には、アンテナ1105a、アンテナ1105b、アンテナ1105c、アンテナ1105dが隣接するように設けられている。これらのアンテナ1105は、実施の形態1で示した方法を用い液滴吐出法により作製し、左右に蛇行するような形状となっている。一段階目に吐出する液滴の中心線と、2段階目に吐出する液滴の中心線を線幅方向にずらして形成するためである。隣接するアンテナ1105a、アンテナ1105b、アンテナ1105c、アンテナ1105dは、実施の形態1で示した様に、均一な間隔に、所望な形状で安定して形成することができる。このように形成されたアンテナ1105は、形状不良による電気的特性不良などが生じず信頼性が高い半導体装置を作製することができる。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。 A top view in which the region 1102 in the antenna 1105 is enlarged is illustrated in FIG. In the region 1102, an antenna 1105a, an antenna 1105b, an antenna 1105c, and an antenna 1105d are provided adjacent to each other. These antennas 1105 are manufactured by a droplet discharge method using the method shown in Embodiment Mode 1 and have a shape meandering left and right. This is because the center line of the liquid droplet ejected in the first stage and the center line of the liquid droplet ejected in the second stage are shifted in the line width direction. As shown in Embodiment Mode 1, the adjacent antenna 1105a, antenna 1105b, antenna 1105c, and antenna 1105d can be stably formed in a desired shape at uniform intervals. With the antenna 1105 formed in this manner, a highly reliable semiconductor device can be manufactured without causing poor electrical characteristics due to a defective shape. By forming the antenna by a droplet discharge method, the number of steps can be reduced, and the cost can be reduced accordingly.

アンテナの特性は、アンテナの形態に依存する。アンテナがリーダライタで共振したときに発生する起電力は、アンテナのコイルの周波数、巻数、面積等に依存し、起電力が高い時の周波数である共振周波数は、コイルのインダクタンス、容量に依存する。そしてコイルのインダクタンスは、コイルの大きさ、形状、巻き数、隣接するコイル間の距離など、コイルの形態に依存するからである。本発明を用いると、アンテナの形状を、より微細に加工できるため、アンテナの形状の自由度、選択性が向上する。よって、より、要求される機能に合わせた特性を有する半導体装置を作製することができる。 The characteristics of the antenna depend on the form of the antenna. The electromotive force generated when the antenna resonates with the reader / writer depends on the frequency, number of turns, area, etc. of the coil of the antenna, and the resonance frequency, which is the frequency when the electromotive force is high, depends on the inductance and capacitance of the coil. . This is because the coil inductance depends on the coil configuration such as the coil size, shape, number of turns, and distance between adjacent coils. When the present invention is used, the shape of the antenna can be processed more finely, so that the degree of freedom and selectivity of the antenna shape are improved. Thus, a semiconductor device having characteristics that match the required function can be manufactured.

本実施の形態では、集積回路と、集積回路の層間絶縁膜上に形成されたアンテナとを有する積層体を異なるカバー材で接着した例を示したが、これに限定されず、アンテナが形成されたカバー材と集積回路とを接着材で固定しても良い。このとき、異方性導電接着剤又は異方性導電フィルムを用いて、UV処理又は超音波処理を行うことで集積回路とアンテナとを接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。また、アンテナはプロセッサ回路を有するチップのサイズと必ずしも同等である必要はなく、より大きくてもよいし小さくてもよく適宜設定すればよい。また、信号の送受信は、無線などの電磁波、光などを用いることができる。 In this embodiment mode, an example in which a stacked body including an integrated circuit and an antenna formed over an interlayer insulating film of the integrated circuit is bonded with different cover materials is described; however, the present invention is not limited thereto, and an antenna is formed. The cover material and the integrated circuit may be fixed with an adhesive. At this time, the integrated circuit and the antenna are connected by performing UV treatment or ultrasonic treatment using an anisotropic conductive adhesive or an anisotropic conductive film, but the present invention is not limited to this method, and various Can be used. Further, the antenna is not necessarily equal to the size of the chip having the processor circuit, and may be larger or smaller and may be set as appropriate. For signal transmission / reception, radio waves such as electromagnetic waves and light can be used.

集積回路を支持体に直接形成し、カバー膜として窒化珪素等の緻密な膜で覆う構造としてもよく、剥離プロセスによって、集積回路を形成し、支持体とカバー材に接着する構造でもよい。支持体、カバー材は、プラスチック、有機樹脂、紙、繊維、カーボングラファイト等可とう性を有する材料を用いることができる。カバー材に生分解性樹脂を用いることにより、バクテリア等に分解され土壌に還元される。また、さらに、本実施の形態の集積回路は、シリコン、アルミニウム、酸素、窒素等で形成されているため、無公害性のプロセッサ回路を有するチップを形成することが可能である。また、カバー材に紙、繊維、カーボングラファイト等の焼却無公害素材を用いることにより、使用済みプロセッサ回路を有するチップの焼却、又は裁断することが可能である。また、これらの材料を用いたプロセッサ回路を有するチップは、焼却しても有毒ガスを発生しないため、無公害である。 The integrated circuit may be formed directly on the support and covered with a dense film such as silicon nitride as the cover film, or the integrated circuit may be formed by a peeling process and bonded to the support and the cover material. As the support and the cover material, materials having flexibility such as plastic, organic resin, paper, fiber, carbon graphite, and the like can be used. By using a biodegradable resin for the cover material, it is decomposed into bacteria and reduced to the soil. Furthermore, since the integrated circuit of this embodiment is formed using silicon, aluminum, oxygen, nitrogen, or the like, a chip having a pollution-free processor circuit can be formed. Further, by using an incineration-free pollution material such as paper, fiber, carbon graphite or the like for the cover material, it is possible to incinerate or cut a chip having a used processor circuit. Further, a chip having a processor circuit using these materials does not generate toxic gas even if it is incinerated, and is therefore pollution-free.

剥離プロセスによって形成された集積回路を支持体、カバー材に接着する場合、支持体、カバー材に挟まれた集積回路の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように形成するとよい。また、支持体、カバー材を重ねたときの厚さをdとしたとき、支持体、カバー材の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。また、支持体1103、第2のカバー材の厚さは10μm〜200μmであることが望ましい。さらに、集積回路1101の面積は5mm角(25mm)以下であり、望ましくは0.3mm角〜4mm角(0.09mm〜16mm)の面積を有するとよい。支持体1103、カバー材は、有機樹脂材料で形成すると、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した集積回路であると、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、集積回路と、支持体、カバー材とは空隙がないように、密着させることができるため、完成したプロセッサ回路を有するチップ自体も折り曲げに対して強い特性を有する。このような支持体、カバー材で囲われた集積回路は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。 When the integrated circuit formed by the peeling process is bonded to the support and the cover material, the thickness of the integrated circuit sandwiched between the support and the cover material is 5 μm or less, preferably 0.1 μm to 3 μm. It is good to form like this. Further, when the thickness when the support and the cover material are overlapped is defined as d, the thickness of the support and the cover material is preferably (d / 2) ± 30 μm, more preferably (d / 2) ± 10 μm. And The thickness of the support 1103 and the second cover material is desirably 10 μm to 200 μm. Furthermore, the area of the integrated circuit 1101 is 5 mm square (25 mm 2 ) or less, and desirably has an area of 0.3 mm square to 4 mm square (0.09 mm 2 to 16 mm 2 ). When the support 1103 and the cover material are formed of an organic resin material, they have a strong characteristic against bending. In addition, an integrated circuit formed by a separation process has stronger resistance to bending than a single crystal semiconductor. Since the integrated circuit, the support, and the cover material can be brought into close contact with each other so that there is no gap, the chip having the completed processor circuit itself has a strong characteristic against bending. Such an integrated circuit surrounded by a support and a cover material may be disposed on the surface or inside of another solid object, or may be embedded in paper.

本実施の形態は、上記の実施の形態1乃至8のいずれとも自由に組み合わせることができる。
(実施の形態9)
This embodiment mode can be freely combined with any of Embodiment Modes 1 to 8.
(Embodiment 9)

実施の形態8で示したように、本発明を用いてプロセッサ回路を有するチップ(無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。 As described in Embodiment 8, a semiconductor device functioning as a chip having a processor circuit (also referred to as a wireless chip, a wireless processor, a wireless memory, or a wireless tag) can be formed using the present invention. The semiconductor device of the present invention has a wide range of uses. For example, banknotes, coins, securities, certificates, bearer bonds, packaging containers, books, recording media, personal items, vehicles, foods, clothing It can be used in health supplies, daily necessities, medicines and electronic devices.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ90を設けることができる(図11(A)参照)。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ91を設けることができる(図11(B)参照)。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ97を設けることができる(図11(C)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ93を設けることができる(図11(D)参照)。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ94を設けることができる(図11(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指、プロセッサ回路を有するチップ95を設けることができる(図11(F)参照)。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ96を設けることができる(図11(G)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, and the like, and can be provided with a chip 90 having a processor circuit (see FIG. 11A). The certificate refers to a driver's license, a resident's card, and the like, and can be provided with a chip 91 having a processor circuit (see FIG. 11B). The vehicles refer to vehicles such as bicycles, ships, and the like, and can be provided with a chip 97 including a processor circuit (see FIG. 11C). Bearer bonds refer to stamps, gift cards, and various gift certificates. Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like, and can be provided with a chip 93 having a processor circuit (see FIG. 11D). Books refer to books, books, and the like, and can be provided with a chip 94 including a processor circuit (see FIG. 11E). The recording medium refers to DVD software, video tape, or the like, and can be provided with a chip 95 including a processor circuit (see FIG. 11F). Personal belongings refer to bags, glasses, and the like, and can be provided with a chip 96 including a processor circuit (see FIG. 11G). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (TV receivers, flat-screen TV receivers), mobile phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等にプロセッサ回路を有するチップを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にプロセッサ回路を有するチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にプロセッサ回路を有するチップを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。プロセッサ回路を有するチップの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。     Forgery can be prevented by providing a chip having a processor circuit on bills, coins, securities, certificates, bearer bonds, and the like. In addition, by installing chips with processor circuits in personal items such as packaging containers, books, recording media, personal items, foods, daily necessities, electronic devices, etc., the efficiency of inspection systems and rental store systems can be improved. Can be planned. By providing a chip having a processor circuit to vehicles, health supplies, medicines, and the like, counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicine. As a method for providing a chip having a processor circuit, the chip is provided on the surface of an article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.

また、本発明より形成することが可能なプロセッサ回路を有するチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるプロセッサ回路を有するチップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。 Further, by applying a chip having a processor circuit that can be formed according to the present invention to an object management or distribution system, the function of the system can be enhanced. For example, by reading information recorded on a chip having a processor circuit provided on a tag with a reader / writer provided on the side of the belt conveyor, information such as a distribution process and a delivery destination is read out. Package distribution can be performed easily.

本実施例では、ぬれ性が制御された表面を有する基板上に、本発明を用いてマスク層を作製した例を示す。     In this example, an example in which a mask layer is manufactured using the present invention over a substrate having a surface with controlled wettability is shown.

基板上に、加工される導電膜を2層積層し、その上にマスク層を形成した。導電膜を加工によって、2つの並列する導電層を形成することを想定し、マスク層を所望とする導電層の形状に作製する。     Two conductive films to be processed were stacked on the substrate, and a mask layer was formed thereon. Assuming that two parallel conductive layers are formed by processing the conductive film, the mask layer is formed into a desired shape of the conductive layer.

基板としてガラス基板を用い、TaNからなる第1の導電膜、Wからなる第2の導電膜を積層した。第2の導電膜上にFASを塗布法により形成し、マスク層の被形成領域のぬれ性を制御した。このぬれ性を制御された第2の導電膜表面に、液滴吐出法を用いてマスク層形成材料を含む液状の組成物を吐出した。基板は加熱しており、加熱温度は45度(℃)であった。マスク層形成材料を含む組成物の主成分は、ポリイミドであり、溶媒としてサーフロン、エチレングリコール−n−モノブチルエーテルを混合した。液滴の被形成領域に付着直後の液滴径は70μmであり、液滴のオーバーラップ(重なり)は20μmであった。作製されたマスク層の光学顕微鏡写真を図15(A)に示す。図15(A)に示すように、マスク層83とマスク層84が隣接して形成されている。     A glass substrate was used as the substrate, and a first conductive film made of TaN and a second conductive film made of W were laminated. FAS was formed on the second conductive film by a coating method, and the wettability of the formation region of the mask layer was controlled. A liquid composition containing a mask layer forming material was discharged onto the surface of the second conductive film whose wettability was controlled using a droplet discharge method. The substrate was heated and the heating temperature was 45 degrees (° C.). The main component of the composition containing the mask layer forming material is polyimide, and surflon and ethylene glycol-n-monobutyl ether were mixed as a solvent. The droplet diameter immediately after adhering to the droplet formation region was 70 μm, and the overlap of the droplets was 20 μm. An optical micrograph of the prepared mask layer is shown in FIG. As shown in FIG. 15A, a mask layer 83 and a mask layer 84 are formed adjacent to each other.

液滴の吐出方法について図15(B)を用いて詳しく述べる。図15(B)は模式図であり、形成されたマスク層と、被形成領域への液滴の付着直後の形状を模式的に図示してある。液滴の吐出は大きく分けて4段階で行われ、各段階の吐出によって付着した液滴は模式図の横に示すように、1段階目は左斜めの斜線が入った円形、2段階目は右斜めの斜線が入った円形、3段階目は一点鎖線で示された円形、4段階目は点線で示された円形となっている。また線85は1段階目に吐出された液滴の中心結んだ線を示し、線86は2段階目に吐出された液滴の中心結んだ線を示し、線87は3段階目に吐出された液滴の中心結んだ線を示し、線88は4段階目に吐出された液滴の中心結んだ線を示している。     A droplet discharge method will be described in detail with reference to FIG. FIG. 15B is a schematic diagram schematically illustrating the formed mask layer and the shape immediately after the droplets are attached to the formation region. The droplet discharge is roughly divided into four stages. As shown in the side of the schematic diagram, the first stage is a circle with an oblique diagonal line on the left, and the second stage is A circle with a diagonal line to the right is shown, the third stage is a circle indicated by a one-dot chain line, and the fourth stage is a circle indicated by a dotted line. A line 85 indicates a line connecting the centers of the droplets discharged in the first stage, a line 86 indicates a line connecting the centers of the droplets discharged in the second stage, and a line 87 is discharged in the third stage. A line connecting the centers of the droplets is shown, and a line 88 shows a line connecting the centers of the droplets discharged in the fourth stage.

各段階目ともに、同一段階で吐出する液滴同士は接しないように吐出される。本実施例では、同一段階で吐出する液滴の間隔は100μmである。また、3段階目、4段階目の吐出は、1段階目、2段階目で吐出された液滴間の中央に対応する各線87、線88上に、液滴の中心が位置するように吐出した。     In each stage, the droplets ejected in the same stage are ejected so as not to contact each other. In this embodiment, the interval between droplets ejected at the same stage is 100 μm. In the third stage and the fourth stage, ejection is performed so that the center of the droplet is positioned on each line 87 and line 88 corresponding to the center between the droplets ejected in the first stage and the second stage. did.

マスク層83、マスク層84とも一回の吐出により連続したマスク層が形成されるのではなく、2段階の吐出工程により連続したマスク層として形成される。本実施例では、マスク層83は、1段階目と3段階目の吐出工程によって形成され、マスク層84は2段階目と4段階目の吐出工程によって形成される。1段階目の吐出工程によって吐出される液滴は、線85上に中心を有し、3段階目の吐出工程によって吐出される液滴は、線87上に中心を有して吐出される。同様に2段階目の吐出工程によって吐出される液滴は、線86上に中心を有し、4段階目の吐出工程によって吐出される液滴は、線88上に中心を有して吐出される。1段階目と3段階目の吐出する液滴の中心を結ぶ線85と線87とは一定の15μmの間隔を有しており、線86と線88とも、間隔を15μm有している。よって、液滴の中心線がずれているのでマスク層83及びマスク層84は、側端部に連続する波状形状を有する蛇行した形状となる。     The mask layer 83 and the mask layer 84 are not formed as a continuous mask layer by one discharge, but as a continuous mask layer by a two-step discharge process. In this embodiment, the mask layer 83 is formed by the first-stage and third-stage ejection processes, and the mask layer 84 is formed by the second-stage and fourth-stage ejection processes. The liquid droplet ejected by the first stage ejection process has a center on the line 85, and the liquid droplet ejected by the third stage ejection process has a center on the line 87. Similarly, the droplet ejected by the second stage ejection process has a center on the line 86, and the droplet ejected by the fourth stage ejection process has a center on the line 88. The A line 85 and a line 87 connecting the centers of the droplets ejected in the first stage and the third stage have a constant interval of 15 μm, and both the line 86 and the line 88 have an interval of 15 μm. Therefore, since the center line of the droplet is shifted, the mask layer 83 and the mask layer 84 have a meandering shape having a wavy shape continuous to the side end portion.

本実施例では、隣り合うマスク層を形成する際、まず線85及び線86上に液滴の中心が位置するように液滴を吐出し、次に線85及び86から線幅方向にずれた場所にそれぞれ位置する線87及び線88上に液滴の中心が位置するように液滴を吐出している。よって、マスク層83、マスク層84が有する側端部の波状形状の凸部、凹部の位置もずれているので、マスク層83とマスク層84とは接することなく間隔を有して形成される。よって本実施例において、微細に加工された形状のマスク層を作製できることが確認できた。     In this embodiment, when forming adjacent mask layers, the droplets are first ejected so that the centers of the droplets are positioned on the lines 85 and 86, and then shifted from the lines 85 and 86 in the line width direction. The liquid droplets are ejected so that the center of the liquid droplet is positioned on the line 87 and the line 88 respectively located at the locations. Accordingly, since the positions of the wavy convex portions and the concave portions at the side end portions of the mask layer 83 and the mask layer 84 are also shifted, the mask layer 83 and the mask layer 84 are formed with an interval without contacting each other. . Therefore, in this example, it was confirmed that a finely processed mask layer could be produced.

このようなマスク層83、マスク層84を用いて第1の導電膜と第2の導電膜を加工すれば、狭い間隔を有して配置された、微細な形状に加工された導電層を形成することができる。導電層の間隔を狭めることが出来るので、この導電層をソース電極層、ドレイン電極層として用いればチャネル幅を狭くすることができる。従って、高速動作を行うことができる高性能、かつ高信頼性の半導体装置を作製することができる。作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。   When the first conductive film and the second conductive film are processed using the mask layer 83 and the mask layer 84 as described above, a conductive layer processed into a fine shape with a small interval is formed. can do. Since the distance between the conductive layers can be reduced, the channel width can be reduced by using the conductive layers as a source electrode layer and a drain electrode layer. Therefore, a high-performance and highly reliable semiconductor device capable of high-speed operation can be manufactured. Since defects due to shape defects are reduced at the time of manufacturing, the yield is improved and the productivity is increased.

本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明の表示装置を説明する上面図。FIG. 6 is a top view illustrating a display device of the present invention. 本発明の表示装置を説明する上面図。FIG. 6 is a top view illustrating a display device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の表示装置を説明する上面図。FIG. 6 is a top view illustrating a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明を用いた保護回路を説明する図。3A and 3B each illustrate a protection circuit using the present invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される半導体装置を示す図。1 is a diagram showing a semiconductor device to which the present invention is applied. 本発明に適用することのできる液滴吐出装置の構成を説明する図。2A and 2B illustrate a structure of a droplet discharge device that can be applied to the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 実施例1で作製した試料の実験データ。The experimental data of the sample produced in Example 1. 本発明の半導体装置を説明する上面図。FIG. 6 is a top view illustrating a semiconductor device of the present invention.

Claims (15)

第1の吐出工程により、第1の線を中心として間隔をあけて導電性材料を含む組成物からなる複数の第1の液滴を吐出し、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記導電性材料を含む組成物からなる複数の第2の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第2の液滴とが連続し蛇行している導電層を形成することを特徴とする半導体装置の作製方法。
In the first ejection step, a plurality of first droplets made of a composition containing a conductive material are ejected at intervals around the first line,
A composition comprising the conductive material centered around a second line having a constant interval and parallel to the first line between the plurality of first droplets by the second ejection step. By discharging a plurality of second droplets made of an object, a conductive layer in which the plurality of first droplets and the plurality of second droplets meander continuously is formed. A method for manufacturing a semiconductor device.
第1の吐出工程により、第1の線を中心として間隔をあけて導電性材料を含む組成物からなる複数の第1の液滴を吐出し、
前記複数の第1の液滴を乾燥させ、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記導電性材料を含む組成物からなる複数の第2の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第2の液滴とが連続し蛇行している導電層を形成することを特徴とする半導体装置の作製方法。
In the first ejection step, a plurality of first droplets made of a composition containing a conductive material are ejected at intervals around the first line,
Drying the plurality of first droplets;
A composition comprising the conductive material centered around a second line having a constant interval and parallel to the first line between the plurality of first droplets by the second ejection step. By discharging a plurality of second droplets made of an object, a conductive layer in which the plurality of first droplets and the plurality of second droplets meander continuously is formed. A method for manufacturing a semiconductor device.
請求項1又は請求項2において、前記蛇行している導電層はIPSモードに用いられる画素電極であることを特徴とする半導体装置の作製方法。   3. The method for manufacturing a semiconductor device according to claim 1, wherein the meandering conductive layer is a pixel electrode used in an IPS mode. 請求項1又は請求項2において、前記蛇行している導電層はIPSモードに用いられる共通電極であることを特徴とする半導体装置の作製方法。   3. The method for manufacturing a semiconductor device according to claim 1, wherein the meandering conductive layer is a common electrode used in an IPS mode. 第1の吐出工程により、導電膜上に、第1の線を中心として間隔をあけてマスク材料を含む組成物からなる複数の第1の液滴を吐出し、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記マスク材料を含む組成物からなる複数の第2の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第2の液滴とが連続し蛇行しているマスクを形成し、
前記マスクを用いて、前記導電膜を加工し、配線を形成することを特徴とする半導体装置の作製方法。
In the first ejection step, a plurality of first droplets made of a composition containing a mask material are ejected onto the conductive film with an interval around the first line,
A composition comprising the mask material centered around a second line having a constant interval and parallel to the first line between the plurality of first droplets by the second ejection step. Forming a mask in which the plurality of first droplets and the plurality of second droplets meander continuously, by discharging a plurality of second droplets comprising:
A method for manufacturing a semiconductor device, wherein the conductive film is processed using the mask to form a wiring.
第1の吐出工程により、導電膜上に、第1の線を中心として間隔をあけてマスク材料を含む組成物からなる複数の第1の液滴を吐出し、
前記複数の第1の液滴を乾燥させ、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記マスク材料を含む組成物からなる複数の第2の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第2の液滴とが連続し蛇行しているマスクを形成し、
前記マスクを用いて、前記導電膜を加工し、配線を形成することを特徴とする半導体装置の作製方法。
In the first ejection step, a plurality of first droplets made of a composition containing a mask material are ejected onto the conductive film with an interval around the first line,
Drying the plurality of first droplets;
A composition comprising the mask material centered around a second line having a constant interval and parallel to the first line between the plurality of first droplets by the second ejection step. Forming a mask in which the plurality of first droplets and the plurality of second droplets meander continuously, by discharging a plurality of second droplets comprising:
A method for manufacturing a semiconductor device, wherein the conductive film is processed using the mask to form a wiring.
請求項又は請求項において、前記配線は、容量配線層であることを特徴とする半導体装置の作製方法。 According to claim 5 or claim 6, wherein the wiring method for manufacturing a semiconductor device which is a capacitor wiring layer. ゲート電極層と、
前記ゲート電極層上に形成されるゲート絶縁層と、
前記ゲート絶縁層上に形成される半導体層と、
前記半導体層上に形成されるソース電極層及びドレイン電極層とを有する半導体装置の作製方法であって、
第1の吐出工程により、第1の線を中心として間隔をあけて導電性材料を含む組成物からなる複数の第1の液滴を吐出すると共に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記導電性材料を含む組成物からなる複数の第2の液滴を吐出し、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線及び前記第2の線の外側であり、かつ平行である第3の線を中心として前記導電性材料を含む組成物からなる複数の第3の液滴を吐出すると共に、前記複数の第2の液滴の間に、前記第1の線及び前記第2の線の外側であり、前記第3の線と異なる位置であり、かつ平行である第4の線を中心として前記導電性材料を含む組成物からなる複数の第4の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第3の液滴とが連続し蛇行している配線、及び前記複数の第2の液滴と前記複数の第4の液滴とが連続し蛇行している配線を、前記ソース電極層及びドレイン電極層として形成することを特徴とする半導体装置の作製方法。
A gate electrode layer;
A gate insulating layer formed on the gate electrode layer;
A semiconductor layer formed on the gate insulating layer;
A method for manufacturing a semiconductor device having a source electrode layer and a drain electrode layer formed on the semiconductor layer,
In the first ejection step, a plurality of first droplets made of a composition containing a conductive material are ejected at intervals around the first line, and at a certain distance from the first line. And discharging a plurality of second droplets made of a composition containing the conductive material around a second line that is parallel,
In the second ejection step, the conductive material is centered around the third line that is outside and parallel to the first line and the second line between the plurality of first droplets. A plurality of third droplets made of the composition containing the liquid droplets, and between the plurality of second droplets, outside the first line and the second line, By ejecting a plurality of fourth droplets made of the composition containing the conductive material around a fourth line that is different from the line and parallel to the plurality of first droplets, A wiring in which the plurality of third droplets meander continuously and a wiring in which the plurality of second droplets and the plurality of fourth droplets meander are connected to the source electrode. A method for manufacturing a semiconductor device, wherein the semiconductor device is formed as a layer and a drain electrode layer.
ゲート電極層と、
前記ゲート電極層上に形成されるゲート絶縁層と、
前記ゲート絶縁層上に形成される半導体層と、
前記半導体層上に形成されるソース電極層及びドレイン電極層とを有する半導体装置の作製方法であって、
前記半導体層上に導電層を形成した後、
第1の吐出工程により、第1の線を中心として間隔をあけてマスク材料を含む組成物からなる複数の第1の液滴を吐出すると共に、前記第1の線と一定の間隔を有し、かつ平行である第2の線を中心として前記マスク材料を含む組成物からなる複数の第2の液滴を吐出し、
第2の吐出工程により、前記複数の第1の液滴の間に、前記第1の線及び前記第2の線の外側であり、かつ平行である第3の線を中心として前記マスク材料を含む組成物からなる複数の第3の液滴を吐出すると共に、前記複数の第2の液滴の間に、前記第1の線及び前記第2の線の外側であり、前記第3の線と異なる位置であり、かつ平行である第4の線を中心として前記マスク材料を含む組成物からなる複数の第4の液滴を吐出することによって、前記複数の第1の液滴と前記複数の第3の液滴とが連続し蛇行している第1のマスク、及び前記複数の第2の液滴と前記複数の第4の液滴とが連続し蛇行している第2のマスクを形成し、
前記第1のマスク及び前記第2のマスクを用いて前記導電層をエッチングして、前記ソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
A gate electrode layer;
A gate insulating layer formed on the gate electrode layer;
A semiconductor layer formed on the gate insulating layer;
A method for manufacturing a semiconductor device having a source electrode layer and a drain electrode layer formed on the semiconductor layer,
After forming a conductive layer on the semiconductor layer,
The first discharge step discharges a plurality of first droplets made of a composition containing a mask material with a space around the first line, and has a constant distance from the first line. And ejecting a plurality of second droplets made of a composition containing the mask material around a second line that is parallel,
In the second ejection step, the mask material is formed between the plurality of first droplets with the third line outside the first line and the second line and being parallel to the center. A plurality of third droplets made of a composition containing the liquid droplets, and between the plurality of second droplets, outside the first line and the second line, and the third line The plurality of first droplets and the plurality of droplets are ejected around a fourth line that is in a different position and parallel to each other, and a plurality of fourth droplets made of the composition containing the mask material are ejected. A first mask in which the third droplets meander continuously and a second mask in which the plurality of second droplets and the plurality of fourth droplets meander continuously Forming,
A method for manufacturing a semiconductor device, wherein the conductive layer is etched using the first mask and the second mask to form the source electrode layer and the drain electrode layer.
請求項8又は請求項9において、前記ソース電極層及びドレイン電極層を一定の間隔を有して形成することを特徴とする半導体装置の作製方法。   10. The method for manufacturing a semiconductor device according to claim 8, wherein the source electrode layer and the drain electrode layer are formed with a certain interval. 請求項1乃至請求項4、及び請求項8のいずれか一項において、前記複数の第1の液滴が付着する領域に、前記導電性材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。   The process for controlling wettability with respect to the composition containing the conductive material is performed on a region to which the plurality of first droplets adhere, according to any one of claims 1 to 4 and claim 8. A method for manufacturing a semiconductor device. 請求項1乃至請求項4、請求項8、及び請求項11のいずれか一項において、前記複数の第2の液滴が付着する領域に、前記導電性材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。   12. The wettability with respect to the composition containing the conductive material is controlled in a region where the plurality of second droplets adhere to each other according to any one of claims 1 to 4, 8, and 11. A method for manufacturing a semiconductor device, characterized by performing the processing described above. 請求項5乃至請求項7、及び請求項9のいずれか一項において、前記複数の第1の液滴が付着する領域に、前記マスク材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。   The process for controlling wettability with respect to the composition containing the mask material is performed on a region to which the plurality of first droplets adhere, according to any one of claims 5 to 7 and claim 9. A method for manufacturing a semiconductor device. 請求項5乃至請求項7、請求項9、及び請求項13のいずれか一項において、前記複数の第2の液滴が付着する領域に、前記マスク材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。   The wettability with respect to the composition containing the mask material is controlled in a region where the plurality of second droplets adhere to each other according to any one of claims 5 to 7, 9, and 13. A method for manufacturing a semiconductor device, characterized in that treatment is performed. 請求項11乃至請求項14のいずれか一項において、前記ぬれ性を制御する処理として、フッ化炭素基を有する物質、又はシランカップリング剤を含む物質を形成することを特徴とする半導体装置の作製方法。   15. The semiconductor device according to claim 11, wherein a substance having a fluorocarbon group or a substance containing a silane coupling agent is formed as the treatment for controlling the wettability. Manufacturing method.
JP2006017052A 2005-01-28 2006-01-26 Method for manufacturing semiconductor device Expired - Fee Related JP4761981B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017052A JP4761981B2 (en) 2005-01-28 2006-01-26 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005022248 2005-01-28
JP2005022248 2005-01-28
JP2006017052A JP4761981B2 (en) 2005-01-28 2006-01-26 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006260488A Division JP5171003B2 (en) 2005-01-28 2006-09-26 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2006237587A JP2006237587A (en) 2006-09-07
JP2006237587A5 JP2006237587A5 (en) 2006-11-09
JP4761981B2 true JP4761981B2 (en) 2011-08-31

Family

ID=37044839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017052A Expired - Fee Related JP4761981B2 (en) 2005-01-28 2006-01-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4761981B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354724B2 (en) 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5023764B2 (en) * 2007-03-30 2012-09-12 ブラザー工業株式会社 Pattern forming method and pattern forming apparatus.
JP5167685B2 (en) * 2007-04-25 2013-03-21 セイコーエプソン株式会社 Method for manufacturing active matrix substrate and method for manufacturing electro-optical device
JP5223294B2 (en) * 2007-10-26 2013-06-26 株式会社リコー Method for producing organic thin film transistor
JP2009272511A (en) * 2008-05-09 2009-11-19 Mimaki Engineering Co Ltd Wiring forming apparatus, and wiring forming method
JP4697270B2 (en) 2008-07-14 2011-06-08 ソニー株式会社 Electronic device and manufacturing method thereof
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5552753B2 (en) 2008-10-08 2014-07-16 ソニー株式会社 Thin film transistor and display device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101820972B1 (en) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110099422A (en) * 2010-03-02 2011-09-08 삼성전자주식회사 Thin film transistor and method of manufacturing the same
JP2016201439A (en) * 2015-04-09 2016-12-01 ソニー株式会社 Flexible device
KR102485787B1 (en) 2016-12-23 2023-01-09 엘지디스플레이 주식회사 Array Substrate for Thin Film Transistor And Display Device Of The Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133691A (en) * 2001-10-22 2003-05-09 Seiko Epson Corp Method and device for forming film pattern, conductive film wiring, electro-optical device, electronic equipment, and non-contact card medium
JP4742487B2 (en) * 2003-05-09 2011-08-10 セイコーエプソン株式会社 Film pattern forming method

Also Published As

Publication number Publication date
JP2006237587A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP5707373B2 (en) Liquid crystal display
JP4761981B2 (en) Method for manufacturing semiconductor device
JP4777078B2 (en) Method for manufacturing semiconductor device
KR101165582B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4700484B2 (en) Method for manufacturing semiconductor device
JP5110785B2 (en) Method for manufacturing display device
JP5171003B2 (en) Semiconductor device
JP4777203B2 (en) Semiconductor device
JP4845491B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110503

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees