JP4755104B2 - LDPC code generation method, communication apparatus, and code string generation method - Google Patents

LDPC code generation method, communication apparatus, and code string generation method Download PDF

Info

Publication number
JP4755104B2
JP4755104B2 JP2006535064A JP2006535064A JP4755104B2 JP 4755104 B2 JP4755104 B2 JP 4755104B2 JP 2006535064 A JP2006535064 A JP 2006535064A JP 2006535064 A JP2006535064 A JP 2006535064A JP 4755104 B2 JP4755104 B2 JP 4755104B2
Authority
JP
Japan
Prior art keywords
ensemble
snr
parity check
check matrix
snr threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006535064A
Other languages
Japanese (ja)
Other versions
JPWO2006027897A1 (en
Inventor
繁 内田
晃 大塚
渉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2004/012830 external-priority patent/WO2006027818A1/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006535064A priority Critical patent/JP4755104B2/en
Publication of JPWO2006027897A1 publication Critical patent/JPWO2006027897A1/en
Application granted granted Critical
Publication of JP4755104B2 publication Critical patent/JP4755104B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、誤り訂正方式としてLDPC符号を採用する通信装置に関するものであり、特に、LDPC符号におけるパリティ検査行列の最適な次数アンサンブルを探索するLDPC符号生成方法および通信装置に関するものである。   The present invention relates to a communication apparatus that employs an LDPC code as an error correction method, and more particularly to an LDPC code generation method and a communication apparatus that search for an optimal order ensemble of a parity check matrix in an LDPC code.

下記非特許文献1では、多値変調方式に対する符号化方式として、マルチレベル符号化のレベル毎にLDPC(Low-Density-Parity-Check)符号を用いた方式が提案されている。ここでは、レベル毎のLDPC符号の最適化方法として、変調シンボルにマッピングされているビットの位置毎に初期値となる確率密度関数を求め、それを用いて「Density Evolution(密度発展法)」により各ビット位置に対するLDPC符号の最適な次数アンサンブル(パリティ検査行列の構造を示すものであり、パリティ検査行列の行または列の“1”の数を次数(重み)と表現する)を求めている。   Non-Patent Document 1 below proposes a scheme using an LDPC (Low-Density-Parity-Check) code for each level of multilevel coding as a coding scheme for the multilevel modulation scheme. Here, as an LDPC code optimization method for each level, a probability density function that is an initial value is obtained for each bit position mapped to a modulation symbol, and is used by “Density Evolution (density evolution method)”. The optimal degree ensemble of the LDPC code for each bit position (which indicates the structure of the parity check matrix and represents the number of “1” s in the rows or columns of the parity check matrix as the order (weight)) is obtained.

J.Hou, Paul H.Siegel, Laurence B.Milstein, and Henry D.Pfister, “Multilevel Coding with Low-Density Parity-Check Component Codes,2” Proceedings of IEEE Global Telecommunications Conference, San Antonio, TX, USA, November 25-29, 2001J. Hou, Paul H. Siegel, Laurence B. Milstein, and Henry D. Pfister, “Multilevel Coding with Low-Density Parity-Check Component Codes, 2” Proceedings of IEEE Global Telecommunications Conference, San Antonio, TX, USA, November 25-29, 2001

しかしながら、上記非特許文献1において提案されているマルチレベル符号化による方式では、変調シンボルにマッピングされるビット位置毎に、符号化器および復号器を用意する必要があり、回路規模が増大してしまう、という問題があった。   However, in the method based on multilevel encoding proposed in Non-Patent Document 1, it is necessary to prepare an encoder and a decoder for each bit position mapped to a modulation symbol, which increases the circuit scale. There was a problem that.

また、上記マルチレベル符号化による方式では、情報長を変調シンボルにマッピングされるビット数分毎に分割して符号化する必要があるが、一般にLDPC符号では、符号長が短くなると、特性が劣化する傾向にあることが知られている。   In the above multi-level coding method, it is necessary to divide and encode the information length for each bit number mapped to the modulation symbol. However, in the LDPC code, the characteristic deteriorates as the code length becomes shorter. It is known to tend to.

本発明は、上記に鑑みてなされたものであって、回路規模の増大を回避しつつ、1つのLDPC符号により多値変調方式に適した符号を生成することが可能なLDPC符号生成方法を得ることを目的とする。   The present invention has been made in view of the above, and obtains an LDPC code generation method capable of generating a code suitable for a multi-level modulation scheme with one LDPC code while avoiding an increase in circuit scale. For the purpose.

上述した課題を解決し、目的を達成するために、本発明にかかるLDPC符号生成方法は、多値変調方式に適用可能なLDPC符号生成方法であって、たとえば、変調シンボルのビット位置毎に受信信号の分布を分類した上で、SNRしきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの値)が最小となるようなパリティ検査行列の次数アンサンブル(行の重みと列の重みのアンサンブル)を探索する次数アンサンブル探索ステップと、前記探索結果として得られた次数アンサンブルに基づいて、パリティ検査行列、生成行列を生成する符号生成ステップと、を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, an LDPC code generation method according to the present invention is an LDPC code generation method applicable to a multi-level modulation method, for example, for each bit position of a modulation symbol. After classifying the signal distribution, the order ensemble of the parity check matrix that minimizes the SNR threshold value (the SNR value at which the bit error rate sharply decreases when the code length is sufficiently long) An order ensemble search step for searching a column weight ensemble), and a code generation step for generating a parity check matrix and a generation matrix based on the order ensemble obtained as the search result.

本発明にかかるLDPC符号生成方法においては、変調シンボルのビット位置毎に受信信号の分布を分類した上で、SNRしきい値が最小となるようなパリティ検査行列の次数アンサンブルを探索することとし、さらに、当該次数アンサンブルにしたがってパリティ検査行列および生成行列を生成することとしたので、1つのLDPC符号で多値変調方式に適した符号化を実現可能な通信システムを構築できる、という効果を奏する。   In the LDPC code generation method according to the present invention, after classifying the distribution of the received signal for each bit position of the modulation symbol, the order ensemble of the parity check matrix that minimizes the SNR threshold is searched. Furthermore, since the parity check matrix and the generation matrix are generated according to the order ensemble, it is possible to construct a communication system that can realize encoding suitable for the multi-level modulation scheme with one LDPC code.

図1は、LDPC符号化器/復号器を含む通信システムの構成を示す図である。FIG. 1 is a diagram showing a configuration of a communication system including an LDPC encoder / decoder. 図2は、「16QAM Gray Mapping」の一例を示す図である。FIG. 2 is a diagram illustrating an example of “16QAM Gray Mapping”. 図3は、マルチエッジタイプLDPC符号の次数アンサンブルの一例を示す図である。FIG. 3 is a diagram illustrating an example of an order ensemble of a multi-edge type LDPC code. 図4は、実施の形態1の次数アンサンブル探索方法を説明するための図である。FIG. 4 is a diagram for explaining the order ensemble search method according to the first embodiment. 図5は、実施の形態1の次数アンサンブル探索方法を説明するための図である。FIG. 5 is a diagram for explaining the order ensemble search method according to the first embodiment. 図6は、LDPC符号化器の構成例を示す図である。FIG. 6 is a diagram illustrating a configuration example of an LDPC encoder. 図7は、LDPC符号化器の構成例を示す図である。FIG. 7 is a diagram illustrating a configuration example of an LDPC encoder. 図8は、実施の形態2の次数アンサンブル探索方法を示すフローチャートである。FIG. 8 is a flowchart illustrating the order ensemble search method according to the second embodiment. 図9は、図8の手順による次数アンサンブルの探索結果の一例を示す図である。FIG. 9 is a diagram showing an example of the search result of the order ensemble according to the procedure of FIG. 図10は、図8の手順による次数アンサンブルの探索結果の一例を示す図である。FIG. 10 is a diagram illustrating an example of the search result of the order ensemble according to the procedure of FIG. 図11は、図3の次数アンサンブルから求めたSNRしきい値と、図8の手順で求めたSNRしきい値と、の比較結果を示す図である。FIG. 11 is a diagram showing a comparison result between the SNR threshold value obtained from the order ensemble of FIG. 3 and the SNR threshold value obtained by the procedure of FIG. 図12は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 12 is a diagram for explaining the LLR probability density function calculation process according to the third embodiment. 図13は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 13 is a diagram for explaining the calculation processing of the LLR probability density function according to the third embodiment. 図14は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 14 is a diagram for explaining the LLR probability density function calculation processing according to the third embodiment. 図15は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 15 is a diagram for explaining processing for calculating the LLR probability density function according to the third embodiment. 図16は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 16 is a diagram for explaining the LLR probability density function calculation process according to the third embodiment. 図17は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。FIG. 17 is a diagram for explaining the LLR probability density function calculation process according to the third embodiment. 図18は、LDPC符号化器/復号器を含む通信システムの実施の形態4の構成を示す図である。FIG. 18 is a diagram illustrating a configuration of a communication system including an LDPC encoder / decoder according to a fourth embodiment. 図19は、LDPC符号化器の構成例を示す図である。FIG. 19 is a diagram illustrating a configuration example of an LDPC encoder. 図20は、実施の形態4のLDPC符号生成方法の具体例を示す図である。FIG. 20 is a diagram illustrating a specific example of the LDPC code generation method according to the fourth embodiment. 図21は、実施の形態5の次数アンサンブルを探索方法を示す図である。FIG. 21 is a diagram illustrating an order ensemble search method according to the fifth embodiment. 図22は、LDGM構造のパリティ検査行列により符号化を実施する様子の一例を示す図である。FIG. 22 is a diagram illustrating an example of a state in which encoding is performed using a parity check matrix having an LDGM structure. 図23は、実施の形態5のパリティ検査行列生成処理を示す図である。FIG. 23 is a diagram illustrating parity check matrix generation processing according to the fifth embodiment. 図24は、実施の形態6における符号語Cから符号語C´への変換処理を示す図である。FIG. 24 is a diagram illustrating a conversion process from codeword C to codeword C ′ in the sixth embodiment. 図25は、実施の形態7における符号語Cから符号語C´への変換処理を示す図である。FIG. 25 is a diagram illustrating a conversion process from codeword C to codeword C ′ according to the seventh embodiment.

符号の説明Explanation of symbols

1 LDPC符号化器
2 変調器
3 通信路
4 復調器
5 LDPC復号器
6 通信路品質推定部
11,11a 符号化部
12 通信路種別推定部
13 次数アンサンブル算出部
14,14a LDPC符号生成部
DESCRIPTION OF SYMBOLS 1 LDPC encoder 2 Modulator 3 Communication path 4 Demodulator 5 LDPC decoder 6 Channel quality estimation part 11, 11a encoding part 12 Communication path type estimation part 13 Degree ensemble calculation part 14, 14a LDPC code generation part

以下に、本発明にかかるLDPC符号生成方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。   Embodiments of an LDPC code generation method according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態1.
まず、本実施の形態のLDPC符号生成方法を実現可能な符号化器の通信システム内の位置付けについて説明する。図1は、LDPC符号化器/復号器を含む通信システムの構成を示す図である。図1において、送信側の通信装置は、LDPC符号化器1と変調器2を含む構成とし、受信側の通信装置は、復調器4とLDPC復号器5を含む構成とする。
Embodiment 1 FIG.
First, the positioning of the encoder capable of realizing the LDPC code generation method of the present embodiment in the communication system will be described. FIG. 1 is a diagram showing a configuration of a communication system including an LDPC encoder / decoder. In FIG. 1, the transmission side communication device includes an LDPC encoder 1 and a modulator 2, and the reception side communication device includes a demodulator 4 and an LDPC decoder 5.

ここで、LDPC符号を採用する場合の符号化,復号の流れを簡単に説明する。送信側のLDPC符号化器1では、後述する本実施の形態のLDPC符号生成方法でk×nの生成行列G(k:情報長,n:符号語長)を生成する。そして、情報長kのメッセージ(m1,m2,…,mk)を受け取り、このメッセージおよび上記生成行列Gを用いて、下記(1)式のように、符号語Cを生成する。ただし、LDPC用のパリティ検査行列をHとした場合、生成行列Gは、GHT=0(Tは転置行列)、H(c1,c2,…,cnT=0を満たす行列となる。
C=(m1,m2,…,mk)G
=(c1,c2,…,cn) …(1)
Here, the flow of encoding and decoding when the LDPC code is employed will be briefly described. The LDPC encoder 1 on the transmission side generates a k × n generation matrix G (k: information length, n: codeword length) by the LDPC code generation method of the present embodiment described later. Then, a message (m 1 , m 2 ,..., M k ) having an information length k is received, and a code word C is generated using the message and the generation matrix G as shown in the following equation (1). However, when the parity check matrix for LDPC is H, the generator matrix G is a matrix satisfying GH T = 0 (T is a transposed matrix), H (c 1 , c 2 ,..., C n ) T = 0. Become.
C = (m 1 , m 2 ,..., M k ) G
= (C 1 , c 2 ,..., C n ) (1)

そして、変調器2では、LDPC符号化器1で生成した符号語Cに対して、多値PSK,多値QAMなどの多値数が2以上の変調方式によりデジタル変調を行い、その変調信号を、通信路3を介して受信側に送信する。   Then, the modulator 2 digitally modulates the code word C generated by the LDPC encoder 1 by a modulation method having a multi-value number of 2 or more such as multi-value PSK, multi-value QAM, and the like. And transmitted to the receiving side via the communication path 3.

一方、受信側では、復調器4が、通信路3を介して受け取った変調信号に対して、多値PSK,多値QAMなどのデジタル復調を行い、さらに、LDPC復号器5が、復調結果となる対数尤度比(LLR:Log Likelihood Ratio)に対して、「sum−productアルゴリズム」による繰り返し復号を実施し、推定結果(もとのm1,m2,…,mkに対応)を出力する。On the other hand, on the receiving side, the demodulator 4 performs digital demodulation such as multi-level PSK and multi-level QAM on the modulated signal received via the communication path 3, and the LDPC decoder 5 The log likelihood ratio (LLR) is iteratively decoded by the “sum-product algorithm”, and the estimation results (corresponding to the original m 1 , m 2 ,..., M k ) are output. To do.

つづいて、多値変調において、変調信号から得られる復調結果の誤り特性について説明する。多値変調では、変調点への“0”、“1”のマッピング方法により、ビット位置毎の誤り確率が異なる。図2に示す「16QAM Gray Mapping」の例を用いて説明する。まず、1bit目について注目すると、I成分を固定した場合に、Q成分の値は全て同じ値となる。従って、誤り確率を考慮する際にはI成分のみを考慮することになる。そこで、送信信号として“0”を送信した場合に、受信信号が“0”である確率(正しい信号が得られる確率)および“1”である確率(誤った信号が得られる確率)を求めると、それぞれ下記(2)式、(3)式のようになる。
p(y|x=−3)+p(y|x=−1) …(2)
p(y|x=+1)+p(y|x=+3) …(3)
ただし、xは送信信号を表し、yは受信信号を表し、p(y|x)は、送信信号がxのときに通信路3を通して受信した受信信号がyである確率を示す。
Next, an error characteristic of a demodulation result obtained from a modulation signal in multilevel modulation will be described. In multilevel modulation, the error probability for each bit position differs depending on the mapping method of “0” and “1” to the modulation point. This will be described using an example of “16QAM Gray Mapping” shown in FIG. First, focusing on the first bit, when the I component is fixed, the values of the Q component are all the same value. Therefore, only the I component is considered when considering the error probability. Therefore, when “0” is transmitted as the transmission signal, the probability that the received signal is “0” (the probability that a correct signal is obtained) and the probability that it is “1” (the probability that an incorrect signal is obtained) are obtained. Respectively, the following equations (2) and (3) are obtained.
p (y | x = -3) + p (y | x = -1) (2)
p (y | x = + 1) + p (y | x = + 3) (3)
However, x represents a transmission signal, y represents a reception signal, and p (y | x) represents a probability that the reception signal received through the communication path 3 is y when the transmission signal is x.

つぎに、2bit目について注目すると、送信信号が“0”と“1”で誤り確率が異なるため、それぞれで考える必要がある。すなわち、送信信号として“0”を送信した場合に、受信信号が“0”である確率(正しい信号が得られる確率)および“1”である確率(誤った信号が得られる確率)を求めると、それぞれ下記(4)式、(5)式のようになり、一方で、送信信号として“1”を送信した場合に、受信信号が“1”である確率(正しい信号が得られる確率)および“0”である確率(誤った信号が得られる確率)を求めると、それぞれ下記(4)式、(5)式のようになる。
p(y|x=−3)+p(y|x=+3) …(4)
p(y|x=−1)+p(y|x=+1) …(5)
Next, paying attention to the second bit, since the transmission signal is “0” and “1” and the error probabilities are different, it is necessary to consider each. That is, when “0” is transmitted as the transmission signal, the probability that the received signal is “0” (the probability that a correct signal is obtained) and the probability that it is “1” (the probability that an incorrect signal is obtained) are obtained. The following equations (4) and (5) are obtained respectively. On the other hand, when “1” is transmitted as the transmission signal, the probability that the reception signal is “1” (the probability that a correct signal is obtained) and When the probability of “0” (probability of obtaining an incorrect signal) is obtained, the following equations (4) and (5) are obtained, respectively.
p (y | x = -3) + p (y | x = + 3) (4)
p (y | x = -1) + p (y | x = + 1) (5)

また、3bit目,4bit目については、Q成分を固定した場合に、I成分の値は全て同じ値となるため、1bit目、2bit目と同様に誤り確率を考えることができる。   For the third bit and the fourth bit, when the Q component is fixed, the values of the I component are all the same value, so the error probability can be considered in the same way as the first bit and the second bit.

以上のとおり、変調シンボルのビット位置毎に誤り確率が異なるため、それを考慮することで、より性能の高い符号を生成できる可能性がある。   As described above, since the error probability is different for each bit position of the modulation symbol, there is a possibility that a code with higher performance can be generated by considering it.

つづいて、マルチエッジタイプのLDPC符号について説明する。マルチエッジタイプLDPC符号は、文献「T.Richardson, and R.Urbanke,“Modern Coding Theory,” available at http://lthcwww.epfl.ch/papers/ics.ps」により提案されているLDPC符号であり、受信信号の分布を分類し、それを符号構成に反映することができる。   Next, the multi-edge type LDPC code will be described. The multi-edge type LDPC code is an LDPC code proposed by the document “T. Richardson, and R. Urbanke,“ Modern Coding Theory, ”available at http://lthcwww.epfl.ch/papers/ics.ps”. Yes, the received signal distribution can be classified and reflected in the code structure.

図3は、上記文献に示されるマルチエッジタイプLDPC符号の次数アンサンブル例を示す図である。図3のbの列において,1列目は消失確率1のBEC(Binary Erasure Channel),2列目はAWGN(Additive White Gaussian Noise)channelの次数を示す。なお、dの列はバリアブルノードとチェックノード間の各エッジタイプの次数を示し、vb,dはb,dで示されるバリアブルノードの割合を示し、udはdで示されるチェックノードの割合を示す。FIG. 3 is a diagram illustrating an example of an order ensemble of the multi-edge type LDPC code disclosed in the above document. In the column b of FIG. 3, the first column shows the BEC (Binary Erasure Channel) with an erasure probability of 1, and the second column shows the order of AWGN (Additive White Gaussian Noise) channel. Incidentally, the column of d indicates the order of each edge type between a variable node and a check node, v b, d represents the ratio of variable nodes indicated b, and d, the ratio of the check nodes u d represented by d Indicates.

この例で示されるような次数アンサンブルに対して、上記文献に記載された「Density Evolurion(密度発展法)」の手法で解析を行うことにより、SNRしきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの平均的な値)が求められる。このSNRしきい値が最小となる次数アンサンブルを探索し、その次数アンサンブルに基づいて符号を構成することにより、性能の高い符号を得ることができる。   By analyzing the order ensemble as shown in this example by the method of “Density Evolution” described in the above document, the SNR threshold (when the code length is sufficiently long) The average value of the SNR at which the bit error rate falls steeply) is obtained. By searching for an order ensemble that minimizes the SNR threshold and constructing a code based on the order ensemble, a high-performance code can be obtained.

つづいて、上記の説明を前提として、本実施の形態のLDPC符号生成方法、詳細には次数アンサンブル探索方法について説明する。図4および図5は、本実施の形態の次数アンサンブル探索方法を説明するための図である。なお、本実施の形態では、具体例として、図2の「16QAM Gray Mapping」の例を用いているが、M値QAMかつ「Gray Mapping」に限るものではなく、M値QAM以外の多値変調、「Gray Mapping」以外のマッピング方法についても同様に適用可能である。また、本実施の形態では、通信路がAWGNの場合について説明しているが、これに限らない。   Next, on the premise of the above description, the LDPC code generation method of the present embodiment, specifically, the order ensemble search method will be described. FIG. 4 and FIG. 5 are diagrams for explaining the order ensemble search method of the present embodiment. In the present embodiment, as a specific example, the example of “16QAM Gray Mapping” in FIG. 2 is used. However, the present invention is not limited to M-value QAM and “Gray Mapping”, and is not limited to M-value QAM. , Mapping methods other than “Gray Mapping” are also applicable. Moreover, although this Embodiment has demonstrated the case where a communication path is AWGN, it is not restricted to this.

まず、LDPC符号化器1では、変調シンボルのビット位置毎に受信信号の分布を分類した上で、パリティ検査行列の次数アンサンブルを探索する(図4、ステップS1)。たとえば、図5に示すように、図3の次数アンサンブルに対して、変調シンボルのビット位置毎にbの列のAWGNを分割する。この際、各ビット位置の割合が等しくなるように、すなわち、分割した受信信号の分布に対してvb,dの和が等しくなるようにする(制約条件)。また、上記制約条件以外に、たとえば、パリティ検査行列Hの右斜め上三角の領域を“0”に設定するために次数の割合の一部を固定する、等の制約条件を追加することとしてもよい。なお、1bit目と3bit目、2bit目と4bit目、でまとめている理由については後述する。First, the LDPC encoder 1 classifies the received signal distribution for each bit position of the modulation symbol, and then searches for the order ensemble of the parity check matrix (FIG. 4, step S1). For example, as shown in FIG. 5, the AWGN in the column b is divided for each bit position of the modulation symbol with respect to the order ensemble of FIG. At this time, the ratio of each bit position is made equal, that is, the sum of v b, d is made equal to the distribution of the divided received signals (constraint condition). In addition to the above-described constraint conditions, for example, a constraint condition such as fixing a part of the order ratio in order to set the diagonally upper right triangular area of the parity check matrix H to “0” may be added. Good. The reason why the 1-bit, 3-bit, 2-bit, and 4-bit are summarized will be described later.

つぎに、LDPC符号化器1では、SNRしきい値を探索するための探索範囲を指定するため、探索範囲上限,下限に、予め決められた初期値(探索範囲として十分な範囲と考えられる値)を代入する(ステップS2)。そして、SNRの探索上限と探索下限の平均値を計算する(ステップS3)。   Next, since the LDPC encoder 1 designates a search range for searching for the SNR threshold value, predetermined initial values (values considered to be a sufficient range as a search range) are set as upper and lower search ranges. ) Is substituted (step S2). Then, the average value of the search upper limit and the search lower limit of SNR is calculated (step S3).

つぎに、LDPC符号化器1では、上記で計算された平均値(入力SNR)を入力として、変調シンボルのビット位置毎にLLRの確率密度関数を生成する(ステップS4)。図2に示す「16QAM Gray Mapping」の例で、1bit目のLLRは、上記(2)式、(3)式より(6)式のように求められる。そして、送信信号"0"に対する受信信号の確率密度関数を考慮し、上記(6)式のLLRに対して確率密度関数を求める。   Next, the LDPC encoder 1 receives the average value (input SNR) calculated above and generates an LLR probability density function for each bit position of the modulation symbol (step S4). In the example of “16QAM Gray Mapping” shown in FIG. 2, the 1-bit LLR is obtained from the above equations (2) and (3) as in equation (6). Then, the probability density function of the received signal with respect to the transmission signal “0” is considered, and the probability density function is obtained for the LLR in the above equation (6).

Figure 0004755104
Figure 0004755104

また、2bit目については上述した通り、送信信号が“0”と“1”の場合で誤り確率が異なるため、送信信号が“0”の場合は、1bit目と同様にLLRの確率密度関数を求めるが、送信信号が“1”の場合については、図2におけるマッピングの“0”と“1”を置き換えてLLRを求め、LLRの確率密度関数を求める。そして、その2つの確率密度関数を平均することで2bit目のLLRの確率密度関数を求める。   As described above, since the error probability differs between the second bit when the transmission signal is “0” and “1”, when the transmission signal is “0”, the probability density function of the LLR is expressed as in the first bit. In the case where the transmission signal is “1”, the LLR is obtained by replacing “0” and “1” in the mapping in FIG. 2, and the probability density function of the LLR is obtained. Then, by averaging the two probability density functions, the probability density function of the second bit LLR is obtained.

また、3bit目、4bit目については、それぞれ1bit目,2bit目と全く同じ確率密度関数を求めることになるため、LLRの確率密度関数の分類としては、1,3bit目、2,4bit目で2つに分類する。   In addition, since the probability density functions for the third bit and the fourth bit are calculated exactly the same as those for the first bit and the second bit, respectively, the classification of the LLR probability density functions is 2 for the first, third bit, and second and fourth bits. Classify.

つぎに、LDPC符号化器1では、ステップS1で生成した次数アンサンブル、およびステップS4で生成したLLRの確率密度関数、を入力として、「Density Evolution」を実行する(ステップS5)。   Next, the LDPC encoder 1 executes “Density Evolution” with the order ensemble generated in step S1 and the LLR probability density function generated in step S4 as inputs (step S5).

つぎに、LDPC符号化器1では、「Density Evolution」を実行した結果として、繰り返し処理により更新されたLLRの確率密度関数が無限大方向に発散するかどうかを判定する(ステップS6)。たとえば、発散する場合は(ステップS6,Yes)、SNRしきい値は上記入力SNR(平均値)よりもさらに小さい方向に存在すると判断できるため、SNRの探索上限を上記入力SNRで更新する(ステップS7)。一方、発散しない場合は(ステップS6,No)、SNRしきい値は上記入力SNRよりも大きい方向に存在すると判断できるため、SNRの探索下限を上記入力SNRで更新する(ステップS8)。   Next, the LDPC encoder 1 determines whether or not the probability density function of the LLR updated by the iterative process diverges in an infinite direction as a result of executing “Density Evolution” (step S6). For example, when diverging (step S6, Yes), since it can be determined that the SNR threshold exists in a direction smaller than the input SNR (average value), the search upper limit of SNR is updated with the input SNR (step S7). On the other hand, if it does not diverge (step S6, No), it can be determined that the SNR threshold value is present in a direction larger than the input SNR, and therefore the search lower limit of SNR is updated with the input SNR (step S8).

つぎに、LDPC符号化器1では、SNRの探索上限からSNRの探索下限を引き、事前に規定した精度以下になった場合(所望の精度に達した場合)に(ステップS9,Yes)、SNRしきい値探索処理ループ(ステップS3〜S9)を抜けて、SNRの探索上限と探索下限の平均を計算することによりSNRしきい値(SNRの限界値)を求める(ステップS10)。一方、設定した精度に達していない場合は(ステップS9,No)、SNRしきい値探索処理ループを再度実行する。   Next, in the LDPC encoder 1, when the SNR search lower limit is subtracted from the SNR search upper limit and the accuracy becomes equal to or lower than a predetermined accuracy (when a desired accuracy is reached) (step S9, Yes), the SNR The SNR threshold value (SNR limit value) is obtained by calculating the average of the search upper limit and the search lower limit of the SNR through the threshold search processing loop (steps S3 to S9) (step S10). On the other hand, when the set accuracy has not been reached (No at Step S9), the SNR threshold value search processing loop is executed again.

つぎに、LDPC符号化器1では、上記で求められたSNRしきい値が十分に良好なSNRしきい値であるかどうかを判断する(ステップS10:特定のしきい値以上の値であるか、特定の探索回数に対して最も良好な値であるか、等の判断処理を行う)。たとえば、十分に良好なSNRしきい値が得られている場合は(ステップS10,Yes)、その値をSNRしきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの平均的な値)として決定し、SNRしきい値が最小となる次数アンサンブルを出力する。一方、十分に良好なSNRしきい値が得られていない場合は(ステップS10,No)、ステップS1に戻って、別の次数アンサンブルに対するSNRしきい値探索処理(ステップS1〜ステップS11)を実行するか、または終了するか、を決める。なお、ステップS1に戻って別の次数アンサンブルを生成する場合には、上記の探索過程において、その時点の次数アンサンブルに対して、たとえば、R.Storn等が提案している「Differential Evolution(R.Storn, and K.Price, “Differential Evolution - A simple and efficient adaptive scheme for global optimization over continuous spaces,” Technical Report TR-95-012, ICSI)等の最適化手法を使用して、新たな次数アンサンブルを生成する。   Next, the LDPC encoder 1 determines whether or not the SNR threshold value obtained above is a sufficiently good SNR threshold value (step S10: is the value equal to or greater than a specific threshold value)? And determining whether the value is the best value for a specific number of searches). For example, if a sufficiently good SNR threshold value is obtained (step S10, Yes), the value is set as the SNR threshold value (the average of the SNRs where the bit error rate drops sharply when the code length is sufficiently long). The order ensemble with the smallest SNR threshold is output. On the other hand, when a sufficiently good SNR threshold value is not obtained (No at Step S10), the process returns to Step S1 and the SNR threshold value search process (Steps S1 to S11) for another order ensemble is executed. Decide whether to end or end. When returning to step S1 and generating another order ensemble, in the above search process, for example, “Differential Evolution (R. Storn, and K. Price, “Differential Evolution-A simple and efficient adaptive scheme for global optimization over continuous spaces,” Technical Report TR-95-012, ICSI), etc. Generate.

そして、上記のように得られた次数アンサンブルに基づいて、たとえば、特開2003−198383号公報に記載されたユークリット幾何符号を用いた手法によりパリティ検査行列Hを生成し、生成行列Gを生成する。なお、LDPC符号を生成する際には、変調シンボルのビット位置毎に受信信号の分布を分類していない、たとえば、図3のような従来の次数アンサンブルに基づいて、従来の方法によりパリティ検査行列Hを生成し、変調シンボルのビット位置毎に受信信号の分布を分類している図5の次数アンサンブルに基づいて、パリティ検査行列Hの列を並び替えることとしてもよい。   Then, based on the order ensemble obtained as described above, for example, a parity check matrix H is generated by a technique using Euclidean geometric codes described in Japanese Patent Laid-Open No. 2003-198383, and a generation matrix G is generated. . When generating the LDPC code, the parity check matrix is not classified by the conventional method, for example, based on the conventional order ensemble as shown in FIG. 3, in which the distribution of the received signal is not classified for each bit position of the modulation symbol. H may be generated, and the columns of the parity check matrix H may be rearranged based on the order ensemble of FIG. 5 in which the received signal distribution is classified for each bit position of the modulation symbol.

このように、本実施の形態においては、変調シンボルのビット位置毎に受信信号の分布を分類した上で、SNRしきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの平均的な値)が最小となるような次数アンサンブルを探索することとし、さらに、SNRしきい値が最小となる次数アンサンブルにしたがってパリティ検査行列および生成行列を生成することとした。これにより、1つのLDPC符号で多値変調方式に適した符号化を実現可能な通信システムを構築できる。   As described above, in the present embodiment, the distribution of the received signal is classified for each bit position of the modulation symbol, and then the SNR threshold value (SNR of which the bit error rate sharply drops when the code length is sufficiently long). The order ensemble with the smallest (average value) is searched, and the parity check matrix and the generation matrix are generated according to the order ensemble with the smallest SNR threshold. Thereby, it is possible to construct a communication system capable of realizing encoding suitable for the multi-level modulation scheme with one LDPC code.

なお、本実施の形態では、上記方法により生成されたLDPC符号を、たとえば、図6のように、LDPC符号化器1内の符号化部11に直接持たせることとしてもよい。また、たとえば、図7のように、LDPC符号化器1内の通信路種別推定部12内で、AWGNチャネル,レイリーフェージングチャネル等のモデルとなる通信路種別を推定した上で、本実施の形態のLDPC符号生成方法により、次数アンサンブル算出部13、LDPC符号生成部14にてリアルタイムにLDPC符号を生成することとしてもよい。この場合、生成されたパリティ検査行列H,生成行列Gを符号化部11aに入力し、さらに、パリティ検査行列Hについては符号化部11aを通して受信側に送信する。   In the present embodiment, the LDPC code generated by the above method may be directly provided to the encoding unit 11 in the LDPC encoder 1 as shown in FIG. 6, for example. Further, for example, as shown in FIG. 7, the channel type estimation unit 12 in the LDPC encoder 1 estimates a channel type serving as a model such as an AWGN channel, a Rayleigh fading channel, and the like. With the LDPC code generation method, the order ensemble calculation unit 13 and the LDPC code generation unit 14 may generate the LDPC code in real time. In this case, the generated parity check matrix H and generation matrix G are input to the encoding unit 11a, and the parity check matrix H is transmitted to the receiving side through the encoding unit 11a.

また、本実施の形態のLDPC符号生成方法は、マルチエッジタイプLDPC符号に限らず、イレギュラーLDPC符号の次数アンサンブルに適用することも可能である。下記(7)式、(8)式は、それぞれバリアブルノード,チェックノードの次数配分の生成関数を示している。ただし、λi,ρiはそれぞれ次数iのバリアブルノードとチェックノードに属するエッジ(パリティ検査行列Hの“1”をエッジと表現する)の比率を表し、dlはバリアブルノードの最大次数であり、drはチェックノードの最大次数である。Further, the LDPC code generation method of the present embodiment is not limited to the multi-edge type LDPC code, but can also be applied to the order ensemble of an irregular LDPC code. Equations (7) and (8) below show the order distribution generation functions of the variable node and the check node, respectively. Where λ i and ρ i represent the ratio of the variable node of degree i and the edge belonging to the check node (representing “1” of the parity check matrix H as an edge), and d l is the maximum degree of the variable node. , Dr is the maximum degree of the check node.

Figure 0004755104
Figure 0004755104

Figure 0004755104
Figure 0004755104

そして、上記(7)式、(8)式に対応して、たとえば、変調シンボルのビット位置k毎にλi,ρiを分類したλi k,ρi kに基づいて、下記(9)式、(10)式のようにそれぞれバリアブルノード,チェックノードの次数配分の生成関数を表現し、さらに、変調シンボルのビット位置毎にLLRの確率密度関数を分けた上で、本実施の形態のLDPC符号生成方法によりSNRが最小となる次数アンサンブルを求め、LDPC符号を生成する。Corresponding to the above equations (7) and (8), for example, based on λ i k and ρ i k obtained by classifying λ i and ρ i for each bit position k of the modulation symbol, the following (9) Expression functions of variable nodes and check nodes are expressed as in Expression (10), and the probability density function of LLR is divided for each bit position of the modulation symbol. An order ensemble that minimizes the SNR is obtained by the LDPC code generation method, and an LDPC code is generated.

Figure 0004755104
Figure 0004755104

Figure 0004755104
Figure 0004755104

実施の形態2.
実施の形態2では、前述の実施の形態1のLDPC符号生成方法においてSNRしきい値が十分に小さい次数アンサンブルを検索する際に、処理を2段階に分割することにより、検索に必要な計算時間を短縮する。なお、本実施の形態の通信システムの構成については、前述した実施の形態1の図1と同様である。
Embodiment 2. FIG.
In the second embodiment, when searching for an order ensemble having a sufficiently small SNR threshold in the LDPC code generation method of the first embodiment, the calculation time required for the search is divided by dividing the process into two stages. To shorten. Note that the configuration of the communication system of the present embodiment is the same as that of FIG. 1 of the first embodiment described above.

図8は、実施の形態2の次数アンサンブル探索方法を示すフローチャートである。本実施の形態では、前述の実施の形態1と異なる処理についてのみ説明する。   FIG. 8 is a flowchart illustrating the order ensemble search method according to the second embodiment. In the present embodiment, only processing different from that of the first embodiment will be described.

本実施の形態においては、まず、LDPC符号化器1が、変調シンボルのビット位置毎に受信信号の分布を分類しない、従来の手法により、SNRしきい値が最小となる次数アンサンブルを算出する(図8、ステップS21:たとえば、図3のような従来の次数アンサンブルを求める)。なお、ここでは、上記ステップS21の処理に限らず、たとえば、シンボルのビット位置毎に受信信号の分布を分類しない、既知の次数アンサンブルを、固定的に使用することとしてもよい。   In the present embodiment, first, LDPC encoder 1 calculates an order ensemble that minimizes the SNR threshold by a conventional method that does not classify the distribution of received signals for each bit position of a modulation symbol ( FIG. 8, Step S21: For example, a conventional order ensemble as shown in FIG. 3 is obtained. Here, not limited to the processing in step S21 described above, for example, a known order ensemble that does not classify the distribution of the received signal for each bit position of the symbol may be fixedly used.

つぎに、LDPC符号化器1では、次数毎に、変調シンボルビット位置毎の割合を付与し、その割合をパラメータとして、「Differential Evolution」等の最適化手法によりパリティ検査行列の次数アンサンブルを生成する(ステップS22)。このとき、パラメータの制約条件として、次数毎に割合の和が1となるように規定し、また、各ビット位置の割合が等しくなるように決定する。なお、上記以外の制約条件を追加することとしてもよい。   Next, the LDPC encoder 1 assigns a ratio for each modulation symbol bit position for each order, and generates an order ensemble of the parity check matrix by an optimization method such as “Differential Evolution” using the ratio as a parameter. (Step S22). At this time, as a parameter constraint condition, the sum of the ratios is defined to be 1 for each order, and the ratio of each bit position is determined to be equal. In addition, it is good also as adding constraint conditions other than the above.

上記ステップS22の処理を具体的に図3、図5を用いて説明すると、たとえば、図3でバリアブルノードの1行目の次数に着目し、この「0.5」の割合を、図5に示すように、1行目:「0.5×0.36」,2行目:「0.5×0.64」の割合に分割する。なお、1,3bit目のAWGN、2,4bit目のAWGNのバリアブルノードの割合の合計は、それぞれ0.5で等しい。   The processing of step S22 will be specifically described with reference to FIGS. 3 and 5. For example, paying attention to the order of the first row of the variable node in FIG. 3, the ratio of “0.5” is shown in FIG. As shown, the first line: “0.5 × 0.36” and the second line: “0.5 × 0.64” are divided. Note that the sum of the ratios of the variable nodes of the first and third AWGNs and the second and fourth AWGNs is equal to 0.5.

つぎに、前述の実施の形態1と同様の処理でステップS2〜S10を実行後、LDPC符号化器1では、SNRしきい値が最小となる次数アンサンブルが得られたかどうかを判定する(ステップS23)。たとえば、SNRしきい値が最小となる次数アンサンブルが得られた場合は(ステップS23,Yes)、変数iを0に初期化し(ステップS24)、得られなかった場合は(ステップS23,No)、変数iをインクリメントする(ステップS25)。この手順により、SNRしきい値が最小となる次数アンサンブルに対して、他の次数アンサンブルと何回にわたって比較したかカウントする。   Next, after executing steps S2 to S10 in the same process as in the first embodiment, the LDPC encoder 1 determines whether or not an order ensemble having a minimum SNR threshold value has been obtained (step S23). ). For example, when an order ensemble that minimizes the SNR threshold is obtained (step S23, Yes), the variable i is initialized to 0 (step S24), and when it is not obtained (step S23, No), The variable i is incremented (step S25). This procedure counts how many times the order ensemble with the smallest SNR threshold is compared with other order ensembles.

最後に、LDPC符号化器1では、上記変数iが設定した規定回数より大きくなった場合に(ステップS26,Yes)、SNRしきい値が最小となる次数アンサンブルを出力し、規定回数より小さい場合は(ステップS26,No)、ステップS22に戻り、上記変調シンボルのビット位置毎の割合を変えて「Differential Evolution」等の最適化手法により新しい次数アンサンブルを生成する。   Finally, the LDPC encoder 1 outputs the order ensemble that minimizes the SNR threshold when the variable i is larger than the specified number of times set (step S26, Yes), and is smaller than the specified number of times. (No in step S26), the process returns to step S22, and a new order ensemble is generated by an optimization method such as “Differential Evolution” by changing the ratio of the modulation symbol for each bit position.

ここで、本実施の形態の数値解析例として、たとえば、図3の次数アンサンブルを固定的に使用し、本実施の形態における図8の手順により「16QAM Gray Mapping」、または「64QAM Gray Mapping」に対して次数アンサンブルを求めた結果を、図9、図10に示す。また、本実施の形態における図8の手順を用いずに、図3の次数アンサンブルから求めたSNRしきい値と、本実施の形態の図8の手順で求めたSNRしきい値と、の比較結果を図11に示す。図示のとおり、いずれの変調方式においても、本実施の形態における図8の手順の方が、図3の次数アンサンブルに対して、SNRしきい値が最小となる次数アンサンブルを生成できていることがわかる。また、多値数が大きい変調方式では、受信信号の分布をより詳細に分類できるため、本実施の形態における図8の実行による効果は大きい。   Here, as a numerical analysis example of the present embodiment, for example, the order ensemble of FIG. 3 is used in a fixed manner, and “16QAM Gray Mapping” or “64QAM Gray Mapping” is performed according to the procedure of FIG. 8 in the present embodiment. The results of obtaining the order ensemble are shown in FIG. 9 and FIG. In addition, the SNR threshold obtained from the order ensemble in FIG. 3 without using the procedure in FIG. 8 in the present embodiment and the SNR threshold obtained in the procedure in FIG. 8 of the present embodiment are compared. The results are shown in FIG. As shown in the figure, in any modulation scheme, the procedure of FIG. 8 in the present embodiment is capable of generating an order ensemble having a minimum SNR threshold with respect to the order ensemble of FIG. Recognize. In addition, in the modulation scheme having a large multi-value number, the distribution of the received signal can be classified in more detail, so that the effect of the execution of FIG.

このように、本実施の形態においては、実施の形態1と比較して、次数アンサンブルの探索処理におけるパラメータの増加による計算量の大幅な増大を回避できるとともに、短時間の解析でSNRしきい値が最小となる次数アンサンブルを探索できる。   As described above, in the present embodiment, compared to the first embodiment, it is possible to avoid a significant increase in the amount of calculation due to an increase in parameters in the order ensemble search process, and to reduce the SNR threshold value in a short time analysis. It is possible to search for an order ensemble that minimizes.

実施の形態3.
実施の形態3では、前述の実施の形態1または2のLDPC符号生成方法において、たとえば、LDPC復号器5におけるLLR算出処理に合わせて、LLRの確率密度関数を計算する。なお、本実施の形態の通信システムの構成については、前述した実施の形態1の図1と同様である。
Embodiment 3 FIG.
In Embodiment 3, in the LDPC code generation method of Embodiment 1 or 2, the LLR probability density function is calculated in accordance with the LLR calculation processing in the LDPC decoder 5, for example. Note that the configuration of the communication system of the present embodiment is the same as that of FIG. 1 of the first embodiment described above.

図12〜図17は、実施の形態3のLLRの確率密度関数の計算処理を説明するための図である。図12に示すように(黒丸は受信点を表す)、たとえば、LDPC復号器5が、全変調点を考慮してLLRを算出する場合は、本実施の形態のLDPC符号生成方法においても、全変調点を考慮してLLRの確率密度関数を生成する。図2に示す「16QAM Gray Mapping」の例では、前述の実施の形態1と同様の方法でLLRの確率密度関数を生成する。図13は、全変調点を用いてLLRを算出する場合の、1,3bit目のLLRの確率密度関数を示す図であり、図14は、全変調点を用いてLLRを算出する場合の、2,4bit目のLLRの確率密度関数を示す図である。   12 to 17 are diagrams for explaining the LLR probability density function calculation processing according to the third embodiment. As shown in FIG. 12 (a black circle represents a reception point), for example, when the LDPC decoder 5 calculates an LLR in consideration of all modulation points, the LDPC code generation method according to the present embodiment also includes all An LLR probability density function is generated in consideration of the modulation point. In the example of “16QAM Gray Mapping” illustrated in FIG. 2, an LLR probability density function is generated in the same manner as in the first embodiment. FIG. 13 is a diagram showing a probability density function of the LLRs of the 1st and 3rd bits when the LLR is calculated using all modulation points, and FIG. 14 is a diagram when the LLR is calculated using all modulation points. It is a figure which shows the probability density function of LLR of the 2nd and 4th bit.

これに対して、図15に示されるように、LDPC復号器5が、受信点の近傍変調点を用いてLLRを算出する場合は、本実施の形態のLDPC符号生成方法においても、各ビットにおける“0”と“1”の近傍変調点を考慮してLLRの確率密度関数を生成する。図15における実線は1,3bit目の近傍点を表し、点線は2,4bit目の近傍点を表している。たとえば、図2に示す「16QAM Gray Mapping」の1,3bit目の例では、下記(11)式によりLLRを求め、その確率密度関数を求める。   On the other hand, as shown in FIG. 15, when the LDPC decoder 5 calculates the LLR using the neighboring modulation point of the reception point, the LDPC code generation method according to the present embodiment also uses each bit. An LLR probability density function is generated in consideration of neighboring modulation points of “0” and “1”. The solid line in FIG. 15 represents the first and third bit neighboring points, and the dotted line represents the second and fourth bit neighboring points. For example, in the first and third bit examples of “16QAM Gray Mapping” shown in FIG. 2, the LLR is obtained by the following equation (11), and the probability density function is obtained.

Figure 0004755104
Figure 0004755104

また、2,4bit目については、下記(11)式に求めたLLRに対して、実施の形態1と同様の処理で、LLRの確率密度関数を求める。図16は、近傍変調点を用いてLLRを算出する場合の、1,3bit目のLLRの確率密度関数を示す図であり、図17は、近傍変調点を用いてLLRを算出する場合の、2,4bit目のLLRの確率密度関数を示す図である。   For the second and fourth bits, the LLR probability density function is obtained by the same processing as in the first embodiment with respect to the LLR obtained by the following equation (11). FIG. 16 is a diagram illustrating a probability density function of the LLRs of the 1st and 3rd bits when the LLR is calculated using the nearby modulation points, and FIG. 17 is a diagram illustrating the case where the LLR is calculated using the nearby modulation points. It is a figure which shows the probability density function of LLR of the 2nd and 4th bit.

このように、本実施の形態においては、前述の実施の形態1または2の効果に加えて、さらに、LDPC復号器5におけるLLR算出処理に合わせて、LLRの確率密度関数を生成できる。   Thus, in the present embodiment, in addition to the effects of the first or second embodiment, an LLR probability density function can be generated in accordance with the LLR calculation process in the LDPC decoder 5.

実施の形態4.
実施の形態4では、適応変調方式において変調方式が変更された場合に、実施の形態1のLDPC符号生成方法により変更前の変調方式に対して生成したLDPC符号を利用する。そして、変更前の変調方式のビット位置毎のLLR確率密度分布と、変更後の変調方式のビット位置毎のLLR確率密度分布と、が大きく異なるビット位置については、対象となるパリティ検査行列Hの列を入れ替えて、新たな符号を生成する。
Embodiment 4 FIG.
In the fourth embodiment, when the modulation scheme is changed in the adaptive modulation scheme, the LDPC code generated for the modulation scheme before the change by the LDPC code generation method of the first embodiment is used. For the bit positions where the LLR probability density distribution for each bit position of the modulation scheme before the change and the LLR probability density distribution for each bit position of the modulation scheme after the change are greatly different, the parity check matrix H of the object Swap columns to generate a new code.

図18は、LDPC符号化器/復号器を含む通信システムの実施の形態4の構成を示す図であり、図1の構成に加えて、さらに通信路品質推定部6を備えている。本実施の形態においては、通信路品質測定部6が、通信路品質の劣化または改善を検出した場合に、変調器2に対して変調方式の変更を指示し、変調器2が、その指示に従い、変調方式を適応的に変更する。同時に、通信路品質測定部6では、LDPC符号化器1に対しても、変調方式が変更されたことを通知する。   FIG. 18 is a diagram showing the configuration of the fourth embodiment of the communication system including the LDPC encoder / decoder, and further includes a channel quality estimation unit 6 in addition to the configuration of FIG. In the present embodiment, when the channel quality measurement unit 6 detects deterioration or improvement in channel quality, it instructs the modulator 2 to change the modulation method, and the modulator 2 follows the instruction. The modulation method is adaptively changed. At the same time, the channel quality measurement unit 6 notifies the LDPC encoder 1 that the modulation method has been changed.

また、LDPC符号化器1では、図19で示すように、通信路品質測定部16からの変調方式変更の通知に基づいて、LDPC符号生成部14aが、LDPC符号を新たに生成する。この場合、生成されたパリティ検査行列H,生成行列Gを符号化部11aに入力し、さらに、パリティ検査行列Hについては符号化部11aを通して受信側に送信する。   Further, in the LDPC encoder 1, as shown in FIG. 19, the LDPC code generation unit 14a newly generates an LDPC code based on the notification of the modulation scheme change from the channel quality measurement unit 16. In this case, the generated parity check matrix H and generation matrix G are input to the encoding unit 11a, and the parity check matrix H is transmitted to the receiving side through the encoding unit 11a.

図20は、本実施の形態のLDPC符号生成方法の具体例を示す図である。図20の例では、まず、64QAM(「Gray Mapping」)を対象に、前述した実施の形態1と同様の処理によりLDPC符号を生成している。そして、通信路品質測定部16からの変調方式変更の通知に基づいて、たとえば、16QAM(「Gray Mapping」)に変調方式を変更している。このような場合、たとえば、64QAMの3bit目(4,5,6bit目の誤り率はそれぞれ1,2,3bit目と等価である)は、6bit中最も誤り確率が高いビット位置となるため、変更後の16QAMにおける対応ビット位置(3,4bit目の誤り率はそれぞれ1,2bit目と等価である)と比較した場合、変更前と変更後で誤り確率が大きく異なってしまう。そのため、64QAM用に生成したLDPC符号をそのまま使用すると、性能が大幅に劣化することが考えられる。そこで、本実施の形態においては、図20に示すように、誤り確率が大きく異なるビット位置(64QAMの3bit目)については、パリティ検査行列Hの列を周辺の列と入れ替えて、性能が大幅に劣化しないようなLDPC符号を新たに生成する。   FIG. 20 is a diagram illustrating a specific example of the LDPC code generation method of the present embodiment. In the example of FIG. 20, first, an LDPC code is generated for 64QAM (“Gray Mapping”) by the same processing as in the first embodiment. Then, based on the notification of the modulation scheme change from the channel quality measurement unit 16, the modulation scheme is changed to, for example, 16QAM (“Gray Mapping”). In such a case, for example, the third bit of 64QAM (the error rate of the fourth, fifth, and sixth bits is equivalent to the first, second, and third bits, respectively) is the bit position with the highest error probability in 6 bits. When compared with the corresponding bit positions in the later 16QAM (the error rates for the 3rd and 4th bits are equivalent to the 1st and 2nd bits, respectively), the error probabilities are significantly different before and after the change. Therefore, if the LDPC code generated for 64QAM is used as it is, it can be considered that the performance is greatly deteriorated. Therefore, in the present embodiment, as shown in FIG. 20, for bit positions (third bit of 64QAM) having greatly different error probabilities, the column of the parity check matrix H is replaced with a neighboring column, and the performance is greatly improved. An LDPC code that does not deteriorate is newly generated.

このように、本実施の形態においては、通信中に変調方式が変更された場合、変更前と変更後で誤り確率が大きく異なるビット位置に対応するパリティ検査行列Hの列を、周辺の列と入れ替えることとした。これにより、適応変調方式を採用する通信システムであっても、変更方式毎に個別に実施の形態1と同様のLDPC符号生成方法を実行する必要がなくなり、さらに各変調方式に対して性能を大幅に劣化させずに、新たなLDPC符号を生成できる。   As described above, in the present embodiment, when the modulation scheme is changed during communication, the parity check matrix H corresponding to the bit position having a greatly different error probability before and after the change is changed to the peripheral column. I decided to replace it. As a result, even in a communication system that employs an adaptive modulation scheme, it is not necessary to execute the same LDPC code generation method as in the first embodiment for each modification scheme, and the performance is greatly improved for each modulation scheme. It is possible to generate a new LDPC code without deteriorating.

実施の形態5.
つづいて、実施の形態5のLDPC符号生成方法について説明する。実施の形態5では、図8,ステップS22において、パリティビットに対応するバリアブルノードの次数を除いて変調シンボルのビット位置毎に割合を付与する処理以外は、前述した実施の形態2と同様である。
Embodiment 5 FIG.
Next, the LDPC code generation method according to the fifth embodiment will be described. The fifth embodiment is the same as the second embodiment described above except that in FIG. 8, step S22, the ratio is assigned to each bit position of the modulation symbol except the order of the variable node corresponding to the parity bit. .

本実施の形態の処理を、図21,図22,図23を用いて補足説明する。図21に示すようなLDGM(Low-Density Generation Matrix)構造を持つ既存のパリティ検査行列Hの次数アンサンブルを用意し、パリティビットに対応するバリアブルノードの次数を除き(パリティビットに対応する次数は等確率)、変調シンボルのビット位置毎に割合を付与した上で、変調方式に適した次数アンサンブルを探索する。なお、LDGM構造のパリティ検査行列とは、パリティビットに対応する部分に、たとえば、Dual-Diagonalの構造を持たせることで、パリティビットを逐次に求めることができるパリティ検査行列を指す。なお、図22は、LDGM構造のパリティ検査行列により符号化を実施する様子の一例を示している。ここでは、演算結果が“0”になるように行単位にパリティを決定する。その結果、入力列“0110”に対する符号列は“01100101”となる。   The processing of the present embodiment will be supplementarily described with reference to FIG. 21, FIG. 22, and FIG. An order ensemble of an existing parity check matrix H having an LDGM (Low-Density Generation Matrix) structure as shown in FIG. 21 is prepared, and the order of the variable node corresponding to the parity bit is excluded (the order corresponding to the parity bit is equal). Probability) and a ratio for each bit position of the modulation symbol, and then an order ensemble suitable for the modulation scheme is searched. Note that the parity check matrix having the LDGM structure refers to a parity check matrix in which parity bits can be sequentially obtained by providing, for example, a Dual-Diagonal structure in a portion corresponding to a parity bit. FIG. 22 shows an example of how encoding is performed using a parity check matrix having an LDGM structure. Here, the parity is determined for each row so that the operation result becomes “0”. As a result, the code string for the input string “0110” is “01100101”.

そして、図23に示すように、得られた次数アンサンブルに従って既存のパリティ検査行列Hの列を入れ替えることで、変調方式に適したパリティ検査行列を得る。なお、パリティビットに対応する列は入れ替えない。   Then, as shown in FIG. 23, a parity check matrix suitable for the modulation scheme is obtained by replacing the columns of the existing parity check matrix H according to the obtained order ensemble. Note that the columns corresponding to the parity bits are not interchanged.

このように、本実施の形態においては、パリティ検査行列のLDGM構造を保ちつつ、変調方式に適したパリティ検査行列を得ることができる。   Thus, in the present embodiment, a parity check matrix suitable for the modulation scheme can be obtained while maintaining the LDGM structure of the parity check matrix.

実施の形態6.
つづいて、実施の形態6のLDPC符号生成方法について説明する。本実施の形態のLDPC符号生成方法を実現可能なLDPC符号化器の通信システム内の位置付けについては、前述した実施の形態1と同様である。
Embodiment 6 FIG.
Next, an LDPC code generation method according to the sixth embodiment will be described. The positioning of the LDPC encoder capable of realizing the LDPC code generation method of the present embodiment in the communication system is the same as that of the first embodiment.

ここで、本実施の形態における符号化,復号の流れを説明する。送信側のLDPC符号化器1では、LDGM構造を持つ後述する既存のパリティ検査行列Hにより、符号語Cを生成する。さらに、後述する方法により、符号語Cの順序を入れ替え、通信路3に送信する符号語C´を生成する。   Here, the flow of encoding and decoding in the present embodiment will be described. In the LDPC encoder 1 on the transmission side, a codeword C is generated by an existing parity check matrix H described later having an LDGM structure. Further, the codeword C ′ to be transmitted to the communication path 3 is generated by changing the order of the codeword C by a method described later.

また、送信側の変調処理、受信側の復調処理および復号処理は、前述した実施の形態1と同様であるが、受信側のLDPC復号器5は、後述する本実施の形態のLDPC符号生成方法で生成したパリティ検査行列H´により復号処理を行う。   Further, the modulation processing on the transmission side, the demodulation processing and decoding processing on the reception side are the same as those in the first embodiment described above, but the LDPC decoder 5 on the reception side uses the LDPC code generation method of the present embodiment described later. Decoding processing is performed using the parity check matrix H ′ generated in step (1).

本実施の形態において、復号用に生成するパリティ検査行列H´の次数アンサンブルの探索方法は、前述した実施の形態2と同様であり、既存の次数アンサンブルにより生成されたパリティ検査行列Hの列を並び替えることで、パリティ検査行列H´を生成する。   In this embodiment, the method for searching the degree ensemble of the parity check matrix H ′ generated for decoding is the same as in the second embodiment described above, and the column of the parity check matrix H generated by the existing order ensemble is used. By rearranging, a parity check matrix H ′ is generated.

また、図24は、符号語Cから符号語C´への変換の具体的イメージを示す図である。本実施の形態では、パリティ検査行列Hの列の並び替え方法を記憶し、その並べ替え方法をパリティ検査行列Hの列に対応する送信ビット列に対応させることで、符号語Cを符号語C´に変換する。すなわち、本実施の形態では、符号化側でパリティ検査行列の列の入れ替えを行う代わりに、符号語を入れ替える。   FIG. 24 is a diagram showing a specific image of conversion from codeword C to codeword C ′. In the present embodiment, the column rearrangement method of the parity check matrix H is stored, and the rearrangement method is made to correspond to the transmission bit sequence corresponding to the column of the parity check matrix H, whereby the codeword C is changed to the codeword C ′. Convert to That is, in the present embodiment, codewords are replaced instead of replacing columns of the parity check matrix on the encoding side.

このように、本実施の形態においては、符号化側が、パリティ検査行列の列の並び替え方に基づいて符号語の順番を入れ替える処理を追加することとした。これにより、符号化に使用するパリティ検査行列のLDGM構造を保ちつつ、符号化側では、符号語の順番を入れ替える処理を追加するのみで、変調方式に適した符号語を得ることができる。そして、復号側では、変調方式に適した新たなパリティ検査行列を生成することにより、追加の処理を必要とせずに通常の処理で復号が可能である。   Thus, in the present embodiment, the encoding side adds processing for changing the order of codewords based on how the columns of the parity check matrix are rearranged. As a result, while maintaining the LDGM structure of the parity check matrix used for encoding, the encoding side can obtain a codeword suitable for the modulation scheme only by adding a process of changing the order of the codewords. Then, on the decoding side, by generating a new parity check matrix suitable for the modulation scheme, decoding can be performed by normal processing without requiring additional processing.

実施の形態7.
つづいて、実施の形態7のLDPC符号生成方法について説明する。本実施の形態のLDPC符号生成方法を実現可能なLDPC符号化器の通信システム内の位置付けについては、前述した実施の形態1と同様である。
Embodiment 7 FIG.
Next, an LDPC code generation method according to the seventh embodiment will be described. The positioning of the LDPC encoder capable of realizing the LDPC code generation method of the present embodiment in the communication system is the same as that of the first embodiment.

ここで、本実施の形態における符号化および復号の流れを説明する。送信側のLDPC符号化器1では、後述するパリティ検査行列H´´により、符号語Cを生成する。さらに、後述する方法により、符号語Cの順序を入れ替え、通信路3に送信する符号語C´を生成する。また、送信側の変調処理、受信側の復調処理および復号処理は、前述した実施の形態1と同様であり、受信側のLDPC復号器5では、復調結果に対して、送信側で入れ替えた符号語の順序を元の順序に戻し、パリティ検査行列H´´を用いて復号処理を行う。   Here, the flow of encoding and decoding in the present embodiment will be described. In the LDPC encoder 1 on the transmission side, a code word C is generated by a parity check matrix H ″ described later. Further, the codeword C ′ to be transmitted to the communication path 3 is generated by changing the order of the codeword C by a method described later. Further, the modulation processing on the transmission side, the demodulation processing and decoding processing on the reception side are the same as those in the first embodiment described above, and the LDPC decoder 5 on the reception side replaces the demodulation result with the code replaced on the transmission side. The order of the words is returned to the original order, and the decoding process is performed using the parity check matrix H ″.

まず、パリティ検査行列H´´を生成する手順、符号語C´を生成する手順を以下に示す。たとえば、前述した実施の形態2と同様の手順により、次数アンサンブルを探索し、既存のパリティ検査行列Hの列を入れ替えることで、パリティ検査行列H´を生成する。そして、このパリティ検査行列H´に対して、元のパリティ検査行列Hにおいてパリティビットに対応する列を元の位置に戻し、空いた列については、元のパリティ検査行列Hでシステムビット(符号器に入力する入力情報列)に対応する列を前詰めで移動することにより、パリティ検査行列H´´を生成する。なお、既存のパリティ検査行列Hの次数アンサンブルについて、パリティビットに対応するバリアブルノードの次数は同一である必要がある。   First, a procedure for generating a parity check matrix H ″ and a procedure for generating a codeword C ′ are shown below. For example, a parity check matrix H ′ is generated by searching for the order ensemble and replacing the columns of the existing parity check matrix H by the same procedure as in the second embodiment. Then, for this parity check matrix H ′, the column corresponding to the parity bit in the original parity check matrix H is returned to the original position, and the vacant columns are system bits (encoders) in the original parity check matrix H. The parity check matrix H ″ is generated by moving the column corresponding to the input information sequence) to the left justified. Note that the order of the variable nodes corresponding to the parity bits needs to be the same for the order ensemble of the existing parity check matrix H.

つぎに、符号語Cから符号語C´への変換処理を示す。図25は、符号語Cから符号語C´への変換の具体的イメージを示す図である。本実施の形態では、上記パリティ検査行列H´に対してパリティ検査行列H´´を生成する際に、入れ替えられたパリティビットに対する列の位置を記憶する。そして、パリティ検査行列H´´にて生成された符号語Cについて、上記の処理で戻された元の位置に対応する送信ビットを、上記で記憶した列の位置に挿入することにより、パリティ検査行列H´に対応するような符号語C´を生成する。   Next, a conversion process from the code word C to the code word C ′ will be described. FIG. 25 is a diagram showing a specific image of conversion from codeword C to codeword C ′. In the present embodiment, when the parity check matrix H ″ is generated for the parity check matrix H ′, the column positions for the replaced parity bits are stored. For the codeword C generated by the parity check matrix H ″, the parity check is performed by inserting the transmission bit corresponding to the original position returned by the above processing at the column position stored above. A code word C ′ corresponding to the matrix H ′ is generated.

このように、本実施の形態においては、符号化側が、パリティビットに対応する送信ビットを所定の位置に挿入する処理、復号側が、パリティビットに対応する受信ビットを元の位置に戻す処理、をそれぞれ追加することとした。これにより、パリティ検査行列のLDGM構造を保ちつつ、変調方式に適した符号語を得ることができる。   As described above, in the present embodiment, the encoding side performs processing for inserting transmission bits corresponding to parity bits at a predetermined position, and the decoding side performs processing for returning received bits corresponding to parity bits to the original positions. We decided to add each. As a result, a codeword suitable for the modulation scheme can be obtained while maintaining the LDGM structure of the parity check matrix.

以上のように、本発明にかかるLDPC符号生成方法は、誤り訂正方式としてLDPC符号を採用する通信装置および通信システムに有用であり、特に、LDPC符号におけるパリティ検査行列の最適な次数アンサンブルを生成する符号化器に適している。   As described above, the LDPC code generation method according to the present invention is useful for communication apparatuses and communication systems that employ an LDPC code as an error correction method, and in particular, generates an optimal degree ensemble of a parity check matrix in an LDPC code. Suitable for encoder.

Claims (4)

多値変調方式に適用可能なLDPC(Low-Density-Parity-Check)符号生成方法において、
変調シンボルのビット位置毎に受信信号の分布を分類してパリティ検査行列の次数アンサンブル(行の重みと列の重みのアンサンブル)を生成する次数アンサンブル生成ステップと、
SNR(Signal to Noise Ratio)しきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの値)を探索するための探索範囲の限および下限を初期化し、さらに、前記探索範囲の上限と下限の平均値に基づき変調シンボルのビット位置毎にLLRの確率密度関数を生成し、前記生成した次数アンサンブルおよび当該生成した確率密度関数を用いた「Density Evolution」の実行結果に基づき前記探索範囲の限または下限を更新する処理を繰り返し実行して所望のSNRしきい値を決定するSNRしきい値決定ステップと、
を含み、
前記次数アンサンブル生成ステップおよびSNRしきい値決定ステップを繰り返し実行して複数のSNRしきい値を求め、当該複数のSNRしきい値のうち、値が最小のSNRしきい値を決定した際の次数アンサンブルに基づいて、パリティ検査行列、生成行列を生成する
ことを特徴とするLDPC符号生成方法。
In an LDPC (Low-Density-Parity-Check) code generation method applicable to a multi-level modulation system,
A degree ensemble generation step of classifying a distribution of received signals for each bit position of a modulation symbol to generate a parity check matrix order ensemble (an ensemble of row weights and column weights);
SNR a (Signal-to Noise Ratio) threshold value (code length value of the SNR bit error rate drops sharply when a sufficiently long) upper limit contact and low limits of the search range for searching for initializing, further, An LLR probability density function is generated for each bit position of the modulation symbol based on the average value of the upper and lower limits of the search range, and the execution result of “Density Evolution” using the generated order ensemble and the generated probability density function and SNR threshold determining step on Kilima other of said search range on the basis of determining the desired SNR threshold repeatedly performs a process of updating the lower limit, the
Including
The order when the order ensemble generation step and the SNR threshold value determination step are repeatedly performed to obtain a plurality of SNR threshold values, and the SNR threshold value having the smallest value among the plurality of SNR threshold values is determined. An LDPC code generation method characterized by generating a parity check matrix and a generation matrix based on an ensemble.
さらに、復号器の尤度計算処理に合わせて、変調シンボルのビット位置毎の受信信号の分布を計算することを特徴とする請求項1に記載のLDPC符号生成方法。  The LDPC code generation method according to claim 1, further comprising: calculating a distribution of received signals for each bit position of the modulation symbol in accordance with a likelihood calculation process of the decoder. 通信中に変調方式が変更された場合、変更前と変更後で誤り確率が大きく異なるビット位置に対応するパリティ検査行列Hの列を、周辺の列と入れ替えることを特徴とする請求項1に記載のLDPC符号生成方法。  The column of the parity check matrix H corresponding to a bit position having a greatly different error probability before and after the change when the modulation scheme is changed during communication is replaced with a neighboring column. LDPC code generation method. 多値変調方式に対する符号化方式として、LDPC(Low-Density-Parity-Check)符号を採用する通信装置において、
変調シンボルのビット位置毎に受信信号の分布を分類してパリティ検査行列の次数アンサンブル(行の重みと列の重みのアンサンブル)を生成する次数アンサンブル生成機能と、
SNR(Signal to Noise Ratio)しきい値(符号長が十分に長い場合にビット誤り率が急峻に落ちるSNRの値)を探索するための探索範囲の限および下限を初期化し、さらに、前記探索範囲の上限と下限の平均値に基づき変調シンボルのビット位置毎にLLRの確率密度関数を生成し、前記生成した次数アンサンブルおよび当該生成した確率密度関数を用いた「Density Evolution」の実行結果に基づき前記探索範囲の限または下限を更新する処理を繰り返し実行して所望のSNRしきい値を決定するSNRしきい値決定機能と、
を有し、
前記次数アンサンブル生成機能およびSNRしきい値決定機能を繰り返し実行して複数のSNRしきい値を求め、当該複数のSNRしきい値のうち、値が最小のSNRしきい値を決定した際の次数アンサンブルに基づいて、パリティ検査行列、生成行列を生成する
ことを特徴とする通信装置。
In a communication apparatus that employs an LDPC (Low-Density-Parity-Check) code as an encoding method for a multi-level modulation method,
A degree ensemble generation function for classifying a distribution of received signals for each bit position of a modulation symbol and generating a parity check matrix order ensemble (an ensemble of row weights and column weights);
SNR a (Signal-to Noise Ratio) threshold value (code length value of the SNR bit error rate drops sharply when a sufficiently long) upper limit contact and low limits of the search range for searching for initializing, further, An LLR probability density function is generated for each bit position of the modulation symbol based on the average value of the upper and lower limits of the search range, and the execution result of “Density Evolution” using the generated order ensemble and the generated probability density function and SNR threshold determining function for determining a desired SNR threshold the upper Kilima other search range repeatedly executes a process of updating the lower limit on the basis of,
Have
The order when the order ensemble generation function and the SNR threshold value determination function are repeatedly executed to obtain a plurality of SNR threshold values, and the SNR threshold value having the smallest value among the plurality of SNR threshold values is determined. A communication apparatus that generates a parity check matrix and a generation matrix based on an ensemble.
JP2006535064A 2004-09-03 2005-07-13 LDPC code generation method, communication apparatus, and code string generation method Expired - Fee Related JP4755104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006535064A JP4755104B2 (en) 2004-09-03 2005-07-13 LDPC code generation method, communication apparatus, and code string generation method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPPCT/JP2004/012830 2004-09-03
PCT/JP2004/012830 WO2006027818A1 (en) 2004-09-03 2004-09-03 Ldpc code generating method and communication apparatus
PCT/JP2005/012949 WO2006027897A1 (en) 2004-09-03 2005-07-13 Ldpc code creating method, communication device, and code sequence creating method
JP2006535064A JP4755104B2 (en) 2004-09-03 2005-07-13 LDPC code generation method, communication apparatus, and code string generation method

Publications (2)

Publication Number Publication Date
JPWO2006027897A1 JPWO2006027897A1 (en) 2008-05-08
JP4755104B2 true JP4755104B2 (en) 2011-08-24

Family

ID=44597266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006535064A Expired - Fee Related JP4755104B2 (en) 2004-09-03 2005-07-13 LDPC code generation method, communication apparatus, and code string generation method

Country Status (1)

Country Link
JP (1) JP4755104B2 (en)

Also Published As

Publication number Publication date
JPWO2006027897A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
US7805653B2 (en) LDPC-code generating method, communication apparatus, and code-string generating method
US7734988B2 (en) Method for puncturing a low density parity check code
US9203432B2 (en) Symbol flipping decoders of non-binary low-density parity check (LDPC) codes
KR100574306B1 (en) Method and system for decoding low density parity checkldpc codes
JP4163023B2 (en) Parity check matrix generation method and parity check matrix generation apparatus
US10797728B1 (en) Systems and methods for diversity bit-flipping decoding of low-density parity-check codes
EP1999852B1 (en) Construction of parity-check matrices for non-binary ldpc codes
EP1788709A1 (en) Ldpc code creating method, communication device, and code sequence creating method
US10560221B2 (en) Apparatus and methods for training-based channel code design
US9300328B1 (en) Methodology for improved bit-flipping decoder in 1-read and 2-read scenarios
CN104467874B (en) A kind of LDPC code dynamic dispatching interpretation method based on oscillatory variation node
WO2004006444A1 (en) Check matrix generation method and check matrix generation device
CN111480324B (en) Device and method for detecting mutually interfering information flows
US7246297B2 (en) Time-invariant hybrid iterative decoders
US10355820B2 (en) Decoding method and apparatus in system using sequentially connected binary codes
US9614548B1 (en) Systems and methods for hybrid message passing and bit flipping decoding of LDPC codes
KR101991447B1 (en) The Method of Protograph LDPC codes Construction Robust to Block Interference and Fading
JP4755104B2 (en) LDPC code generation method, communication apparatus, and code string generation method
Kurkoski et al. Concatenation of a discrete memoryless channel and a quantizer
JP2011082759A (en) Method for decoding erroneous correction code and device for the same
Cen Design of degree distributions for LDPCA codes
von Deetzen et al. Design of unequal error protection LDPC codes for higher order constellations
Lewandowsky et al. A discrete information bottleneck receiver with iterative decision feedback channel estimation
Du et al. A progressive edge growth algorithm for bit mapping design of LDPC coded BICM schemes
KR101503133B1 (en) Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4755104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees