JP4735087B2 - 90 degree hybrid circuit and Wilkinson power distribution circuit - Google Patents
90 degree hybrid circuit and Wilkinson power distribution circuit Download PDFInfo
- Publication number
- JP4735087B2 JP4735087B2 JP2005198667A JP2005198667A JP4735087B2 JP 4735087 B2 JP4735087 B2 JP 4735087B2 JP 2005198667 A JP2005198667 A JP 2005198667A JP 2005198667 A JP2005198667 A JP 2005198667A JP 4735087 B2 JP4735087 B2 JP 4735087B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitor
- circuit
- inductor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 156
- 238000002955 isolation Methods 0.000 claims description 68
- 230000008878 coupling Effects 0.000 claims description 54
- 238000010168 coupling process Methods 0.000 claims description 54
- 238000005859 coupling reaction Methods 0.000 claims description 54
- 230000000694 effects Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 2
Images
Landscapes
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
Description
この発明は、主としてVHF帯からマイクロ波帯で用いる電力分配回路に関し、より詳細には、90度ハイブリッド回路およびウィルキンソン形電力分配回路に関するものである。 The present invention relates to a power distribution circuit used mainly from the VHF band to the microwave band, and more particularly to a 90 degree hybrid circuit and a Wilkinson power distribution circuit.
電力分配回路は、高周波信号を分配および合成するために広く用いられている。電力分配回路の構成としては、ブランチライン形やウィルキンソン形など分布定数線路を組み合わせたものが広く用いられているが、回路を小形にするために集中定数素子を組み合わせた構成も報告されている(例えば、特許文献1参照)。 Power distribution circuits are widely used to distribute and synthesize high frequency signals. A combination of distributed constant lines such as a branch line type and a Wilkinson type is widely used as a configuration of the power distribution circuit, but a configuration in which lumped constant elements are combined to reduce the size of the circuit has been reported ( For example, see Patent Document 1).
この文献に記載の90度ハイブリッド回路では、4個のインダクタと4個の接地キャパシタが用いられている。4個の端子をインダクタでリング状に接続し、さらに上記4個の端子にそれぞれ接地キャパシタが接続されることにより、90度ハイブリッド回路を構成している。 In the 90-degree hybrid circuit described in this document, four inductors and four grounded capacitors are used. A 90-degree hybrid circuit is configured by connecting four terminals in a ring shape with an inductor and further connecting a ground capacitor to each of the four terminals.
しかしながら、上記のような従来の90度ハイブリッド回路などの電力分配回路を増幅器の出力に接続する場合、増幅器から出力される不要な高調波信号を抑圧するためにフィルタが必要となり、増幅器を含む回路のサイズが大きくなったり損失が増加するという問題があった。 However, when a power distribution circuit such as the conventional 90-degree hybrid circuit as described above is connected to the output of the amplifier, a filter is required to suppress unnecessary harmonic signals output from the amplifier, and the circuit including the amplifier There is a problem that the size of the device increases and the loss increases.
この発明は上記のような課題を解決するためになされたもので、小形・低損失で高調波抑圧特性を有する90度ハイブリッド回路を得ることを目的とする。
また、この発明は上記のような課題を解決するためになされたもので、小形・低損失で高調波抑圧特性を有するウィルキンソン形電力分配回路を得ることを目的とする。
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a 90-degree hybrid circuit having a small size, low loss, and harmonic suppression characteristics.
Another object of the present invention is to provide a Wilkinson power distribution circuit having a small size, a low loss, and a harmonic suppression characteristic.
この発明に係る90度ハイブリッド回路は、入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間を少なくともインダクタを含むリアクタンス回路で順順に接続すると共に前記4つの端子のそれぞれに一端を接地したキャパシタを接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記入力端子と前記アイソレーション端子の間および前記通過端子と前記結合端子の間はインダクタで接続し、前記入力端子と前記通過端子の間および前記結合端子と前記アイソレーション端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路で接続したものである。 The 90-degree hybrid circuit according to the present invention is a reactance circuit having four terminals for input / output, an input terminal, a passing terminal, a coupling terminal, and an isolation terminal, and at least an inductor between the four terminals. A 90-degree hybrid circuit that connects in order and connects a capacitor having one end grounded to each of the four terminals, and distributes and outputs a high-frequency signal input from the input terminal to the passing terminal and the coupling terminal, An inductor is connected between the input terminal and the isolation terminal and between the passing terminal and the coupling terminal, and between the input terminal and the passing terminal and between the coupling terminal and the isolation terminal is the high-frequency signal. Is equivalent to an inductance for the fundamental wave component of and for a predetermined harmonic component of the high-frequency signal. Which are connected in parallel circuit consisting of the set inductor and a capacitor to resonate.
この発明に係る90度ハイブリッド回路においては上記のように構成したので、入力端子から入力される高周波信号の基本波成分に対しては集中定数形の90度ハイブリッド回路として動作し、前記高周波信号の所定の高調波成分に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する90度ハイブリッド回路を得られる。
また、この発明に係る90度ハイブリッド回路を増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
Since the 90-degree hybrid circuit according to the present invention is configured as described above, it operates as a lumped constant type 90-degree hybrid circuit for the fundamental component of the high-frequency signal input from the input terminal, and For a predetermined harmonic component, a 90-degree hybrid circuit that operates as a band rejection filter in which the isolation between the input terminal, the pass terminal, and the coupling terminal becomes infinite is obtained.
In addition, when the 90-degree hybrid circuit according to the present invention is applied as a power feeding circuit from an amplifier to an antenna, a filter for suppressing harmonics output from the amplifier becomes unnecessary, and miniaturization and low loss can be achieved. effective.
実施の形態1.
図1は、この発明の実施の形態1に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第1のインダクタ2a、第2のインダクタ2b、第1のキャパシタ3a、第2のキャパシタ3bを備えて構成される。第1のインダクタ2aと第1のキャパシタ3aから第1の並列回路4aが構成されている。
FIG. 1 is a circuit configuration explanatory view showing a 90-degree hybrid circuit according to
入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dは、値の等しい4個の第2のキャパシタ3bで接地されており、かつ、それぞれ2個の第1のインダクタ2aおよび2個の第2のインダクタ2bで接続されている。さらに、入力端子1aと通過端子1bの間および結合端子1cとアイソレーション端子1dの間には、第1のインダクタ2aに対して並列に第1のキャパシタ3aが接続されている。第1のインダクタ2aのインダクタンスL1、第2のインダクタ2bのインダクタンスL2、第1のキャパシタ3aのキャパシタンスC1、第2のキャパシタ3bのキャパシタンスC2は、
The
次に、実施の形態1の動作について説明する。
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)の信号に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aが等価的にインダクタンスに見えるため、4個のインダクタ(第2のインダクタ2bと第1の並列回路4a)と4個の接地キャパシタ(第2のキャパシタ3b)からなる90度ハイブリッド回路と等価になる。すなわち、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
Next, the operation of the first embodiment will be described.
Among the high-frequency signals input from the
一方、高調波(周波数f1=ω1/2π)の信号に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cには全く出力されず無限大のアイソレーションが得られる。なお、アイソレーション端子1dについては、入力端子1aとの間に接続された第2のインダクタ2bによってほとんどの信号が反射されるため、ごくわずかな信号のみがアイソレーション端子1dへ出力される。
On the other hand, the signal of harmonics (frequency f 1 = ω 1 / 2π) appears to be open because the first
図2および図3に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態1に係わる90度ハイブリッド回路の特性計算結果を示す。図2は基本波および高調波を含んだ広帯域な特性、図3は基本波の帯域付近の特性を示す。図において、入力端子1aから通過端子1bへの通過量(S21)と入力端子1aから結合端子1cへの結合量(S31)は、基本波(50MHz)においてはともに−3dBと等振幅で分配されており、高調波(100MHz)付近においては50dB以上の減衰量が得られていることがわかる。また,入力端子1aから入力端子1aへの反射量(S11)および入力端子1aからアイソレーション端子1dへのアイソレーション量(S41)は、基本波においてはともに−50dB以下と小さく、基本波において90度ハイブリッド回路として動作していることがわかる。
FIG. 2 and FIG. 3 show the characteristic calculation results of the 90-degree hybrid circuit according to the first embodiment, in which the fundamental wave is designed to be 50 MHz and the harmonic to be suppressed is 100 MHz for the high-frequency signal input from the
図4に増幅器からアンテナへの給電回路として実施の形態1の90度ハイブリッド回路を適用した回路構成説明図を示す。図において、実施の形態1の90度ハイブリッド回路の入力端子1aには増幅器5が接続され、通過端子1bと結合端子1cにはアンテナ7aおよび7bが接続されている。アイソレーション端子1dには終端抵抗6が接続されている。増幅器5から出力された基本波信号は,実施の形態1の90度ハイブリッド回路により等振幅で分配され、アンテナ7aおよび7bから空間に放射される。一方、増幅器5から出力された高調波信号は、実施の形態1の90度ハイブリッド回路により反射されるため、アンテナ7aおよび7bには出力されない。
FIG. 4 shows an explanatory diagram of a circuit configuration in which the 90-degree hybrid circuit of the first embodiment is applied as a power feeding circuit from the amplifier to the antenna. In the figure, an
以上のように、実施の形態1に係る90度ハイブリッド回路によれば、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された、第1のインダクタ2a、第2のインダクタ2b、第1のキャパシタ3a、第2のキャパシタ3bとを備え、第1のインダクタ2aの一端と第2のインダクタ2bの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、各端子に一端を接地した第2のキャパシタ3bを接続し、さらに第1のインダクタ2aに対して並列に第1のキャパシタ3aを設けたので、入力端子1aから入力される高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては集中定数形の90度ハイブリッド回路として動作し、高調波(周波数f1)に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、図4に示すように増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the 90-degree hybrid circuit according to the first embodiment, the
実施の形態2.
図5は、この発明の実施の形態2に係わる90度ハイブリッド回路を示す回路構成説明図である。実施の形態2は、前記実施の形態1の構成において、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間の第2のインダクタ2bに代えて、第3のインダクタ2cと第3のキャパシタ3cを並列に装荷したものである。図において、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間には、第3のインダクタ2cと第3のキャパシタ3cが並列に接続され、第2の並列回路4bを構成している。第1のインダクタ2aのインダクタンスL1、第3のインダクタ2cのインダクタンスL3、第1のキャパシタ3aのキャパシタンスC1、第2のキャパシタ3bのキャパシタンスC2、第3のキャパシタ3cのキャパシタンスC3は、
Embodiment 2. FIG.
FIG. 5 is a circuit configuration explanatory view showing a 90-degree hybrid circuit according to Embodiment 2 of the present invention. In the second embodiment, a
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aおよび第3のインダクタ2cと第3のキャパシタ3cで構成される第2の並列回路4bがいずれも等価的にインダクタンスに見えるため、4個のインダクタ(第1の並列回路4aと第2の並列回路4b)と4個の接地キャパシタ(第2のキャパシタ3b)からなる90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
Of the high-frequency signal input from the
一方、高調波(周波数f1=ω1/2π)に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aおよび第3のインダクタ2cと第3のキャパシタ3cで構成される第2の並列回路4bがそれぞれ共振するため両方とも開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cとアイソレーション端子1dのいずれにも全く出力されず各端子間は無限大のアイソレーションが得られる。
On the other hand, for the harmonics (frequency f 1 = ω 1 / 2π), the first
図6および図7に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態2に係わる90度ハイブリッド回路の特性計算結果を示す。図6は基本波および高調波を含んだ広帯域な特性、図7は基本波の帯域付近の特性を示す。これらの図より、この実施の形態2の90度ハイブリッド回路は、実施の形態1と同様、基本波に対して集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作することがわかる。さらに、図7において、通過量(S21)と結合量(S31)の周波数特性が基本波付近で接するため、実施の形態1(図3の特性)に比べて結合特性が広帯域となっている。
FIG. 6 and FIG. 7 show the characteristic calculation results of the 90-degree hybrid circuit according to the second embodiment in which the fundamental wave is designed to be 50 MHz and the harmonic to be suppressed is 100 MHz for the high-frequency signal input from the
以上のように、実施の形態2によれば、実施の形態1の90度ハイブリッド回路において、第2のインダクタ2bに代えて、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された第3のインダクタ2cと第3のキャパシタ3cを並列に設けたので、実施の形態1と同様、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路に適用した場合には高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the second embodiment, in the 90-degree hybrid circuit according to the first embodiment, instead of the
また、第1のインダクタと第3のインダクタの両方に対して並列にキャパシタを設けたので、実施の形態2に係わる90度ハイブリッド回路は二重対称構造(図5にて左右線対称かつ上下線対称)となり、図7に示すように、基本波における90度ハイブリッド回路の結合特性が広帯域になるという効果もある。 In addition, since the capacitor is provided in parallel with both the first inductor and the third inductor, the 90-degree hybrid circuit according to the second embodiment has a double-symmetric structure (in FIG. As shown in FIG. 7, there is also an effect that the coupling characteristic of the 90-degree hybrid circuit in the fundamental wave becomes a wide band.
実施の形態3.
図8は、この発明の実施の形態3に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第4のインダクタ2d、第5のインダクタ2e、第4のキャパシタ3d、第5のキャパシタ3e、第6のキャパシタ3f、第7のキャパシタ3gを備えて構成される。
Embodiment 3 FIG.
FIG. 8 is a circuit configuration explanatory diagram showing a 90-degree hybrid circuit according to Embodiment 3 of the present invention. In the figure, the 90-degree hybrid circuit includes an
入力端子1aと通過端子1bの間および結合端子1cとアイソレーション端子1dの間は、縦続接続された2個の第4のインダクタ2dでそれぞれ接続されており、前記縦続接続された2個の第4のインダクタ2dのそれぞれに対して並列に第4のキャパシタ3dが接続されている。また、前記縦続接続された2個の第4のインダクタ2dの間に一端が接地された第6のキャパシタ3fがそれぞれ接続されている。一方、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間は、縦続接続された2個の第5のインダクタ2eでそれぞれ接続されており、前記縦続接続された2個の第5のインダクタ2eのそれぞれに対して並列に第5のキャパシタ3eが接続されている。また、前記縦続接続された2個の第5のインダクタ2eの間に一端が接地された第7のキャパシタ3gが接続されている。第4のインダクタ2dと第4のキャパシタ3dから第3の並列回路4cが構成され、第5のインダクタ2eと第5のキャパシタ3eから第4の並列回路4dが構成されている。第4のインダクタ2dのインダクタンスL4、第5のインダクタ2eのインダクタンスL5、第4のキャパシタ3dのキャパシタンスC4、第5のキャパシタ3eのキャパシタンスC5、第6のキャパシタ3fのキャパシタンスC6、第7のキャパシタ3gのキャパシタンスC7は
The
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては、第4のインダクタ2dと第4のキャパシタ3dで構成される第3の並列回路4cおよび第5のインダクタ2eと第5のキャパシタ3eで構成される第4の並列回路4dがいずれも等価的にインダクタンスに見えるため、8個のインダクタ(第3の並列回路4cおよび第4の並列回路4d)と4個の接地キャパシタ(第6のキャパシタ3fおよび第7のキャパシタ3g)からなる90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
Of the high-frequency signal input from the
一方、高調波(周波数f1=ω1/2π)に対しては、第4のインダクタ2dと第4のキャパシタ3dで構成される第3の並列回路4cおよび第5のインダクタ2eと第5のキャパシタ3eで構成される第4の並列回路4dがそれぞれ共振するため両方とも開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cとアイソレーション端子1dのいずれにも全く出力されず各端子間は無限大のアイソレーションが得られる。
On the other hand, for the harmonics (frequency f 1 = ω 1 / 2π), the third
以上のように、実施の形態3によれば、第4のインダクタ2d、第5のインダクタ2e、第4のキャパシタ3d、第5のキャパシタ3e、第6のキャパシタ3f、第7のキャパシタ3gとを備え、縦続接続した2個の第4のインダクタ2dの一端と縦続接続した2個の第5のインダクタ2eの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、縦続接続した2個の第4のインダクタ2dの間に一端を接地した第6のキャパシタ3fを接続し、縦続接続した2個の第5のインダクタ2eの間に一端を接地した第7のキャパシタ3gを接続し、さらに第4のインダクタ2dに対して並列に第4のキャパシタ3dを設け、第5のインダクタ2eに対して並列に第5のキャパシタ3eを設けたので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、実施の形態1と同様、増幅器からアンテナへの給電回路に適用した場合には高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the third embodiment, the
実施の形態4.
図9は、この発明の実施の形態4に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第6のインダクタ2f、第7のインダクタ2g、第8のインダクタ2h、第8のキャパシタ3hからなる。
Embodiment 4 FIG.
FIG. 9 is a circuit configuration explanatory diagram showing a 90-degree hybrid circuit according to Embodiment 4 of the present invention. In the figure, the 90-degree hybrid circuit includes an
入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dは、それぞれ直列に接続された第8のインダクタ2hと第8のキャパシタ3hを介して接地されており、かつ、それぞれ2個の第6のインダクタ2fおよび2個の第7のインダクタ2gで接続されている。第6のインダクタ2fのインダクタンスL6、第7のインダクタ2gのインダクタンスL7、第8のインダクタ2hのインダクタンスL8、第8のキャパシタ3hのキャパシタンスC8は、
The
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては、第8のインダクタ2hと第8のキャパシタ3hで構成される直列回路が等価的にキャパシタンスに見えるため、図9に示したこの発明の実施の形態4に係わる90度ハイブリッド回路は、4個のインダクタ(第6のインダクタ2fと第7のインダクタ2g)と4個の接地キャパシタ(直列回路)からなる90度ハイブリッド回路と等価になる。すなわち、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
Of the high-frequency signal input from the
一方、高調波(周波数f1=ω1/2π)に対しては、第8のインダクタ2hと第8のキャパシタ3hで構成される直列回路が共振するため短絡に見える。したがって、入力端子1aから入力された高調波は、入力端子1aに全反射される。したがって、通過端子1bと結合端子1cとアイソレーション端子1dには全く出力されず無限大のアイソレーションが得られる。
On the other hand, a harmonic circuit (frequency f 1 = ω 1 / 2π) appears to be a short circuit because the series circuit composed of the
以上のように、実施の形態4によれば、第6のインダクタ2f、第7のインダクタ2g、第8のインダクタ2h、第8のキャパシタ3hとを備え、第6のインダクタ2fの一端と第7のインダクタ2gの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、各端子を直列に接続した第8のインダクタ2hと第8のキャパシタ3hを介して接地したので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、実施の形態1と同様、増幅器からアンテナへの給電回路に適用した場合でも高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the fourth embodiment, the
実施の形態5.
図10は、この発明の実施の形態5に係わる90度ハイブリッド回路を示す回路構成説明図である。ここでは、前記実施の形態2で説明の図5に示した構成に加えて、更に入力端子に、一端が接地された抵抗8を第9のインダクタ2kと第9のキャパシタ3kからなる並列共振回路を介して接続したものである。
FIG. 10 is a circuit configuration explanatory view showing a 90-degree hybrid circuit according to
図9において、第9のインダクタ2kのインダクタンスL9、第9のキャパシタ3kのキャパシタンスC9は、
In FIG. 9, the inductance L 9 of the
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eが共振して開放に見えるため、その先に接続された抵抗8は見えず、実施の形態2の90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
Of the high-frequency signal input from the
一方、高調波(周波数f1=ω1/2π)に対しては、入力端子1aから入力された高周波信号のうちの一部が、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して接続された抵抗8により吸収される。
On the other hand, for the harmonics (frequency f 1 = ω 1 / 2π), a part of the high-frequency signal input from the
以上のように、実施の形態5によれば、実施の形態2の90度ハイブリッド回路において、入力端子1aに一端が接地された抵抗8を第9のインダクタ2kと第9のキャパシタ3kからなる並列回路を介して接続したので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作するとともに、入力端子1aから入力された高周波信号の一部が抵抗8に吸収される。したがって、実施の形態2と同様、増幅器からアンテナへの給電回路に適用した場合でも高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。さらに、増幅器の出力インピーダンス(入力端子1aの負荷インピーダンスに相当)が短絡に近くかつリアクタンスを有する場合に、上記出力インピーダンスのリアクタンス成分と90度ハイブリッド回路において入力端子1aに接続された第2のキャパシタ3bのキャパシタンスによって生じる共振を抵抗8で吸収することができるので、上記増幅器の出力インピーダンスに関わらず端子間のアイソレーションが確保できるという効果もある。
As described above, according to the fifth embodiment, in the 90-degree hybrid circuit of the second embodiment, the
以上では実施の形態2で示した図5の構成の90度ハイブリッド回路の入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合を例示して説明したが、実施の形態1で示した図1の構成の90度ハイブリッド回路の入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも同様の効果を奏する。
In the above, one end is connected to the
実施の形態6.
図11は、この発明の実施の形態6に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。図において、電力分配回路は、入力端子1a、第1の出力端子1e、第2の出力端子1f、第10のインダクタ2m、第10のキャパシタ3m、第11のキャパシタ3n、第12のキャパシタ3p、アイソレーション抵抗9を備えて構成される。第10のインダクタ2mと第10のキャパシタ3mから第6の並列回路4fが構成されている。
FIG. 11 is a circuit configuration explanatory diagram showing a Wilkinson power distribution circuit according to
入力端子1a、第1の出力端子1e、第2の出力端子1fは、第11のキャパシタ3nおよび第12のキャパシタ3pでそれぞれ接地されており、かつ、入力端子1aと第1の出力端子1eの間および入力端子1aと第2の出力端子1fの間はそれぞれ第10のインダクタ2mで接続されている。さらに、第10のインダクタ2mに対して並列に第10のキャパシタ3mが接続されている。第10のインダクタ2mのインダクタンスL10、第10のキャパシタ3mのキャパシタンスC10、第11のキャパシタ3nのキャパシタンスC11、第12のキャパシタ3pのキャパシタンスC12、アイソレーション抵抗9の抵抗Rは、
The
次に、実施の形態6の動作について説明する。
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)の信号に対しては、第10のインダクタ2mと第10のキャパシタ3mで構成される第6の並列回路4fが等価的にインダクタンスに見えるため、2個のインダクタ(第6の並列回路4f)と3個の接地キャパシタ(第11のキャパシタ3n、第12のキャパシタ3p)とアイソレーション抵抗9からなる電力分配回路と等価になる。すなわち、入力端子1aから入力された基本波は、第1の出力端子1e、第2の出力端子1fに等振幅かつ同相で分配され、第1の出力端子1eから入力された基本波は、第2の出力端子1fには全く出力されない。
Next, the operation of the sixth embodiment will be described.
Among the high-frequency signals input from the
一方、高調波(周波数f1=ω1/2π)の信号に対しては、第10のインダクタ2mと第10のキャパシタ3mで構成される第6の並列回路4fが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、第1の出力端子1e、第2の出力端子1fには全く出力されず無限大のアイソレーションが得られる。
On the other hand, the harmonic (frequency f 1 = ω 1 / 2π) signal appears to be open because the sixth
図12および図13に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態6に係わる電力分配回路の特性計算結果を示す。図12は基本波および高調波を含んだ広帯域な特性、図13は基本波の帯域付近の特性を示す。図において、入力端子1aから第1の出力端子1eへの分配量(S21)は、基本波(50MHz)においては−3dBであり、図11に示した回路の対称性から、入力端子1aから第1の出力端子1eへの分配量(S21)と入力端子1aから第2の出力端子1fへの分配量(S31)は等しいことは明らかであり、等振幅で分配されていることがわかる。一方、高調波(100MHz)付近においては50dB以上の減衰量が得られている。また,入力端子1aから入力端子1aへの反射量(S11)、第1の出力端子1eから第1の出力端子1eへの反射量(S22)および第1の出力端子1eから第2の出力端子1fへのアイソレーション量(S32)は、基本波においてはともに−50dB以下と小さく、基本波において出力端子間のアイソレーションのある電力分配回路として動作していることがわかる。
FIG. 12 and FIG. 13 show the characteristic calculation results of the power distribution circuit according to the sixth embodiment in which the fundamental wave is designed to be 50 MHz and the harmonic to be suppressed is 100 MHz for the high-frequency signal input from the
以上のように、実施の形態6に係るウィルキンソン形電力分配回路によれば、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された、第10のインダクタ2m、第10のキャパシタ3m、第11のキャパシタ3n、第12のキャパシタ3pとを備え、第10のインダクタ2mの一端を接続して入力端子1aとし、第10のインダクタ2mの他端をそれぞれ第1の出力端子1eおよび第2の出力端子1fとし、入力端子1aに一端を接地した第11のキャパシタ3nを接続し、第1の出力端子1e、第2の出力端子1fに一端を接地した第12のキャパシタ3pを接続し、さらに第10のインダクタ2mに対して並列に第10のキャパシタ3mを設けたので、入力端子1aから入力される高周波信号のうち、基本波(周波数f0=ω0/2π)に対しては集中定数形の電力分配回路として動作し、高調波(周波数f1=ω1/2π)に対しては入力端子と出力端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the Wilkinson power distribution circuit according to the sixth embodiment, the
実施の形態7.
図14は、この発明の実施の形態7に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。図において、ウィルキンソン形電力分配回路は、入力端子1a、第1の出力端子1e、第2の出力端子1f、第11のインダクタ2n、第13のキャパシタ3q、第14キャパシタ3r、第15のキャパシタ3s、アイソレーション抵抗9を備えて構成される。第11のインダクタ2nと第13のキャパシタ3qから第7の並列回路4gが構成されている。
Embodiment 7 FIG.
FIG. 14 is a circuit configuration explanatory diagram showing a Wilkinson power distribution circuit according to Embodiment 7 of the present invention. In the figure, the Wilkinson power distribution circuit includes an
入力端子1aは、第14のキャパシタ3rで接地されており、かつ、入力端子1aと第1の出力端子1eの間および入力端子1aと第2の出力端子1fの間はそれぞれ第11のインダクタ2nで接続されている。さらに、第11のインダクタ2nに対して並列に第13のキャパシタ3qが接続されている。また、アイソレーション抵抗9に対して並列に第15のキャパシタ3sが接続されている。第11のインダクタ2nのインダクタンスL11、第13のキャパシタ3qのキャパシタンスC13、第14のキャパシタ3rのキャパシタンスC14、第15のキャパシタ3sのキャパシタンスC15、アイソレーション抵抗9の抵抗Rは、
The
入力端子1aから入力された高周波信号のうち、基本波(周波数f0=ω0/2π)の信号に対しては、第11のインダクタ2nと第13のキャパシタ3qで構成される第7の並列回路4gが等価的にインダクタンスに見えるため、2個のインダクタ(第7の並列回路4g)と2個のキャパシタ(第14のキャパシタ3r、第15のキャパシタ3s)とアイソレーション抵抗9とからなる電力分配回路と等価になる。すなわち、入力端子1aから入力された基本波は、第1の出力端子1e、第2の出力端子1fに等振幅かつ同相で分配され、第1の出力端子1eから入力された基本波は、第2の出力端子1fには全く出力されない。
Among the high-frequency signals input from the
一方、高調波(周波数f1=ω1/2π)の信号に対しては、第11のインダクタ2nと第13のキャパシタ3qで構成される第7の並列回路4gが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、第1の出力端子1e、第2の出力端子1fには全く出力されず無限大のアイソレーションが得られる。
On the other hand, the harmonic (frequency f 1 = ω 1 / 2π) signal appears to be open because the seventh
以上のように、実施の形態7によれば、実施の形態6のウィルキンソン形電力分配回路において、2つの第12のキャパシタ3pに代えて、アイソレーション抵抗9に対して並列に第15のキャパシタ3sを設けたので、実施の形態6と同様、基本波に対しては集中定数形のウィルキンソン形電力分配回路として動作し、高調波に対しては入力端子と出力端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
As described above, according to the seventh embodiment, in the Wilkinson power distribution circuit of the sixth embodiment, instead of the two
また、第1の出力端子1eと第2の出力端子1fをそれぞれ接地する2つの第12のキャパシタ3pに代えて、アイソレーション抵抗9に対して並列に第15のキャパシタ3sを1つ設けたので、必要なキャパシタの数が削減でき、より小形化が図れるという効果もある。
Also, instead of the two
ここで、前記実施の形態5の図10で、入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合を例示して説明したが、前記実施の形態6の図11で、入力端子1a、第1の出力端子1e、第2の出力端子1fのそれぞれに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも、第1の出力端子1e、第2の出力端子1fから信号を入力して合成する場合を含め、実施の形態5での説明同様に機能し、同様の効果を奏する。なお、前記実施の形態6の図11で、入力端子1a、第1の出力端子1e、第2の出力端子1fそれぞれの少なくとも1つに接続すれば、接続した端子からの入力に対しては同様の効果を奏する。また、前記実施の形態7の図14で、入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも、実施の形態5での説明同様に機能し、同様の効果を奏する。
Here, in FIG. 10 of the fifth embodiment, the
1a 入力端子、1b 通過端子、1c 結合端子、1d アイソレーション端子、1e 第1の出力端子、1f 第2の出力端子、2a 第1のインダクタ、2b 第2のインダクタ、2c 第3のインダクタ、2d 第4のインダクタ、2e 第5のインダクタ、2f 第6のインダクタ、2g 第7のインダクタ、2h 第8のインダクタ、2k 第9のインダクタ、2m 第10のインダクタ、2n 第11のインダクタ、3a 第1のキャパシタ、3b 第2のキャパシタ、3c 第3のキャパシタ、3d 第4のキャパシタ、3e 第5のキャパシタ、3f 第6のキャパシタ、3g 第7のキャパシタ、3h 第8のキャパシタ、3k 第9のキャパシタ、3m 第10のキャパシタ、3n 第11のキャパシタ、3p 第12のキャパシタ、3q 第13のキャパシタ、3r 第14のキャパシタ、3s 第15のキャパシタ、4a 第1の並列回路、4b 第2の並列回路、4c 第3の並列回路、4d 第4の並列回路、4e 第5の並列回路、4f 第6の並列回路、4g 第7の並列回路、5 増幅器、6 終端抵抗、7a、7b アンテナ、8 抵抗、9 アイソレーション抵抗。
1a input terminal, 1b pass terminal, 1c coupling terminal, 1d isolation terminal, 1e first output terminal, 1f second output terminal, 2a first inductor, 2b second inductor, 2c third inductor, 2d 4th inductor, 2e 5th inductor, 2f 6th inductor, 2g 7th inductor, 2h 8th inductor, 2k 9th inductor, 2m 10th inductor, 2n 11th inductor, 3a 1st Capacitor, 3b second capacitor, 3c third capacitor, 3d fourth capacitor, 3e fifth capacitor, 3f sixth capacitor, 3g seventh capacitor, 3h eighth capacitor, 3k
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198667A JP4735087B2 (en) | 2004-12-03 | 2005-07-07 | 90 degree hybrid circuit and Wilkinson power distribution circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351169 | 2004-12-03 | ||
JP2004351169 | 2004-12-03 | ||
JP2005198667A JP4735087B2 (en) | 2004-12-03 | 2005-07-07 | 90 degree hybrid circuit and Wilkinson power distribution circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006186960A JP2006186960A (en) | 2006-07-13 |
JP4735087B2 true JP4735087B2 (en) | 2011-07-27 |
Family
ID=36739681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005198667A Active JP4735087B2 (en) | 2004-12-03 | 2005-07-07 | 90 degree hybrid circuit and Wilkinson power distribution circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735087B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100858662B1 (en) | 2007-04-16 | 2008-09-16 | (주)카이로넷 | Hybrid power divider |
JP6118557B2 (en) * | 2012-12-28 | 2017-04-19 | 古野電気株式会社 | High frequency transducer |
US9800207B2 (en) * | 2014-08-13 | 2017-10-24 | Skyworks Solutions, Inc. | Doherty power amplifier combiner with tunable impedance termination circuit |
CN116111970B (en) * | 2023-03-28 | 2023-08-04 | 南通大学 | Eight-port 3dB coupler based on lumped elements |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268806A (en) * | 1991-02-22 | 1992-09-24 | Nec Corp | High frequency power amplifier device |
JPH08335841A (en) * | 1995-06-09 | 1996-12-17 | Nippon Telegr & Teleph Corp <Ntt> | 90-degree hybrid and variable phase shifter |
JPH11225023A (en) * | 1998-02-06 | 1999-08-17 | Sony Corp | Mixer circuit using wilkinson type distributor |
JP3625753B2 (en) * | 2000-08-18 | 2005-03-02 | 日本電信電話株式会社 | Power distribution and synthesis circuit |
JP4710174B2 (en) * | 2001-06-13 | 2011-06-29 | 株式会社村田製作所 | Balanced LC filter |
JP2003163514A (en) * | 2001-11-29 | 2003-06-06 | Agilent Technologies Japan Ltd | Electric power distributor |
JP2005065171A (en) * | 2003-08-20 | 2005-03-10 | Sharp Corp | Power synthesizer with filtering function, and high frequency communication device |
-
2005
- 2005-07-07 JP JP2005198667A patent/JP4735087B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006186960A (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6803835B2 (en) | Integrated filter balun | |
JP5081742B2 (en) | Antenna duplexer | |
JP4236663B2 (en) | Electronic devices and filters | |
US8305283B2 (en) | Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line | |
JP2002271111A (en) | Laminated balance element | |
JP3531603B2 (en) | High frequency filter, filter device using the same, and electronic device using the same | |
JP4735087B2 (en) | 90 degree hybrid circuit and Wilkinson power distribution circuit | |
JP4550915B2 (en) | FILTER CIRCUIT, FILTER CIRCUIT ELEMENT, MULTILAYER CIRCUIT BOARD AND CIRCUIT MODULE HAVING THE SAME | |
JP5457931B2 (en) | Communication device using non-waveguide line-waveguide converter and non-waveguide line-waveguide converter | |
JP2906863B2 (en) | Stripline dual mode filter | |
JP3309454B2 (en) | Ring resonator | |
JP4600456B2 (en) | filter | |
JP4251974B2 (en) | High frequency filter | |
JP4501729B2 (en) | High frequency filter | |
JP3309578B2 (en) | High frequency resonator and high frequency filter | |
JP2008054174A (en) | 90-degree hybrid circuit | |
JP4618441B2 (en) | Multilayer filter | |
JP6409664B2 (en) | High frequency resonator and high frequency oscillator | |
US20240072405A1 (en) | Compact balun with out-of-band spurious suppression | |
Snyder | Spurious Bypass method for increasing passband width | |
WO2022130570A1 (en) | Filter circuit | |
JP5234069B2 (en) | Magnetic resonance isolator | |
JP5324497B2 (en) | Filter and satellite broadcast receiving apparatus using the same | |
Lou et al. | Design of a Compact On-chip Dual-band Band-pass Filter in 65-nm CMOS Technology | |
JPH09260908A (en) | Low-pass filter with directional coupler and portable telephone set |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4735087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |