JP4727073B2 - Semiconductor memory - Google Patents
Semiconductor memory Download PDFInfo
- Publication number
- JP4727073B2 JP4727073B2 JP2001207581A JP2001207581A JP4727073B2 JP 4727073 B2 JP4727073 B2 JP 4727073B2 JP 2001207581 A JP2001207581 A JP 2001207581A JP 2001207581 A JP2001207581 A JP 2001207581A JP 4727073 B2 JP4727073 B2 JP 4727073B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command
- internal
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、クロック同期式の半導体メモリに関する。
【0002】
【従来の技術】
近時、バッテリーを使用して駆動される携帯電話等の携帯機器が普及してきている。これ等携帯機器に実装される半導体メモリは、バッテリーを長時間使用可能にするために低消費電流であることが要求されている。特に、携帯電話に使用される半導体メモリでは、待機時の消費電流が低いことが望ましい。また、画像等、大量のデータを扱う携帯機器が増えてきている。これに伴い、これ等の形態機器向けに、低消費電流のDRAMが要求されている。
【0003】
特開平7−230688号公報および特開2000−285674号公報には、入力回路の動作頻度を下げることで、半導体メモリの消費電流を下げる技術が開示されている。
【0004】
【発明が解決しようとする課題】
上記公報では、入力バッファあるいは入力バッファの出力を受ける入力ラッチ回路を、チップセレクト信号が活性化されたときのみ動作させることで、消費電流を削減している。しかしながら、半導体メモリでは、チップセレクト信号が活性化されたときに、読み出し動作および書き込み動作等のメモリ動作が必ず実行されるとは限らない。例えば、DRAMでは、NOPコマンドが供給されたとき、メモリ動作は実行されない。また、アクティブコマンドを受ける前の読み出しコマンドおよび書き込みコマンドは無効であり、このときメモリ動作は実行されない。従来の入力回路は、上述したように、チップセレクト信号の活性化時に動作していた。すなわち、入力回路は、メモリ動作が実行されないときにも動作しており、この際、無駄な電力が消費されていた。
【0005】
本発明の目的は、入力回路および制御回路等の内部回路の動作を必要最小限にし、従来に比べ消費電流を削減できる半導体メモリを提供することにある。
【0006】
【課題を解決するための手段】
本発明の半導体メモリでは、コマンドバッファは、メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力する。第1クロック発生回路は、内部コマンド信号が有効であることを識別したときに、外部クロック信号に同期して第1内部クロック信号を発生する。コマンドラッチ回路は、第1内部クロック信号に同期して内部コマンド信号を取り込む。
【0007】
第1クロック発生回路は、外部から供給されたコマンド信号が有効でないとき、第1内部クロック信号を発生しない。このため、コマンドラッチ回路は、有効なコマンド信号が供給されたときのみ動作する。したがって、コマンドラッチ回路の動作頻度を従来に比べ減らすことができる。さらに、例えば、コマンドラッチ回路の出力を受けるコマンドデコーダの動作頻度を減らすことができる。この結果、コマンド信号の供給に伴う内部回路の無駄な動作を防止でき、動作時およびスタンバイ時の消費電流をともに削減できる。スタンバイ時に動作する回路は、元々少ないため、特にスタンバイ時の消費電流の削減効果が大きい。
【0008】
本発明の半導体メモリでは、アドレスバッファは、メモリセルを選択するアドレス信号を、チップセレクト信号の活性化時に受け付け、内部アドレス信号として出力する。アドレスラッチ回路は、第1内部クロック信号に同期して内部アドレス信号を取り込む。供給されたコマンド信号が無効のとき、第1内部クロック信号は発生しないため、アドレスラッチ回路は動作しない。したがって、アドレスラッチ回路の動作頻度を従来に比べ減らすことができる。この結果、動作時およびスタンバイ時の消費電流をさらに削減できる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図1は、半導体メモリの第1の実施形態を示している。この半導体メモリは、シリコン基板上にCMOSプロセスを使用してクロック同期式のSDRAMとして形成されている。
SDRAMは、外部からクロックイネーブル信号CKE、クロック信号CLK、チップセレクト信号/CS、コマンド信号CMD、アドレス信号ADDを受け、データ信号DQを入出力している。ここで、クロックイネーブル信号CKEは、クロック信号CLKおよびチップセレクト信号/CSのSDRAM内部への伝達を許可する信号である。チップセレクト信号CSは、SDRAM(チップ)の選択を指示する信号である。コマンド信号CMDは、読み出し動作、書き込み動作、プリチャージ動作、およびメモリコアの活性化等のメモリ動作を指示する信号である。アドレス信号ADDは、メモリセルを選択する信号である。データ信号DQは、メモリセルに書き込まれるデータまたはメモリセルから読み出されるデータを表す信号である。
【0020】
図中、太線で示した信号線は、複数本で構成されている。例えば、コマンド信号CMDは、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS、および書き込みイネーブル信号/WEで構成されている。信号名の頭の"/"は負論理を示し、信号名の末尾の"Z"は正論理を示している。以降、クロック信号CLK、チップセレクト信号/CSを、CLK信号、/CS信号のように、信号名を略して称することもある。
【0021】
SDRAMは、外部からの信号を受ける入力バッファ(符号10、12、14等)、入力バッファで受けた信号を取り込むラッチ回路(符号16、18、20、22、24)、第1クロック発生回路26、コマンドデコーダ28、バースト書き込み制御回路30、バースト読み出し制御回路32、アクティブ検出回路34、第2クロック発生回路36、第3クロック発生回路38、書き込みイネーブル発生回路40、レイテンシ制御回路42、および複数の論理ゲートを有している。特に図示していないが、SDRAMは、DRAMのメモリセルを有するメモリコアおよびメモリコアをクロック信号(後述するCLKMZ、CLK0Z)に同期して制御する制御回路(内部回路)を有している。この実施形態では、SDRAMは、独立に動作可能な2つのバンクを有している。なお、バンクを選択するためのバンクアドレス信号は、図示を省略している。
【0022】
コマンドバッファ10は、外部から供給されるコマンド信号CMDを、後述する内部チップセレクト信号EN1の活性化時に受け付け、受けた信号を増幅し、内部コマンド信号ICMDとして出力する。アドレスバッファ12は、外部から供給されるアドレス信号ADDを、内部チップセレクト信号EN1の活性化時に受け付け、受けた信号を増幅し、内部アドレス信号IADDとして出力する。データバッファ14は、外部から供給されるデータ信号DQを、後述する書き込みイネーブル信号WENZ1の活性化時に受け付け、受けた信号を増幅し、内部データ信号IDQとして出力する。
【0023】
クロックイネーブルラッチ16は、バッファを介して供給されるクロック信号CLKの立ち上がりエッジに同期してクロックイネーブル信号CKEを取り込み、取り込んだ信号を内部クロックイネーブル信号CKECZとして出力している。クロック信号CLKおよびチップセレクト信号/CSをそれぞれ受ける入力バッファは、内部クロックイネーブル信号CKECZが高レベルのときに活性化され、受けた信号を内部クロック信号ICLKおよび内部チップセレクト信号EN1として出力する。EN1信号は、正論理の信号であり、その論理レベルは、/CS信号の反対になる。内部クロック信号ICLKは、バッファを介して内部クロック信号CLK1として出力される。
【0024】
チップセレクトラッチ18は、ICLK信号の立ち上がりエッジに同期してEN1信号を取り込み、取り込んだ信号を内部チップセレクト信号CSCZとして出力する。
コマンドラッチ回路20は、後述する第1内部クロック信号CLKCZの立ち上がりエッジに同期してICMD信号を取り込み、取り込んだ信号をラッチコマンド信号LCMDとして出力する。コマンドラッチ回路20に取り込まれた内部コマンド信号ICMDは、そのクロックサイクルのみ有効である。このため、コマンドラッチ回路20は、後述するように、内部コマンド信号を取り込んだ次のクロックサイクルに、取り込んだコマンドを自動的にリセットする機能を有している。
【0025】
アドレスラッチ回路22は、第1内部クロック信号CLKCZの立ち上がりエッジに同期してIADD信号を取り込み、取り込んだ信号をラッチアドレス信号LADDとして出力する。データラッチ回路24は、後述する第2内部クロック信号CLKDQZの立ち上がりエッジに同期してIDQ信号を取り込み、取り込んだ信号をラッチデータ信号LDQとして出力する。
【0026】
第1クロック発生回路26は、EN1信号、CLK1信号、ICMD信号、および後述する状態信号ACTALLZ、ACTZを受け、ICMD信号が有効であることを識別したときに、CLK1信号に同期して第1内部クロック信号CLKCZを生成する。コマンドデコーダ28は、CSCZ信号、LCMD信号、およびACTALLZ、ACTZ信号を受け、外部から供給されたコマンドが有効であることを識別したときに、コマンド信号CMDCZ(書き込みコマンド信号WRPZ、読み出しコマンド信号RDPZ、アクティブコマンド信号ACTPZ、またはプリチャージコマンド信号PREPZ)を出力する。
【0027】
バースト書き込み制御回路30は、WRPZ信号を受け、バースト書き込み動作に必要な期間、バースト書き込み信号WBSTZを活性化する。バースト読み出し制御回路32は、RDPZ信号を受け、バースト読み出し動作が必要な期間、バースト読み出し信号RBSTZを活性化する。
アクティブ検出回路34は、2つのバンクに対応してそれぞれ形成されている。アクティブ検出回路34は、ACTPZ信号およびPREPZ信号を受け、バンクの動作状態を把握し、バンクがアクティブ状態(ワード線が選択された状態)のとき、アクティブ信号ACT0(またはACT1)を活性化する。状態信号ACTALLZは、ACT0信号およびACT1信号がともに活性化されたとき、すなわち、全バンクがアクティブ状態のとき活性化される。状態信号ACTZは、ACT0信号およびACT1信号の少なくとも1つが活性化されたとき、すなわち、いずれかのバンクがアクティブ状態のとき活性化される。
【0028】
第2クロック発生回路36は、CSCZ信号またはWBSTZ信号の活性化時に書き込みイネーブル信号WENZを生成するORゲートと、WENZ信号の高レベル時にCLK1信号に同期する第2内部クロック信号CLKDQZを生成するANDゲートとを有している。すなわち、第2クロック発生回路36は、アクティブ状態のバンクが存在する場合には、/CS信号の活性化時およびバースト書き込み動作時に、DQ信号を取り込むCLKDQZ信号を出力する。
【0029】
第3クロック発生回路38は、CSCZ信号、WBSTZ信号、またはRBSTZ信号の活性化時に、CLK1信号に同期する第3内部クロック信号CLKMZを生成する。すなわち、第3クロック発生回路38は、/CS信号の活性化時、バースト書き込み動作時、およびバースト読み出し動作時にCLKMZ信号を出力する。CLKMZ信号は、メモリコアを制御する制御回路等の内部回路を動作させるための基本クロック信号である。
【0030】
書き込みイネーブル発生回路40は、EN1信号またはWBSTZ信号の活性化時に、書き込みイネーブル信号WENZ1を生成する。すなわち、書き込みイネーブル発生回路40は、アクティブ状態のバンクが存在する場合には、/CS信号の活性化時およびバースト書き込み動作時に、DQ信号を受け付けるWENZ1信号を出力する。
【0031】
レイテンシ制御回路42は、メモリセルからの読み出しデータを外部に出力するタイミングに合わせて、バースト読み出し動作時に活性化されるRBSTZ信号を遅延させる。内部クロック信号CLK0Zは、遅延されたRBSTZ信号の高レベル時に、CLK1信号に同期して生成される。CLK0Z信号は、読み出しデータを出力するデータ出力バッファの同期信号、あるいは並列の読み出しデータを直列データに変換するための同期信号として使用される。
【0032】
図2は、図1に示した入力バッファ10、12、14の詳細を示している。入力バッファ10、12、14は、イネーブル信号ENA(EN1信号またはWENZ1信号)の反転信号および入力信号IN(CMD信号、ADD信号、またはDQ信号)を受け、出力信号OUT(ICMD信号、IADD信号、またはIDQ信号)を出力する負論理のアンド回路を有している。すなわち、入力バッファ10、12、14は、イネーブル信号が高レベルのときに、入力信号INを出力信号OUTとして出力する。なお、入力バッファ10、12、14を、カレントミラー回路を含む差動増幅回路で構成してもよい。この場合、入力信号INおよびその反転信号は、差動入力部に入力され、イネーブル信号ENAは、差動増幅回路と電源とを接続するスイッチングトランジスタを制御する。
【0033】
図3は、図1に示したラッチ回路16、18、22、24の詳細を示している。ラッチ回路は、信号ラッチ部44および信号出力部46を有している。
信号ラッチ部44は、入力と出力とを互いに接続したCMOSインバータ44a、44b、CMOSインバータ44a、44bの出力ノードND1、ND2を、それぞれ電源線VIIに接続するpMOSトランジスタ44c、44d(以下、単にpMOSと称する)、CMOSインバータ44a、44bのnMOSトランジスタのソースを接地線VSSに接続するnMOSトランジスタ44e、44f、44g、44h、44i(以下、単にnMOSと称する)、およびインバータ44jで構成されている。
【0034】
pMOS44c、44dのゲートおよびnMOS44iのゲートには、クロック信号CLKZ(CLK信号をバッファで受けた信号、ICLK信号、CLKCZ信号、およびCLKDQZ信号)が供給されている。nMOS44eのゲートには、入力信号INが供給され、nMOS44gのゲートには、インバータ44jを介して入力信号INの反転信号が供給されている。nMOS44f、44hのゲートには、ノードND1、ND2の反転ノード/ND1、/ND2がそれぞれ接続されている。
【0035】
信号出力部46は、pMOSおよびnMOSからなる2つの出力回路46a、46b、ラッチ46c、およびインバータ46dを有している。ラッチ46cは、2つのインバータの入力と出力とを互いに接続して構成され、両インバータの入力でそれぞれ出力回路46a、46bの出力を受けている。インバータ46dは、出力回路46bの出力レベルを反転し、反転した信号を出力信号OUT(CKECZ信号、CSCZ信号、LADD信号、およびLDQ信号)として出力する。
【0036】
上述したラッチ回路では、信号ラッチ部44のpMOS44c、44dは、CLKZ信号が低レベルのときオンし、ノードND1、ND2は高レベルになる。信号出力部46の出力回路46a、46bは、ノードND1、ND2が高レベルのときにオフする。このため、信号出力部46は、ラッチ46cに保持されている信号を出力信号OUTとして出力する。
【0037】
CLKZ信号が高レベルに変化すると、信号ラッチ部44のnMOS44iはオンし、CMOSインバータ44a、44bは活性化される。nMOS44e、44gのいずれかが、入力信号INのレベルに応じてオンすることで、ノードND1、ND2は、互いに逆のレベルに変化する。ノードND1、ND2のレベルは、nMOS44f、44hにフィードバックされ、信号ラッチ部44の状態は固定される。ノードND1、ND2のレベルが決まると、それ以降は、入力信号INが変化しても信号ラッチ部44の状態は変わらない。すなわち、CLKZ信号の立ち上がりエッジに同期して入力信号INがラッチされる。
【0038】
図4は、図1に示したコマンドラッチ回路20の詳細を示している。コマンドラッチ回路20は、図3のラッチ回路16、18、22、24に、出力信号(LCMD信号)を自動的にリセットする回路を付加して構成されている。コマンドラッチ回路20は、図3と同一の信号ラッチ部44、信号出力部46、およびCMOS伝達ゲート20a、nMOS20b、遅延回路20c、フリップフロップ20d、pMOS20e、nMOS20fを有している。
【0039】
CMOS伝達ゲート20aは、フリップフロップ20dの出力FOUTが高レベルのときにオンし、CLKCZ信号を信号ラッチ部44に伝達する。nMOS20bは、フリップフロップ20dの出力FOUTが高レベルのときにオンし、信号ラッチ部44を非活性化する。遅延回路20cは、フリップフロップ20dの出力FOUTの変化を所定時間遅らせ、pMOS20eおよびnMOS20fの制御信号PCON、NCONを生成する。
【0040】
フリップフロップ20dは、LCMD信号が高レベルに変化したときにリセットされ、出力FOUTを低レベルにする。フリップフロップ20dは、SDRAMに電源が供給されたときに活性化される開始信号STTZを受け、出力FOUTを低レベルにリセットする。pMOS20eおよびnMOS20fは、それぞれ制御信号PCON、NCONが低レベル、高レベルのときにオンし、信号出力部46のラッチ46cをリセットする。
【0041】
図5は、図4に示したコマンドラッチ回路20の動作を示している。例えば、コマンドラッチ回路20は、CLKCZ信号の立ち上がり時に低レベルの内部コマンド信号ICMDを取り込み、ノードND2を低レベルにし、LCMD信号を低レベルに変化させる(図5(a))。低レベルのLCMD信号によりフリップフロップ20dはリセットされ、出力FOUTを低レベルにする(図5(b))。図4のCMOS伝達ゲート20aおよびnMOS20bは、出力FOUTの低レベルを受けてそれぞれオフおよびオンする。この動作により信号ラッチ部44は、リセットされ、ノードND1、ND2はともに高レベルになる(図5(c))。
【0042】
フリップフロップ20dの出力FOUTは、CLKCZ信号の立ち下がりに同期してセットされる(図5(d))。制御信号PCON、NCONは、出力FOUTの変化から所定時間後に、低レベルおよび高レベルにそれぞれ変化する(図5(e))。pMOS20eおよびnMOS20fは、制御信号PCON、NCONを受けてオンし、ノードOUT0およびLCMD信号を高レベルに変化させる(図5(f))。すなわち、コマンドラッチ回路20は、ICMD信号を取り込んだ後、所定の時間後に自動的にリセットされる。
【0043】
フリップフロップ20dのノードFOUT0は、高レベルのLCMD信号により低レベルに変化する(図5(g))。制御信号PCON、NCONは、出力FOUTの変化から所定時間後に、高レベルおよび低レベルにそれぞれ変化する(図5(h))。
一方、コマンドラッチ回路20は、CLKCZ信号の立ち上がり時に高レベルのICMD信号を取り込み、ノードND1を低レベルにする(図5(i))。このとき、出力ノードOUT0およびLCMD信号は、既に高レベルにリセットされているため、変化しない(図5(j))。ノードND1は、CLKCZ信号の立ち下がりに同期して高レベルにリセットされる(図5(k))。
【0044】
図6は、図1に示した第1クロック発生回路26の詳細を示している。第1クロック発生回路26は、コマンド判定回路26aおよびクロック出力回路26bを有している。コマンド判定回路26aは、チップセレクト信号/CSの活性化時かつ状態信号ACTALLZの非活性化時にコマンド信号CMDをデコードしてアクティブコマンド信号ACTP0Zを出力する回路と、チップセレクト信号/CSおよび状態信号ACTZの活性化時にコマンド信号CMDをデコードしてプリチャージコマンド信号PREP0Z、読み出しコマンド信号RDP0Z、または書き込みコマンド信号WRP0Zを出力する回路とを有している。すなわち、第1クロック発生回路26は、有効なコマンド信号CMDのみをデコードするコマンドデコーダとして動作する。第1クロック発生回路26は、無効なコマンド信号CMDが供給されたとき動作しない。このため、消費電流が削減できる。
【0045】
コマンド判定回路26aは、ACTPZ信号、PREPZ信号、RDPZ信号、WRPZ信号のOR論理をコマンドイネーブル信号CMDENとして出力する。クロック出力回路26bは、CLK1信号の低レベル時にオンしコマンドイネーブル信号CMDENを内部に伝達するCMOS伝達ゲートと、CMOS伝達ゲートを介して伝達されるCMDEN信号をラッチコマンドイネーブル信号LCMDENとして保持するラッチと、LCMDEN信号の活性化時(高レベル時)にCLK1信号に同期する第1内部クロック信号CLKCZを出力するANDゲートとを有している。
【0046】
図7は、第1クロック発生回路26の動作を示している。CMD信号は、CLK信号に対して余裕(所定のセットアップ時間)を持ってSDRAMに供給される。この例では、1番目のCLK信号に同期してバンク0に対するアクティブコマンドACT0が供給され、2番目のCLK信号に同期してバンク1に対するアクティブコマンドACT1が供給され、3番目のCLK信号では、コマンドが供給されない場合を示している。
【0047】
まず、1番目のCLK信号に対応して、/CS信号の活性化とともにアクティブコマンドACT0が供給される(図7(a))。状態信号ACTALLZが低レベルのため、図6のコマンド判定回路26aは動作し、CMDEN信号を活性化する(図7(b))。このとき、CLK信号はまだ低レベルであるため、クロック出力回路26bのCMOS伝達ゲートはオンしている。このため、CMDEN信号の活性化に応じてLCMDEN信号が活性化される(図7(c))。LCMDEN信号が活性化されているため、CLK1信号に同期して第1内部クロック信号CLKCZが出力される(図7(d))。
【0048】
この後、内部回路が動作してバンク0がアクティブ状態になり、状態信号ACTZが高レベルに変化する(図7(e))。CLKCZ信号は、CLK信号の立ち下がりに同期して低レベルに変化する(図7(f))。また、CLK信号の立ち下がりにより、図6のCMOS伝達ゲートが再びオンする。LCMDEN信号は、低レベルのCMDEN信号に応じて非活性化される(図7(g))。
【0049】
次に、2番目のCLK信号に対応して、/CS信号の活性化とともにアクティブコマンドACT1が供給される(図7(h))。状態信号ACTALLZが低レベルのため、CMDEN信号が活性化される(図7(i))。CMDEN信号の活性化に応じてLCMDEN信号が活性化される(図7(j))。LCMDEN信号の活性化により、CLK1信号に同期して第1内部クロック信号CLKCZが出力される(図7(k))。この後、内部回路が動作してバンク1がアクティブ状態になり、状態信号ACTALLZが高レベルに変化する(図7(l))。
【0050】
3番目のCLK信号に対応して、コマンドは供給されない(図7(m))。/CS信号が活性化されないため、図6のコマンド判定回路26aは非活性化され、CMDEN信号を活性化しない(図7(n))。したがって、第1内部クロック信号CLKCZは出力されない(図7(o))。
また、ACTALLZ信号が高レベルのとき、全バンクが活性化されている。このため、3番目のCLK信号に対応してアクティブコマンドACT0(またはACT1)が供給されたとき、コマンド判定回路26aは、そのコマンドを無効と判断し、第1内部クロック信号CLKCZを出力しない。同様に、1番目のCLK信号に対応して書き込みコマンド、読み出しコマンド、またはプリチャージコマンドが供給されたとき、コマンド判定回路26aは、そのコマンドを無効と判断し、第1内部クロック信号CLKCZを出力しない。
【0051】
図8は、図1に示したコマンドデコーダ28の詳細を示している。コマンドデコーダ28は、CSCZ信号の活性化およびACTALLZ信号の非活性化時に動作し、デコード結果に応じてアクティブコマンド信号ACTPZを出力するAND回路28aと、CSCZ信号およびACTZ信号の活性化時に動作し、デコード結果に応じてプリチャージコマンド信号PREPZ、読み出しコマンド信号RDPZ、および書き込みコマンド信号WRPZをそれぞれ出力するAND回路28b、28c、28dとを有している。
【0052】
このコマンドデコーダ28は、例えば、ACTALLZ信号が高レベルのとき、/CS信号(CSCZ信号)の活性化とともにアクティブコマンドを示すコマンド信号を受けても、ACTPZ信号を出力しない。また、コマンドデコーダ28は、例えば、ACTZ信号が低レベルのとき(バンク0、1がいずれも活性化されていないとき)、/CS信号(CSCZ信号)の活性化とともに書き込みコマンドを示すコマンド信号を受けても、WRPZを出力しない。すなわち、コマンドデコーダ28は、メモリコアを制御する制御回路等の内部回路を動作させるための有効なコマンドが供給されたときのみ動作する。このため、コマンドデコーダ28の動作頻度が減り、消費電流が削減される。
【0053】
図9は、第1の実施形態のSDRAMの動作の一例を示している。なお、1番目のCLK信号が供給されたとき、いずれのバンクも活性化されていない。
まず、1番目のCLK信号に対応して、チップセレクト信号/CS、バンク0に対するアクティブコマンドACT0、アドレス信号ADD1、およびデータ信号DQ0が供給される。/CS信号の活性化によりEN1信号が活性化され、図1のコマンドバッファ10およびアドレスバッファ12が活性化される(図9(a))。ACTZ信号の非活性化により書き込みイネーブル信号WENZ1は、非活性を保ち、図1のデータバッファ14は非活性を保つ(図9(b))。
【0054】
図1の第1クロック発生回路26は、高レベルのEN1信号、アクティブコマンド信号ACT0、および低レベルの状態信号ACTZ、ACTALLZを受ける。このとき、状態信号ACTALLZ信号は低レベルであるため、第1クロック発生回路26は、アクティブコマンドACT0を有効なコマンドと識別し、第1内部クロック信号CLKCZを生成する(図9(c))。図1のコマンドラッチ回路20およびアドレスラッチ回路22は、CLKCZ信号に同期して内部コマンド信号ICMDおよび内部アドレス信号IADDを取り込み、ラッチコマンド信号LCMD(ACTPZ)およびラッチアドレス信号LADD(ADD1)として出力する(図9(d))。コマンドラッチ回路20は、上述したように自動的にリセットされる(図9(e))。
【0055】
WENZ1信号の低レベルにより、CLK信号に同期して第2および第3内部クロック信号は出力されない(図9(f))。CLKMZ信号に同期して制御回路(内部回路)が動作する。そして、バンク0が活性化され、状態信号ACTZが活性化される(図9(h))。
次に、2番目のCLK信号に対応して、チップセレクト信号/CS、バンク1に対するアクティブコマンドACT1、アドレス信号ADD1、およびデータ信号DQ0が供給される。上述と同様に、EN1信号が活性化され(図9(i))、今回はACTZ信号が活性化されているので書き込みイネーブル信号WENZ1が活性化され(図9(j))、コマンドバッファ10、アドレスバッファ12およびデータバッファ14が活性化される。
【0056】
状態信号ACTALLZ信号は低レベルであるため、第1クロック発生回路26は、アクティブコマンドACT1を有効なコマンドと識別し、第1内部クロック信号CLKCZを生成する(図9(k))。コマンドラッチ回路20およびアドレスラッチ回路22は、CLKCZ信号に同期して内部コマンド信号ICMDおよび内部アドレス信号IADDを取り込む(図9(l))。
【0057】
CSCZ信号の高レベルにより、CLK信号に同期して第2内部クロック信号CLKDQZおよび第3内部クロック信号CLKMZが出力される(図9(m))。データラッチ回路24は、CLKDQZ信号に同期して内部データ信号IDQを取り込む(図9(n))。CLKMZ信号に同期して制御回路(内部回路)が動作する。そして、バンク1が活性化され、状態信号ACTALLZが活性化される(図9(o))。
【0058】
次の3番目のクロックサイクルでは、/CS信号およびCMD信号等は供給されない(図9(p))。このため、EN1信号およびCSCZ信号は活性化されず、CLKCZ信号、CLKDQZ信号、およびCLKMZ信号は生成されない。
次に、4番目のCLK信号に対応して、/CS信号およびNOP(no operation)コマンドが供給される(図9(q))。第1クロック発生回路26は、供給されたNOPコマンドが有効でない(内部回路の動作に関係ないコマンド)と判断し、CLKCZ信号を生成しない。CLKCZ信号が生成されないため、図1のコマンドラッチ回路20およびアドレスラッチ回路22は動作しない。このため、消費電流が削減できる。また、コマンドラッチ回路20は、取り込んだコマンドを自己リセットする。このため、4番目のクロックサイクルにおいて、2番目のクロックサイクルで供給されたコマンドにより内部回路が誤動作することが防止される。なお、従来は、破線で示したように、/CS信号に応答してCLKCZ信号が出力されていた(図9(r))。
【0059】
この実施形態では、CLKDQZ信号およびCLKMZ信号は、CSCZ信号の活性化時にCLK信号に同期して生成される。このため、/CS信号が活性化される4番目のクロックサイクルにおいて、CLKDQZ信号およびCLKMZ信号は生成され(図9(s))、データラッチ回路24および一部の内部回路は動作する。
5番目のCLK信号に対応して、DESL(device deselect)コマンドが供給される(図9(t))。DESLコマンドは、/CS信号の非活性化時に供給されるコマンドであり、メモリ動作と関係しないコマンドである。。/CS信号が活性化されないため、EN1信号およびCSCZ信号は活性化されず、CLKCZ信号、CLKDQZ信号、およびCLKMZ信号は生成されない。
【0060】
6番目のCLK信号に対応して、/CS信号、バンク1に対する書き込みコマンドWRITE、アドレス信号ADD1、およびデータ信号DQ0が供給される(図9(u))。状態信号ACTZ信号は高レベルであるため、第1クロック発生回路26は、書き込みコマンドWRITEを有効なコマンドと識別し、第1内部クロック信号CLKCZを生成する(図9(v))。コマンドラッチ回路20およびアドレスラッチ回路22は、CLKCZ信号に同期してICMD信号(WRPZ)およびIADD信号(ADD1)を取り込む(図9(w))。
【0061】
図1のバースト書き込み制御回路30は、コマンドデコーダ28からの書き込みコマンド信号WRPZを受け、書き込みバースト長に対応するクロックサイクルの期間バースト書き込み信号WBSTZを高レベルにする(図9(x))。このため、データバッファ14およびデータラッチ回路24は、4クロックサイクルの期間書き込みイネーブル信号WENZ1および第2内部クロック信号CLKDQZをそれぞれ受ける(図9(y))。そして、書き込みデータDQ0、DQ1、DQ2、DQ3がSDRAM内に取り込まれ、書き込み動作が実行される(図9(z))。
【0062】
図10は、第1の実施形態のSDRAMの動作の別の例を示している。この例は、バンクがいずれも活性化されていない状態で、コマンド信号CMDが供給されたときの動作を示している。1番目から4番目までのクロックサイクルでは、NOPコマンドのみが供給される。このような状態をプリチャージスタンバイ状態と称している。上述した図9と同じ動作については、詳細な説明を省略する。
【0063】
まず、1番目のCLK信号に対応して、/CS信号、NOPコマンド、アドレス信号ADD1、およびデータ信号DQ0が供給される。/CS信号の活性化によりEN1信号が活性化され、図1のコマンドバッファ10およびアドレスバッファ12が活性化される(図10(a))。ACTZ信号の非活性状態により書き込みイネーブル信号WENZ1は非活性を保ち、図1のデータバッファ14は非活性状態を保つ(図10(b))。
【0064】
図1の第1クロック発生回路26は、供給されたNOPコマンドが有効でない(内部回路の動作に関係ないコマンド)と判断し、CLKCZ信号を生成しない(図10(c))。CLKCZ信号が生成されないため、図1のコマンドラッチ回路20およびアドレスラッチ回路22は動作しない。CLKDQZ信号およびCLKMZ信号は、ACTZ信号が非活性状態のため、CLK信号に同期したクロックを生成しない(図10(d))。このため、データラッチ回路24は動作しない。
【0065】
2番目および4番目のクロックサイクルの動作は、1番目のクロックサイクルの動作と同じため、説明を省略する。また、3番目および5番目のクロックサイクルの動作は、図9の3番目および5番目のクロックサイクルの動作と同じため、説明を省略する。
6番目のCLK信号に対応して、/CS信号、書き込みコマンドWRITE、アドレス信号ADD1、およびデータ信号DQ0が供給される(図10(e))。このとき、いずれのバンクも活性化されていないため(ACTZ信号=低レベル)、第1クロック発生回路26は、供給された書き込みコマンドWRITEが有効でない(内部回路の動作に関係ないコマンド)と判断し、CLKCZ信号を生成しない(図10(f))。CLKCZ信号が生成されないため、図1のコマンドラッチ回路20およびアドレスラッチ回路22は動作しない。
【0066】
なお、従来は、破線で示したように、/CS信号に応答して実際の動作に関係しないCLKCZ信号が出力されていた。本実施形態では、このような無駄なCLKCZ信号が出力されないため、コマンドラッチ回路20およびアドレスラッチ回路22の動作頻度が低減される。本実施形態は、特に、プリチャージスタンバイ時において、消費電流の削減効果が高い。
【0067】
以上、本実施形態では、第1クロック発生回路26は、外部から供給されたコマンド信号CMDが有効なときのみ、第1内部クロック信号CLKCZを生成した。このため、コマンドラッチ回路20およびアドレスラッチ回路22を、有効なコマンド信号CMDが供給されたときのみ動作させることができる。したがって、コマンドラッチ回路20およびアドレスラッチ回路22の動作頻度を従来に比べ減らすことができ、消費電流を削減できる。
【0068】
図11は、半導体メモリの第2の実施形態を示している。第1の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第1の実施形態の第1クロック発生回路26、第3クロック発生回路38、および書き込みイネーブル発生回路40の代わりに第1クロック発生回路50、第3クロック発生回路52、および書き込みイネーブル発生回路54がそれぞれ形成され、第2クロック発生回路36に入力される信号が第1の実施形態と相違している。その他の構成は、第1の実施形態と同じである。
【0069】
第1クロック発生回路50は、内部クロック信号CLK1と内部チップセレクト信号CSCZのAND論理を演算し、コマンドラッチ回路20およびアドレスラッチ回路22に供給する第1内部クロック信号CLKCZを生成する。すなわち、CLKCZ信号は、チップセレクト信号/CSの活性化時にクロック信号CLKに同期して生成される。
【0070】
第3クロック発生回路52は、コマンドデコーダ28からの書き込みコマンド信号WRPZ、読み出しコマンド信号RDPZ、バースト書き込み制御回路30からのバースト書き込み信号WBSTZ、またはバースト読み出し制御回路32からのバースト読み出し信号RBSTZの活性化時に、CLK1信号に同期する第3内部クロック信号CLKMZを生成する。すなわち、第3クロック発生回路38は、通常の書き込み動作時(有効な書き込みコマンドが供給されたとき)、読み出し動作時(有効な読み出しコマンドが供給されたとき)、バースト書き込み動作時、およびバースト読み出し動作時にCLKMZ信号を出力する。
【0071】
書き込みイネーブル発生回路54は、書き込みコマンド判定回路56を有している。書き込みコマンド判定回路56は、内部チップセレクト信号EN1および状態信号ACTZの活性化時に書き込みコマンドを受けたとき(有効な書き込みコマンドが供給されたとき)、書き込みイネーブル信号WRITEを活性化する。そして、書き込みイネーブル発生回路56は、書き込みイネーブル信号WRITEの活性化時(書き込み動作時)およびバースト書き込み信号WBSTZの活性化時(バースト書き込み動作時)に、DQ信号を受け付ける書き込みイネーブル信号WENZ1を出力する。
【0072】
第2クロック発生回路36のORゲートは、コマンドデコーダ28からの書き込みコマンド信号WRPZまたはバースト書き込み制御回路30からのバースト書き込み信号WBSTZを受け、書き込みイネーブル信号WENZを生成する。そして、第2クロック発生回路36は、WENZ信号の高レベル時にCLK1信号に同期する第2内部クロック信号CLKDQZを生成する。すなわち、第2クロック発生回路36は、通常の書き込み動作時(有効な書き込みコマンドが供給されたとき)およびバースト書き込み動作時に、DQ信号を取り込むCLKDQZ信号を出力する。
【0073】
図12は、図11に示した書き込みコマンド判定回路56の詳細を示している。書き込みコマンド判定回路56は、EN1信号、ACTZ信号、および書き込みコマンドを示すICMD信号を受けるAND回路を有している。すなわち、書き込みコマンド判定回路56は、EN1信号およびACTZ信号の活性化時に活性化し、ICMD信号が書き込みコマンドを示すときに書き込みイネーブル信号WRITEを活性化するコマンドデコーダとして動作する。
【0074】
図13は、第2の実施形態のSDRAMの動作の一例を示している。上述した第1の実施形態の図9と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図9と同一である。
この実施形態では、有効な書き込みコマンドが供給されたとき、およびバースト書き込み動作時のみ、書き込みイネーブル信号WENZ1、第2内部クロック信号CLKDQZが生成され、有効な書き込みコマンドおよび有効な読み出しコマンドが供給されたとき、およびバースト書き込み動作時、バースト読み出し動作時のみ、第3内部クロック信号CLKMZが生成される。このため、1番目、2番目、および4番目のクロックサイクルにおいて、これ等WENZ1信号、CLKDQZ信号、およびCLKMZ信号は発生しない(図13(a)〜(c))。ここで、破線は、従来の波形を示している。このように、データバッファ14、データラッチ回路24、およびバンクを制御する内部回路は動作せず、消費電力が削減される。
【0075】
なお、この実施形態では、第1内部クロック信号CLKCZは、内部クロック信号CLK1と内部チップセレクト信号CSCZのAND論理で生成される。このため、4番目のクロックサイクルにおいて、CSCZ信号が生成され、コマンドラッチ回路20およびアドレスラッチ回路22が動作する(図13(d))。
図14は、第2の実施形態のSDRAMの動作の別の例を示している。上述した第1の実施形態の図10と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図10と同一である。
【0076】
この例では、いずれのバンクも活性化されていないため、全てのクロックサイクルにおいて、WENZ1信号、CLKDQZ信号、およびCLKMZ信号は発生しない(図14(a)〜(d))。ここで、破線は、従来の波形を示している。したがって、データバッファ14、データラッチ回路24、およびバンクを制御する内部回路は動作せず、消費電力が削減される。多数の回路の動作頻度が減らすことができるため、プリチャージスタンバイ時においてもほぼ同等の消費電流の削減効果が得られる。
【0077】
なお、CLKCZ信号は、/CS1信号の活性化時に生成されるため、1、2、4、6番目のクロックサイクルにおいて、コマンドラッチ回路20およびアドレスラッチ回路22が動作する(図13(e)〜(h))。
この実施形態においても、上述した第1の実施形態と同様の効果を得ることができる。
【0078】
第2クロック発生回路36は、コマンド信号CMDが有効な書き込みコマンドを示すとき、およびバースト書き込み動作時に第2内部クロック信号CLKDQZを生成した。このため、データラッチ回路24は、実際に書き込み動作を実行するためにデータ信号DQを取り込む必要があるときのみ動作する。
第3クロック発生回路52は、コマンド信号CMDが有効な書き込みコマンドおよび有効な読み出しコマンドを示すとき、バースト書き込み動作時、およびバースト読み出し動作時に第3内部クロック信号CLKMZを発生した。このため、バンクを制御する内部回路は、実際に書き込み動作および読み出し動作を実行するときのみ動作する。
【0079】
図15は、半導体メモリの第3の実施形態を示している。第1の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第1の実施形態の第1クロック発生回路26およびコマンドラッチ回路22の代わりに第1クロック発生回路58およびコマンドラッチ回路60が形成されている。コマンドラッチ回路60は、図3に示したラッチ回路と同一であり、自己リセット機能を有していない。その他の構成は、第1の実施形態と同じである。
【0080】
第1クロック発生回路58は、内部クロック信号ICLKの立ち上がりエッジに同期して内部チップセレクト信号CSCZを取り込むラッチ62と、ラッチ62の出力信号CSCZ2とCSCZ信号のOR論理を出力するORゲートと、ORゲートの出力と内部クロック信号CLK1のAND論理を第1内部クロック信号CLKCZとして出力するANDゲートとを有している。CSCZ信号は、ICLK信号に同期して生成される。したがって、ラッチ62は、CSCZ2信号をCSCZ信号が生成された次のクロックサイクルに出力する。すなわち、第1クロック発生回路58は、チップセレクト信号/CSが供給されたクロックサイクルおよびその次のクロックサイクルに、クロック信号CLKに同期して第1内部クロック信号CLKCZを生成する。
【0081】
図16は、第1クロック発生回路58におけるラッチ62の詳細を示している。ラッチ62は、CMOS伝達ゲート62a、ラッチ62b、CMOS伝達ゲート62c、およびラッチ62dを直列に接続して構成されている。CSCZ信号を受けるCMOS伝達ゲート62aは、ICLK信号の低レベル時にオンする。ラッチ62b、62dに挟まれたCMOS伝達ゲート62cは、ICLK信号の高レベル時にオンする。
【0082】
図17は、第3の実施形態のSDRAMの動作の一例を示している。上述した第1の実施形態の図9と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図9と同一である。
この実施形態では、3番目および7番目のクロックサイクルに示すように、/CS信号が供給された次のクロックサイクルでもCLKCZ信号が出力される(図17(a)、(b))。このため、/CS信号とともに供給されたコマンド信号CMDを取り込んだコマンドラッチ回路60は、次のサイクルで別のコマンド信号CMDを取り込む。すなわち、コマンドラッチ回路60は、次のサイクルで必ずリセットされる。したがって、コマンドラッチ回路60は、自己リセット機能を有する必要がなく、簡易な回路で構成できる。この結果、コマンドラッチ回路60をリセットするために必要な回路の消費電流を削減できる。
【0083】
図18は、第3の実施形態のSDRAMの動作の別の例を示している。上述した第1の実施形態の図10と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図10と同一である。
この例においても、3番目および7番目のクロックサイクルに示すように、/CS信号が供給された次のクロックサイクルでCLKCZ信号が出力される(図18(a)、(b))。このため、コマンド信号を取り込んだコマンドラッチ回路22は、次のサイクルで必ずリセットされる。
【0084】
この実施形態においても、上述した第1の実施形態と同様の効果を得ることができる。さらに、第1クロック発生回路58は、第1クロック信号CLKCZを、チップセレクト信号/CSの活性化時と次のクロックサイクルに発生した。このため、簡易な制御でコマンドラッチ回路60をリセットでき、消費電流を削減できる。
【0085】
図19は、半導体メモリの第4の実施形態を示している。第1および第3の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第3の実施形態の第1クロック発生回路58の代わりに第1クロック発生回路64が形成されている。その他の構成は、第3の実施形態と同じである。
【0086】
第1クロック発生回路64は、コマンドデコーダ28から出力される書き込みコマンド信号WRPZ、読み出しコマンド信号RDPZ、またはアクティブコマンド信号ACTPZを、内部クロック信号ICLKの立ち上がりエッジに同期して取り込むラッチ64aと、ラッチ64aの出力および内部チップセレクト信号CSCZのOR論理を出力するORゲートと、ORゲートの出力および内部クロック信号CLK1のAND論理を第1内部クロック信号CLKCZとして出力するANDゲートとを有している。
【0087】
コマンドデコーダ28は、第1内部クロック信号CLKCZでラッチされた内部コマンド信号LCMDをデコードする。このため、第1クロック発生回路64のラッチ64aは、コマンド信号CMDが供給された次のサイクルのICLK信号でコマンド信号WRPZ(またはRDPZ、ACTPZ)を取り込む。すなわち、第1クロック発生回路64は、チップセレクト信号/CSが供給されたクロックサイクル、およびチップセレクト信号/CSとともに供給されたコマンド信号CMDが有効な場合、次のクロックサイクルでもクロック信号CLKに同期して第1内部クロック信号CLKCZを生成する。
【0088】
図20は、第4の実施形態のSDRAMの動作の一例を示している。上述した図9および図17と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図9と同一である。
この実施形態では、4番目のクロックサイクルに供給されるNOPコマンドは、メモリ動作に必要なコマンド(有効なコマンド)でない。このため、CLKCZ信号は、5番目のクロックサイクルでは出力されない(図20(a))。CLKCZ信号が出力されないため、図19のコマンドラッチ回路60およびアドレスラッチ回路22は、5番目のクロックサイクルでは動作しない。したがって、第3の実施形態に比べ、消費電流が削減される。
【0089】
図21は、第4の実施形態のSDRAMの動作の別の例を示している。上述した図10および図18と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図10と同一である。
この例においても、CLKCZ信号は、5番目のクロックサイクルでは出力されない(図21(a))。このため、コマンドラッチ回路60およびアドレスラッチ回路22の消費電流が削減される。。
【0090】
この実施形態においても、上述した第3の実施形態と同様の効果を得ることができる。さらに、コマンドラッチ回路60およびアドレスラッチ回路22を、チップセレクト信号/CSが供給されたクロックサイクル、およびチップセレクト信号/CSとともに供給されたコマンド信号CMDが有効な場合、次のクロックサイクルに動作させた。したがって、これ等ラッチ回路60、22の動作頻度を従来に比べ減らすことができ、消費電流を削減できる。
【0091】
図22は、半導体メモリの第5の実施形態を示している。第1および第2の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第2の実施形態のコマンドラッチ回路20およびコマンドデコーダ28の代わりにコマンドラッチ回路66およびコマンドデコーダ67が形成されている。その他の構成は、第2の実施形態と同じである。
【0092】
コマンドラッチ回路66は、第1内部クロック信号CLKCZの立ち上がりエッジに同期して内部コマンド信号ICMDを取り込み、取り込んだ信号をラッチコマンド信号LCMDとして出力する。また、コマンドラッチ回路66は、内部チップセレクト信号CSCZの立ち下がりエッジに同期して取り込んだコマンド信号をリセットする機能を有している。
【0093】
コマンドデコーダ67は、図8に示したコマンドデコーダ28から内部チップセレクト信号CSCZの論理を除いた回路である。これは、コマンドラッチ回路66がCSCZ信号に応じてリセットされるため、コマンドデコーダ67にCSCZ信号の論理を含める必要がないためである。
図23は、図22に示したコマンドラッチ回路66の詳細を示している。コマンドラッチ回路66は、図3に示したラッチ回路における信号出力部46のインバータ46dの代わりにNANDゲート66aを有して構成されている。NANDゲート66aの一方の入力は、ラッチ46cの出力を受け、他方の入力は、内部チップセレクト信号CSCZを受けている。このため、コマンドラッチ回路66は、CSCZ信号が低レベルのとき、ラッチしているコマンド信号CMDにかかわらず常に高レベルのラッチコマンド信号LCMDを出力する。
【0094】
図24は、第5の実施形態のSDRAMの動作の一例を示している。上述した図9および図13と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図9と同一である。
この実施形態では、3番目、5番目、および7番目のクロックサイクルに示すように、CSCZ信号の立ち下がりエッジに同期してコマンドラッチ回路66がリセットされる(図24(a)〜(c))。このため、複雑なコマンドラッチ回路等、特別の回路を形成することなく、コマンドラッチ回路66をリセットできる。
【0095】
なお、/CS信号が連続して供給されるとき、CSCZ信号は、高レベルを保持する。このため、例えば、2番目のクロックサイクルにおいて、取り込んだコマンドがリセットされることが防止される。
図25は、第5の実施形態のSDRAMの動作の別の例を示している。上述した図10および図14と同じ動作については、詳細な説明を省略する。外部から供給される信号は、図10と同一である。
【0096】
この例においても、3番目、5番目、および7番目のクロックサイクルにおいて、CSCZ信号の立ち下がりエッジに同期してコマンドラッチ回路66がリセットされる(図25(a)〜(c))。
この実施形態においても、上述した第2の実施形態と同様の効果を得ることができる。さらに、特別な制御回路を形成することなく、コマンドラッチ回路66の誤動作およびコマンドラッチ回路66の出力を受けるコマンドデコーダ28の誤動作を防止できる。
【0097】
図26は、半導体メモリの第6の実施形態を示している。第1および第2の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、第2の実施形態のコマンドラッチ回路20およびコマンドデコーダ28の代わりにコマンドラッチ回路68およびコマンドデコーダ67が形成されている。また、内部チップセレクト信号CSCZの立ち下がりエッジに同期してチップセレクトパルスCSPを生成するパルス生成回路70を有している。その他の構成は、第2の実施形態と同じである。
【0098】
コマンドラッチ回路68は、第1内部クロック信号CLKCZの立ち上がりエッジに同期して内部コマンド信号ICMDを取り込み、取り込んだ信号をラッチコマンド信号LCMDとして出力する。また、コマンドラッチ回路68は、チップセレクトパルスCSPに同期して取り込んだコマンド信号をリセットする機能を有している。図27は、図26に示したコマンドラッチ回路68の詳細を示している。コマンドラッチ回路68は、図3に示したラッチ回路における信号出力部46のラッチ46cの出力ノードに、ソースを接地線VSSに接続したnMOS68aを有して構成されている。nMOS68aのゲートは、チップセレクトパルスCSPを受けている。そして、コマンドラッチ回路68は、内部チップセレクト信号CSCZの立ち下がりエッジに同期したチップセレクトパルスCSP(高レベルのパルス)を受けたとき、ラッチしているコマンド信号CMDにかかわらず常に高レベルのラッチコマンド信号LCMDを出力する。
【0099】
この実施形態におけるSDRAMの動作は、上述した第5の実施形態(図24、図25)と同じであるため、説明を省略する。この実施形態においても、上述した第2および第5の実施形態と同様の効果を得ることができる。
なお、上述した実施形態では、本発明をSDRAMに適用した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明をFCRAM(Fast Cycle RAM)あるいはクロック同期式のSRAMに適用してもよい。
【0100】
上述した実施形態では、コマンドデコーダ28は、コマンドラッチ回路でラッチされたコマンド信号をデコードした例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、コマンドデコーダ28でコマンド信号をデコードした後に、そのデコード信号をラッチしてもよい。
上述した第2の実施形態では、書き込みイネーブル信号WENZ1、第2内部クロック信号CLKDQZ、および第3内部クロック信号CLKMZを、バンクアドレス信号に関係なく、書き込みコマンド、読み出しコマンドが供給されたときに出力した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、これ等信号WENZ1、CLKDQZ、CLKMZの生成にバンクアドレス信号の論理を含め、活性化されているバンクに対する書き込みコマンド、読み出しコマンドが供給されたときのみこれ等信号WENZ1、CLKDQZ、CLKMZを出力してもよい。この場合、さらに消費電流を削減できる。
【0101】
第1の実施形態に、第2の実施形態の書き込みイネーブル発生回路54、第2および第3クロック発生回路36、52を適用することで、さらに消費電流を削減できる。さらに、第1および第3の実施形態、第2および第3の実施形態、第2および第4の実施形態、第1および第5(または第6)の実施形態をそれぞれ組み合わせることでも、単独の実施形態より顕著な効果を得ることができる。
【0102】
図28は、第1および第3の実施形態を組み合わせる場合の第1クロック発生回路72の例を示している。第1クロック発生回路72は、図6に示した第1クロック発生回路26のクロック出力回路26bにラッチ72aおよびORゲート72bを追加して形成されている。ラッチ72aは、CLK1信号の立ち下がりエッジに同期してラッチコマンドイネーブル信号LCMDENを取り込む。ORゲート72bは、LCMDEN信号およびラッチ72aの出力信号LCMD2のOR論理を、LCMD3信号として出力する。そして、第1内部クロック信号CLKCZは、LCMD3信号が高レベルのときに、CLK1信号に同期して生成される。すなわち、第1クロック発生回路72は、有効なコマンドが供給されたクロックサイクルとその次のクロックサイクルのみにCSCZ信号を出力する。
【0103】
図29は、第1クロック発生回路72の動作を示している。図28のラッチ72aにより、有効なアクティブコマンドACT1を受けた次のクロックサイクル(3番目のクロックサイクル)まで、高レベルのLCMD3信号が出力される(図29(a))。したがって、CLKCZ信号は、有効なコマンド信号が供給されたクロックサイクルだけでなく、その次のクロックサイクルにも出力される(図29(b))。この結果、コマンドラッチ回路は、確実にリセットされる。
【0104】
以上の実施形態において説明した発明を整理して、付記として開示する。
(付記1) メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力するコマンドバッファと、
前記内部コマンド信号が有効であることを識別したときに、外部クロック信号に同期して第1内部クロック信号を生成する第1クロック発生回路と、
前記第1内部クロック信号に同期して前記内部コマンド信号を取り込むコマンドラッチ回路とを備えていることを特徴とする半導体メモリ。
【0105】
(付記2) 付記1記載の半導体メモリにおいて、
前記第1クロック発生回路は、前記チップセレクト信号、前記内部コマンド信号、およびチップの動作状態を示す状態信号を受け、受け付け可能な前記コマンド信号が供給されたと判定したとき、コマンドイネーブル信号を活性化するコマンド判定回路と、
前記コマンドイネーブル信号の活性化時に前記外部クロック信号に同期する内部クロック信号を前記第1内部クロック信号として出力するクロック出力回路とを備えていることを特徴とする半導体メモリ。
【0106】
(付記3) 付記2記載の半導体メモリにおいて、
前記コマンド判定回路は、前記チップセレクト信号および前記状態信号に応じて活性化され、前記内部コマンド信号をデコードするコマンドデコーダを備えていることを特徴とする半導体メモリ。
(付記4) 付記1記載の半導体メモリにおいて、
メモリセルを選択するアドレス信号を、前記チップセレクト信号の活性化時に受け付け、内部アドレス信号として出力するアドレスバッファと、
前記第1内部クロック信号に同期して前記内部アドレス信号を取り込むアドレスラッチ回路とを備えていることを特徴とする半導体メモリ。
【0107】
(付記5) 付記1記載の半導体メモリにおいて、
DRAMのメモリセルを有するメモリコアと、
前記メモリコアを前記内部クロック信号に同期して制御する制御回路とを備えていることを特徴とする半導体メモリ。
(付記6) メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力するコマンドバッファと、
前記コマンド信号が有効な書き込みコマンドを示すことを識別したときに、書き込みイネーブル信号を活性化する書き込みイネーブル発生回路と、
メモリセルに書き込まれるデータ信号を、前記書き込みイネーブル信号の活性化時に受け付け、内部データ信号として出力するデータバッファとを備えていることを特徴とする半導体メモリ。
【0108】
(付記7) 付記6記載の半導体メモリにおいて、
一つの書き込みコマンドに対応して複数の書き込みデータを連続して受け付けるバースト書き込み機能を有し、
前記書き込みイネーブル発生回路は、前記コマンド信号が有効な前記書き込みコマンドを示すとき、およびバースト書き込み動作時に前記書き込みイネーブル信号を活性化することを特徴とする半導体メモリ。
【0109】
(付記8) 付記6記載の半導体メモリにおいて、
前記書き込みイネーブル発生回路は、前記チップセレクト信号、前記内部コマンド信号、およびチップの動作状態を示す状態信号を受け、有効な前記書き込みコマンドが供給されたと判定したとき、前記書き込みイネーブル信号を生成する書き込みコマンド判定回路を備えていることを特徴とする半導体メモリ。
【0110】
(付記9) 付記8記載の半導体メモリにおいて、
前記書き込みコマンド判定回路は、前記チップセレクト信号および前記状態信号に応じて活性化され、前記内部コマンド信号をデコードするコマンドデコーダを備えていることを特徴とする半導体メモリ。
(付記10) 付記6記載の半導体メモリにおいて、
前記コマンド信号が有効な書き込みコマンドを示すときに、外部クロック信号に同期して第2内部クロック信号を生成する第2クロック発生回路と、
前記第2内部クロック信号に同期して前記内部データ信号を取り込むデータラッチ回路とを備えていることを特徴とする半導体メモリ。
【0111】
(付記11) 付記10記載の半導体メモリにおいて、
一つの書き込みコマンドに対応して複数の書き込みデータを連続して受け付けるバースト書き込み機能を有し、
前記第2クロック発生回路は、前記コマンド信号が有効な前記書き込みコマンドを示すとき、およびバースト書き込み動作時に前記第2内部クロック信号を生成することを特徴とする半導体メモリ。
【0112】
(付記12) 付記10記載の半導体メモリにおいて、
前記内部コマンド信号をデコードするコマンドデコーダを備え、
前記第2クロック発生回路は、前記コマンドデコーダによりデコードされた書き込みコマンド信号に応じて前記第2内部クロック信号を発生することを特徴とする半導体メモリ。
【0113】
(付記13) 付記6記載の半導体メモリにおいて、
前記コマンド信号が有効な書き込みコマンドおよび有効な読み出しコマンドを示すときに、外部クロック信号に同期して第3内部クロック信号を生成する第3クロック発生回路と、
前記第3内部クロック信号に同期して動作し、書き込み動作および読み出し動作を実行する内部回路とを備えていることを特徴とする半導体メモリ。
【0114】
(付記14) 付記13記載の半導体メモリにおいて、
一つの書き込みコマンドに対応して複数の書き込みデータを連続して受け付けるバースト書き込み機能および一つの読み出しコマンドに対応して複数の読み出しデータを連続して出力するバースト読み出し機能を有し、
前記第3クロック発生回路は、コマンド信号が有効な前記書き込みコマンドおよび有効な前記読み出しコマンドを示すとき、バースト書き込み動作時、およびバースト読み出し動作時に前記第3内部クロック信号を発生することを特徴とする半導体メモリ。
【0115】
(付記15) 付記14記載の半導体メモリにおいて、
前記内部コマンド信号をデコードするコマンドデコーダを備え、
前記第3クロック発生回路は、前記コマンドデコーダのデコード結果に応じて書き込み動作および読み出し動作を示す有効な前記コマンド信号が供給されたことを検出することを特徴とする半導体メモリ。
【0116】
(付記16) メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力するコマンドバッファと、
前記チップセレクト信号が供給されたクロックサイクルおよびその次のクロックサイクルに、外部クロック信号に同期して第1内部クロック信号を生成する第1クロック発生回路と、
前記第1内部クロック信号に同期して前記内部コマンド信号を取り込むコマンドラッチ回路とを備えていることを特徴とする半導体メモリ。
【0117】
(付記17) メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力するコマンドバッファと、
前記チップセレクト信号が供給されたクロックサイクルに外部クロック信号に同期して第1内部クロック信号を生成するとともに、該チップセレクト信号とともに供給された前記コマンド信号が有効なときに、次のクロックサイクルにも外部クロック信号に同期して第1内部クロック信号を生成する第1クロック発生回路と、
前記第1内部クロック信号に同期して前記内部コマンド信号を取り込むコマンドラッチ回路とを備えていることを特徴とする半導体メモリ。
【0118】
(付記18) 付記17記載の半導体メモリにおいて、
前記内部コマンド信号をデコードするコマンドデコーダを備え、
前記第1クロック発生回路は、前記コマンドデコーダによりデコードされた書き込みコマンド信号に応じて前記第1内部クロック信号を発生することを特徴とする半導体メモリ。
【0119】
付記2の半導体メモリでは、第1クロック発生回路は、コマンド判定回路およびクロック出力回路を有している。コマンド判定回路は、チップセレクト信号、内部コマンド信号、およびチップの動作状態を示す状態信号を受け、受け付け可能なコマンド信号が供給されたと判定したとき、コマンドイネーブル信号を活性化する。クロック出力回路は、コマンドイネーブル信号の活性化時に外部クロック信号に同期する内部クロック信号を第1内部クロック信号として出力する。
【0120】
クロック同期式の半導体メモリでは、コマンド信号は、外部クロック信号のエッジに対して余裕(セットアップ時間)を持って供給される。このため、コマンド判定回路により、供給されたコマンド信号が有効か否かを予め判定でき、この判定結果を用いて第1内部クロック信号を発生できる。
付記3および付記9、12、15、18の半導体メモリでは、コマンド判定回路は、チップセレクト信号および状態信号に応じて活性化され、内部コマンド信号をデコードするコマンドデコーダを含んでいる。チップセレクト信号が非活性化されているとき、および状態信号がコマンドを受け付け可能な状態を示していないとき、コマンドデコーダは非活性化され、クロックイネーブル信号は活性化されない。チップセレクト信号が活性化され、かつ状態信号がコマンドを受け付け可能な状態を示しているとき、コマンドデコーダは、活性化され、内部コマンド信号をデコードする。上記動作は、簡易な論理回路により構成できる。したがって、コマンドデコーダにより、有効なコマンド信号が供給されたことを簡易な回路で判定できる。簡易な回路で判定できるため、判定時間を短くできる。
【0121】
付記8の半導体メモリでは、書き込みイネーブル発生回路は、チップセレクト信号、内部コマンド信号、およびチップの動作状態を示す状態信号を受け、有効な書き込みコマンドが供給されたと判定したとき、書き込みイネーブル信号を生成する書き込みコマンド判定回路を有している。クロック同期式の半導体メモリでは、コマンド信号は、外部クロック信号のエッジに対して余裕(セットアップ時間)を持って供給される。このため、コマンド判定回路により、供給された書き込みコマンドが有効か否かを予め判定でき、この判定結果を用いて書き込みイネーブル信号を発生できる。
【0122】
付記12、付記15、および付記18の半導体メモリでは、簡易な論理回路で構成できるコマンドデコーダにより、有効なコマンド信号が供給されたことを検出し、あるいは検出結果に応じて内部クロック信号を生成できる。さらに、すでにあるコマンドデコーダを流用することもできる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【0123】
【発明の効果】
本発明の半導体メモリでは、コマンドラッチ回路の動作頻度を従来に比べ減らすことができる。この結果、コマンド信号の供給に伴う内部回路の無駄な動作を防止でき、動作時およびスタンバイ時の消費電流をともに削減できる。スタンバイ時に動作する回路は、元々少ないため、特にスタンバイ時の消費電流の削減効果が大きい。
本発明の半導体メモリでは、アドレスラッチ回路の動作頻度を従来に比べ減らすことができる。この結果、動作時およびスタンバイ時の消費電流をさらに削減できる。
【図面の簡単な説明】
【図1】 半導体メモリの第1の実施形態を示すブロック図である。
【図2】図1に示した入力バッファの詳細を示す回路図である。
【図3】図1に示した第1クロック発生回路の詳細を示す回路図である。
【図4】図1に示したコマンドラッチ回路の詳細を示す回路図である。
【図5】図4に示したコマンドラッチ回路の動作を示すタイミング図である。
【図6】図1に示した第1クロック発生回路の詳細を示す回路図である。
【図7】図6に示した第1クロック発生回路の動作を示すタイミング図である。
【図8】図1に示したコマンドデコーダの詳細を示す回路図である。
【図9】第1の実施形態のSDRAMの動作の一例を示すタイミング図である。
【図10】第1の実施形態のSDRAMの動作の別の例を示すタイミング図である。
【図11】 半導体メモリの第2の実施形態を示すブロック図である。
【図12】図11に示した書き込みコマンド判定回路の詳細を示す回路図である。
【図13】第2の実施形態のSDRAMの動作の一例を示すタイミング図である。
【図14】第2の実施形態のSDRAMの動作の別の例を示すタイミング図である。
【図15】 半導体メモリの第3の実施形態を示すブロック図である。
【図16】図15に示した第1クロック発生回路におけるラッチの詳細を示す回路図である。
【図17】第3の実施形態のSDRAMの動作の一例を示すタイミング図である。
【図18】第3の実施形態のSDRAMの動作の別の例を示すタイミング図である。
【図19】 半導体メモリの第4の実施形態を示すブロック図である。
【図20】第4の実施形態のSDRAMの動作の一例を示すタイミング図である。
【図21】第4の実施形態のSDRAMの動作の別の例を示すタイミング図である。
【図22】 半導体メモリの第5の実施形態を示すブロック図である。
【図23】図22に示したコマンドラッチ回路の詳細を示す回路図である。
【図24】第5の実施形態のSDRAMの動作の一例を示すタイミング図である。
【図25】第5の実施形態のSDRAMの動作の別の例を示すタイミング図である。
【図26】 半導体メモリの第6の実施形態を示すブロック図である。
【図27】図26に示したコマンドラッチ回路の詳細を示す回路図である。
【図28】第1クロック発生回路の別の例を示す回路図である。
【図29】図28に示した第1クロック発生回路の動作を示すタイミング図である。
【符号の説明】
10 コマンドバッファ
12 アドレスバッファ
14 データバッファ
16 クロックイネーブルラッチ
18 チップセレクトラッチ
20 コマンドラッチ回路
22 アドレスラッチ回路
24 データラッチ回路
26 第1クロック発生回路
28 コマンドデコーダ
26a コマンド判定回路
26b クロック出力回路
30 バースト書き込み制御回路
32 バースト読み出し制御回路
34 アクティブ検出回路
36 第2クロック発生回路
38 第3クロック発生回路
40 書き込みイネーブル発生回路
42 レイテンシ制御回路
44 信号ラッチ部
46 信号出力部
50 第1クロック発生回路
52 第3クロック発生回路
54 書き込みイネーブル発生回路
56 書き込みコマンド判定回路
58 第1クロック発生回路
60 コマンドラッチ回路
62 ラッチ
64 第1クロック発生回路
66 コマンドラッチ回路
68 コマンドラッチ回路
70 パルス生成回路
72 第1クロック発生回路
ACT0、ACT1 アクティブ信号
ACTALLZ、ACTZ 状態信号
ACTPZ アクティブコマンド信号
ADD アドレス信号
CLK クロック信号
CLK0Z 内部クロック信号
CLKCZ 第1内部クロック信号
CLKDQZ 第2内部クロック信号
CLKMZ 第3内部クロック信号
CKE クロックイネーブル信号
CKECZ 内部クロックイネーブル信号
CMD コマンド信号
/CS チップセレクト信号
CSCZ 内部チップセレクト信号
DQ データ信号
EN1 内部チップセレクト信号
IADD 内部アドレス信号
ICMD 内部コマンド信号
IDQ 内部データ信号
LCMD ラッチコマンド信号
LADD ラッチアドレス信号
LDQ ラッチデータ信号
RBSTZ バースト読み出し信号
PREPZ プリチャージコマンド信号
RDPZ 読み出しコマンド信号
WBSTZ バースト書き込み信号
WENZ 書き込みイネーブル信号
WENZ1 書き込みイネーブル信号
WRPZ 書き込みコマンド信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a clock synchronous semiconductor memory.
[0002]
[Prior art]
Recently, mobile devices such as mobile phones that are driven using a battery have become widespread. These semiconductor memories mounted on portable devices are required to have a low current consumption so that the battery can be used for a long time. In particular, in a semiconductor memory used for a mobile phone, it is desirable that current consumption during standby is low. In addition, mobile devices that handle large amounts of data such as images are increasing. Along with this, DRAMs with low current consumption are required for these form devices.
[0003]
Japanese Patent Application Laid-Open Nos. 7-230688 and 2000-285684 disclose techniques for reducing the current consumption of a semiconductor memory by reducing the operation frequency of an input circuit.
[0004]
[Problems to be solved by the invention]
In the above publication, the current consumption is reduced by operating the input buffer or the input latch circuit that receives the output of the input buffer only when the chip select signal is activated. However, in a semiconductor memory, memory operations such as a read operation and a write operation are not always executed when a chip select signal is activated. For example, in a DRAM, no memory operation is performed when a NOP command is supplied. The read command and write command before receiving the active command are invalid, and at this time, the memory operation is not executed. As described above, the conventional input circuit operates when the chip select signal is activated. That is, the input circuit operates even when the memory operation is not executed, and at this time, useless power is consumed.
[0005]
An object of the present invention is to provide a semiconductor memory capable of minimizing the operation of internal circuits such as an input circuit and a control circuit and reducing current consumption as compared with the conventional one.
[0006]
[Means for Solving the Problems]
The present invention In this semiconductor memory, the command buffer receives a command signal instructing the memory operation when the chip select signal instructing chip selection is activated and outputs it as an internal command signal. The first clock generation circuit generates the first internal clock signal in synchronization with the external clock signal when identifying that the internal command signal is valid. The command latch circuit takes in the internal command signal in synchronization with the first internal clock signal.
[0007]
The first clock generation circuit does not generate the first internal clock signal when the command signal supplied from the outside is not valid. For this reason, the command latch circuit operates only when a valid command signal is supplied. Therefore, the operation frequency of the command latch circuit can be reduced as compared with the prior art. Further, for example, the operation frequency of the command decoder that receives the output of the command latch circuit can be reduced. As a result, useless operation of the internal circuit accompanying the supply of the command signal can be prevented, and both current consumption during operation and standby can be reduced. Since the number of circuits that operate during standby is originally small, the current consumption reduction effect during standby is particularly great.
[0008]
The present invention In this semiconductor memory, the address buffer receives an address signal for selecting a memory cell when the chip select signal is activated and outputs it as an internal address signal. The address latch circuit takes in the internal address signal in synchronization with the first internal clock signal. Since the first internal clock signal is not generated when the supplied command signal is invalid, the address latch circuit does not operate. Therefore, the operation frequency of the address latch circuit can be reduced as compared with the conventional one. As a result, the current consumption during operation and standby can be further reduced.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. Semiconductor memory The first embodiment of Show. This semiconductor memory is formed as a clock synchronous SDRAM using a CMOS process on a silicon substrate.
The SDRAM receives a clock enable signal CKE, a clock signal CLK, a chip select signal / CS, a command signal CMD, and an address signal ADD from the outside, and inputs / outputs a data signal DQ. Here, the clock enable signal CKE is a signal that permits transmission of the clock signal CLK and the chip select signal / CS into the SDRAM. The chip select signal CS is a signal for instructing selection of the SDRAM (chip). The command signal CMD is a signal for instructing a memory operation such as a read operation, a write operation, a precharge operation, and activation of a memory core. The address signal ADD is a signal for selecting a memory cell. The data signal DQ is a signal that represents data to be written into or read from the memory cell.
[0020]
In the figure, the signal lines indicated by bold lines are composed of a plurality of lines. For example, the command signal CMD includes a row address strobe signal / RAS, a column address strobe signal / CAS, and a write enable signal / WE. “/” At the beginning of the signal name indicates negative logic, and “Z” at the end of the signal name indicates positive logic. Hereinafter, the signal names of the clock signal CLK and the chip select signal / CS may be abbreviated as the CLK signal and the / CS signal.
[0021]
The SDRAM includes an input buffer (
[0022]
The
[0023]
The clock enable
[0024]
The chip
The
[0025]
The
[0026]
The first
[0027]
The burst
The
[0028]
The second
[0029]
The third
[0030]
The write enable
[0031]
The
[0032]
FIG. 2 shows details of the input buffers 10, 12, and 14 shown in FIG. The input buffers 10, 12, and 14 receive the inverted signal of the enable signal ENA (EN1 signal or WENZ1 signal) and the input signal IN (CMD signal, ADD signal, or DQ signal), and the output signal OUT (ICMD signal, IADD signal, (Or an IDQ signal) and a negative logic AND circuit. That is, the input buffers 10, 12, and 14 output the input signal IN as the output signal OUT when the enable signal is at a high level. Note that the input buffers 10, 12, and 14 may be configured by a differential amplifier circuit including a current mirror circuit. In this case, the input signal IN and its inverted signal are input to the differential input unit, and the enable signal ENA controls the switching transistor that connects the differential amplifier circuit and the power supply.
[0033]
FIG. 3 shows details of the
The
[0034]
The gates of the
[0035]
The
[0036]
In the latch circuit described above, the
[0037]
When the CLKZ signal changes to a high level, the
[0038]
FIG. 4 shows details of the
[0039]
The
[0040]
The flip-
[0041]
FIG. 5 shows the operation of the
[0042]
The output FOUT of the flip-
[0043]
The node FOUT0 of the flip-
On the other hand, the
[0044]
FIG. 6 shows details of the first
[0045]
The
[0046]
FIG. 7 shows the operation of the first
[0047]
First, in response to the first CLK signal, the active command ACT0 is supplied together with the activation of the / CS signal (FIG. 7A). Since the status signal ACTALLZ is at a low level, the
[0048]
Thereafter, the internal circuit operates to activate the
[0049]
Next, in response to the second CLK signal, the active command ACT1 is supplied together with the activation of the / CS signal (FIG. 7 (h)). Since the status signal ACTALLZ is at a low level, the CMDEN signal is activated (FIG. 7 (i)). The LCMDEN signal is activated in response to the activation of the CMDEN signal (FIG. 7 (j)). As the LCMDEN signal is activated, the first internal clock signal CLKCZ is output in synchronization with the CLK1 signal (FIG. 7 (k)). Thereafter, the internal circuit operates to activate the
[0050]
No command is supplied in response to the third CLK signal (FIG. 7 (m)). Since the / CS signal is not activated, the
When the ACTALLZ signal is at a high level, all banks are activated. Therefore, when the active command ACT0 (or ACT1) is supplied in response to the third CLK signal, the
[0051]
FIG. 8 shows details of the
[0052]
For example, when the ACTALLZ signal is at a high level, the
[0053]
FIG. 9 shows an example of the operation of the SDRAM of the first embodiment. Note that when the first CLK signal is supplied, none of the banks is activated.
First, the chip select signal / CS, the active command ACT0 for the
[0054]
1 receives a high level EN1 signal, an active command signal ACT0, and low level status signals ACTZ and ACTALLZ. At this time, since the status signal ACTALLZ signal is at a low level, the first
[0055]
Due to the low level of the WENZ1 signal, the second and third internal clock signals are not output in synchronization with the CLK signal (FIG. 9 (f)). The control circuit (internal circuit) operates in synchronization with the CLKMZ signal. Then, the
Next, in response to the second CLK signal, a chip select signal / CS, an active command ACT1, an address signal ADD1, and a data signal DQ0 for the
[0056]
Since the status signal ACTALLZ is at a low level, the first
[0057]
Due to the high level of the CSCZ signal, the second internal clock signal CLKDQZ and the third internal clock signal CLKMZ are output in synchronization with the CLK signal (FIG. 9 (m)). The
[0058]
In the next third clock cycle, the / CS signal, the CMD signal, and the like are not supplied (FIG. 9 (p)). For this reason, the EN1 signal and the CSCZ signal are not activated, and the CLKCZ signal, the CLKDQZ signal, and the CLKMZ signal are not generated.
Next, in response to the fourth CLK signal, a / CS signal and a NOP (no operation) command are supplied (FIG. 9 (q)). The first
[0059]
In this embodiment, the CLKDQZ signal and the CLKMZ signal are generated in synchronization with the CLK signal when the CSCZ signal is activated. Therefore, in the fourth clock cycle in which the / CS signal is activated, the CLKDQZ signal and the CLKMZ signal are generated (FIG. 9 (s)), and the
In response to the fifth CLK signal, a DESL (device deselect) command is supplied (FIG. 9 (t)). The DESL command is a command supplied when the / CS signal is inactivated, and is a command not related to the memory operation. . Since the / CS signal is not activated, the EN1 signal and the CSCZ signal are not activated, and the CLKCZ signal, the CLKDQZ signal, and the CLKMZ signal are not generated.
[0060]
Corresponding to the sixth CLK signal, the / CS signal, the write command WRITE to the
[0061]
The burst
[0062]
FIG. 10 shows another example of the operation of the SDRAM of the first embodiment. This example shows the operation when the command signal CMD is supplied in a state where none of the banks is activated. Only the NOP command is supplied in the first to fourth clock cycles. Such a state is referred to as a precharge standby state. Detailed description of the same operations as those in FIG. 9 described above will be omitted.
[0063]
First, the / CS signal, NOP command, address signal ADD1, and data signal DQ0 are supplied corresponding to the first CLK signal. The EN1 signal is activated by the activation of the / CS signal, and the
[0064]
The first
[0065]
Since the operations of the second and fourth clock cycles are the same as the operations of the first clock cycle, description thereof is omitted. The operations in the third and fifth clock cycles are the same as the operations in the third and fifth clock cycles in FIG.
Corresponding to the sixth CLK signal, a / CS signal, a write command WRITE, an address signal ADD1, and a data signal DQ0 are supplied (FIG. 10 (e)). At this time, since no bank is activated (ACTZ signal = low level), the first
[0066]
Conventionally, as indicated by the broken line, the CLKCZ signal not related to the actual operation is output in response to the / CS signal. In this embodiment, since such a useless CLKCZ signal is not output, the operation frequency of the
[0067]
As described above, in the present embodiment, the first
[0068]
FIG. Semiconductor memory The second embodiment of Show. The same circuits / signals as those described in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, instead of the first
[0069]
The first
[0070]
The third
[0071]
The write enable
[0072]
The OR gate of the second
[0073]
FIG. 12 shows details of the write
[0074]
FIG. 13 shows an example of the operation of the SDRAM of the second embodiment. Detailed description of the same operations as those in FIG. 9 of the first embodiment described above will be omitted. The signal supplied from the outside is the same as in FIG.
In this embodiment, the write enable signal WENZ1 and the second internal clock signal CLKDQZ are generated only when a valid write command is supplied and during a burst write operation, and a valid write command and a valid read command are supplied. The third internal clock signal CLKMZ is generated only at the time of burst write operation and burst read operation. Therefore, the WENZ1 signal, the CLKDQZ signal, and the CLKMZ signal are not generated in the first, second, and fourth clock cycles (FIGS. 13A to 13C). Here, the broken line has shown the conventional waveform. In this way, the
[0075]
In this embodiment, the first internal clock signal CLKCZ is generated by AND logic of the internal clock signal CLK1 and the internal chip select signal CSCZ. Therefore, in the fourth clock cycle, the CSCZ signal is generated, and the
FIG. 14 shows another example of the operation of the SDRAM of the second embodiment. Detailed description of the same operations as those in FIG. 10 of the first embodiment described above will be omitted. The signal supplied from the outside is the same as in FIG.
[0076]
In this example, since none of the banks is activated, the WENZ1 signal, the CLKDQZ signal, and the CLKMZ signal are not generated in all clock cycles (FIGS. 14A to 14D). Here, the broken line has shown the conventional waveform. Therefore, the
[0077]
Since the CLKCZ signal is generated when the / CS1 signal is activated, the
Also in this embodiment, the same effect as that of the first embodiment described above can be obtained.
[0078]
The second
The third
[0079]
FIG. Semiconductor memory The third embodiment of Show. The same circuits / signals as those described in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, a first
[0080]
The first
[0081]
FIG. 16 shows details of the
[0082]
FIG. 17 shows an example of the operation of the SDRAM of the third embodiment. Detailed description of the same operations as those in FIG. 9 of the first embodiment described above will be omitted. The signal supplied from the outside is the same as in FIG.
In this embodiment, as shown in the third and seventh clock cycles, the CLKCZ signal is also output in the next clock cycle to which the / CS signal is supplied (FIGS. 17A and 17B). Therefore, the
[0083]
FIG. 18 shows another example of the operation of the SDRAM of the third embodiment. Detailed description of the same operations as those in FIG. 10 of the first embodiment described above will be omitted. The signal supplied from the outside is the same as in FIG.
Also in this example, as shown in the third and seventh clock cycles, the CLKCZ signal is output in the next clock cycle to which the / CS signal is supplied (FIGS. 18A and 18B). For this reason, the
[0084]
Also in this embodiment, the same effect as that of the first embodiment described above can be obtained. Further, the first
[0085]
FIG. Semiconductor memory The fourth embodiment of Show. The same circuits and signals as those described in the first and third embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, a first
[0086]
The first
[0087]
The
[0088]
FIG. 20 shows an example of the operation of the SDRAM of the fourth embodiment. Detailed description of the same operations as those in FIGS. 9 and 17 described above is omitted. The signal supplied from the outside is the same as in FIG.
In this embodiment, the NOP command supplied in the fourth clock cycle is not a command (valid command) necessary for the memory operation. For this reason, the CLKCZ signal is not output in the fifth clock cycle (FIG. 20A). Since the CLKCZ signal is not output, the
[0089]
FIG. 21 shows another example of the operation of the SDRAM of the fourth embodiment. Detailed descriptions of the same operations as those in FIGS. 10 and 18 described above are omitted. The signal supplied from the outside is the same as in FIG.
Also in this example, the CLKCZ signal is not output in the fifth clock cycle (FIG. 21A). For this reason, the current consumption of the
[0090]
Also in this embodiment, the same effect as the third embodiment described above can be obtained. Further, the
[0091]
FIG. Semiconductor memory The fifth embodiment of Show. The same circuits and signals as those described in the first and second embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, a
[0092]
The
[0093]
The
FIG. 23 shows details of the
[0094]
FIG. 24 shows an example of the operation of the SDRAM of the fifth embodiment. Detailed description of the same operations as those in FIGS. 9 and 13 described above is omitted. The signal supplied from the outside is the same as in FIG.
In this embodiment, as shown in the third, fifth, and seventh clock cycles, the
[0095]
Note that when the / CS signal is continuously supplied, the CSCZ signal is kept at a high level. For this reason, for example, the fetched command is prevented from being reset in the second clock cycle.
FIG. 25 shows another example of the operation of the SDRAM of the fifth embodiment. Detailed description of the same operations as those in FIGS. 10 and 14 described above is omitted. The signal supplied from the outside is the same as in FIG.
[0096]
Also in this example, the
Also in this embodiment, the same effects as those of the second embodiment described above can be obtained. Further, the malfunction of the
[0097]
FIG. Semiconductor memory The sixth embodiment Show. The same circuits and signals as those described in the first and second embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, a
[0098]
The
[0099]
Since the operation of the SDRAM in this embodiment is the same as that of the fifth embodiment (FIGS. 24 and 25) described above, description thereof is omitted. Also in this embodiment, the same effects as those of the second and fifth embodiments described above can be obtained.
In the above-described embodiment, the example in which the present invention is applied to the SDRAM has been described. The present invention is not limited to such an embodiment. For example, the present invention may be applied to FCRAM (Fast Cycle RAM) or clock synchronous SRAM.
[0100]
In the above-described embodiment, the example in which the
In the second embodiment described above, the write enable signal WENZ1, the second internal clock signal CLKDQZ, and the third internal clock signal CLKMZ are output when a write command and a read command are supplied regardless of the bank address signal. An example was given. The present invention is not limited to such an embodiment. For example, the logic of the bank address signal is included in the generation of these signals WENZ1, CLKDQZ, and CLKMZ. May be. In this case, the current consumption can be further reduced.
[0101]
By applying the write enable
[0102]
FIG. 28 shows an example of the first
[0103]
FIG. 29 shows the operation of the first
[0104]
The invention described in the above embodiments is organized and disclosed as an appendix.
(Supplementary Note 1) A command buffer that receives a command signal instructing a memory operation upon activation of a chip select signal instructing chip selection and outputs it as an internal command signal;
A first clock generation circuit for generating a first internal clock signal in synchronization with an external clock signal when the internal command signal is identified as being valid;
A semiconductor memory comprising: a command latch circuit that captures the internal command signal in synchronization with the first internal clock signal.
[0105]
(Appendix 2) In the semiconductor memory described in
The first clock generation circuit activates a command enable signal when it receives the chip select signal, the internal command signal, and a status signal indicating the operating state of the chip and determines that the acceptable command signal is supplied. A command determination circuit to perform,
A semiconductor memory comprising: a clock output circuit for outputting an internal clock signal synchronized with the external clock signal as the first internal clock signal when the command enable signal is activated.
[0106]
(Appendix 3) In the semiconductor memory described in
The semiconductor memory according to
(Appendix 4) In the semiconductor memory described in
An address buffer that receives an address signal for selecting a memory cell when the chip select signal is activated, and outputs it as an internal address signal;
A semiconductor memory comprising: an address latch circuit that captures the internal address signal in synchronization with the first internal clock signal.
[0107]
(Appendix 5) In the semiconductor memory described in
A memory core having DRAM memory cells;
And a control circuit for controlling the memory core in synchronization with the internal clock signal.
(Supplementary Note 6) A command buffer that receives a command signal instructing a memory operation upon activation of a chip select signal instructing chip selection and outputs it as an internal command signal;
A write enable generation circuit that activates a write enable signal when the command signal identifies a valid write command;
A semiconductor memory comprising: a data buffer that receives a data signal written to a memory cell when the write enable signal is activated and outputs the data signal as an internal data signal.
[0108]
(Appendix 7) In the semiconductor memory described in
Has a burst write function that continuously accepts multiple write data in response to one write command,
The semiconductor memory according to
[0109]
(Appendix 8) In the semiconductor memory described in
The write enable generation circuit receives the chip select signal, the internal command signal, and a status signal indicating an operation state of the chip, and generates a write enable signal when it is determined that a valid write command is supplied. A semiconductor memory comprising a command determination circuit.
[0110]
(Supplementary note 9) In the semiconductor memory according to
The semiconductor memory according to
(Supplementary note 10) In the semiconductor memory according to
A second clock generation circuit for generating a second internal clock signal in synchronization with an external clock signal when the command signal indicates a valid write command;
A semiconductor memory comprising: a data latch circuit that captures the internal data signal in synchronization with the second internal clock signal.
[0111]
(Supplementary note 11) In the semiconductor memory according to
Has a burst write function that continuously accepts multiple write data in response to one write command,
The semiconductor memory characterized in that the second clock generation circuit generates the second internal clock signal when the command signal indicates a valid write command and during a burst write operation.
[0112]
(Supplementary note 12) In the semiconductor memory according to
A command decoder for decoding the internal command signal;
The semiconductor memory according to
[0113]
(Supplementary note 13) In the semiconductor memory according to
A third clock generation circuit for generating a third internal clock signal in synchronization with an external clock signal when the command signal indicates a valid write command and a valid read command;
A semiconductor memory comprising: an internal circuit that operates in synchronization with the third internal clock signal and executes a write operation and a read operation.
[0114]
(Supplementary note 14) In the semiconductor memory according to supplementary note 13,
A burst write function for continuously receiving a plurality of write data corresponding to one write command and a burst read function for continuously outputting a plurality of read data corresponding to one read command,
The third clock generation circuit generates the third internal clock signal during a burst write operation and a burst read operation when a command signal indicates the valid write command and valid read command. Semiconductor memory.
[0115]
(Supplementary note 15) In the semiconductor memory according to
A command decoder for decoding the internal command signal;
The semiconductor memory according to
[0116]
(Supplementary Note 16) A command buffer that receives a command signal instructing a memory operation when the chip select signal instructing chip selection is activated and outputs it as an internal command signal;
A first clock generation circuit for generating a first internal clock signal in synchronization with an external clock signal in a clock cycle to which the chip select signal is supplied and a clock cycle next thereto;
A semiconductor memory comprising: a command latch circuit that captures the internal command signal in synchronization with the first internal clock signal.
[0117]
(Supplementary Note 17) A command buffer that receives a command signal instructing a memory operation when the chip select signal instructing chip selection is activated and outputs it as an internal command signal;
A first internal clock signal is generated in synchronization with an external clock signal in the clock cycle to which the chip select signal is supplied, and when the command signal supplied with the chip select signal is valid, A first clock generation circuit for generating a first internal clock signal in synchronization with the external clock signal;
A semiconductor memory comprising: a command latch circuit that captures the internal command signal in synchronization with the first internal clock signal.
[0118]
(Supplementary note 18) In the semiconductor memory according to supplementary note 17,
A command decoder for decoding the internal command signal;
The semiconductor memory according to
[0119]
In the semiconductor memory of
[0120]
In the clock synchronous semiconductor memory, the command signal is supplied with a margin (setup time) with respect to the edge of the external clock signal. Therefore, the command determination circuit can determine in advance whether or not the supplied command signal is valid, and the first internal clock signal can be generated using the determination result.
In the semiconductor memories of
[0121]
In the semiconductor memory of
[0122]
In the semiconductor memories of
As mentioned above, although this invention was demonstrated in detail, said embodiment and its modification are only examples of this invention, and this invention is not limited to this. Obviously, modifications can be made without departing from the scope of the present invention.
[0123]
【The invention's effect】
The present invention In this semiconductor memory, the operation frequency of the command latch circuit can be reduced as compared with the conventional one. As a result, useless operation of the internal circuit accompanying the supply of the command signal can be prevented, and both current consumption during operation and standby can be reduced. Since the number of circuits that operate during standby is originally small, the current consumption reduction effect during standby is particularly great.
The present invention In this semiconductor memory, the operation frequency of the address latch circuit can be reduced as compared with the conventional one. As a result, the current consumption during operation and standby can be further reduced.
[Brief description of the drawings]
[Figure 1] Semiconductor memory It is a block diagram which shows 1st Embodiment of this.
FIG. 2 is a circuit diagram showing details of the input buffer shown in FIG. 1;
FIG. 3 is a circuit diagram showing details of a first clock generation circuit shown in FIG. 1;
4 is a circuit diagram showing details of a command latch circuit shown in FIG. 1; FIG.
FIG. 5 is a timing chart showing an operation of the command latch circuit shown in FIG. 4;
6 is a circuit diagram showing details of a first clock generation circuit shown in FIG. 1; FIG.
7 is a timing chart showing an operation of the first clock generation circuit shown in FIG. 6;
FIG. 8 is a circuit diagram showing details of the command decoder shown in FIG. 1;
FIG. 9 is a timing chart showing an example of the operation of the SDRAM of the first embodiment.
FIG. 10 is a timing chart showing another example of the operation of the SDRAM of the first embodiment.
FIG. 11 Semiconductor memory It is a block diagram which shows 2nd Embodiment.
12 is a circuit diagram showing details of a write command determination circuit shown in FIG. 11. FIG.
FIG. 13 is a timing chart showing an example of the operation of the SDRAM of the second embodiment.
FIG. 14 is a timing chart showing another example of the operation of the SDRAM according to the second embodiment.
FIG. 15 Semiconductor memory It is a block diagram which shows 3rd Embodiment of this.
16 is a circuit diagram showing details of a latch in the first clock generation circuit shown in FIG. 15;
FIG. 17 is a timing chart showing an example of the operation of the SDRAM of the third embodiment.
FIG. 18 is a timing chart showing another example of the operation of the SDRAM according to the third embodiment.
FIG. 19 Semiconductor memory It is a block diagram which shows 4th Embodiment of this.
FIG. 20 is a timing chart showing an example of the operation of the SDRAM of the fourth embodiment.
FIG. 21 is a timing chart showing another example of the operation of the SDRAM of the fourth embodiment.
FIG. 22 Semiconductor memory It is a block diagram which shows 5th Embodiment.
FIG. 23 is a circuit diagram showing details of the command latch circuit shown in FIG. 22;
FIG. 24 is a timing chart showing an example of the operation of the SDRAM of the fifth embodiment.
FIG. 25 is a timing chart showing another example of the operation of the SDRAM of the fifth embodiment.
FIG. 26 Semiconductor memory It is a block diagram which shows 6th Embodiment of this.
FIG. 27 is a circuit diagram showing details of the command latch circuit shown in FIG. 26;
FIG. 28 is a circuit diagram showing another example of the first clock generation circuit.
29 is a timing chart showing an operation of the first clock generation circuit shown in FIG. 28. FIG.
[Explanation of symbols]
10 Command buffer
12 Address buffer
14 Data buffer
16 Clock enable latch
18 Chip select latch
20 Command latch circuit
22 Address latch circuit
24 Data latch circuit
26 First clock generation circuit
28 Command decoder
26a Command determination circuit
26b Clock output circuit
30 Burst write control circuit
32 burst read control circuit
34 Activity detection circuit
36 Second clock generation circuit
38 Third clock generation circuit
40 Write enable generation circuit
42 Latency control circuit
44 Signal latch
46 Signal output section
50 First clock generation circuit
52 Third clock generation circuit
54 Write Enable Generation Circuit
56 Write command determination circuit
58 First clock generation circuit
60 Command latch circuit
62 Latch
64 First clock generation circuit
66 Command latch circuit
68 Command latch circuit
70 Pulse generation circuit
72 First clock generation circuit
ACT0, ACT1 active signal
ACTALLZ, ACTZ status signal
ACTPZ active command signal
ADD address signal
CLK clock signal
CLK0Z Internal clock signal
CLKCZ 1st internal clock signal
CLKDQZ Second internal clock signal
CLKMZ Third internal clock signal
CKE clock enable signal
CKECZ Internal clock enable signal
CMD command signal
/ CS chip select signal
CSCZ Internal chip select signal
DQ data signal
EN1 Internal chip select signal
IADD Internal address signal
ICMD internal command signal
IDQ internal data signal
LCMD Latch command signal
LADD Latch address signal
LDQ latch data signal
RBSTZ burst read signal
PREPZ Precharge command signal
RDPZ read command signal
WBSTZ burst write signal
WENZ Write enable signal
WENZ1 Write enable signal
WRPZ write command signal
Claims (5)
前記内部コマンド信号が有効であることを識別したときに、外部クロック信号に同期して第1内部クロック信号を生成する第1クロック発生回路と、
前記第1内部クロック信号に同期して前記内部コマンド信号を取り込むコマンドラッチ回路とを備えていることを特徴とする半導体メモリ。A command buffer for receiving a command signal for instructing memory operation upon activation of a chip select signal for instructing chip selection, and outputting as an internal command signal;
A first clock generation circuit for generating a first internal clock signal in synchronization with an external clock signal when the internal command signal is identified as being valid;
A semiconductor memory comprising: a command latch circuit that captures the internal command signal in synchronization with the first internal clock signal.
メモリセルを選択するアドレス信号を、前記チップセレクト信号の活性化時に受け付け、内部アドレス信号として出力するアドレスバッファと、
前記第1内部クロック信号に同期して前記内部アドレス信号を取り込むアドレスラッチ回路とを備えていることを特徴とする半導体メモリ。The semiconductor memory according to claim 1.
An address buffer that receives an address signal for selecting a memory cell when the chip select signal is activated, and outputs it as an internal address signal;
A semiconductor memory comprising: an address latch circuit that captures the internal address signal in synchronization with the first internal clock signal.
前記第1クロック発生回路は、前記チップセレクト信号、前記内部コマンド信号、およびチップの動作状態を示す状態信号を受け、受け付け可能な前記コマンド信号が供給されたと判定したとき、コマンドイネーブル信号を活性化するコマンド判定回路と、 The first clock generation circuit activates a command enable signal when it receives the chip select signal, the internal command signal, and a status signal indicating the operating state of the chip and determines that the acceptable command signal is supplied. A command determination circuit to perform,
前記コマンドイネーブル信号の活性化時に前記外部クロック信号に同期する内部クロック信号を前記第1内部クロック信号として出力するクロック出力回路とを備えていることを特徴とする半導体メモリ。 A semiconductor memory comprising: a clock output circuit for outputting an internal clock signal synchronized with the external clock signal as the first internal clock signal when the command enable signal is activated.
前記コマンド判定回路は、前記チップセレクト信号および前記状態信号に応じて活性化され、前記内部コマンド信号をデコードするコマンドデコーダを備えていることを特徴とする半導体メモリ。 The semiconductor memory according to claim 1, wherein the command determination circuit includes a command decoder that is activated in response to the chip select signal and the status signal and decodes the internal command signal.
DRAMのメモリセルを有するメモリコアと、 A memory core having DRAM memory cells;
前記メモリコアを前記内部クロック信号に同期して制御する制御回路とを備えていることを特徴とする半導体メモリ。 And a control circuit for controlling the memory core in synchronization with the internal clock signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001207581A JP4727073B2 (en) | 2001-07-09 | 2001-07-09 | Semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001207581A JP4727073B2 (en) | 2001-07-09 | 2001-07-09 | Semiconductor memory |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011067396A Division JP5418528B2 (en) | 2011-03-25 | 2011-03-25 | Semiconductor memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003022673A JP2003022673A (en) | 2003-01-24 |
JP4727073B2 true JP4727073B2 (en) | 2011-07-20 |
Family
ID=19043542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001207581A Expired - Fee Related JP4727073B2 (en) | 2001-07-09 | 2001-07-09 | Semiconductor memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4727073B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4717373B2 (en) * | 2004-05-20 | 2011-07-06 | 富士通セミコンダクター株式会社 | Semiconductor memory |
JP2012515377A (en) * | 2009-01-12 | 2012-07-05 | ラムバス・インコーポレーテッド | Clock transfer low power signaling system |
US9175888B2 (en) | 2012-12-03 | 2015-11-03 | Whirlpool Corporation | Low energy refrigerator heat source |
KR20150122654A (en) | 2013-02-25 | 2015-11-02 | 피에스4 뤽스코 에스.에이.알.엘. | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000048565A (en) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | Synchronous semiconductor memory |
JP2000156082A (en) * | 1998-11-18 | 2000-06-06 | Fujitsu Ltd | Semiconductor memory |
JP2000182372A (en) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | Memory device |
JP2000285674A (en) * | 1999-03-31 | 2000-10-13 | Fujitsu Ltd | Synchronizing type semiconductor memory |
JP2002074953A (en) * | 2000-09-04 | 2002-03-15 | Fujitsu Ltd | Synchronous type semiconductor memory, and latch control method for its input information |
JP2002304887A (en) * | 2001-04-10 | 2002-10-18 | Fujitsu Ltd | Semiconductor integrated circuit |
-
2001
- 2001-07-09 JP JP2001207581A patent/JP4727073B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000048565A (en) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | Synchronous semiconductor memory |
JP2000156082A (en) * | 1998-11-18 | 2000-06-06 | Fujitsu Ltd | Semiconductor memory |
JP2000182372A (en) * | 1998-12-14 | 2000-06-30 | Fujitsu Ltd | Memory device |
JP2000285674A (en) * | 1999-03-31 | 2000-10-13 | Fujitsu Ltd | Synchronizing type semiconductor memory |
JP2002074953A (en) * | 2000-09-04 | 2002-03-15 | Fujitsu Ltd | Synchronous type semiconductor memory, and latch control method for its input information |
JP2002304887A (en) * | 2001-04-10 | 2002-10-18 | Fujitsu Ltd | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2003022673A (en) | 2003-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791888B2 (en) | Semiconductor memory device having preamble function | |
JP2006309913A (en) | Semiconductor memory device | |
US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
JPH11224486A (en) | Synchronous memory | |
JP3341710B2 (en) | Semiconductor storage device | |
GB2368166A (en) | Semiconductor memory device for providing address access time and data access time at high speed | |
JP4953273B2 (en) | Semiconductor memory device | |
JPH11162170A (en) | Semiconductor memory device and column selection control method | |
US6249483B1 (en) | Semiconductor memory device having a circuit for latching data from a data line of a data output path and a related data latching method | |
JP2001210077A (en) | Auto-precharge device for semiconductor memory element | |
JP4198271B2 (en) | Semiconductor memory device | |
US6636443B2 (en) | Semiconductor memory device having row buffers | |
KR100799951B1 (en) | Semiconductor integrated circuit | |
JPH10162576A (en) | Column selection line enable circuit for semiconductor memory device | |
JP4121690B2 (en) | Semiconductor memory device | |
US6407962B1 (en) | Memory module having data switcher in high speed memory device | |
JP4727073B2 (en) | Semiconductor memory | |
US6341100B1 (en) | Semiconductor integrated circuit having circuit for writing data to memory cell | |
US6714471B2 (en) | Semiconductor memory device having preamplifier with improved data propagation speed | |
JP5418528B2 (en) | Semiconductor memory | |
US6301189B1 (en) | Apparatus for generating write control signals applicable to double data rate SDRAM | |
KR20030039179A (en) | Synchronous semiconductor memory apparatus capable of accomplishing mode change between single-ended strobe mode and differential strobe mode | |
KR100649059B1 (en) | Semiconductor integrated circuit | |
KR100536598B1 (en) | Semiconductor memory device with selecting clock enable time | |
US7263025B2 (en) | Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |