JP4719087B2 - Information processing apparatus, cooling system, and cooling method - Google Patents

Information processing apparatus, cooling system, and cooling method Download PDF

Info

Publication number
JP4719087B2
JP4719087B2 JP2006152541A JP2006152541A JP4719087B2 JP 4719087 B2 JP4719087 B2 JP 4719087B2 JP 2006152541 A JP2006152541 A JP 2006152541A JP 2006152541 A JP2006152541 A JP 2006152541A JP 4719087 B2 JP4719087 B2 JP 4719087B2
Authority
JP
Japan
Prior art keywords
temperature
processor
sub
usage rate
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006152541A
Other languages
Japanese (ja)
Other versions
JP2007323347A (en
Inventor
広昭 古牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006152541A priority Critical patent/JP4719087B2/en
Publication of JP2007323347A publication Critical patent/JP2007323347A/en
Application granted granted Critical
Publication of JP4719087B2 publication Critical patent/JP4719087B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microcomputers (AREA)

Description

本発明は、マルチコアプロセッサを冷却するための冷却システム、この冷却システムを有する情報処理装置、および冷却方法に関する。   The present invention relates to a cooling system for cooling a multi-core processor, an information processing apparatus having the cooling system, and a cooling method.

プロセッサの高性能化に伴う素子の増大によって発熱量が非常に大きくなってきている。発熱量を抑えるために、一つのダイ上に複数のシンプルなプロセッサを集積したマルチコアプロセッサが注目を集めている。   The amount of heat generated is increasing greatly due to an increase in the number of elements as the performance of the processor increases. In order to suppress the amount of heat generation, a multi-core processor in which a plurality of simple processors are integrated on one die is attracting attention.

マルチコアプロセッサでは、タスクを複数のプロセッサを振り分けて処理を行っているため、チップに局所的な温度上昇が発生してしまう。チップに、温度管理用のリニア温度センサ(アナログセル)が搭載されているが、リニア温度センサの実装の数および場所が限られている(コアより少ない数をチップ端に配置する必要がある)。   In a multi-core processor, tasks are distributed to a plurality of processors and processing is performed, so that a local temperature rise occurs on the chip. The chip is equipped with a linear temperature sensor (analog cell) for temperature management, but the number and location of linear temperature sensors are limited (it is necessary to place a smaller number than the core at the end of the chip) .

特許文献１には、リニア温度センサによる特定箇所の検出温度をもとに、各プロセッサの温度を推定する技術が開示されている。
特開２００５−３４６５９０号公報 Patent Document 1 discloses a technique for estimating the temperature of each processor based on the temperature detected at a specific location by a linear temperature sensor.
JP 2005-346590 A

ところで、プロセッサの仕様温度はケース温度で決められていることが多い。そして、仕様温度以下となるように冷却ファン等で冷却を行っている。上述した技術でプロセッサの温度を推定しても仕様温度との関係は不明であり、冷却の指標とはなり得ず、効率的に冷却を行うことができない。   By the way, the specification temperature of the processor is often determined by the case temperature. And it cools with a cooling fan etc. so that it may become below specification temperature. Even if the temperature of the processor is estimated by the above-described technique, the relationship with the specification temperature is unknown, cannot be used as an index of cooling, and cannot be efficiently cooled.

本発明の目的は、マルチコアプロセッサを効率的に冷却し得る情報処理装置、冷却装置、および冷却方法を提供することにある。   An object of the present invention is to provide an information processing apparatus, a cooling apparatus, and a cooling method that can efficiently cool a multi-core processor.

本発明の一例に係わる情報処理装置は、半導体チップに設けられた複数のサブプロセッサと、前記半導体チップに設けられた前記サブプロセッサに処理を振り分ける管理プロセッサと、前記半導体チップの平均温度を測定する温度センサと、前記管理プロセッサの使用率および前記サブプロセッサの使用率を出力する使用率出力部とを有するマルチコアプロセッサと、前記温度センサの測定温度が設定された温度以下となるように前記マルチコアプロセッサを冷却するための冷却部と、前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよび全ての前記サブプロセッサの負荷がない状態で前記温度センサで測定される標準温度が格納される第１の記憶部と、前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよびサブプロセッサの少なくとも一つに負荷がかかった状態で前記温度センサによって測定される温度と前記標準温度との温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とが格納される第２の記憶部と、前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に応じて、前記標準温度と、前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布との関係とから前記設定温度を設定する設定部とを具備することを特徴とする。   An information processing apparatus according to an example of the present invention measures a plurality of sub-processors provided in a semiconductor chip, a management processor that distributes processing to the sub-processors provided in the semiconductor chip, and an average temperature of the semiconductor chip A multi-core processor having a temperature sensor, a usage rate output unit for outputting a usage rate of the management processor and a usage rate of the sub-processor, and the multi-core processor so that a temperature measured by the temperature sensor is equal to or lower than a set temperature. And a standard temperature measured by the temperature sensor in a state where the case temperature of the multi-core processor is the maximum temperature of the specification and there is no load on the management processor and all the sub processors. The case temperature of the first storage unit and the multi-core processor is specified. The distribution of the temperature difference between the temperature measured by the temperature sensor and the standard temperature, and the usage rate of the management processor and sub-processor when a large temperature is applied and at least one of the management processor and sub-processor is loaded A second storage unit for storing the relationship, and the standard temperature, the temperature difference, the management processor, and the management processor according to the distribution of the usage rate of the management processor and sub-processor output from the usage rate output unit, And a setting unit for setting the set temperature based on the relationship with the distribution of the usage rate of the sub processor.

マルチコアプロセッサを効率的に冷却することが可能になる。   It becomes possible to cool the multi-core processor efficiently.

本発明の実施の形態を以下に図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は、本発明の一実施形態に係わる情報処理装置のシステム構成の一例を示すブロック図である。   FIG. 1 is a block diagram showing an example of a system configuration of an information processing apparatus according to an embodiment of the present invention.

本情報処理装置は、図１に示されているように、マルチコアプロセッサ１０２、システムコントローラ１０４、メインメモリ１１４、ブリッジコントローラ１０６、ＢＩＯＳ−ＲＯＭ１２０、ハードディスクドライブ（ＨＤＤ）１２６、ＴＶチューナ１２７等を備えている。   As shown in FIG. 1, the information processing apparatus includes a multi-core processor 102, a system controller 104, a main memory 114, a bridge controller 106, a BIOS-ROM 120, a hard disk drive (HDD) 126, a TV tuner 127, and the like. Yes.

マルチコアプロセッサ１０２は本コンピュータの動作を制御するために設けられたプロセッサであり、ハードディスクドライブ（ＨＤＤ）１２６からメインメモリ１１４にロードされる、ハイパーバイザオペレーティングシステム（以下、ハイパーバイザＯＳ）、オペレーティングシステム（ＯＳ）、各種アプリケーションプログラムを実行する。   The multi-core processor 102 is a processor provided to control the operation of the computer, and is loaded into the main memory 114 from a hard disk drive (HDD) 126, a hypervisor operating system (hereinafter referred to as hypervisor OS), an operating system ( OS) and various application programs.

マルチコアプロセッサ１０２は、ＴＶチューナ１２７により受信したデジタル映像信号をデコードし、デコードしたデータからモニタに映像を表示するための映像データを作成する。   The multi-core processor 102 decodes the digital video signal received by the TV tuner 127 and creates video data for displaying video on the monitor from the decoded data.

また、マルチコアプロセッサ１０２は、ＢＩＯＳ−ＲＯＭ１２０に格納されたシステムＢＩＯＳ（Basic Input Output System）をメインメモリ１１４にロードした後、実行する。システムＢＩＯＳはハードウェア制御のためのプログラムである。   Further, the multi-core processor 102 loads a system BIOS (Basic Input Output System) stored in the BIOS-ROM 120 to the main memory 114 and executes it. The system BIOS is a program for hardware control.

システムコントローラ１０４は、マルチコアプロセッサを含む、システム全体の初期化/起動/異常監視をおこなう機能を有する。   The system controller 104 has a function of performing initialization / startup / abnormality monitoring of the entire system including a multi-core processor.

ブリッジコントローラ１０６は、マルチコアプロセッサ１０２に接続されると共に、ハードディスクドライブ１２６およびＢＩＯＳ−ＲＯＭが接続されたローカルバスに接続されている。また、ビデオ出力インタフェースを有し、マルチコアプロセッサで作成された映像データを出力する機能を有する。   The bridge controller 106 is connected to the multi-core processor 102 and is connected to a local bus to which the hard disk drive 126 and the BIOS-ROM are connected. Also, it has a video output interface and a function of outputting video data created by a multi-core processor.

図２にマルチコアプロセッサ１０２および冷却システムのシステム構成を示す。マルチコアプロセッサは一つのシリコン基板で構成されたダイ（半導体チップ）上に複数のプロセッサが形成された、いわゆるマルチコアプロセッサである。   FIG. 2 shows a system configuration of the multi-core processor 102 and the cooling system. The multi-core processor is a so-called multi-core processor in which a plurality of processors are formed on a die (semiconductor chip) composed of one silicon substrate.

マルチコアプロセッサ１０２には、一つの管理プロセッサ２０１と、８つのサブプロセッサ２１１〜２１８とで構成されている。マルチコアプロセッサ１０２には、ダイの平均温度監視用の高精度（±１〜２℃程度）なリニア温度センサ２２１が取り付けられている。リニア温度センサ２２１は、アナログ(ダイオード)セル単体にて構成され、外部にある温度コントローラ２３０にてダイの平均温度が読み出される。各サブプロセッサ２１１〜２１８は、局所温度監視用の低精度（±５℃程度）の温度センサを有する。サブプロセッサ内の回路にて温度測定をおこない、測定した温度は管理プロセッサおよびシステムコントローラーから読み出しが可能である。   The multi-core processor 102 includes one management processor 201 and eight sub-processors 211 to 218. The multi-core processor 102 is provided with a linear temperature sensor 221 with high accuracy (about ± 1 to 2 ° C.) for monitoring the average temperature of the die. The linear temperature sensor 221 is composed of a single analog (diode) cell, and an average temperature of the die is read by an external temperature controller 230. Each of the sub processors 211 to 218 has a low-precision (about ± 5 ° C.) temperature sensor for local temperature monitoring. The temperature is measured by a circuit in the sub processor, and the measured temperature can be read from the management processor and the system controller.

管理プロセッサ２０１は、ハイパーバイザを実行し、サブプロセッサ２１１〜２１８のタスク管理(処理の割り当て)をおこなう。また、管理プロセッサ２０１とシステムコントローラ１０４間の通信手段を用いて、各サブプロセッサ２１１〜２１８および自身（管理プロセッサ２０１）の使用率（動作状態）をシステムコントローラ１０４へ逐次通知する機能を有する。   The management processor 201 executes a hypervisor and performs task management (processing allocation) for the sub processors 211 to 218. In addition, the communication means between the management processor 201 and the system controller 104 has a function of sequentially notifying the system controller 104 of the usage rate (operation state) of each of the sub processors 211 to 218 and itself (management processor 201).

サブプロセッサ２１１〜２１８は、管理プロセッサ２０１によって割り当てられたタスクを実行処理する。   The sub processors 211 to 218 execute the task assigned by the management processor 201.

温度コントローラ２３０は、温度算出部２３１、温度レジスタ２３２、およびファン制御部２３３を有する。温度算出部２３１はリニア温度センサ２２１から読み出した値から温度を算出する。温度レジスタ２３２には、システムコントローラ１０４が設定する冷却温度範囲の上限が格納される。ファン制御部２３３は、温度算出部２３１が算出したダイ平均温度が温度レジスタ２３２に設定された冷却温度範囲の上限以下に収まるように、冷却ファン２４０の回転数を制御する。   The temperature controller 230 includes a temperature calculation unit 231, a temperature register 232, and a fan control unit 233. The temperature calculation unit 231 calculates the temperature from the value read from the linear temperature sensor 221. The temperature register 232 stores the upper limit of the cooling temperature range set by the system controller 104. The fan control unit 233 controls the rotation speed of the cooling fan 240 so that the die average temperature calculated by the temperature calculation unit 231 falls within the upper limit of the cooling temperature range set in the temperature register 232.

システムコントローラ１０４の標準温度記憶部２５１および使用率マップ記憶部２５２に格納される標準温度および使用率マップを求める処理の手順を図３を参照して説明する。   A procedure for obtaining the standard temperature and usage rate map stored in the standard temperature storage unit 251 and the usage rate map storage unit 252 of the system controller 104 will be described with reference to FIG.

マルチコアプロセッサ１０２のケース温度Ｔｃを、マルチコアプロセッサ(モジュール)１０２としての製品仕様の最大温度Ｔc_maxになるよう冷却(加熱)プレート等を用いて温度管理する(ステップＳ１１)。ケース温度は、マルチコアプロセッサに取り付けられた熱電対によって測定される。   The case temperature Tc of the multi-core processor 102 is temperature-controlled using a cooling (heating) plate or the like so as to become the maximum temperature Tc_max of the product specification as the multi-core processor (module) 102 (step S11). Case temperature is measured by a thermocouple attached to the multi-core processor.

次いで、管理プロセッサ２０１および各サブプロセッサ２１１〜２１８の使用率が０％の状態で、システムコントローラ１０４は、リニア温度センサ２２１の測定値が一定となるまで、温度算出部からダイ温度を定期的に取得し、温度が変化したか否かを判別する（ステップＳ１２）。温度センサの測定温度が変化しなくなったと判別した場合（ステップＳ１２のＮｏ）、システムコントローラ１０４は、一定になった温度を標準温度記憶部２５１に格納する（ステップＳ１３）。   Next, in a state where the usage rate of the management processor 201 and each of the sub processors 211 to 218 is 0%, the system controller 104 periodically changes the die temperature from the temperature calculation unit until the measured value of the linear temperature sensor 221 becomes constant. It is acquired and it is determined whether or not the temperature has changed (step S12). When it is determined that the measured temperature of the temperature sensor is not changed (No in Step S12), the system controller 104 stores the constant temperature in the standard temperature storage unit 251 (Step S13).

次いで、マルチコアプロセッサ１０２のケース温度を製品仕様の最大温度に管理した状態で、システムコントローラ１０４は管理プロセッサおよび各サブプロセッサの使用率が０％、５０％、１００％の何れかとなるように負荷をかける（ステップＳ１４）。負荷をかけた状態で、リニア温度センサの測定値が変化しなくなるまで、システムコントローラ１０４は、温度算出部から温度を定期的に取得する（ステップＳ１５）。各温度センサの測定温度が変化しなくなったら（ステップＳ１５のＮｏ）、システムコントローラ１０４は標準温度と測定温度との差を各プロセッサの使用率の分布に対応づけて記録する（ステップＳ１６）。   Next, in a state where the case temperature of the multi-core processor 102 is managed to the maximum temperature of the product specification, the system controller 104 applies a load so that the usage rate of the management processor and each sub processor is 0%, 50%, or 100%. (Step S14). The system controller 104 periodically acquires the temperature from the temperature calculation unit until the measured value of the linear temperature sensor does not change with the load applied (step S15). When the measured temperature of each temperature sensor no longer changes (No in step S15), the system controller 104 records the difference between the standard temperature and the measured temperature in association with the distribution of the usage rate of each processor (step S16).

システムコントローラ１０２は、全ての使用率の組み合わせについて標準温度と測定温度を求め、標準温度と測定温度との温度差を各プロセッサの使用率の分布に対応づけて使用率マップ記憶部２５２として格納する（ステップＳ１７）。   The system controller 102 obtains the standard temperature and the measured temperature for all the usage rate combinations, and stores the temperature difference between the standard temperature and the measured temperature as the usage rate map storage unit 252 in association with the usage rate distribution of each processor. (Step S17).

以上の処理で、標準温度および使用率マップが求められる。   With the above processing, the standard temperature and the usage rate map are obtained.

次に、実際の動作時の冷却温度範囲の上限の設定処理について図４を参照して説明する。   Next, processing for setting the upper limit of the cooling temperature range during actual operation will be described with reference to FIG.

先ず、起動直後の標準状態のユーザタスクが実行されていない状態では、システムコントローラ１０４は、冷却温度範囲の上限として標準温度記憶部２５１に格納された標準温度の温度レジスタ２３２に設定する（ステップＳ２１）。   First, in a state in which the user task in the standard state immediately after startup is not executed, the system controller 104 sets the temperature register 232 of the standard temperature stored in the standard temperature storage unit 251 as the upper limit of the cooling temperature range (step S21). ).

システムコントローラ１０４は各プロセッサ２０１，２１１〜２１８の使用率を監視する（ステップＳ２２）。使用率が変化すると、システムコントローラ１０４は、使用率マップ記憶部２５２から、現在の使用率の分布に近い使用率に対応する温度差を読み出す（ステップＳ２３）。   The system controller 104 monitors the usage rates of the processors 201, 211-218 (step S22). When the usage rate changes, the system controller 104 reads a temperature difference corresponding to the usage rate close to the current usage rate distribution from the usage rate map storage unit 252 (step S23).

システムコントローラ１０４は、読み出した温度と標準温度との和を算出する。システムコントローラは、算出した温度を冷却温度範囲の上限として温度レジスタ２４２に設定する（ステップＳ２４）。   The system controller 104 calculates the sum of the read temperature and the standard temperature. The system controller sets the calculated temperature in the temperature register 242 as the upper limit of the cooling temperature range (step S24).

温度コントローラ内の冷却ファン制御部は、リニア温度センサから読み出した温度と設定された冷却温度範囲の上限に応じて冷却ファンの回転数を制御する。   A cooling fan controller in the temperature controller controls the number of rotations of the cooling fan according to the temperature read from the linear temperature sensor and the upper limit of the set cooling temperature range.

本装置によれば、プロセッサの使用率の分布に応じて冷却温度範囲の上限を適宜設定することによって、マルチコアプロセッサを効率よく冷却することができる。   According to this apparatus, the multi-core processor can be efficiently cooled by appropriately setting the upper limit of the cooling temperature range in accordance with the distribution of the processor usage rate.

使用するプロセッサ数の変更に加え、制御プロセッサおよび個々のサブプロセッサの使用率を個別に変化させた状態における温度マップを作成する事により、より高精度な温度制御をおこなう事ができる。   In addition to changing the number of processors used, it is possible to perform temperature control with higher accuracy by creating a temperature map in a state in which the usage rates of the control processor and individual sub-processors are individually changed.

冷却ファンでマルチコアプロセッサを冷却していたが、液冷によってマルチコアプロセッサを冷却しても良い。   Although the multi-core processor is cooled by the cooling fan, the multi-core processor may be cooled by liquid cooling.

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

本発明の一実施形態に係わる情報処理装置のシステム構成を示すブロック図。1 is a block diagram showing a system configuration of an information processing apparatus according to an embodiment of the present invention. 本発明の一実施形態に係わる情報処理装置のマルチコアプロセッサの冷却システムの構成を示すブロック図。The block diagram which shows the structure of the cooling system of the multi-core processor of the information processing apparatus concerning one Embodiment of this invention. 本発明の一実施形態に係わる冷却方法における使用率マップを作成するための処理の手順を示すフローチャート。The flowchart which shows the procedure of the process for creating the utilization rate map in the cooling method concerning one Embodiment of this invention. 本発明の一実施形態に係わる冷却方法の手順を示すフローチャート。The flowchart which shows the procedure of the cooling method concerning one Embodiment of this invention.

符号の説明Explanation of symbols

１０２…マルチコアプロセッサ，１０４…システムコントローラ，１０６…ブリッジコントローラ，１１４…メインメモリ，１２０…ＢＩＯＳ−ＲＯＭ，１２６…ハードディスクドライブ，１２７…ＴＶチューナ，２０１…管理プロセッサ，２０１．２１１…プロセッサ，２０４…システムコントローラ，２１１〜２１８…サブプロセッサ，２２１…リニア温度センサ，２３０…温度コントローラ，２３１…温度算出部，２３２…温度レジスタ，２３３…ファン制御部，２４０…冷却ファン，２５１…標準温度記憶部，２５２…使用率マップ記憶部   DESCRIPTION OF SYMBOLS 102 ... Multi-core processor, 104 ... System controller, 106 ... Bridge controller, 114 ... Main memory, 120 ... BIOS-ROM, 126 ... Hard disk drive, 127 ... TV tuner, 201 ... Management processor, 2011.211 ... Processor, 204 ... System Controllers 211 to 218... Sub-processor 221 Linear temperature sensor 230 Temperature controller 231 Temperature calculation unit 232 Temperature register 233 Fan control unit 240 Cooling fan 251 Standard temperature storage unit 252 ... Usage map storage unit

Claims (11)

半導体チップに設けられた複数のサブプロセッサと、前記半導体チップに設けられた前記サブプロセッサに処理を振り分ける管理プロセッサと、前記半導体チップの平均温度を測定する温度センサと、前記管理プロセッサの使用率および前記サブプロセッサの使用率を出力する使用率出力部とを有するマルチコアプロセッサと、
前記温度センサの測定温度が設定された温度以下となるように前記マルチコアプロセッサを冷却するための冷却部と、
前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよび全ての前記サブプロセッサの負荷がない状態で前記温度センサで測定される標準温度が格納される第１の記憶部と、
前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよびサブプロセッサの少なくとも一つに負荷がかかった状態で前記温度センサによって測定される温度と前記標準温度との温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とが格納される第２の記憶部と、
前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に応じて、前記標準温度と、前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布との関係とから前記設定温度を設定する設定部とを具備することを特徴とする情報処理装置。 A plurality of sub-processors provided in a semiconductor chip; a management processor that distributes processing to the sub-processors provided in the semiconductor chip; a temperature sensor that measures an average temperature of the semiconductor chip; and a usage rate of the management processor; A multi-core processor having a usage rate output unit for outputting the usage rate of the sub-processor;
A cooling unit for cooling the multi-core processor so that the temperature measured by the temperature sensor is equal to or lower than a set temperature;
A first storage unit that stores a standard temperature measured by the temperature sensor in a state where the case temperature of the multi-core processor is a maximum temperature of a specification and the management processor and all the sub processors are not loaded;
The temperature difference between the temperature measured by the temperature sensor and the standard temperature when the case temperature of the multi-core processor is the maximum temperature of the specification and at least one of the management processor and the sub processor is loaded, and the management processor And a second storage unit that stores the relationship of the distribution of the usage rate of the sub-processors,
According to the distribution of the usage rate of the management processor and the sub processor output from the usage rate output unit, the standard temperature, and the relationship between the temperature difference and the distribution of the usage rate of the management processor and the sub processor, An information processing apparatus comprising: a setting unit that sets a set temperature. 前記設定部は、前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係から前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に近い前記管理プロセッサおよびサブプロセッサの使用率の分布を選び、選ばれた前記管理プロセッサおよびサブプロセッサの使用率の分布に対応する前記温度差と前記標準温度の和を設定温度とすることを特徴とする請求項１記載の情報処理装置。   The setting unit includes the management processor and the sub processor that are close to the distribution of the usage rate of the management processor and the sub processor output from the usage rate output unit based on the relationship between the temperature difference and the distribution of the usage rate of the management processor and the sub processor. 2. The processor usage rate distribution is selected, and the sum of the temperature difference and the standard temperature corresponding to the usage rate distribution of the selected management processor and sub-processor is set as a set temperature. Information processing device. 前記設定部は、起動時に前記標準温度を前記設定温度とすることを特徴とする請求項１記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the setting unit sets the standard temperature as the set temperature at startup. 前記冷却部は、ファンによって前記マルチコアプロセッサを冷却することを特徴とする請求項１記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the cooling unit cools the multi-core processor with a fan. 半導体チップに設けられた複数のサブプロセッサと、前記半導体チップに設けられた前記サブプロセッサに処理を振り分ける管理プロセッサと、前記半導体チップの平均温度を測定する温度センサと、前記管理プロセッサの使用率および前記サブプロセッサの使用率を出力する使用率出力部とを有するマルチコアプロセッサから、前記前記管理プロセッサの使用率および前記サブプロセッサの使用率を取得する取得部と、
前記温度センサの測定温度が設定された温度以下となるように前記マルチコアプロセッサを冷却するための冷却部と、
前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよび全ての前記サブプロセッサの負荷がない状態で前記温度センサで測定される標準温度が格納される第１の記憶部と、
前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよびサブプロセッサの少なくとも一つに負荷がかかった状態で前記温度センサによって測定される温度と前記標準温度との温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とが格納される第２の記憶部と、
前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に応じて、前記標準温度と前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とから前記設定温度を設定する設定部とを具備することを特徴する冷却システム。 A plurality of sub-processors provided in a semiconductor chip; a management processor that distributes processing to the sub-processors provided in the semiconductor chip; a temperature sensor that measures an average temperature of the semiconductor chip; and a usage rate of the management processor; An acquisition unit that acquires the usage rate of the management processor and the usage rate of the sub-processor from a multi-core processor having a usage rate output unit that outputs the usage rate of the sub-processor,
A cooling unit for cooling the multi-core processor so that the temperature measured by the temperature sensor is equal to or lower than a set temperature;
A first storage unit that stores a standard temperature measured by the temperature sensor in a state where the case temperature of the multi-core processor is a maximum temperature of a specification and the management processor and all the sub processors are not loaded;
The temperature difference between the temperature measured by the temperature sensor and the standard temperature when the case temperature of the multi-core processor is the maximum temperature of the specification and at least one of the management processor and the sub processor is loaded, and the management processor And a second storage unit that stores the relationship of the distribution of the usage rate of the sub-processors,
The set temperature is determined from the relationship between the standard temperature, the temperature difference, and the usage rate distribution of the management processor and the sub processor according to the usage rate distribution of the management processor and the sub processor output from the usage rate output unit. And a setting unit for setting the cooling system. 前記設定部は、前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係から前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に近い前記管理プロセッサおよびサブプロセッサの使用率の分布を選び、選ばれた前記管理プロセッサおよびサブプロセッサの使用率の分布に対応する前記温度差と前記標準温度の和を設定温度とすることを特徴とする請求項５記載の冷却システム。   The setting unit includes the management processor and the sub processor that are close to the distribution of the utilization rates of the management processor and the sub processors output from the utilization rate output unit based on the relationship between the temperature difference and the distribution of the utilization rates of the management processor and the sub processors 6. The processor usage rate distribution is selected, and the sum of the temperature difference and the standard temperature corresponding to the usage rate distribution of the selected management processor and sub-processor is set as a set temperature. Cooling system. 前記設定部は、前記起動時に前記標準温度を前記設定温度とすることを特徴とする請求項５記載の冷却システム。   The cooling system according to claim 5, wherein the setting unit sets the standard temperature as the set temperature at the start-up. 前記冷却部は、ファンによって前記マルチコアプロセッサを冷却することを特徴とする
請求項５記載の冷却システム。 The cooling system according to claim 5, wherein the cooling unit cools the multi-core processor by a fan. 半導体チップに設けられた複数のサブプロセッサと、前記半導体チップに設けられた前記サブプロセッサに処理を振り分ける管理プロセッサと、前記半導体チップの平均温度を測定する温度センサとを有するマルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよび全ての前記サブプロセッサの使用率が０％の状態で前記温度センサにより測定される標準温度を第１の記憶部に格納し、
前記マルチコアプロセッサのケース温度が仕様の最大温度、且つ前記管理プロセッサおよびサブプロセッサの少なくとも一つに負荷がかかった状態で前記温度センサによって測定される温度と前記標準温度との温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とを第２の記憶部に格納し、
前記マルチコアプロセッサから前記前記管理プロセッサの使用率および前記サブプロセッサの使用率を取得し、
前記取得した前記管理プロセッサおよびサブプロセッサの使用率の分布に応じて、前記標準温度と前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係とから設定温度を設定し、
前記温度センサの測定温度が設定温度以下となるように前記マルチコアプロセッサを冷却する
ことを特徴する冷却方法。 A case temperature of a multi-core processor having a plurality of sub-processors provided in a semiconductor chip, a management processor that distributes processing to the sub-processors provided in the semiconductor chip, and a temperature sensor that measures an average temperature of the semiconductor chip. The standard temperature measured by the temperature sensor in a state where the maximum temperature of the specification and the usage rate of the management processor and all the sub processors are 0% are stored in the first storage unit,
The temperature difference between the temperature measured by the temperature sensor and the standard temperature when the case temperature of the multi-core processor is the maximum temperature of the specification and at least one of the management processor and the sub processor is loaded, and the management processor And the sub-processor usage rate distribution relationship are stored in the second storage unit,
Obtaining the usage rate of the management processor and the usage rate of the sub-processor from the multi-core processor;
In accordance with the obtained distribution of the utilization rate of the management processor and the sub processor, a set temperature is set from the standard temperature, the temperature difference, and the relationship of the distribution of the utilization rate of the management processor and the sub processor,
A cooling method, wherein the multi-core processor is cooled such that a temperature measured by the temperature sensor is equal to or lower than a set temperature. 前記温度差と前記管理プロセッサおよびサブプロセッサの使用率の分布の関係から前記使用率出力部から出力される前記管理プロセッサおよびサブプロセッサの使用率の分布に近い前記管理プロセッサおよびサブプロセッサの使用率の分布を選び、選ばれた前記管理プロセッサおよびサブプロセッサの使用率の分布に対応する前記温度差と前記標準温度の和を設定温度とする
ことを特徴とする請求項９記載の冷却方法。 Based on the relationship between the temperature difference and the usage rate distribution of the management processor and the sub processor, the usage rate of the management processor and the sub processor close to the usage rate distribution of the management processor and the sub processor output from the usage rate output unit. The cooling method according to claim 9, wherein a distribution is selected, and a sum of the temperature difference and the standard temperature corresponding to the distribution of usage rates of the selected management processor and sub-processor is set as a set temperature. 起動時に前記標準温度を前記設定温度とする
を更に具備することを特徴とする請求項９記載の冷却方法。 The cooling method according to claim 9, further comprising: setting the standard temperature as the set temperature at startup.
JP2006152541A 2006-05-31 2006-05-31 Information processing apparatus, cooling system, and cooling method Expired - Fee Related JP4719087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006152541A JP4719087B2 (en) 2006-05-31 2006-05-31 Information processing apparatus, cooling system, and cooling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006152541A JP4719087B2 (en) 2006-05-31 2006-05-31 Information processing apparatus, cooling system, and cooling method

Publications (2)

Publication Number Publication Date
JP2007323347A JP2007323347A (en) 2007-12-13
JP4719087B2 true JP4719087B2 (en) 2011-07-06

Family

ID=38856100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006152541A Expired - Fee Related JP4719087B2 (en) 2006-05-31 2006-05-31 Information processing apparatus, cooling system, and cooling method

Country Status (1)

Country Link
JP (1) JP4719087B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8311683B2 (en) * 2009-04-29 2012-11-13 International Business Machines Corporation Processor cooling management
JP2012053678A (en) * 2010-09-01 2012-03-15 Fujitsu Ltd Fan control program, fan control method and information processing equipment
CN118313324B (en) * 2024-06-11 2024-10-08 此芯科技(武汉)有限公司 Chip temperature management method and device, storage medium and electronic equipment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163039A (en) * 2000-11-24 2002-06-07 Sony Corp Electronic device, electronic device cooling control method, recording medium on which electronic device cooling control program is recorded, and electronic device cooling control program
JP3781758B2 (en) * 2004-06-04 2006-05-31 株式会社ソニー・コンピュータエンタテインメント Processor, processor system, temperature estimation device, information processing device, and temperature estimation method
JP3914230B2 (en) * 2004-11-04 2007-05-16 株式会社東芝 Processor system and control method thereof

Also Published As

Publication number Publication date
JP2007323347A (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP3914230B2 (en) Processor system and control method thereof
KR101534449B1 (en) System and method for managing thermal energy generation in a heterogeneous multi-core processor
JP6328568B2 (en) System and method for thermal aware device booting
KR101747308B1 (en) Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip
TWI534708B (en) Method, managing apparatus, and computer-readable medium for managing basic input/output system configurations of a computer system
KR101566152B1 (en) System and method for adaptive thermal management in a portable computing device
CN102893273B (en) Resource-based adaptive server loads
KR101814264B1 (en) System and method for thermal management in a portable computing device using thermal resistance values to predict optimum power levels
US8595520B2 (en) System and method for determining thermal management policy from leakage current measurement
TWI496087B (en) Performance management methods for electronic devices with multiple central processing units
US10037214B2 (en) Determining power capping policies for a computer device
Rotem et al. Temperature measurement in the intel (R) coretm duo processor
US10067555B2 (en) Control of performance levels of different types of processors via a user interface
KR20150092290A (en) System and method for estimating ambient temperature from a portable computing device
CN101639723A (en) Heat dissipation system for computers
US10705579B2 (en) Information handling system having regional cooling
US20200257343A1 (en) System for Estimating Airflow Exiting an Information Handling System and Method Therefor
TWI571729B (en) Passive thermal management technology based on prioritized smart platform
JP4719087B2 (en) Information processing apparatus, cooling system, and cooling method
US11157056B2 (en) System and method for monitoring a maximum load based on an aggregate load profile of a system
US10049957B2 (en) On-chip control of thermal cycling
US12436595B2 (en) Distributed thermal management architecture
US10133574B2 (en) Power management of instruction processors in a system-on-a-chip
US20170329374A1 (en) Method for Controlling Fan in Tiny Computer
JP2011054018A (en) Information processor and scheduling method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees