JP4702529B2

JP4702529B2 - DC / DC converter

Info

Publication number: JP4702529B2
Application number: JP2005158472A
Authority: JP
Inventors: 公一山口
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2011-06-15
Anticipated expiration: 2025-05-31
Also published as: JP2006340414A

Description

本発明は、ＤＣ／ＤＣコンバータに関する。 The present invention is related to the DC / DC converter.

この技術分野において周知のように、ＤＣ／ＤＣコンバータとは、ある電圧レベルの直流電圧（入力電圧）を他の電圧レベルの直流電圧（出力電圧）に変換する電力変換器のことをいう。ＤＣ／ＤＣコンバータはスイッチングレギュレータとも呼ばれる。ここで、入力電圧の電圧レベルよりも出力電圧の電圧レベルが高いＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータと呼ばれ、入力電圧の電圧レベルよりも出力電圧の電圧レベルが低いＤＣ／ＤＣコンバータは降圧型ＤＣ／ＤＣコンバータと呼ばれる。また、出力電圧として入力電圧を反転した電圧を出力するＤＣ／ＤＣコンバータは反転型ＤＣ／ＤＣコンバータと呼ばれる。本発明は、昇圧型ＤＣ／ＤＣコンバータ及び反転型ＤＣ／ＤＣコンバータに係る。 As is well known in this technical field, a DC / DC converter refers to a power converter that converts a DC voltage (input voltage) at a certain voltage level into a DC voltage (output voltage) at another voltage level. The DC / DC converter is also called a switching regulator. Here, a DC / DC converter whose output voltage is higher than the input voltage is called a step-up DC / DC converter, and a DC / DC converter whose output voltage is lower than the input voltage. Is called a step-down DC / DC converter. A DC / DC converter that outputs a voltage obtained by inverting an input voltage as an output voltage is called an inverting DC / DC converter. The present invention relates to a step-up DC / DC converter and an inverting DC / DC converter.

昇圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチング素子として用い、これをスイッチングさせ、入力電圧をいったん交流電圧に変えて、インダクタやトランスなどのインダクタンス素子によって電圧を昇圧した後、整流して出力電圧に変換する。 In a step-up DC / DC converter, a transistor is used as a switching element, this is switched, the input voltage is temporarily changed to an AC voltage, the voltage is boosted by an inductance element such as an inductor or a transformer, and then rectified to an output voltage. Convert.

一方、反転型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチング素子として用い、これをスイッチングさせ、入力電圧をいったん交流電圧に変えて、インダクタやトランスなどのインダクタンス素子によって電圧を反転した後、整流して出力電圧に変換する。 On the other hand, in an inverting DC / DC converter, a transistor is used as a switching element, this is switched, the input voltage is changed to an AC voltage, the voltage is inverted by an inductance element such as an inductor or a transformer, and then rectified and output. Convert to voltage.

従来のＤＣ／ＤＣコンバータにおいては、後述するように、出力電圧それ自体を監視することによって、出力電圧の過電圧を防止している。 In the conventional DC / DC converter, as will be described later, the output voltage itself is monitored to prevent overvoltage of the output voltage.

図１を参照して、従来の昇圧型ＤＣ／ＤＣコンバータ１０について説明する。昇圧型ＤＣ／ＤＣコンバータ１０には、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、フィードバック端子ＦＢとを持つ。電源入力端子ＶＩＮと接地端子との間には、図示しない入力電源から入力電圧Ｖ_ＩＮが印加される。入力電圧Ｖ_ＩＮは例えば１２Ｖである。 A conventional step-up DC / DC converter 10 will be described with reference to FIG. The step-up DC / DC converter 10 has a power input terminal VIN, a switch terminal SW, a power output terminal VOUT, and a feedback terminal FB. Between the power input terminal VIN and the ground terminal, the input voltage V _IN is applied from an input power source (not shown). The input voltage _VIN is, for example, 12V.

電源入力端子ＶＩＮとスイッチ端子ＳＷとの間には、インダクタＬ１が接続されている。すなわち、インダクタＬ１の一端は電源入力端子ＶＩＮに接続され、インダクタＬ１の他端は、スイッチ端子ＳＷに接続されている。 An inductor L1 is connected between the power input terminal VIN and the switch terminal SW. That is, one end of the inductor L1 is connected to the power input terminal VIN, and the other end of the inductor L1 is connected to the switch terminal SW.

スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間にはショットキーバリアダイオードＳＢＤが接続されている。すなわち、ショットキーバリアダイオードＳＢＤのアノードはスイッチ端子ＳＷに接続され、ショットキーバリアダイオードＳＢＤのカソードは電源出力端子ＶＯＵＴに接続されている。 A Schottky barrier diode SBD is connected between the switch terminal SW and the power supply output terminal VOUT. That is, the anode of the Schottky barrier diode SBD is connected to the switch terminal SW, and the cathode of the Schottky barrier diode SBD is connected to the power output terminal VOUT.

電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣ_ＯＵＴが接続されている。この出力コンデンサＣ_ＯＵＴの両端間には入力電圧Ｖ_ＩＮよりも高い出力電圧Ｖ_ＯＵＴが生成される。出力電圧Ｖ_ＯＵＴは例えば３２Ｖである。図示の例では、出力コンデンサＣ_ＯＵＴは１μＦの容量値を持つ。 An output capacitor C _OUT is connected between the power supply output terminal VOUT and the ground terminal. An output voltage _VOUT that is higher than the input voltage _VIN is generated between both ends of the output capacitor _COUT . The output voltage _VOUT is, for example, 32V. In the illustrated example, the output capacitor C _OUT has a capacitance value of 1 μF.

出力コンデンサＣ_ＯＵＴと並列に、第１及び第２の抵抗器Ｒ１、Ｒ２が直列に接続されている。すなわち、第１の抵抗器Ｒ１の一端は出力端子ＶＯＵＴに接続され、第１の抵抗器Ｒ１の他端は第２の抵抗器Ｒ２の一端に接続され、第２の抵抗器Ｒ２の他端は接地端子に接続されている。第１の抵抗器Ｒ１と第２の抵抗器Ｒ２との接続点はフィードバック端子ＦＢに接続されている。図示の例において、第１の抵抗器Ｒ１は１５０ｋΩの抵抗値を持ち、第２の抵抗器Ｒ２は１０ｋΩの抵抗値を持つ。したがって、出力電圧Ｖ_ＯＵＴが３２Ｖの場合、フィードバック端子ＦＢには２Ｖのフィードバック電圧Ｖ_ＦＢが現れる。 In parallel with the output capacitor C _OUT , first and second resistors R1 and R2 are connected in series. That is, one end of the first resistor R1 is connected to the output terminal VOUT, the other end of the first resistor R1 is connected to one end of the second resistor R2, and the other end of the second resistor R2 is Connected to the ground terminal. A connection point between the first resistor R1 and the second resistor R2 is connected to the feedback terminal FB. In the illustrated example, the first resistor R1 has a resistance value of 150 kΩ, and the second resistor R2 has a resistance value of 10 kΩ. Therefore, when the output voltage _VOUT is 32V, a feedback voltage _{VFB of} 2V appears at the feedback terminal FB.

とにかく、第１及び第２の抵抗器Ｒ１、Ｒ２の組み合わせは、出力電圧Ｖ_ＯＵＴを検出して、フィードバック電圧Ｖ_ＦＢを出力する出力電圧検圧手段（分圧器）として動作する。 Anyway, the combination of the first and second resistors R1, R2 detects the output voltage _{V OUT,} which operates as an output voltage manometric means for outputting a feedback voltage _{V FB} (voltage divider).

スイッチ端子ＳＷと接地端子との間には、スイッチング素子１１が接続されている。図示のスイッチング素子ＳＷは、制御端子としてゲートを持つＮチャネルＦＥＴで構成されている。スイッチング素子１１はインダクタＬ１を周期的に接地端子へショートするためのものである。インダクタＬ１をショートすると、インダクタＬ１に磁気的エネルギーが蓄えられる。このショートが解除されると、インダクタＬ１の両端の電圧と入力電圧Ｖ_ＩＮとが組み合わさった電圧が、ショットキーバリアダイオードＳＢＤを介して、昇圧電圧（出力電圧）Ｖ_ＯＵＴとして出力コンデンサＣ_ＯＵＴに蓄えられる。尚、スイッチング素子ＳＷのオン／オフは、後述するパルス幅変調（ＰＷＭ）信号によって制御される。 A switching element 11 is connected between the switch terminal SW and the ground terminal. The illustrated switching element SW is composed of an N-channel FET having a gate as a control terminal. The switching element 11 is for periodically shorting the inductor L1 to the ground terminal. When the inductor L1 is short-circuited, magnetic energy is stored in the inductor L1. When the short circuit is released, a voltage obtained by combining the voltage across the inductor L1 and the input voltage _VIN is supplied to the output capacitor C _OUT as a boosted voltage (output voltage) _VOUT via the Schottky barrier diode SBD. Stored. Note that ON / OFF of the switching element SW is controlled by a pulse width modulation (PWM) signal described later.

昇圧型ＤＣ／ＤＣコンバータ１０は、発振器（ＯＳＣ）１２と、基準電圧発生回路１３と、誤差増幅器１４と、パルス幅変調（ＰＷＭ）比較器１５と、を更に有する。 The step-up DC / DC converter 10 further includes an oscillator (OSC) 12, a reference voltage generation circuit 13, an error amplifier 14, and a pulse width modulation (PWM) comparator 15.

発振器１２は、電源入力端子ＶＩＮと接地端子との間に接続され、三角波の発振信号を発振する。三角波の発振信号の代わりに、発振器１２はノコギリ波の発振信号を発振しても良い。 The oscillator 12 is connected between the power input terminal VIN and the ground terminal, and oscillates a triangular wave oscillation signal. Instead of the triangular wave oscillation signal, the oscillator 12 may oscillate a sawtooth wave oscillation signal.

基準電圧発生回路１３は、電源入力端子ＶＩＮと接地端子との間に接続され、基準電圧Ｖrefを発生する。図示の例では、基準電圧発生回路１３は、２Ｖの基準電圧Ｖrefを発生する。この基準電圧Ｖrefは、誤差増幅器１４の反転入力端子に接続されている。誤差増幅器１４の非反転入力端子には、前述したフィードバック端子ＦＢからフィードバック電圧Ｖ_ＦＢが供給される。誤差増幅器１４は、基準電圧Ｖrefとフィードバック電圧Ｖ_ＦＢとの間の差を求めて、誤差信号を出力する。誤差信号はＰＷＭ比較器１５の反転入力端子に供給される。ＰＷＭ比較器１５の非反転入力端子には、発振器１２から出力される発振信号が供給される。ＰＷＭ比較器１５は、誤差信号と発振信号とを比較して、上記パルス幅変調（ＰＷＭ）信号をスイッチング素子１１へ供給する。 The reference voltage generation circuit 13 is connected between the power input terminal VIN and the ground terminal, and generates the reference voltage Vref. In the illustrated example, the reference voltage generation circuit 13 generates a reference voltage Vref of 2V. This reference voltage Vref is connected to the inverting input terminal of the error amplifier 14. A feedback voltage V _FB is supplied from the feedback terminal FB described above to the non-inverting input terminal of the error amplifier 14. The error amplifier 14 obtains a difference between the reference voltage Vref and the feedback voltage _VFB and outputs an error signal. The error signal is supplied to the inverting input terminal of the PWM comparator 15. An oscillation signal output from the oscillator 12 is supplied to the non-inverting input terminal of the PWM comparator 15. The PWM comparator 15 compares the error signal with the oscillation signal and supplies the pulse width modulation (PWM) signal to the switching element 11.

従来の昇圧型ＤＣ／ＤＣコンバータ１０は、出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路１６を更に備えている。過電圧防止回路１６は、出力電圧Ｖ_ＯＵＴを分圧して分圧電圧Ｖ_ＤＶを出力する、直列接続された２つの抵抗器Ｒ３、Ｒ４から成る分圧器と、過電圧防止用の基準電圧Ｖ_r１を発生する基準電圧発生回路１６１と、分圧電圧Ｖ_ＤＶと基準電圧Ｖ_r１とを比較する比較器１６２とから構成されている。比較器１６２の比較結果信号は、スイッチング素子１１のゲートと接地端子との間に接続された、別のスイッチング素子１７のゲートに供給される。スイッチング素子１７はＮチャネルＦＥＴから構成されている。 The conventional step-up DC / DC converter 10 further includes an overvoltage prevention circuit 16 that prevents an overvoltage of the output voltage _VOUT . The overvoltage prevention circuit 16 divides the output voltage _VOUT and outputs a divided voltage V _DV and generates a voltage divider composed of two resistors R3 and R4 connected in series and a reference voltage V _r1 for preventing overvoltage. And a comparator 162 that compares the divided voltage V _DV with the reference voltage V _r1 . The comparison result signal of the comparator 162 is supplied to the gate of another switching element 17 connected between the gate of the switching element 11 and the ground terminal. The switching element 17 is composed of an N channel FET.

詳述すると、分圧電圧Ｖ_ＤＶは比較器１６２の非反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の反転入力端子に供給されている。分圧電圧Ｖ_ＤＶが基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ハイレベルの比較結果信号を出力する。この論理ハイレベルの比較結果信号に応答して、スイッチング素子１７はオンする。これにより、スイッチング素子１１はオフするので、昇圧型ＤＣ／ＤＣコンバータ１０の動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、昇圧型ＤＣ／ＤＣコンバータ１０の後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。 More specifically, the divided voltage V _DV is supplied to the non-inverting input terminal of the comparator 162, and the reference voltage V _r1 is supplied to the inverting input terminal of the comparator 162. When the divided voltage V _DV becomes higher than the reference voltage V _r1 , the comparator 162 determines that the output voltage _VOUT is an overvoltage and outputs a logic high level comparison result signal. In response to the logic high level comparison result signal, the switching element 17 is turned on. Thereby, since the switching element 11 is turned off, the operation of the step-up DC / DC converter 10 is stopped, and an overvoltage of the output voltage _VOUT is prevented. As a result, it is possible to prevent an overvoltage from being supplied to the integrated circuit (IC) at the subsequent stage of the step-up DC / DC converter 10.

とにかく、従来の昇圧型ＤＣ／ＤＣコンバータ１０における過電圧防止回路１６は、出力電圧Ｖ_ＯＵＴそれ自体を監視することによって、出力電圧Ｖ_ＯＵＴの過電圧を防止している。 In any case, the overvoltage prevention circuit 16 in the conventional step-up DC / DC converter 10 monitors the output voltage _VOUT itself, thereby preventing the overvoltage of the output voltage _VOUT .

しかしながら、従来の過電圧防止回路１６は、電源投入時に誤動作する虞がある。その為、従来の昇圧型ＤＣ／ＤＣコンバータ１０においては、過電圧防止回路１６をイニシャルするためのイニシャル回路が更に必要となる。 However, the conventional overvoltage prevention circuit 16 may malfunction when the power is turned on. Therefore, the conventional step-up DC / DC converter 10 further requires an initial circuit for initializing the overvoltage prevention circuit 16.

したがって、本発明の課題は、電源投入時に誤動作することなく、確実に出力電圧の過電圧を防止することができるＤＣ／ＤＣコンバータを提供することにある。 Accordingly, an object of the present invention is to provide a DC / DC converter that no, it is possible to prevent the overvoltage reliably output voltage to malfunction when the power is turned on.

本発明の他の課題は、イニシャル回路が不要な過電圧防止回路を備えた、ＤＣ／ＤＣコンバータを提供することにある。 Another object of the present invention, the initial circuit with unnecessary overvoltage protection circuit, to provide a DC / DC converter.

本発明によれば、インダクタ（Ｌ１）と、該インダクタをスイッチングするスイッチング素子（１１;１１Ａ）と、前記スイッチング素子をオン／オフするためのＰＷＭ信号を前記スイッチング素子の制御端子へ供給するＰＷＭ増幅器（１５）とを備え、入力電圧（Ｖ_ＩＮ）を該入力電圧とは異なる電圧レベルを持つ出力電圧（Ｖ_ＯＵＴ）に変換するＤＣ／ＤＣコンバータにおいて、前記スイッチング素子に流れる電流（Ｉ１）を監視することにより、前記出力電圧の過電圧を防止する過電圧防止回路（１６Ａ；１６Ｂ）を備え、前記過電圧防止回路（１６Ａ；１６Ｂ）は、前記スイッチング素子に流れる電流を検出して検出電圧（Ｖ _Ｉ１）を出力する電流検出手段（Ｒ５；Ｒ５，１６３）と、基準電圧（Ｖ _ｒ１）を発生する基準電圧発生回路（１６１）と、前記検出電圧と前記基準電圧とを比較して、前記検出電圧が前記基準電圧より高いときに前記出力電圧が過電圧であると判定する比較器（１６２）とを備え、前記ＰＷＭ増幅器の出力端子と前記スイッチング素子の制御端子との間に挿入されて、前記過電圧防止回路によって前記出力電圧が過電圧と判定されたときに、前記スイッチング素子を強制的にオフにする抑止回路（１８；１９）を更に備えることを特徴とするＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ）が得られる。 According to the onset bright, an inductor (L1), a switching element for switching said inductor; PWM supplies and (11 11A), a PWM signal for turning on / off the switching element to the control terminal of the switching element In a DC / DC converter comprising an amplifier (15) and converting an input voltage (V _IN ) into an output voltage (V _OUT ) having a voltage level different from the input voltage, a current (I1) flowing through the switching element is by monitoring, overvoltage protection circuit for preventing an overvoltage of the output voltage; e Bei the (16A 16B), said overvoltage protection circuit (16A; 16B), the detecting the current flowing through the switching element detected voltage (V current detecting means for outputting _I1) (R5; R5,163) and a reference voltage for generating a reference voltage _{(V r1)} A live circuit (161), and a comparator (162) that compares the detected voltage with the reference voltage and determines that the output voltage is an overvoltage when the detected voltage is higher than the reference voltage; A deterrence circuit inserted between the output terminal of the PWM amplifier and the control terminal of the switching element and forcibly turns off the switching element when the overvoltage prevention circuit determines that the output voltage is an overvoltage. A DC / DC converter (10A; 10B) characterized by further comprising (18; 19 ) is obtained.

上記ＤＣ／ＤＣコンバータは、前記出力電圧として前記入力電圧を昇圧した電圧を出力する昇圧型ＤＣ／ＤＣコンバータ（１０Ａ）から構成されて良い。前記電流検出手段は、例えば、前記スイッチング素子と接地端子との間に挿入された抵抗器（Ｒ５）から構成されて良い。また、前記スイッチング素子は、例えば、前記ＰＷＭ信号が論理ハイレベルのときにオンするＮチャネルＦＥＴ（１１）から構成されて良い。この場合、前記比較器（１６２）は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力するもので良い。前記抑止回路は、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ローレベルにするアンドゲート（１８）から構成されて良い。 The DC / DC converter may include a step-up DC / DC converter (10A) that outputs a voltage obtained by stepping up the input voltage as the output voltage . Before SL current detecting means, for example, it may be composed of the inserted resistor between the switching element and the ground terminal (R5). The switching element may be composed of, for example, an N-channel FET (11) that is turned on when the PWM signal is at a logic high level. In this case, the comparator (162) may output a logic low level comparison result signal when the detected voltage is higher than the reference voltage. The inhibit circuit of the previous SL in response to the comparison result signal of a logic low level, may be configured the PWM signal from forcibly and to a logic low level gate (18).

上記ＤＣ／ＤＣコンバータは、前記出力電圧として前記入力電圧を反転した電圧を出力する反転型ＤＣ／ＤＣコンバータ（１０Ｂ）から構成されて良い。前記電流検出手段は、例えば、前記入力電圧が印加される電源入力端子と前記スイッチング素子との間に挿入された抵抗器（Ｒ５）と、前記抵抗器の両端の電位差を増幅して、前記検出電圧を出力する増幅器（１６３）とから構成されて良い。前記スイッチング素子は前記ＰＷＭ信号が論理ローレベルのときにオンするＰチャネルＦＥＴ（１１Ａ）から構成されて良い。この場合、前記比較器（１６２）は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力するものであって良い。前記抑止回路は、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ハイレベルにするナンドゲート（１９）から構成されて良い。 The DC / DC converter may include an inverting DC / DC converter (10B) that outputs a voltage obtained by inverting the input voltage as the output voltage . Before SL current detecting means is, for example, the power input terminal to which an input voltage is applied between the inserted resistor between said switching element and (R5), to amplify the potential difference across the resistor, the An amplifier (163) that outputs a detection voltage may be included. The switching device may be composed of P-channel FET which the PWM signal is turned on when the logic low level (11A). In this case, the comparator (162) may output a logic low level comparison result signal when the detected voltage is higher than the reference voltage. The inhibit circuit of the previous SL in response to the comparison result signal of a logic low level, may be constructed from NAND gate (19) to force the logic high level the PWM signal.

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。 In addition, the code | symbol in the said parenthesis is attached | subjected in order to make an understanding of this invention easy, and it is only an example, and of course is not limited to these.

本発明では、スイッチング素子を流れる電流を監視することにより、ＤＣ／ＤＣコンバータにおける出力電圧の過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧の過電圧を防止することができる。また、スイッチング素子を流れる電流を監視して出力電圧の過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。 In the present invention, since the overvoltage of the output voltage in the DC / DC converter is prevented by monitoring the current flowing through the switching element, the overvoltage of the output voltage can be reliably prevented without malfunctioning when the power is turned on. it can. Further, the overvoltage prevention circuit that monitors the current flowing through the switching element and prevents the overvoltage of the output voltage does not require an initial circuit.

以下、図面を参照して、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図２を参照して、本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータ１０Ａについて説明する。図示のＤＣ／ＤＣコンバータ１０Ａは、昇圧型ＤＣ／ＤＣコンバータである。図示の昇圧型ＤＣ／ＤＣコンバータ１０Ａは、過電圧防止回路の構成が図１に示したものと相違している点を除いて、図１に示した従来の昇圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有し動作をする。従って、過電圧防止回路に１６Ａの参照符号を付してある。図１に示したものと同様の機能を有するものには同一の参照符号を付して、説明を簡略化するためにそれらの説明については省略する。 A DC / DC converter 10A according to the first embodiment of the present invention will be described with reference to FIG. The illustrated DC / DC converter 10A is a step-up DC / DC converter. The illustrated step-up DC / DC converter 10A is the same as the conventional step-up DC / DC converter 10 shown in FIG. 1 except that the configuration of the overvoltage prevention circuit is different from that shown in FIG. It has a configuration and operates. Therefore, the reference numeral 16A is attached to the overvoltage prevention circuit. Components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted for the sake of simplicity.

図示の過電圧防止回路１６Ａは、スイッチング素子１１と接地端子との間に接続されて、スイッチング素子１１に流れる電流Ｉ１を検出して検出電圧Ｖ_Ｉ１を出力する抵抗器Ｒ５と、過電圧防止用の基準電圧Ｖ_r１を発生する基準電圧発生回路１６１と、検出電圧Ｖ_Ｉ１と基準電圧Ｖ_r１とを比較する比較器１６２とから構成されている。比較器１６２の比較結果信号は、スイッチング素子１１のゲート（制御端子）とＰＷＭ比較器１５の出力端子との間に挿入された、アンドゲート１８の一方の入力端子に供給される。 Overvoltage prevention circuit 16A shown, is connected between the switching element 11 a ground terminal, a resistor R5 to output a detection voltage V _I1 detects a current I1 flowing through the switching element 11, a reference for the overvoltage protection a reference voltage generating circuit 161 for generating a voltage V _r1, and a comparator 162. for comparing the detection voltage _{V I1} and the reference voltage V _r1. The comparison result signal of the comparator 162 is supplied to one input terminal of the AND gate 18 inserted between the gate (control terminal) of the switching element 11 and the output terminal of the PWM comparator 15.

詳述すると、検出電圧Ｖ_Ｉ１は比較器１６２の反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の非反転入力端子に供給されている。検出電圧Ｖ_Ｉ１が基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ローレベルの比較結果信号を出力する。この論理ローレベルの比較結果信号に応答して、アンドゲート１８はＰＷＭ比較器１５から出力されるＰＷＭ信号を抑止して、強制的に論理ローレベルにする。これにより、スイッチング素子１１はオフするので、昇圧型ＤＣ／ＤＣコンバータ１０Ａの動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、昇圧型ＤＣ／ＤＣコンバータ１０Ａの後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。 More specifically, the detection voltage V _I1 is supplied to the inverting input terminal of the comparator 162, and the reference voltage V _r1 is supplied to the non-inverting input terminal of the comparator 162. When the detection voltage V _I1 becomes higher than the reference voltage V _r1 , the comparator 162 determines that the output voltage _VOUT is an overvoltage, and outputs a comparison result signal having a logic low level. In response to the logical low level comparison result signal, the AND gate 18 inhibits the PWM signal output from the PWM comparator 15 and forcibly sets the logical low level. Thereby, since the switching element 11 is turned off, the operation of the step-up DC / DC converter 10A is stopped, and an overvoltage of the output voltage _VOUT is prevented. As a result, it is possible to prevent overvoltage from being supplied to the integrated circuit (IC) at the subsequent stage of the step-up DC / DC converter 10A.

すなわち、本発明に係る過電圧防止回路１６Ａでは、スイッチング素子１１に流れる電流Ｉ１を比較器１６２を使用して制限させ、出力電圧Ｖ_ＯＵＴの昇圧率を制限させている。とにかく、過電圧防止回路１６Ａは、スイッチング素子１１に流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止している。 That is, in the overvoltage prevention circuit 16A according to the present invention, the current I1 flowing through the switching element 11 is limited using the comparator 162, and the step-up rate of the output voltage _VOUT is limited. In any case, the overvoltage prevention circuit 16A prevents the overvoltage of the output voltage _VOUT by monitoring the current I1 flowing through the switching element 11.

このような構成の昇圧型ＤＣ／ＤＣコンバータ１０Ａでは、スイッチング素子１１を流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧Ｖ_ＯＵＴの過電圧を防止することができる。また、スイッチング素子１１を流れる電流Ｉ１を監視して出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。 In the step-up DC / DC converter 10A having such a configuration, the overvoltage of the output voltage _VOUT is prevented by monitoring the current I1 flowing through the switching element 11, so that it is ensured without malfunctioning when the power is turned on. An overvoltage of the output voltage _VOUT can be prevented. The overvoltage prevention circuit that monitors the current I1 flowing through the switching element 11 and prevents the overvoltage of the output voltage _VOUT does not require an initial circuit.

図示の昇圧型ＤＣ／ＤＣコンバータ１０Ａにおいて、インダクタＬ１（すなわち、スイッチング素子１１）を流れるピーク電流Ｉ_ＰＫは、下記の数１で表される。

In the illustrated step-up DC / DC converter 10A, the peak current I _PK flowing through the inductor L1 (that is, the switching element 11) is expressed by the following equation (1).

ここで、／Ｉ_{Ｌ（ｍａｘ）}は、図３に示されるように、インダクタＬ１を流れる最大平均電流を表し、ΔＩ_{Ｌ（ｍａｘ）}は、図３に示されるように、インダクタＬ１を流れる電流の最大の変動成分（振幅）を表す。尚、図３は、インダクタＬ１（スイッチング素子１１）を流れる電流Ｉ１の波形を表している。また、Ｉ_ＯＵＴは出力電流を表し、Ｄ_ＯＮはオンデューティを表し、ｆ_ＯＳＣは発振器１２の発振周波数を表し、ＬはインダクタＬ１のインダクタンス値を表す。 _{Here, / I L (max),} as shown in FIG. 3 represents the maximum average current through the inductor L1, [Delta] I _{L (max),} as shown in Figure 3, the current flowing through the inductor L1 Represents the maximum fluctuation component (amplitude). FIG. 3 shows the waveform of the current I1 flowing through the inductor L1 (switching element 11). I _OUT represents the output current, D _ON represents the on-duty, f _OSC represents the oscillation frequency of the oscillator 12, and L represents the inductance value of the inductor L1.

また、出力電圧Ｖ_ＯＵＴは、入力電圧Ｖ_ＩＮからオンデューティＤ_ＯＮとオフデューティＤ_ＯＦＦと用いて、下記の数２で表される。

The output voltage V _OUT is expressed by the following formula 2 using the on-duty D _ON and the off-duty D _OFF from the input voltage V _IN .

例えば、入力電圧Ｖ_ＩＮ＝１２Ｖ、インダクタＬ１のインダクタンス値Ｌ＝４７μＨ、発振器１２の発振周波数ｆ_ＯＳＣ＝５００ｋＨｚ、出力電流Ｉ_ＯＵＴ＝５０ｍＡのとき、過電圧防止回路１６Ａにおいてスイッチング素子１１を流れるピーク電流Ｉ_ＰＫを３００ｍＡで検出することにすれば、出力電圧Ｖ_ＯＵＴを出力電圧Ｖ_ＯＵＴ＝３３Ｖで制限をかけることができる。 For example, when the input voltage V _IN = 12V, the inductance value L of the inductor L1 = 47 μH, the oscillation frequency f _OSC = 500 kHz of the oscillator 12 and the output current I _OUT = 50 mA, the peak current I flowing through the switching element 11 in the overvoltage prevention circuit 16A. _{If PK} is detected at 300 mA, the output voltage V _OUT can be limited by the output voltage V _OUT = 33V.

尚、本発明に係る過電圧防止方法は、図２に示した昇圧型ＤＣ／ＤＣコンバータ１０Ａだけでなく、後述する反転型ＤＣ／ＤＣコンバータにも適用可能である。 Note that the overvoltage prevention method according to the present invention is applicable not only to the step-up DC / DC converter 10A shown in FIG. 2, but also to an inverting DC / DC converter described later.

図４を参照して、本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータ１０Ｂについて説明する。図示のＤＣ／ＤＣコンバータ１０Ｂは、反転型ＤＣ／ＤＣコンバータである。図示の反転型ＤＣ／ＤＣコンバータ１０Ｂは、１２Ｖの入力電圧Ｖ_ＩＮを−１７Ｖの出力電圧Ｖ_ＯＵＴに変換する装置である。図２に示されたものと同様の機能を有するものには同一の参照を付し、以下では、相違点について説明する。 A DC / DC converter 10B according to the first embodiment of the present invention will be described with reference to FIG. The illustrated DC / DC converter 10B is an inverting DC / DC converter. The illustrated inverting DC / DC converter 10B is a device that converts an input voltage _{VIN of} 12V into an output voltage _{VOUT of} -17V. Components having the same functions as those shown in FIG. 2 are given the same reference, and differences will be described below.

反転型ＤＣ／ＤＣコンバータ１０Ｂでは、スイッチング素子としてＰチャネルＦＥＴ１１Ａを使用している。従って、その制御端子（ゲート）に論理ローレベルの信号が供給されたとき、スイッチング素子１１Ａはオンする。スイッチング素子１１Ａは電源入力端子ＶＩＮ側に配置され、インダクタＬ１が接地端子側に配置されている。すなわち、電源入力端子ＶＩＮとスイッチ端子ＳＷとの間にスイッチング素子１１Ａが接続され、スイッチ端子ＳＷと接地端子との間にインダクタＬ１が接続されている。スイッチ端子ＳＷにショットキーバリアダイオードＳＢＤのカソードが接続され、ショットキーバリアダイオードＳＢＤのアノードは電源出力端子ＶＯＵＴに接続されている。 In the inverting DC / DC converter 10B, a P-channel FET 11A is used as a switching element. Accordingly, when a logic low level signal is supplied to the control terminal (gate), the switching element 11A is turned on. The switching element 11A is disposed on the power input terminal VIN side, and the inductor L1 is disposed on the ground terminal side. That is, the switching element 11A is connected between the power input terminal VIN and the switch terminal SW, and the inductor L1 is connected between the switch terminal SW and the ground terminal. The cathode of the Schottky barrier diode SBD is connected to the switch terminal SW, and the anode of the Schottky barrier diode SBD is connected to the power supply output terminal VOUT.

電源出力端子ＶＯＵＴと接地端子との間には、第１及び第２の抵抗器Ｒ１、Ｒ２と基準電圧源２０とが直列に接続されている。これは、反転型ＤＣ／ＤＣコンバータ１０Ｂでは、出力電圧Ｖ_ＯＵＴとして負電圧を出力するので、第１及び第２の抵抗器Ｒ１、Ｒ２の接続点であるフィードバック端子ＦＢの電位を正電圧にして、正のフィードバック電圧Ｖ_ＦＢを発生させるためである。 The first and second resistors R1, R2 and the reference voltage source 20 are connected in series between the power supply output terminal VOUT and the ground terminal. This is because the inverting DC / DC converter 10B outputs a negative voltage as the output voltage _VOUT , so that the potential of the feedback terminal FB, which is the connection point between the first and second resistors R1 and R2, is set to a positive voltage. This is because the positive feedback voltage V _FB is generated.

反転型ＤＣ／ＤＣコンバータ１０Ｂは過電圧防止回路１６Ｂを有する。過電圧防止回路１６Ｂは、抵抗器Ｒ５と、増幅器１６３と、基準電圧発生回路１６１と、比較器１６２とから構成されている。 The inverting DC / DC converter 10B has an overvoltage prevention circuit 16B. The overvoltage prevention circuit 16B includes a resistor R5, an amplifier 163, a reference voltage generation circuit 161, and a comparator 162.

抵抗器Ｒ５は、電源入力端子ＶＩＮとスイッチング素子１１Ａとの間に接続されている。増幅器１６３は、抵抗器Ｒ５の両端の電位差を増幅して、スイッチング素子１１Ａに流れる電流Ｉ１に相当する検出電圧Ｖ_Ｉ１を出力する。とにかく、抵抗器Ｒ５と増幅器１６３との組み合わせは、スイッチング素子１１Ａを流れる電流Ｉ１を検出する電流検出手段として働く。基準電圧発生回路１６１は過電圧防止用の基準電圧Ｖ_r１を発生する。比較器１６２は検出電圧Ｖ_Ｉ１と基準電圧Ｖ_r１とを比較する。比較器１６２の比較結果信号は、スイッチング素子１１Ａのゲート（制御端子）とＰＷＭ比較器１５の出力端子との間に挿入された、ナンドゲート１９の一方の入力端子に供給される。 The resistor R5 is connected between the power input terminal VIN and the switching element 11A. The amplifier 163 amplifies the potential difference between both ends of the resistor R5 and outputs a detection voltage V _I1 corresponding to the current I1 flowing through the switching element 11A. In any case, the combination of the resistor R5 and the amplifier 163 serves as a current detection unit that detects the current I1 flowing through the switching element 11A. The reference voltage generation circuit 161 generates a reference voltage V _r1 for preventing overvoltage. The comparator 162 compares the detection voltage V _I1 with the reference voltage V _r1 . The comparison result signal of the comparator 162 is supplied to one input terminal of the NAND gate 19 inserted between the gate (control terminal) of the switching element 11A and the output terminal of the PWM comparator 15.

詳述すると、増幅器１６３から出力される検出電圧Ｖ_Ｉ１は比較器１６２の反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の非反転入力端子に供給されている。検出電圧Ｖ_Ｉ１が基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ローレベルの比較結果信号を出力する。この論理ローレベルの比較結果信号に応答して、ナンドゲート１９はＰＷＭ比較器１５から出力されるＰＷＭ信号を抑止して、強制的に論理ハイレベルにする。これにより、スイッチング素子１１Ａはオフするので、反転型ＤＣ／ＤＣコンバータ１０Ｂの動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、反転型ＤＣ／ＤＣコンバータ１０Ｂの後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。 More specifically, the detection voltage V _I1 output from the amplifier 163 is supplied to the inverting input terminal of the comparator 162, and the reference voltage V _r1 is supplied to the non-inverting input terminal of the comparator 162. When the detection voltage V _I1 becomes higher than the reference voltage V _r1 , the comparator 162 determines that the output voltage _VOUT is an overvoltage, and outputs a comparison result signal having a logic low level. In response to the comparison result signal at the logic low level, the NAND gate 19 inhibits the PWM signal output from the PWM comparator 15 and forcibly sets it to the logic high level. Thereby, since the switching element 11A is turned off, the operation of the inverting DC / DC converter 10B is stopped, and the overvoltage of the output voltage _VOUT is prevented. As a result, it is possible to prevent an overvoltage from being supplied to the integrated circuit (IC) at the subsequent stage of the inverting DC / DC converter 10B.

すなわち、本発明に係る過電圧防止回路１６Ｂでは、スイッチング素子１１Ａに流れる電流Ｉ１を比較器１６２を使用して制限させ、出力電圧Ｖ_ＯＵＴの反転率を制限させている。とにかく、過電圧防止回路１６Ｂは、スイッチング素子１１Ａに流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止している。 That is, in the overvoltage prevention circuit 16B according to the present invention, the current I1 flowing through the switching element 11A is limited using the comparator 162, and the inversion rate of the output voltage _VOUT is limited. In any case, the overvoltage prevention circuit 16B prevents the overvoltage of the output voltage _VOUT by monitoring the current I1 flowing through the switching element 11A.

このような構成の反転型ＤＣ／ＤＣコンバータ１０Ｂでは、スイッチング素子１１Ａを流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧Ｖ_ＯＵＴの過電圧を防止することができる。また、スイッチング素子１１Ａを流れる電流Ｉ１を監視して出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。 In the inverting DC / DC converter 10B having such a configuration, the overvoltage of the output voltage _VOUT is prevented by monitoring the current I1 flowing through the switching element 11A. An overvoltage of the output voltage _VOUT can be prevented. The overvoltage prevention circuit that monitors the current I1 flowing through the switching element 11A and prevents the overvoltage of the output voltage _VOUT does not require an initial circuit.

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上記実施の形態では、スイッチング素子としてＦＥＴを用いているが、バイポーラトランジスタを用いても良いのは勿論である。 Although the present invention has been described above with reference to preferred embodiments, it is needless to say that the present invention is not limited to the above-described embodiments. For example, although the FET is used as the switching element in the above embodiment, it is needless to say that a bipolar transistor may be used.

従来のＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the conventional DC / DC converter. 本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータを示すブロック図である。1 is a block diagram showing a DC / DC converter according to a first embodiment of the present invention. インダクタ（スイッチング素子）を流れる電流の波形を示す波形図である。It is a wave form diagram which shows the waveform of the electric current which flows through an inductor (switching element). 本発明の第２の実施の形態に係るＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the DC / DC converter which concerns on the 2nd Embodiment of this invention.

Explanation of symbols

Ｌ１インダクタ
ＳＢＤショットキーバリアダイオード
Ｃout 出力コンデンサ
１０Ａ昇圧型ＤＣ／ＤＣコンバータ
１０Ｂ反転型ＤＣ／ＤＣコンバータ
１１スイッチング素子（ＮチャネルＦＥＴ）
１１Ａスイッチング素子（ＰチャネルＦＥＴ）
１２発振器（ＯＳＣ）
１３基準電圧発生回路
１４誤差増幅器
１５パルス幅変調（ＰＷＭ）比較器
１６Ａ、１６Ｂ過電圧防止回路
Ｒ５抵抗器（電流検出手段）
１６１基準電圧発生回路
１６２比較器
１６３増幅器
１８アンドゲート（抑止回路）
１９ナンドゲート（抑止回路） L1 Inductor SBD Schottky Barrier Diode Cout Output Capacitor 10A Boost DC / DC Converter 10B Inverting DC / DC Converter 11 Switching Element (N-Channel FET)
11A Switching element (P-channel FET)
12 Oscillator (OSC)
13 Reference Voltage Generation Circuit 14 Error Amplifier 15 Pulse Width Modulation (PWM) Comparator 16A, 16B Overvoltage Prevention Circuit R5 Resistor (Current Detection Means)
161 Reference voltage generation circuit 162 Comparator 163 Amplifier 18 AND gate (Suppression circuit)
19 NAND gate (suppression circuit)

Claims

Different and inductor, a switching element for switching the inductor, a PWM signal for turning on / off the switching element and a PWM amplifier for supplying to the control terminal of the switching element, the input voltage of the input voltage In a DC / DC converter that converts an output voltage having a voltage level,
By monitoring the current flowing through the switching element, e Bei the overvoltage protection circuit for preventing an overvoltage of the output voltage,
The overvoltage prevention circuit is
Current detection means for detecting a current flowing through the switching element and outputting a detection voltage;
A reference voltage generating circuit for generating a reference voltage;
A comparator that compares the detected voltage with the reference voltage and determines that the output voltage is an overvoltage when the detected voltage is higher than the reference voltage;
With
A deterrence circuit inserted between the output terminal of the PWM amplifier and the control terminal of the switching element and forcibly turns off the switching element when the overvoltage prevention circuit determines that the output voltage is an overvoltage. Further comprising
A DC / DC converter characterized by the above.

2. The DC / DC converter according to claim 1 , wherein the DC / DC converter includes a step-up DC / DC converter that outputs a voltage obtained by stepping up the input voltage as the output voltage.

The DC / DC converter according to claim 2 , wherein the current detection unit includes a resistor inserted between the switching element and a ground terminal.

The switching element is composed of an N-channel FET that is turned on when the PWM signal is at a logic high level,
The comparator outputs a logic low level comparison result signal when the detection voltage is higher than the reference voltage;
The inhibit circuit of the previous SL in response to the comparison result signal of a logic low level, the and an AND gate for forced logic low level PWM signal, DC / DC of claim 2 or 3 converter.

2. The DC / DC converter according to claim 1 , wherein the DC / DC converter comprises an inverting DC / DC converter that outputs a voltage obtained by inverting the input voltage as the output voltage.

The current detection means is
A resistor inserted between a power supply input terminal to which the input voltage is applied and the switching element;
The DC / DC converter according to claim 5 , further comprising: an amplifier that amplifies a potential difference between both ends of the resistor and outputs the detection voltage.

The switching element is composed of a P-channel FET that is turned on when the PWM signal is at a logic low level,
The comparator outputs a logic low level comparison result signal when the detection voltage is higher than the reference voltage;
The inhibit circuit of the previous SL in response to the comparison result signal of a logic low level, the and a NAND gate for forcibly logic high level PWM signals, DC / DC converter according to claim 5 or 6 .