JP4686867B2 - Plasma processing equipment - Google Patents

Plasma processing equipment Download PDF

Info

Publication number
JP4686867B2
JP4686867B2 JP2001044255A JP2001044255A JP4686867B2 JP 4686867 B2 JP4686867 B2 JP 4686867B2 JP 2001044255 A JP2001044255 A JP 2001044255A JP 2001044255 A JP2001044255 A JP 2001044255A JP 4686867 B2 JP4686867 B2 JP 4686867B2
Authority
JP
Japan
Prior art keywords
plasma processing
mounting table
processing apparatus
plasma
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001044255A
Other languages
Japanese (ja)
Other versions
JP2002241946A (en
Inventor
達夫 波多野
健索 成嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001044255A priority Critical patent/JP4686867B2/en
Publication of JP2002241946A publication Critical patent/JP2002241946A/en
Application granted granted Critical
Publication of JP4686867B2 publication Critical patent/JP4686867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば半導体ウエハに対してプラズマ処理を行うプラズマ処理装置に関する。
【0002】
【従来の技術】
一般に、半導体集積回路を製造するためには、半導体ウエハに対して、成膜、エッチング、酸化拡散、アニール等の各種の熱処理が繰り返し施され、この種の処理を行うプラズマ処理装置としては例えば特開平8−339895号公報や特開平8−181107号公報等に開示されている。例えばプラズマを用いて1枚毎のウエハに対して膜を堆積させるCVD(Chemical Vapor Deposition)装置においては、加熱ヒータを内蔵したサセプタ等の載置台上に半導体ウエハを載置し、これを所定の温度に加熱しながら成膜用の処理ガスを供給し、そして、高周波電圧を上部電極と載置台を兼ねる下部電極との間に印加してプラズマを発生させて、ウエハ表面に膜を堆積させるようになっている。これを図13を参照して説明する。
【0003】
図13は従来の一般的なプラズマ処理装置を示す概略構成図であり、このプラズマ処理装置は真空引き可能になされた略円筒体状の処理容器2を有している。この処理容器2内には、上面の半導体ウエハWを載置するための載置台を兼ねる下部電極4が設置されると共に、これに対向する天井部には、処理容器2内に成膜ガス等の処理ガスを供給するためのシャワーヘッド部を兼ねる上部電極6が絶縁材8を介して設けられている。そして、この上部電極6にはマッチング回路10を介して例えば450KHzの高周波電源12が接続されている。
【0004】
上記下部電極4の全体は例えばAlN(窒化アルミニウム)等のセラミックスよりなり、この内部に、例えばモリブデン線等の抵抗体よりなる加熱ヒータ14が所定のパターン形状に配列して埋め込まれていると共に、例えばモリブデン線をメッシュ状に配設した電極本体16が埋め込まれている。
そして、処理容器2内に処理ガスを供給しつつ所定の圧力に真空引きし、上述のように形成された下部電極4上にウエハWを直置きし、加熱ヒータ14からの熱によりウエハWを加熱しつつ、上記上部電極6と下部電極4との間に、高周波電圧を印加してプラズマを立てて成膜処理を行なう。
【0005】
【発明が解決しようとする課題】
ところで、ウエハWに対してプラズマCVDによる成膜処理を行なうに際しては、膜厚の面内均一性を確保することが必要である。特に、最近にあっては、線幅の更なる微細化及び膜厚の薄膜化が要請されていることから、この膜厚の面内均一性も更なる向上が望まれている。
しかしながら、上述したような従来装置にあっては、処理容器2内に形成されるプラズマの分布の不均一性等に起因して、膜厚の面内均一性を十分に向上させることができない、といった問題があった。
また、処理容器2内におけるプラズマの不均一分布や堆積される膜厚の不均一分布等に起因して、ウエハ面内において過大な電位差が生じる場合があり、これがためにウエハ表面にすでに形成されている絶縁膜等に電気的な破壊が生じるという、いわゆるチャージアップダメージが発生し、製品の歩留りを低下させる、という問題もあつた。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、プラズマ処理、例えばプラズマCVD処理の膜厚の面内均一性の向上と、製品歩留りの向上を図ることが可能なプラズマ処理装置を提供することにある。
【0006】
【課題を解決するための手段】
本発明者等は、処理空間のプラズマ状態は、フォーカスリングの上面と上部電極との間の静電容量と、このフォーカスリングの内側における載置台の表面の露出部分と上部電極との間の静電容量との比に大きく影響される、という知見を得ることにより、本発明に至ったものである。
請求項1に規定する発明は、真空引き可能になされた処理容器内にて被処理体に対してプラズマ処理を行うプラズマ処理装置において、上部電極と、前記被処理体を載置するために第1の誘電体よりなる下部電極兼用の載置台と、前記載置台の外周側に、前記被処理体の外周端よりも半径方向外方へ10〜27mmの範囲内の間隔を隔てて設けられた第2の誘電体よりなる環状のフォーカスリングと、を備えたことを特徴とするプラズマ処理装置である。
これにより、処理容器内の処理空間におけるプラズマの分布状態が適正化され、プラズマ処理の面内均一性を向上させることができるのみならず、チャージアップダメージの発生を抑制して製品の歩留りも向上させることが可能となる。
【0007】
この場合、例えば請求項2に規定するように、前記フォーカスリングの厚さは0.2〜5mmの範囲内に設定されている。
また、例えば請求項3に規定するように、前記フォーカスリングは、前記載置台とは別体で形成されて前記載置台の周縁部に嵌装されている。
或いは、例えば請求項4に規定するように、前記載置台と前記フォーカスリングは、同じ誘電率の誘電体よりなり、両者は一体的に成形されている。
また、例えば請求項5に規定するように、前記第1の誘電体の誘電率は、前記第2の誘電体の誘電率よりも小さく設定されている。
また、例えば請求項6に規定するように、前記載置台には、前記被処理体の外周端を位置決めする凸状の位置決め突起部が設けられる。
或いは、例えば請求項7に規定するように、前記載置台には、前記被処理体の外周端を位置決めする位置決め段部が設けられる。
また、例えば請求項8に規定するように、前記上部電極は、前記処理容器内に所定のガスを導入するシャワーヘッド部が兼用されている。
【0008】
更に、例えば請求項9に規定するように、前記プラズマ処理は、前記被処理体の表面に薄膜を堆積させるプラズマCVD処理である。
これによれば、プラズマ処理としてプラズマCVDが行われるので、プラズマ分布状態が適正化されることにより、堆積膜の面内均一性を向上させることができるのみならず、この場合にもチャージアップダメージの発生を抑制して製品の歩留りを向上させることが可能となる。
【0009】
【発明の実施の形態】
以下に、本発明に係るプラズマ処理装置の一実施例を添付図面に基づいて詳述する。
図1は本発明に係るプラズマ処理装置を示す断面構成図、図2はフォーカスリングを示す斜視図、図3はプラズマ処理装置の部分拡大断面図である。ここではプラズマ処理装置としてプラズマCVD成膜装置を例にとって説明する。図示するように、このプラズマ処理装置としてのプラズマCVD成膜装置20は、例えばアルミニウムにより円筒体状に成形された処理容器22を有している。この処理容器22の天井部には、下面に多数のガス噴出口24を有するシャワーヘッド部26が設けられており、これにより処理ガスとして例えば成膜ガス等を処理容器22内の処理空間Sへ導入できるようになっている。尚、このシャワーヘッド部26内へ拡散板を設けるようにしてもよい。
【0010】
このシャワーヘッド部26の全体は、例えばニッケルやハステロイ(商品名)、アルミニウム、カーボン、グラファイト等の導電体により形成されており、上部電極を兼ねている。この上部電極であるシャワーヘッド部26の外周側や上方側は、例えば石英やアルミナ(Al )等よりなる絶縁体28により全体が覆われており、上記シャワーヘッド部26はこの絶縁体28を介して処理容器22側に絶縁状態で取り付け固定されている。この場合、上記シャワーヘッド部26と絶縁体28と処理容器22の各接合部間には、例えばOリング等よりなるシール部材30がそれぞれ介在されており、処理容器22内の気密性を維持するようになっている。
そして、このシャワーヘッド部26には、例えば450KHzの高周波電圧を発生する高周波電源34がマッチング回路32を介して接続されており、上記上部電極であるシャワーヘッド部26に必要に応じて高周波電圧を印加するようになっている。尚、この高周波電圧の周波数は450KHzに限定されず、他の周波数、例えば13.56MHz等を用いてもよい。
【0011】
そして、この処理容器22の側壁には、ウエハを搬出入するための搬出入口36が形成されており、これにはゲートバルブ38が設けられて開閉可能になされている。このゲートバルブ38には、図示しないロードロック室やトランスファチャンバ等が接続される。
また、この処理容器22の底部には、図示しない真空ポンプ等に接続された排気口40が設けられており、処理容器22内を必要に応じて真空引き可能としている。そして、この処理容器22内には、被処理体としての半導体ウエハWを載置するためにその底部より支柱42を介して起立された載置台44が設けられている。この載置台44は下部電極を兼ねており、この下部電極である載置台44と上記上部電極であるシャワーヘッド部26との間の処理空間Sに高周波電圧によりプラズマを立て得るようになっている。具体的には、この載置台44は、全体が第1の誘電体、例えば全体がAlN等のセラミックスよりなり、この内部に例えばモリブデン線等の抵抗体よりなる加熱ヒータ46が所定のパターン形状に配列して埋め込まれている。この加熱ヒータ46には、ヒータ電源48が配線47を介して接続されており、必要に応じて上記加熱ヒータ46に電力を供給するようになっている。更に、この載置台44の内部には、例えばモリブデン線等をメッシュ状(網状)に網み込んでなる電極本体50が面内方向に略全域に亘って埋め込まれている。そして、この電極本体50は配線52を介して接地されている。尚、この電極本体50にバイアス電圧として高周波電圧を印加するようにしてもよい。
【0012】
そして、上記載置台44には、この上下方向に貫通して複数のピン孔54が形成されており、各ピン孔54には、下端が連結リング56に共通に連結された例えば石英製の押し上げピン58が遊嵌状態で収容されている。そして、上記連結リング56は、容器底部に貫通して上下移動可能に設けた出没ロッド60の上端に連結されており、この出没ロッド60の下端はエアシリンダ62に接続されている。これにより、上記各押し上げピン58をウエハWの受け渡し時に各ピン孔54の上端から上方へ出没させるようになっている。また、上記出没ロッド60の容器底部に対する貫通部には、伸縮可能になされたベローズ64が介設されており、上記出没ロッド60が処理容器22内の気密性を維持しつつ昇降できるようになっている。
そして、下部電極であるこの載置台44の周縁部に、上記半導体ウエハWの外周端面よりその外側に所定の間隔L1(図3も参照)を離間させて本発明の特徴とするフォーカスリング66が設けられている。具体的には、このフォーカスリング66は、例えばアルミナ(Al )、窒化アルミ(AlN)或いは石英等の絶縁材料である第2の誘電体よりなり、これは好ましくはアルミナが最良である。このフォーカスリング66は、断面逆L字状になされて全体が図2にも示すように円形リング状に成形されている。そして、このフォーカスリング66は、載置台44の上面の周縁部の角部に略密接させて嵌装されている。
【0013】
ここで、載置台44の直径は、これに対向して配置される上記シャワーヘッド部26の直径と略同じに設定されており、例えば処理するウエハサイズが8インチ(20cm)の場合には、それぞれ共に260mm程度に設定されている。
ここで重要な点は、図3に示すように、上記所定の間隔L1、すなわちウエハWの外周端面70と上記フォーカスリング66の内側端面66Aとの間の距離L1を10〜27mmの範囲内、好ましくは15〜22mmの範囲内に設定している点である。このように、下部電極を形成する載置台44の周縁部に絶縁材料よりなるフォーカスリング66を嵌装させて、載置台44の上面の露出面積を適正な大きさに制限することにより、これと上方の上部電極26との間の処理空間Sに適正な分布状態のプラズマを形成することが可能となる。この場合、ウエハWが実際に載置される部分には、僅かな深さH1、例えばウエハの厚み程度、好ましくは0〜0.75mm程度の範囲内、図3では0.6mm程度だけ窪ませた載置凹部68が形成されており、ウエハWの正確な位置決めができるようになっている。
ここで各部の寸法の一例を具体的に示すと、上記フォーカスリング66の厚さL2は、0.2〜5mm程度の範囲内、好ましくは0.5〜3mm程度の範囲内、フォーカスリング66の水平部分の長さL3は、3〜20mm程度の範囲内、好ましくは長さL1の距離を保持した点から外周方向に延びてシャワーヘッド部26の端と同じ位置まで延びる。ウエハWの厚さL4は略0.75mm程度、載置台44の上面とシャワーヘッド部26の下面との間の距離L5は略14.25mm程度である。また、シャワーヘッド部26の下面とウエハ表面との間の距離L6は略13.56mm程度である。更に、シャワーヘッド部26の下面とフォーカスリング66の上面との間の距離L7は9〜14.05mm程度の範囲内、例えば12.65mm程度である。
また、シャワーヘッド部26と載置台44、ウエハ面、フォーカスリング66等との間の距離を変えてフォーカスリング66に関する上記各長さL1、L3及びL1のサイズが適正化される。
【0014】
次に、以上のように構成された本実施例の動作について説明する。
まず、処理容器22の側壁に設けたゲートバルブ38を開状態とし、図示しないロードロック室等から搬出入口36を介して未処理の半導体ウエハWをこの処理容器22内へ搬入し、これを押し上げピン58に受け渡して降下させることによって、ウエハWを下部電極である載置台44上に載置させる。
次に、処理容器22内を密閉状態とし、加熱ヒータ46への投入電力を増して予め予熱状態になされている載置台44の温度をプロセス温度まで昇温して維持する。そして、これと共に上部電極であるシャワーヘッド部26から処理ガスとして流量制御された成膜ガス等を処理容器22内へ供給すると同時に、排気口40から処理容器22内を真空引きして処理容器22内を所定のプロセス圧力に維持する。上記成膜ガスとしては、Ti金属膜、或いはTi化合物金属膜の薄膜を堆積させる場合には、例えばTiCl 、He、Ar、H 、N 、NH 等を用いる。
【0015】
そして、上記操作と同時に、上記高周波電源34を駆動することにより、上部電極であるシャワーヘッド部26と下部電極である載置台44との間に例えば450KHzの高周波電圧を印加し、これにより、処理空間Sにプラズマを立ててこの時に発生する活性種によってTiCl ガスを分解し、ウエハWの表面に薄膜を堆積させる。
このような成膜処理を行っている場合において、本実施例にあっては、載置台44の周縁部に、その寸法サイズ等が最適化された絶縁材料よりなるフォーカスリング66を設けてあるので、処理空間Sにおけるプラズマの分布を最適な状態にでき、これにより、プラズマ処理の面内均一性、すなわちここでは堆積膜の膜厚の面内均一性の向上を図ることができるのみならず、ウエハ表面上に大きな電位差が発生することも防止できるので、チャージアップダメージの発生も抑制して歩留り向上を図ることが可能となる。
【0016】
この場合、フォーカスリング66の最適なサイズは、前述したように、ウエハWの外周端面70とこのフォーカスリング66の内側端面66Aとの間の距離L1が10〜27mmの範囲内であり、このように設定することにより、プラズマの分布密度が最適化されて上記したような膜厚の面内均一性の向上及び歩留りの向上を図ることが可能となる。
ここで、フォーカスリング66の寸法サイズを種々変更して上記距離L1を変えた時の堆積膜の膜厚均一性を実際にTi金属膜を堆積して求めた。その時の評価結果について説明する。尚、ここでは載置台44としては誘電率が7〜9のAlNを用い、フォーカスリング66としては誘電率が8〜10のAl を用いた。また、加熱した状態では、更に誘電率が低下し、特にAlNの場合は半分程度まで低下し、Al はそれほど低下しない。従って、AlNとAl との間の誘電率が差が更に大きくなり、よりプラズマ密度の均一性の向上効果を高めることができる。
図4はウエハ外周端面とフォーカスリング内周端面との間の距離L1と膜厚の面内均一性との関係を示すグラフである。ここで、他の部分の寸法サイズは図1及び図3に示した場合と同一であり、ウエハサイズは8インチ(20cm)を用いた。また、膜厚の面内均一性は、これに依存するシート抵抗を計測することにより求めた。図4に示すグラフから明らかなように、距離L1を30mm(フォーカスリングを設置しない状態)から次第にフォーカスリングの上面をウエハ側に大きくして距離L1を小さくして行くと、膜厚の面内均一性も次第に小さくなって行き、距離L1が18mm程度の時に膜厚の面内均一性が最も良好な値(略5%)を示す。そして、更に距離L1を小さくして行くと、膜厚の面内均一性は今度は次第に増加に転じて行くことになる。
【0017】
従って、膜厚の面内均一性の上限値を10%とすると、距離L1の適正な範囲は、10〜27mmの範囲内であり、最適な値は15〜22.5mm程度(膜厚の面内均一性が6%以内)であることが判明した。また、距離L1を20mmに設定して製品歩留りを求めたところ、従来装置では不良率が45%程度であったが、本発明装置では不良率が0%程度になり、製品歩留りを大幅に改善できることが判明した。
ここで、上記距離L1を種々変更した時のプラズマの分布状態について模式的に説明する。図5は距離L1を種々変更した時のプラズマの分布状態とウエハ上の膜厚との関係を模式的に示す図である。図中、距離L1は10、20、25及び30mm(フォーカスリングを設置しない状態)にそれぞれ設定しており、図5(A)は距離L1が25及び30mm、図5(B)は距離L1が20mm、図5(C)は距離L1が10mmである。また、図中、Pはプラズマの分布状態を示し、80は堆積膜を示し、Tは膜厚の最大値と最小値の差を示している。
【0018】
図5(A)及び図5(C)に示すように距離L1が25mm及び30mmのように大き過ぎても、或いは10mmのように小さ過ぎても膜厚差Tは共に大きくなって膜厚の面内均一性からは好ましくない。これに対して、図5(B)に示すように距離L1が20mmのように最適な場合には、膜厚差Tは非常に小さくなって膜厚の面内均一性が大幅に向上している。これは、プラズマPの分布領域が大き過ぎるのでもなく、また、小さ過ぎるのでもなく、適正な分布領域になっているからであると考えられる。
【0019】
また、上記距離L1を種々変更してこの近傍と上部電極26との間に形成される静電容量を変えた時の膜厚の面内均一性に対するシミュレーションを行ったので、その評価結果についても説明する。
ここで、上記シミュレーションを行った理由は、以下の通りである。
まず、上記のプラズマPの分布に影響を与える要素として、載置台44の距離L1の露出部と距離L3に対応するフォーカスリング66の部材の誘電率が関係していると考えられる。ここで、例えば載置台44の材料をAlNとすると、露出部であるAlNの誘電率は7〜9、距離L3のフォーカスリング66の材料をAl と仮定すると、この誘電率は8〜10である。
【0020】
一般的に、誘電率が高い部材上でのプラズマ状態は、キャパシタンスが小さくなるので、電圧が高くなり、電荷が多く生成されてプラズマが立ち易くなる。これに対して、誘電率が低い部材上でのプラズマ状態は、キャパシタンスが高くなるので、電圧が低くなり、電荷が少なく生成されてプラズマが立ち難くなる。
そして、このプラズマ状態は、単に部材の誘電率の高低で定まるものではなく、更に誘電体の表面積、対向電極、処理室の形状等が複雑に関係してくる。
そこで、ここでは誘電体の誘電率と、この誘電体の表面積と対向電極との間に形成される静電容量(キャパシタンス)に着目し、この静電容量をシミュレーションによるモデルで概略計算して、プラズマPの分布領域の均一性(膜厚の面内均一性)と距離L1、L3のサイズの最適化を行った。
【0021】
ここで、シミュレーションを行った時のモデルについて図6(A)、(B)に示す。各部材の寸法は、図3において説明した各寸法と同じである。尚、載置台44の部材としてはAlN(誘電率:ε=8)を用い、フォーカスリング66の材料としてはAl (誘電率:ε=9)を用いている。
図6において、載置台44の露出部(距離L1の部分)の面積S1と上部電極26との間で形成される静電容量をC1とし、フォーカスリング66の上面と上部電極26との間で形成される静電容量をC2とする。
ここで、一般的に静電容量Cは、以下の式で与えられる。
C=ε・S/d
ここでεは誘電体の誘電率、Sは誘電体の平面積(S1、S2)、dはシャワーヘッドと誘電体との間の距離(L5、L7)である。
【0022】
このシミュレーションによる計算モデルの結果を図7に示す。そして、両静電容量の比C1/C2と膜厚の面内均一性との関係を図8に示し、距離L1と両静電容量の比C1/C2との関係を図9に示す。図8より、膜厚の面内均一性を10%以内とするには、両静電容量の比を10以内に設定するのがよく、そのためには、図9より、両静電容量の比を10以内にするためには、距離L1を27mm以内に設定するのが最良であることが判明する。この点は、先に図4を参照して説明した場合と同じ結果である。尚、ここで距離L1を10mmよりも小さく設定すると、図8から予測されるように膜厚の面内均一性が急激に上昇してしまうので好ましくない。
上記実施例では、第1の誘電体よりなる載置台44と第2の誘電体よりなるフォーカスリング66をそれぞれ別体で形成して、このフォーカスリング66を載置台44の周縁部に嵌合させた場合を例にとって説明したが、これに限定されず、両部材を同一の誘電体で一体的に成形するようにしてもよい。
【0023】
図10は本発明の第1の変形例の部分拡大図を示しており、ここでは、円筒ブロック状の誘電体の上面の内側を2段階に段部をつけて凹部状に座ぐることによって、図2に示したと同様な上面形状となるように、載置台44、フォーカスリング66及び載置凹部68を形成している。ここで、載置凹部68の外周側は一段高くなされて位置決め段部82となっている。この場合、位置決め段部82の座ぐり分がフォーカスリング66の厚さL2となる。
【0024】
図11は本発明の第2の変形例の部分拡大図を示しており、ここでは図10の場合と同様に載置台44とフォーカスリング66とを同一の誘電体で一体的に形成しており、この場合には位置決め段部82に代えて、凸状の位置決め突起部84を形成してウエハの位置決めを行っている。この位置決め突起84は、載置台44の周方向に沿ってリング状に形成してもよいし、或いは例えば等間隔で離散させて複数個設けるようにしてもよい。尚、この位置決め突起84を、図2に示す装置例において採用するようにしてもよい。
図12は本発明の第3の変形例の部分拡大図を示しており、ここでは図10の場合と同様に載置台44とフォーカスリング66とを同一の誘電体で一体的に形成している。この場合は、図10に示す位置決め段部82を設けておらず、載置台44の内側上面を完全な同一レベルの平面としている。この場合は、座ぐり量がフォーカスリング66の厚さL2となる。
【0025】
尚、上記実施例では、上部電極と下部電極とを設けた、いわゆる平行平板型のプラズマ処理装置を例にとって説明したが、これに限定されず、螺旋状のコイルを用いたICP(Inductively Coupled Plasma)型のプラズマ処理装置、RIE(Reactive Ion Etching)型のプラズマ処理装置、ECR(Electoron Cyclotron Resonance)型のプラズマ処理装置等にも本発明を適用できるのは勿論である。
【0026】
また、プラズマ処理としては、ここではプラズマCVD処理を例にとって説明したが、これに限定されず、プラズマエッチング処理、プラズマアッシング処理等の他のプラズマ処理にも本発明を適用することができる。
また、本実施例では、被処理体として半導体ウエハを例にとって説明したが、これに限定されず、LCD基板、ガラス基板等を処理する場合にも本発明を適用できるのは勿論である。
【0027】
【発明の効果】
以上説明したように、本発明のプラズマ処理装置によれば、次のように優れた作用効果を発揮することができる。
本発明によれば、処理容器内の処理空間におけるプラズマの分布状態が適正化され、プラズマ処理の面内均一性を向上させることができるのみならず、チャージアップダメージの発生を抑制して製品の歩留りも向上させることができる。
特に請求項9に係る発明によれば、プラズマ処理としてプラズマCVDが行われるので、プラズマ分布状態が適正化されることにより、堆積膜の面内均一性を向上させることができるのみならず、この場合にもチャージアップダメージの発生を抑制して製品の歩留りを向上させることができる。
【図面の簡単な説明】
【図1】本発明に係るプラズマ処理装置を示す断面構成図である。
【図2】フォーカスリングを示す斜視図である。
【図3】プラズマ処理装置の部分拡大断面図である。
【図4】ウエハ外周端面とフォーカスリング内周端面との間の距離L1と膜厚の面内均一性との関係を示すグラフである。
【図5】距離L1を種々変更した時のプラズマの分布状態とウエハ上の膜厚との関係を模式的に示す図である。
【図6】ミュレーションを行った時のモデルを示す図である。
【図7】シミュレーションによる計算モデルの結果を示す図である。
【図8】静電容量の比C1/C2と膜厚の面内均一性との関係を示すグラフである。
【図9】距離L1と静電容量の比C1/C2との関係を示すグラフである。
【図10】本発明の第1の変形例の部分拡大図を示す図である。
【図11】本発明の第2の変形例の部分拡大図を示す図である。
【図12】本発明の第3の変形例の部分拡大図を示す図である。
【図13】従来の一般的なプラズマ処理装置を示す概略構成図である。
【符号の説明】
20 プラズマCVD成膜装置(プラズマ処理装置)
22 処理容器
26 シャワーヘッド部(上部電極)
28 絶縁体
34 高周波電源
44 載置台(下部電極)
46 加熱ヒータ
50 電極本体
66 フォーカスリング
66A 内周端面
68 載置凹部
70 外周端面
W 半導体ウエハ(被処理体)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma processing apparatus that performs plasma processing on, for example, a semiconductor wafer.
[0002]
[Prior art]
In general, in order to manufacture a semiconductor integrated circuit, various heat treatments such as film formation, etching, oxidative diffusion, and annealing are repeatedly performed on a semiconductor wafer. It is disclosed in Japanese Laid-Open Patent Application No. 8-339895 and Japanese Laid-Open Patent Application No. 8-181107. For example, in a CVD (Chemical Vapor Deposition) apparatus that deposits a film on each wafer using plasma, a semiconductor wafer is mounted on a mounting table such as a susceptor with a built-in heater. A process gas for film formation is supplied while heating to a temperature, and a high-frequency voltage is applied between the upper electrode and the lower electrode that also serves as a mounting table to generate plasma and deposit a film on the wafer surface. It has become. This will be described with reference to FIG.
[0003]
FIG. 13 is a schematic configuration diagram showing a conventional general plasma processing apparatus, and this plasma processing apparatus has a substantially cylindrical processing container 2 which can be evacuated. A lower electrode 4 that also serves as a mounting table for mounting the semiconductor wafer W on the upper surface is installed in the processing container 2, and a film forming gas or the like is formed in the processing container 2 on a ceiling portion facing the lower electrode 4. An upper electrode 6 also serving as a shower head for supplying the processing gas is provided via an insulating material 8. The upper electrode 6 is connected to a high frequency power source 12 of 450 kHz, for example, via a matching circuit 10.
[0004]
The entirety of the lower electrode 4 is made of ceramics such as AlN (aluminum nitride), for example, and a heater 14 made of a resistor such as molybdenum wire is embedded and arranged in a predetermined pattern shape therein. For example, an electrode body 16 in which molybdenum wires are arranged in a mesh shape is embedded.
Then, a vacuum is pulled to a predetermined pressure while supplying a processing gas into the processing container 2, the wafer W is directly placed on the lower electrode 4 formed as described above, and the wafer W is heated by the heat from the heater 14. While heating, a high frequency voltage is applied between the upper electrode 6 and the lower electrode 4 to form a plasma to perform a film forming process.
[0005]
[Problems to be solved by the invention]
By the way, when performing the film-forming process by plasma CVD with respect to the wafer W, it is necessary to ensure the in-plane uniformity of a film thickness. In particular, recently, there has been a demand for further miniaturization of the line width and thinning of the film thickness, and therefore further improvement in the in-plane uniformity of the film thickness is desired.
However, in the conventional apparatus as described above, the in-plane uniformity of the film thickness cannot be sufficiently improved due to the non-uniformity of the distribution of the plasma formed in the processing container 2, etc. There was a problem.
In addition, due to the non-uniform distribution of plasma in the processing chamber 2 and the non-uniform distribution of the deposited film thickness, an excessive potential difference may occur in the wafer surface, which is already formed on the wafer surface. There is also a problem that a so-called charge-up damage occurs, that is, electrical breakdown occurs in the insulating film or the like, which lowers the product yield.
The present invention has been devised to pay attention to the above problems and to effectively solve them. An object of the present invention is to provide a plasma processing apparatus capable of improving in-plane uniformity of the film thickness of plasma processing, for example, plasma CVD processing, and improving product yield.
[0006]
[Means for Solving the Problems]
  The inventors of the present invention have determined that the plasma state of the processing space is such that the electrostatic capacity between the upper surface of the focus ring and the upper electrode and the static electricity between the exposed portion of the surface of the mounting table inside the focus ring and the upper electrode. The present invention has been achieved by obtaining the knowledge that it is greatly influenced by the ratio with the electric capacity.
  The invention defined in claim 1 is the inside of a processing vessel that can be evacuated.In the object to be processedIn a plasma processing apparatus for performing plasma processing onAn upper electrode, a mounting table also serving as a lower electrode made of a first dielectric for mounting the object to be processed, and an outer peripheral side of the mounting object on the outer peripheral side of the processing object in the radial direction outward A plasma processing apparatus comprising: an annular focus ring made of a second dielectric provided at an interval within a range of 10 to 27 mm.
  As a result, the plasma distribution in the processing space inside the processing vessel is optimized and not only the in-plane uniformity of the plasma processing can be improved, but also the yield of products can be improved by suppressing the occurrence of charge-up damage. It becomes possible to make it.
[0007]
  In this case, for example, as defined in claim 2, the focus reset is performed.ThicknessIs set in a range of 0.2 to 5 mm.
  Further, for example, as defined in claim 3, the focus ring is formed separately from the mounting table and is fitted to a peripheral portion of the mounting table.
  Alternatively, for example, as defined in claim 4, the mounting table and the focus ring are made of a dielectric having the same dielectric constant, and both are integrally formed.
  For example, as defined in claim 5, the dielectric constant of the first dielectric is set smaller than the dielectric constant of the second dielectric.
  For example, as defined in claim 6, the mounting table is provided with a convex positioning projection for positioning the outer peripheral end of the object to be processed.
  Alternatively, for example, as defined in claim 7, the mounting table is provided with a positioning step portion for positioning the outer peripheral end of the object to be processed.
  For example, as defined in claim 8, the upper electrode also serves as a shower head for introducing a predetermined gas into the processing vessel.
[0008]
  Further, for example, as defined in claim 9, the plasma treatment is a plasma CVD treatment in which a thin film is deposited on the surface of the object to be treated.
  According to this, since the plasma CVD is performed as the plasma processing, the plasma distribution state is optimized, so that not only the in-plane uniformity of the deposited film can be improved, but also in this case, the charge-up damage To improve the product yield by suppressing the occurrence ofIt becomes possible.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a plasma processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a sectional view showing a plasma processing apparatus according to the present invention, FIG. 2 is a perspective view showing a focus ring, and FIG. 3 is a partially enlarged sectional view of the plasma processing apparatus. Here, a plasma CVD film forming apparatus will be described as an example of the plasma processing apparatus. As shown in the figure, a plasma CVD film forming apparatus 20 as this plasma processing apparatus has a processing container 22 formed into a cylindrical shape with, for example, aluminum. A shower head portion 26 having a large number of gas ejection ports 24 on the lower surface is provided on the ceiling portion of the processing vessel 22, whereby, for example, a film forming gas or the like is supplied as a processing gas to the processing space S in the processing vessel 22. It can be introduced. A diffusion plate may be provided in the shower head portion 26.
[0010]
The entire shower head portion 26 is formed of a conductor such as nickel, hastelloy (trade name), aluminum, carbon, or graphite, and also serves as an upper electrode. For example, quartz or alumina (Al2 O3 The shower head portion 26 is attached and fixed to the processing vessel 22 side in an insulated state via the insulator 28. In this case, seal members 30 made of, for example, O-rings are interposed between the joints of the shower head portion 26, the insulator 28, and the processing vessel 22 to maintain the airtightness in the processing vessel 22. It is like that.
The shower head unit 26 is connected to a high-frequency power source 34 that generates a high-frequency voltage of, for example, 450 KHz via a matching circuit 32. A high-frequency voltage is applied to the shower head unit 26, which is the upper electrode, as necessary. It is designed to be applied. The frequency of the high-frequency voltage is not limited to 450 KHz, and other frequencies such as 13.56 MHz may be used.
[0011]
A loading / unloading port 36 for loading / unloading a wafer is formed on the side wall of the processing container 22, and a gate valve 38 is provided on the loading / unloading port 36 so as to be opened and closed. The gate valve 38 is connected to a load lock chamber, a transfer chamber, etc. (not shown).
Further, an exhaust port 40 connected to a vacuum pump or the like (not shown) is provided at the bottom of the processing container 22 so that the processing container 22 can be evacuated as necessary. And in this processing container 22, in order to mount the semiconductor wafer W as a to-be-processed object, the mounting base 44 raised from the bottom part via the support | pillar 42 is provided. The mounting table 44 also serves as a lower electrode. Plasma can be generated by a high-frequency voltage in the processing space S between the mounting table 44 serving as the lower electrode and the shower head unit 26 serving as the upper electrode. . Specifically, the mounting table 44 is entirely made of a first dielectric, for example, ceramics such as AlN, and a heater 46 made of a resistor such as molybdenum wire is formed in a predetermined pattern. Embedded in an array. A heater power supply 48 is connected to the heater 46 via a wiring 47, and power is supplied to the heater 46 as necessary. Furthermore, an electrode main body 50 made by meshing, for example, a molybdenum wire or the like in a mesh shape (net shape) is embedded in the mounting table 44 over substantially the entire region. The electrode body 50 is grounded via the wiring 52. A high frequency voltage may be applied to the electrode body 50 as a bias voltage.
[0012]
The mounting table 44 is formed with a plurality of pin holes 54 penetrating in the vertical direction, and each pin hole 54 has a lower end commonly connected to a connection ring 56, for example, made of quartz. The pin 58 is accommodated in a loosely fitted state. The connecting ring 56 is connected to the upper end of a retracting rod 60 that is provided so as to be vertically movable through the bottom of the container. The lower end of the retracting rod 60 is connected to an air cylinder 62. As a result, the push-up pins 58 are projected and retracted upward from the upper ends of the pin holes 54 when the wafer W is transferred. In addition, a bellows 64 that can be expanded and contracted is interposed in a through-hole portion of the retractable rod 60 with respect to the bottom of the container, and the retractable rod 60 can be moved up and down while maintaining the airtightness in the processing container 22. ing.
A focus ring 66, which is a feature of the present invention, is provided at a peripheral portion of the mounting table 44, which is a lower electrode, with a predetermined distance L1 (see also FIG. 3) outside the outer peripheral end surface of the semiconductor wafer W. Is provided. Specifically, the focus ring 66 is made of, for example, alumina (Al2 O3 ), A second dielectric which is an insulating material such as aluminum nitride (AlN) or quartz, preferably alumina. The focus ring 66 has an inverted L-shaped cross section and is formed into a circular ring shape as shown in FIG. The focus ring 66 is fitted in close contact with the corner of the peripheral edge of the upper surface of the mounting table 44.
[0013]
Here, the diameter of the mounting table 44 is set to be substantially the same as the diameter of the shower head unit 26 disposed to face the mounting table 44. For example, when the wafer size to be processed is 8 inches (20 cm), Both are set to about 260 mm.
The important point here is that the predetermined distance L1, that is, the distance L1 between the outer peripheral end surface 70 of the wafer W and the inner end surface 66A of the focus ring 66 is within a range of 10 to 27 mm, as shown in FIG. Preferably, it is set within a range of 15 to 22 mm. In this way, the focus ring 66 made of an insulating material is fitted to the peripheral portion of the mounting table 44 that forms the lower electrode, thereby limiting the exposed area of the upper surface of the mounting table 44 to an appropriate size. It is possible to form plasma having an appropriate distribution state in the processing space S between the upper electrode 26 and the upper electrode 26. In this case, the portion where the wafer W is actually placed is recessed by a slight depth H1, for example, about the thickness of the wafer, preferably in the range of about 0 to 0.75 mm, and about 0.6 mm in FIG. The mounting recess 68 is formed so that the wafer W can be accurately positioned.
Here, an example of the dimensions of each part is specifically shown. The thickness L2 of the focus ring 66 is in the range of about 0.2 to 5 mm, preferably in the range of about 0.5 to 3 mm. The length L3 of the horizontal portion extends within the range of about 3 to 20 mm, preferably from the point where the distance of the length L1 is maintained, and extends to the same position as the end of the shower head portion 26. The thickness L4 of the wafer W is about 0.75 mm, and the distance L5 between the upper surface of the mounting table 44 and the lower surface of the shower head unit 26 is about 14.25 mm. The distance L6 between the lower surface of the shower head portion 26 and the wafer surface is about 13.56 mm. Furthermore, the distance L7 between the lower surface of the shower head portion 26 and the upper surface of the focus ring 66 is in the range of about 9 to 14.05 mm, for example, about 12.65 mm.
Further, the lengths of the lengths L1, L3, and L1 related to the focus ring 66 are optimized by changing the distances between the shower head unit 26 and the mounting table 44, the wafer surface, the focus ring 66, and the like.
[0014]
Next, the operation of the present embodiment configured as described above will be described.
First, the gate valve 38 provided on the side wall of the processing container 22 is opened, and an unprocessed semiconductor wafer W is loaded into the processing container 22 through a loading / unloading port 36 from a load lock chamber or the like (not shown) and pushed up. The wafer W is transferred to the pins 58 and lowered to place the wafer W on the mounting table 44 as the lower electrode.
Next, the inside of the processing vessel 22 is hermetically sealed, the electric power supplied to the heater 46 is increased, and the temperature of the mounting table 44 that has been preheated in advance is raised to the process temperature and maintained. At the same time, a film forming gas whose flow rate is controlled as a processing gas is supplied into the processing container 22 from the shower head unit 26 which is an upper electrode, and at the same time, the processing container 22 is evacuated from the exhaust port 40 to vacuum the processing container 22. The inside is maintained at a predetermined process pressure. As the film forming gas, when depositing a Ti metal film or a thin film of a Ti compound metal film, for example, TiCl4 , He, Ar, H2 , N2 , NH3 Etc. are used.
[0015]
Simultaneously with the above operation, by driving the high-frequency power source 34, a high-frequency voltage of, for example, 450 KHz is applied between the shower head portion 26 that is the upper electrode and the mounting table 44 that is the lower electrode. TiCl is generated by the active species generated at this time by generating plasma in the space S.4 The gas is decomposed and a thin film is deposited on the surface of the wafer W.
In the case where such a film forming process is performed, in this embodiment, the focus ring 66 made of an insulating material whose dimension size and the like are optimized is provided on the peripheral portion of the mounting table 44. In addition, the distribution of plasma in the processing space S can be optimized, thereby not only improving the in-plane uniformity of the plasma processing, that is, the in-plane uniformity of the film thickness of the deposited film here, Since a large potential difference can be prevented from occurring on the wafer surface, it is possible to suppress the occurrence of charge-up damage and improve the yield.
[0016]
In this case, as described above, the optimum size of the focus ring 66 is such that the distance L1 between the outer peripheral end surface 70 of the wafer W and the inner end surface 66A of the focus ring 66 is within a range of 10 to 27 mm. By setting to, it is possible to optimize the plasma distribution density and improve the in-plane uniformity of film thickness and the yield as described above.
Here, the thickness uniformity of the deposited film when the dimension L of the focus ring 66 was changed and the distance L1 was changed was obtained by actually depositing a Ti metal film. The evaluation result at that time will be described. Here, the mounting table 44 is made of AlN having a dielectric constant of 7 to 9, and the focus ring 66 is made of AlN having a dielectric constant of 8 to 10.2 O3 Was used. Further, in the heated state, the dielectric constant further decreases, especially in the case of AlN, it decreases to about half.2 O3 Does not drop that much. Therefore, AlN and Al2O3 The difference between the dielectric constants of the first and second layers is further increased, and the effect of improving the uniformity of the plasma density can be further enhanced.
FIG. 4 is a graph showing the relationship between the distance L1 between the wafer outer peripheral end surface and the focus ring inner peripheral end surface and the in-plane uniformity of the film thickness. Here, the dimensions of the other portions are the same as those shown in FIGS. 1 and 3, and the wafer size is 8 inches (20 cm). The in-plane uniformity of the film thickness was obtained by measuring the sheet resistance depending on this. As apparent from the graph shown in FIG. 4, when the distance L1 is gradually increased from 30 mm (in a state where the focus ring is not installed) and the distance L1 is decreased by gradually increasing the upper surface of the focus ring toward the wafer, The uniformity gradually decreases, and when the distance L1 is about 18 mm, the in-plane uniformity of the film thickness shows the best value (approximately 5%). As the distance L1 is further decreased, the in-plane uniformity of the film thickness gradually starts to increase.
[0017]
Accordingly, if the upper limit of the in-plane uniformity of the film thickness is 10%, the appropriate range of the distance L1 is within the range of 10 to 27 mm, and the optimum value is about 15 to 22.5 mm (the surface of the film thickness). It was found that the internal uniformity was within 6%). Further, when the product yield was obtained by setting the distance L1 to 20 mm, the defect rate was about 45% in the conventional device, but the defect rate was about 0% in the device of the present invention, and the product yield was greatly improved. It turns out that you can.
Here, a plasma distribution state when the distance L1 is variously changed will be schematically described. FIG. 5 is a diagram schematically showing the relationship between the plasma distribution state and the film thickness on the wafer when the distance L1 is variously changed. In the drawing, the distance L1 is set to 10, 20, 25, and 30 mm (in a state where the focus ring is not installed), respectively, FIG. 5A shows the distance L1 of 25 and 30 mm, and FIG. 5B shows the distance L1. In FIG. 5C, the distance L1 is 10 mm. In the figure, P represents the plasma distribution state, 80 represents the deposited film, and T represents the difference between the maximum value and the minimum value of the film thickness.
[0018]
As shown in FIGS. 5A and 5C, even if the distance L1 is too large, such as 25 mm and 30 mm, or too small, such as 10 mm, the film thickness difference T increases and the film thickness increases. It is not preferable from the in-plane uniformity. On the other hand, as shown in FIG. 5B, when the distance L1 is optimal such as 20 mm, the film thickness difference T becomes very small and the in-plane uniformity of the film thickness is greatly improved. Yes. This is presumably because the distribution region of the plasma P is not too large and not too small, and is an appropriate distribution region.
[0019]
In addition, since the simulation was performed on the in-plane uniformity of the film thickness when the distance L1 was changed variously and the capacitance formed between the vicinity and the upper electrode 26 was changed, explain.
Here, the reason for performing the simulation is as follows.
First, it is considered that the dielectric constant of the member of the focus ring 66 corresponding to the distance L3 and the exposed portion of the mounting table 44 at the distance L1 are considered as factors affecting the plasma P distribution. Here, for example, when the material of the mounting table 44 is AlN, the dielectric constant of AlN as an exposed portion is 7 to 9, and the material of the focus ring 66 at the distance L3 is Al.2 O3 Assuming that, this dielectric constant is 8-10.
[0020]
In general, in a plasma state on a member having a high dielectric constant, since the capacitance is small, the voltage is high, and a large amount of electric charge is generated, so that plasma is easily generated. On the other hand, in the plasma state on a member having a low dielectric constant, the capacitance becomes high, so that the voltage becomes low and the charge is generated so that the plasma is difficult to stand up.
This plasma state is not simply determined by the level of the dielectric constant of the member, and the surface area of the dielectric, the counter electrode, the shape of the processing chamber, and the like are complicatedly related.
Therefore, here, paying attention to the dielectric constant of the dielectric and the capacitance formed between the surface area of the dielectric and the counter electrode (capacitance), this capacitance is roughly calculated by a simulation model, The uniformity of the distribution region of the plasma P (in-plane uniformity of film thickness) and the sizes of the distances L1 and L3 were optimized.
[0021]
Here, FIGS. 6A and 6B show a model when the simulation is performed. The dimension of each member is the same as each dimension described in FIG. Note that AlN (dielectric constant: ε = 8) is used as the member of the mounting table 44, and Al is used as the material of the focus ring 66.2 O3 (Dielectric constant: ε = 9) is used.
In FIG. 6, the capacitance formed between the area S1 of the exposed portion (the portion of the distance L1) of the mounting table 44 and the upper electrode 26 is C1, and between the upper surface of the focus ring 66 and the upper electrode 26. The capacitance formed is C2.
Here, the capacitance C is generally given by the following equation.
C = ε · S / d
Here, ε is a dielectric constant of the dielectric, S is a plane area (S1, S2) of the dielectric, and d is a distance (L5, L7) between the shower head and the dielectric.
[0022]
The result of the calculation model by this simulation is shown in FIG. FIG. 8 shows the relationship between the capacitance ratio C1 / C2 and the in-plane uniformity of the film thickness, and FIG. 9 shows the relationship between the distance L1 and the capacitance ratio C1 / C2. From FIG. 8, in order to make the in-plane uniformity of the film thickness within 10%, it is preferable to set the ratio of both capacitances within 10. For this purpose, from FIG. It is found that it is best to set the distance L1 to 27 mm or less in order to make the value 10 or less. This is the same result as described above with reference to FIG. Here, if the distance L1 is set to be smaller than 10 mm, the in-plane uniformity of the film thickness rapidly increases as predicted from FIG. 8, which is not preferable.
In the above embodiment, the mounting table 44 made of the first dielectric and the focus ring 66 made of the second dielectric are formed separately, and the focus ring 66 is fitted to the peripheral portion of the mounting table 44. However, the present invention is not limited to this, and both members may be integrally formed with the same dielectric.
[0023]
FIG. 10 shows a partially enlarged view of the first modified example of the present invention, in which the inner side of the upper surface of the cylindrical block-shaped dielectric is stepped in two steps to sit in a concave shape, The mounting table 44, the focus ring 66, and the mounting recess 68 are formed so as to have the same top surface shape as shown in FIG. Here, the outer peripheral side of the mounting recess 68 is raised one step to form a positioning step portion 82. In this case, the counterbore portion of the positioning step portion 82 becomes the thickness L2 of the focus ring 66.
[0024]
FIG. 11 shows a partially enlarged view of the second modified example of the present invention. Here, as in the case of FIG. 10, the mounting table 44 and the focus ring 66 are integrally formed of the same dielectric. In this case, instead of the positioning step portion 82, a convex positioning projection 84 is formed to position the wafer. The positioning protrusions 84 may be formed in a ring shape along the circumferential direction of the mounting table 44, or may be provided, for example, by being dispersed at equal intervals. The positioning protrusion 84 may be employed in the apparatus example shown in FIG.
FIG. 12 shows a partially enlarged view of a third modification of the present invention. Here, as in the case of FIG. 10, the mounting table 44 and the focus ring 66 are integrally formed of the same dielectric. . In this case, the positioning step portion 82 shown in FIG. 10 is not provided, and the inner upper surface of the mounting table 44 is a completely flat surface of the same level. In this case, the counterbore amount is the thickness L2 of the focus ring 66.
[0025]
In the above-described embodiment, a so-called parallel plate type plasma processing apparatus provided with an upper electrode and a lower electrode has been described as an example. However, the present invention is not limited to this, and ICP (Inductively Coupled Plasma) using a spiral coil is described. ) Type plasma processing apparatus, RIE (Reactive Ion Etching) type plasma processing apparatus, ECR (Electron Cyclotron Resonance) type plasma processing apparatus and the like are of course applicable.
[0026]
Although the plasma CVD process has been described as an example of the plasma process here, the present invention is not limited to this, and the present invention can also be applied to other plasma processes such as a plasma etching process and a plasma ashing process.
In this embodiment, the semiconductor wafer is described as an example of the object to be processed. However, the present invention is not limited to this, and the present invention can be applied to the case of processing an LCD substrate, a glass substrate, or the like.
[0027]
【The invention's effect】
  As described above, according to the plasma processing apparatus of the present invention, the following excellent operational effects can be exhibited.
  According to the present inventionIn this case, the distribution state of plasma in the processing space in the processing container is optimized, and not only the in-plane uniformity of the plasma processing can be improved, but also the yield of products can be improved by suppressing the occurrence of charge-up damage. Can be made.
  In particular, claim 9According to the present invention, since plasma CVD is performed as the plasma processing, it is possible not only to improve the in-plane uniformity of the deposited film by optimizing the plasma distribution state, but also in this case. The occurrence of up-damage can be suppressed and the product yield can be improved.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a plasma processing apparatus according to the present invention.
FIG. 2 is a perspective view showing a focus ring.
FIG. 3 is a partial enlarged cross-sectional view of the plasma processing apparatus.
FIG. 4 is a graph showing a relationship between a distance L1 between a wafer outer peripheral end surface and a focus ring inner peripheral end surface and in-plane uniformity of film thickness.
FIG. 5 is a diagram schematically showing the relationship between the plasma distribution state and the film thickness on the wafer when the distance L1 is variously changed.
FIG. 6 is a diagram showing a model when a simulation is performed.
FIG. 7 is a diagram illustrating a result of a calculation model by simulation.
FIG. 8 is a graph showing the relationship between the capacitance ratio C1 / C2 and the in-plane uniformity of film thickness.
FIG. 9 is a graph showing the relationship between the distance L1 and the capacitance ratio C1 / C2.
FIG. 10 is a partial enlarged view of a first modification of the present invention.
FIG. 11 is a partial enlarged view of a second modification of the present invention.
FIG. 12 is a partial enlarged view of a third modification of the present invention.
FIG. 13 is a schematic configuration diagram showing a conventional general plasma processing apparatus.
[Explanation of symbols]
20 Plasma CVD film forming equipment (plasma processing equipment)
22 Processing container
26 Shower head (upper electrode)
28 Insulator
34 High frequency power supply
44 Mounting table (lower electrode)
46 Heater
50 electrode body
66 Focus ring
66A Inner peripheral end face
68 Mounting recess
70 Outer end face
W Semiconductor wafer (object to be processed)

Claims (9)

真空引き可能になされた処理容器内にて被処理体に対してプラズマ処理を行うプラズマ処理装置において、
上部電極と、
前記被処理体を載置するために第1の誘電体よりなる下部電極兼用の載置台と、
前記載置台の外周側に、前記被処理体の外周端よりも半径方向外方へ10〜27mmの範囲内の間隔を隔てて設けられた第2の誘電体よりなる環状のフォーカスリングと、
を備えたことを特徴とするプラズマ処理装置。
In a plasma processing apparatus that performs plasma processing on an object to be processed in a processing container that is evacuated,
An upper electrode;
A mounting table also serving as a lower electrode made of a first dielectric for mounting the object to be processed;
An annular focus ring made of a second dielectric provided on the outer peripheral side of the mounting table at a distance in the range of 10 to 27 mm radially outward from the outer peripheral end of the object to be processed;
A plasma processing apparatus comprising:
前記フォーカスリングの厚さは0.2〜5mmの範囲内に設定されていることを特徴とする請求項1記載のプラズマ処理装置。The plasma processing apparatus according to claim 1, wherein the thickness of the focus-ring is in the range of 0.2 to 5 mm. 前記フォーカスリングは、前記載置台とは別体で形成されて前記載置台の周縁部に嵌装されていることを特徴とする請求項1又は2記載のプラズマ処理装置。  The plasma processing apparatus according to claim 1, wherein the focus ring is formed separately from the mounting table and is fitted to a peripheral edge of the mounting table. 前記載置台と前記フォーカスリングは、同じ誘電率の誘電体よりなり、両者は一体的に成形されていることを特徴とする請求項1又は2記載のプラズマ処理装置。The focus ring and the mounting table is the same dielectric constant made of dielectric, both claim 1 or 2 Symbol placement of the plasma processing apparatus characterized in that it is integrally formed. 前記第1の誘電体の誘電率は、前記第2の誘電体の誘電率よりも小さく設定されていることを特徴とする請求項1乃至3のいずれか一項に記載のプラズマ処理装置。  4. The plasma processing apparatus according to claim 1, wherein a dielectric constant of the first dielectric is set to be smaller than a dielectric constant of the second dielectric. 5. 前記載置台には、前記被処理体の外周端を位置決めする凸状の位置決め突起部が設けられることを特徴とする請求項1乃至5のいずれか一項に記載のプラズマ処理装置。  The plasma processing apparatus according to claim 1, wherein the mounting table is provided with a convex positioning protrusion that positions an outer peripheral end of the object to be processed. 前記載置台には、前記被処理体の外周端を位置決めする位置決め段部が設けられることを特徴とする請求項1乃至5のいずれか一項に記載のプラズマ処理装置。  The plasma processing apparatus according to claim 1, wherein the mounting table is provided with a positioning step portion for positioning an outer peripheral end of the object to be processed. 前記上部電極は、前記処理容器内に所定のガスを導入するシャワーヘッド部が兼用されていることを特徴とする請求項1乃至7のいずれか一項に記載のプラズマ処理装置。  The plasma processing apparatus according to claim 1, wherein the upper electrode also serves as a shower head unit that introduces a predetermined gas into the processing container. 前記プラズマ処理は、前記被処理体の表面に薄膜を堆積させるプラズマCVD処理であることを特徴とする請求項1乃至8のいずれか一項に記載のプラズマ処理装置。  The plasma processing apparatus according to claim 1, wherein the plasma processing is a plasma CVD processing for depositing a thin film on a surface of the object to be processed.
JP2001044255A 2001-02-20 2001-02-20 Plasma processing equipment Expired - Fee Related JP4686867B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001044255A JP4686867B2 (en) 2001-02-20 2001-02-20 Plasma processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001044255A JP4686867B2 (en) 2001-02-20 2001-02-20 Plasma processing equipment

Publications (2)

Publication Number Publication Date
JP2002241946A JP2002241946A (en) 2002-08-28
JP4686867B2 true JP4686867B2 (en) 2011-05-25

Family

ID=18906276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001044255A Expired - Fee Related JP4686867B2 (en) 2001-02-20 2001-02-20 Plasma processing equipment

Country Status (1)

Country Link
JP (1) JP4686867B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996843B (en) 2003-01-07 2013-05-01 东京毅力科创株式会社 Plasma processing device and focusing ring
JP4330949B2 (en) * 2003-07-01 2009-09-16 東京エレクトロン株式会社 Plasma CVD film forming method
KR100749375B1 (en) * 2003-07-01 2007-08-14 동경 엘렉트론 주식회사 Device for plasma chemical vapor deposition
JP3981091B2 (en) 2004-03-01 2007-09-26 株式会社東芝 Film-forming ring and semiconductor device manufacturing equipment
JP4628696B2 (en) * 2004-06-03 2011-02-09 東京エレクトロン株式会社 Plasma CVD equipment
JP2006128529A (en) * 2004-11-01 2006-05-18 Tokyo Electron Ltd Depositing equipment, depositing method, and storage medium
CN1909760B (en) * 2005-08-05 2010-07-21 中微半导体设备(上海)有限公司 Vacuum reaction chamber and processing method
KR101171422B1 (en) * 2008-06-19 2012-08-06 도쿄엘렉트론가부시키가이샤 Focus ring and plasma process apparatus
KR101573962B1 (en) * 2008-08-19 2015-12-02 램 리써치 코포레이션 Edge rings for electrostatic chucks
US20100101729A1 (en) * 2008-10-28 2010-04-29 Applied Materials, Inc. Process kit having reduced erosion sensitivity
JP5893260B2 (en) * 2011-04-18 2016-03-23 株式会社日立ハイテクノロジーズ Plasma processing apparatus and processing method
WO2015116244A1 (en) * 2014-01-30 2015-08-06 Applied Materials, Inc. Corner spoiler for improving profile uniformity
JP6459578B2 (en) * 2015-02-06 2019-01-30 ウシオ電機株式会社 Optical processing apparatus and optical processing method
JP2019163497A (en) * 2018-03-19 2019-09-26 東京エレクトロン株式会社 Film deposition apparatus, and stand used therein
WO2020149972A1 (en) 2019-01-15 2020-07-23 Applied Materials, Inc. Pedestal for substrate processing chambers
JP7208873B2 (en) * 2019-08-08 2023-01-19 東京エレクトロン株式会社 shower plate, bottom dielectric, and plasma processing equipment
CN112670211A (en) * 2020-12-23 2021-04-16 长江存储科技有限责任公司 CVD machine

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311859A (en) * 1999-04-27 2000-11-07 Shin Etsu Chem Co Ltd Focusing ring and manufacture thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685610B2 (en) * 1989-12-07 1997-12-03 東京エレクトロン株式会社 Plasma processing equipment
JP3173693B2 (en) * 1993-10-04 2001-06-04 東京エレクトロン株式会社 Plasma processing apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311859A (en) * 1999-04-27 2000-11-07 Shin Etsu Chem Co Ltd Focusing ring and manufacture thereof

Also Published As

Publication number Publication date
JP2002241946A (en) 2002-08-28

Similar Documents

Publication Publication Date Title
JP4686867B2 (en) Plasma processing equipment
JP5279656B2 (en) Plasma processing equipment
TWI388242B (en) Plasma confinement baffle and flow equalizer for enhanced magnetic control of plasma radial distribution
JP4817528B2 (en) Electronic workpiece manufacturing equipment
TWI553729B (en) Plasma processing method
TWI502619B (en) Electrode for plasma processing apparatus, plasma processing apparatus, and method for generating plasma using plasma processing apparatus
US7767055B2 (en) Capacitive coupling plasma processing apparatus
US20050093460A1 (en) Helical resonator type plasma processing apparatus
KR100960978B1 (en) Method and Device for Producing a Plasma
US11387134B2 (en) Process kit for a substrate support
US20070227666A1 (en) Plasma processing apparatus
JP2009515292A (en) Low voltage inductively coupled plasma generator for plasma processing
JP2016522539A (en) Capacitively coupled plasma device with uniform plasma density
KR102363241B1 (en) Plasma-enhanced chemical vapor deposition (PE-CVD) apparatus and method of operating the same
US6435197B2 (en) Method of cleaning a semiconductor fabricating apparatus
US20220122820A1 (en) Substrate processing apparatus
JP4079834B2 (en) Plasma processing method
TWI551719B (en) Film forming apparatus and thin film forming method
US20220344134A1 (en) Process kit for a substrate support
JP4091445B2 (en) Plasma processing apparatus and plasma processing method
JP7329131B2 (en) Plasma processing apparatus and plasma processing method
TWI822918B (en) Plasma processing method and plasma processing apparatus
WO2024150707A1 (en) Plasma treatment method and plasma treatment device
KR102711327B1 (en) Process kit for substrate support
WO2024142974A1 (en) Substrate processing method and substrate processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees