JP4671183B2 - Defect evaluation method for semiconductor wafer surface - Google Patents

Defect evaluation method for semiconductor wafer surface Download PDF

Info

Publication number
JP4671183B2
JP4671183B2 JP2002273572A JP2002273572A JP4671183B2 JP 4671183 B2 JP4671183 B2 JP 4671183B2 JP 2002273572 A JP2002273572 A JP 2002273572A JP 2002273572 A JP2002273572 A JP 2002273572A JP 4671183 B2 JP4671183 B2 JP 4671183B2
Authority
JP
Japan
Prior art keywords
defect
processing
image
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002273572A
Other languages
Japanese (ja)
Other versions
JP2004111733A (en
Inventor
知朗 田尻
康介 三好
貴裕 神田
圭 松本
康弘 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2002273572A priority Critical patent/JP4671183B2/en
Publication of JP2004111733A publication Critical patent/JP2004111733A/en
Application granted granted Critical
Publication of JP4671183B2 publication Critical patent/JP4671183B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハ処理に応じて半導体ウェーハ表面の欠陥を評価する半導体ウェーハ表面の欠陥評価方法に関し、特に半導体ウェーハ処理前に取得した欠陥の画像に基づき、半導体ウェーハ表面の欠陥を評価するものに関する。
【0002】
【従来の技術】
半導体ウェーハ(以下、単にウェーハという)は様々なウェーハ処理工程(例えば、エピタキシャル成長、アニール、洗浄、熱酸化、研磨など)を経て製造される。しかし、これらのウェーハ処理工程中又は各ウェーハ処理工程の移行中にウェーハ表面に欠陥が発生する場合がある。ここでいう欠陥とは、結晶欠陥、ウェーハ加工時のダメージ、ヨゴレ、ゴミ、スクラッチ、ピットなど、ウェーハ表面に発生しうる全般的なものである。
【0003】
ウェーハ表面の欠陥を評価する方法のうちのひとつにLPDカウンターを用いる方法がある。LPDカウンターではLPDの個数の増減や分布などの情報が取得される。しかし、欠陥の種類等を特定するためには欠陥の画像を取得する必要がある。
【0004】
ウェーハ表面の画像を取得する装置として、走査電子顕微鏡(SEM)がある。この装置では、ウェーハ表面が電子ビームで走査され、表面から発生した電子の量が測定される。測定された電子量は輝度の信号に変換され、ウェーハ表面上の欠陥の像として取得される。
【0005】
また、ウェーハ表面の画像を取得する装置として、原子間力顕微鏡(AFM)もある。この装置では、微小な探針とウェーハ表面との間に働く原子間力が検出され、その原子間力が一定となるように探針でウェーハ表面が走査される。探針にはレーザ光が照射されており、その反射光が光検出器に入射され光の変位量が検出される。この装置によれば、SEMと同様に欠陥の像を取得できる。
【0006】
さらに、ウェーハ表面の画像を取得する装置として、共焦点レーザ顕微鏡もある。この装置では、ウェーハ表面にレーザ光が照射され、反射光が検出される。ウェーハ表面に欠陥が存在しない場合の反射光と欠陥が存在する場合の反射光とでは光強度に差が生じる。その差が一定値以上の場合にその部分が欠陥であると判断され、欠陥の座標が取得されるとともに、その欠陥の画像が取得される。この装置によれば、欠陥の像を取得できるとともに、欠陥の位置を特定できる。
【0007】
例えば、特許文献1には洗浄乾燥処理の後に共焦点レーザ顕微鏡を用いてコロニー状に集合する欠陥を検出し、その画像を取得する技術が記載されている。
【0008】
(特許文献1)
特開平2002−76082号公報
【発明が解決しようとする課題】
通常、あるウェーハ処理を行った後に、ウェーハ表面に存在する欠陥を評価する方法として、LPDカウンターによる欠陥測定を行い、その結果(欠陥の位置情報)を元に、顕微鏡、SEM、AFM等を用いて欠陥の実体の観察を行っていた。
【0009】
しかしながら、このような評価方法には次のような問題がある。
【0010】
例えばエピタキシャル成長の処理工程において、エピタキシャル成長前に存在していた欠陥の程度がエピタキシャル成長後に低減する場合がある。ここでいう欠陥の程度とは大きさや濃度のことをいうものとする。このような場合に、LPDカウンターの分解能以下の大きさになった欠陥は、当然ながらLPDカウンターによって検出されない。したがって、LPDカウンターの分解能以下の大きさになった欠陥は位置情報が存在しないため、顕微鏡、SEM、AFM等による実体観察が不可能である。
【0011】
また、ゲート酸化の処理工程の後には電極が形成され、プローブ検査が行われる。このプローブ検査では各電極の酸化膜耐圧が測定され、酸化膜耐圧の劣化した電極が特定される。酸化膜耐圧の劣化は電極形成前にウェーハ表面に存在していた欠陥が影響するものと考えられているが、電極が形成されたウェーハからはその欠陥の実体を把握することは不可能である。
【0012】
このように、従来の評価方法は正確な欠陥の評価を行うものではなく、欠陥発生原因の解明や欠陥低減のための工程改善を行う上で不十分であった。
【0013】
本発明はこうした実状に鑑みてなされたものであり、ウェーハ表面の欠陥の原因を特定するとともに、正確にウェーハ評価を行うことを解決課題とするものである。
【0022】
【課題を解決するための手段および作用、効果】
第1発明は、
半導体ウェーハ処理に応じて半導体ウェーハ表面の欠陥を評価する半導体ウェーハ表面の欠陥評価方法において、
半導体ウェーハ処理前に半導体ウェーハ表面の欠陥を検出し、欠陥が存在する部分の処理前画像情報を取得すると共に、欠陥が存在する部分の処理前位置情報を取得する処理前工程と、
半導体ウェーハ処理を実行する処理工程と、
半導体ウェーハ処理後に半導体ウェーハ表面の欠陥を検出し、欠陥が存在する部分の処理後位置情報を取得する処理後工程と、
前記処理後位置情報と一致する前記処理前位置情報に対応する前記処理前画像情報を観察することによって前記処理前工程で検出した半導体ウェーハ表面の欠陥の評価をする評価工程と、を含むこと
を特徴とする
第1発明によれば、例えば、ゲート酸化などのウェーハ処理前にウェーハ表面の欠陥が検出される。この際、欠陥の位置が処理前位置情報として取得され、欠陥の画像が処理前画像情報として取得される。ウェーハ処理が実行された後、ウェーハ表面に存在する欠陥の位置が処理後位置情報として取得される。処理後位置情報と一致する処理前位置情報については、対応する処理前画像情報の画像が観察される。
【0023】
第1発明によれば、ウェーハ処理後の欠陥の原因となったウェーハ処理前の欠陥の実体を把握することができる。
【0024】
第2発明は、第1発明において、
ウェーハ表面を全面走査して欠陥が存在する部分の画像を取得する共焦点レーザ顕微鏡を用いて、前記処理前工程を行うこと
を特徴とする。
【0025】
ウェーハ表面を全面走査して欠陥が存在する部分の画像を取得する共焦点レーザ顕微鏡を使用した場合、LPDカウンターなどを使用して欠陥の位置情報を取得し、SEMやAFMなどを使用し、取得した位置情報に基づき欠陥の画像情報を取得する場合よりも、作業が容易であり、且つ作業時間が短縮される。
【0026】
【発明の実施の形態】
以下図面を参照して本発明に係る半導体ウェーハ表面の欠陥評価方法の実施形態について説明する。
【0027】
本発明は、表面が鏡面加工されたウェーハを対象とするものである。また、本発明は、非破壊検査であるため複数のウェーハの中から任意に抜き取ったウェーハに対して行ってもよいし、全てのウェーハに対して行ってもよい。
【0028】
図1は第1の実施形態のウェーハ表面の欠陥評価方法の処理フローである。
【0029】
ステップ11は、ウェーハ処理前にウェーハ表面を検査する工程である。この工程では共焦点レーザ顕微鏡でウェーハ表面の状態が検査される。ここで使用する共焦点レーザ顕微鏡は、ウェーハ表面を全面走査して欠陥の検出を行い、その欠陥の位置を特定し、その欠陥の画像を撮像する機能を有する。共焦点レーザ顕微鏡で取得される画像の分解能は高く、共焦点レーザ顕微鏡の性能が向上するほど、より微細な欠陥が検出される。
【0030】
検出された欠陥の位置はデータ化され位置情報ファイルとして取得される。ここで取得される位置情報ファイルを“欠陥座標ファイル−1”とする。また、検出された欠陥の画像はデータ化され画像情報ファイルとして取得される。ここで取得される画像情報ファイルを“欠陥画像ファイル−1”とする。この際、欠陥が大きい順に所定数分(例えば100点分)の“欠陥座標ファイル−1”及び“欠陥画像ファイル−1”が取得される。なお、全ての欠陥の“欠陥座標ファイル−1”及び“欠陥画像ファイル−1”が取得されるようにしてもよい。
【0031】
ステップ12は、ウェーハ処理を行う工程である。例えば、ウェーハ処理としてエピタキシャル成長、アニール、洗浄、熱酸化、研磨などが行われる。
【0032】
ステップ13は、ウェーハ処理後にウェーハ表面を検査する工程である。この工程ではステップ11と同様に共焦点レーザ顕微鏡でウェーハ表面の状態が検査される。
【0033】
検出された欠陥の位置はデータ化され位置情報ファイルとして取得される。ここで取得される位置情報ファイルを“欠陥座標ファイル−2”とする。また、検出された欠陥の画像はデータ化され画像情報ファイルとして取得される。ここで取得される画像情報ファイルを“欠陥画像ファイル−2”とする。この際、欠陥が大きい順に所定数分(例えば100点分)の“欠陥座標ファイル−2”及び“欠陥画像ファイル−2”が取得される。なお、全ての欠陥の“欠陥座標ファイル−2”及び“欠陥画像ファイル−2”が取得されるようにしてもよい。
【0034】
さらに、“欠陥座標ファイル−1”として取得された全ての座標におけるウェーハ表面の画像が撮像される。ウェーハ表面の画像はデータ化され画像情報ファイルとして取得される。ここで取得される画像情報ファイルを“欠陥画像ファイル−1′”とする。
【0035】
ステップ14は、取得された“欠陥画像ファイル−1”、“欠陥画像ファイル−1′”、“欠陥画像ファイル−2”を比較する工程である。“欠陥画像ファイル−1”、“欠陥画像ファイル−1′”及び“欠陥画像ファイル−2”の画像は表示装置に表示され、それぞれの画像が比較される。比較はオペレータが行うようにしてもよいし、他の装置を使用して行うようにしてもよい。図2〜図4を用いて代表的な比較方法について説明する。
【0036】
図2(a)は“欠陥画像ファイル−1”の画像を示す模式図であり、図2(b)は“欠陥画像ファイル−1′”の画像を示す模式図である。図2(a)と図2(b)は同点の画像である。
【0037】
図2(a)の画像20には欠陥21が存在するが、図2(b)の画像20′には欠陥が存在しない。以上の結果から、ステップ12のウェーハ処理を実行したことによって欠陥が消滅したことが判る。
【0038】
図3(a)は“欠陥画像ファイル−1”の画像を示す模式図であり、図3(b)は“欠陥画像ファイル−1′”の画像を示す模式図である。図3(a)と図3(b)は同点の画像である。
【0039】
図3(a)の画像30には欠陥31が存在し、図3(b)の画像30′には欠陥31′が存在する。画像30との画像30′とを比較すると、欠陥31の欠陥の程度よりも欠陥31′の欠陥の程度の方が小さい。以上の結果から、ステップ12のウェーハ処理を実行したことによって欠陥の程度が低減したことが判る。
【0040】
このように、ウェーハ処理前に存在していた欠陥が、ウェーハ処理後に共焦点レーザ顕微鏡で欠陥として検出されないような微細な欠陥に変化した場合であっても、その画像が確実に取得される。つまり、本実施形態によれば、従来のようにウェーハ処理後のみに共焦点レーザ顕微鏡を使用してウェーハ表面の検査を行った場合に検出されなかった欠陥を検出することができる。このような欠陥を評価することができるため、より正確にウェーハの欠陥評価を行うことができるといえる。
【0041】
図4は“欠陥画像ファイル−2”の画像を示す模式図である。
【0042】
図4の画像40には欠陥41が存在する。欠陥41と同点の“欠陥画像ファイル−1”は、ウェーハ処理前に取得されていない。このことから、ステップ12のウェーハ処理を実行したことによって、ウェーハ処理前に欠陥が存在しなかった部分に欠陥41が発生したことが判る。
【0043】
このように、ウェーハ処理前に存在しなかった欠陥が、ウェーハ処理後に存在する場合は、そのウェーハ処理自体に欠陥発生の原因があると考えられる。つまり本実施形態によれば、欠陥の原因及び改善すべきウェーハ処理を特定できる。また、発生した欠陥によって改善法は異なり、欠陥41を解析することで最適な改善法を特定することができる。
【0044】
なお、本実施形態におけるウェーハ表面の欠陥評価方法は、共焦点レーザ顕微鏡を用いなくとも行うことができる。例えば、LPDカウンターを用いて欠陥の座標を取得し、取得した座標の部分の画像をSEMまたはAFMを用いて取得すればよい。しかし、このような方法には特殊な技術が必要であり、共焦点レーザ顕微鏡を使用する場合と比較して時間を要する。逆にいえば、共焦点レーザ顕微鏡を使用する場合は、作業が容易であり且つ作業時間が短縮されるといえる。
【0045】
図5は第2の実施形態のウェーハ表面の欠陥評価方法の処理フローである。なお、ここで行われるウェーハ処理はゲート酸化処理であるものとして説明する。
【0046】
ステップ51は、酸化処理前にウェーハ表面を検査する工程であり、図1のステップ11と同様の工程である。ここでは“欠陥座標ファイル−1”及び“欠陥画像ファイル−1”が取得される。
【0047】
ステップ52は、ゲート酸化処理を行う工程である。ゲート酸化処理によってウェーハ表面には酸化膜が形成される。
【0048】
ステップ53は、ウェーハ処理後にウェーハ表面を検査する工程であり、この工程ではステップ51と同様に共焦点レーザ顕微鏡でウェーハ表面の状態が検査される。ここでは“欠陥座標ファイル−2”及び“欠陥画像ファイル−2”が取得される。
【0049】
ステップ54は、酸化膜に電極を形成する工程である。
【0050】
ステップ55は、プローブ検査を行う工程である。プローブ検査の結果、酸化膜耐圧が所定電圧以下である電極が存在する位置には電極形成前に欠陥が存在していたものと想定されるため、その電極の位置が検出される。検出された電極の位置はデータ化され位置情報ファイルとして取得される。ここで取得される位置情報ファイルを“欠陥座標ファイル−3”とする。
【0051】
ステップ55は、取得された“欠陥座標ファイル−3”に基づき、ゲート酸化処理前にウェーハ表面に存在していた欠陥を評価する工程である。“欠陥座標ファイル−3”と一致する“欠陥座標ファイル−1”に対応する“欠陥画像ファイル−1”が参照される。“欠陥画像ファイル−1”の画像は表示装置に表示され、評価される。評価はオペレータが行うようにしてもよいし、他の装置を使用して行うようにしてもよい。
【0052】
なお、本実施形態では、第1の実施形態で示したように“欠陥座標ファイル−1”及び“欠陥画像ファイル−1”と“欠陥座標ファイル−2”及び“欠陥画像ファイル−2”によって、ゲート酸化処理前後の欠陥の変化が確認されている。しかし、本実施形態ではこの確認は必須ではない。すなわち、ステップ53を行わなくてもよい。
【0053】
また、本実施形態ではゲート酸化処理について説明したが、本発明はこれに限るものではない。例えば、第1の実施形態として説明した図1の処理フローにおいて、“欠陥座標ファイル−2”と一致する“欠陥座標ファイル−1”に対応する“欠陥画像ファイル−1”を参照することも本発明の適用範囲である。
【0054】
本実施形態によれば、ウェーハ処理後の欠陥の原因となったウェーハ処理前の欠陥の実体を把握することができる。
【0055】
なお、本実施形態におけるウェーハ表面の欠陥評価方法は、共焦点レーザ顕微鏡を用いなくとも行うことができる。例えば、ウェーハ処理前に、LPDカウンターを用いて欠陥の座標を取得し、取得した座標の部分の画像をSEMまたはAFMを用いて取得すればよい。しかし、このような方法には特殊な技術が必要であり、共焦点レーザ顕微鏡を使用する場合と比較して時間を要する。逆にいえば、共焦点レーザ顕微鏡を使用する場合は、作業が容易であり且つ作業時間が短縮されるといえる。
【図面の簡単な説明】
【図1】図1は第1の実施形態の処理フローを示す図である。
【図2】図2(a)は“欠陥画像ファイル−1”の画像を示す模式図であり、図2(b)は“欠陥画像ファイル−1′”の画像を示す模式図である。
【図3】図3(a)は“欠陥画像ファイル−1”の画像を示す模式図であり、図3(b)は“欠陥画像ファイル−1′”の画像を示す模式図である。
【図4】図4は“欠陥画像ファイル−2”の画像を示す模式図である。
【図5】図5は第2の実施形態の処理フローを示す図である。
【符号の説明】
20、20′、30、30′、40 画像
21、31、32、41 欠陥
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer surface defect evaluation method for evaluating defects on a semiconductor wafer surface according to semiconductor wafer processing, and in particular, evaluates a semiconductor wafer surface defect based on a defect image acquired before semiconductor wafer processing. About.
[0002]
[Prior art]
Semiconductor wafers (hereinafter simply referred to as wafers) are manufactured through various wafer processing steps (for example, epitaxial growth, annealing, cleaning, thermal oxidation, polishing, etc.). However, defects may occur on the wafer surface during these wafer processing steps or during the transition of each wafer processing step. The term “defect” as used herein refers to general defects that can occur on the wafer surface, such as crystal defects, damage during wafer processing, scratches, dust, scratches, and pits.
[0003]
One method for evaluating defects on the wafer surface is to use an LPD counter. The LPD counter acquires information such as increase / decrease and distribution of the number of LPDs. However, it is necessary to acquire an image of a defect in order to specify the type of defect.
[0004]
There is a scanning electron microscope (SEM) as an apparatus for acquiring an image of a wafer surface. In this apparatus, the wafer surface is scanned with an electron beam, and the amount of electrons generated from the surface is measured. The measured amount of electrons is converted into a luminance signal and acquired as an image of a defect on the wafer surface.
[0005]
There is also an atomic force microscope (AFM) as an apparatus for acquiring an image of the wafer surface. In this apparatus, an atomic force acting between a minute probe and the wafer surface is detected, and the wafer surface is scanned with the probe so that the atomic force is constant. The probe is irradiated with laser light, and the reflected light is incident on the photodetector to detect the amount of light displacement. According to this apparatus, a defect image can be obtained in the same manner as in the SEM.
[0006]
Furthermore, there is a confocal laser microscope as an apparatus for acquiring an image of the wafer surface. In this apparatus, a laser beam is irradiated on the wafer surface, and reflected light is detected. There is a difference in light intensity between the reflected light when there is no defect on the wafer surface and the reflected light when there is a defect. When the difference is a certain value or more, it is determined that the portion is a defect, the defect coordinates are acquired, and an image of the defect is acquired. According to this apparatus, an image of a defect can be acquired and the position of the defect can be specified.
[0007]
For example, Patent Document 1 describes a technique for detecting defects that collect in a colony using a confocal laser microscope after a cleaning and drying process, and acquiring an image thereof.
[0008]
(Patent Document 1)
Japanese Patent Laid-Open No. 2002-76082 [Problems to be Solved by the Invention]
Usually, after performing a certain wafer processing, as a method of evaluating defects existing on the wafer surface, the defect is measured by the LPD counter, and based on the result (position information of the defect), a microscope, SEM, AFM, etc. are used. And observed the actual defect.
[0009]
However, such an evaluation method has the following problems.
[0010]
For example, in the epitaxial growth process, the degree of defects that existed before the epitaxial growth may be reduced after the epitaxial growth. The degree of defect here refers to the size and concentration. In such a case, a defect having a size smaller than the resolution of the LPD counter is naturally not detected by the LPD counter. Therefore, the defect having a size equal to or smaller than the resolution of the LPD counter has no position information, and cannot be actually observed with a microscope, SEM, AFM, or the like.
[0011]
In addition, electrodes are formed after the gate oxidation treatment step, and probe inspection is performed. In this probe inspection, the oxide film breakdown voltage of each electrode is measured, and an electrode having a deteriorated oxide film breakdown voltage is specified. It is believed that the deterioration of oxide breakdown voltage is affected by defects that existed on the wafer surface before electrode formation, but it is impossible to grasp the substance of the defects from the wafer on which the electrodes were formed. .
[0012]
As described above, the conventional evaluation method does not accurately evaluate defects, but is insufficient for elucidating the cause of defect occurrence and improving processes for reducing defects.
[0013]
The present invention has been made in view of such a situation, and it is an object of the present invention to identify the cause of a defect on the wafer surface and accurately evaluate the wafer.
[0022]
[Means, actions and effects for solving the problems]
The first invention is
In the semiconductor wafer surface defect evaluation method for evaluating defects on the semiconductor wafer surface according to the semiconductor wafer processing,
Detecting defects on the surface of the semiconductor wafer before processing the semiconductor wafer, obtaining pre-processing image information of the portion where the defect exists, and pre-processing step of acquiring pre-processing position information of the portion where the defect exists,
Processing steps for performing semiconductor wafer processing;
A post-processing step of detecting defects on the surface of the semiconductor wafer after processing the semiconductor wafer and obtaining post-processing position information of the portion where the defects exist;
An evaluation step of evaluating defects on the surface of the semiconductor wafer detected in the pre-processing step by observing the pre-processing image information corresponding to the pre-processing position information that matches the post-processing position information. Features .
According to the first invention , for example, defects on the wafer surface are detected before wafer processing such as gate oxidation. At this time, the position of the defect is acquired as pre-processing position information, and the image of the defect is acquired as pre-processing image information. After the wafer processing is executed, the position of the defect existing on the wafer surface is acquired as post-processing position information. For the pre-processing position information that matches the post-processing position information, the image of the corresponding pre-processing image information is observed.
[0023]
According to the first aspect of the present invention , it is possible to grasp the substance of a defect before wafer processing that causes a defect after wafer processing.
[0024]
The second invention is the first invention ,
The pre-process is performed using a confocal laser microscope that scans the entire surface of the wafer and acquires an image of a portion where a defect exists.
[0025]
When using a confocal laser microscope that scans the entire surface of the wafer and obtains an image of the part where the defect exists, it acquires the positional information of the defect using an LPD counter, etc., and acquires it using SEM, AFM, etc. The work is easier and the work time is shortened than when the defect image information is acquired based on the position information.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a defect evaluation method for a semiconductor wafer surface according to the present invention will be described below with reference to the drawings.
[0027]
The present invention is directed to a wafer having a mirror-finished surface. Further, since the present invention is a nondestructive inspection, it may be performed on a wafer arbitrarily extracted from a plurality of wafers, or may be performed on all wafers.
[0028]
FIG. 1 is a processing flow of a wafer surface defect evaluation method according to the first embodiment.
[0029]
Step 11 is a step of inspecting the wafer surface before wafer processing. In this process, the state of the wafer surface is inspected with a confocal laser microscope. The confocal laser microscope used here has a function of scanning the entire surface of the wafer to detect a defect, specifying the position of the defect, and capturing an image of the defect. The resolution of the image acquired by the confocal laser microscope is high, and the finer defects are detected as the performance of the confocal laser microscope is improved.
[0030]
The position of the detected defect is converted into data and acquired as a position information file. The position information file acquired here is “defect coordinate file-1”. The detected defect image is converted into data and acquired as an image information file. The image information file acquired here is “defect image file-1”. At this time, “defect coordinate file-1” and “defect image file-1” corresponding to a predetermined number (for example, 100 points) are acquired in descending order of defects. Note that “defect coordinate file-1” and “defect image file-1” of all defects may be acquired.
[0031]
Step 12 is a process for performing wafer processing. For example, epitaxial growth, annealing, cleaning, thermal oxidation, polishing, etc. are performed as wafer processing.
[0032]
Step 13 is a step of inspecting the wafer surface after the wafer processing. In this step, the state of the wafer surface is inspected with a confocal laser microscope as in step 11.
[0033]
The position of the detected defect is converted into data and acquired as a position information file. The position information file acquired here is referred to as “defect coordinate file-2”. The detected defect image is converted into data and acquired as an image information file. The image information file acquired here is “defect image file-2”. At this time, “defect coordinate file-2” and “defect image file-2” of a predetermined number (for example, 100 points) are acquired in descending order of defects. Note that “defect coordinate file-2” and “defect image file-2” of all defects may be acquired.
[0034]
Further, images of the wafer surface at all coordinates acquired as “defect coordinate file-1” are taken. The wafer surface image is converted into data and acquired as an image information file. The image information file acquired here is assumed to be “defective image file-1 ′”.
[0035]
Step 14 is a step of comparing the acquired “defect image file-1”, “defect image file-1 ′”, and “defect image file-2”. The “defect image file-1”, “defect image file-1 ′”, and “defect image file-2” images are displayed on the display device, and the respective images are compared. The comparison may be performed by an operator or may be performed using another device. A typical comparison method will be described with reference to FIGS.
[0036]
2A is a schematic diagram showing an image of “Defect Image File-1”, and FIG. 2B is a schematic diagram showing an image of “Defect Image File-1 ′”. FIG. 2A and FIG. 2B are images of the same point.
[0037]
The image 20 in FIG. 2A has a defect 21, but the image 20 ′ in FIG. 2B has no defect. From the above results, it can be seen that the defect disappeared by executing the wafer processing in step 12.
[0038]
3A is a schematic diagram showing an image of “Defect Image File-1”, and FIG. 3B is a schematic diagram showing an image of “Defect Image File-1 ′”. FIG. 3A and FIG. 3B are images of the same point.
[0039]
A defect 31 exists in the image 30 in FIG. 3A, and a defect 31 ′ exists in the image 30 ′ in FIG. Comparing the image 30 with the image 30 ′, the degree of the defect 31 ′ is smaller than the degree of the defect 31. From the above results, it can be seen that the degree of defects is reduced by executing the wafer processing in step 12.
[0040]
As described above, even when the defect existing before the wafer processing is changed to a fine defect that is not detected as a defect by the confocal laser microscope after the wafer processing, the image is surely acquired. That is, according to the present embodiment, it is possible to detect a defect that has not been detected when a wafer surface is inspected using a confocal laser microscope only after wafer processing as in the prior art. Since such defects can be evaluated, it can be said that defect evaluation of a wafer can be performed more accurately.
[0041]
FIG. 4 is a schematic diagram showing an image of “Defect image file-2”.
[0042]
A defect 41 exists in the image 40 of FIG. The “defect image file-1” that is the same as the defect 41 is not acquired before the wafer processing. From this, it can be seen that the defect 41 occurred in the portion where the defect did not exist before the wafer processing by executing the wafer processing in Step 12.
[0043]
As described above, when a defect that did not exist before the wafer processing exists after the wafer processing, it is considered that the wafer processing itself has a cause of the occurrence of the defect. That is, according to the present embodiment, the cause of the defect and the wafer processing to be improved can be specified. Further, the improvement method varies depending on the generated defect, and the optimal improvement method can be specified by analyzing the defect 41.
[0044]
It should be noted that the wafer surface defect evaluation method in the present embodiment can be performed without using a confocal laser microscope. For example, the coordinates of the defect may be acquired using an LPD counter, and an image of the acquired coordinate portion may be acquired using SEM or AFM. However, such a method requires a special technique and takes time as compared with the case of using a confocal laser microscope. Conversely, when using a confocal laser microscope, it can be said that the operation is easy and the operation time is shortened.
[0045]
FIG. 5 is a processing flow of the wafer surface defect evaluation method according to the second embodiment. Note that the wafer processing performed here is assumed to be gate oxidation processing.
[0046]
Step 51 is a step of inspecting the wafer surface before the oxidation treatment, and is the same as step 11 in FIG. Here, “defect coordinate file-1” and “defect image file-1” are acquired.
[0047]
Step 52 is a step of performing a gate oxidation process. An oxide film is formed on the wafer surface by gate oxidation.
[0048]
Step 53 is a step of inspecting the wafer surface after wafer processing. In this step, the state of the wafer surface is inspected by a confocal laser microscope as in step 51. Here, “defect coordinate file-2” and “defect image file-2” are acquired.
[0049]
Step 54 is a process of forming an electrode on the oxide film.
[0050]
Step 55 is a step of performing a probe inspection. As a result of the probe inspection, it is assumed that a defect exists before the electrode is formed at a position where an electrode having an oxide film withstand voltage equal to or lower than a predetermined voltage exists. The detected electrode position is converted into data and acquired as a position information file. The position information file acquired here is referred to as “defect coordinate file-3”.
[0051]
Step 55 is a step of evaluating defects existing on the wafer surface before the gate oxidation process based on the acquired “defect coordinate file-3”. “Defect image file-1” corresponding to “Defect coordinate file-1” that matches “Defect coordinate file-3” is referred to. The image of “Defect image file-1” is displayed on the display device and evaluated. The evaluation may be performed by an operator or may be performed using another device.
[0052]
In the present embodiment, as shown in the first embodiment, “defect coordinate file-1” and “defect image file-1”, “defect coordinate file-2”, and “defect image file-2” Changes in defects before and after the gate oxidation process have been confirmed. However, this confirmation is not essential in this embodiment. That is, step 53 may not be performed.
[0053]
Further, although the gate oxidation process has been described in the present embodiment, the present invention is not limited to this. For example, in the processing flow of FIG. 1 described as the first embodiment, “defect image file-1” corresponding to “defect coordinate file-1” that matches “defect coordinate file-2” is also referred to. This is the scope of the invention.
[0054]
According to the present embodiment, it is possible to grasp the substance of defects before wafer processing that cause defects after wafer processing.
[0055]
It should be noted that the wafer surface defect evaluation method in the present embodiment can be performed without using a confocal laser microscope. For example, before wafer processing, the coordinates of the defect may be acquired using an LPD counter, and an image of the acquired coordinate portion may be acquired using SEM or AFM. However, such a method requires a special technique and takes time as compared with the case of using a confocal laser microscope. Conversely, when using a confocal laser microscope, it can be said that the operation is easy and the operation time is shortened.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a processing flow according to a first embodiment;
FIG. 2A is a schematic diagram showing an image of “Defect Image File-1”, and FIG. 2B is a schematic diagram showing an image of “Defect Image File-1 ′”.
FIG. 3A is a schematic diagram showing an image of “Defect Image File-1”, and FIG. 3B is a schematic diagram showing an image of “Defect Image File-1 ′”.
FIG. 4 is a schematic diagram showing an image of “Defect image file-2”.
FIG. 5 is a diagram illustrating a processing flow of the second embodiment;
[Explanation of symbols]
20, 20 ', 30, 30', 40 Image 21, 31, 32, 41 Defect

Claims (2)

半導体ウェーハ処理に応じて半導体ウェーハ表面の欠陥を評価する半導体ウェーハ表面の欠陥評価方法において、
半導体ウェーハ処理前に半導体ウェーハ表面の欠陥を検出し、欠陥が存在する部分の処理前画像情報を取得すると共に、欠陥が存在する部分の処理前位置情報を取得する処理前工程と、
半導体ウェーハ処理を実行する処理工程と、
半導体ウェーハ処理後に半導体ウェーハ表面の欠陥を検出し、欠陥が存在する部分の処理後位置情報を取得する処理後工程と、
前記処理後位置情報と一致する前記処理前位置情報に対応する前記処理前画像情報を観察することによって前記処理前工程で検出した半導体ウェーハ表面の欠陥の評価をする評価工程と、を含むこと
を特徴とする半導体ウェーハ表面の欠陥評価方法。
In the semiconductor wafer surface defect evaluation method for evaluating defects on the semiconductor wafer surface according to the semiconductor wafer processing,
Detecting defects on the surface of the semiconductor wafer before processing the semiconductor wafer, obtaining pre-processing image information of the portion where the defect exists, and pre-processing step of acquiring pre-processing position information of the portion where the defect exists,
Processing steps for performing semiconductor wafer processing;
A post-processing step of detecting defects on the surface of the semiconductor wafer after processing the semiconductor wafer and obtaining post-processing position information of the portion where the defects exist;
An evaluation step of evaluating defects on the surface of the semiconductor wafer detected in the pre-processing step by observing the pre-processing image information corresponding to the pre-processing position information that matches the post-processing position information. A method for evaluating defects on the surface of a semiconductor wafer.
ウェーハ表面を全面走査して欠陥が存在する部分の画像を取得する共焦点レーザ顕微鏡を用いて、前記処理前工程を行うこと
を特徴とする請求項1記載の半導体ウェーハ表面の欠陥評価方法。
The defect evaluation method for a semiconductor wafer surface according to claim 1, wherein the pre-processing step is performed using a confocal laser microscope that scans the entire surface of the wafer to acquire an image of a portion where a defect exists.
JP2002273572A 2002-09-19 2002-09-19 Defect evaluation method for semiconductor wafer surface Expired - Lifetime JP4671183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002273572A JP4671183B2 (en) 2002-09-19 2002-09-19 Defect evaluation method for semiconductor wafer surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002273572A JP4671183B2 (en) 2002-09-19 2002-09-19 Defect evaluation method for semiconductor wafer surface

Publications (2)

Publication Number Publication Date
JP2004111733A JP2004111733A (en) 2004-04-08
JP4671183B2 true JP4671183B2 (en) 2011-04-13

Family

ID=32270295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002273572A Expired - Lifetime JP4671183B2 (en) 2002-09-19 2002-09-19 Defect evaluation method for semiconductor wafer surface

Country Status (1)

Country Link
JP (1) JP4671183B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107144574A (en) * 2017-06-06 2017-09-08 深圳振华富电子有限公司 Detect the device and method of wafer defect

Also Published As

Publication number Publication date
JP2004111733A (en) 2004-04-08

Similar Documents

Publication Publication Date Title
JP4248249B2 (en) Detection and classification of semiconductor microdefects
CN110418958B (en) Epitaxial wafer back surface inspection method and inspection device, lift pin management method for epitaxial growth device, and epitaxial wafer manufacturing method
US7968859B2 (en) Wafer edge defect inspection using captured image analysis
JP5097335B2 (en) Process variation monitoring system and method
US6590645B1 (en) System and methods for classifying anomalies of sample surfaces
WO2016002003A1 (en) Substrate inspection apparatus and substrate inspection method
US7973931B2 (en) Method for determining the position of the edge bead removal line of a disk-like object
JP6170707B2 (en) Inspection method and inspection apparatus
US8761488B2 (en) Image data processing method and image creating method
JP2007149837A (en) Device, system, and method for inspecting image defect
WO2013046848A1 (en) Defect observation method and defect observation device
JP6673122B2 (en) Silicon wafer evaluation method, silicon wafer manufacturing process evaluation method, and silicon wafer manufacturing method
JP2012169571A (en) Defect extraction scanning electron microscope inspection system, and extraction method thereof
TW462100B (en) Wafer surface inspection method
JP2005061837A (en) Defect inspecting method using scanning charged particle beam system
JP2010210568A (en) Defect inspection device and method
JP2009097928A (en) Defect inspecting device and defect inspection method
JP4671183B2 (en) Defect evaluation method for semiconductor wafer surface
US10380731B1 (en) Method and system for fast inspecting defects
Buengener Defect inspection strategies for 14 nm semiconductor technology
CN115312414A (en) Defect detection method
JP2000067243A (en) Automatic defect information collection control method and recording medium recording automatic defect information collection control program
JP5614243B2 (en) Evaluation method of silicon epitaxial wafer
JP4808861B2 (en) Surface evaluation method
JP2018536275A (en) Real-time scanning electron microscope invisible binner based on range

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080630

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110111

R150 Certificate of patent or registration of utility model

Ref document number: 4671183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term