JP4659238B2

JP4659238B2 - Method for forming semiconductor layer

Info

Publication number: JP4659238B2
Application number: JP2001061718A
Authority: JP
Inventors: 恭末崎; 栄史栗部
Original assignee: Kaneka Corp
Current assignee: Kaneka Corp
Priority date: 2001-03-06
Filing date: 2001-03-06
Publication date: 2011-03-30
Anticipated expiration: 2021-03-06
Also published as: JP2002261031A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体層の製膜方法に関する。
【０００２】
【従来の技術】
例えば薄膜太陽電池モジュールは、透明基板上に積層された透明電極層、光電変換半導体層、ならびに裏面電極層からなるストリング状の複数段の太陽電池セルを直列に接続した構造を有する。上記の光電変換半導体層はアモルファスシリコンで形成するのが最も安価であるが、光電変換効率が低いという問題がある。光電変換効率を向上させるためには、例えばｐｉｎ型アモルファスシリコンとｐｉｎ型ポリシリコン（多結晶シリコン）とを積層したハイブリッド型またはｐｉｎ型ポリシリコンのみを用いたポリシリコン型のものが有利である。また、薄膜太陽電池モジュールの生産効率を上げるために大面積の基板が用いられるようになってきている。
【０００３】
ところで、アモルファスシリコンは吸収係数が比較的高いため膜厚が薄くてもよいが、吸収係数が低いポリシリコンは膜厚を厚くする必要がある。プラズマＣＶＤ法により厚いポリシリコン層の製膜時間を短縮して生産効率を向上するには、基板へ投入する電力密度を上げて製膜速度を速くしなければならない。基板への投入電力密度を上げるには、高周波電源の出力を上げることおよび周波数を上げることが有効である。このうち周波数に関しては、従来の１３．５６ＭＨｚから２倍の２７．１２ＭＨｚへ上げることが試みられている。将来的には従来の３倍の４０ＭＨｚに上げることも想定されている。
【０００４】
図１に、大面積の基板上に半導体層を製膜するために用いられる縦型インライン式プラズマＣＶＤ装置を示す。図１に示すように、チャンバー（製膜室）１内の両端部に１対のカソード２ａ、２ｂが設けられている。各カソード２ａ、２ｂに対向するように、それぞれ基板１０ａ、１０ｂを保持したアノード３ａ、３ｂが配置される。各カソード２ａ、２ｂにはそれぞれ高周波電源４ａ、４ｂが接続されている。これらの高周波電源４ａ、４ｂは、発振器を内蔵したフェイズシフター５に接続されている。
【０００５】
図１に示されるようなプラズマＣＶＤ装置において、高周波電源４ａ、４ｂから２７．１２ＭＨｚという高周波を供給した場合、２つの放電領域間での干渉が強く、放電が安定しなくなる。このため、図１のようにフェイズシフター５を設けて、干渉の影響を少なくするために高周波電源４ａ、４ｂから供給される高周波の位相を完全に同期させるか（位相差０度）または位相を１８０度ずらすように位相を調整し、放電状態を安定させて安定製膜を実現していた。
【０００６】
上記と同様に、特開昭６０−２０２９２９号公報には、複数の電極対を設置したプラズマＣＶＤ装置において、複数の高周波電源に位相調整器を接続して位相調整を行うことが記載されている。そして、高周波電源を独立することにより各電極へ印加する電力を個々に調整できるため各電極の形状が異なる場合でも各電極の均等な放電が可能となることが記載されている。また、電極の幾何学的形状が等価な場合に並列接続し、一括して放電させてもほぼ均等な放電が得られることが記載されている。しかし、この公報で用いられている高周波電力は１３．５６ＭＨｚであり、２７．１２ＭＨｚというさらに周波数の高い電力を用いることは記載されていない。
【０００７】
図１に示した現状のプラズマＣＶＤ装置および特開昭６０−２０２９２９号公報のプラズマＣＶＤ装置のようにほぼ同一形状の電極をほぼ対称位置に配置したものでは、１３．５６ＭＨｚの高周波電源を用いる場合には干渉が生じないように改良されている。しかし、２７．１２ＭＨｚの高周波電源を用いた場合には、フェイズシフター５により位相差を０度または１８０度に設定して安定製膜を達成したとしても、真空チャンバー内でのわずかな寸法の差異例えば基板−電極間距離の微妙な差やＬＣ成分のわずかな差などに基づいて、２つの基板１０ａ、１０ｂ上でのポリシリコン層の製膜速度が異なるという問題があることがわかってきた。特に、２つの基板でポリシリコン層の膜厚が１０％以上も異なると、製品の品質を保つことが困難になる。この問題に対する対策として、例えばガス流量によって製膜速度を調整することも考えられるが、この方法では効果的な調整は期待できない。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、複数の電極対を備えたプラズマＣＶＤ装置を用い１３．５６ＭＨｚより高い周波数の高周波電力を供給する場合に、複数の基板上における半導体層の製膜速度を均一にできる方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体層の製膜方法は、１つの製膜室内に設けられた略同一形状を有し略対称位置に配置された複数のカソードと各カソードに接続された１３．５６ＭＨｚより高い周波数の高周波電力を供給する複数の高周波電源とを有するプラズマＣＶＤ装置を用い、各カソードに対して基板を保持したアノードをそれぞれ対向させ、前記製膜室内で原料ガスを分解して複数の基板上に半導体層を製膜するにあたり、複数の基板上において所望の製膜速度で半導体層が製膜されるように、各高周波電源から各カソードに供給される高周波電力に、０度または１８０度の位相差からはずした位相差を与えることを特徴とする。
【００１０】
本発明の半導体層の製膜方法においては、例えば前記複数の基板上における半導体層の製膜速度の差が１０％以内になるように、各高周波電源から各カソードに供給される高周波電力の位相をずらす。
【００１２】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
【００１３】
実施例１
図１に示す縦型インライン式プラズマＣＶＤ装置を用いて基板上にポリシリコン層の製膜を行った例を説明する。図１に示すように、チャンバー１内の両端部に１対のカソード２ａ、２ｂが設けられている。各カソード２ａ、２ｂに対向するように、それぞれ基板１０ａ、１０ｂを保持したアノード３ａ、３ｂが配置される。チャンバー１は接地されており、アノード３ａ、３ｂは接地電位となるようにチャンバー１に接続されている。各カソード２ａ、２ｂにはそれぞれ周波数２７．１２ＭＨｚ、最大出力５ｋＷの高周波電源４ａ、４ｂが接続されている。これらの高周波電源４ａ、４ｂは、発振器を内蔵したフェイズシフター５に接続されている。このように、２つの放電領域が表裏の関係で対称的に形成されていると、高周波電源４ａ、４ｂからの電力投入により２つの放電領域間で干渉が生じやすくなる。
【００１４】
従来技術に従い、フェイズシフター５により高周波電源４ａ、４ｂから供給される高周波電力の位相を互いに１８０度ずらせて２つの基板上にポリシリコン層を製膜した。このように位相を１８０度ずらすと、干渉なしに安定な製膜が可能である。
【００１５】
また、フェイズシフター５により高周波電源４ａ、４ｂから供給される高周波電力の位相を１８０度からさらに１５度、すなわち互いに約１９５度ずらせて２つの基板上にポリシリコン層を製膜した。
【００１６】
表１に、上記の２つの条件における基板１０ａ上（表１のＡ面）および基板１０ｂ上（表１のＢ面）でのポリシリコン層の製膜速度を示す。
【００１７】
【表１】

【００１８】
表１から以下のことがわかる。すなわち、２つの高周波電源から供給される高周波電力の位相を互いに１８０度ずらした場合、真空チャンバー内のわずかな寸法の差異などの装置的な影響により、２つの基板上でのポリシリコン層の製膜速度に１０％以上の大きな差が生じた。一方、２つの高周波電源から供給される高周波電力の位相を互いに１９５度ずらした場合、２つの基板上でのポリシリコン層の製膜速度をほぼ等しくすることができた。
【００１９】
なお、上記の実施例では高周波電力の位相を互いに１９５度ずらしたが、高周波電力の位相を０度または１８０度からずらす程度は使用するプラズマＣＶＤ装置に応じて変化する。
【００２０】
実施例２
図１のプラズマＣＶＤ装置を用い、一方の高周波電源４ａのみから周波数２７．１２ＭＨｚ、出力５ｋＷの高周波電力を供給し、一方の基板１０ａ（Ａ面）上にポリシリコン層を製膜し、そのときの製膜速度を調べた。
【００２１】
図１のプラズマＣＶＤ装置を用い、フェイズシフター５により２つの高周波電源４ａ、４ｂから供給される周波数２７．１２ＭＨｚ、出力５ｋＷの高周波電力の位相を互いに約１３５度ずらせて２つの基板１０ａ、１０ｂ上にポリシリコン層を製膜し、そのときのＡ面における製膜速度を調べた。表２に上記の２つの条件におけるポリシリコン層の製膜速度を示す。
【００２２】
【表２】

【００２３】
高周波電力の位相を互いに約１３５度ずらすと、２つの放電領域間での干渉状態を積極的に利用してＡ面側に出力を集中させ７ｋＷ相当の出力を与えることができる。このように高周波電力の位相を適切にずらすと一方の放電領域に定格電力以上の電力を出力して高速製膜が可能となり、表２のように片面放電の場合と比較して製膜速度が２割以上速くなる。
【００２４】
なお、上記の条件ではＢ面での製膜速度は低くなる。したがって、この方法は意図的に厚い膜と薄い膜を製膜する場合に好適に採用することができる。この方法でも、高周波電力の位相をずらす角度は１３５度に限らず、使用するプラズマＣＶＤ装置に応じて変化する。
【００２５】
本発明の方法は、特にポリシリコン層を含む光電変換装置、例えば太陽電池モジュールの製造に好適に採用できる。
【００２６】
図２にポリシリコン層を含むハイブリッド型の太陽電池モジュールの断面図を示す。図２において、ガラス基板１１上には透明電極層１２が形成され、レーザースクライブにより分離溝が加工されている。透明電極層１２上にはｐｉｎ型アモルファスシリコン層１３およびｐｉｎ型ポリシリコン層１４が順次形成されており、レーザースクライブにより透明電極−裏面電極間の接続溝が加工されている。これらの光電変換半導体層上に裏面電極層１５が形成され、レーザースクライブにより分離溝が加工されている。
【００２７】
図２におけるポリシリコン層１４の製膜時に、図１に示したプラズマＣＶＤ装置を用い、例えば実施例１に示した条件を採用することにより、均一な膜厚のポリシリコン層を速い製膜速度で製膜することができる。
【００２８】
【発明の効果】
以上詳述したように本発明の方法を用いれば、複数の電極対を備えたプラズマＣＶＤ装置を用い１３．５６ＭＨｚより高い周波数の高周波電力を供給する場合に、複数の基板上における半導体層の製膜速度を均一にできる。
【図面の簡単な説明】
【図１】本発明の実施例において用いられたプラズマＣＶＤ装置を概略的に示す図。
【図２】本発明の一実施形態において製造されるハイブリッド型薄膜太陽電池セルを示す断面図。
【符号の説明】
１…チャンバー
２ａ、２ｂ…カソード
３ａ、３ｂ…アノード
４ａ、４ｂ…高周波電源
５…フェイズシフター
１０ａ、１０ｂ…基板
１１…ガラス基板
１２…透明電極層
１３…アモルファスシリコン層
１４…ポリシリコン層
１５…裏面電極層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a film how the semiconductor layer.
[0002]
[Prior art]
For example, a thin-film solar cell module has a structure in which a plurality of string-like solar cells that are formed of a transparent electrode layer, a photoelectric conversion semiconductor layer, and a back electrode layer stacked on a transparent substrate are connected in series. The photoelectric conversion semiconductor layer is most inexpensive to be formed of amorphous silicon, but has a problem that the photoelectric conversion efficiency is low. In order to improve the photoelectric conversion efficiency, for example, a hybrid type in which pin type amorphous silicon and pin type polysilicon (polycrystalline silicon) are stacked or a polysilicon type using only pin type polysilicon is advantageous. In addition, a large-area substrate has been used in order to increase the production efficiency of the thin film solar cell module.
[0003]
By the way, although amorphous silicon has a relatively high absorption coefficient, the film thickness may be thin. However, polysilicon having a low absorption coefficient needs to be thick. In order to shorten the time for forming a thick polysilicon layer by plasma CVD and improve the production efficiency, it is necessary to increase the power density to be applied to the substrate and increase the film forming speed. In order to increase the power density input to the substrate, it is effective to increase the output of the high-frequency power source and increase the frequency. Of these, an attempt has been made to increase the frequency from the conventional 13.56 MHz to 27.12 MHz, which is twice as high. In the future, it is assumed that the frequency will be increased to 40 MHz, which is three times the conventional level.
[0004]
FIG. 1 shows a vertical in-line plasma CVD apparatus used for forming a semiconductor layer on a large-area substrate. As shown in FIG. 1, a pair of cathodes 2 a and 2 b are provided at both ends in a chamber (film forming chamber) 1. Anodes 3a and 3b holding substrates 10a and 10b are arranged so as to face the cathodes 2a and 2b, respectively. High frequency power supplies 4a and 4b are connected to the cathodes 2a and 2b, respectively. These high frequency power supplies 4a and 4b are connected to a phase shifter 5 incorporating an oscillator.
[0005]
In the plasma CVD apparatus as shown in FIG. 1, when a high frequency of 27.12 MHz is supplied from the high frequency power sources 4a and 4b, the interference between the two discharge regions is strong and the discharge becomes unstable. For this reason, a phase shifter 5 is provided as shown in FIG. 1 to completely synchronize the phase of the high frequency supplied from the high frequency power sources 4a and 4b in order to reduce the influence of interference (phase difference 0 degree) or the phase. The phase was adjusted so as to be shifted by 180 degrees to stabilize the discharge state, thereby realizing stable film formation.
[0006]
Similarly to the above, Japanese Patent Application Laid-Open No. 60-202929 describes that in a plasma CVD apparatus provided with a plurality of electrode pairs, phase adjustment is performed by connecting a phase adjuster to a plurality of high frequency power supplies. . Further, it is described that since the power applied to each electrode can be individually adjusted by making the high-frequency power supply independent, even when the shape of each electrode is different, each electrode can be discharged evenly. In addition, it is described that even when the electrodes have the same geometric shape, a substantially uniform discharge can be obtained even if they are connected in parallel and discharged together. However, the high-frequency power used in this publication is 13.56 MHz, and it is not described that power with a higher frequency of 27.12 MHz is used.
[0007]
In the case of using a high-frequency power source of 13.56 MHz in the case where the electrodes having substantially the same shape are arranged at almost symmetrical positions, such as the current plasma CVD apparatus shown in FIG. Has been improved to prevent interference. However, when a high frequency power source of 27.12 MHz is used, even if the phase shifter 5 sets the phase difference to 0 degrees or 180 degrees to achieve stable film formation, a slight difference in dimensions within the vacuum chamber. For example, it has been found that there is a problem that the deposition rates of the polysilicon layers on the two substrates 10a and 10b are different based on a subtle difference in the distance between the substrate and the electrode or a slight difference in the LC component. In particular, if the thickness of the polysilicon layer differs by 10% or more between the two substrates, it becomes difficult to maintain product quality. As a countermeasure against this problem, for example, it is conceivable to adjust the film forming speed by the gas flow rate. However, effective adjustment cannot be expected by this method.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a method capable of uniformizing the deposition rate of semiconductor layers on a plurality of substrates when a high-frequency power having a frequency higher than 13.56 MHz is supplied using a plasma CVD apparatus having a plurality of electrode pairs. It is to provide.
[0009]
[Means for Solving the Problems]
The semiconductor layer deposition method of the present invention has a plurality of cathodes having substantially the same shape provided in one deposition chamber and arranged at substantially symmetrical positions, and a frequency higher than 13.56 MHz connected to each cathode. Using a plasma CVD apparatus having a plurality of high-frequency power supplies for supplying high-frequency power, the anode holding the substrate is opposed to each cathode, the source gas is decomposed in the film forming chamber, and a semiconductor is formed on the plurality of substrates. When forming a layer, the phase difference of 0 degree or 180 degrees is applied to the high-frequency power supplied from each high-frequency power source to each cathode so that the semiconductor layer is formed on a plurality of substrates at a desired film-forming speed. It is characterized in that a phase difference removed from the above is given.
[0010]
In the method for forming a semiconductor layer of the present invention, for example, the phase of the high-frequency power supplied from each high-frequency power source to each cathode so that the difference in the film-forming speed of the semiconductor layer on the plurality of substrates is within 10%. Move.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail.
[0013]
Example 1
An example in which a polysilicon layer is formed on a substrate using the vertical in-line type plasma CVD apparatus shown in FIG. 1 will be described. As shown in FIG. 1, a pair of cathodes 2 a and 2 b are provided at both ends in the chamber 1. Anodes 3a and 3b holding substrates 10a and 10b are arranged so as to face the cathodes 2a and 2b, respectively. The chamber 1 is grounded, and the anodes 3a and 3b are connected to the chamber 1 so as to have a ground potential. High frequency power supplies 4a and 4b having a frequency of 27.12 MHz and a maximum output of 5 kW are connected to the cathodes 2a and 2b, respectively. These high frequency power supplies 4a and 4b are connected to a phase shifter 5 incorporating an oscillator. Thus, if the two discharge areas are formed symmetrically with respect to the front and back, interference is likely to occur between the two discharge areas due to the power input from the high-frequency power sources 4a and 4b.
[0014]
In accordance with the prior art, the phase shifter 5 shifted the phase of the high frequency power supplied from the high frequency power sources 4a and 4b by 180 degrees to form a polysilicon layer on the two substrates. By shifting the phase by 180 degrees in this way, stable film formation is possible without interference.
[0015]
Further, the phase shifter 5 shifted the phase of the high-frequency power supplied from the high-frequency power sources 4a and 4b from 180 degrees to another 15 degrees, that is, about 195 degrees from each other to form polysilicon layers on the two substrates.
[0016]
Table 1 shows the deposition rate of the polysilicon layer on the substrate 10a (A surface in Table 1) and on the substrate 10b (B surface in Table 1) under the above two conditions.
[0017]
[Table 1]

[0018]
Table 1 shows the following. That is, when the phases of the high-frequency power supplied from the two high-frequency power sources are shifted from each other by 180 degrees, the production of the polysilicon layer on the two substrates is effected due to a device effect such as a slight dimensional difference in the vacuum chamber. A large difference of 10% or more occurred in the film speed. On the other hand, when the phases of the high-frequency power supplied from the two high-frequency power sources were shifted from each other by 195 degrees, the deposition rates of the polysilicon layers on the two substrates could be made substantially equal.
[0019]
In the above embodiment, the phases of the high-frequency power are shifted from each other by 195 degrees, but the extent to which the phase of the high-frequency power is shifted from 0 degrees or 180 degrees varies depending on the plasma CVD apparatus used.
[0020]
Example 2
Using the plasma CVD apparatus of FIG. 1, a high frequency power with a frequency of 27.12 MHz and an output of 5 kW is supplied from only one high frequency power source 4a, and a polysilicon layer is formed on one substrate 10a (A surface). The film forming speed of was examined.
[0021]
Using the plasma CVD apparatus of FIG. 1, the phases of the high frequency power of 27.12 MHz and the output of 5 kW supplied from the two high frequency power sources 4a and 4b by the phase shifter 5 are shifted from each other by about 135 degrees on the two substrates 10a and 10b. Then, a polysilicon layer was formed, and the film forming speed on the A surface at that time was examined. Table 2 shows the deposition rate of the polysilicon layer under the above two conditions.
[0022]
[Table 2]

[0023]
When the phases of the high-frequency power are shifted from each other by about 135 degrees, the interference state between the two discharge regions can be positively utilized to concentrate the output on the A-plane side and provide an output equivalent to 7 kW. As described above, when the phase of the high frequency power is appropriately shifted, power higher than the rated power can be output to one discharge region to enable high speed film formation. As shown in Table 2, the film formation speed is higher than that in the case of single-sided discharge. More than 20% faster.
[0024]
Note that the film forming speed on the B surface is low under the above conditions. Therefore, this method can be suitably used when intentionally forming a thick film and a thin film. Even in this method, the angle by which the phase of the high-frequency power is shifted is not limited to 135 degrees, but varies depending on the plasma CVD apparatus used.
[0025]
The method of the present invention can be suitably used particularly for the production of a photoelectric conversion device including a polysilicon layer, for example, a solar cell module.
[0026]
FIG. 2 shows a cross-sectional view of a hybrid solar cell module including a polysilicon layer. In FIG. 2, a transparent electrode layer 12 is formed on a glass substrate 11, and separation grooves are processed by laser scribing. A pin-type amorphous silicon layer 13 and a pin-type polysilicon layer 14 are sequentially formed on the transparent electrode layer 12, and a connection groove between the transparent electrode and the back electrode is processed by laser scribing. A back electrode layer 15 is formed on these photoelectric conversion semiconductor layers, and separation grooves are processed by laser scribing.
[0027]
When the polysilicon layer 14 shown in FIG. 2 is formed, the plasma CVD apparatus shown in FIG. 1 is used, and, for example, the conditions shown in Example 1 are adopted. Can be formed into a film.
[0028]
【The invention's effect】
As described in detail above, when the method of the present invention is used, when a high-frequency power having a frequency higher than 13.56 MHz is supplied using a plasma CVD apparatus having a plurality of electrode pairs, the production of semiconductor layers on a plurality of substrates is performed. The film speed can be made uniform.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a plasma CVD apparatus used in an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a hybrid thin-film solar battery manufactured in an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Chamber 2a, 2b ... Cathode 3a, 3b ... Anode 4a, 4b ... High frequency power supply 5 ... Phase shifter 10a, 10b ... Substrate 11 ... Glass substrate 12 ... Transparent electrode layer 13 ... Amorphous silicon layer 14 ... Polysilicon layer 15 ... Back surface Electrode layer

Claims

A plurality of cathodes having substantially the same shape provided in one film forming chamber and arranged at substantially symmetrical positions, and a plurality of high frequency power sources connected to each cathode and supplying high frequency power having a frequency higher than 13.56 MHz. In forming a semiconductor layer on a plurality of substrates by decomposing a raw material gas in the film forming chamber with each anode facing each cathode using a plasma CVD apparatus having the substrate, A high-frequency power supplied from each high-frequency power source to each cathode is given a phase difference deviating from a phase difference of 0 degrees or 180 degrees so that the semiconductor layer is formed at a desired film-forming speed in FIG. A method for forming a semiconductor layer.

2. The semiconductor according to claim 1, wherein the phase of the high-frequency power supplied from each high-frequency power source to each cathode is shifted so that the difference in the deposition rate of the semiconductor layers on the plurality of substrates is within 10%. Method for forming a layer.