JP4634837B2 - High frequency package, transceiver module and radio apparatus - Google Patents

High frequency package, transceiver module and radio apparatus Download PDF

Info

Publication number
JP4634837B2
JP4634837B2 JP2005083811A JP2005083811A JP4634837B2 JP 4634837 B2 JP4634837 B2 JP 4634837B2 JP 2005083811 A JP2005083811 A JP 2005083811A JP 2005083811 A JP2005083811 A JP 2005083811A JP 4634837 B2 JP4634837 B2 JP 4634837B2
Authority
JP
Japan
Prior art keywords
frequency
signal
inner layer
signal line
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005083811A
Other languages
Japanese (ja)
Other versions
JP2005311338A (en
Inventor
浩一 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005083811A priority Critical patent/JP4634837B2/en
Priority to PCT/JP2005/005432 priority patent/WO2005093828A1/en
Priority to EP05726991.2A priority patent/EP1729340B1/en
Priority to US10/555,651 priority patent/US7336221B2/en
Publication of JP2005311338A publication Critical patent/JP2005311338A/en
Application granted granted Critical
Publication of JP4634837B2 publication Critical patent/JP4634837B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a high-frequency package with high performance of high-frequency shielding, a transceiver module, and a wireless device at a low cost by suppressing the leakage of a high-frequency component to the exterior inside the high-frequency package. <P>SOLUTION: A multilayer dielectric substrate 23 comprises: signal vias 65 connected with a terminal for bias/control signals of a high-frequency semiconductor 43 and arranged inside electromagnetic shielding members 24 and 25; signal vias 65 arranged outside the electromagnetic shielding members 24 and 25 and connected with an external terminal 51 for bias/control signals; an inner layer signal line 60 connecting these signal vias 65; an inner layer earth conductor 70 arranged in the circumference of the signal vias 65 and the inner layer signal line 60; and a plurality of ground vias 75 arranged in the circumference of the signal vias 65 and the inner layer signal line 65 on the inner layer earth conductor 70. There is provided a resistance film 80 on at least one surface of the upper and lower surfaces of the inner layer signal line 60. <P>COPYRIGHT: (C)2006,JPO&amp;NCIPI

Description

本発明は、マイクロ波帯またはミリ波帯などの高周波帯で動作する高周波半導体を搭載する高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関し、さらに詳しくは高周波半導体から発生される高周波信号の外部への漏洩を抑止することが可能な高周波パッケージ、該高周波パッケージを用いた送受信モジュールおよび無線装置に関するものである。   The present invention relates to a high-frequency package including a high-frequency semiconductor that operates in a high-frequency band such as a microwave band or a millimeter-wave band, a transmission / reception module and a wireless device using the high-frequency package, and more particularly, a high-frequency signal generated from the high-frequency semiconductor. The present invention relates to a high-frequency package capable of suppressing leakage to the outside, a transmission / reception module and a wireless device using the high-frequency package.

従来の無線装置において、例えば車載ミリ波レーダでは、ミリ波帯の電磁波を使用し、前方の車両との距離、相対速度の検知によって、クルーズコントロールや衝突不可避時のドライバーへの被害軽減などの安全性対策に適用されている。このような車載ミリ波レーダでは、送信信号を得るために、低い周波数から逓倍する方式が多いが、この場合、多くの周波数成分がモジュール内に存在するため、所望のＥＭＩ特性を満足するのが非常に困難となっている。   In conventional wireless devices, for example, in-vehicle millimeter-wave radar uses millimeter-wave electromagnetic waves and detects distance to the vehicle ahead and relative speed, thereby ensuring safety such as cruise control and mitigating damage to drivers when collisions are inevitable. It is applied to sex measures. In such an in-vehicle millimeter wave radar, in order to obtain a transmission signal, there are many methods of multiplying from a low frequency, but in this case, since many frequency components exist in the module, the desired EMI characteristics are satisfied. It has become very difficult.

車載ミリ波レーダにおいて、送受信モジュールは、通常、無線装置用の高周波半導体が搭載された高周波パッケージ、この高周波パッケージにバイアス信号および制御信号を供給する制御／インタフェース基板、および導波管プレートなどを備えて構成されるが、上記のＥＭＩ特性を満足させるために、従来は、送受信モジュール全体を金属カバーで覆うよう構成することが多い。   In an in-vehicle millimeter-wave radar, a transmission / reception module usually includes a high-frequency package on which a high-frequency semiconductor for a radio device is mounted, a control / interface board that supplies a bias signal and a control signal to the high-frequency package, a waveguide plate, and the like. However, in order to satisfy the EMI characteristics described above, conventionally, the entire transmission / reception module is often covered with a metal cover.

しかしながら、送受信モジュール全体を金属カバーで覆うように構成した場合、高価な筐体等が必要となるため、低コスト化のためにも、高周波パッケージ内で、上記のＥＭＩ特性を満足するような対策が望まれている。   However, when the entire transmission / reception module is covered with a metal cover, an expensive housing or the like is required. Therefore, measures for satisfying the above EMI characteristics in the high-frequency package are also required for cost reduction. Is desired.

特許文献１では、金属製のベース部材上に、高周波信号用集積回路部品および誘電体基板を実装し、誘電体基板上にマイクロスリップラインを形成し、これらを金属製のフレーム部材および蓋部材で覆うようにしており、ベース部材に実装される高周波信号用集積回路部品は、バイアス端子を介してバイアスが供給される。   In Patent Document 1, a high-frequency signal integrated circuit component and a dielectric substrate are mounted on a metal base member, a micro slip line is formed on the dielectric substrate, and these are formed by a metal frame member and a lid member. The high frequency signal integrated circuit component mounted on the base member is covered with a bias via a bias terminal.

特開２０００−３１８１２号公報JP 2000-31812 A

上記従来技術では、高周波パッケージを金属ベース、金属製フレーム部材、金属の蓋部材で囲むようにしているので、外部への高周波成分の漏洩はある程度は抑制されるが、バイアス端子を介して漏れる高周波成分に関しては、何の対策もされていない。このため、高周波パッケージ内の誘電体基板、バイアス端子に電磁結合した高周波信号がバイアス端子を介してそのまま外部に放射されてしまうという問題がある。   In the above prior art, since the high frequency package is surrounded by the metal base, the metal frame member, and the metal lid member, the leakage of the high frequency component to the outside is suppressed to some extent, but the high frequency component leaking through the bias terminal is limited. No measures have been taken. For this reason, there is a problem that a high frequency signal electromagnetically coupled to the dielectric substrate and the bias terminal in the high frequency package is directly radiated to the outside through the bias terminal.

本発明は、上記に鑑みてなされたものであって、外部への高周波成分の漏洩を高周波パッケージ内で抑止するようにして、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールおよび無線装置を得ることを目的とする。   The present invention has been made in view of the above, and a high-frequency package, a transmission / reception module, and a radio apparatus that are low-cost and high in high-frequency shielding performance by suppressing leakage of high-frequency components to the outside in the high-frequency package. The purpose is to obtain.

上述した課題を解決し、目的を達成するために、本発明は、高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、前記多層誘電体基板に、前記高周波半導体のバイアス／制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、前記電磁シールド部材の外側に配設され、バイアス／制御信号用の外部端子に接続される第２の信号ビアと、第１の信号ビアと第２の信号ビアを接続する内層信号線路と、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと備えるとともに、前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしている。   In order to solve the above-described problems and achieve the object, the present invention provides a high-frequency semiconductor, a multilayer dielectric substrate on which the high-frequency semiconductor is mounted on a surface ground conductor, a part of the surface layer of the multilayer dielectric substrate, and A high frequency package comprising an electromagnetic shield member covering the high frequency semiconductor, wherein the multilayer dielectric substrate is connected to a bias / control signal terminal of the high frequency semiconductor, and is disposed inside the electromagnetic shield member. A signal via, a second signal via disposed outside the electromagnetic shield member and connected to an external terminal for a bias / control signal, and an inner layer signal connecting the first signal via and the second signal via A line, an inner layer ground conductor disposed around the first signal via, the second signal via, and the inner layer signal line, and the first signal via and the second signal on the inner layer ground conductor. Together comprises a plurality of ground vias disposed around the A and inner-layer signal line, at least one surface of the upper and lower surfaces of the inner-layer signal line, so that provision of the resistive film.

この発明では、バイアス／制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス電圧あるいは制御信号は電圧降下なく通過させる。   In the present invention, since the resistive film is provided on at least one of the upper surface and the lower surface of the inner layer signal line through which the bias / control signal is transmitted, the high-frequency signal coupled to the inner layer signal line is subjected to the skin effect. And the bias voltage or control signal is allowed to pass through without a voltage drop.

この発明によれば、バイアス／制御信号用が伝送される内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしているので、内層信号線路に結合した高周波信号が表皮効果によって抵抗体で吸収されるとともに、バイアス電圧あるいは制御信号は電圧降下なく通過させることができ、これにより、安価な構成によって信号ビアあるいは内層信号線路、外部端子を経由して高周波信号が高周波パッケージの外部に放射されることを抑止することができる。   According to the present invention, since the resistance film is provided on at least one of the upper surface and the lower surface of the inner layer signal line through which the bias / control signal is transmitted, the high frequency signal coupled to the inner layer signal line is It is absorbed by the resistor due to the skin effect, and the bias voltage or control signal can be passed without voltage drop, so that high-frequency signals can be transmitted via signal vias, inner layer signal lines, and external terminals with a low cost configuration. Radiation to the outside of the package can be suppressed.

以下に、本発明にかかる高周波パッケージ、送受信モジュールおよび無線装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Hereinafter, embodiments of a high-frequency package, a transmission / reception module, and a wireless device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１〜図８に従って本発明の実施の形態１について説明する。図１は本発明を適用する無線装置を構成するレーダ装置１の機能ブロック図を示すものである。まず図１に従って、レーダ装置１の機能的な内部構成について説明する。 Embodiment 1 FIG.
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a functional block diagram of a radar apparatus 1 constituting a radio apparatus to which the present invention is applied. First, a functional internal configuration of the radar apparatus 1 will be described with reference to FIG.

このレーダ装置１は、ミリ波帯（例えば７６ＧＨｚ）の電磁波を使用し、前方の目標物（車両など）との距離および相対速度を検知する機能を有するＦＭ−ＣＷレーダである。ＦＭ−ＣＷレーダは、周波数変調された高周波信号（送信信号）を目標に照射し、目標から反射した信号（受信信号）と送信信号の周波数の差を検出し、その周波数を使って目標までの距離および相対速度を算出するものである。   The radar apparatus 1 is an FM-CW radar that uses a millimeter wave band (for example, 76 GHz) electromagnetic wave and has a function of detecting a distance and a relative speed with a target (such as a vehicle) ahead. FM-CW radar irradiates a target with a frequency-modulated high-frequency signal (transmission signal), detects the difference between the signal reflected from the target (reception signal) and the transmission signal, and uses that frequency to reach the target. The distance and relative speed are calculated.

図１において、レーダ装置１は、高周波パッケージ２、高周波パッケージ２内の各種高周波半導体素子を駆動制御する制御回路３、変調回路４を含む送受信モジュール６と、送受信アンテナが形成されたアンテナ７と、外部機器と接続されて各種信号処理を行う信号処理基板８とを備えている。   In FIG. 1, a radar apparatus 1 includes a high-frequency package 2, a control circuit 3 for driving and controlling various high-frequency semiconductor elements in the high-frequency package 2, a transmission / reception module 6 including a modulation circuit 4, an antenna 7 on which a transmission / reception antenna is formed, A signal processing board 8 that is connected to an external device and performs various signal processing is provided.

信号処理基板８に搭載された各種半導体回路デバイスは、本レーダ装置１の全体の制御を行う機能を有するとともに、送受信モジュール６から得られるビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。   Various semiconductor circuit devices mounted on the signal processing board 8 have a function of performing overall control of the radar apparatus 1 and frequency analysis such as FFT (Fast Fourier Transform) based on a video signal obtained from the transmission / reception module 6. By performing the processing, the distance to the target and the relative speed are calculated.

変調回路４は、信号処理基板８からの制御信号にあわせ、送信用の周波数変調電圧を出力する。制御回路３は、入力される制御信号（同期クロックなど）に従って動作し、高周波パッケージ２に対しバイアス電圧、ＭＭＩＣ（Monolithic Microwave IC）の制御信号、変調信号などを出力する。   The modulation circuit 4 outputs a frequency modulation voltage for transmission in accordance with the control signal from the signal processing board 8. The control circuit 3 operates in accordance with an input control signal (synchronization clock or the like), and outputs a bias voltage, an MMIC (Monolithic Microwave IC) control signal, a modulation signal, and the like to the high-frequency package 2.

高周波パッケージ２は、電圧制御発振器（ＶＣＯ）３０と、電力分配器３２と、逓倍器３３と、増幅器３４と、導波管端子などで構成される送信端子３５と、受信端子３６と、低雑音増幅器（ＬＮＡ）３８と、ミクサ（ＭＩＸ）３９とを備えている。なお、高周波パッケージ２の大きさは、例えば、１０〜４０ｍｍ角である。   The high frequency package 2 includes a voltage controlled oscillator (VCO) 30, a power distributor 32, a multiplier 33, an amplifier 34, a transmission terminal 35 including a waveguide terminal, a reception terminal 36, a low noise An amplifier (LNA) 38 and a mixer (MIX) 39 are provided. The size of the high frequency package 2 is, for example, 10 to 40 mm square.

つぎに、動作について説明する。電圧制御発振器３０は周波数変調された高周波信号を出力する。電力分配器３２は、電圧制御発振器３０の出力を２方向に電力分配する。逓倍器３３は、この電力分配器３２の一方の出力を受け、その周波数をＮ倍（Ｎ≧２の整数）に逓倍し、出力する。増幅器３４は、逓倍器３３の出力を電力増幅し、送信端子３５に向けて送信信号を出力する。この送信信号は、例えば導波管などの導波路を介してアンテナ７の送信アンテナに送られ、空間に照射される。   Next, the operation will be described. The voltage controlled oscillator 30 outputs a frequency modulated high frequency signal. The power distributor 32 distributes the output of the voltage controlled oscillator 30 in two directions. The multiplier 33 receives one output of the power distributor 32, multiplies the frequency by N times (N ≧ 2), and outputs the result. The amplifier 34 amplifies the output of the multiplier 33 and outputs a transmission signal toward the transmission terminal 35. This transmission signal is sent to the transmission antenna of the antenna 7 via a waveguide such as a waveguide, and is irradiated to the space.

アンテナ７の受信アンテナは、目標から反射してくる受信波を受信する。アンテナ７から出力された受信波は受信端子３６を介して増幅器３８に入力される。増幅器３８はアンテナ７からの出力を低雑音増幅する。ミクサ３９は、電力分配器３２から入力される高周波信号のＮ倍周波数の信号と増幅器３８の出力周波数の和及び差の周波数を有するビデオ信号を信号処理基板８に出力する。信号処理基板８は、ビデオ信号に基づいてＦＦＴ（高速フーリエ変換）等の周波数解析処理を行うことにより、目標物との距離及び相対速度などを演算する。演算された目標物との距離及び相対速度は、外部機器に送信される。   The receiving antenna of the antenna 7 receives the received wave reflected from the target. The received wave output from the antenna 7 is input to the amplifier 38 via the reception terminal 36. The amplifier 38 amplifies the output from the antenna 7 with low noise. The mixer 39 outputs to the signal processing board 8 a video signal having a frequency that is the sum and difference of the N-frequency signal of the high-frequency signal input from the power distributor 32 and the output frequency of the amplifier 38. The signal processing board 8 calculates a distance to the target, a relative speed, and the like by performing frequency analysis processing such as FFT (Fast Fourier Transform) based on the video signal. The calculated distance to the target and the relative speed are transmitted to the external device.

レーダ装置１は、送受信モジュール６と、信号処理基板８と、信号処理基板８への電源供給線、入出力信号線などを含むケーブル１３などを備えている。   The radar apparatus 1 includes a transmission / reception module 6, a signal processing board 8, a cable 13 including a power supply line to the signal processing board 8, an input / output signal line, and the like.

図２は、送受信モジュール６の構成を示す断面図である。送受信モジュール６は、図２に示すように、図１の送信端子３５，受信端子３６に接続される導波管１６が形成された導波管プレート１７を備える。導波管プレート１７の下面にはアンテナ７が接続される。また、送受信モジュール６は、導波管プレート１７の上面に搭載される高周波パッケージ２と、図１の制御回路３あるいは変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板（制御／インタフェース基板ともいう）２１とを備えている。図２においては、高周波パッケージ２の構成要素として、接地されている金属製のキャリア２２，多層誘電体基板２３およびシールリング２４、カバー２５などが示されている。   FIG. 2 is a cross-sectional view showing the configuration of the transmission / reception module 6. As shown in FIG. 2, the transmission / reception module 6 includes a waveguide plate 17 on which a waveguide 16 connected to the transmission terminal 35 and the reception terminal 36 of FIG. 1 is formed. An antenna 7 is connected to the lower surface of the waveguide plate 17. The transceiver module 6 is a module control board (control) on which the high frequency package 2 mounted on the upper surface of the waveguide plate 17 and the electronic circuit 19 constituting the control circuit 3 or the modulation circuit 4 of FIG. / Also referred to as an interface board) 21. In FIG. 2, as a component of the high-frequency package 2, a grounded metal carrier 22, a multilayer dielectric substrate 23, a seal ring 24, a cover 25, and the like are shown.

図３は高周波パッケージ２の斜視図、図４はカバーを外した状態での高周波パッケージ２の斜視図である。図において、多層誘電体基板２３の側面は棚段形状を成しており、棚段の上面には外部端子５１が形成されている。図４において、多層誘電体基板２３の上面側にはカバー２５の取り付け面Ｘ１が形成される。また、多層誘電体基板２３の上面に面してキャビティ（空洞）Ｘ２、Ｘ３が形成されている。このキャビティＸ２、Ｘ３内に、更に小さい凹形状のキャビティ４０が設けられている。キャビティ４０内には、ＭＭＩＣ３７が収容され、装着される。   FIG. 3 is a perspective view of the high-frequency package 2, and FIG. 4 is a perspective view of the high-frequency package 2 with the cover removed. In the figure, the side surface of the multilayer dielectric substrate 23 has a shelf shape, and an external terminal 51 is formed on the top surface of the shelf. In FIG. 4, an attachment surface X <b> 1 of the cover 25 is formed on the upper surface side of the multilayer dielectric substrate 23. Further, cavities X2 and X3 are formed facing the upper surface of the multilayer dielectric substrate 23. A smaller concave cavity 40 is provided in the cavities X2 and X3. In the cavity 40, the MMIC 37 is accommodated and mounted.

つぎに、図５はカバー２５を除去した状態での高周波パッケージ２を示す平面図である。図２および図５に示すように、導波管１６が形成された導波管プレート１７上には、接地されている金属製のキャリア２２と、制御回路３および変調回路４などを構成する電子回路１９などが搭載されるモジュール制御基板２１とが搭載されている。キャリア２２にも導波管２７が形成され、キャリア２２は、フランジ２８に形成されたネジ孔２６ａにネジ２６を挿入することによって導波管プレート１７に固定されている。キャリア２２上には、多層誘電体基板２３が搭載されており、この多層誘電体基板２３の中央部には、１〜複数（この場合２個）の凹部、すなわちキャビティ４０が形成されている。   Next, FIG. 5 is a plan view showing the high-frequency package 2 with the cover 25 removed. As shown in FIGS. 2 and 5, on the waveguide plate 17 on which the waveguide 16 is formed, a grounded metal carrier 22 and the electrons constituting the control circuit 3 and the modulation circuit 4 are provided. A module control board 21 on which the circuit 19 and the like are mounted is mounted. A waveguide 27 is also formed on the carrier 22, and the carrier 22 is fixed to the waveguide plate 17 by inserting a screw 26 into a screw hole 26 a formed in the flange 28. A multilayer dielectric substrate 23 is mounted on the carrier 22, and one to a plurality of (in this case, two) recesses, that is, cavities 40 are formed in the central portion of the multilayer dielectric substrate 23.

キャビティ４０の底面（上面）４１上には、図１の高周波パッケージ２内に含まれる復数の高周波半導体（ＭＭＩＣ）４３が収容されている。ここで云う高周波半導体４３は、図１の高周波パッケージ２内に含まれる電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３、増幅器３４、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９の総称である。   A repetitive high frequency semiconductor (MMIC) 43 contained in the high frequency package 2 of FIG. 1 is accommodated on the bottom surface (upper surface) 41 of the cavity 40. The high-frequency semiconductor 43 referred to here is a voltage-controlled oscillator (VCO) 30, a power divider 32, a multiplier 33, an amplifier 34, a low-noise amplifier (LNA) 38, or a mixer (MIX) included in the high-frequency package 2 of FIG. ) 39 is a general term.

図５に示すように、一方の（図示上側）キャビティ４０には、低雑音増幅器（ＬＮＡ）３８、またはミクサ（ＭＩＸ）３９などの受信系高周波半導体が収容され、他方の（図示下側）キャビティ４０には、電圧制御発振器（ＶＣＯ）３０、電力分配器３２、逓倍器３３，増幅器３４などの送信系高周波半導体が収容されている。   As shown in FIG. 5, one (upper side in the drawing) cavity 40 accommodates a receiving high-frequency semiconductor such as a low noise amplifier (LNA) 38 or a mixer (MIX) 39, and the other (lower side in the drawing) cavity. In 40, a transmission system high-frequency semiconductor such as a voltage controlled oscillator (VCO) 30, a power distributor 32, a multiplier 33, and an amplifier 34 is accommodated.

多層誘電体基板２３上には、高周波半導体４３から外部への不要放射をシールドする金属製の枠形状のシールリング２４が搭載され、さらにシールリング２４上にはカバー２５が設けられている。シールリング２４およびカバー２５によって、多層誘電体基板２３の表層の一部および高周波半導体４３を覆う電磁シールド部材を構成している。   A metal frame-shaped seal ring 24 that shields unnecessary radiation from the high-frequency semiconductor 43 to the outside is mounted on the multilayer dielectric substrate 23, and a cover 25 is provided on the seal ring 24. The seal ring 24 and the cover 25 constitute an electromagnetic shield member that covers a part of the surface layer of the multilayer dielectric substrate 23 and the high-frequency semiconductor 43.

図５に示すように、２つのキャビティ４０を画成するためのシールリング２４´には、フィードスルー４２が設けられており、上側のキャビティ４０に収容されたミクサ（ＭＩＸ）３９と下側のキャビティ４０に収容された電力分配器３２との間はフィードスルー４２およびマイクロストリップ線路４５によって接続されている。フィードスルー４２は、信号ピンあるいはマイクロストリップ線路を誘電体で覆うように構成され、これにより各キャビティ４０では気密状態を保持したまま、２つのキャビティ４０間で高周波信号が伝送される。図５において、符号４６は、マイクロストリップ−導波管変換器である。   As shown in FIG. 5, the seal ring 24 ′ for defining the two cavities 40 is provided with a feedthrough 42, and a mixer (MIX) 39 accommodated in the upper cavity 40 and a lower side are provided. The power distributor 32 accommodated in the cavity 40 is connected by a feedthrough 42 and a microstrip line 45. The feedthrough 42 is configured so as to cover the signal pin or the microstrip line with a dielectric, whereby a high frequency signal is transmitted between the two cavities 40 while keeping the airtight state in each cavity 40. In FIG. 5, reference numeral 46 is a microstrip-waveguide converter.

また、多層誘電体基板２３側には、高周波半導体４３にバイアス電圧を供給したり、あるいは高周波半導体４３との間で制御信号を入出力するための導体パッド（以下、バイアス／制御信号用パッドという）５０が設けられている。高周波半導体４３側にも、導体パッド（バイアス／制御信号用端子）４９が設けられている。バイアス／制御信号用パッド５０と高周波半導体４３の導体パッド４９との間、あるいは高周波半導体４３とマイクロストリップ線路４５との間などは、金などで構成されるワイヤ４４によってワイヤボンディング接続されている。なお、ワイヤ４４による接続に代えて、金属バンプあるいはリボンによってこれらの接続をとるようにしてもよい。   Further, a conductor pad (hereinafter referred to as a bias / control signal pad) for supplying a bias voltage to the high frequency semiconductor 43 or inputting / outputting a control signal to / from the high frequency semiconductor 43 is provided on the multilayer dielectric substrate 23 side. ) 50 is provided. A conductor pad (bias / control signal terminal) 49 is also provided on the high-frequency semiconductor 43 side. Between the bias / control signal pad 50 and the conductor pad 49 of the high-frequency semiconductor 43, or between the high-frequency semiconductor 43 and the microstrip line 45, wire bonding connection is made by a wire 44 made of gold or the like. In addition, it may replace with the connection by the wire 44, and you may make it take these connections by a metal bump or a ribbon.

シールリング２４の外側の多層誘電体基板２３上には、外部端子５１が設けられている。外部端子５１は、図６に示すように、多層誘電体基板２３内に形成された信号ビア６５（信号スルーホール）及び内層信号線路６０を介してシールリング２４の内側の多層誘電体基板２３上に設けられたバイアス／制御信号用パッド５０と電気的に接続されている。これらの外部端子５１は、図２に示すように、ワイヤ４１を介してモジュール制御基板２１上に形成された外部端子５２などに接続されている。   An external terminal 51 is provided on the multilayer dielectric substrate 23 outside the seal ring 24. As shown in FIG. 6, the external terminal 51 is formed on the multilayer dielectric substrate 23 inside the seal ring 24 via the signal via 65 (signal through hole) formed in the multilayer dielectric substrate 23 and the inner layer signal line 60. Are electrically connected to a bias / control signal pad 50 provided in the circuit. These external terminals 51 are connected to external terminals 52 formed on the module control board 21 via wires 41 as shown in FIG.

ここで、図２に示すように、内層信号線路６０には、線路の上面または下面に抵抗膜８０が付着されており、この抵抗膜８０によって、内層信号線路６０を介した高周波信号（不要波）の外部への漏洩を抑制するようにしている。この抵抗膜８０に関しては、本発明の要部であり、後で詳述する。   Here, as shown in FIG. 2, the inner layer signal line 60 has a resistance film 80 attached to the upper surface or the lower surface of the line, and the resistance film 80 causes a high-frequency signal (unnecessary wave) via the inner layer signal line 60 to be formed. ) To the outside. The resistance film 80 is a main part of the present invention and will be described in detail later.

図６は、高周波パッケージ２の多層誘電体基板２３内のビア構造（スルーホール構造）を詳細に示す図である。図６においては、バイアス／制御信号用ビア（以下信号ビアという）６５は、白抜きで示し、グランドビア７５はハッチング付きで示している。この場合、多層誘電体基板２３は、多層誘電体基板２３の第１層の中央部が削除されることによって、キャビティ４０が形成されている。キャビティ４０の底面、すなわち第３層の表面には、表層接地導体としてのグランド面５３が形成されており、このグランド面５３に半田または導電性接着剤５４を介して高周波半導体４３が搭載される。高周波半導体４３の下に配置されるグランド面５３には、グランド面５３およびキャリア２２間を接続する複数のグランドビア７５ａが設けられている。   FIG. 6 is a diagram showing in detail the via structure (through-hole structure) in the multilayer dielectric substrate 23 of the high-frequency package 2. In FIG. 6, bias / control signal vias (hereinafter referred to as signal vias) 65 are shown in white, and ground vias 75 are shown in hatching. In this case, the multilayer dielectric substrate 23 has the cavity 40 formed by deleting the central portion of the first layer of the multilayer dielectric substrate 23. A ground surface 53 as a surface layer ground conductor is formed on the bottom surface of the cavity 40, that is, the surface of the third layer, and the high frequency semiconductor 43 is mounted on the ground surface 53 via solder or a conductive adhesive 54. . A plurality of ground vias 75 a that connect between the ground surface 53 and the carrier 22 are provided on the ground surface 53 disposed under the high-frequency semiconductor 43.

キャビティ４０の側壁（多層誘電体基板２３の第１層の側壁面）５５は、この場合、誘電体が露出された状態にある。多層誘電体基板２３の第１層の表層（上面層）には、１〜複数のバイアス／制御信号用パッド５０が設けられているが、これらバイアス／制御信号用パッド５０の周囲の誘電体が露出された部分５６以外は、表層接地導体としてのグランドパターン５７が形成されており、表層を介して多層誘電体基板２３の内部に高周波信号が進入することを防止している。   In this case, the side wall 55 (the side wall surface of the first layer of the multilayer dielectric substrate 23) 55 of the cavity 40 is in a state where the dielectric is exposed. The surface layer (upper surface layer) of the first layer of the multilayer dielectric substrate 23 is provided with one to a plurality of bias / control signal pads 50. The dielectric around the bias / control signal pads 50 is Except for the exposed portion 56, a ground pattern 57 is formed as a surface layer ground conductor to prevent a high frequency signal from entering the multilayer dielectric substrate 23 through the surface layer.

多層誘電体基板２３の第１層におけるシールリング２４の直下近傍には、高周波半導体４３から発生する高周波成分をシールドするためのＲＦシールドビア７５ｂが設けられている。なお、ＲＦシールドビア７５ｂは、紙面に垂直な方向にも複数個並べられている。多層誘電体基板２３の第１層中で、キャビティ４０の側壁５５からＲＦシールドビア７５ｂが設けられている箇所までの領域をキャビティ側縁部７１と呼称する。また、キャビティ側縁部７１の表層に設けられるグランドパターン５７を側縁部表層グランドパターンと呼ぶこととする。ＲＦシールドビア７５ｂは、側縁部表層グランドパターン５７および多層誘電体基板２３の内層に形成された内層接地導体７０に接続されている。   An RF shield via 75 b for shielding a high frequency component generated from the high frequency semiconductor 43 is provided in the vicinity of the first layer of the multilayer dielectric substrate 23 immediately below the seal ring 24. A plurality of RF shield vias 75b are also arranged in a direction perpendicular to the paper surface. In the first layer of the multilayer dielectric substrate 23, a region from the side wall 55 of the cavity 40 to a place where the RF shield via 75 b is provided is referred to as a cavity side edge portion 71. The ground pattern 57 provided on the surface layer of the cavity side edge portion 71 is referred to as a side edge surface layer ground pattern. The RF shield via 75 b is connected to the side edge surface ground pattern 57 and the inner layer ground conductor 70 formed in the inner layer of the multilayer dielectric substrate 23.

シールリング２４の内側に配置されるバイアス／制御信号用パッド５０は、１〜複数の信号ビア６５および１〜複数の内層信号線路６０を介してシールリング２４の外側に配置される外部端子５１と接続されている。信号ビア６５の周囲には、誘電体を挟んで複数のグランドビア７５ｃが配されており、これら複数のグランドビア７５ｃによって信号ビア７５からの電界をシールドしている。   The bias / control signal pad 50 disposed inside the seal ring 24 includes an external terminal 51 disposed outside the seal ring 24 via one to a plurality of signal vias 65 and one to a plurality of inner layer signal lines 60. It is connected. Around the signal via 65, a plurality of ground vias 75c are arranged with a dielectric interposed therebetween, and the electric field from the signal via 75 is shielded by the plurality of ground vias 75c.

図６においては、内層接地導体７０を簡略化して示しているが、内層接地導体は７０は、基本的には、図７−１〜図７−４および図８に示すように、ベタグランド層として全ての層間に設けられている。   In FIG. 6, the inner layer ground conductor 70 is shown in a simplified manner. However, the inner layer ground conductor 70 is basically a solid ground layer as shown in FIGS. 7-1 to 7-4 and FIG. As shown in FIG.

図７−１〜図７−４は、図６において左側に配置された２つの信号ビア６５の周辺の様子を各層間において示したものである。図７−１（面Ａ）は第１層と第２層との間の状況を示すもので、図７−２（面Ｂ）は第３層と第４層との間の状況を示すもので、図７−３（面Ｃ）は、第４層と第５層との間の状況を示すもので、図７−４（面Ｄ）は、第５層とキャリア２２との間の状況を示すものである。   FIGS. 7-1 to 7-4 show the situation around the two signal vias 65 arranged on the left side in FIG. 6 between the respective layers. FIG. 7-1 (Surface A) shows the situation between the first layer and the second layer, and FIG. 7-2 (Surface B) shows the situation between the third layer and the fourth layer. 7-3 (surface C) shows the situation between the fourth layer and the fifth layer, and FIG. 7-4 (surface D) shows the situation between the fifth layer and the carrier 22. Is shown.

図７−１（面Ａ）および図７−２（面Ｂ）においては、２つの信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５および内層接地導体７０が配置されている。図７−３（面Ｃ）においては、２つの信号ビア６５と、これら２つの信号ビア６５間を接続する内層信号線路６０とが配置されており、これら信号ビア６５および内層信号線路６０の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。さらに、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されており、また内層信号線路６０には、先端開放線路８３が形成されている。図７−４（面Ｄ）においては、信号ビア６５および内層信号線路６０が配置されておらず、グランドビア７５および内層接地導体７０のみが配置されている。   In FIG. 7-1 (surface A) and FIG. 7-2 (surface B), a plurality of ground vias 75 and inner-layer ground conductors 70 are arranged around two signal vias 65 with a dielectric 61 interposed therebetween. Yes. In FIG. 7-3 (surface C), two signal vias 65 and an inner layer signal line 60 connecting the two signal vias 65 are arranged, and around these signal vias 65 and the inner layer signal line 60. A plurality of ground vias 75 and an inner layer ground conductor 70 are arranged with the dielectric 61 interposed therebetween. Further, a resistance film 80 for suppressing leakage of high frequency components to the outside is attached to the inner layer signal line 60, and a tip open line 83 is formed on the inner layer signal line 60. In FIG. 7-4 (surface D), the signal via 65 and the inner layer signal line 60 are not disposed, and only the ground via 75 and the inner layer ground conductor 70 are disposed.

図８は、任意の層の配線パターンの一例を示すものである。図８に示すように、信号ビア６５の周りには、誘電体６１を挟んで複数のグランドビア７５さらには内層接地導体７０が配置されている。また、内層信号線路６０が存在する箇所では、信号ビア６５に接続された内層信号線路６０の周囲には、誘電体６１を挟んで、複数のグランドビア７５さらには内層接地導体７０が配置されている。図８においても、内層信号線路６０には、外部への高周波成分の漏洩を抑制するための抵抗膜８０が付着されている。   FIG. 8 shows an example of a wiring pattern of an arbitrary layer. As shown in FIG. 8, a plurality of ground vias 75 and an inner layer ground conductor 70 are disposed around the signal via 65 with a dielectric 61 interposed therebetween. Further, at the location where the inner layer signal line 60 exists, a plurality of ground vias 75 and further an inner layer ground conductor 70 are arranged around the inner layer signal line 60 connected to the signal via 65 with the dielectric 61 interposed therebetween. Yes. Also in FIG. 8, the inner layer signal line 60 is attached with a resistance film 80 for suppressing leakage of high frequency components to the outside.

ここで、図２〜図８に示す本高周波パッケージ２は、以下に示す２つの特徴的な構成（ａ）、（ｂ）を備えている。   Here, the high frequency package 2 shown in FIGS. 2 to 8 includes the following two characteristic configurations (a) and (b).

（ａ）図２，図６〜図８に示すように、内層信号線路６０の上面および下面のうちの少なくとも一方の面に、抵抗膜８０を設ける。これにより、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して進入して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を表皮効果により抵抗体で吸収させるとともに、バイアス用のＤＣ電圧あるいは制御信号用の低中周波信号は電圧降下なく通過させる。このような構成により、信号ビア６５あるいは内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止する。   (A) As shown in FIGS. 2 and 6 to 8, a resistance film 80 is provided on at least one of the upper surface and the lower surface of the inner layer signal line 60. As a result, the high frequency signal entering through the dielectric 56 around the side wall 55 of the cavity 40 or the bias / control signal pad 50 and coupled to the signal via 65 or the inner signal line 60 is absorbed by the resistor by the skin effect. At the same time, the DC voltage for bias or the low / medium frequency signal for control signal is passed without voltage drop. With such a configuration, a high frequency signal is prevented from being radiated to the outside of the high frequency package 2 via the signal via 65 or the inner layer signal line 60 and the external terminal 51.

（ｂ）キャビティ側縁部７１における側壁５５の近傍に、複数のグランドビア（側壁グランドビアともいう）８１が側壁５５に沿った方向（図６の紙面に垂直な方向、以下、奥行き方向という）に並べられて形成される１列の側壁グランドビア列８２を設ける。そして、この側壁グランドビア列８２と、信号ビア６５を挟んで最短距離にあるＲＦシールドビア列８４（信号ビアから最短距離にあるＲＦシールドビア７５ｂからなるビア列）との間隔を、高周波パッケージ２内にて使用する高周波信号の実効波長λgの１／２未満の値として設定している。また、各グランドビア列８２，８４における各グランドビアの隣接間隔もλg／２未満の値として設定している。これにより、キャビティ４０の側壁５５への高周波信号の進入を抑圧するとともに、高周波信号の奥行き方向への通過を抑圧する。このため、キャビティ側縁部７１内に高周波成分が結合することを抑圧することができ、たとえバイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して高周波信号が多層誘電体基板２３内に進入したとしても、奥行き方向への通過量が小さくなるため、信号ビア６５あるいは内層信号線路６０への高周波信号の結合を抑圧することができる。したがって、これら信号ビア６５、内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることを抑止することができる。   (B) A direction in which a plurality of ground vias (also referred to as side wall ground vias) 81 are along the side wall 55 in the vicinity of the side wall 55 at the cavity side edge portion 71 (a direction perpendicular to the paper surface of FIG. 6, hereinafter referred to as a depth direction). One side wall ground via row 82 formed side by side is provided. The interval between the side wall ground via row 82 and the RF shield via row 84 (the via row composed of the RF shield via 75b that is the shortest distance from the signal via) that is the shortest distance across the signal via 65 is set as the high frequency package 2. It is set as a value less than 1/2 of the effective wavelength λg of the high-frequency signal used in the inside. In addition, the distance between adjacent ground vias in each of the ground via rows 82 and 84 is also set to a value less than λg / 2. This suppresses the high-frequency signal from entering the side wall 55 of the cavity 40 and suppresses the passage of the high-frequency signal in the depth direction. For this reason, it is possible to suppress the high-frequency component from being coupled into the cavity side edge portion 71, and the high-frequency signal can be suppressed through the dielectric 56 around the bias / control signal pad 50, the side wall 55 of the cavity 40, and the like. Even if the light enters the multilayer dielectric substrate 23, the amount of passage in the depth direction is small, so that coupling of high-frequency signals to the signal via 65 or the inner layer signal line 60 can be suppressed. Therefore, it is possible to prevent the high frequency signal from being radiated to the outside of the high frequency package 2 through the signal via 65, the inner layer signal line 60, and the external terminal 51.

なお、高周波パッケージ２は次のような特徴（ｃ）を兼ね備えていてもよい。
（ｃ）図６および図７−３に示すように、内層信号線路６０には、先端開放線路８３を設ける。このような先端開放線路８３を設けるようにしているので、キャビティ４０の側壁５５あるいはバイアス／制御信号用パッド５０の周囲の誘電体５６を介して信号ビア６５あるいは内層信号線路６０に結合した高周波信号を先端開放線路８３の箇所で反射することができ、これにより高周波信号が先端開放線路８３より先まで通過することを抑圧し、外部端子５１を介した外部への高周波成分の漏洩を抑止することができる。 The high frequency package 2 may also have the following feature (c).
(C) As shown in FIGS. 6 and 7-3, the inner layer signal line 60 is provided with an open end line 83. Since such an open end line 83 is provided, the high frequency signal coupled to the signal via 65 or the inner layer signal line 60 through the dielectric 56 around the side wall 55 of the cavity 40 or the bias / control signal pad 50. Can be reflected at the position of the open-ended line 83, thereby suppressing the high-frequency signal from passing beyond the open-ended line 83 and suppressing leakage of high-frequency components to the outside via the external terminal 51. Can do.

このように、本高周波パッケージ２においては、上記した特徴的な構成（ａ）、（ｂ）を備えることにより、本高周波パッケージ２における高周波信号の外部への放射を抑制するようにしている。   As described above, the high-frequency package 2 includes the above-described characteristic configurations (a) and (b), thereby suppressing the emission of high-frequency signals to the outside in the high-frequency package 2.

つぎに、本発明の要部である上記した特徴的な構成（ａ）について、詳述する。多層誘電体基板２３内には、例えば、バイアス／制御信号用パッド５０の周囲の誘電体５６さらにはキャビティ４０の側壁５５などを介して高周波半導体４３からの高周波成分が進入して、信号ビア６５あるいは内層信号線路６０に電磁結合して、これら内層信号線路６０、信号ビア６５、外部端子５１を介して高周波パッケージ２の外部に出ようとする。   Next, the above-described characteristic configuration (a) which is a main part of the present invention will be described in detail. The high frequency component from the high frequency semiconductor 43 enters the multilayer dielectric substrate 23 through, for example, the dielectric 56 around the bias / control signal pad 50 and the side wall 55 of the cavity 40, and the signal via 65. Alternatively, it is electromagnetically coupled to the inner layer signal line 60 and tries to go out of the high frequency package 2 through the inner layer signal line 60, the signal via 65, and the external terminal 51.

しかし、本高周波パッケージ２においては、図６〜図８に示すように、内層信号線路６０の上面のみ、あるいは下面のみ、あるいは両面に高抵抗の抵抗膜８０を塗布、付着するようにしている。したがって、信号ビア６５あるいは内層信号線路６０に高周波成分が電磁結合したとしても、これら高周波成分は表皮効果により、内層信号線路６０の表面側に形成された抵抗膜８０を流れ、抵抗膜８０で吸収される。したがって、内層信号線路６０に進入した高周波成分は、抵抗膜８０の先まで通過することができなくなり、これにより外部端子５１を介したパッケージ外部への高周波成分の漏洩を抑止することができる。なお、内層信号線路６０を通過させる必要があるバイアス用のＤＣ電圧あるいは制御信号用の低中周波信号は、内層信号線路６０の表層の抵抗膜８０を流れるわけではないので、内層信号線路６０を電圧降下なく通過させることができる。   However, in the high-frequency package 2, as shown in FIGS. 6 to 8, a high-resistance resistance film 80 is applied and adhered only to the upper surface, only the lower surface, or both surfaces of the inner layer signal line 60. Therefore, even if high frequency components are electromagnetically coupled to the signal via 65 or the inner layer signal line 60, these high frequency components flow through the resistance film 80 formed on the surface side of the inner layer signal line 60 due to the skin effect and are absorbed by the resistance film 80. Is done. Therefore, the high frequency component that has entered the inner layer signal line 60 cannot pass to the tip of the resistance film 80, thereby suppressing leakage of the high frequency component to the outside of the package via the external terminal 51. Note that a DC voltage for bias that needs to pass through the inner layer signal line 60 or a low / medium frequency signal for control signal does not flow through the resistance film 80 on the surface layer of the inner layer signal line 60. It can be passed without voltage drop.

このように、内層信号線路６０に抵抗膜８０を形成するようにしているので、高周波信号は表皮効果によって抵抗膜８０で吸収されるようになり、これにより高周波パッケージ単体で、高周波信号の放射レベルの抑圧を行うことができる。   As described above, since the resistance film 80 is formed on the inner layer signal line 60, the high-frequency signal is absorbed by the resistance film 80 due to the skin effect. Can be suppressed.

なお、抵抗膜８０は、内層信号線路６０の全長に亘って形成するようにしてもよいし、図８に示すように、内層信号線路６０の信号入力側、あるいは信号出力側、あるいは信号入出力側などの一部に接着するようにしてもよい。   The resistance film 80 may be formed over the entire length of the inner layer signal line 60, or as shown in FIG. 8, the signal input side, the signal output side, or the signal input / output of the inner layer signal line 60 You may make it adhere | attach to some parts, such as a side.

信号入力側とは、内層信号線路６０において、バイアス／制御信号用パッド５０側に接続された信号ビア６５に近い方の領域をいい、信号出力側とは、内層信号線路６０において、外部端子５１側に接続された信号ビア６５に近い方の領域をいっている。抵抗膜８０を信号入力側に配した場合は、高周波信号の外部への漏れを入口で抑えることができ、パッケージ内層への高周波信号の拡散を防ぐことができる。また、抵抗膜８０を信号出力側に配した場合は、高周波信号の外部への漏れを出口で抑えることができ、確実に高周波信号の漏れを抑えることができる。また、抵抗膜８０を一部に塗布する場合は、塗布材の削減効果があるとともに、塗布材と隣接線路との短絡を防ぐようにマスク処理したり、レジストを余計に塗布したり、線路間隔を精密に制御して配線パターンを作ったりする煩雑な手間を軽減することができるという効果もある。   The signal input side is a region closer to the signal via 65 connected to the bias / control signal pad 50 side in the inner layer signal line 60, and the signal output side is the external terminal 51 in the inner layer signal line 60. The region closer to the signal via 65 connected to the side is entered. When the resistance film 80 is arranged on the signal input side, leakage of the high frequency signal to the outside can be suppressed at the entrance, and diffusion of the high frequency signal to the inner layer of the package can be prevented. Further, when the resistance film 80 is disposed on the signal output side, leakage of the high frequency signal to the outside can be suppressed at the outlet, and leakage of the high frequency signal can be reliably suppressed. In addition, when the resistance film 80 is applied to a part, it has an effect of reducing the coating material, and is masked so as to prevent a short circuit between the coating material and the adjacent line, or an extra resist is applied, There is also an effect that it is possible to reduce the troublesome work of making a wiring pattern by precisely controlling the above.

このようにこの実施の形態１によれば、上記した特徴的な構成（ａ）、（ｂ）を備えるようにしており、高周波パッケージ２の内部で高周波成分のシールド処理を確実に行うことができ、これにより高周波パッケージの外部への高周波成分の漏洩を確実に抑圧する事ができる。したがって、低コストで高周波シールド性能の高い高周波パッケージ、送受信モジュールさらには無線装置を実現することができる。   As described above, according to the first embodiment, the above-described characteristic configurations (a) and (b) are provided, and high-frequency component shielding processing can be reliably performed inside the high-frequency package 2. As a result, leakage of high frequency components to the outside of the high frequency package can be reliably suppressed. Accordingly, it is possible to realize a high-frequency package, a transmission / reception module, and a wireless device with high cost and high-frequency shielding performance.

なお、上記実施の形態１では、多層誘電体基板２３内に形成したキャビティ４０内に高周波半導体４３を収容する構成の高周波パッケージ２に本発明を適用するようにしたが、本発明は、キャビティ４０を持たない多層誘電体基板２３の表層に高周波半導体４３を搭載するような構成の高周波パッケージ２にも適用することができる。   In the first embodiment, the present invention is applied to the high-frequency package 2 having a configuration in which the high-frequency semiconductor 43 is accommodated in the cavity 40 formed in the multilayer dielectric substrate 23. The present invention can also be applied to the high-frequency package 2 having a configuration in which the high-frequency semiconductor 43 is mounted on the surface layer of the multilayer dielectric substrate 23 having no.

実施の形態２．
この発明の実施の形態２を図９にしたがって説明する。実施の形態３は、フリップチップ実装の高周波半導体（ＭＭＩＣ）９０を搭載する高周波パッケージ９１に、本発明を適用するようにしている。 Embodiment 2. FIG.
A second embodiment of the present invention will be described with reference to FIG. In the third embodiment, the present invention is applied to a high frequency package 91 on which a flip chip mounted high frequency semiconductor (MMIC) 90 is mounted.

図９に示すフリップチップ実装の高周波半導体９０は、その底面に多数のバンプ９２を有しており、これらバンプ９２を介して高周波半導体９０と多層誘電体基板２３との間を接続する。９２ａは信号バンプ、９２ｂはグランドバンプである。   The flip-chip mounted high-frequency semiconductor 90 shown in FIG. 9 has a large number of bumps 92 on the bottom surface, and the high-frequency semiconductor 90 and the multilayer dielectric substrate 23 are connected via the bumps 92. 92a is a signal bump, and 92b is a ground bump.

接地されたキャリア２２上には、多層誘電体基板２３が形成されている。多層誘電体基板２３上には、前述のシールリング２４およびカバー２５が形成されており、これらシールリング２４およびカバー２５によって高周波半導体９０がシールドされている。高周波半導体９０は、多層誘電体基板２３の表層に設けられた導体パッド９４にフリップチップ実装される。多層誘電体基板２３の各層には、実施の形態１で示した図６の高周波パッケージ２と同様、表層接地導体９３、内層接地導体７０および内層信号線路６０が適宜形成されており、内層接地導体７０、表層接地導体９３およびキャリア２２などの間をグランドビア７５で接続している。また信号バンプ９２ａと外部端子５１との間は、信号ビア６５および内層信号線路６０によって接続されている。   A multilayer dielectric substrate 23 is formed on the grounded carrier 22. The above-described seal ring 24 and cover 25 are formed on the multilayer dielectric substrate 23, and the high-frequency semiconductor 90 is shielded by the seal ring 24 and cover 25. The high-frequency semiconductor 90 is flip-chip mounted on a conductor pad 94 provided on the surface layer of the multilayer dielectric substrate 23. Similar to the high-frequency package 2 of FIG. 6 shown in the first embodiment, a surface layer ground conductor 93, an inner layer ground conductor 70, and an inner layer signal line 60 are appropriately formed on each layer of the multilayer dielectric substrate 23. 70, the surface ground conductor 93 and the carrier 22 are connected by a ground via 75. The signal bump 92 a and the external terminal 51 are connected by a signal via 65 and an inner layer signal line 60.

この実施の形態２においても、内層信号線路６０の信号入力側に抵抗膜８０ａを形成し、内層信号線路６０の信号出力側に抵抗膜８０ｂを形成するようにしており、高周波信号は表皮効果によって抵抗膜８０ａ，８０ｂで吸収される。したがって、信号ビア６５あるいは内層信号線路６０、外部端子５１を経由して高周波信号が高周波パッケージ２の外部に放射されることが抑止される。   Also in the second embodiment, the resistance film 80a is formed on the signal input side of the inner layer signal line 60 and the resistance film 80b is formed on the signal output side of the inner layer signal line 60, and the high frequency signal is generated by the skin effect. It is absorbed by the resistance films 80a and 80b. Therefore, the high frequency signal is prevented from being radiated to the outside of the high frequency package 2 via the signal via 65 or the inner layer signal line 60 and the external terminal 51.

以上のように、本発明にかかる高周波パッケージ、送受信モジュールおよび無線装置は、ミリ波帯、マイクロ波帯の電磁波を用いた無線装置に使用し、その低価格化に有用である。   As described above, the high-frequency package, the transmission / reception module, and the wireless device according to the present invention are used for a wireless device that uses electromagnetic waves in the millimeter wave band and the microwave band, and are useful for reducing the price.

この発明を適用するＦＭ−ＣＷレーダの機能ブロック図である。It is a functional block diagram of FM-CW radar to which this invention is applied. 送受信モジュールの構成を示す断面図である。It is sectional drawing which shows the structure of a transmission / reception module. 実施の形態１の高周波パッケージの斜視図である。1 is a perspective view of a high frequency package according to Embodiment 1. FIG. 実施の形態１の高周波パッケージのカバーを外した状態の斜視図である。It is a perspective view of the state where the cover of the high frequency package of Embodiment 1 was removed. 実施の形態１の高周波パッケージの平面図である。FIG. 3 is a plan view of the high frequency package according to the first embodiment. 実施の形態１の高周波パッケージの多層誘電体基板のビア構造を詳細に示す断面図である。FIG. 3 is a cross-sectional view showing in detail a via structure of the multilayer dielectric substrate of the high frequency package of the first embodiment. 図６の多層誘電体基板の面Ａの状態を示す図である。It is a figure which shows the state of the surface A of the multilayer dielectric substrate of FIG. 図６の多層誘電体基板の面Ｂの状態を示す図である。It is a figure which shows the state of the surface B of the multilayer dielectric substrate of FIG. 図６の多層誘電体基板の面Ｃの状態を示す図である。It is a figure which shows the state of the surface C of the multilayer dielectric substrate of FIG. 図６の多層誘電体基板の面Ｄの状態を示す図である。It is a figure which shows the state of the surface D of the multilayer dielectric substrate of FIG. 内層信号線路、内層接地導体、グランドビア、信号ビアなどの配置パターン例を示す平面図である。It is a top view which shows the example of arrangement | positioning patterns, such as an inner layer signal track | line, an inner layer ground conductor, a ground via, and a signal via. 実施の形態２の高周波パッケージを示す断面図である。FIG. 6 is a cross-sectional view showing a high-frequency package according to a second embodiment.

符号の説明Explanation of symbols

１ 無線装置
２，２´，９１ 高周波パッケージ
３ 制御回路
４ 変調回路
６ 送受信モジュール
７ アンテナ
８ 信号処理基板
１０ ケーシング
１２ レドーム
１３ ケーブル
１４ コネクタ
１６ 導波管
１７ 導波管プレート
２１ モジュール制御基板
２２ キャリア
２３ 多層誘電体基板
２４ シールリング
２５ カバー
２７ 導波管
３０ 電圧制御発振器
３２ 電力分配器
３３ 逓倍器
３５ 送信導波管端子
３６ 受信導波管端子
３７ ＭＭＩＣ
３９ ミクサ
４０ キャビティ
４１，４４ ワイヤ
４２ フィードスルー
４３，６６ 高周波半導体
４５ マイクロストリップ線路
５０ バイアス／制御信号用パッド
５１，５２ 外部端子
５３ グランド面
５５ 側壁
５６，６１ 誘電体
５７ 側縁部表層グランドパターン
６０ 内層信号線路
６５ 信号ビア
６５ 内層信号線路
７０ 内層接地導体
７１ キャビティ側縁部
８０，８０ａ，８０ｂ 抵抗膜
８１ 側壁グランドビア
８２ 側壁グランドビア列
８３ 先端開放線路
８４ グランドビア列（シールドビア列）
９０ 高周波半導体
９２ バンプ DESCRIPTION OF SYMBOLS 1 Radio | wireless apparatus 2,2 ', 91 High frequency package 3 Control circuit 4 Modulation circuit 6 Transmission / reception module 7 Antenna 8 Signal processing board 10 Casing 12 Radome 13 Cable 14 Connector 16 Waveguide 17 Waveguide plate 21 Module control board 22 Carrier 23 Multilayer dielectric substrate 24 Seal ring 25 Cover 27 Waveguide 30 Voltage controlled oscillator 32 Power divider 33 Multiplier 35 Transmitting waveguide terminal 36 Receiving waveguide terminal 37 MMIC
39 Mixer 40 Cavity 41, 44 Wire 42 Feedthrough 43, 66 High-frequency semiconductor 45 Microstrip line 50 Bias / control signal pad 51, 52 External terminal 53 Ground surface 55 Side wall 56, 61 Dielectric 57 Side edge surface ground pattern 60 Inner layer signal line 65 Signal via 65 Inner layer signal line 70 Inner layer ground conductor 71 Cavity side edge 80, 80a, 80b Resistive film 81 Side wall ground via 82 Side wall ground via row 83 Open end line 84 Ground via row (shield via row)
90 High frequency semiconductor 92 Bump

Claims (7)

高周波半導体と、この高周波半導体を表層接地導体に載置する多層誘電体基板と、この多層誘電体基板の表層の一部および前記高周波半導体を覆う電磁シールド部材とを備える高周波パッケージにおいて、
前記多層誘電体基板に、
前記高周波半導体のバイアス用または制御信号用端子に接続され、前記電磁シールド部材の内側に配設される第１の信号ビアと、
前記電磁シールド部材の外側に配設され、バイアス用または制御信号用の外部端子に接続される第２の信号ビアと、
第１の信号ビアと第２の信号ビアを接続する内層信号線路と、
前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される内層接地導体と、
前記内層接地導体上であって、前記第１の信号ビア、第２の信号ビアおよび内層信号線路の周囲に配される複数のグランドビアと、
を備えるとともに、
前記内層信号線路の上面および下面のうちの少なくとも一方の面に、抵抗膜を設けるようにしたことを特徴とする高周波パッケージ。 In a high-frequency package comprising a high-frequency semiconductor, a multilayer dielectric substrate on which the high-frequency semiconductor is placed on a surface ground conductor, and a part of the surface layer of the multilayer dielectric substrate and an electromagnetic shield member that covers the high-frequency semiconductor,
The multilayer dielectric substrate;
A first signal via connected to the bias or control signal terminal of the high-frequency semiconductor and disposed inside the electromagnetic shield member;
A second signal via disposed outside the electromagnetic shield member and connected to an external terminal for bias or control signal;
An inner signal line connecting the first signal via and the second signal via;
An inner layer ground conductor disposed around the first signal via, the second signal via, and the inner layer signal line;
A plurality of ground vias on the inner layer ground conductor and disposed around the first signal via, the second signal via and the inner layer signal line;
With
A high-frequency package, wherein a resistance film is provided on at least one of an upper surface and a lower surface of the inner signal line. 前記抵抗膜は、内層信号線路における第１の信号ビア側の近傍に設けることを特徴とする請求項１に記載の高周波パッケージ。   The high frequency package according to claim 1, wherein the resistance film is provided in the vicinity of the first signal via side in the inner layer signal line. 前記抵抗膜は、内層信号線路における第２の信号ビア側の近傍に設けることを特徴とする請求項１に記載の高周波パッケージ。   The high frequency package according to claim 1, wherein the resistance film is provided in the vicinity of the second signal via side in the inner layer signal line. 前記多層誘電体基板は、底面に接地導体が形成されてこの底面に高周波半導体が載置されるキャビティを有し、
前記第１の信号ビアは導体パッドに接続され、この導体パッドが前記高周波半導体の前記バイアス用または制御信号用端子にワイヤで接続され、
前記バイアス用または制御信号用の外部端子は、外部基板とワイヤで接続されていることを特徴とする請求項１〜３のいずれか一つに記載の高周波パッケージ。 The multilayer dielectric substrate has a cavity in which a ground conductor is formed on a bottom surface and a high-frequency semiconductor is placed on the bottom surface,
Said first signal via being connected to the conductor pads, the contact pads are connected by wire to the bias or control signal terminal of the high-frequency semiconductor,
The high frequency package according to any one of claims 1 to 3, wherein the external terminal for bias or control signal is connected to an external substrate with a wire. 前記複数のグランドビアの隣接間隔は、前記高周波半導体で使用する高周波信号の実効波長の略１／２未満であることを特徴とする請求項１〜４のいずれか一つに記載の高周波パッケージ。   5. The high frequency package according to claim 1, wherein an interval between the plurality of ground vias is less than about ½ of an effective wavelength of a high frequency signal used in the high frequency semiconductor. 請求項１〜５のいずれか一つに記載の高周波パッケージであって、前記高周波半導体は、周波数変調された送信波を送信処理する送信系回路および目標から反射してくる受信波を受信処理する受信系回路を備える高周波パッケージと、
高周波パッケージとの前記高周波半導体との間で送信波および受信波を入出力する導波管端子と、
高周波パッケージの高周波半導体にバイアス信号を供給し、高周波半導体との間で制御信号を授受し、高周波半導体から出力される送信波を変調制御する外部基板と、
を備えることを特徴とする送受信モジュール。 6. The high-frequency package according to claim 1, wherein the high-frequency semiconductor receives and processes a reception wave reflected from a transmission circuit for transmitting and processing a frequency-modulated transmission wave and a target. A high-frequency package including a receiving circuit; and
A waveguide terminal for inputting and outputting a transmission wave and a reception wave between the high-frequency package and the high-frequency semiconductor;
An external substrate for supplying a bias signal to the high-frequency semiconductor of the high-frequency package, transmitting and receiving a control signal to and from the high-frequency semiconductor, and modulating and controlling a transmission wave output from the high-frequency semiconductor;
A transmission / reception module comprising: 請求項６に記載の送受信モジュールと、
前記送受信モジュールの導波管端子を介して入出力される高周波信号を送受信するアンテナと、
前記高周波パッケージの受信系回路の出力を低周波信号に変換する電子回路と、
該電子回路で変換された低周波信号に基づいて目標までの距離、相対速度を演算する信号処理基板と、
を備える無線装置。 The transceiver module according to claim 6;
An antenna for transmitting and receiving a high-frequency signal input and output via the waveguide terminal of the transceiver module;
An electronic circuit for converting the output of the receiving system circuit of the high-frequency package into a low-frequency signal;
A signal processing board for calculating the distance to the target and the relative speed based on the low-frequency signal converted by the electronic circuit;
A wireless device comprising:
JP2005083811A 2004-03-26 2005-03-23 High frequency package, transceiver module and radio apparatus Active JP4634837B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005083811A JP4634837B2 (en) 2004-03-26 2005-03-23 High frequency package, transceiver module and radio apparatus
PCT/JP2005/005432 WO2005093828A1 (en) 2004-03-26 2005-03-24 High frequency package, transmitting and receiving module and wireless equipment
EP05726991.2A EP1729340B1 (en) 2004-03-26 2005-03-24 High frequency package, transmitting and receiving module and wireless equipment
US10/555,651 US7336221B2 (en) 2004-03-26 2005-03-24 High frequency package, transmitting and receiving module and wireless equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092044 2004-03-26
JP2005083811A JP4634837B2 (en) 2004-03-26 2005-03-23 High frequency package, transceiver module and radio apparatus

Publications (2)

Publication Number Publication Date
JP2005311338A JP2005311338A (en) 2005-11-04
JP4634837B2 true JP4634837B2 (en) 2011-02-16

Family

ID=35439686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083811A Active JP4634837B2 (en) 2004-03-26 2005-03-23 High frequency package, transceiver module and radio apparatus

Country Status (1)

Country Link
JP (1) JP4634837B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092787A1 (en) * 2020-10-30 2022-05-05 주식회사 아모센스 Waveguide

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786579B2 (en) * 2007-03-29 2011-10-05 三菱電機株式会社 High frequency module
KR100870134B1 (en) 2007-10-05 2008-11-24 한국전자통신연구원 Ultra wide band hermetic surface mount technology microwave monolithic integrated circuit package
JP4942776B2 (en) * 2009-01-23 2012-05-30 日立オートモティブシステムズ株式会社 Electronic device package structure and electronic circuit module using the same
JP5093137B2 (en) * 2009-02-02 2012-12-05 三菱電機株式会社 High frequency module
EP3188229A4 (en) * 2014-08-26 2018-04-25 Mitsubishi Electric Corporation High-frequency module
JP6828576B2 (en) * 2017-04-26 2021-02-10 富士通株式会社 High-frequency modules, wireless devices, and methods for manufacturing high-frequency modules
JP7278233B2 (en) * 2020-03-19 2023-05-19 株式会社ソニー・インタラクティブエンタテインメント Electronics
WO2023062758A1 (en) * 2021-10-13 2023-04-20 三菱電機株式会社 High-frequency semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299906A (en) * 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd High frequency multi-layer integrated circuit
JP2003133471A (en) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd Wiring board for high frequency signal
JP2003133801A (en) * 2001-10-25 2003-05-09 Hitachi Ltd High frequency circuit module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299906A (en) * 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd High frequency multi-layer integrated circuit
JP2003133801A (en) * 2001-10-25 2003-05-09 Hitachi Ltd High frequency circuit module
JP2003133471A (en) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd Wiring board for high frequency signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092787A1 (en) * 2020-10-30 2022-05-05 주식회사 아모센스 Waveguide

Also Published As

Publication number Publication date
JP2005311338A (en) 2005-11-04

Similar Documents

Publication Publication Date Title
US7336221B2 (en) High frequency package, transmitting and receiving module and wireless equipment
JP4634836B2 (en) High frequency package, transceiver module and radio apparatus
JP4634837B2 (en) High frequency package, transceiver module and radio apparatus
JP6180592B2 (en) High frequency circuit package and sensor module
EP3252866B1 (en) Transmission line substrate and semiconductor package
JP4990353B2 (en) High frequency package
JP2008244289A (en) Electromagnetic shielding structure
JP4516101B2 (en) Transmission line substrate and semiconductor package
JP2004342948A (en) Electronic component module
JPH1117063A (en) Circuit board for mounting semiconductor chip, package for accommodating semiconductor chip, and semiconductor device
JP2004071772A (en) High-frequency package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

R150 Certificate of patent or registration of utility model

Ref document number: 4634837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250