JP4617110B2 - Security support method and electronic device - Google Patents
Security support method and electronic device Download PDFInfo
- Publication number
- JP4617110B2 JP4617110B2 JP2004222577A JP2004222577A JP4617110B2 JP 4617110 B2 JP4617110 B2 JP 4617110B2 JP 2004222577 A JP2004222577 A JP 2004222577A JP 2004222577 A JP2004222577 A JP 2004222577A JP 4617110 B2 JP4617110 B2 JP 4617110B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- encryption
- electronic device
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、暗号化を用いたセキュリティ支援方法および当該方法が適用される電子機器に関する。 The present invention relates to a security support method using encryption and an electronic apparatus to which the method is applied.
データの機密性を保持するために、データをハードウェアやソフトウェアを用いて暗号化する手法が取り入れられている(例えば、特許文献1および特許文献2参照。)。かかる暗号化の手法では、このデータに対し正当なアクセス権限を有するユーザ(またはシステム)が備えるハードウェアもしくはソフトウェア等の情報が、暗号化されたデータへのアクセスの鍵、すなわちキー情報となり、このキー情報が、ハードウェアもしくはソフトウェアで構成される暗号化システムで運用されてデータへのアクセスが可能となる。 In order to maintain the confidentiality of data, a method of encrypting data using hardware or software is adopted (for example, see Patent Document 1 and Patent Document 2). In such an encryption method, information such as hardware or software included in a user (or system) having a legitimate access authority for this data becomes a key for access to the encrypted data, that is, key information. Key information is operated by an encryption system composed of hardware or software, and data can be accessed.
具体的に、正当なアクセス権限を有するユーザ(またはシステム)は、まず、キー情報を暗号化システムに入力する。すると、暗号化されたデータが保持されているデータ保持部へのアクセスが可能となる。そして、例えば、データ保持部の特定の記憶領域に対して新たにデータの書き込みを行う際には、書き込むデータを暗号化(エンコード)して書き込み、また、保持されたデータを読み出す際には、データを複号化(デコード)して読み出しを行う。この場合、キー情報が正しく入力されなければ、データを書き込むことができないとともに、読み出すこともできない。したがって、暗号化システムでは、データの機密が保持される。 Specifically, a user (or system) having a legitimate access authority first inputs key information to the encryption system. Then, access to the data holding unit holding the encrypted data becomes possible. And, for example, when writing new data to a specific storage area of the data holding unit, the data to be written is encrypted (encoded), and when reading the held data, Data is decoded (decoded) and read. In this case, unless the key information is correctly input, data cannot be written and cannot be read. Therefore, confidentiality of data is maintained in the encryption system.
しかしながら、上記のような暗号化の手法を用いても、以下のように正当なアクセス権限を有さないユーザ(またはシステム)、すなわち不正ユーザによるアクセス(以下、これを不正アクセスと呼ぶ)が行われ、データの機密性が破られる可能性がある。 However, even if the above-described encryption method is used, a user (or system) who does not have a valid access right as described below, that is, an access by an unauthorized user (hereinafter referred to as unauthorized access) is performed. Data confidentiality may be broken.
例えば、ドングル等と称されるハードウェアキーを利用する暗号化システムでは、盗難等によりこのキーが不正ユーザの手に渡ると、このキーを用いて不正アクセスが行われたり、キー情報を解析されて攻撃される可能性がある。 For example, in an encryption system using a hardware key called a dongle or the like, if this key is transferred to an unauthorized user due to theft or the like, unauthorized access is performed using this key, or key information is analyzed. May be attacked.
また、パスワード等をキー情報としてソフトウェア上で利用するいわゆるソフトウェアキーを利用する暗号化システムでは、不正ユーザによるキー情報の盗み見や、様々なクラッキングの手法によって、キー情報が流出する可能性がある。そして、このキー情報が不正ユーザの手に渡ると、不正アクセスが行われたり攻撃される可能性がある。 In addition, in an encryption system that uses a so-called software key that uses a password or the like as key information on software, there is a possibility that the key information may be leaked by an unauthorized user stealing the key information or various cracking techniques. If this key information is passed to an unauthorized user, there is a possibility of unauthorized access or attack.
そこで、上記のような問題点を解決するために、ソフトウェアキーとハードウェアキーとを同時に使用することにより不正アクセスを防止し、データの機密性を高める方法がある。しかしながら、この場合においても、何らかの方法により暗号化システムそのものに不正ユーザがアクセスすることができれば、データを解読されたり改竄されたりする可能性がある。不正ユーザが暗号化システムにアクセス可能で、かつ、その暗号化システムのアルゴリズムを特定した場合には、暗号化したデータが解読される可能性は非常に高い。 Therefore, in order to solve the above-described problems, there is a method of preventing unauthorized access by using a software key and a hardware key at the same time and increasing the confidentiality of data. However, even in this case, if an unauthorized user can access the encryption system itself by some method, the data may be decrypted or tampered with. If an unauthorized user can access the encryption system and specify the algorithm of the encryption system, the possibility that the encrypted data is decrypted is very high.
本発明は、上述した従来技術による問題点を解消するため、不正ユーザ(またはシステム)によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティ性を有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器を提供することを目的とする。 The present invention eliminates the problems caused by the prior art described above, and thus prevents unauthorized users (or systems) from accessing data and attacks on the encryption system, thus providing high security and improving data confidentiality. It is an object to provide an intended security support method and electronic device.
上述した課題を解決し、目的を達成するため、本発明にかかるセキュリティ支援方法は、与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。 In order to solve the above-described problems and achieve the object, a security support method according to the present invention includes a logic circuit that generates an encryption circuit based on given circuit generation data, and a circuit that supplies the circuit generation data to the logic circuit. In a security support method for an encryption system provided with generated data providing means, the circuit generated data providing means is made independent from the main body of the encryption system including the logic circuit and is detachable from the main body. The encryption circuit generated in the logic circuit when the circuit generation data adding unit is attached to the main body is erased when the circuit generation data adding unit is detached.
また、本発明にかかる電子機器は、与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、前記電子機器本体に着脱自在に構成され前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。 An electronic device according to the present invention includes an electronic device body including a logic circuit that generates an encryption circuit based on given circuit generation data, and is detachably attached to the electronic device body. The circuit generation data is transferred to the logic circuit. Circuit generation data providing means for providing to the encryption circuit generated in the logic circuit when the circuit generation data providing means is attached to the main body of the electronic device. It is characterized in that it is erased when it is detected.
また、本発明にかかる電子機器は、回路生成データに基づく回路を生成する論理回路を有する電子機器において、前記回路生成データを前記論理回路に付与する回路生成データ付与手段俄然気電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする。 In addition, an electronic device according to the present invention is connected to a circuit-generated data providing unit that provides the circuit-generated data to the logic circuit in an electronic device having a logic circuit that generates a circuit based on the circuit-generated data. If not, there is provided erasing means for erasing a circuit based on the circuit generation data formed in the logic circuit.
かかる構成のセキュリティ支援方法および電子機器によれば、回路生成データ付与手段を脱着した状態では暗号化回路が生成されないので、不正ユーザ(またはシステム)はデータアクセスや暗号化システムへの攻撃を行うことができない。また、所定時、具体的には回路生成データ付与手段の盗難等により不正ユーザの手に渡った時等でも、この不正ユーザの手に渡った回路生成データ付与手段と異なる回路生成データの暗号化回路が生成されるように構成を変更することにより、不正ユーザ(またはシステム)はデータアクセスや暗号化システムへの攻撃を行うことができない。 According to the security support method and the electronic device having such a configuration, since the encryption circuit is not generated in a state where the circuit generation data attaching unit is detached, an unauthorized user (or system) performs an attack on the data access or encryption system. I can't. In addition, encryption of circuit-generated data different from the circuit-generated data providing means in the unauthorized user's hand even at a predetermined time, specifically when the circuit-generated data providing means is stolen by an unauthorized user. By changing the configuration so that a circuit is generated, an unauthorized user (or system) cannot make an attack on the data access or encryption system.
本発明にかかるセキュリティ支援方法および電子機器によれば、不正ユーザ(またはシステム)によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティを有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器が実現される。 According to the security support method and the electronic apparatus according to the present invention, data access by an unauthorized user (or system) and an attack on an encryption system are prevented, and high security is provided, and data confidentiality is improved. A security support method and an electronic device are realized.
以下に添付図面を参照して、本発明にかかるセキュリティ支援方法および当該方法が適用される電子機器の好適な実施の形態を詳細に説明する。まず、本発明の実施の形態にかかるセキュリティ支援方法および電子機器の概要を説明すると、この電子機器では、暗号化システムを実現するための要素を含め制御部やデータ保持部等の各種構成要素を備えた本体と、この本体から着脱可能に構成されたROMとを備える。そして、このROMが、電子機器のデータ保持部の記憶領域に格納されたデータ(以下、保持データと呼ぶ)にアクセスする際にハードウェアキーとして機能する。 Exemplary embodiments of a security support method and an electronic apparatus to which the method is applied will be described below in detail with reference to the accompanying drawings. First, an outline of a security support method and an electronic device according to an embodiment of the present invention will be described. In this electronic device, various components such as a control unit and a data holding unit including elements for realizing an encryption system are included. And a ROM configured to be detachable from the main body. The ROM functions as a hardware key when accessing data stored in the storage area of the data holding unit of the electronic device (hereinafter referred to as holding data).
具体的に、ROMには、電子機器の本体内部に所定の構成の暗号化回路を生成(すなわちコンフィグレーション)するためのコンフィグレーションデータが格納されている。そして、保持データへのアクセス時には、ROMを電子機器の本体に接続してROMのコンフィグレーションデータを本体内に入力し、このコンフィグレーションデータにしたがって、電子機器の本体内部に暗号化回路が生成される。その結果、保持データへのアクセスが可能となる。 Specifically, the ROM stores configuration data for generating (that is, configuring) an encryption circuit having a predetermined configuration inside the main body of the electronic device. When accessing the stored data, the ROM is connected to the main body of the electronic device, and the ROM configuration data is input into the main body, and an encryption circuit is generated in the main body of the electronic device according to the configuration data. The As a result, it is possible to access the retained data.
一方、ROMが電子機器の本体に接続されていない状態では、ROMからのコンフィグレーションデータの入力が実行されないので、電子機器の本体内部に暗号化回路が生成されない。したがって、この状態では保持データへのアクセスができず、よって、高いデータの機密性を実現することが可能となる。 On the other hand, in a state where the ROM is not connected to the main body of the electronic device, configuration data input from the ROM is not executed, so that an encryption circuit is not generated inside the main body of the electronic device. Therefore, in this state, it is impossible to access the retained data, and thus it is possible to realize high data confidentiality.
ここで、上記のようにROMの接続により一旦生成された暗号化回路は、ROMを本体から取りはずすことにより消去される。したがって、再度ROMを接続しなければ、本体内部に暗号化回路を生成することができず、よって、ROMが本体に接続されていない状態では、不正アクセスによる攻撃から保持データが保護される。 Here, the encryption circuit once generated by connecting the ROM as described above is erased by removing the ROM from the main body. Therefore, if the ROM is not connected again, an encryption circuit cannot be generated inside the main body. Therefore, in a state where the ROM is not connected to the main body, the retained data is protected from attacks due to unauthorized access.
また、ハードウェアキーとして機能するROMが盗まれた場合には、このROMを用いた不正ユーザの攻撃から保持データを防御するために、保持データの暗号化アルゴリズムを、盗まれたROMを用いて生成される暗号化回路のアルゴリズムとは異なるアルゴリズムに変更する。それにより、不正ユーザの保持データへのアクセスを防止することが可能となる。さらに、不正アクセスが行われた場合に、当該アクセスを検出してセキュリティに通報するよう構成されてもよい。以下、本発明の実施の形態について、詳細に説明する。 In addition, when a ROM that functions as a hardware key is stolen, the stored data encryption algorithm is used using the stolen ROM in order to protect the retained data from an unauthorized user attack using this ROM. The algorithm is changed to an algorithm different from the algorithm of the generated encryption circuit. This makes it possible to prevent unauthorized users from accessing the retained data. Furthermore, when unauthorized access is performed, the access may be detected and reported to security. Hereinafter, embodiments of the present invention will be described in detail.
(実施の形態1)
図1は、本発明の実施の形態1にかかる電子機器の構成を示す模式的なブロック図である。図1に示すように、電子機器100は、本体101と、この本体101に着脱可能に構成され本体101と独立に設けられたROM102とを備える。本体101は、具体的に、コネクタ部103、コンフィグレーション回路生成/消去部104と、FPGA(Field Programmable Gate Array)回路105と、制御部106と、ユーザI/F(インターフェース)107と、データ保持部108と、アルゴリズム比較部109と、を備えている。
(Embodiment 1)
FIG. 1 is a schematic block diagram showing the configuration of the electronic apparatus according to the first embodiment of the present invention. As shown in FIG. 1, the electronic device 100 includes a main body 101 and a
コネクタ部103は、本体101の外部に独立して配設されたROM102を本体101に取り付ける際の接続部に相当し、ここでROM102の着脱が行われる。コンフィグレーション回路生成/消去部104では、コネクタ部103に接続されたROM102から入力されるコンフィグレーションデータにしたがって、コンフィグレーション回路が生成される。ROM102がコネクタ部103から取り外されると、一旦形成されたコンフィグレーション回路は消去される。したがって、ROM102からのデータ入力がない状態、すなわちROM102がコネクタ部103に接続されていない状態では、コンフィグレーション回路生成/消去部104にコンフィグレーション回路は生成されない。このようなコンフィグレーション回路生成/消去部104は、例えば、揮発性の記憶デバイスで構成され、ROM102からのコンフィグレーションデータの入力がないと、一旦内部に生成されたコンフィグレーション回路が消去される構成となっている。
The
FPGA回路105は、ユーザが自分で設計して所望の動作を実行させることが可能な論理回路であり、コンフィグレーション回路生成/消去部104に生成されたコンフィグレーション回路から出力される情報にしたがって回路内部に暗号化回路を生成する。FPGA回路105では、ROM102に格納されたコンフィグレーションデータのアルゴリズムに対応したアルゴリズムの暗号化回路が生成される。例えば、FPGA回路105は内部構造がRAMになっており、上記コンフィグレーション回路からの出力がないと、内部に生成された暗号化回路が消去される揮発性の記憶デバイスである。
The
データ保持部108は、特定のアルゴリズムで暗号化された各種データを保持する記憶領域を備える。データ保持部108に保持されたデータは、当該データのアルゴリズムと同じアルゴリズムを有するFPGA回路105の暗号化回路を介して暗号化/復号化され、それにより、データの書き込みおよび読み出しが可能となる。また、データ保持部108には、ROM102から与えられるコンフィグレーションデータの正当性を確認するためのデータが保持されている。
The
アルゴリズム比較部109は、FPGA回路105に生成された暗号化回路のアルゴリズムとデータ保持部108に保持されたデータの暗号化アルゴリズムとを比較する。具体的に、FPGA回路105は、その内部に生成された暗号化回路のアルゴリズムの種別を特定するフラグを特定領域に有しており、また、データ保持部108は、現在保持しているデータの暗号化アルゴリズムの種別を特定するフラグを記憶領域の特定領域に有している。そして、アルゴリズム比較部109は、このFPGA回路105のフラグとデータ保持部108のフラグとを比較し、両者のアルゴリズムを比較する。
The
本体101のユーザI/F107には、図示しない本体101の入力手段(例えば、入力キー等)から送信される入力データが入力され、さらにこの入力データを制御部106に出力する。制御部106は、CPUを含んで構成され、電子機器100の全体の制御を司る。制御部106による制御によって、電子機器100において種々の動作が実行される。
The user I /
ROM102には、本体101のコンフィグレーション回路生成/消去部104にコンフィグレーション回路を生成する(ひいては暗号化回路を生成する)ためのコンフィグレーションデータが格納されている。すなわち、ROM102には、様々な暗号化アルゴリズムを応用した論理回路をハードウェア記述言語等で設計したものがコンフィグレーションデータに変換されて格納されている。
The
ROM102は、本体101から独立して構成されており、例えば、コネクタ部103に挿入するよう構成されたチップやカード等である。このようなROM102は、電子機器100の使用時に、本体101の外部からコネクタ部103を介して本体101に接続される。また、使用が終了したら、コネクタ部103から取り外される。このように、ROM102は、電子機器100において各種動作を実行するためのハードウェアキーに相当する。
The
以上のように、本実施の形態においては、FPGA回路が暗号化回路を生成する論理回路に相当し、ROM102が回路生成データ付与手段に相当し、ROM102のコンフィグレーションデータが回路生成データに相当する。また、コンフィグレーション回路生成/消去部104が、FPGA回路105に生成された暗号化回路を消去する消去手段に相当する。また、アルゴリズム比較部109が、ROM102から与えられるコンフィグレーションデータの正当性を確認する際に用いられる比較部に相当する。
As described above, in this embodiment, the FPGA circuit corresponds to the logic circuit that generates the encryption circuit, the
次に、図1の電子機器100における各種動作を実現するためのデータアクセス動作と、このデータアクセス動作によって実現されるセキュリティ支援方法について説明する。図2は、図1の電子機器100におけるデータアクセス動作の概要を示すフローチャートである。 Next, a data access operation for realizing various operations in the electronic device 100 of FIG. 1 and a security support method realized by the data access operation will be described. FIG. 2 is a flowchart showing an outline of a data access operation in the electronic device 100 of FIG.
図2に示すように、ユーザが図1の電子機器100の電源をONすると(ステップS201)、図1のユーザI/F107を介して図1の制御部106に動作開始の情報が出力される。すると、制御部106は、図1のROM102が図1の本体101のコネクタ部103に接続されているか否かを判定する(ステップS202)。
As shown in FIG. 2, when the user turns on the electronic device 100 shown in FIG. 1 (step S201), operation start information is output to the
ROM102がコネクタ部103に接続されていない場合には(ステップS202:No)、ROM102からコンフィグレーションデータが与えられないため本体101のコンフィグレーション回路生成/消去部104(図1参照)にコンフィグレーション回路が生成されず、よって、図1のFPGA回路105の内部に暗号化回路も生成されない。したがって、図1のデータ保持部108に保持されたデータにアクセスすることができず、当該データの読み出しおよび書き込みを行うことはできない。このように、ROM102が本体101に接続されないと、電子機器100において動作を実行するためのキーが投入されていないことから、電子機器100では、それ以上の動作は実行されず動作が停止する(ステップS203)。
If the
一方、図1のROM102がコネクタ部103に接続されている場合には(ステップS202:Yes)、接続されたROM102からコンフィグレーション回路生成/消去部104に入力されたコンフィグレーションデータにしたがって制御部106が動作し、本体101のコンフィグレーション回路生成/消去部104にコンフィグレーション回路が生成される(ステップS204)。
On the other hand, when the
そしてさらに、生成されたコンフィグレーション回路からの出力により、制御部106が動作して図1のFPGA回路105の内部に暗号化回路が生成される(ステップS205)。この場合、FPGA回路105では、ROM102のコンフィグレーションデータのアルゴリズムに応じたアルゴリズムの暗号化回路が生成される。例えば、ROM102がアルゴリズムAのコンフィグレーションデータを有する場合には、FPGA回路105にアルゴリズムAの暗号化回路が生成され、ROM102がアルゴリズムBのコンフィグレーションデータを有する場合には、FPGA回路105にアルゴリズムBの暗号化回路が生成される。
Further, the
上記のようにして図1のFPGA回路105に暗号化回路が生成されると、続いて、図1に示すように、ユーザI/F107から制御部108にパスワードが入力され(ステップS206)、制御部106が、この入力されたパスワードが正当なアクセス権限を有するユーザのパスワードであるか否かを判定する(ステップS207)。
When the encryption circuit is generated in the
図2に示すように、入力されたパスワードが正当なアクセス権限を有するユーザ(またはシステム)のものでない場合には(ステップS207:No)、再びステップS206の処理に戻る。一方、パスワードが正当なアクセス権限を有するユーザ(またはシステム)のものである場合には(ステップS207:Yes)、図1のアルゴリズム比較部109が、図1のFPGA回路105に生成された暗号化回路のアルゴリズムと、図1のデータ保持部108に保持されたデータの暗号化アルゴリズムとを比較し(ステップS208)、図1の制御部106が、両者のアルゴリズムが一致するか否かの判定、すなわち暗号化回路のアルゴリズムの正当性の確認、を行う(ステップS209)。このような制御部106による正当性の確認は、データ保持部108に保持された正当性確認のためのデータに基づいて行われる。
As shown in FIG. 2, when the input password is not for a user (or system) having a legitimate access authority (step S207: No), the process returns to step S206 again. On the other hand, when the password is that of a user (or system) having a legitimate access authority (step S207: Yes), the
そして、両者のアルゴリズムが異なるものである、すなわち暗号化のアルゴリズムが正当でない、と判定されると(ステップS209:No)、図1のFPGA回路105に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと異なることからデータの復号化および暗号化を行うことができず、よって、データの読み込みおよび書き込みが実行されない。したがって、図1の電子機器100では、データへのアクセスが実行されないのでそれ以上の動作は実行されず、動作が停止する(ステップS210)。
If it is determined that the two algorithms are different, that is, the encryption algorithm is not valid (step S209: No), the algorithm of the encryption circuit generated in the
一方、両者のアルゴリズムが同一である、すなわち暗号化のアルゴリズムが正当である、と判定されると(ステップS209:Yes)、図1のFPGA回路105に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと同一であるので、データの復号化および暗号化を行うことができ、よって、データの読み込みおよび書き込みが実行される(ステップS211)。そして、このようなデータの読み込みおよび書き込み、すなわちデータへのアクセス実行により、図1の電子機器100において、種々の動作が実行される。
On the other hand, if it is determined that both algorithms are the same, that is, the encryption algorithm is valid (step S209: Yes), the algorithm of the encryption circuit generated in the
所望の動作が実行されると、図1の電子機器100では、図1のユーザI/F107を介して動作の終了指示が図1の制御部106に出力されたか否か(すなわち終了か否か)の判定が行われる(ステップS212)。動作の終了指示が出力されていない(すなわち終了でない)場合には(ステップS212:No)、再びステップS211に戻って処理が行われる。一方、動作の終了指示が出力される(すなわち終了となる)と(ステップS212:Yes)、電子機器100の動作が終了する。そして、電子機器100の電源をOFFするとともに(ステップS213)、図1のコネクタ部103から図1のROM102を取りはずす(ステップS214)。
When the desired operation is executed, the electronic device 100 in FIG. 1 determines whether or not an operation end instruction is output to the
上記のようにコネクタ部103からROM102が取り外されたことを制御部106が確認すると、コンフィグレーション回路生成/消去部104は、図2のステップS204において生成されたコンフィグレーション回路を消去する(ステップS215)。そして、このようにコンフィグレーション回路が消去されると、コンフィグレーションデータが図1のFPGA回路105に入力されないので、図2のステップS205においてFPGA回路105の内部に生成された暗号化回路が、当該コンフィグレーション回路の消去に伴って消去される(ステップS216)。
When the
このように暗号化回路が消去された状態では、図1のデータ保持部108に保持されたデータの復号化および暗号化をすることができず、すなわち、データにアクセスすることができない。したがって、再びROM102をコネクタ部103に接続して新たに暗号化回路を生成しない限りは、電子機器100を動作させることができない。このように、ROM102が取り外された状態の電子機器100では、不正アクセスが防止される。
In such a state where the encryption circuit is erased, the data held in the
以上のように、本実施の形態の電子機器100においては、データアクセスの際に、パスワードによる認証だけでなく、動作実行のためのハードウェアキーとして機能するROM102によっても認証が実施される構成が実現される。したがって、二重にセキュリティ性を高めることが可能となり、不正アクセスからデータを保護してデータの機密性を高く保持することが可能となる。
As described above, the electronic device 100 according to the present embodiment has a configuration in which authentication is performed not only by password authentication but also by the
特に、この電子機器100では、ROM102を取り外した状態では暗号化回路が電子機器100内に存在しないので、データアクセスが不可である構成が実現される。したがって、従来の暗号化システムに比べて、より確実かつ良好なセキュリティを実現することが可能となる。
In particular, in the electronic device 100, the encryption circuit does not exist in the electronic device 100 with the
また、暗号化アルゴリズムは、近年、複雑化および大規模化しており、それゆえ、通常のソフトウェアによる暗号化/復号化では処理時間が大きくなって動作時間のボトルネックとなるおそれがあるが、本実施の形態では、ハードウェアにより暗号化回路を構成するため、暗号化システムにおける処理の高速化が図られる。したがって、電子機器100では、速やかに動作を実行することが可能となる。 In addition, encryption algorithms have become increasingly complex and large-scale in recent years. Therefore, encryption / decryption using ordinary software may increase processing time and become a bottleneck in operating time. In the embodiment, since the encryption circuit is configured by hardware, the processing speed of the encryption system can be increased. Therefore, the electronic device 100 can quickly execute an operation.
また、暗号化回路がFPGA回路105によって構成されるため、ROM102のコンフィグレーションデータに応じたアルゴリズムの所望の暗号化回路を容易に生成することができる。また、複数種類の暗号化回路を入れ替えながら運用することにより、セキュリティ性をさらに高めることが可能となる。
Further, since the encryption circuit is configured by the
(実施の形態2)
本発明の実施の形態2にかかる電子機器および当該電子機器におけるセキュリティ支援方法は、ROMをハードウェアキーとして使用する点で実施の形態1と同様であるが、セキュリティ性を高めてデータの機密性をより向上させるために、データ保持部に保持されるデータのアルゴリズムを適宜変更する点が、実施の形態1とは異なっている。
(Embodiment 2)
The electronic device and the security support method in the electronic device according to the second embodiment of the present invention are the same as those in the first embodiment in that the ROM is used as a hardware key. The point that the algorithm of data held in the data holding unit is changed as appropriate in order to further improve the above is different from the first embodiment.
例えば、ROMが盗まれた場合には、盗んだROMを使用して不正アクセスされるおそれがある。そこで、本実施の形態では、盗まれたROMを使用して不正アクセス使用としてもアクセスできないように、保持されたデータの暗号化アルゴリズムを、盗まれたROMの有するコンフィグレーションデータに基づいて生成される暗号化回路では復号化および暗号化ができないアルゴリズムに変更する。 For example, when the ROM is stolen, there is a risk of unauthorized access using the stolen ROM. Therefore, in the present embodiment, the encryption algorithm for the stored data is generated based on the configuration data of the stolen ROM so that the stolen ROM cannot be used for unauthorized access. The encryption circuit is changed to an algorithm that cannot be decrypted or encrypted.
なお、このようなデータの暗号化アルゴリズムの変更は、ROMの盗難発生に対応して行ってもよく、また、盗難の発生にかかわらず定期的に行ってもよい。以下、本実施の形態の詳細を説明する。 Note that such a change in the data encryption algorithm may be performed in response to the occurrence of theft of the ROM, or may be performed periodically regardless of the occurrence of theft. Details of the present embodiment will be described below.
図3は、本発明の実施の形態2にかかる電子機器の構成を示す模式的なブロック図である。図3に示すように、本実施の形態の電子機器100は、図1の実施の形態1の電子機器100と同様の構成を有し、さらに、データ保持部108に保持されたデータを一時的に保持する領域(すなわち一時記憶領域)であるバッファ部110を備える。バッファ部110は、FPGA回路105に接続されている。また、本実施の形態の電子機器100は、不正アクセスが合った場合に、当該不正アクセスを検出してセキュリティシステムに通報するためのセキュリティ通報手段111をさらに備えている。
FIG. 3 is a schematic block diagram showing the configuration of the electronic apparatus according to the second embodiment of the present invention. As shown in FIG. 3, electronic device 100 of the present embodiment has the same configuration as that of electronic device 100 of Embodiment 1 of FIG. 1, and further temporarily stores data held in
かかる構成の電子機器100では、通常は、図2に示す実施の形態1のアクセス動作と同様の動作が行われるが、ROM102の盗難等に伴って、後述の図4で示すように、保持されるデータのアルゴリズム変更動作が行われる。それにより、後述の図5で示すように、盗んだROM102を使用した不正アクセスからデータを防御することが可能となる。
In the electronic device 100 having such a configuration, an operation similar to the access operation of the first embodiment shown in FIG. 2 is normally performed, but is held as shown in FIG. The algorithm change operation is performed on the data. As a result, as shown in FIG. 5 to be described later, it is possible to protect data from unauthorized access using the stolen
以下に、本実施の形態の特徴である、データの暗号化アルゴリズム変更動作について説明する。図4は、図3の電子機器100におけるデータの暗号化アルゴリズム変更動作の概要を示すフローチャートである。 The data encryption algorithm changing operation, which is a feature of the present embodiment, will be described below. FIG. 4 is a flowchart showing an outline of the data encryption algorithm changing operation in the electronic apparatus 100 of FIG.
データの暗号化アルゴリズム変更の概要を説明すると、ここでは、はじめに図3のデータ保持部108にアルゴリズムAで暗号化されたデータが保持されている。そして、このアルゴリズムAで暗号化されたデータが、図4の暗号化アルゴリズム変更動作によって、アルゴリズムBにより暗号化される。
The outline of changing the data encryption algorithm will be described below. First, data encrypted by the algorithm A is held in the
詳細には、例えばハードウェアキーである図3のROM102が盗まれたことが分かると、図4に示すように、まず、盗まれたROM102と同じくアルゴリズムAのコンフィグレーションデータを格納した予備のROM102を図3のコネクタ部103に接続する(ステップS401)。そして、図3の電子機器100の電源をONする(ステップS402)。
Specifically, for example, when it is found that the
電源がONされた電子機器100では、実施の形態1の図2のステップS204〜ステップS209における処理と同様の処理がステップS403〜ステップS407において行われる。ここでは、接続されたROM102(図3参照)のコンフィグレーションデータのアルゴリズムAに対応して、図3のFPGA回路105に、アルゴリズムAの暗号回路が生成される。それにより、アルゴリズムAで暗号化されたデータへのアクセスが可能となる。
In electronic device 100 that is turned on, processing similar to the processing in steps S204 to S209 in FIG. 2 of the first embodiment is performed in steps S403 to S407. Here, an encryption circuit of the algorithm A is generated in the
続いて、アルゴリズムAで暗号化され保持されたデータを、図3のFPGA回路105内に生成されたアルゴリズムAの暗号化回路を介し、復号化して平文に解読する(ステップS408)。そして、この解読したデータを、図3のバッファ部110に移動させて、バッファ部110の記憶領域に書き込みを行って保持する(ステップS409)。
Subsequently, the data encrypted and held by the algorithm A is decrypted and decrypted into plain text through the encryption circuit of the algorithm A generated in the
その後、図3に示すように、ユーザI/F107を介して制御部106にアルゴリズム比較部109をディセーブル(無効)にする指示を入力し、アルゴリズム比較部109をディセーブルする(ステップS410)。そして、このようにデータをバッファ部110に保持するとともにアルゴリズム比較部109をディセーブルした状態において、電子機器100の電源をOFFするとともに(ステップS411)、コネクタ部103から図3のROM102を取りはずす(ステップS412)。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成/消去部104により消去され(ステップS413)、それに伴って、生成されていたFPGA回路105の暗号化回路が消去される(ステップS414)。
Thereafter, as shown in FIG. 3, an instruction to disable (invalidate) the
次に、図3のコネクタ部103に、アルゴリズムBのコンフィグレーションデータを格納したROM102を接続し(ステップS415)、電子機器100の電源をONする(ステップS416)。電子機器100では、上記のステップS403〜ステップS406の処理と同様の処理がステップS417〜ステップS420において行われる。この場合には、接続されたROM102のアルゴリズムBに対応して、図3のFPGA回路105内にアルゴリズムBの暗号化回路がステップS418において生成される。
Next, the
そして、生成されたこのアルゴリズムBの暗号化回路を介して、上記のステップS409において図3のバッファ部110に保持した平文のデータを、アルゴリズムBで暗号化する(ステップS421)。さらに、このようにアルゴリズムBで暗号化されたデータを、再び図3のデータ保持部108の記憶領域に書き込んで保持する(ステップS422)。これにより、データ保持部108には、はじめにアルゴリズムAで暗号化され保持されていたデータが、アルゴリズム変更によりアルゴリズムBで暗号化されて保持される。
Then, the plaintext data held in the
なお、このようなアルゴリズム変更では、図3のアルゴリズム比較部109が前述のステップS410で示すようにディセーブルされているので、データのアルゴリズムの種類を示すデータ保持部108の記憶領域のフラグと、暗号化回路のアルゴリズムの種類を示すFPGA回路105内部の特定領域のフラグとが異なっていても、図5のステップS508で後述するアクセス不実施や、ステップS509で後述するセキュリティシステムへの通報が行われることはなく、データへのアクセスおよびデータの書き込みを速やかに行うことが可能となる。
In such an algorithm change, since the
上記のようにして図3のデータ保持部108にアルゴリズムBで暗号化されたデータを書き込んだ後、図3のバッファ部110内に保持された平文のデータを消去する(ステップS423)。そして、図3のユーザI/F107を介して図3の制御部106にアルゴリズム比較部109をイネーブル(有効)にする指示を入力し、アルゴリズム比較部109をイネーブルする(ステップS424)。その後、図3の電子機器100の電源をOFFするとともに(ステップS425)、図3のコネクタ部103からROM102を取りはずす(ステップS426)。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成/消去部104により消去され(ステップS427)、それに伴って、生成されていたFPGA回路105の暗号化回路が消去される(ステップS428)。以上のようにして、保持されたデータのアルゴリズム変更動作が終了する。
After the data encrypted by the algorithm B is written in the
続いて、上記のデータのアルゴリズム変更が行われた後に、盗まれたアルゴリズムAのROMを不正使用して不正アクセスが行われた場合について説明する。図5は、図4の暗号化アルゴリズム変更動作後における不正アクセス時の動作の概要を示すフローチャートである。 Next, a description will be given of a case where after the algorithm change of the data is performed, unauthorized access is performed by illegally using the ROM of the stolen algorithm A. FIG. 5 is a flowchart showing an outline of the operation at the time of unauthorized access after the encryption algorithm changing operation of FIG.
図5に示すように、不正使用者が盗んだアルゴリズムAのROM102(図3参照)を図3のコネクタ部103に接続し(ステップS501)、引き続き図1の実施の形態1のステップS201〜ステップS207と同様の処理がステップS502〜ステップS506において行われる。ここでは、ステップS504において、ROM102のコンフィグレーションデータのアルゴリズムAに対応してアルゴリズムAの暗号化回路が生成される。
As shown in FIG. 5, the ROM 102 (see FIG. 3) of the algorithm A stolen by the unauthorized user is connected to the
続いて、図3のアルゴリズム比較部109が、生成された暗号化回路のアルゴリズムと図3のデータ保持部108に保持されたデータの暗号化アルゴリズムとの比較を行う(ステップS507)。かかるアルゴリズムの比較において、ここでは、アルゴリズムAの暗号化回路が生成されており、また、図4のアルゴリズム変更動作によってデータ保持部108のデータがアルゴリズムBで暗号化されていることから、両者のアルゴリズムは異なっている。それゆえ、この場合には、データ保持部108に保持された前述の正当性確認のためのデータに基づき、図3の制御部106が、暗号化回路のアルゴリズムの種類を示すFPGA回路105(図3参照)のフラグとデータ保持部108の記憶領域に設けられたフラグが一致せず、よって、両者のアルゴリズムが異なるものであると判定する。
Subsequently, the
このように暗号化回路のアルゴリズムとデータの暗号化アルゴリズムとが不一致であることが検出されると、ROM102の不正使用者はデータ保持部108のデータにアクセスすることができず、図3の電子機器100では動作が停止する(ステップS508)。また、このような動作停止状態の下で機能するセキュリティ通報手段111によって、インターネット等のネットワークシステムを通じてセキュリティシステムに通報が行われる(ステップS509)。また、ここでは図示していないが、警告メッセージや警告音の出力が行われてもよい。なお、セキュリティシステムとは、具体的に、例えば、契約等によりユーザのシステムを支援する支援システムの一環でセキュリティ対策を行う支援センター等に相当する。
When it is detected that the algorithm of the encryption circuit and the data encryption algorithm do not match in this way, an unauthorized user of the
なお、ROM102の不正使用者がアルゴリズム比較部109の機能を何らかの方法により抑止した場合でも、データ保持部108のデータは図4に示すように既に不正使用者の有するROM102のアルゴリズムAとは異なるアルゴリズム(すなわちアルゴリズムB)で暗号化されているため、アルゴリズムAのROM102によって生成されるアルゴリズムAの暗号化回路ではアルゴリズムBのデータを復号化および暗号化することはできず、よって、不正使用者によるデータの解読は不可能となる。
Even if an unauthorized user of the
以上のように、本実施の形態の電子機器100および当該電子機器100におけるセキュリティ支援方法によれば、ハードウェアキーであるROM102を盗み出して不正使用しても、適宜速やかにデータの暗号化アルゴリズムを変更することによって、不正アクセスを防止することが可能となる。また、この場合には、ROM102の不正使用の事実を検出してセキュリティシステム等に通報することができる。したがって、実施の形態1の場合よりもさらに高いセキュリティ性を実現することが可能となる。
As described above, according to the electronic device 100 of this embodiment and the security support method in the electronic device 100, even if the
また、ここでは、暗号化回路がFPGA回路105によって生成されるので、暗号化回路のコンフィグレーションに用いられるROM102のコンフィグレーションデータを交換することにより、数万ゲート相当の大規模な回路構成の暗号化回路でも、容易かつ速やかに回路構成の変更を行うことが可能となる。したがって、上記のようなデータの暗号化アルゴリズムの変更を容易に実現することが可能となる。
Further, here, since the encryption circuit is generated by the
ところで、上記の実施の形態1および実施の形態2において、ROM102内に格納されたデータを改竄して本体101のデータ保持部108に保持されたデータに直接アクセスを試みようとしても、暗号化のアルゴリズムは、現在、多様な方式が発表されているため、どのアルゴリズムを使用して暗号化を行っているか特定することは非常に困難である。したがって、上記の実施の形態1および実施の形態2では、暗号化アルゴリズムを特定した不正アクセスの実行は困難である。
By the way, in the first and second embodiments described above, even if the data stored in the
なお、本発明にかかる電子機器の構成は、上記の実施の形態1および実施の形態2の構成に限定されるものではなく、これ以外の構成であってもよい。例えば、実施の形態1および実施の形態2では、ハードウェアキーとしてROM102を利用するとともにFPGA回路105により暗号化回路が生成される場合について説明したが、回路生成データを与えるものであればROM102以外の要素をハードウェアキーとして利用してもよく、また、当該回路生成データが与えられることにより所定の機能を発揮して暗号化回路を生成するのであれば、FPGA回路以外の要素により暗号化回路を生成してもよい。
The configuration of the electronic device according to the present invention is not limited to the configurations of the first embodiment and the second embodiment described above, and may be other configurations. For example, in the first and second embodiments, the case where the
(付記1)与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とするセキュリティ支援方法。
(Supplementary Note 1) In a security support method for an encryption system, comprising: a logic circuit that generates an encryption circuit based on given circuit generation data; and circuit generation data adding means that supplies the circuit generation data to the logic circuit.
The circuit generation data providing means is made independent from the main body of the encryption system including the logic circuit, and is configured to be detachable from the main body.
The security circuit, wherein the encryption circuit generated in the logic circuit when the circuit generation data providing means is attached to the main body is erased when the circuit generation data attaching means is detached. Support method.
(付記2)前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データを変更し、複数種類の前記暗号化回路の入れ替えを行うことを特徴とする付記1に記載のセキュリティ支援方法。 (Supplementary Note 2) By rewriting the circuit generation data given to the logic circuit by the circuit generation data giving means, the circuit generation data of the encryption circuit to be generated is changed, and a plurality of types of encryption circuits The security support method according to supplementary note 1, wherein the replacement is performed.
(付記3)前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記1または2に記載のセキュリティ支援方法。 (Supplementary note 3) The supplementary note 1 or 2, further comprising a data holding unit for holding data for confirming the validity of the circuit generation data given from the circuit generation data giving means, and changing the data 2. The security support method according to 2.
(付記4)前記回路生成データが変更された前記暗号化回路を介して、前記データを変更することを特徴とする付記3に記載のセキュリティ支援方法。 (Supplementary note 4) The security support method according to supplementary note 3, wherein the data is changed through the encryption circuit in which the circuit generation data is changed.
(付記5)生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報することを特徴とする付記3または4に記載のセキュリティ支援方法。 (Supplementary note 5) The supplementary note 3 or 4, wherein the validity of the generated circuit generation data of the encryption circuit is confirmed from the data, and the security system is notified when the validity cannot be confirmed. Security support method.
(付記6)与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。
(Appendix 6) An electronic device main body including a logic circuit that generates an encryption circuit based on given circuit generation data;
A circuit generation data providing unit configured to be detachable from the electronic device main body and supplying the circuit generation data to the logic circuit;
An electronic circuit wherein the encryption circuit generated in the logic circuit when the circuit generation data providing means is attached to the electronic device body is erased when the circuit generation data attaching means is detached. machine.
(付記7)前記回路生成データ付与手段がROMで構成されたことを特徴とする付記6に記載の電子機器。 (Supplementary note 7) The electronic device according to supplementary note 6, wherein the circuit generation data providing means is constituted by a ROM.
(付記8)前記論理回路がFPGA回路で構成されたことを特徴とする付記6または7に記載の電子機器。 (Supplementary note 8) The electronic device according to supplementary note 6 or 7, wherein the logic circuit is configured by an FPGA circuit.
(付記9)前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データが変更されることを特徴とする付記6〜8のいずれか一つに記載の電子機器。 (Supplementary note 9) The circuit generation data of the encryption circuit to be generated is changed by rewriting the circuit generation data given to the logic circuit by the circuit generation data giving means. 8. The electronic device according to any one of 8.
(付記10)前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記6〜9のいずれか一つに記載の電子機器。 (Additional remark 10) The data retention part which hold | maintains the data for confirming the correctness of the said circuit generation data given from the said circuit generation data provision means is further provided, The additional data 6 ~ characterized by the above-mentioned 9. The electronic device according to any one of 9 above.
(付記11)前記回路生成データが変更された前記暗号化回路を介して、前記データが変更されることを特徴とする付記10に記載の電子機器。 (Supplementary note 11) The electronic device according to supplementary note 10, wherein the data is changed through the encryption circuit in which the circuit generation data is changed.
(付記12)前記本体は、前記回路生成データ付与手段から与えられる前記回路生成データと前記データ保持部に保持された前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータとの比較を行う比較部をさらに備えることを特徴とする付記10または11に記載の電子機器。 (Supplementary Note 12) The main body confirms the validity of the circuit generation data given from the circuit generation data giving means and the circuit generation data given from the circuit generation data giving means held in the data holding unit. The electronic apparatus according to appendix 10 or 11, further comprising a comparison unit that compares the data with the data.
(付記13)生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報する通報手段をさらに有することを特徴とする付記10〜12のいずれか一つに記載の電子機器。 (Additional remark 13) Additional remark 10 which confirms from the said data the correctness of the said circuit generation data of the said encryption circuit produced | generated, and also has a report means to notify a security system when a correctness cannot be confirmed. The electronic device as described in any one of -12.
(付記14)回路生成データに基づく回路を生成する論理回路を有する電子機器において、
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。
(Supplementary Note 14) In an electronic apparatus having a logic circuit that generates a circuit based on circuit generation data,
And erasing means for erasing a circuit based on the circuit generation data formed in the logic circuit when circuit generation data providing means for applying the circuit generation data to the logic circuit is not connected to the electronic device. An electronic device characterized by that.
以上のように、本発明にかかるセキュリティ支援方法および電子機器は、セキュリティ性の向上が図られたセキュリティ支援方法および電子機器として有用であり、特に、高い機密性を必要とするデータを取り扱うセキュリティ支援方法および電子機器において有用である。 As described above, the security support method and electronic device according to the present invention are useful as a security support method and electronic device with improved security, and in particular, security support for handling data that requires high confidentiality. Useful in methods and electronics.
100 電子機器
101 本体
102 ROM
103 コネクタ部
104 コンフィグレーション回路生成/消去部
105 FPGA回路
106 制御部
107 ユーザI/F
108 データ保持部
109 アルゴリズム比較部
110 バッファ部
111 セキュリティ通報手段
100 Electronic equipment 101
DESCRIPTION OF
108
Claims (5)
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が抜脱された場合に消去されることを特徴とするセキュリティ支援方法。 In a security support method for an encryption system, comprising: a logic circuit that generates an encryption circuit based on given circuit generation data; and circuit generation data provision means that provides the circuit generation data to the logic circuit.
The circuit generation data providing means is made independent from the main body of the encryption system including the logic circuit, and is configured to be detachable from the main body.
The encryption circuit generated in the logic circuit when the circuit generation data adding unit is attached to the main body is erased when the circuit generation data adding unit is removed. Security support method.
前記回路生成データ付与手段が前記本体部に装着されてあらたに暗号化回路が生成された場合、前記本体部は、前記データ保持部に保持されているフラグと前記あらたに生成された暗号化回路のアルゴリズムを特定するフラグが一致するか否かを判定し、
不一致である場合、前記本体部は、前記あらたに生成された暗号化回路に前記データを暗号化/復号化させないことを特徴とする請求項1に記載のセキュリティ支援方法。 The data holding unit in the main body holds data encrypted / decrypted by the encryption circuit and a flag for specifying an algorithm of the encryption circuit,
When the circuit generation data adding means is attached to the main body and a new encryption circuit is generated, the main body includes a flag held in the data holding unit and the newly generated encryption circuit. Determine whether the flags that specify the algorithm match,
2. The security support method according to claim 1 , wherein in the case of mismatch, the main body unit does not cause the newly generated encryption circuit to encrypt / decrypt the data .
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。 An electronic device main body including a logic circuit that generates an encryption circuit based on given circuit generation data;
A circuit generation data providing unit configured to be detachable from the electronic device main body and supplying the circuit generation data to the logic circuit;
The encryption circuit generated in the logic circuit when the circuit generation data adding unit is attached to the electronic device main body is erased when the circuit generation data adding unit is detached. Electronics.
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。 In an electronic device having a logic circuit that generates a circuit based on circuit generation data,
And erasing means for erasing a circuit based on the circuit generation data formed in the logic circuit when circuit generation data providing means for applying the circuit generation data to the logic circuit is not connected to the electronic device. An electronic device characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222577A JP4617110B2 (en) | 2004-07-29 | 2004-07-29 | Security support method and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222577A JP4617110B2 (en) | 2004-07-29 | 2004-07-29 | Security support method and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042209A JP2006042209A (en) | 2006-02-09 |
JP4617110B2 true JP4617110B2 (en) | 2011-01-19 |
Family
ID=35906673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222577A Expired - Fee Related JP4617110B2 (en) | 2004-07-29 | 2004-07-29 | Security support method and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4617110B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2935078B1 (en) * | 2008-08-12 | 2012-11-16 | Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst | METHOD OF PROTECTING THE DECRYPTION OF CONFIGURATION FILES OF PROGRAMMABLE LOGIC CIRCUITS AND CIRCUIT USING THE METHOD |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238017A (en) * | 1998-02-19 | 1999-08-31 | Matsushita Electric Ind Co Ltd | Receiver |
US20010015919A1 (en) * | 1999-12-22 | 2001-08-23 | Kean Thomas A. | Method and apparatus for secure configuration of a field programmable gate array |
US6356637B1 (en) * | 1998-09-18 | 2002-03-12 | Sun Microsystems, Inc. | Field programmable gate arrays |
JP2004007472A (en) * | 2002-03-22 | 2004-01-08 | Toshiba Corp | Semiconductor integrated circuit, data transfer system, and data transfer method |
-
2004
- 2004-07-29 JP JP2004222577A patent/JP4617110B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238017A (en) * | 1998-02-19 | 1999-08-31 | Matsushita Electric Ind Co Ltd | Receiver |
US6356637B1 (en) * | 1998-09-18 | 2002-03-12 | Sun Microsystems, Inc. | Field programmable gate arrays |
US20010015919A1 (en) * | 1999-12-22 | 2001-08-23 | Kean Thomas A. | Method and apparatus for secure configuration of a field programmable gate array |
JP2004007472A (en) * | 2002-03-22 | 2004-01-08 | Toshiba Corp | Semiconductor integrated circuit, data transfer system, and data transfer method |
Also Published As
Publication number | Publication date |
---|---|
JP2006042209A (en) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792287B1 (en) | Method for security and the security apparatus thereof | |
US7568112B2 (en) | Data access control method for tamper resistant microprocessor using cache memory | |
JP5116325B2 (en) | Information processing apparatus, software update method, and image processing apparatus | |
US20080010686A1 (en) | Confidential Information Processing Device | |
JP2007027896A (en) | Communication card, secret information processing system, secret information transmission method, and program | |
JP2006295872A (en) | Formation method of device-dependent key, confidential information lsi equipped with secret information function using the method, host equipment using the lsi, record medium with authentication function used for the host equipment, and mobile terminal with recording medium equipped with authentication function | |
JP5389401B2 (en) | Encryption device, decryption device, and encryption system | |
CN114785503B (en) | Cipher card, root key protection method thereof and computer readable storage medium | |
JP2017157018A (en) | Information processing device, information processing method, information processing program, and trusted platform module | |
CN107925574B (en) | Secure programming of secret data | |
JP2007013678A (en) | Ic chip, board, information processing apparatus and computer program | |
US20080104396A1 (en) | Authentication Method | |
JP2007336446A (en) | Data encryption apparatus | |
JP4617110B2 (en) | Security support method and electronic device | |
JP2007013677A (en) | Ic chip, board, information processing apparatus and computer program | |
JP2013254506A (en) | Information processing apparatus, authenticity confirmation method, and record medium | |
JP2010231623A (en) | Cache memory control device and method | |
JP2004348526A (en) | Ic card, ic card program, and switching method of code section | |
CN112004227B (en) | Brushing control method and system of mobile equipment | |
US20240097905A1 (en) | Values exclusions | |
JP2008252290A (en) | Image processor and program processing method of same | |
JP2010061182A (en) | Software management method, software management device, and software management program | |
JP2013191226A (en) | Information processing apparatus, software update method, and image processing apparatus | |
JP4580030B2 (en) | Secure device | |
JP2007272923A5 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4617110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |