JP4605872B2 - Flash charge control device - Google Patents

Flash charge control device Download PDF

Info

Publication number
JP4605872B2
JP4605872B2 JP2000260645A JP2000260645A JP4605872B2 JP 4605872 B2 JP4605872 B2 JP 4605872B2 JP 2000260645 A JP2000260645 A JP 2000260645A JP 2000260645 A JP2000260645 A JP 2000260645A JP 4605872 B2 JP4605872 B2 JP 4605872B2
Authority
JP
Japan
Prior art keywords
charging
voltage
main capacitor
boosting
flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000260645A
Other languages
Japanese (ja)
Other versions
JP2002072307A (en
Inventor
雅博 川崎
佐藤　　修
茂 岩本
忠久 大倉
一仁 種岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2000260645A priority Critical patent/JP4605872B2/en
Publication of JP2002072307A publication Critical patent/JP2002072307A/en
Application granted granted Critical
Publication of JP4605872B2 publication Critical patent/JP4605872B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

【０００１】
【発明の技術分野】
本発明は、昇圧手段が昇圧動作しているときのみフラッシュ発光用のメインコンデンサーの充電電圧を検出可能な充電検出手段を使用した、フラッシュ充電制御装置に関する。
【０００２】
【従来技術およびその問題点】
従来の外付けフラッシュ装置では、フラッシュ発光用メインコンデンサーの充電電圧をネオン管やツェナーダイオード等によってモニタし、メインコンデンサーの充電電圧が所定電圧レベルを下回ったときに充電処理を実行しているものが多い。この場合、電圧検出手段としてのネオン管やツェナーダイオードには常時電流を流しているため、消費電力が大きく好ましくなかった。
【０００３】
またカメラ内蔵型フラッシュ装置では、電池の電圧を昇圧する昇圧回路の昇圧動作時のみメインコンデンサーの充電電圧を検出可能な充電検出回路を使用して充電処理を実行するものなどが知られている。
しかしながら従来では、充電状態に関わらず、一定の周期で充電電圧の検出を行っているため、昇圧回路を昇圧動作させる回数が多く、昇圧回路を駆動させる際に発生する電池消耗によって電池寿命が短くなっていた。
【０００４】
【発明の目的】
本発明は、電池消耗を低減し、エネルギー効率良く充電することができるフラッシュ充電制御装置を提供することを目的とする。
【０００５】
【発明の概要】
本発明は、電源となる電池の電圧を昇圧してフラッシュ発光用のメインコンデンサーを充電する昇圧手段と、該昇圧手段の昇圧動作時のみ、前記メインコンデンサーの充電電圧を検出する検出手段と、該検出手段の検出結果に応じて前記昇圧手段を昇圧動作させ、前記メインコンデンサーの充電を制御する制御手段と、カメラが動作しているか否かを検知する動作検知手段とを備え、前記制御手段は、充電開始後、前記メインコンデンサーの充電電圧が充電停止レベルに達するまでは、前記昇圧手段を連続的に昇圧動作させて前記メインコンデンサーを充電しながら第１の周期で前記検出手段を介して前記メインコンデンサーの充電電圧を検出すること、該充電電圧が前記充電停止レベルに達したときは、前記昇圧手段の連続動作を停止して充電を停止すること、該充電停止中は、前記検出手段を介して前記メインコンデンサーの充電電圧を検出するために、前記第１の周期よりも長い第２の周期で前記昇圧手段を間欠的に昇圧動作させること、及び、充電停止中に該動作検知手段を介してカメラが動作中であることを検知した場合は、前記検出手段を介して前記メインコンデンサーの充電電圧を検出するために、前記第２の周期よりも短く且つ前記第１の周期よりも長い第３の周期で前記昇圧手段を間欠的に昇圧動作させること、に特徴を有している。この構成によれば、昇圧手段の動作回数を減らして電池の消耗を減らすことができる。また、本発明を外部フラッシュ装置及びカメラの内蔵フラッシュ装置に適用でき、またカメラの動作に伴いメインコンデンサーの充電電圧が降下しても速やかに対応することができる。
【０００６】
前記メインコンデンサーは、前記昇圧手段が昇圧動作していない場合は無負荷状態となることが好ましい。この構成によればメインコンデンサーの余計な放電を防ぐことができる。
前記第２の周期は、前記メインコンデンサーの自然放電によって、該充電電圧が前記メインコンデンサーの再充電を要する充電再開レベル未満となるまでに要する時間よりも短く設定することが好ましい。
【０００８】
【発明の実施の形態】
以下、図面に基づいて本発明を説明する。本明細書中では、図示した回路及び素子において、ロー（グランド）レベルの電圧は論理値“０”、ハイレベルの電圧を論理値“１”とする。
【０００９】
図１は、本発明を適用したフラッシュ装置の一実施の形態をブロックで示す図である。本フラッシュ装置３０は、カメラに接続される外部フラッシュである。フラッシュ装置３０は、装置全体の動作を統括的に制御する制御手段としてＣＰＵ１２を備えている。ＣＰＵ１２には、電池１の電圧がショットキーダイオード２及びレギュレータ４を介して定電圧Ｖｄｄとして供給される。本実施形態では、電池１の電圧はショットキーダイオード２を介してコンデンサー３にも供給される。
【００１０】
ＣＰＵ１２には、各種書き換え可能なパラメータ、モードを書き込むＥＥＰＲＯＭ６がポート群Ｐｃを介して接続され、発光モードなど発光に必要な情報を表示するＬＣＤ表示器７がＬＣＤ駆動ポート群Ｐｂを介して接続され、カメラ‐フラッシュ相互通信用のカメラ通信インターフェース８がポート群Ｐａを介して接続されている。
カメラ通信インターフェース８には、カメラ接続端子５が接続されている。カメラ接続端子５にはＣ，Ｒ，Ｑ，Ｘ，Ｇの５端子が設けられていて、Ｘ端子はフォーカルプレンシャッターの先幕走行完了に同期して“０”となるＸ接点端子、Ｇ端子はグランド端子、Ｃ端子はカメラからの制御信号を入力する制御端子、Ｒ端子はカメラから送られるクロック信号を入力するクロック端子、Ｑはカメラ‐フラッシュ間の双方向データ通信用とフラッシュのクエンチ信号入力用の兼用端子である。このカメラ接続端子５を介してフラッシュ装置３０がカメラに接続されているときＣＰＵ１２は、Ｒ端子、Ｑ端子、Ｃ端子を介し、カメラとの間でデータ通信を実行する。
【００１１】
ＣＰＵ１２には、スイッチ類として、調光モードスイッチ９、シンクロモードスイッチ１０、メインスイッチ１１がそれぞれポートＰ２、Ｐ１、Ｐ０を介して接続されている。調光モードスイッチ９は１回押されるごとにＴＴＬ調光モードとマニュアルモードとを切り換えて設定する押しボタンスイッチであり、シンクロモードスイッチ１０は先幕シンクロ発光モード、後幕シンクロ発光モード、フラット（ＦＰ）発光モードを設定可能な押しボタンスイッチである。メインスイッチ１１は、フラッシュ装置３０の電源のオン／オフを切り換えるスイッチ部材である。
【００１２】
またＣＰＵ１２には、電池１の電圧を昇圧する昇圧回路１３がポートＰ３を介して接続されていて、充電検出回路１６のＲＬＳ出力端子がＡ／Ｄ変換ポートＰａｄを介して接続されている。昇圧回路１３によって昇圧された電圧は、ダイオード１４を介してメインコンデンサー２０に供給されるとともに、ダイオード１５を介して充電検出回路１６へ供給される。充電検出回路１６は、昇圧回路１３が動作しているときのみ、メインコンデンサー２０の端子電圧Ｈｖと同等の電圧Ｈｖ´を入力し、メインコンデンサー２０の充電電圧を検出する。
【００１３】
またＣＰＵ１２には、トリガー回路２２のＴＲＩＧｏｎ端子がポートＰ４を介して接続されている。トリガー回路２２は、キセノン管２３のトリガー電極ＸｅＴ端子に高圧の振動電圧を印加し、キセノン管２３を励起状態とする。キセノン管２３の励起状態において、ＩＧＢＴ２４がオンしている場合はメインコンデンサー２０に蓄積されている電荷がコイル２１、キセノン管２３、ＩＧＢＴ２４を介し放電することによりキセノン管２３が発光する。
【００１４】
またＣＰＵ１２には、３０Ｖ発生回路１８の３０Ｖｏｎ端子がポートＰ５を介して接続されている。３０Ｖ発生回路１８は、メインコンデンサー２０の端子電圧ＨＶを電源電圧として、３０Ｖｏｕｔ端子から３０Ｖの電圧を発生する回路である。３０Ｖ発生回路１８から出力された３０Ｖの電圧はレベルシフト回路１９に印加される。
【００１５】
またＣＰＵ１２には、発光制御回路１７のＩＧＢＴｃｔｌ端子、ＥＸＴｑ端子、ＦＰｌｖｌ端子がそれぞれポートＰ６、Ｐ７、Ｄ／Ａ変換ポートＰｄａを介して接続されている。発光制御回路１７は、詳細は後述するが、ＩＧＢＴｏｎ信号を上述のレベルシフト回路１９に出力し、レベルシフト回路１９を介してＩＧＢＴ２４をオン／オフさせ、キセノン管２３の発光量を制御する回路である。レベルシフト回路１９は、入力したＩＧＢＴｏｎ信号が “１”であれば、３０Ｖ発生回路１８から印加された３０Ｖの電圧をＩＧＢＴ２４のゲートＩＧＢＴｇに印加してＩＧＢＴ２４をオンさせ、ＩＧＢＴｏｎ信号が“０”であればＩＧＢＴ２４をオフさせる。
発光制御回路１７は、レギュレータ４及び発光量検出受光素子２６に接続されていて、発光量検出受光素子２６の出力に対応する電圧ＰＤｆｌを入力する（図２参照）。発光量検出受光素子２６は、詳細には図示しないが、キセノン管２３から発せられた光を直接受光できる位置に設けられていて、キセノン管２３から発せられた光を受光するとその受光量に対応する光電流を出力する。
【００１６】
以上はフラッシュ装置３０の概要構成であるが、次に図２〜図４を参照し、発光制御回路１７、３０Ｖ発生回路１８、及び充電検出回路１６の構成についてそれぞれ具体的に説明する。
【００１７】
図２は発光制御回路１７の一実施の形態を示す回路図である。ＣＰＵ１２のＤ／Ａ変換ポートＰｄａに接続されたＦＰｌｖｌ端子は、コンパレータ１０１の非反転入力端子（＋端子）に接続されている。この非反転入力端子には、ＣＰＵ１２からＦＰｌｖｌ端子に出力された所定の電圧が入力される。コンパレータ１０１の反転入力端子（−端子）は、カソードがレギュレータ４から供給される電源ラインＶｄｄに接続された発光量検出受光素子２６と抵抗１００の接続点に接続されている。この反転入力端子には、発光量検出受光素子２６と抵抗１００の接続点における電圧値であって、キセノン管２３の発光量に対応する電圧ＰＤｆｌが入力される。コンパレータ１０１は、所定の電圧ＦＰｌｖｌとキセノン管２３の発光量に対応する電圧ＰＤｆｌとを比較し、その比較結果に応じた出力を発生する。
【００１８】
コンパレータ１０１の出力側には、抵抗１０２を介してＩＧＢＴｃｔｌ端子が接続され、さらに抵抗１０３を介してＥＸＴｑ端子及びバスバッファー１０４が接続されている。バスバッファー１０４の出力端子にはバッファー１０６が接続されていて、バッファー１０６の入出力間には抵抗１０５が接続されている。バッファー１０６の出力は、抵抗１０５を介して入力に帰還されるとともに、ＩＧＢＴｏｎ端子からＩＧＢＴｏｎ信号としてレベルシフト回路１９に出力される。
バスバッファー１０４の制御端子１０４ａが“１”のとき（バスバッファー１０４がオフ状態のとき）は、バッファー１０６の入力及び出力が保持されてＩＧＢＴｏｎ信号も保持され、その結果、ＩＧＢＴ２４のオン／オフ状態も保持される。したがって、制御端子１０４ａが“１”の状態ではＩＧＢＴ２４のオン／オフを切り換えることができない。このバスバッファー１０４はスイッチ回路として機能し、抵抗１０５及びバッファー１０６はラッチ回路として機能する。以下では、制御端子１０４ａが“１”のときをバスバッファー１０４のオフ状態、制御端子１０４ａが“０”のときをバスバッファー１０４のオン状態という。
【００１９】
バスバッファー１０４の制御端子１０４ａはエクスクルーシブオアゲート１１３の出力端子１１３ｃ接続されていて、エクスクルーシブオアゲート１１３の出力によって制御される。エクスクルーシブオアゲート１１３の一方の入力端子１１３ａは、バッファー１０６とグランド間に直列接続された抵抗１０７とコンデンサー１０８に接続されている。さらに入力端子１１３ａにはショットキーダイオード１０９のアノードが接続されている。エクスクルーシブオアゲート１１３の他方の入力端子１１３ｂは、バッファー１０６とグランド間に直列接続された抵抗１１０とコンデンサー１１１に接続されている。さらに入力端子１１３ｂにはショットキーダイオード１１２のカソードが接続されている。
エクスクルーシブオアゲート１１３の出力は、バッファー１０６の出力が変化すると、その変化時から抵抗１０７とコンデンサー１０８の時定数τａ、または抵抗１１０とコンデンサー１１１の時定数τｂが経過するまでの間“１”となり、バスバッファー１０４をオフ状態とする。そして時定数τａまたはτｂが経過すると、エクスクルーシブオアゲート１１３の出力は“０”となってバスバッファー１０４をオン状態とする。したがってバッファー１０６の出力が変化すると、その変化時から時定数τａ、τｂが経過するまでの間はバッファー１０６の入力及び出力が保持されてＩＧＢＴ２４のオン／オフも保持され、時定数τａ、τｂが経過した後にＩＧＢＴ２４のオン／オフが変更可能となる。
【００２０】
図３には３０Ｖ発生回路１８の一実施の形態を示す回路図である。３０Ｖ発生回路１８は、３０Ｖｏｎ端子から“０”（ローレベル）を入力している状態では、高耐圧トランジスタ２０２及び２０５がオフしているため、メインコンデンサー２０の端子電圧Ｈｖラインから電流は流れず、３０Ｖｏｕｔ端子からは何も出力されない。
一方、３０Ｖ発生回路１８が３０Ｖｏｎ端子から“１”（ハイレベル）を入力している状態では、高耐圧トランジスタ２０２がオンし、これに伴い高耐圧トランジスタ２０５がオンする。高耐圧トランジスタ２０５がオンすると、メインコンデンサー２０の端子電圧Ｈｖラインから電流がダイオード２０８、抵抗２０９、コンデンサー２１１、ショットキーダイオード２１２を介してコンデンサー２１３に流れ、コンデンサー２１３が急速に充電される。このコンデンサー２１３の両端子間に発生する電圧は、３０Ｖツェナーダイオード２０７によって３０Ｖ未満に制限されて３０Ｖｏｕｔ端子から出力される。そしてコンデンサー２１１が満充電状態になると、抵抗２０６、ショットキーダイオード２１２を介して電流が流れ、３０Ｖの出力が維持される。
【００２１】
図４には充電検出回路１６の一実施の形態を示す回路図である。充電検出回路１６は、昇圧回路１３の昇圧開始によりメインコンデンサー２０の充電が開始されると、メインコンデンサー２０の端子電圧Ｈｖに等しい電圧Ｈｖ´を入力する。この入力電圧Ｈｖ´は、コンデンサー３００によって整流された後、抵抗３０１及び抵抗３０２で分圧されてＲＬＳ出力端子に出力される。例えば、抵抗３０１と抵抗３０２の抵抗値の比を９９：１に設定すれば、入力電圧Ｈｖ´＝３３０Ｖのとき出力電圧ＲＬＳ＝３．３Ｖとなり、また入力電圧Ｈｖ´＝２７０Ｖのとき出力電圧ＲＬＳ＝２．７Ｖとなる。入力電圧Ｈｖ´は昇圧回路１３が作動しているときのみ発生するため、充電検出回路１６は昇圧回路１３が作動しているときのみメインコンデンサー２０の端子電圧Ｈｖを検出することができる。なお、昇圧回路１３が作動していないときは、充電検出回路１６はメインコンデンサー２０に対してダイオード１４で逆方向となるため、メインコンデンサー２０は無負荷状態となる。そのため、メインコンデンサー２０の余計な放電を防止することができる。
【００２２】
以上の図１〜図４の構成に基づき、図５及び図６に示すタイミングチャートを参照してフラット発光制御の概要について説明する。図５はフラット発光制御に関するタイミングチャートである。
図５の時間Ｔ０は初期状態であって、初期状態でＣＰＵ１２は、発光制御回路１７のＩＧＢＴｃｔｌ端子へ“０”を出力し、ＦＰｌｖｌ端子には所定の電圧を出力し、ＥＸＴｑ端子を開放状態に設定する。またＣＰＵ１２は、トリガー回路２２のＴＲＩＧｏｎ端子へ“０”を出力する。そのため、キセノン管２３のトリガー電極ＸｅＴ端子には電圧が印加されず、キセノン管２３の発光は行われない。したがって、発光量検出受光素子２６からは光電流が出力されず、発光制御回路１７の入力電圧ＰＤｆｌは“０”となり、コンパレータ１０１の出力は“１”となっている。バスバッファー１０４の入力はＩＧＢＴｃｔｌ端子（ＩＧＢＴｃｔｌ信号）が“０”なので“０”となり、バスバッファー１０４の出力も“０”となっている。同様に、バッファー１０６の出力、即ちＩＧＢＴｏｎ信号も“０”となっている。
【００２３】
この初期状態において、ＣＰＵ１２が３０Ｖ発生回路１８の３０Ｖｏｎ端子への出力を“０”から“１”に変更する（時間Ｔ１）と、３０Ｖ発生回路１８の出力端子３０Ｖｏｕｔから３０Ｖの電圧が発生する。
そして３０Ｖ発生回路１８が発生させた３０Ｖの電圧が安定したら（時間Ｔ２）、ＣＰＵ１２はＩＧＢＴｃｔｌ信号を“０”から“１”に変更する。すると、発光制御回路１７のバスバッファー１０４の入力が“１”となって、バッファー１０６の出力、ＩＧＢＴｏｎ信号が“１”となる（図２参照）。このＩＧＢＴｏｎ信号“１”がレベルシフト回路１９に出力されると、レベルシフト回路１９は３０Ｖ発生回路１８から与えられた電圧３０Ｖの３０Ｖｏｕｔ信号をＩＧＢＴ２４のゲートＩＧＢＴｇに印加してＩＧＢＴ２４をオンさせる。
【００２４】
ＩＧＢＴｏｎ信号が“０”から“１”に変化すると、発光制御回路１７のショットキーダイオード１１２を介してコンデンサー１１１が急速に充電され、エクスクル−シブオアゲート１１３の一方の入力端子１１３ｂがすぐ“１”となる（図２参照）。一方、エクスクル−シブオアゲート１１３の他方の入力端子１１３ａは、抵抗１０７を介してコンデンサー１０８が充電されるため、抵抗１０７とコンデンサー１０８による時定数τａの経過後“１”となる。したがって、ＩＧＢＴｏｎ信号が“０”から“１”に変化してから時定数τａの間はエクスクル−シブオア１１３の出力１１３ｃは“１”となり、バスバッファー１０４はオフ状態となる。バスバッファー１０４がオフ状態となっている間は、バッファー１０６の出力から入力に帰還される抵抗１０５によりバッファー１０６の入力及び出力は“１”に保たれ（図６（ａ）参照）、ＩＧＢＴ２４はオン状態で保たれる。
【００２５】
ＩＧＢＴ２４がオンしてから所定時間経過したとき（時間Ｔ３）、ＣＰＵ１２はトリガー回路２２のＴＲＩＧｏｎ端子への出力を“０”から“１”に変更する。すると、トリガー回路２２からキセノン管２３のトリガー電極ＸｅＴ端子に高圧の振動電圧が印加される。これによりキセノン管２３が励起される。ここでＩＧＢＴ２４は既にオンしているため、メインコンデンサー２０の蓄積電荷がコイル２１、キセノン管２３、ＩＧＢＴ２４を介して放電され、キセノン管２３は発光を開始する。キセノン管２３が発光したことにより、発光量検出受光素子２６の光電流はキセノン管２３の発光量に対応した値になり、発光制御回路１７の入力電圧ＰＤｆｌも発光量に対応した電圧となって急速に増加する。
【００２６】
そしてＣＰＵ１２は、発光制御回路１７のＩＧＢＴｃｔｌ端子を開放状態とし、またトリガー回路２２のＴＲＩＧｏｎ端子への出力を“１”から“０”に変更する。すると発光制御回路１７では、ＩＧＢＴｃｔｌ端子が接続されていない状態と等価になり、コンパレータ１０１の出力がＩＧＢＴｃｔｌ信号として出力される。この時点ではコンパレータ１０１の出力は“１”で、ＩＧＢＴｃｔｌ信号は“１”に保持されるが、キセノン管２３の発光キセノン管２３の発光量に対応する入力電圧ＰＤｆｌが所定の電圧ＦＰｌｖｌ以上になると（時間Ｔ４）、発光制御回路１７のコンパレータ１０１の出力は“０”となり、バスバッファー１０４、バッファー１０６を介してＩＧＢＴｏｎ信号は“０”となる。このＩＧＢＴｏｎ信号“０”は、レベルシフト回路１９を介してＩＧＢＴ２４のゲート電圧ＩＧＢＴｇを０Ｖとし、ＩＧＢＴ２４をオフさせる。ＩＧＢＴ２４がオフすると、ＩＧＢＴ２４を介しての放電が停止する一方、コイル２１に蓄積されたエネルギー（発光時にコイルに流れた電流による）がキセノン管２３、ダイオード２５を介して放電される。この場合、キセノン管２３の発光量は減少する。
【００２７】
上記ＩＧＢＴｏｎ信号が“１”から“０”に変化したことにより、発光制御回路１７のショットキーダイオード１０９を介してコンデンサー１０８が急速に放電されるため、エクスクル−シブオアゲート１１３の他方の入力端子１１３ａはすぐ０となる。一方、エクスクル−シブオアゲート１１３の一方の入力１１３ｂは、抵抗１１０を介してコンデンサー１１１が放電されるため、抵抗１１０とコンデンサー１１１による時定数τｂの経過後“０”となる。したがって、ＩＧＢＴｏｎ信号が“１”から“０”に変化してから時定数τｂが経過するまでの間は、エックスクル−シブオアゲート１１３の出力１１３ｃは“１”となり、バスバッファー１０４はオフ状態となる。バスバッファー１０４のオフ状態では、バッファー１０６の出力は抵抗１０５によって入力に帰還されるため、バッファー１０６の入力及び出力は“０”に保たれ、ＩＧＢＴ２４はオフ状態で保たれる。
【００２８】
キセノン管２３の発光量が減少し、発光制御回路１７の入力電圧ＰＤｆｌが所定電圧ＦＰｌｖｌよりも下がると（時間Ｔ５）、再び発光制御回路１７のコンパレータ１０１の出力は“１”となり、上記と同様にしてＩＧＢＴｏｎ信号が“１”となってＩＧＢＴ２４がオンすることにより、メインコンデンサー２０に蓄積されたエネルギーがコイル２１、キセノン管２３、ＩＧＢＴ２４を介して放電され、キセノン管２３の発光量が増加する。なお、時間Ｔ５では、時間Ｔ３の時点とは異なり、キセノン管２３の励起状態が継続されているため、キセノン管２３のトリガー電極ＸｅＴ端子への高圧の振動電圧印加は不要である。
ＩＧＢＴ２４が再度オンして発光量が増加し、発光制御回路１７の入力電圧ＰＤｆｌが所定の電圧ＦＰｌｖｌ以上になると（時間Ｔ６）、再びコンパレータ１０１の出力は“０”となり、上記と同様にしてＩＧＢＴｏｎ信号が“０”となりＩＧＢＴ２４がオフする。すると、コイル２１に蓄積されたエネルギーがキセノン管２３、ダイオード２５を介して放電され、キセノン管２３の発光量は減少する。
【００２９】
上記の時間Ｔ５における動作と時間Ｔ６における動作とが繰返し行われることにより、光量変動の小さい発光を持続するフラット発光が行われる。
【００３０】
そして予め設定されたフラット発光時間が経過すると（時間Ｔ７）、ＣＰＵ１２はＩＧＢＴｃｔｌ信号を“０”とする。このとき、発光制御回路１７のコンパレータ１０１の出力が“０”であればそのままＩＧＢＴ２４をオフさせてフラット発光が停止されるが、コンパレータ１０１の出力が“１”であれば、ＩＧＢＴｃｔｌ信号が“１”から“０”に変化してから時定数τａが経過するまでバスバッファー１０４はオフ状態であるから、時定数τａが経過するまでＩＧＢＴ２４はオン状態で保持される。そして、時定数τａの経過後にＩＧＢＴｏｎ信号が“０”となってＩＧＢＴ２４をオフさせ、フラット発光が停止される（時間Ｔ８）。
【００３１】
図６は、図５の時間Ｔ４から時間Ｔ８までのフラット発光制御に関するタイミングチャートの一部を拡大して示したものである。（ａ）は発光オン／オフの周期が時定数τａ、τｂよりも長い場合を、（ｃ）は発光オン／オフの周期が前記時定数τａ、τｂよりも短い場合を示している。
この発光オン／オフの周期は、キセノン管２３の発光時の抵抗、コイル２１のインピーダンス、メインコンデンサー２０の電圧、コンパレータ１０１・ＩＧＢＴ２４の応答遅れ時間等により決定される。
【００３２】
図６（ａ）に示すように、ＩＧＢＴｃｔｌ信号の周期が時定数τａ、τｂより長い場合は、ＩＧＢＴｃｔｌ信号が“０”から“１”に変化した後“１”から“０”に変化するまでに、エクスクル−シブオアゲート１１３の出力端子１１３ｃが０になっていて、バスバッファー１０４はオン状態になっている。そのため次のＩＧＢＴｃｔｌ信号の立ち上がり・立ち下がりの変化は、すぐにバッファー１０６に伝わりＩＧＢＴｃｔｌ信号波形とＩＧＢＴｏｎ信号波形は同一となる。
一方、図６（ｃ）に示すように、ＩＧＢＴｃｔｌ信号の周期が時定数τａ、τｂより短い場合は、ＩＧＢＴｃｔｌ信号が“０”から“１”に変化した後“１”から“０”に変化するまでにエクスクル−シブオアゲート１１３の出力端子１１３ｃは“０”になっていないため、ＩＧＢＴｃｔｌ信号の立ち上がり・立ち下がりの変化は、すぐにバッファー１０６に伝わらず、時定数τａ、τｂ経過後にバッファー１０６に伝わってＩＧＢＴｏｎ信号は時定数τａ、τｂだけＩＧＢＴｃｔｌ信号からずれてしまう。即ち、発光オン／オフの周期は時定数τａ、τｂよりも短くならない。したがって、上記の時定数τａ、τｂをＩＧＢＴ２４の最高動作周波数に対応する周期に設定すれば、ＩＧＢＴ２４の制御周波数は最高動作周波数を超えることがないのでフラット発光制御中にもＩＧＢＴ２４の破壊を防止することができ、また、ＩＧＢＴ２４を最高動作周波数に近い周波数でオン／オフ制御するのでＩＧＢＴ２４の最大の性能を発揮させることができる。
【００３３】
図６（ｂ）は、図５の時間Ｔ７における拡大図であり、時間Ｔ７でコンパレータ１０１の出力が“１”になった直後に、ＩＧＢＴｃｔｌ信号を“０”にしたものである。バスバッファー１０４はＩＧＢＴｃｔｌ信号が変化してから時定数τａ経過したときにオフ状態からオン状態となる。バスバッファー１０４がオン状態になると、ＩＧＢＴｏｎ信号が“１”から“０”となってＩＧＢＴ２４をオフさせる。本実施形態では、ＩＧＢＴｃｔｌ信号が変化してから一定時間はＩＧＢＴ２４の状態を保持するので、ＩＧＢＴ２４がオンからオフに変化する過渡状態で強制的にオフされることがなく、ＩＧＢＴ２４の破壊を防止することができる。
【００３４】
次に、図９〜図１３に示されるフローチャートを参照し、フラッシュ装置３０の動作について詳細に説明する。
【００３５】
『メイン処理』
図９は、フラッシュ装置３０のメイン処理に関するフローチャートである。フラッシュ装置３０に電池１が装填されると、ＣＰＵ１２はリセットされた後、メイン処理に入る。
メイン処理に入ると先ず、全ての割り込みを禁止し、各入出力ポート、変換ポートなどを初期化する（Ｓ１００）。次に、ポート群Ｐｃを介してＥＥＰＲＯＭ６とのシリアル通信を行い、ＥＥＰＲＯＭ６の初期データを読み込む（Ｓ１０１）。続いて、タイマーＡを１２５ｍｓのリロードタイマーとしてセットし、タイマーＡをスタートさせる（Ｓ１０２）。そして、カメラ側からの通信割り込みを許可し（Ｓ１０３）、メインコンデンサー２０の最大電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグに“１”（要求）をセットし、メインコンデンサー２０の充電時間を管理する変数Ｃｔｉｍｅに“０”をセットする（Ｓ１０４）。
【００３６】
続いて、メインスイッチ１１がオンしたかどうかをチェックする（Ｓ１０５）。メインスイッチ１１がオンしていなかったときは（Ｓ１０５；Ｎ）、ポートＰ３の出力を“１”にして昇圧回路１３の動作を停止し（Ｓ１１４）、カメラ側からの通信割り込みを禁止して（Ｓ１１５）、ポートＰ０のオン割り込みを許可し（Ｓ１１６）、スリープ状態に移行する（Ｓ１１７）。このスリープ状態ではポートＰ０のオン割り込みが許可されているため、メインスイッチ１１がオンすると割り込みが発生し、Ｓ１００に戻ってメイン処理を開始する。
【００３７】
メインスイッチ１１がオンしていたときは（Ｓ１０５；Ｙ）、メインコンデンサー２０を充電する充電処理を実行し（Ｓ１０６）、調光モードスイッチ９、シンクロモードスイッチ１０で設定されたスイッチ情報を入力するスイッチ情報入力処理を実行する（Ｓ１０７）。
【００３８】
続いて、通信情報処理を実行する（Ｓ１０８）。通信情報処理では、カメラから転送されるＣＦ通信情報を入力し、入力したＣＦ通信情報に基づいて各モードなどを設定し、設定したＦＣ通信情報をカメラに出力する。
【００３９】
表１にフラッシュからカメラに転送されるＦＣ通信情報の一実施例を示した。
【表１】

Figure 0004605872
【００４０】
充電完了信号にはメインコンデンサー２０の充電が完了しているかどうかを識別するＣｈａｒｇｅフラグが設定され、シンクロ要求情報にはシンクロモードスイッチ１０によって設定されたシンクロモードが設定され、Ｇｎｏ情報にはフラッシュの画角に対応するガイドナンバーＧｎｏのアペックス表示量Ｇｖが設定される。また、画角ＮＧ情報は、現在のフラッシュの照射角でカバーできる画角と、入力したレンズ焦点距離情報による画角を比較した結果、現在のフラッシュの照射角でカバーできる画角のほうが大きかった場合に設定される情報である。調光確認情報はフラッシュ発光時にカメラから発光停止信号を入力した場合に設定される。
【００４１】
表２にカメラからフラッシュに転送されるＣＦ通信情報の一実施例を示した。
【表２】
Figure 0004605872
【００４２】
調光モード指定情報は、調光モードスイッチ９で設定されたスイッチ情報よりも優先される。ＣＰＵ１２は、例えば、調光モードスイッチ９でマニュアルモードが設定されていても、調光モード指定情報がＴＴＬモードであるときはＴＴＬモードを設定する。但し、調光モード指定情報がＮＡモードであったときは、調光モードスイッチ９で設定されたモードを設定する。
シンクロ指定情報は、複数のフラッシュがカメラに装着されている場合にカメラが適切なモードを判断して通信するため、シンクロモードスイッチ１０で設定されたスイッチ情報よりも優先される。
予備発光命令情報には予備発光か本発光かを識別するＰｒｅフラグを設定し、発光倍率情報には発光倍率のアペックス表示量Ｍｖを設定する。また最長調光距離情報には、式：Ｄｖｍａｘ＝Ｇｖ−Ａｖ＋Ｓｖ−５により求めた最長調光距離Ｄｖｍａｘを設定し、さらに式：最長調光距離Ｄｖｍａｘ−６により求めた最短調光距離が規定値、例えば０．７ｍ（Ｄｖ＝−１）よりも小さい場合には最短距離として規定値を設定する。なお、Ｄｖ，Ｇｖ，Ａｖ，Ｓｖは距離，ガイドナンバー，絞り，フイルム感度のアペックス表示量である。
【００４３】
続いて、フラッシュの発光に関する情報をＬＣＤ表示器７に表示させる表示処理を行う（Ｓ１０９）。フラッシュの発光に関する情報とは、調光モードスイッチ９で設定された調光モード、シンクロモードスイッチ１０で設定されたシンクロモード、充電完了情報、画角ＮＧ情報、調光確認情報、カメラから指定された調光モード指定情報、シンクロモード指定情報、フラッシュで設定されたフラッシュ光がカバーできる焦点距離、最長調光距離及び最短調光距離などである。
【００４４】
次に、低消費電力化を図るため低速モードに移行し（Ｓ１１０）、タイマーＡオーバーフラグが“１”になるまで待機する（Ｓ１１１；Ｎ）。このタイマーＡオーバーフラグには、タイマーＡがタイムアップしたときに“１”がセットされる。そしてタイマーＡオーバーフローフラグが“１”になったときは、高速モードへ移行し、タイマーＡオーバーフラグを“０”にしてＳ１０５へ戻る（Ｓ１１１；Ｙ、Ｓ１１２、Ｓ１１３）。つまり、タイマーＡはタイムアップする毎に再スタートし、メインスイッチ１１のオン状態では以上のＳ１０５〜Ｓ１１３の処理が１２５ｍＳ（ミリ秒）に１回実行される。
【００４５】
『充電処理』
メイン処理のＳ１０６で実行される充電処理について、図１０に示したフローチャートを参照してより詳細に説明する。
この処理は、充電中か否かでメインコンデンサー２０の充電電圧をチェックする周期が異なること、さらに充電停止中においてはカメラが動作中か否かでメインコンデンサー２０の充電電圧をチェックする周期が異なること、またカメラ動作中はメインコンデンサー２０の充電電圧を最低電圧よりも高い電圧で保持すること、また充電中であってメインコンデンサー２０の充電電圧が最低電圧を超えている場合に充電電圧が所定の割合以上上昇しなかったときは充電を停止すること、に特徴がある。なお本実施形態では、メインコンデンサー２０の充電電圧の最高電圧レベルを「充電停止レベル」とし、メインコンデンサーの充電電圧の最低電圧レベルを「充電再開レベル」としている。
【００４６】
先ず最初に、充電開始後、メインコンデンサー２０の充電電圧（Ａ／Ｄ変換値）が最低電圧（充電再開レベル）に達するまでの処理について説明する。
充電処理に入ると、先ず、メインコンデンサー２０の最大電圧（充電停止レベル）までの充電を要求するか否かを識別するＦ_ＣRequestフラグが“１”か否かをチェックする（Ｓ２００）。Ｆ_ＣRequestフラグは、メイン処理開始時にＳ１０４で“１”（要求）にセットされ、また、メインコンデンサー２０の最大電圧までの充電を要するとき、例えばフラッシュ発光後のＳ４１６（図１２）、Ｓ４２９（図１３）で“１”がセットされる。
【００４７】
Ｆ_ＣRequestフラグが“１”であったときは、ポートＰ３から“０”を出力して昇圧回路１３を作動させてメインコンデンサー２０の充電を開始し、メインコンデンサー２０の充電電圧が最高電圧に達した時点からの経過時間タイマーＰｔｉｍｅを０として、充電中か否かを識別するＦ_oncフラグに“１”（充電中）をセットする（Ｓ２００；Ｙ、Ｓ２０５、Ｓ２０６）。続いて、充電検出回路１６のＲＬＳ端子から出力された電圧をＡ／Ｄ変換ポートＰａｄを介して入力し（Ｓ２０７）、入力電圧ＲＬＳのＡ／Ｄ変換値が電圧値Ｖｍｉｎに達したか否かをチェックし（Ｓ２０８）、入力電圧ＲＬＳのＡ／Ｄ変換値が電圧値Ｖｍｉｎに達していないときは、充電完了信号Chargeを“０”（未充完）とし、最高電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグを“１”（充電要）としたままリターンする（Ｓ２０８；Ｎ、Ｓ２１０）。一方、入力電圧ＲＬＳのＡ／Ｄ変換値が電圧値Ｖｍｉｎに達していたときは、充電完了信号Chargeを“１”（充電完了）とし、さらにＡ／D変換値と電圧値Ｖｍａｘとを比較する（Ｓ２０８；Ｙ、Ｓ２０９、Ｓ２１１）。
【００４８】
上記の電圧値Ｖｍｉｎにはメインコンデンサー２０の充電電圧の最低電圧に対応する値が設定されていて、電圧値Ｖｍａｘにはメインコンデンサー２０の充電電圧の最高電圧に対応する値が設定されている。本実施形態では、メインコンデンサー２０の充電の最高電圧を３３０Ｖ、最低電圧を２７０Ｖとし、充電検出回路１６の抵抗３０１と抵抗３０２の抵抗比を９９：１としているので、電圧値Ｖｍｉｎ＝２．７Ｖ、電圧値Ｖｍａｘ＝３．３Ｖとなっている。したがって、Ｓ２０８のチェックは充電検出回路１６から入力した電圧ＲＬＳが２７０Ｖよりも大きいか否かをチェックしたことと同等となり、Ｓ２１１のチェックでは入力電圧ＲＬＳが３３０Ｖよりも大きいか否かをチェックしたことと同等になる。電圧値Ｖｍｉｎ、Ｖｍａｘは、ＥＥＰＲＯＭ６の初期データとして設定することができる。
【００４９】
次に、メインコンデンサー２０の充電電圧（Ａ／Ｄ変換値）が電圧値Ｖｍｉｎより大きくて電圧値Ｖｍａｘ以下の場合について説明する。
Ｓ２１１のチェックで、入力電圧ＲＬＳのＡ／Ｄ変換値が電圧値Ｖｍａｘ以下であったとき、即ちメインコンデンサー２０の充電電圧が充電再開レベル（２７０Ｖ）以上であって充電停止レベル（３３０Ｖ）以下であったときは、変数Ｃｔｉｍｅが０か否かをチェックする（Ｓ２１１；Ｎ、Ｓ２１２−１）。この充電処理は１２５ｍｓに１回実行されるため、変数Ｃｔｉｍｅは１２５ｍｓ経過するごとに＋１カウントアップされる計時用の変数である。
【００５０】
変数Ｃｔｉｍｅが０であったときは、入力電圧ＲＬＳのＡ／Ｄ変換値をＡ／Ｄｏｌｄ値としてメモリし（Ｓ２１２−１；Ｙ、Ｓ２１２−２）、変数Ｃｔｉｍｅが０でなかったときはＳ２１２−２をスキップして（Ｓ２１２−１；Ｎ）、変数Ｃｔｉｍｅに１加算する（Ｓ２１２−３）。続いて、変数Ｃｔｉｍｅが１６より大きいか否かをチェックする（Ｓ２１３）。変数Ｃｔｉｍｅが１６より大きかったとき、即ちメインコンデンサー２０の充電電圧が最低電圧を超えてから２秒経過したときは、変数Ｃｔｉｍｅを０にリセットし、入力電圧ＲＬＳのＡ／Ｄ変換値を、２秒前にメモリしたＡ／Ｄｏｌｄ値と規定値Ｋｈの和と比較する（Ｓ２１３；Ｙ、Ｓ２１４、Ｓ２１５）。ここで、入力電圧ＲＬＳのＡ／Ｄ変換値をＡ／Ｄｏｌｄ値と規定値Ｋｈの和と比較するのは、メインコンデンサー２０の充電電圧の上昇率をチェックするためである。
【００５１】
図１４は、一般的な蓄電素子（電池）の充電電圧と充電時間の関係の一例を示すものである。図において、（ａ）、（ｂ）、（ｃ）はそれぞれ消耗度合の異なる電池を充電した場合を示しており、（ａ）、（ｂ）、（ｃ）の順に新しい電池となっている。（ａ）〜（ｃ）の中で最も消耗の激しい電池を充電した場合（ｃ）は、図からも分かるように、時間をかけて充電しても電圧値（最高電圧）Ｖｍａｘに達しない。このような場合に、最高電圧Ｖｍａｘまで充電を続けたのでは充電効率が悪く、好ましくない。そこで本実施形態では、電圧値（最低電圧）Ｖｍｉｎに達した以降、充電電圧の上昇率が所定値Ｋｈよりも低ければ充電を停止する構成としている。例えばＫｈを２０ｍＶに設定すれば、メインコンデンサー２０の端子電圧Ｈｖが２秒間に２Ｖ以上上昇しないときは、充電を停止する。なお、図１４において充電電圧の上昇率は、（ａ）では６０ｖ／ｓ、（ｂ）では３０ｖ／ｓ、（ｃ）の終期では１ｖ／ｓ以下となっている。
【００５２】
Ａ／Ｄ変換値がＡ／Ｄｏｌｄ値と規定値Ｋｈの和よりも大きくなかったとき、即ち、メインコンデンサー２０の充電電圧が２秒間に規定値Ｋｈよりも上昇しなかったときは、充電の入力エネルギーに対する充電電圧の上昇率（充電効率）が低いので（図１４参照）、最大電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグを“０”（不要）とし、ポートＰ３から“１”を出力して昇圧回路１３の動作を停止させて充電を停止し、充電中か否かを識別するＦ_oncフラグを“０”（非充電）とし、変数Ｃｔｉｍｅを０としてリターンする（Ｓ２１５；Ｎ、Ｓ２１６、Ｓ２２０、Ｓ２２１）。
【００５３】
Ａ／Ｄ変換値がＡ／Ｄｏｌｄ値と規定値Ｋｈの和よりも大きかったときは、最高電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグが“１”か否かをチェックし、Ｆ_ＣRequestフラグが“１”（充電要）であればそのままリターンして充電を続ける（Ｓ２１５；Ｙ、Ｓ２１７、Ｓ２１７；Ｙ）。
Ｆ_ＣRequestフラグが“１”でなかったときは、カメラが動作状態であるか否かを識別するＦ_ＣＯｎフラグが“１”か否かをチェックし、Ｆ_ＣＯｎフラグが“１”でなかったとき、即ちカメラが動作状態でないときは、ポートＰ３から“１”を出力して充電を停止し、充電中か否かを識別するＦ_oncフラグを“０”（非充電）とし、変数Ｃｔｉｍｅを０としてリターンする（Ｓ２１７；Ｎ、Ｓ２１８、Ｓ２１８；Ｎ、Ｓ２２０、Ｓ２２１）。
【００５４】
Ｆ_ＣＯｎフラグが“１”であったとき、即ちカメラが動作状態のときは、入力電圧Ｈｖ´のＡ／Ｄ変換値が、電圧値Ｖｔｙｐよりも大きいか否かをチェックする（Ｓ２１８；Ｙ、Ｓ２１９）。電圧値Ｖｔｙｐには電圧Ｖｍｉｎよりも高い値が設定されている。本実施形態ではＶｔｙｐ＝３．１Ｖとしている。
Ａ／Ｄ変換値が電圧値Ｖｔｙｐよりも大きくなかったときは、そのままリターンしてＳ２００、Ｓ２０５〜Ｓ２０９、Ｓ２１１〜Ｓ２１５、Ｓ２１７〜Ｓ２１９の処理を繰り返し、充電を続ける（Ｓ２１９；Ｎ）。Ａ／Ｄ変換値が電圧値Ｖｔｙｐよりも大きくなったときは、ポートＰ３から“１”を出力して充電を停止し、充電中か否かを識別するＦ_oncフラグを“０”（非充電）とし、変数Ｃｔｉｍｅを０としてリターンする（Ｓ２１９；Ｙ、Ｓ２２０、Ｓ２２１）。このＳ２１８、Ｓ２１９の処理により、カメラが非動作状態であればＳ２１８からＳ２２０へ進んで充電を停止し、カメラが動作状態であればＳ２１９でメインコンデンサー２０の充電電圧が電圧値Ｖｔｙｐ（本実施形態では３１０Ｖ）以上となったときにＳ２２０へ進んで充電を停止する。
【００５５】
次に、メインコンデンサー２０の充電電圧が電圧値Ｖｍａｘよりも大きくなった場合について説明する。
Ａ／Ｄ変換値が電圧値Ｖｍａｘよりも大きくなったときは、メインコンデンサー２０は最大電圧まで充電されたので、メインコンデンサー２０の最大電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグを“０”（不要）とし、ポートＰ３から“１”を出力して充電を停止する（Ｓ２１１；Ｙ、Ｓ２１６、Ｓ２２０）。そして、充電中か否かを識別するＦ_oncフラグを“０”とし、計時用の変数Ｃｔｉｍｅを０としてリターンする（Ｓ２２１）。
【００５６】
続いて、充電停止中（Ｆ_ＣRequestフラグが“０”のとき）にメインコンデンサー２０の充電電圧が低下した場合について説明する。
Ｓ２００のチェックで、最大電圧までの充電を要求するか否かを識別するＦ_ＣRequestフラグが“１”でなかったとき、即ちメインコンデンサー２０の充電電圧が電圧値Ｖｍａｘに達して充電停止させた後、または充電電圧の上昇率が低いために充電停止させた後、再度充電処理に入ったときは、充電中か否かを識別するＦ_oncフラグが“１”か否かをチェックし（Ｓ２００；Ｎ、Ｓ２０１）、Ｆ_oncフラグが“１”であったときは充電中なのでＳ２０５へ進む（Ｓ２０１；Ｙ）。Ｆ_ＣRequestフラグが“１”でなく、かつＦ_oncフラグが“１”でなかったときは、カメラが動作状態であるか否か識別するＦ_ＣＯｎフラグが“１”か否かをチェックする（Ｓ２０１；Ｎ、Ｓ２０２−１）。
【００５７】
Ｆ_ＣＯｎフラグが“１”（動作中）であったときは、メインコンデンサー２０の充電電圧をチェックするチェック時間ＰＴｖａｌに８０をセットし（Ｓ２０２−１；Ｙ、Ｓ２０２−２）、Ｆ_ＣＯｎフラグが“１”でなかったときはチェック時間ＰＴｖａｌに４８０をセットする（Ｓ２０２−１；Ｎ、Ｓ２０２−３）。この充電処理には１２５ｍｓに１回入るので、チェック時間ＰＴｖａｌ＝４８０は１分に相当し、チェック時間ＰＴｖａｌ＝８０は１０秒に相当する。
【００５８】
チェック時間ＰＴｖａｌをセットしたら、経過時間タイマーＰｔｉｍｅに１加算し、経過時間タイマーＰｔｉｍｅのカウント値がチェック時間ＰＴｖａｌの値より大きいか否かをチェックする（Ｓ２０３、Ｓ２０４）。経過時間タイマーＰｔｉｍｅのカウント値がチェック時間ＰＴｖａｌの値より大きくなかったときは、そのままリターンする（Ｓ２０４；Ｎ）。経過時間タイマーＰｔｉｍｅのカウント値がチェック時間ＰＴｖａｌの値より大きかったとき、即ち、カメラが動作中である場合には１０秒、カメラが非動作中である場合には１分が経過したときは、Ｓ２０５に進み、Ｓ２０５以降の処理でメインコンデンサー２０の充電電圧のチェック、充電を実行する（Ｓ２０４；Ｙ）。
【００５９】
以上のように本実施形態では、メインコンデンサー２０の充電中は第１の周期（１２５ｍｓ）で充電電圧チェックを行うが、充電停止中（Ｆ_ＣRequestフラグが“０”のとき）は第１の周期よりもはるかに長い第２の周期（１分）で充電電圧チェックを行うので、昇圧回路１３の動作回数を減らして電池の消耗を減らすことができる。しかも本実施形態では、充電停止中であってもカメラが動作中であるときは、第２の周期よりも短く第１の周期よりも長い第３の周期（１０秒）で充電電圧チェックを行うので、カメラの動作に伴いメインコンデンサー２０の充電電圧が降下しても速やかに対応することができる。
本実施形態ではカメラの非動作中における充電電圧チェックの周期（第２の周期）を1分に設定しているが、この周期はメインコンデンサー２０の自然放電を考慮して設定する。望ましくは、メインコンデンサー２０の自然放電によって充電電圧が最高電圧から最低電圧まで降下するのに要する時間よりも短く設定する。
なお、電解コンデンサーであるメインコンデンサー２０は充電電圧が高くなるほど自然放電も多くなるという特性があるため、メインコンデンサー２０の充電電圧を常に最高電圧で保持するとエネルギー効率が悪く、好ましくない。しかし、本実施形態では、メインコンデンサー２０の充電電圧が最低電圧を下回るまでは再充電しない構成としてエネルギー効率の向上を図り、さらにカメラ動作中は、メインコンデンサー２０の充電電圧を最低電圧（２７０Ｖ）より高い電圧（３１０Ｖ）以上に保持して発光のパワーを高く保つことを可能としている。
【００６０】
『通信割り込み処理』
メインスイッチ１１のオン状態で実行される通信割り込み処理について、図７及び図８に示されるタイミングチャート、図１１に示されるフローチャートを参照してより詳細に説明する。
この処理は、カメラ接続端子５のＣ端子の入力が“０”から“１”に変化したとき、（図７（ａ））あるいは“１”から“０”に変化したとき実行される。この処理に入ると先ず、再度の割り込みを禁止するため通信割り込みを禁止し（Ｓ３００）、現在のＣＰＵ動作速度をメモリーＭ１にメモリして高速モードに移行し（Ｓ３０１）、Ｃ端子の入力波形をチェックする（Ｓ３０２）。ＣＰＵ１２はＣ端子の入力波形によって通信内容を識別し、以下のように処理を進める。
【００６１】
Ｃ端子の入力波形が１パルスであれば（Ｓ３０３；Ｙ）、Ｒ端子に送られたクロック信号に同期したＣＦ通信データをＱ端子を介して取り込むＣＦ通信を実行する（Ｓ３０４）（図７（ｂ））。このＣＦ通信データは表２のＣＦ通信情報に対応している。ＣＦ通信を実行したら、入力したＣＦ通信データに基づいてフラッシュのモード等を再設定するＣＦ情報再処理を実行し、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３０５、Ｓ３１７、Ｓ３１８）。
Ｃ端子の入力波形が２パルスであれば（Ｓ３０３；Ｎ、Ｓ３０６；Ｙ）、ＦＣ通信データをＲ端子のクロック信号に同期させ、Ｑ端子を介してカメラに送るＦＣ通信を実行する（Ｓ３０７）（図７（ｃ））。このＦＣ通信データは表１のＦＣ通信情報に対応している。ＦＣ通信を実行したら、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１７、Ｓ３１８）。
通常（発光状態でないとき）は、ＣＦ通信とＦＣ通信が周期的に行われている。
【００６２】
Ｃ端子の入力波形が３パルスであれば（Ｓ３０６；Ｎ、Ｓ３０８；Ｙ）、通常発光処理（詳細は後述する）を実行する（Ｓ３０９）（図８（ａ））。通常発光処理を実行したら、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１７、Ｓ３１８）。
Ｃ端子の入力波形が４パルスであれば（Ｓ３０８；Ｎ、Ｓ３１０；Ｙ）、均一な光量でキセノン管２３を発光させるフラット発光処理を実行する（Ｓ３１１）（図８（ｂ））。フラット発光処理を実行したら、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１７、Ｓ３１８）。
【００６３】
Ｃ端子の入力波形が立ち上がりであれば（Ｓ３１０；Ｎ、Ｓ３１２；Ｙ）（図７（ａ））、カメラが動作中か否かを識別するＦ_ＣＯｎフラグを“１”（動作中）とし、メインコンデンサー２０の最高電圧までの充電を要求するＦ_ＣRequestフラグを“１”（要求）とし、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１３、Ｓ３１４、Ｓ３１７、Ｓ３１８）。
Ｃ端子の入力波形が立ち下がりであれば（Ｓ３１２；Ｎ、Ｓ３１５；Ｙ）（図７（ｄ））、即ちカメラが非動作状態となったら、カメラが動作中か否かを識別するＦ_ＣＯｎフラグを“０”（非動作）とし、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１６、Ｓ３１７、Ｓ３１８）。なお、Ｆ＿Ｃｏｎフラグの“０”状態が所定時間（例えば５分）継続したときは、消費電力削減のため、ＣＰＵ１２はスリープモードに移行する。
Ｃ端子の入力波形が上記のいずれでもないときは、ＣＰＵ動作速度をＳ３０１でメモリーＭ１に格納した速度に変更し、通信割り込みを許可してリターンする（Ｓ３１５；Ｎ、Ｓ３１７、Ｓ３１８）。
【００６４】
『フラット発光処理』
通信割り込み処理のＳ３１１で実行されるフラット発光処理について、図１、図２、図５・図８（ｂ）に示されるタイミングチャート、及び図１２に示されるフローチャートを参照してより詳細に説明する。この処理は、４パルスのフラット発光制御信号がカメラからＣ端子に送られたときに実行される（図８（ｂ）参照）。この処理に入ると先ず、予備発光をするか否かを識別するＰｒｅフラグが“１”か否かをチェックする（Ｓ４００）。この予備発光は、露光寸前にフラッシュ装置３０を予備発光させ、その受光量をカメラが検出してシャッター速度、距離情報、絞り値、フイルム感度などに基づき本発光時の発光倍率Ｍｖ（本発光の発光量が予備発光時の何倍必要か）を設定し、フラッシュ側に通信する処理である。フラッシュ装置３０は、カメラから入力した発光倍率情報に基づいて本発光量を決定し、カメラの露光時にフラット発光（本発光）を実行する。
【００６５】
Ｐｒｅフラグに“１”がセットされているときは（Ｓ４００；Ｙ）、予備発光を行うので、規定の電圧ＶａをＤ／ＡポートＰｄａから発光制御回路１７の入力端子ＦＰｌｖｌに出力し（Ｓ４０３）、発光時間を制御するタイマーＢに１ｍｓをセットしてＳ４０５に進む（Ｓ４０４）。Ｐｒｅフラグに“０”がセットされているときは（Ｓ４００；Ｎ）、予備発光は行わない、即ち本発光を行うので、規定の電圧Ｖａを２の発光倍率Ｍｖ乗倍した電圧Ｖａ×２MvをＤ／Ａ変換ポートＰｄａを介して発光制御回路１７の入力端子ＦＰｌｖｌに出力し（Ｓ４０１）、タイマーＢにＴｆｐ＋２ｍｓをセットしてＳ４０５に進む（Ｓ４０３）。ここで、Ｔｆｐはカメラの露出時間と幕速に基づいてカメラ側で設定されるフラット発光時間であり、２ｍｓはフラット発光時間Ｔｆｐに余裕を持たせるための時間である。
【００６６】
Ｓ４０５のステップでは、ポートＰ５（３０Ｖｏｎ）の出力を“１”とする（図５；時間Ｔ１）。３０Ｖ発生回路１８の３０Ｖｏｎ端子を“１”にすると、３０Ｖ発生回路１８の３０Ｖｏｕｔ端子から３０Ｖの電圧が出力される。そして、３０Ｖ発生回路１８の出力電圧３０Ｖが安定するよう１０μｓ（マイクロ秒）待機し（Ｓ４０６）、ポートＰ６（ＩＧＢＴｃｔｌ）の出力を“１”とする（Ｓ４０７）（図５；時間Ｔ２）。ＩＧＢＴｃｔｌ信号が“１”になると、バッファー１０６の入力及び出力が１となってＩＧＢＴｏｎ信号が“１”となる。ＩＧＢＴｏｎ信号が“１”になると、レベルシフト回路１９は３０Ｖ発生回路１８から与えられた３０Ｖ電圧をＩＧＢＴ２４のゲートＩＧＢＴｇに印加してＩＧＢＴ２４をオンさせる。
【００６７】
次に、ポートＰ４（ＴＲＩＧｏｎ）の出力を“１”とする（Ｓ４０８）（図５；時間Ｔ３）。ＴＲＩＧｏｎ端子の入力が“１”になるとトリガー回路２２は、高圧の振動電圧をトリガ電極ＸｅＴ端子に与えてキセノン管２３を励起状態とする。キセノン管２３が励起状態になると、Ｓ４０７で既にＩＧＢＴ２４がオンしているため、メインコンデンサー２０の蓄積電荷がコイル２１、キセノン管２３、ＩＧＢＴ２４を介して放電され、キセノン管２３の放電が開始される。
ＴＲＩＧｏｎ端子の出力を“１”にしたら、３μｓ待機し、Ｓ４０２またはＳ４０４で設定したタイマーＢをスタートさせ、ポートＰ６を入力ポートに設定し、ポートＰ４（ＴＲＩＧｏｎ）の出力を“０”とする（Ｓ４０９、Ｓ４１０、Ｓ４１１、Ｓ４１２）。ここでポートＰ６を出力ポートから入力ポートに切り換えるのは、キセノン管２３のトリガー電極ＸｅＴ端子へ印加した高圧の振動電圧によって発光制御回路１７のコンパレータ１０１等が誤動作したとしても安定に発光を開始させるためである。
【００６８】
Ｓ４１１でポートＰ６を入力ポートに設定すると、ＩＧＢＴｃｔｌ端子は非接続と等価となり、コンパレータ１０１の出力がＩＧＢＴｃｔｌ信号として出力される。Ｓ４０８の発光開始によってキセノン管２３の発光量が急速に増え、キセノン管２３の発光量に対応する電圧ＰＤｆｌが所定電圧ＦＰｌｖｌよりも高くなると（図５；時間Ｔ４）、コンパレータ１０１の出力（ＩＧＢＴｃｔｌ信号）が“０”となってバッファー１０６の出力（ＩＧＢＴｏｎ信号）が“０”となり、ＩＧＢＴ２４がオフしてＩＧＢＴ２４経由の放電が止まる。すると、コイル２１に蓄積されたエネルギーがキセノン管２３、ダイオード２５を介して放電し、キセノン管２３の発光量は減少する。
そして、キセノン管２３の発光量に対応する電圧ＰＤｆｌが所定電圧ＦＰｌｖｌより低くなると（図５；時間Ｔ５）、コンパレータ１０１の出力（ＩＧＢＴｃｔｌ信号）が“１”となり、バッファー１０６の出力（ＩＧＢＴｏｎ信号）も“１”となってＩＧＢＴ２４がオンする。すると、メインコンデンサー２０の蓄積電荷がコイル２１、キセノン管２３、ＩＧＢＴ２４を介して放電し、キセノン管２３の発光量が増加する。以上の動作の繰返しによってキセノン管２３の発光量はほぼ一定範囲に保持される（図８（ｂ））。
【００６９】
そして、タイマーBがタイムアップしたか否かを識別するタイマーＢオーバーフローフラグが“１”か否かをチェックする（Ｓ４１３）。タイマーＢオーバーフローフラグが“１”でなかったときは、タイマーＢオーバーフローフラグが“１”になるまで待機してフラット発光を継続し（Ｓ４１３；Ｎ）、タイマーＢオーバーフローフラグが“１”になったら、ポートＰ６（ＩＧＢＴｃｔｌ）を出力ポートに切り換えて“０”を出力し、タイマーＢを停止して、メインコンデンサー２０の最高電圧までの充電を要求するＦ_ＣRequestフラグを“１”（充電要）にしてリターンする（Ｓ４１３；Ｙ、Ｓ４１４、Ｓ４１５、Ｓ４１６）。
Ｓ４１４でＩＧＢＴｃｔｌ信号が“０”になったときに、ＩＧＢＴ２４がオフしていたときは発光制御回路１７の抵抗１１０とコンデンサー１１１による時定数τｂが経過してもＩＧＢＴ２４はオフ状態のままであるが、図５の時間Ｔ７のようにＩＧＢＴ２４がオンしていたときは、発光制御回路１７の抵抗１０７とコンデンサー１０８による時定数τａが経過するとＩＧＢＴｏｎ信号が“０”となり、ＩＧＢＴ２４がオフする（図５；時間Ｔ８）。時定数τａ経過まで待機することにより、発光停止時におけるＩＧＢＴ２４の破壊を防止できる。
【００７０】
通信割り込み処理のＳ３０９で実行される通常発光処理について、図８（ａ）に示されるタイミングチャート、及び図１３に示されるフローチャートを参照してより詳細に説明する。この処理は、３パルスの通常発光制御信号がカメラからＣ端子に送られたときに実行される（図８（ａ））。
この処理に入ると先ず、ポートＰ５（３０Ｖｏｎ）の出力を“１”とする（Ｓ４２０）。すると、３０Ｖ発生回路１８の３０Ｖｏｕｔ端子から３０Ｖの電圧が発生する。そして、３０Ｖ発生回路１８の出力電圧３０Ｖが安定するように１０μｓ待機してからポートＰ６（ＩＧＢＴｃｔｌ）の出力を“１”とする（Ｓ４２１、Ｓ４２２）。ＩＧＢＴｃｔｌ信号が“１”になると、バッファー１０６の入力及び出力が“１”となってＩＧＢＴｏｎ信号が“１”となり、レベルシフト回路１９は３０Ｖ発生回路１８から与えられた３０Ｖ電圧をＩＧＢＴ２４のゲートＩＧＢＴｇに印加してＩＧＢＴ２４をオンさせる。
【００７１】
続いて、シャッター先幕の走行完了を検知するＸ端子が“０”となるまで待機し（Ｓ４２３；Ｎ）、Ｘ端子が“０”となったとき、即ちシャッター先幕走行が完了したときは、ポートＰ４（ＴＲＩＧｏｎ）の出力を“１”とする（Ｓ４２３；Ｙ、Ｓ４２４）。ＴＲＩＧｏｎ端子の入力が“１”になるとトリガー回路２２は、高圧の振動電圧をトリガー電極ＸｅＴ端子に与えてキセノン管２３を励起状態とする。キセノン管２３が励起状態になると、Ｓ４０７で既にＩＧＢＴ２４がオンしているため、メインコンデンサー２０の蓄積電荷がコイル２１、キセノン管２３、ＩＧＢＴ２４を介して放電され、キセノン管２３の発光が開始される。
そして、Ｑ端子が“１”となるまで待機してキセノン管２３の発光を持続させ（Ｓ４２５；Ｎ）、Ｑ端子が“１”となったとき、即ちクエンチ信号が入力されたときは、ポートＰ７（ＥＸＴｑ）を入力ポートから出力ポートに切り換えて“０”を出力し、１００μｓ待機する（Ｓ４２５；Ｙ、Ｓ４２６、Ｓ４２７）。ＥｘＴｑ端子の入力が“０”になると、バッファー１０６の入力が“０”となりＩＧＢＴｏｎ端子の出力が“０”となってＩＧＢＴ２４がオフするため、キセノン管２３の発光が停止する。Ｓ４２７で１００μｓ待機するのは発光停止待ちのためである。
１００μｓ待機したら、各ポートを初期状態に戻すため、ポートＰ６（ＩＧＢＴｃｔｌ）を“０”とし、ポートＰ７（ＥＸＴｑ）を入力ポートに切り換え、メインコンデンサー２０の最高電圧までの充電を要求するＦ_ＣRequestフラグを１（充電要）としてリターンする（Ｓ４２８、Ｓ４２９）。
【００７２】
以上では、本発明を外部フラッシュ装置に適用した実施形態について説明したが、本発明はカメラに内蔵される内蔵フラッシュ装置にも適用可能である。
【００７３】
【発明の効果】
本発明によれば、充電開始後、メインコンデンサーの充電電圧が充電停止レベルに達するまでは昇圧手段を連続的に昇圧動作させてメインコンデンサーを充電しながら第１の周期でメインコンデンサーの充電電圧を検出し、充電停止中は、メインコンデンサーの充電電圧を検出するために、第１の周期よりも長い第２の周期で昇圧手段を間欠的に昇圧動作させるので、昇圧手段の動作回数を減らして電池の消耗を減らすことができる。
また本発明では、充電停止中であってもカメラが動作中であるときは、第２の周期よりも短く且つ第１の周期よりも長い第３の周期でメインコンデンサーの充電電圧を検出するので、カメラの動作に伴いメインコンデンサー２０の充電電圧が降下しても速やかに対応することができる。
【図面の簡単な説明】
【図１】 本発明を適用したフラッシュ装置の一実施の形態をブロックで示す図である。
【図２】 同フラッシュ装置が備えた発光制御回路の構成を具体的に示した回路図である。
【図３】 同フラッシュ装置が備えた３０Ｖ発生回路の構成を具体的に示した回路図である。
【図４】 同フラッシュ装置が備えた充電検出回路の構成を具体的に示した回路図である。
【図５】 同フラッシュ装置のフラット発光制御におけるタイミングチャートを示した図である。
【図６】 図５の一部を拡大して示す図である。
【図７】 同フラッシュ装置のカメラ−フラッシュ通信制御処理（通常時）におけるタイミングチャートを示した図である。
【図８】 同フラッシュ装置のカメラーフラッシュ通信制御処理（発光時）におけるタイミングチャートを示す図である。
【図９】 同フラッシュ装置のメイン処理に関するフローチャートを示す図である。
【図１０】 同フラッシュ装置の充電処理に関するフローチャートを示す図である。
【図１１】 同フラッシュ装置の通信割り込み処理に関するフローチャートを示す図である。
【図１２】 同フラッシュ装置のフラット発光処理に関するフローチャートを示す図である。
【図１３】 同フラッシュ装置の通常発光処理に関するフローチャートを示す図である。
【図１４】 メインコンデンサーの充電電圧と充電時間の関係の一例を示す図である。
【符号の説明】
１ 電池
２ ショットキーダイオード
３ コンデンサー
４ レギュレータ
５ カメラ接続端子
６ ＥＥＰＲＯＭ
７ ＬＣＤ表示機
８ カメラ通信インターフェース
９ 発光モードスイッチ
１０ シンクロモードスイッチ
１１ メインスイッチ
１２ ＣＰＵ（制御手段）
１３ 昇圧回路（昇圧手段）
１４ ダイオード
１５ ダイオード
１６ 充電検出回路（検出手段）
１７ 発光制御回路
１８ ３０Ｖ発生回路
１９ レベルシフト回路
２０ メインコンデンサー
２１ コイル
２２ トリガー回路
２３ キセノン管
２４ ＩＧＢＴ
２５ ダイオード
２６ 発光量検出受光素子
３００ コンデンサー
３０１ ３０２ 抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flash charge control device using charge detection means capable of detecting the charge voltage of a main capacitor for flash emission only when the boost means is performing a boost operation.
[0002]
[Prior art and its problems]
In conventional external flash devices, the charging voltage of the main capacitor for flash emission is monitored by a neon tube, a Zener diode, etc., and the charging process is executed when the charging voltage of the main capacitor falls below a predetermined voltage level. Many. In this case, since a current always flows through a neon tube or a Zener diode as a voltage detecting means, power consumption is large and not preferable.
[0003]
In addition, a camera built-in flash device is known that performs a charging process using a charge detection circuit that can detect a charging voltage of a main capacitor only during a boosting operation of a boosting circuit that boosts the voltage of a battery.
However, conventionally, since the charging voltage is detected at a constant cycle regardless of the state of charge, the booster circuit is frequently boosted, and the battery life is shortened due to battery consumption that occurs when the booster circuit is driven. It was.
[0004]
OBJECT OF THE INVENTION
An object of the present invention is to provide a flash charge control device that can reduce battery consumption and can be charged efficiently.
[0005]
Summary of the Invention
The present invention includes a boosting unit that boosts a voltage of a battery serving as a power source to charge a main capacitor for flash emission, a detection unit that detects a charging voltage of the main capacitor only during a boosting operation of the boosting unit, Control means for controlling the charging of the main capacitor by boosting the boosting means according to the detection result of the detecting means; Motion detection means for detecting whether or not the camera is operating; With Above The control means, after starting charging, until the charging voltage of the main capacitor reaches a charge stop level, the boosting means is continuously boosted to charge the main capacitor, and the detection means is in a first cycle. The charging voltage of the main capacitor is detected via To do When the charging voltage reaches the charging stop level, the continuous operation of the boosting means is stopped to stop charging. To do , During the charging stop, in order to detect the charging voltage of the main capacitor via the detecting means, the boosting means is intermittently boosted in a second period longer than the first period; as well as, When it is detected that the camera is in operation via the operation detection means while charging is stopped, in order to detect the charging voltage of the main capacitor via the detection means, it is shorter than the second period. And boosting the boosting means intermittently in a third cycle longer than the first cycle, It has the characteristics. According to this configuration, it is possible to reduce the number of operations of the boosting means and reduce battery consumption. In addition, the present invention can be applied to an external flash device and a built-in flash device of a camera, and can respond quickly even if the charging voltage of the main capacitor drops due to the operation of the camera.
[0006]
The main capacitor is preferably in a no-load state when the boosting unit is not performing a boosting operation. According to this configuration, it is possible to prevent unnecessary discharge of the main capacitor.
The second period is preferably set to be shorter than the time required for the charging voltage to fall below a charge resumption level that requires recharging of the main capacitor due to spontaneous discharge of the main capacitor.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the drawings. In the present specification, in the illustrated circuits and elements, a low (ground) level voltage is a logical value “0”, and a high level voltage is a logical value “1”.
[0009]
FIG. 1 is a block diagram showing an embodiment of a flash device to which the present invention is applied. The flash device 30 is an external flash connected to the camera. The flash device 30 includes a CPU 12 as a control unit that controls the overall operation of the device. The voltage of the battery 1 is supplied to the CPU 12 as a constant voltage Vdd via the Schottky diode 2 and the regulator 4. In the present embodiment, the voltage of the battery 1 is also supplied to the capacitor 3 via the Schottky diode 2.
[0010]
An EEPROM 6 for writing various rewritable parameters and modes is connected to the CPU 12 via a port group Pc, and an LCD display 7 for displaying information necessary for light emission such as a light emission mode is connected via an LCD drive port group Pb. The camera communication interface 8 for camera-flash communication is connected via a port group Pa.
A camera connection terminal 5 is connected to the camera communication interface 8. The camera connection terminal 5 is provided with 5 terminals of C, R, Q, X, and G. The X terminal is an X contact terminal that becomes “0” in synchronization with completion of the front curtain travel of the focal plane shutter, and a G terminal. Is a ground terminal, C terminal is a control terminal for inputting a control signal from the camera, R terminal is a clock terminal for inputting a clock signal sent from the camera, and Q is for a bidirectional data communication between the camera and the flash and a quench signal for the flash This is an input shared terminal. When the flash device 30 is connected to the camera via the camera connection terminal 5, the CPU 12 executes data communication with the camera via the R terminal, the Q terminal, and the C terminal.
[0011]
A dimming mode switch 9, a sync mode switch 10, and a main switch 11 are connected to the CPU 12 via ports P2, P1, and P0 as switches. The dimming mode switch 9 is a push button switch that switches between the TTL dimming mode and the manual mode each time it is pressed, and the synchro mode switch 10 is a front curtain sync flash mode, rear curtain sync flash mode, flat ( FP) A push button switch that can set the light emission mode. The main switch 11 is a switch member that switches on / off the power supply of the flash device 30.
[0012]
Further, a booster circuit 13 that boosts the voltage of the battery 1 is connected to the CPU 12 via a port P3, and an RLS output terminal of the charge detection circuit 16 is connected via an A / D conversion port Pad. The voltage boosted by the booster circuit 13 is supplied to the main capacitor 20 via the diode 14 and also supplied to the charge detection circuit 16 via the diode 15. The charge detection circuit 16 receives the voltage Hv ′ equivalent to the terminal voltage Hv of the main capacitor 20 and detects the charge voltage of the main capacitor 20 only when the booster circuit 13 is operating.
[0013]
Further, the TRIGon terminal of the trigger circuit 22 is connected to the CPU 12 via the port P4. The trigger circuit 22 applies a high oscillating voltage to the trigger electrode XeT terminal of the xenon tube 23 to bring the xenon tube 23 into an excited state. When the IGBT 24 is turned on in the excited state of the xenon tube 23, the charge accumulated in the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, whereby the xenon tube 23 emits light.
[0014]
Further, the 30Von terminal of the 30V generating circuit 18 is connected to the CPU 12 via the port P5. The 30V generation circuit 18 is a circuit that generates a voltage of 30V from the 30Vout terminal using the terminal voltage HV of the main capacitor 20 as a power supply voltage. The 30 V voltage output from the 30 V generation circuit 18 is applied to the level shift circuit 19.
[0015]
The CPU 12 is connected to the IGBTctl terminal, the EXTq terminal, and the FPlvl terminal of the light emission control circuit 17 via ports P6 and P7 and a D / A conversion port Pda, respectively. As will be described in detail later, the light emission control circuit 17 is a circuit that outputs an IGBT To signal to the level shift circuit 19 and turns on / off the IGBT 24 via the level shift circuit 19 to control the light emission amount of the xenon tube 23. is there. If the input IGBT To signal is “1”, the level shift circuit 19 applies the 30 V voltage applied from the 30 V generating circuit 18 to the gate IGBT g of the IGBT 24 to turn on the IGBT 24, and the IGBT To signal is “0”. If there is, the IGBT 24 is turned off.
The light emission control circuit 17 is connected to the regulator 4 and the light emission amount detection light receiving element 26, and receives the voltage PDfl corresponding to the output of the light emission amount detection light reception element 26 (see FIG. 2). Although not shown in detail, the light emission amount detection light-receiving element 26 is provided at a position where it can directly receive light emitted from the xenon tube 23. When the light emitted from the xenon tube 23 is received, it corresponds to the amount of light received. Output photocurrent.
[0016]
The above is the schematic configuration of the flash device 30. Next, the configurations of the light emission control circuit 17, the 30V generation circuit 18, and the charge detection circuit 16 will be specifically described with reference to FIGS.
[0017]
FIG. 2 is a circuit diagram showing an embodiment of the light emission control circuit 17. The FPlvl terminal connected to the D / A conversion port Pda of the CPU 12 is connected to the non-inverting input terminal (+ terminal) of the comparator 101. A predetermined voltage output from the CPU 12 to the FPlvl terminal is input to the non-inverting input terminal. The inverting input terminal (− terminal) of the comparator 101 is connected to the connection point between the light emission amount detection light receiving element 26 and the resistor 100, the cathode of which is connected to the power supply line Vdd supplied from the regulator 4. A voltage PDfl corresponding to the light emission amount of the xenon tube 23, which is a voltage value at the connection point between the light emission amount detection light receiving element 26 and the resistor 100, is input to the inverting input terminal. The comparator 101 compares the predetermined voltage FPlvl with the voltage PDfl corresponding to the light emission amount of the xenon tube 23, and generates an output according to the comparison result.
[0018]
An IGBT ctl terminal is connected to the output side of the comparator 101 via a resistor 102, and an EXTq terminal and a bus buffer 104 are further connected via a resistor 103. A buffer 106 is connected to the output terminal of the bus buffer 104, and a resistor 105 is connected between the input and output of the buffer 106. The output of the buffer 106 is fed back to the input through the resistor 105 and is output from the IGBT To terminal to the level shift circuit 19 as an IGBT Ton signal.
When the control terminal 104a of the bus buffer 104 is “1” (when the bus buffer 104 is off), the input and output of the buffer 106 are held and the IGBT Ton signal is also held. As a result, the IGBT 24 is turned on / off. Is also retained. Therefore, the IGBT 24 cannot be turned on / off when the control terminal 104a is “1”. The bus buffer 104 functions as a switch circuit, and the resistor 105 and the buffer 106 function as a latch circuit. Hereinafter, when the control terminal 104a is “1”, the bus buffer 104 is turned off, and when the control terminal 104a is “0”, the bus buffer 104 is turned on.
[0019]
The control terminal 104 a of the bus buffer 104 is connected to the output terminal 113 c of the exclusive OR gate 113, and is controlled by the output of the exclusive OR gate 113. One input terminal 113a of the exclusive OR gate 113 is connected to a resistor 107 and a capacitor 108 connected in series between the buffer 106 and the ground. Further, the anode of a Schottky diode 109 is connected to the input terminal 113a. The other input terminal 113b of the exclusive OR gate 113 is connected to a resistor 110 and a capacitor 111 connected in series between the buffer 106 and the ground. Further, the cathode of the Schottky diode 112 is connected to the input terminal 113b.
When the output of the buffer 106 changes, the output of the exclusive OR gate 113 becomes “1” from the change until the time constant τa of the resistor 107 and the capacitor 108 or the time constant τb of the resistor 110 and the capacitor 111 elapses. The bus buffer 104 is turned off. When the time constant τa or τb elapses, the output of the exclusive OR gate 113 becomes “0”, and the bus buffer 104 is turned on. Therefore, when the output of the buffer 106 changes, the input and output of the buffer 106 are held and the on / off state of the IGBT 24 is held until the time constants τa and τb elapse from that time, and the time constants τa and τb are set. After the elapse of time, the on / off state of the IGBT 24 can be changed.
[0020]
FIG. 3 is a circuit diagram showing an embodiment of the 30V generation circuit 18. In the 30V generation circuit 18, when “0” (low level) is input from the 30 Von terminal, the high breakdown voltage transistors 202 and 205 are off, so that no current flows from the terminal voltage Hv line of the main capacitor 20. Nothing is output from the 30Vout terminal.
On the other hand, when the 30V generation circuit 18 is inputting “1” (high level) from the 30Von terminal, the high breakdown voltage transistor 202 is turned on, and accordingly, the high breakdown voltage transistor 205 is turned on. When the high voltage transistor 205 is turned on, a current flows from the terminal voltage Hv line of the main capacitor 20 to the capacitor 213 through the diode 208, the resistor 209, the capacitor 211, and the Schottky diode 212, and the capacitor 213 is rapidly charged. The voltage generated between both terminals of the capacitor 213 is limited to less than 30V by the 30V Zener diode 207 and output from the 30Vout terminal. When the capacitor 211 is fully charged, a current flows through the resistor 206 and the Schottky diode 212, and the output of 30V is maintained.
[0021]
FIG. 4 is a circuit diagram showing an embodiment of the charge detection circuit 16. The charging detection circuit 16 inputs a voltage Hv ′ equal to the terminal voltage Hv of the main capacitor 20 when charging of the main capacitor 20 is started when the boosting circuit 13 starts boosting. The input voltage Hv ′ is rectified by the capacitor 300, then divided by the resistor 301 and the resistor 302, and output to the RLS output terminal. For example, if the ratio of the resistance values of the resistor 301 and the resistor 302 is set to 99: 1, the output voltage RLS = 3.3V when the input voltage Hv ′ = 330V, and the output voltage RLS when the input voltage Hv ′ = 270V. = 2.7V. Since the input voltage Hv ′ is generated only when the booster circuit 13 is operating, the charge detection circuit 16 can detect the terminal voltage Hv of the main capacitor 20 only when the booster circuit 13 is operating. When the booster circuit 13 is not operating, the charge detection circuit 16 is in the reverse direction with the diode 14 with respect to the main capacitor 20, so the main capacitor 20 is in a no-load state. Therefore, unnecessary discharge of the main capacitor 20 can be prevented.
[0022]
The outline of the flat light emission control will be described with reference to the timing charts shown in FIGS. FIG. 5 is a timing chart relating to flat light emission control.
The time T0 in FIG. 5 is an initial state. In the initial state, the CPU 12 outputs “0” to the IGBTctl terminal of the light emission control circuit 17, outputs a predetermined voltage to the FPlvl terminal, and opens the EXTq terminal. Set. Further, the CPU 12 outputs “0” to the TRIGon terminal of the trigger circuit 22. Therefore, no voltage is applied to the trigger electrode XeT terminal of the xenon tube 23, and the xenon tube 23 does not emit light. Therefore, no photocurrent is output from the light emission amount detection light receiving element 26, the input voltage PDfl of the light emission control circuit 17 is "0", and the output of the comparator 101 is "1". The input of the bus buffer 104 is “0” because the IGBTctl terminal (IGBTctl signal) is “0”, and the output of the bus buffer 104 is also “0”. Similarly, the output of the buffer 106, that is, the IGBT Ton signal is also “0”.
[0023]
In this initial state, when the CPU 12 changes the output to the 30Von terminal of the 30V generation circuit 18 from “0” to “1” (time T1), a voltage of 30V is generated from the output terminal 30Vout of the 30V generation circuit 18.
When the 30V voltage generated by the 30V generation circuit 18 is stabilized (time T2), the CPU 12 changes the IGBTctl signal from “0” to “1”. Then, the input of the bus buffer 104 of the light emission control circuit 17 becomes “1”, and the output of the buffer 106 and the IGBT Ton signal become “1” (see FIG. 2). When this IGBT Ton signal “1” is output to the level shift circuit 19, the level shift circuit 19 applies the 30Vout signal of the voltage 30V supplied from the 30V generation circuit 18 to the gate IGBTg of the IGBT 24 to turn on the IGBT 24.
[0024]
When the IGBT Ton signal changes from “0” to “1”, the capacitor 111 is rapidly charged via the Schottky diode 112 of the light emission control circuit 17, and one input terminal 113b of the exclusive OR gate 113 immediately becomes “1”. (See FIG. 2). On the other hand, the other input terminal 113 a of the exclusive OR gate 113 is set to “1” after the time constant τa of the resistor 107 and the capacitor 108 has elapsed since the capacitor 108 is charged via the resistor 107. Accordingly, during the time constant τa after the IGBT Ton signal changes from “0” to “1”, the output 113c of the exclusive OR 113 becomes “1”, and the bus buffer 104 is turned off. While the bus buffer 104 is in the OFF state, the input and output of the buffer 106 are kept at “1” by the resistor 105 fed back from the output of the buffer 106 to the input (see FIG. 6A). Kept on.
[0025]
When a predetermined time has elapsed since the IGBT 24 was turned on (time T3), the CPU 12 changes the output to the TRIGon terminal of the trigger circuit 22 from “0” to “1”. Then, a high oscillating voltage is applied from the trigger circuit 22 to the trigger electrode XeT terminal of the xenon tube 23. Thereby, the xenon tube 23 is excited. Here, since the IGBT 24 is already turned on, the accumulated charge of the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, and the xenon tube 23 starts to emit light. Since the xenon tube 23 emits light, the photocurrent of the light emission detection light receiving element 26 becomes a value corresponding to the light emission amount of the xenon tube 23, and the input voltage PDfl of the light emission control circuit 17 also becomes a voltage corresponding to the light emission amount. Increases rapidly.
[0026]
Then, the CPU 12 opens the IGBTctl terminal of the light emission control circuit 17 and changes the output to the TRIGon terminal of the trigger circuit 22 from “1” to “0”. Then, the light emission control circuit 17 is equivalent to a state in which the IGBTctl terminal is not connected, and the output of the comparator 101 is output as the IGBTctl signal. At this time, the output of the comparator 101 is “1” and the IGBTctl signal is held at “1”, but when the input voltage PDfl corresponding to the light emission amount of the light-emitting xenon tube 23 of the xenon tube 23 becomes equal to or higher than the predetermined voltage FPlvl. (Time T4), the output of the comparator 101 of the light emission control circuit 17 becomes “0”, and the IGBT Ton signal becomes “0” via the bus buffer 104 and the buffer 106. This IGBT Ton signal “0” sets the gate voltage IGBTg of the IGBT 24 through the level shift circuit 19 to 0 V and turns off the IGBT 24. When the IGBT 24 is turned off, the discharge through the IGBT 24 is stopped, while the energy accumulated in the coil 21 (due to the current flowing through the coil during light emission) is discharged through the xenon tube 23 and the diode 25. In this case, the light emission amount of the xenon tube 23 decreases.
[0027]
When the IGBT Ton signal changes from “1” to “0”, the capacitor 108 is rapidly discharged through the Schottky diode 109 of the light emission control circuit 17, so that the other input terminal 113 a of the exclusive OR gate 113 is It becomes 0 immediately. On the other hand, one input 113 b of the exclusive OR gate 113 becomes “0” after the time constant τb of the resistor 110 and the capacitor 111 has elapsed since the capacitor 111 is discharged via the resistor 110. Therefore, until the time constant τb elapses after the IGBT Ton signal changes from “1” to “0”, the output 113 c of the X-Rive OR gate 113 is “1”, and the bus buffer 104 is turned off. . In the off state of the bus buffer 104, the output of the buffer 106 is fed back to the input by the resistor 105. Therefore, the input and output of the buffer 106 are kept at "0", and the IGBT 24 is kept in the off state.
[0028]
When the light emission amount of the xenon tube 23 decreases and the input voltage PDfl of the light emission control circuit 17 falls below the predetermined voltage FPlvl (time T5), the output of the comparator 101 of the light emission control circuit 17 becomes “1” again, similarly to the above. When the IGBT Ton signal becomes “1” and the IGBT 24 is turned on, the energy accumulated in the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, and the light emission amount of the xenon tube 23 increases. . At time T5, unlike the time T3, since the excited state of the xenon tube 23 is continued, it is not necessary to apply a high oscillating voltage to the trigger electrode XeT terminal of the xenon tube 23.
When the IGBT 24 is turned on again to increase the amount of light emission, and the input voltage PDfl of the light emission control circuit 17 becomes equal to or higher than the predetermined voltage FPlvl (time T6), the output of the comparator 101 becomes “0” again. The signal becomes “0” and the IGBT 24 is turned off. Then, the energy accumulated in the coil 21 is discharged through the xenon tube 23 and the diode 25, and the light emission amount of the xenon tube 23 decreases.
[0029]
By repeating the operation at the time T5 and the operation at the time T6, flat light emission that continues light emission with small fluctuations in light amount is performed.
[0030]
When the preset flat light emission time has elapsed (time T7), the CPU 12 sets the IGBT ctl signal to “0”. At this time, if the output of the comparator 101 of the light emission control circuit 17 is “0”, the IGBT 24 is turned off as it is to stop the flat light emission, but if the output of the comparator 101 is “1”, the IGBT ctl signal is “1”. Since the bus buffer 104 is in the off state until the time constant τa elapses after the change from “0” to “0”, the IGBT 24 is held in the on state until the time constant τa elapses. Then, after the time constant τa elapses, the IGBT Ton signal becomes “0”, the IGBT 24 is turned off, and flat light emission is stopped (time T8).
[0031]
FIG. 6 is an enlarged view of a part of a timing chart relating to flat light emission control from time T4 to time T8 in FIG. (A) shows a case where the light emission on / off cycle is longer than the time constants τa and τb, and (c) shows a case where the light emission on / off cycle is shorter than the time constants τa and τb.
This light emission on / off cycle is determined by the resistance of the xenon tube 23 during light emission, the impedance of the coil 21, the voltage of the main capacitor 20, the response delay time of the comparator 101 / IGBT 24, and the like.
[0032]
As shown in FIG. 6A, when the cycle of the IGBTctl signal is longer than the time constants τa and τb, the IGBTctl signal changes from “0” to “1” and then changes from “1” to “0”. In addition, the output terminal 113c of the exclusive-or gate 113 is 0, and the bus buffer 104 is in the ON state. Therefore, the rise / fall change of the next IGBT ctl signal is immediately transmitted to the buffer 106, and the IGBT ctl signal waveform and the IGBT Ton signal waveform are the same.
On the other hand, as shown in FIG. 6C, when the cycle of the IGBT ctl signal is shorter than the time constants τa and τb, the IGBT ctl signal changes from “0” to “1” and then changes from “1” to “0”. Until this time, the output terminal 113c of the exclusive OR gate 113 is not "0". Therefore, the rise / fall change of the IGBTctl signal is not immediately transmitted to the buffer 106, but is transferred to the buffer 106 after the time constants τa and τb have elapsed. Accordingly, the IGBT Ton signal is shifted from the IGBT ctl signal by time constants τa and τb. That is, the light emission on / off cycle does not become shorter than the time constants τa and τb. Therefore, if the time constants τa and τb are set to a cycle corresponding to the maximum operating frequency of the IGBT 24, the control frequency of the IGBT 24 does not exceed the maximum operating frequency, so that the breakdown of the IGBT 24 is prevented even during flat light emission control. In addition, since the IGBT 24 is controlled to be turned on / off at a frequency close to the maximum operating frequency, the maximum performance of the IGBT 24 can be exhibited.
[0033]
FIG. 6B is an enlarged view at time T7 in FIG. 5, in which the IGBTctl signal is set to “0” immediately after the output of the comparator 101 becomes “1” at time T7. The bus buffer 104 changes from the off state to the on state when the time constant τa elapses after the IGBT ctl signal changes. When the bus buffer 104 is turned on, the IGBT Ton signal changes from “1” to “0” to turn off the IGBT 24. In this embodiment, since the IGBT 24 state is maintained for a certain period of time after the IGBTctl signal changes, the IGBT 24 is not forcibly turned off in a transient state in which the IGBT 24 changes from on to off, thereby preventing the destruction of the IGBT 24. be able to.
[0034]
Next, the operation of the flash device 30 will be described in detail with reference to the flowcharts shown in FIGS.
[0035]
"Main processing"
FIG. 9 is a flowchart regarding the main processing of the flash device 30. When the battery 1 is loaded in the flash device 30, the CPU 12 is reset and then enters the main process.
When entering the main process, first, all interrupts are prohibited and each input / output port, conversion port, etc. are initialized (S100). Next, serial communication with the EEPROM 6 is performed via the port group Pc, and initial data in the EEPROM 6 is read (S101). Subsequently, the timer A is set as a 125 ms reload timer, and the timer A is started (S102). Then, the communication interruption from the camera side is permitted (S103), “1” (request) is set to the F_CRequest flag for identifying whether or not the charging to the maximum voltage of the main capacitor 20 is requested, and the main capacitor 20 “0” is set to the variable Ctime for managing the charging time (S104).
[0036]
Subsequently, it is checked whether or not the main switch 11 is turned on (S105). When the main switch 11 is not turned on (S105; N), the output of the port P3 is set to “1” to stop the operation of the booster circuit 13 (S114), and the communication interruption from the camera side is prohibited (S114). (S115), the port P0 on-interrupt is permitted (S116), and a transition is made to the sleep state (S117). In this sleep state, the port P0 on-interrupt is permitted, so when the main switch 11 is turned on, an interrupt is generated, and the process returns to S100 to start the main processing.
[0037]
When the main switch 11 is on (S105; Y), a charging process for charging the main capacitor 20 is executed (S106), and switch information set by the dimming mode switch 9 and the sync mode switch 10 is input. A switch information input process is executed (S107).
[0038]
Subsequently, communication information processing is executed (S108). In the communication information processing, CF communication information transferred from the camera is input, each mode is set based on the input CF communication information, and the set FC communication information is output to the camera.
[0039]
Table 1 shows an example of FC communication information transferred from the flash to the camera.
[Table 1]
Figure 0004605872
[0040]
A Charge flag for identifying whether or not the main capacitor 20 has been fully charged is set in the charge completion signal, the sync mode set by the sync mode switch 10 is set in the sync request information, and the flash information is set in the Gno information. The apex display amount Gv of the guide number Gno corresponding to the angle of view is set. In addition, the angle of view that can be covered with the current flash illumination angle is larger than the angle of view that can be covered with the current flash illumination angle and the angle of view that can be covered with the current flash illumination angle. It is information set in the case. The light adjustment confirmation information is set when a light emission stop signal is input from the camera during flash emission.
[0041]
Table 2 shows an example of CF communication information transferred from the camera to the flash.
[Table 2]
Figure 0004605872
[0042]
The dimming mode designation information has priority over the switch information set by the dimming mode switch 9. For example, even if the manual mode is set by the dimming mode switch 9, the CPU 12 sets the TTL mode when the dimming mode designation information is the TTL mode. However, when the dimming mode designation information is the NA mode, the mode set by the dimming mode switch 9 is set.
The sync designation information has priority over the switch information set by the sync mode switch 10 because the camera determines an appropriate mode for communication when a plurality of flashes are attached to the camera.
A pre flag for identifying preliminary light emission or main light emission is set in the preliminary light emission command information, and an apex display amount Mv of the light emission magnification is set in the light emission magnification information. In the longest dimming distance information, the longest dimming distance Dvmax obtained by the equation: Dvmax = Gv−Av + Sv-5 is set, and the shortest dimming distance obtained by the equation: longest dimming distance Dvmax-6 is a specified value. For example, when the distance is smaller than 0.7 m (Dv = −1), the specified value is set as the shortest distance. Dv, Gv, Av, and Sv are apex display amounts of distance, guide number, aperture, and film sensitivity.
[0043]
Subsequently, a display process for displaying information related to flash emission on the LCD display 7 is performed (S109). The information on the flash emission is designated from the dimming mode set by the dimming mode switch 9, the sync mode set by the synchro mode switch 10, the charging completion information, the angle of view NG information, the dimming confirmation information, and the camera. Dimming mode designation information, synchro mode designation information, focal length that can be covered by flash light set by the flash, longest dimming distance, shortest dimming distance, and the like.
[0044]
Next, in order to reduce power consumption, the mode is shifted to the low speed mode (S110), and waits until the timer A over flag becomes “1” (S111; N). The timer A over flag is set to “1” when the timer A times out. When the timer A overflow flag becomes “1”, the mode is shifted to the high speed mode, the timer A over flag is set to “0”, and the process returns to S105 (S111; Y, S112, S113). That is, the timer A is restarted whenever time is up, and when the main switch 11 is in the ON state, the above processes of S105 to S113 are executed once every 125 mS (milliseconds).
[0045]
"Charging process"
The charging process executed in S106 of the main process will be described in detail with reference to the flowchart shown in FIG.
In this process, the cycle for checking the charging voltage of the main capacitor 20 is different depending on whether charging is being performed, and further, the cycle for checking the charging voltage of the main capacitor 20 is different depending on whether the camera is operating when charging is stopped. In addition, the charging voltage of the main capacitor 20 is maintained at a voltage higher than the minimum voltage during camera operation, and the charging voltage is predetermined when charging is in progress and the charging voltage of the main capacitor 20 exceeds the minimum voltage. It is characterized in that the charging is stopped when it does not increase more than the ratio of. In the present embodiment, the maximum voltage level of the charging voltage of the main capacitor 20 is referred to as “charging stop level”, and the minimum voltage level of the charging voltage of the main capacitor is referred to as “charging resumption level”.
[0046]
First, a process until the charging voltage (A / D conversion value) of the main capacitor 20 reaches the lowest voltage (charging resumption level) after starting charging will be described.
When the charging process is started, first, it is checked whether or not the F_CRequest flag for identifying whether or not to request charging up to the maximum voltage (charging stop level) of the main capacitor 20 is “1” (S200). The F_CRequest flag is set to “1” (request) in S104 at the start of the main processing, and when charging up to the maximum voltage of the main capacitor 20 is required, for example, S416 (FIG. 12) and S429 (FIG. 13) after flash emission. ) Is set to “1”.
[0047]
When the F_CRequest flag is “1”, “0” is output from the port P3, the booster circuit 13 is activated to start charging the main capacitor 20, and the charging voltage of the main capacitor 20 reaches the maximum voltage. The elapsed time timer Ptime from the time is set to 0, and “1” (charging) is set to the F_onc flag for identifying whether charging is in progress (S200; Y, S205, S206). Subsequently, the voltage output from the RLS terminal of the charge detection circuit 16 is input via the A / D conversion port Pad (S207), and whether or not the A / D conversion value of the input voltage RLS has reached the voltage value Vmin. (S208), and when the A / D conversion value of the input voltage RLS does not reach the voltage value Vmin, the charge completion signal Charge is set to “0” (uncharged), and charging up to the maximum voltage is requested. Whether or not the F_CRequest flag for identifying whether or not is “1” (requires charging) is returned (S208; N, S210). On the other hand, when the A / D conversion value of the input voltage RLS has reached the voltage value Vmin, the charge completion signal Charge is set to “1” (charging completion), and the A / D conversion value is compared with the voltage value Vmax. (S208; Y, S209, S211).
[0048]
The voltage value Vmin is set to a value corresponding to the minimum voltage of the main capacitor 20 charging voltage, and the voltage value Vmax is set to a value corresponding to the maximum voltage of the main capacitor 20 charging voltage. In this embodiment, the maximum voltage for charging the main capacitor 20 is 330 V, the minimum voltage is 270 V, and the resistance ratio between the resistor 301 and the resistor 302 of the charge detection circuit 16 is 99: 1, so the voltage value Vmin = 2.7 V. The voltage value Vmax = 3.3V. Therefore, the check in S208 is equivalent to checking whether the voltage RLS input from the charge detection circuit 16 is larger than 270V, and the check in S211 checks whether the input voltage RLS is larger than 330V. Is equivalent to The voltage values Vmin and Vmax can be set as initial data of the EEPROM 6.
[0049]
Next, a case where the charging voltage (A / D conversion value) of the main capacitor 20 is larger than the voltage value Vmin and not more than the voltage value Vmax will be described.
In the check of S211, when the A / D conversion value of the input voltage RLS is equal to or lower than the voltage value Vmax, that is, the charging voltage of the main capacitor 20 is equal to or higher than the charge resumption level (270V) and lower than the charge stop level (330V). If there is, it is checked whether or not the variable Ctime is 0 (S211; N, S212-1). Since this charging process is executed once every 125 ms, the variable Ctime is a timekeeping variable that is incremented by 1 every time 125 ms elapses.
[0050]
When the variable Ctime is 0, the A / D conversion value of the input voltage RLS is stored as an A / Dold value (S212-1; Y, S212-2). When the variable Ctime is not 0, S212- 2 is skipped (S212-1; N), and 1 is added to the variable Ctime (S212-3). Subsequently, it is checked whether or not the variable Ctime is larger than 16 (S213). When the variable Ctime is larger than 16, that is, when 2 seconds have elapsed after the charging voltage of the main capacitor 20 exceeds the minimum voltage, the variable Ctime is reset to 0, and the A / D conversion value of the input voltage RLS is set to 2 Compared with the sum of the A / Dold value stored in seconds ago and the specified value Kh (S213; Y, S214, S215). Here, the reason why the A / D conversion value of the input voltage RLS is compared with the sum of the A / Dold value and the specified value Kh is to check the rate of increase of the charging voltage of the main capacitor 20.
[0051]
FIG. 14 shows an example of the relationship between the charging voltage and charging time of a general power storage element (battery). In the figure, (a), (b), and (c) show cases where batteries with different degrees of wear are charged, and new batteries are in the order of (a), (b), and (c). When the most exhausted battery among (a) to (c) is charged (c), the voltage value (maximum voltage) Vmax is not reached even when charged over time, as can be seen from the figure. In such a case, it is not preferable to continue charging up to the maximum voltage Vmax because the charging efficiency is poor. Therefore, in this embodiment, after reaching the voltage value (minimum voltage) Vmin, the charging is stopped if the rate of increase of the charging voltage is lower than the predetermined value Kh. For example, if Kh is set to 20 mV, charging is stopped when the terminal voltage Hv of the main capacitor 20 does not increase by 2 V or more in 2 seconds. In FIG. 14, the rate of increase of the charging voltage is 60 v / s in (a), 30 v / s in (b), and 1 v / s or less at the end of (c).
[0052]
When the A / D conversion value is not larger than the sum of the A / Dold value and the specified value Kh, that is, when the charging voltage of the main capacitor 20 does not rise above the specified value Kh in 2 seconds, the charging input Since the rate of increase (charging efficiency) of the charging voltage with respect to energy is low (see FIG. 14), the F_CRequest flag for identifying whether or not charging up to the maximum voltage is requested is set to “0” (unnecessary). "" Is output to stop the operation of the booster circuit 13 to stop charging, the F_onc flag for identifying whether charging is in progress is set to "0" (non-charging), the variable Ctime is set to 0, and the process returns (S215; N , S216, S220, S221).
[0053]
When the A / D conversion value is larger than the sum of the A / Dold value and the specified value Kh, it is checked whether or not the F_CRequest flag for identifying whether or not charging to the maximum voltage is requested is “1”. If the F_CRequest flag is “1” (requires charging), the process returns and continues charging (S215; Y, S217, S217; Y).
When the F_CRequest flag is not “1”, it is checked whether the F_CON flag that identifies whether the camera is in an operating state is “1”, and when the F_CON flag is not “1”, that is, the camera Is not operating, the port P3 outputs “1” to stop charging, sets the F_onc flag for identifying whether charging is in progress to “0” (non-charging), sets the variable Ctime to 0, and returns ( S217; N, S218, S218; N, S220, S221).
[0054]
When the F_CON flag is “1”, that is, when the camera is in an operating state, it is checked whether or not the A / D conversion value of the input voltage Hv ′ is larger than the voltage value Vtyp (S218; Y, S219). ). The voltage value Vtyp is set to a value higher than the voltage Vmin. In this embodiment, Vtyp = 3.1V.
When the A / D conversion value is not larger than the voltage value Vtyp, the process returns as it is, and the processes of S200, S205 to S209, S211 to S215, and S217 to S219 are repeated, and charging is continued (S219; N). When the A / D conversion value becomes larger than the voltage value Vtyp, the port P3 outputs “1” to stop charging, and the F_onc flag for identifying whether charging is in progress is set to “0” (non-charging). Then, the variable Ctime is set to 0 (S219; Y, S220, S221). If the camera is in the non-operating state by the processing of S218 and S219, the process proceeds from S218 to S220 to stop charging. If the camera is in the operating state, the charging voltage of the main capacitor 20 is set to the voltage value Vtyp (this embodiment) in S219. In step S220, charging is stopped.
[0055]
Next, the case where the charging voltage of the main capacitor 20 becomes larger than the voltage value Vmax will be described.
When the A / D conversion value becomes larger than the voltage value Vmax, the main capacitor 20 has been charged up to the maximum voltage. Therefore, an F_CRequest flag for identifying whether or not the main capacitor 20 is requested to be charged up to the maximum voltage is set. “0” (unnecessary) is set, “1” is output from the port P3, and charging is stopped (S211; Y, S216, S220). Then, the F_onc flag for identifying whether or not charging is in progress is set to “0”, and the time-varying variable Ctime is set to 0 (S221).
[0056]
Next, a case where the charging voltage of the main capacitor 20 is lowered while charging is stopped (when the F_CRequest flag is “0”) will be described.
In the check of S200, when the F_CRequest flag for identifying whether or not to request charging up to the maximum voltage is not “1”, that is, after the charging voltage of the main capacitor 20 reaches the voltage value Vmax and the charging is stopped, Alternatively, when charging is resumed after charging is stopped because the rate of increase in charging voltage is low, it is checked whether the F_onc flag for identifying whether charging is in progress is “1” (S200; N, When the F_onc flag is “1”, charging is in progress and the process proceeds to S205 (S201; Y). When the F_CRequest flag is not “1” and the F_onc flag is not “1”, it is checked whether or not the F_CON flag for identifying whether the camera is in an operating state is “1” (S201; N, S202-1).
[0057]
When the F_CON flag is “1” (in operation), the check time PTval for checking the charging voltage of the main capacitor 20 is set to 80 (S202-1; Y, S202-2), and the F_CON flag is set to “1”. If not, 480 is set to the check time PTval (S202-1; N, S202-3). Since this charging process is performed once in 125 ms, the check time PTval = 480 corresponds to 1 minute, and the check time PTval = 80 corresponds to 10 seconds.
[0058]
When the check time PTval is set, 1 is added to the elapsed time timer Ptime, and it is checked whether or not the count value of the elapsed time timer Ptime is larger than the value of the check time PTval (S203, S204). When the count value of the elapsed time timer Ptime is not larger than the value of the check time PTval, the process returns as it is (S204; N). When the count value of the elapsed time timer Ptime is larger than the value of the check time PTval, that is, 10 seconds when the camera is operating, and 1 minute when the camera is not operating, Proceeding to S205, the charging voltage of the main capacitor 20 is checked and charged in the processing after S205 (S204; Y).
[0059]
As described above, in the present embodiment, the charging voltage check is performed in the first cycle (125 ms) while the main capacitor 20 is being charged, but from the first cycle when charging is stopped (when the F_CRequest flag is “0”). However, since the charging voltage check is performed in a much longer second period (1 minute), the number of operations of the booster circuit 13 can be reduced to reduce battery consumption. Moreover, in this embodiment, when the camera is operating even when charging is stopped, the charging voltage check is performed in a third period (10 seconds) that is shorter than the second period and longer than the first period. Therefore, even if the charging voltage of the main capacitor 20 is lowered due to the operation of the camera, it can be quickly dealt with.
In this embodiment, the charging voltage check period (second period) during non-operation of the camera is set to 1 minute, but this period is set in consideration of natural discharge of the main capacitor 20. Desirably, it is set shorter than the time required for the charging voltage to drop from the highest voltage to the lowest voltage due to spontaneous discharge of the main capacitor 20.
In addition, since the main capacitor 20 which is an electrolytic capacitor has a characteristic that spontaneous discharge increases as the charging voltage increases, it is not preferable to maintain the charging voltage of the main capacitor 20 at the highest voltage at all times because energy efficiency is low. However, in this embodiment, the energy efficiency is improved by not recharging until the charging voltage of the main capacitor 20 falls below the minimum voltage, and the charging voltage of the main capacitor 20 is set to the minimum voltage (270 V) during the camera operation. The light emission power can be kept high by maintaining the voltage higher than 310 V.
[0060]
"Communication interrupt handling"
The communication interrupt process executed when the main switch 11 is on will be described in more detail with reference to the timing charts shown in FIGS. 7 and 8 and the flowchart shown in FIG.
This process is executed when the input of the C terminal of the camera connection terminal 5 changes from “0” to “1” (FIG. 7A) or changes from “1” to “0”. When entering this process, first, communication interruption is prohibited to prohibit interruption again (S300), the current CPU operating speed is stored in the memory M1, and the mode is shifted to the high speed mode (S301). Check (S302). The CPU 12 identifies the communication content from the input waveform at the C terminal, and proceeds with the process as follows.
[0061]
If the input waveform at the C terminal is 1 pulse (S303; Y), CF communication is executed to fetch the CF communication data synchronized with the clock signal sent to the R terminal via the Q terminal (S304) (FIG. 7 ( b)). This CF communication data corresponds to the CF communication information in Table 2. When CF communication is executed, CF information reprocessing is performed to reset the flash mode etc. based on the input CF communication data, the CPU operating speed is changed to the speed stored in the memory M1 in S301, and communication interruption is permitted. And returns (S305, S317, S318).
If the input waveform at the C terminal is 2 pulses (S303; N, S306; Y), the FC communication data is synchronized with the clock signal at the R terminal and sent to the camera via the Q terminal (S307). (FIG. 7 (c)). This FC communication data corresponds to the FC communication information in Table 1. When the FC communication is executed, the CPU operating speed is changed to the speed stored in the memory M1 in S301, the communication interrupt is permitted, and the process returns (S317, S318).
Normally (when not in the light emitting state), CF communication and FC communication are periodically performed.
[0062]
If the input waveform at the C terminal is 3 pulses (S306; N, S308; Y), normal light emission processing (details will be described later) is executed (S309) (FIG. 8 (a)). When the normal light emission process is executed, the CPU operating speed is changed to the speed stored in the memory M1 in S301, the communication interruption is permitted, and the process returns (S317, S318).
If the input waveform at the C terminal is 4 pulses (S308; N, S310; Y), a flat light emission process for causing the xenon tube 23 to emit light with a uniform amount of light is executed (S311) (FIG. 8B). When the flat light emission process is executed, the CPU operating speed is changed to the speed stored in the memory M1 in S301, the communication interruption is permitted, and the process returns (S317, S318).
[0063]
If the input waveform at the C terminal rises (S310; N, S312; Y) (FIG. 7A), the F_CON flag that identifies whether the camera is operating is set to “1” (operating), and the main The F_CRequest flag for requesting charging to the maximum voltage of the capacitor 20 is set to “1” (request), the CPU operating speed is changed to the speed stored in the memory M1 in S301, communication interruption is permitted, and the process returns (S313, S314). , S317, S318).
If the input waveform at the C terminal falls (S312; N, S315; Y) (FIG. 7 (d)), that is, if the camera is in the non-operating state, the F_CON flag that identifies whether the camera is operating or not. Is set to “0” (non-operation), the CPU operation speed is changed to the speed stored in the memory M1 in S301, the communication interrupt is permitted, and the process returns (S316, S317, S318). When the “0” state of the F_Con flag continues for a predetermined time (for example, 5 minutes), the CPU 12 shifts to the sleep mode in order to reduce power consumption.
When the input waveform at the C terminal is not any of the above, the CPU operating speed is changed to the speed stored in the memory M1 in S301, the communication interrupt is permitted, and the process returns (S315; N, S317, S318).
[0064]
"Flat flash processing"
The flat light emission process executed in S311 of the communication interrupt process will be described in more detail with reference to the timing charts shown in FIGS. 1, 2, 5, and 8B and the flowchart shown in FIG. . This process is executed when a 4-pulse flat light emission control signal is sent from the camera to the C terminal (see FIG. 8B). When this process is started, first, it is checked whether or not the Pre flag for identifying whether or not preliminary light emission is performed is “1” (S400). This preliminary light emission causes the flash device 30 to perform preliminary light emission just before the exposure, and the camera detects the amount of received light, and based on the shutter speed, distance information, aperture value, film sensitivity, etc., the light emission magnification Mv at the time of main light emission (the main light emission) This is a process for setting the amount of light emission necessary for the preliminary light emission) and communicating with the flash side. The flash device 30 determines the main light emission amount based on the light emission magnification information input from the camera, and executes flat light emission (main light emission) when the camera is exposed.
[0065]
When “1” is set in the Pre flag (S400; Y), since preliminary light emission is performed, a specified voltage Va is output from the D / A port Pda to the input terminal FPlvl of the light emission control circuit 17 (S403). Then, 1 ms is set in the timer B for controlling the light emission time, and the process proceeds to S405 (S404). When the Pre flag is set to “0” (S400; N), preliminary light emission is not performed, that is, main light emission is performed. Therefore, a voltage Va × 2 obtained by multiplying the specified voltage Va by 2 to the light emission magnification Mv. Mv Is output to the input terminal FPlvl of the light emission control circuit 17 through the D / A conversion port Pda (S401), Tfp + 2 ms is set in the timer B, and the process proceeds to S405 (S403). Here, Tfp is a flat light emission time set on the camera side based on the exposure time and curtain speed of the camera, and 2 ms is a time for giving a margin to the flat light emission time Tfp.
[0066]
In step S405, the output of the port P5 (30 Von) is set to “1” (FIG. 5; time T1). When the 30Von terminal of the 30V generation circuit 18 is set to “1”, a voltage of 30V is output from the 30Vout terminal of the 30V generation circuit 18. Then, it waits for 10 μs (microseconds) so that the output voltage 30 V of the 30 V generation circuit 18 is stabilized (S406), and the output of the port P6 (IGBTctl) is set to “1” (S407) (FIG. 5; time T2). When the IGBT ctl signal becomes “1”, the input and output of the buffer 106 become 1, and the IGBT Ton signal becomes “1”. When the IGBT Ton signal becomes “1”, the level shift circuit 19 applies the 30V voltage supplied from the 30V generation circuit 18 to the gate IGBTg of the IGBT 24 to turn on the IGBT 24.
[0067]
Next, the output of the port P4 (TRIGon) is set to “1” (S408) (FIG. 5; time T3). When the input of the TRIGon terminal becomes “1”, the trigger circuit 22 applies a high-voltage oscillating voltage to the trigger electrode XeT terminal to bring the xenon tube 23 into an excited state. When the xenon tube 23 is in an excited state, the IGBT 24 is already turned on in S407, so the accumulated charge in the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, and the discharge of the xenon tube 23 is started. .
When the output of the TRIGon terminal is set to “1”, it waits for 3 μs, starts the timer B set in S402 or S404, sets the port P6 as an input port, and sets the output of the port P4 (TRIGon) to “0” ( S409, S410, S411, S412). Here, the port P6 is switched from the output port to the input port in order to stably start the light emission even if the comparator 101 of the light emission control circuit 17 malfunctions due to the high-voltage oscillation voltage applied to the trigger electrode XeT terminal of the xenon tube 23. Because.
[0068]
When the port P6 is set as an input port in S411, the IGBT ctl terminal is equivalent to non-connection, and the output of the comparator 101 is output as the IGBT ctl signal. When the light emission amount of the xenon tube 23 rapidly increases due to the start of light emission in S408, and the voltage PDfl corresponding to the light emission amount of the xenon tube 23 becomes higher than the predetermined voltage FPlvl (FIG. 5; time T4), the output of the comparator 101 (IGBTctl signal) ) Becomes “0”, the output of the buffer 106 (IGBTon signal) becomes “0”, the IGBT 24 is turned off, and the discharge via the IGBT 24 is stopped. Then, the energy accumulated in the coil 21 is discharged through the xenon tube 23 and the diode 25, and the light emission amount of the xenon tube 23 decreases.
When the voltage PDfl corresponding to the light emission amount of the xenon tube 23 becomes lower than the predetermined voltage FPlvl (FIG. 5; time T5), the output of the comparator 101 (IGBTctl signal) becomes “1”, and the output of the buffer 106 (IGBTon signal). Becomes "1" and the IGBT 24 is turned on. Then, the accumulated charge in the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, and the light emission amount of the xenon tube 23 increases. By repeating the above operation, the light emission amount of the xenon tube 23 is maintained in a substantially constant range (FIG. 8B).
[0069]
Then, it is checked whether or not the timer B overflow flag for identifying whether or not the timer B has timed up is “1” (S413). When the timer B overflow flag is not “1”, the flat flash emission is continued until the timer B overflow flag becomes “1” (S413; N), and when the timer B overflow flag becomes “1”. , Switch port P6 (IGBTctl) to output port, output "0", stop timer B, and set F_CRequest flag requesting charging to the maximum voltage of main capacitor 20 to "1" (charge required) Return (S413; Y, S414, S415, S416).
When the IGBTctl signal becomes “0” in S414 and the IGBT 24 is turned off, the IGBT 24 remains off even when the time constant τb by the resistor 110 and the capacitor 111 of the light emission control circuit 17 elapses. When the IGBT 24 is on at time T7 in FIG. 5, when the time constant τa by the resistor 107 and the capacitor 108 of the light emission control circuit 17 elapses, the IGBT Ton signal becomes “0” and the IGBT 24 is turned off (FIG. 5). Time T8). By waiting until the time constant τa elapses, it is possible to prevent the IGBT 24 from being destroyed when the light emission is stopped.
[0070]
The normal light emission process executed in S309 of the communication interrupt process will be described in more detail with reference to the timing chart shown in FIG. 8A and the flowchart shown in FIG. This process is executed when a three-pulse normal light emission control signal is sent from the camera to the C terminal (FIG. 8A).
In this process, first, the output of the port P5 (30 Von) is set to “1” (S420). Then, a voltage of 30 V is generated from the 30 Vout terminal of the 30 V generation circuit 18. Then, after waiting for 10 μs so that the output voltage 30V of the 30V generation circuit 18 is stabilized, the output of the port P6 (IGBTctl) is set to “1” (S421, S422). When the IGBTctl signal becomes “1”, the input and output of the buffer 106 become “1” and the IGBTTon signal becomes “1”, and the level shift circuit 19 applies the 30V voltage supplied from the 30V generation circuit 18 to the gate IGBTg of the IGBT 24. To turn on the IGBT 24.
[0071]
Then, it waits until the X terminal for detecting the completion of the travel of the shutter front curtain becomes “0” (S423; N), and when the X terminal becomes “0”, that is, when the shutter front curtain travel is completed. The output of the port P4 (TRIGon) is set to “1” (S423; Y, S424). When the input of the TRIGon terminal becomes “1”, the trigger circuit 22 applies a high-voltage oscillating voltage to the trigger electrode XeT terminal to bring the xenon tube 23 into an excited state. When the xenon tube 23 is in an excited state, the IGBT 24 is already turned on in S407, so that the accumulated charge of the main capacitor 20 is discharged through the coil 21, the xenon tube 23, and the IGBT 24, and the xenon tube 23 starts to emit light. .
Then, it waits until the Q terminal becomes “1” to continue the light emission of the xenon tube 23 (S425; N), and when the Q terminal becomes “1”, that is, when a quench signal is inputted, P7 (EXTq) is switched from the input port to the output port, “0” is output, and 100 μs is waited (S425; Y, S426, S427). When the input of the ExTq terminal becomes “0”, the input of the buffer 106 becomes “0”, the output of the IGBT Ton terminal becomes “0”, and the IGBT 24 is turned off, so that the light emission of the xenon tube 23 is stopped. The reason for waiting for 100 μs in S427 is to wait for the light emission to stop.
After waiting for 100 μs, in order to return each port to the initial state, the port P6 (IGBTctl) is set to “0”, the port P7 (EXTq) is switched to the input port, and the F_CRequest flag for requesting charging to the maximum voltage of the main capacitor 20 is set. It returns as 1 (requires charging) (S428, S429).
[0072]
The embodiment in which the present invention is applied to an external flash device has been described above, but the present invention can also be applied to a built-in flash device built in a camera.
[0073]
【The invention's effect】
According to the present invention, after the start of charging, until the charging voltage of the main capacitor reaches the charging stop level, the boosting means is continuously boosted to charge the main capacitor while charging the main capacitor. In order to detect the charging voltage of the main capacitor while detecting and stopping charging, the boosting means is intermittently boosted in a second period longer than the first period, so the number of operations of the boosting means is reduced. Battery consumption can be reduced.
In the present invention, when the camera is operating even when charging is stopped, the charging voltage of the main capacitor is detected in a third period shorter than the second period and longer than the first period. Even when the charging voltage of the main capacitor 20 drops due to the operation of the camera, it is possible to respond quickly.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a flash device to which the present invention is applied.
FIG. 2 is a circuit diagram specifically showing a configuration of a light emission control circuit provided in the flash device.
FIG. 3 is a circuit diagram specifically showing a configuration of a 30V generation circuit provided in the flash device.
FIG. 4 is a circuit diagram specifically showing the configuration of a charge detection circuit provided in the flash device.
FIG. 5 is a view showing a timing chart in flat light emission control of the flash device.
6 is an enlarged view showing a part of FIG.
FIG. 7 is a view showing a timing chart in camera-flash communication control processing (normal time) of the flash device.
FIG. 8 is a view showing a timing chart in camera flash communication control processing (during light emission) of the flash device.
FIG. 9 is a view showing a flowchart concerning main processing of the flash device.
FIG. 10 is a view showing a flowchart relating to the charging process of the flash device.
FIG. 11 is a view showing a flowchart regarding communication interrupt processing of the flash device.
FIG. 12 is a view showing a flowchart regarding flat light emission processing of the flash device.
FIG. 13 is a view showing a flowchart regarding normal light emission processing of the flash device.
FIG. 14 is a diagram showing an example of the relationship between the charging voltage of the main capacitor and the charging time.
[Explanation of symbols]
1 battery
2 Schottky diode
3 condenser
4 Regulator
5 Camera connection terminal
6 EEPROM
7 LCD display
8 Camera communication interface
9 Flash mode switch
10 Synchro mode switch
11 Main switch
12 CPU (control means)
13 Booster circuit (Boosting means)
14 Diode
15 Diode
16 Charge detection circuit (detection means)
17 Light emission control circuit
18 30V generator circuit
19 Level shift circuit
20 Main condenser
21 coils
22 Trigger circuit
23 Xenon tube
24 IGBT
25 diodes
26 Light emission detection light receiving element
300 condenser
301 302 Resistance

Claims (7)

電源となる電池の電圧を昇圧してフラッシュ発光用のメインコンデンサーを充電する昇圧手段と、
該昇圧手段の昇圧動作時のみ、前記メインコンデンサーの充電電圧を検出する検出手段と、
該検出手段の検出結果に応じて前記昇圧手段を昇圧動作させ、前記メインコンデンサーの充電を制御する制御手段と、
カメラが動作しているか否かを検知する動作検知手段とを備え、
前記制御手段は、
充電開始後、前記メインコンデンサーの充電電圧が充電停止レベルに達するまでは、前記昇圧手段を連続的に昇圧動作させて前記メインコンデンサーを充電しながら、第１の周期で前記検出手段を介して前記メインコンデンサーの充電電圧を検出すること、
該充電電圧が前記充電停止レベルに達したときは、前記昇圧手段の連続動作を停止して充電を停止すること、
該充電停止中は、前記検出手段を介して前記メインコンデンサーの充電電圧を検出するために、前記第１の周期よりも長い第２の周期で前記昇圧手段を間欠的に昇圧動作させること、及び、
充電停止中に該動作検知手段を介してカメラが動作中であることを検知した場合は、前記検出手段を介して前記メインコンデンサーの充電電圧を検出するために、前記第２の周期よりも短く且つ前記第１の周期よりも長い第３の周期で前記昇圧手段を間欠的に昇圧動作させること、
を特徴とするフラッシュ充電制御装置。Boosting means for boosting the voltage of the battery as a power source and charging the main capacitor for flash emission;
Detecting means for detecting the charging voltage of the main capacitor only during the boosting operation of the boosting means;
Control means for boosting the boosting means in accordance with a detection result of the detecting means, and controlling charging of the main capacitor;
Motion detection means for detecting whether or not the camera is operating,
The control means includes
After the start of charging, until the charging voltage of the main capacitor reaches a charge stop level, the boosting unit is continuously boosted to charge the main capacitor while charging the main capacitor through the detection unit in a first period. possible to detect the charging voltage of the main condenser,
When the charging voltage reaches the charging stop level to stop the charging to stop the continuous operation of the booster means,
During the charging stop, in order to detect the charging voltage of the main capacitor via the detecting means, the boosting means is intermittently boosted in a second cycle longer than the first cycle; and ,
When it is detected that the camera is in operation via the operation detection means while charging is stopped, in order to detect the charging voltage of the main capacitor via the detection means, it is shorter than the second period. And boosting the boosting means intermittently in a third cycle longer than the first cycle,
Flash charge control device characterized by. 請求項１記載のフラッシュ充電制御装置において、前記メインコンデンサーは、前記昇圧手段が昇圧動作していない場合は無負荷状態となるフラッシュ充電制御装置。2. The flash charging control device according to claim 1, wherein the main capacitor is in a no-load state when the boosting unit is not performing a boosting operation. 請求項２記載のフラッシュ充電制御装置において、前記第２の周期は、前記メインコンデンサーの自然放電によって、該充電電圧が前記メインコンデンサーの再充電を要する充電再開レベル未満となるまでに要する時間よりも短く設定されているフラッシュ充電制御装置。3. The flash charge control device according to claim 2, wherein the second period is longer than a time required for the charge voltage to become less than a charge resumption level that requires recharging of the main capacitor due to spontaneous discharge of the main capacitor. A flash charging controller that is set short. 請求項１から３のいずれか一項に記載のフラッシュ充電制御装置において、前記制御手段は、充電開始後、前記メインコンデンサーの充電電圧が前記充電再開レベル以上となった以降に、該充電電圧が所定時間内に所定値以上上昇しない場合は、前記充電停止レベルに達していなくても前記昇圧手段の連続動作を停止して充電を停止するフラッシュ充電制御装置。4. The flash charge control device according to claim 1, wherein after the charging starts, the charging voltage is increased after the charging voltage of the main capacitor becomes equal to or higher than the charging resumption level. 5. A flash charge control device that stops charging by stopping the continuous operation of the boosting means even if the charging stop level has not been reached if the charge does not rise above a predetermined value within a predetermined time. 請求項１から４のいずれか一項に記載のフラッシュ充電制御装置において、
前記制御手段は、充電停止中は、前記検出手段を介して検出した前記メインコンデンサーの充電電圧が前記充電再開レベル未満となるまで充電を再開させず、該充電電圧が前記充電再開レベル未満となったときに、前記昇圧手段の連続動作を再開させ、前記第１の周期で前記検出手段を介して前記メインコンデンサーの充電電圧を検出するフラッシュ充電制御装置。In the flash charge control device according to any one of claims 1 to 4,
While the charging is stopped, the control means does not resume charging until the charging voltage of the main capacitor detected via the detecting means becomes less than the charging resumption level, and the charging voltage becomes less than the charging resumption level. A flash charge control device that resumes continuous operation of the boosting means and detects the charging voltage of the main capacitor via the detection means in the first period. 請求項１から５のいずれか一項に記載のフラッシュ充電制御装置は、カメラに接続可能な接続部と、この接続部を介してカメラが動作しているか否かを検知する前記動作検知手段を備えた外部フラッシュ装置に搭載されているフラッシュ充電制御装置。The flash charge control device according to any one of claims 1 to 5, further comprising: a connection unit connectable to the camera; and the operation detection unit that detects whether the camera is operating via the connection unit. A flash charge control device installed in an external flash device. 請求項１から６のいずれか一項に記載のフラッシュ充電制御装置において、前記制御手段は、前記動作検知手段を介してカメラが動作中であることを検知しているときは、前記検出手段を介して検出した前記メインコンデンサーの充電電圧が前記充電再開レベルよりも高い調整電圧レベル以下であったときは充電を再開させて、前記メインコンデンサーの充電電圧を前記充電再開レベルよりも高い調整電圧レベル以上に保持するフラッシュ充電制御装置。7. The flash charge control device according to claim 1 , wherein when the control unit detects that the camera is operating via the operation detection unit, the control unit is configured to switch the detection unit. When the charging voltage of the main capacitor detected via the charging voltage is lower than the adjustment voltage level higher than the charging resumption level, charging is resumed, and the charging voltage of the main capacitor is adjusted higher than the charging resumption level. The flash charge control device retained above.
JP2000260645A 2000-08-30 2000-08-30 Flash charge control device Expired - Lifetime JP4605872B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000260645A JP4605872B2 (en) 2000-08-30 2000-08-30 Flash charge control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260645A JP4605872B2 (en) 2000-08-30 2000-08-30 Flash charge control device

Publications (2)

Publication Number Publication Date
JP2002072307A JP2002072307A (en) 2002-03-12
JP4605872B2 true JP4605872B2 (en) 2011-01-05

Family

ID=18748623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260645A Expired - Lifetime JP4605872B2 (en) 2000-08-30 2000-08-30 Flash charge control device

Country Status (1)

Country Link
JP (1) JP4605872B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5423747B2 (en) * 2011-09-16 2014-02-19 株式会社ニコン Accessories, camera, accessory control program, and camera control program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299933A (en) * 1988-10-06 1990-04-11 Fuji Photo Optical Co Ltd Method for charging strobe of camera
JPH02242242A (en) * 1989-03-15 1990-09-26 Asahi Optical Co Ltd Controller for stroboscope
JPH0480731A (en) * 1990-07-23 1992-03-13 Olympus Optical Co Ltd Stroboscopic device
JPH1039375A (en) * 1996-07-22 1998-02-13 Canon Inc Stroboscope device
JP2000122127A (en) * 1998-10-12 2000-04-28 Asahi Optical Co Ltd Charged voltage detector for strobe driving power supply circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713716B2 (en) * 1984-11-30 1995-02-15 キヤノン株式会社 Flash device
JPH02116838A (en) * 1988-10-27 1990-05-01 Canon Inc Camera with self-timer function
JPH09320785A (en) * 1996-05-29 1997-12-12 Minolta Co Ltd Flash charger
JPH1187081A (en) * 1997-09-09 1999-03-30 Olympus Optical Co Ltd Strobe power source control device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299933A (en) * 1988-10-06 1990-04-11 Fuji Photo Optical Co Ltd Method for charging strobe of camera
JPH02242242A (en) * 1989-03-15 1990-09-26 Asahi Optical Co Ltd Controller for stroboscope
JPH0480731A (en) * 1990-07-23 1992-03-13 Olympus Optical Co Ltd Stroboscopic device
JPH1039375A (en) * 1996-07-22 1998-02-13 Canon Inc Stroboscope device
JP2000122127A (en) * 1998-10-12 2000-04-28 Asahi Optical Co Ltd Charged voltage detector for strobe driving power supply circuit

Also Published As

Publication number Publication date
JP2002072307A (en) 2002-03-12

Similar Documents

Publication Publication Date Title
EP0298497B1 (en) Flash device
JP3787266B2 (en) Flat light emission control device
US5023470A (en) Electronic flash charging circuit
JP4605872B2 (en) Flash charge control device
US6009281A (en) Flash device
US5532555A (en) Electronic flash apparatus using gate controlled switching device directly driven by CPU
JPS6059325A (en) Detecting circuit for strobe charging voltage
JP4877755B2 (en) Capacitor charging device, control circuit thereof, control method, and light emitting device and electronic apparatus using the same
JP4877771B2 (en) Capacitor charging device and light emitting device and electronic apparatus using the same
JP3267708B2 (en) Charging device
JP3915156B2 (en) Discharge lamp lighting device and lighting device
US6011930A (en) Camera
JP3774841B2 (en) Non-sunshine compatible self-luminous device
US5210567A (en) Camera control device
KR100245007B1 (en) Flash charge control apparatus and method according to battery voltage
KR0157519B1 (en) Flash device of automatic charge completion
JPH0528367B2 (en)
KR940001704Y1 (en) Flash circuit
US6064159A (en) Power-saving stroboscopic device
JPH0246437A (en) Camera with flashing device
JP3262581B2 (en) Fluorescent lamp lighting device
JP4160743B2 (en) Modeling light emitting device
JP2012064410A (en) Lighting device and lighting apparatus
KR20030051974A (en) Charging Apparatus and Method of FLASH for CAMERA
JPS6218906B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Ref document number: 4605872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term