JP4595795B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP4595795B2
JP4595795B2 JP2005341008A JP2005341008A JP4595795B2 JP 4595795 B2 JP4595795 B2 JP 4595795B2 JP 2005341008 A JP2005341008 A JP 2005341008A JP 2005341008 A JP2005341008 A JP 2005341008A JP 4595795 B2 JP4595795 B2 JP 4595795B2
Authority
JP
Japan
Prior art keywords
switching element
timing
output control
voltage
rectifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005341008A
Other languages
Japanese (ja)
Other versions
JP2007151274A (en
Inventor
靖 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005341008A priority Critical patent/JP4595795B2/en
Publication of JP2007151274A publication Critical patent/JP2007151274A/en
Application granted granted Critical
Publication of JP4595795B2 publication Critical patent/JP4595795B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、自然転流方式によるゼロ電圧スイッチングを行うＤＣ−ＤＣコンバータの構成に関する。   The present invention relates to a configuration of a DC-DC converter that performs zero voltage switching by a natural commutation method.

従来から、スイッチング素子により直流電源入力をオン・オフして、所定電圧の直流電源出力を生成する、ＤＣ−ＤＣコンバータが用いられている。
例えば、特許文献１に示すＤＣ−ＤＣコンバータはチョッパ型に構成されている。
また、チョッパ型のＤＣ−ＤＣコンバータとしては、図１に示すように、直流電源入力をオン・オフする出力制御用スイッチング素子ＳＷ１と、整流用スイッチング素子ＳＷ２と、インダクタＬと、前記出力制御用スイッチング素子ＳＷ１に並列接続されるリアクタンス素子である共振用キャパシタＣｒとを備え、該出力制御用スイッチング素子ＳＷ１、整流用スイッチング素子ＳＷ２、インダクタＬ、および共振用キャパシタＣｒのそれぞれが中点３で接続して、共振型のＤＣ−ＤＣコンバータに構成したものがある。 2. Description of the Related Art Conventionally, DC-DC converters that generate a DC power supply output with a predetermined voltage by turning a DC power supply input on and off using a switching element have been used.
For example, the DC-DC converter shown in Patent Document 1 is configured as a chopper type.
As shown in FIG. 1, the chopper type DC-DC converter includes an output control switching element SW1 for turning on / off a DC power input, a rectifying switching element SW2, an inductor L, and the output control switch. A resonance capacitor Cr which is a reactance element connected in parallel to the switching element SW1, and each of the output control switching element SW1, the rectifying switching element SW2, the inductor L, and the resonance capacitor Cr is connected at a midpoint 3 Then, there is one configured as a resonance type DC-DC converter.

このような共振型ＤＣ−ＤＣコンバータでは、出力制御用スイッチング素子ＳＷ１のオフタイミングに、共振用キャパシタＣｒの影響により電圧の上昇を抑えた状態でスイッチングを行うゼロ電圧スイッチングを実現するとともに、その後の出力制御用スイッチング素子ＳＷ１のオンタイミングでも、インダクタＬの電流を逆流させることにより出力制御用スイッチング素子ＳＷ両端の電圧差がゼロになるタイミングを作って、ゼロ電圧スイッチングを実現する、所謂自然転流方式による制御が行われることがある。   In such a resonance type DC-DC converter, at the off timing of the output control switching element SW1, zero voltage switching is performed in which switching is performed while suppressing an increase in voltage due to the influence of the resonance capacitor Cr. Even when the output control switching element SW1 is turned on, the voltage difference between both ends of the output control switching element SW is made zero by reversely flowing the current of the inductor L to realize zero voltage switching, so-called natural commutation. Control by the method may be performed.

具体的には、図３に示すように、まず、時刻ｔ０において出力制御用スイッチング素子ＳＷ１をオンすることにより、インダクタＬに電流ＩＬを流してエネルギーを蓄える。
次に、時刻ｔ１となったときに出力制御用スイッチング素子ＳＷ１がオフされるが、このときには、該出力制御用スイッチング素子ＳＷ１に流れていた電流が共振用キャパシタＣｒにより吸収されるため、出力制御用スイッチング素子ＳＷ１の端子間の電圧Ｖｍの上昇が抑えられ、ゼロ電圧スイッチングが実現される。
その後、時刻ｔ２に達すると整流用スイッチング素子ＳＷ２がオンされ、インダクタＬの電流ＩＬは該整流用スイッチング素子ＳＷ２を通じて出力側へ流れ、該インダクタＬの電流ＩＬは減少していく。インダクタＬの電流ＩＬは減少していき、時刻ｔ３でゼロとなる。 Specifically, as shown in FIG. 3, first, the output control switching element SW1 is turned on at time t0, whereby the current IL is supplied to the inductor L to store energy.
Next, when the time t1 is reached, the output control switching element SW1 is turned off. At this time, since the current flowing through the output control switching element SW1 is absorbed by the resonance capacitor Cr, the output control is performed. The rise of the voltage Vm between the terminals of the switching element SW1 is suppressed, and zero voltage switching is realized.
Thereafter, when the time t2 is reached, the rectifying switching element SW2 is turned on, the current IL of the inductor L flows to the output side through the rectifying switching element SW2, and the current IL of the inductor L decreases. The current IL of the inductor L decreases and becomes zero at time t3.

さらに、時刻ｔ３以降においては、ゼロになったインダクタＬの電流ＩＬが、共振用キャパシタＣｒの電荷が入力電圧Ｖｉｎに回生するために、逆流をし始める。この場合、前記電圧Ｖｘの電圧波形は、インダクタＬと共振用キャパシタＣｒとの共振により、入力電圧Ｖｉｎレベルを中心としてＣＯＳ波形となる。
そして、時刻ｔ４において、電圧Ｖｍがゼロになった時点で共振用キャパシタＣｒの電荷がゼロとなり、出力制御用スイッチング素子ＳＷの寄生整流素子を通じてインダクタＬに電流が流れ始め、インダクタＬの逆流電流は徐徐に減少する。この時点で出力制御用スイッチング素子ＳＷ１をオンすることにより、ゼロ電圧スイッチングを実現することができる。
特開平１１−４１９１９号公報 Further, after time t3, the current IL of the inductor L that has become zero starts to flow backward because the charge of the resonance capacitor Cr is regenerated to the input voltage Vin. In this case, the voltage waveform of the voltage Vx becomes a COS waveform centered on the input voltage Vin level due to resonance between the inductor L and the resonance capacitor Cr.
At time t4, when the voltage Vm becomes zero, the charge of the resonance capacitor Cr becomes zero, current starts to flow to the inductor L through the parasitic rectifying element of the output control switching element SW, and the reverse current of the inductor L is Decrease gradually. At this time, zero voltage switching can be realized by turning on the output control switching element SW1.
Japanese Patent Laid-Open No. 11-41919

前述のように、自然転流方式による制御を行う場合は、損失が増大することを防止するために、前記出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のオン・オフタイミングを適切に設定することが望ましい。
ここで、出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のオン・オフタイミングを、一般的に行われる通常のチョッパ型ＤＣ−ＤＣコンバータをＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御にて決定する場合には、電源入力Ｖｉｎおよび電源出力Ｖｏｕｔを変数として演算を行い、比較的容易に決定することができる。
しかし、自然転流方式により制御を行う場合には、電源入力Ｖｉｎおよび電源出力Ｖｏｕｔだけでなく、インダクタＬおよび共振用キャパシタＣｒをも変数として用い、複雑な理論式にて演算を行って、出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のオン・オフタイミングを決定する必要がある。 As described above, when the control by the natural commutation method is performed, the on / off timings of the output control switching element SW1 and the rectification switching element SW2 are appropriately set in order to prevent the loss from increasing. It is desirable.
Here, when the on / off timing of the output control switching element SW1 and the rectifying switching element SW2 is determined by PWM (Pulse Width Modulation) control of a commonly performed normal chopper type DC-DC converter The calculation can be performed relatively easily by using the power input Vin and the power output Vout as variables.
However, when control is performed by the natural commutation method, not only the power supply input Vin and the power supply output Vout but also the inductor L and the resonance capacitor Cr are used as variables, and the calculation is performed with a complicated theoretical formula to obtain an output. It is necessary to determine the on / off timing of the control switching element SW1 and the rectifying switching element SW2.

従って、自然転流方式での制御は、制御装置にかかる負荷が大きく、出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のオン・オフタイミングを適切に制御することが困難であり、結果的にスイッチング損失が増大することとなっていた。   Therefore, the control by the natural commutation method has a heavy load on the control device, and it is difficult to appropriately control the on / off timing of the output control switching element SW1 and the rectification switching element SW2, and as a result Switching loss was to increase.

上記課題を解決するＤＣ−ＤＣコンバータは、以下の特徴を有する。
即ち、請求項１記載の如く、出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、自然転流方式のＤＣ−ＤＣコンバータであって、前記中点の電圧を検出する電圧検出回路と、前記インダクタに流れる電流を検出する電流検出回路とを備え、前記電圧検出回路および電流検出回路からの出力に基づいて、整流用スイッチング素子のスイッチタイミングを生成するタイミング生成手段と、を備える。
これにより、従来のような複雑な演算を行うことなく、前記中点の電圧やインダクタ電流といった電気信号を検出することにより、出力制御用スイッチング素子および整流用スイッチング素子のオン・オフのスイッチタイミングを容易に決定することが可能となる。 The DC-DC converter that solves the above problems has the following characteristics.
That is, the output control switching element, the rectification switching element, the inductor, and the resonance capacitor are provided, and the output control switching element, the rectification switching element, the inductor, and the resonance capacitor are provided. Are each a natural commutation type DC-DC converter connected at a midpoint , comprising: a voltage detection circuit for detecting the voltage at the midpoint; and a current detection circuit for detecting a current flowing through the inductor. And a timing generation means for generating a switch timing of the rectifying switching element based on outputs from the voltage detection circuit and the current detection circuit .
As a result, the on / off switch timing of the output control switching element and the rectifying switching element can be adjusted by detecting an electrical signal such as the voltage at the midpoint and the inductor current without performing a complicated calculation as in the prior art. It can be easily determined.

また、請求項２記載の如く、出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、自然転流方式のＤＣ−ＤＣコンバータであって、前記整流用スイッチング素子のオフタイミング信号生成手段を備え、該オフタイミング信号生成手段は、前記出力制御用スイッチング素子または整流用スイッチング素子のオンタイミング周期を計測する計測手段と、計測したオンタイミング周期から、予め設定された所定時間を減算する演算手段とを有する。
これにより、簡単な構成により、発熱を生じることもなく、整流用スイッチング素子のオフタイミングを決定することができる。 According to a second aspect of the present invention, an output control switching element, a rectification switching element, an inductor, and a resonance capacitor are provided. The output control switching element, the rectification switching element, the inductor, and the resonance capacitor Each of which is connected at a midpoint, and is a DC-DC converter of a natural commutation system, comprising off-timing signal generating means for the rectifying switching element, and the off-timing signal generating means is the output control switching device Measuring means for measuring an on-timing period of the element or the switching element for rectification, and arithmetic means for subtracting a predetermined time set in advance from the measured on-timing period.
Thus, the off timing of the rectifying switching element can be determined with a simple configuration without generating heat.

また、請求項３記載の如く、出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、自然転流方式のＤＣ−ＤＣコンバータであって、前記整流用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、出力制御用スイッチング素子のオフタイミングに基づいて決定する。
これにより、整流用スイッチング素子のスイッチング動作を行う際に、該整流用スイッチング素子の駆動回路における相補型駆動トランジスタのデッドタイムを確保した上で、余計な回路遅延がないスイッチング動作を行うことができ、スイッチング損失を抑制することが可能となる。 The output control switching element, the rectification switching element, the inductor, and the resonance capacitor are provided, and the output control switching element, the rectification switching element, the inductor, and the resonance capacitor are provided. Each of which is connected at a midpoint, and is a natural commutation type DC-DC converter, wherein the drive circuit for driving the rectifying switching element includes a pair of complementary drive transistors, and at least the complementary drive The dead time start timing of the transistor is determined based on the off timing of the output control switching element.
As a result, when the switching operation of the rectifying switching element is performed, the switching operation without extra circuit delay can be performed while ensuring the dead time of the complementary driving transistor in the driving circuit of the rectifying switching element. Thus, switching loss can be suppressed.

また、請求項４記載の如く、前記ＤＣ−ＤＣコンバータにおける、前記出力制御用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、整流用スイッチング素子のオフタイミングに基づいて決定する。
これにより、出力制御用スイッチング素子のスイッチング動作を行う際に、該出力制御用スイッチング素子の駆動回路における相補型駆動トランジスタのデッドタイムを確保した上で、余計な回路遅延がないスイッチング動作を行うことができ、スイッチング損失を抑制することが可能となる。 According to a fourth aspect of the present invention, the drive circuit for driving the output control switching element in the DC-DC converter includes a pair of complementary drive transistors, and at least dead time start timing of the complementary drive transistors. Is determined based on the off timing of the switching element for rectification.
Thus, when performing the switching operation of the output control switching element, the switching operation without extra circuit delay is performed while ensuring the dead time of the complementary drive transistor in the drive circuit of the output control switching element. Therefore, switching loss can be suppressed.

本発明によれば、従来のような複雑な演算を行うことなく、出力制御用スイッチング素子および整流用スイッチング素子のオン・オフのスイッチタイミングを容易に決定することが可能となる。
また、出力制御用スイッチング素子や整流用スイッチング素子のスイッチング損失を抑制することができる。 According to the present invention, it is possible to easily determine the on / off switch timings of the output control switching element and the rectifying switching element without performing complicated calculations as in the prior art.
Moreover, the switching loss of the output control switching element or the rectifying switching element can be suppressed.

次に、本発明を実施するための形態を、添付の図面を用いて説明する。   Next, modes for carrying out the present invention will be described with reference to the accompanying drawings.

図１に示すＤＣ−ＤＣコンバータは昇圧型の回路に構成されており、直流電源入力Ｖｉｎが入力される入力端子１と、生成された直流電源出力Ｖｏｕｔが出力される出力端子２との間に、入力端子１側から順に、インダクタＬ、直流電源入力をオン・オフする出力制御用スイッチング素子ＳＷ１、該出力制御用スイッチング素子ＳＷ１と並列に接続される共振用キャパシタＣｒ、および整流用スイッチング素子ＳＷ２を備えている。
出力制御用スイッチング素子ＳＷ１は整流素子Ｄ１を備えており、整流用スイッチング素子ＳＷ２は整流素子Ｄ２を備えている。
また、前記出力制御用スイッチング素子ＳＷ１、整流用スイッチング素子ＳＷ２、インダクタＬ、およびリアクタンス素子である共振用キャパシタＣｒは、それぞれ中点３にて接続されている。 The DC-DC converter shown in FIG. 1 is configured as a step-up circuit, and is provided between an input terminal 1 to which a DC power supply input Vin is input and an output terminal 2 to which a generated DC power supply output Vout is output. In order from the input terminal 1 side, the inductor L, the output control switching element SW1 for turning on / off the DC power supply input, the resonance capacitor Cr connected in parallel with the output control switching element SW1, and the rectification switching element SW2 It has.
The output control switching element SW1 includes a rectifying element D1, and the rectifying switching element SW2 includes a rectifying element D2.
The output control switching element SW1, the rectifying switching element SW2, the inductor L, and the resonance capacitor Cr, which is a reactance element, are connected at a midpoint 3, respectively.

また、図２に示すように、前記出力制御用スイッチング素子ＳＷ１にはドライバ１５が接続されており、該ドライバ１５には制御回路１０が接続されている。
制御回路１０は、前記中点３の電圧Ｖｍが０Ｖになったことを検出する電圧０検出回路１１と、出力制御用スイッチング素子ＳＷ１のオフタイミング信号を出力する出力電力制御回路１２と、電圧０検出回路１１からの出力および出力電力制御回路１２からの出力が入力され、入力された電圧０検出回路１１からの出力および出力電力制御回路１２からの出力に基づいて、ドライバ１５へ制御信号を出力する状態保持回路１４と、を備えている。
前記電圧０検出回路１１としては、例えば、０Ｖよりも僅かに高い電圧が基準電圧として設定されたコンパレータが用いられ、該コンパレータの入力電圧と前記基準電圧とを比較して、該入力電圧が基準電圧よりも低い場合に電圧０を検出するように構成している。 As shown in FIG. 2, a driver 15 is connected to the output control switching element SW <b> 1, and a control circuit 10 is connected to the driver 15.
The control circuit 10 includes a voltage 0 detection circuit 11 that detects that the voltage Vm at the midpoint 3 has become 0 V, an output power control circuit 12 that outputs an off timing signal of the output control switching element SW1, and a voltage 0 An output from the detection circuit 11 and an output from the output power control circuit 12 are input, and a control signal is output to the driver 15 based on the input output from the voltage 0 detection circuit 11 and the output from the output power control circuit 12. A state holding circuit.
As the voltage 0 detection circuit 11, for example, a comparator in which a voltage slightly higher than 0V is set as a reference voltage is used. The input voltage of the comparator is compared with the reference voltage, and the input voltage is the reference voltage. When the voltage is lower than the voltage, the voltage 0 is detected.

前記状態保持回路１４は、ＲＳ−フリップフロップに構成されており、入力ＳがＨｉレベルかつ入力ＳがＬｏレベルのときにはセット状態となって出力ＱがＨｉレベルとなり、入力ＳがＬｏレベルかつ入力ＳがＨｉレベルのときにはリセット状態となって出力ＱがＬｏレベルとなり、入力Ｓおよび入力Ｒが共にＬｏレベルのときには保持状態となって出力Ｑは前状態を保持する。なお、入力Ｓおよび入力Ｒが共にＨｉレベルとなる入力は禁止入力とされている。
また、該状態保持回路１４は、電圧０検出回路１１といった検知手段の検知結果や出力電圧制御回路１２からの出力に基づいて、出力制御用スイッチング素子ＳＷ１のスイッチタイミングを生成するタイミング生成手段として機能する。 The state holding circuit 14 is configured as an RS flip-flop. When the input S is at the Hi level and the input S is at the Lo level, the state holding circuit 14 is set and the output Q is at the Hi level, and the input S is at the Lo level and the input S. Is at the Hi level, the output Q is at the Lo level, and when both the input S and the input R are at the Lo level, it is in the holding state and the output Q holds the previous state. Note that an input in which both the input S and the input R are at the Hi level is a prohibited input.
The state holding circuit 14 functions as a timing generation unit that generates the switch timing of the output control switching element SW1 based on the detection result of the detection unit such as the voltage 0 detection circuit 11 and the output from the output voltage control circuit 12. To do.

本例においては、入力Ｓには電圧０検出回路１１からの出力が入力され、入力Ｒには出力電力制御回路１２からの出力が入力されるように構成しており、電圧Ｖｍが０Ｖになったことを電圧０検出回路１１が検出した際に入力ＳにＨｉレベルの信号が入力され、出力電力制御回路１２から出力制御用スイッチング素子ＳＷ１のオフタイミング信号が出力されたときに入力ＲにＨｉレベルの信号が入力されるように構成している。   In this example, the output from the voltage 0 detection circuit 11 is input to the input S, and the output from the output power control circuit 12 is input to the input R, and the voltage Vm becomes 0V. When the voltage 0 detection circuit 11 detects this, a Hi level signal is input to the input S, and when the off timing signal of the output control switching element SW1 is output from the output power control circuit 12, the Hi is input to the input R. A level signal is input.

一方、前記整流用スイッチング素子ＳＷ２にはドライバ２５が接続されており、該ドライバ２５には制御回路２０が接続されている。
制御回路２０は、前記中点３の電圧ＶｍがＨｉレベルになったことを検出する電圧Ｈｉ検出回路２２と、シャント抵抗等の電流センサ２１と、電流センサ２１により検出されたインダクタＬに流れる電流ＩＬが、０になったことを検出する電流０検出回路２３と、電圧Ｈｉ検出回路２２および電流０検出回路２３からの出力が入力され、入力された電圧Ｈｉ検出回路２２および電流０検出回路２３からの出力に基づいて、ドライバ２５へ制御信号を出力する状態保持回路２４と、を備えている。
該状態保持回路２４は、電圧Ｈｉ検出回路２２および電流０検出回路２３といった検知手段の検知結果に基づいて、整流用スイッチング素子ＳＷ２のスイッチタイミングを生成するタイミング生成手段として機能する。 On the other hand, a driver 25 is connected to the rectifying switching element SW2, and a control circuit 20 is connected to the driver 25.
The control circuit 20 includes a voltage Hi detection circuit 22 that detects that the voltage Vm at the midpoint 3 has become Hi level, a current sensor 21 such as a shunt resistor, and a current flowing through the inductor L detected by the current sensor 21. A current 0 detection circuit 23 that detects that IL has become 0, and outputs from the voltage Hi detection circuit 22 and the current 0 detection circuit 23 are input, and the input voltage Hi detection circuit 22 and the current 0 detection circuit 23 are input. And a state holding circuit 24 that outputs a control signal to the driver 25 based on the output from.
The state holding circuit 24 functions as a timing generation unit that generates the switch timing of the rectifying switching element SW2 based on the detection results of the detection units such as the voltage Hi detection circuit 22 and the current 0 detection circuit 23.

前記電圧Ｈｉ検出回路２２としては、例えば、所定の電圧を基準電圧として設定したコンパレータが用いられ、該コンパレータの入力電圧と前記基準電圧とを比較して、該入力電圧が基準電圧よりも高い場合に電圧Ｈｉを検出するように構成している。
また、前記電圧０検出回路２３としては、例えば、０Ｖよりも僅かに高い電圧が基準電圧として設定されたコンパレータが用いられ、該コンパレータの入力電圧と前記基準電圧とを比較して、該入力電圧が基準電圧よりも低い場合に電圧０を検出するように構成している。 As the voltage Hi detection circuit 22, for example, a comparator in which a predetermined voltage is set as a reference voltage is used. When the input voltage of the comparator is compared with the reference voltage, the input voltage is higher than the reference voltage. The voltage Hi is detected.
Further, as the voltage 0 detection circuit 23, for example, a comparator in which a voltage slightly higher than 0V is set as a reference voltage is used, and the input voltage of the comparator is compared with the reference voltage, and the input voltage When the voltage is lower than the reference voltage, the voltage 0 is detected.

前記状態保持回路２４は状態保持回路１４と同様に、ＲＳ−フリップフロップに構成されており、入力ＳがＨｉレベルかつ入力ＳがＬｏレベルのときにはセット状態となって出力ＱがＨｉレベルとなり、入力ＳがＬｏレベルかつ入力ＳがＨｉレベルのときにはリセット状態となって出力ＱがＬｏレベルとなり、入力Ｓおよび入力Ｒが共にＬｏレベルのときには保持状態となって出力Ｑは前状態を保持する。なお、入力Ｓおよび入力Ｒが共にＨｉレベルとなる入力は禁止入力とされている。   Like the state holding circuit 14, the state holding circuit 24 is configured as an RS-flip-flop, and when the input S is at the Hi level and the input S is at the Lo level, the set state is set and the output Q becomes the Hi level. When S is at the Lo level and the input S is at the Hi level, the output Q is at the Lo level, and when both the input S and the input R are at the Lo level, the output Q is held and the output Q holds the previous state. Note that an input in which both the input S and the input R are at the Hi level is a prohibited input.

本例においては、入力Ｓには電圧Ｈｉ検出回路２２からの出力が入力され、入力Ｒには電流０検出回路２３からの出力が入力されるように構成しており、電圧Ｖｍが予め設定された所定の電圧（（所定の電圧）＞０）になったことを電圧Ｈｉ検出回路２２が検出した際に入力ＳにＨｉレベルの信号が入力され、前記電流センサ２１の検出電流値が０になったことを電流０検出回路２３が検出した際に、入力ＲにＨｉレベルの信号が入力されるように構成している。   In this example, the output from the voltage Hi detection circuit 22 is input to the input S, and the output from the current 0 detection circuit 23 is input to the input R, and the voltage Vm is preset. When the voltage Hi detection circuit 22 detects that the predetermined voltage ((predetermined voltage)> 0) has been reached, a Hi level signal is input to the input S, and the detected current value of the current sensor 21 becomes zero. When the current 0 detection circuit 23 detects that the Hi level signal has been detected, a Hi level signal is input to the input R.

このように構成されるＤＣ−ＤＣコンバータは、次のように動作する。
図２に示すように、まず、時刻ｔ０に出力制御用スイッチング素子ＳＷ１をオンし、インダクタ電流ＩＬを流してエネルギーを蓄える。
次に、インダクタ電流ＩＬが予め設定された所定値ＩＬｍａｘまで上昇すると、時刻ｔ１にて出力電力制御回路１２から出力制御用スイッチング素子ＳＷ１のオフタイミング信号が出力され、状態保持回路１４からドライバ１５に対して出力制御用スイッチング素子ＳＷ１をオフする旨の信号（Ｌｏレベルの信号）が出力されて、該ドライバ１５により出力制御用スイッチング素子ＳＷ１がオフされる。
このときには、該出力制御用スイッチング素子ＳＷ１に流れていた電流が共振用キャパシタＣｒにより吸収されるため電圧Ｖｍの上昇が抑えられ、電圧Ｖｍが０Ｖの状態で出力制御用スイッチング素子ＳＷ１のオン・オフが切り換えられる、ゼロ電圧スイッチングが行われる。 The DC-DC converter configured as described above operates as follows.
As shown in FIG. 2, first, the output control switching element SW1 is turned on at time t0, and the inductor current IL is supplied to store energy.
Next, when the inductor current IL rises to a predetermined value ILmax set in advance, the output power control circuit 12 outputs an off timing signal of the output control switching element SW1 at time t1, and the state holding circuit 14 sends the signal to the driver 15. On the other hand, a signal (Lo level signal) for turning off the output control switching element SW1 is output, and the driver 15 turns off the output control switching element SW1.
At this time, since the current flowing through the output control switching element SW1 is absorbed by the resonance capacitor Cr, the rise of the voltage Vm is suppressed, and the output control switching element SW1 is turned on / off when the voltage Vm is 0V. Is switched, zero voltage switching is performed.

その後、電圧Ｖｍが予め設定された所定の電圧Ｖｍ１に達した時刻ｔ２になると、状態保持回路２４からドライバ２５に対して、整流用スイッチング素子ＳＷ２をオンする旨の信号（Ｈｉレベルの信号）が出力されて、該ドライバ２５により整流用スイッチング素子ＳＷ２がオンされる。
整流用スイッチング素子ＳＷ２がオンされることにより、インダクタ電流ＩＬが整流用スイッチング素子ＳＷ２を流れ始め、該インダクタ電流ＩＬが減少する。 Thereafter, at time t2 when the voltage Vm reaches a preset predetermined voltage Vm1, a signal (Hi level signal) for turning on the rectifying switching element SW2 is sent from the state holding circuit 24 to the driver 25. The rectification switching element SW2 is turned on by the driver 25.
When the rectifying switching element SW2 is turned on, the inductor current IL starts to flow through the rectifying switching element SW2, and the inductor current IL decreases.

やがて、時刻ｔ３になるとインダクタ電流ＩＬはゼロになる。インダクタ電流ＩＬがゼロになると、インダクタ電流ＩＬがゼロになったことを検出した電流０検出回路２３から状態保持回路２４の入力ＲにＨｉレベルの信号が入力され、状態保持回路２４からドライバ２５に対して、整流用スイッチング素子ＳＷ２をオフする旨の信号（Ｌｏレベルの信号）が出力されて、該ドライバ２５により整流用スイッチング素子ＳＷ２がオフされる。   Eventually, at time t3, the inductor current IL becomes zero. When the inductor current IL becomes zero, a Hi level signal is inputted to the input R of the state holding circuit 24 from the current 0 detection circuit 23 that has detected that the inductor current IL has become zero, and the state holding circuit 24 sends it to the driver 25. On the other hand, a signal for turning off the rectifying switching element SW2 (Lo level signal) is output, and the driver 25 turns off the rectifying switching element SW2.

また、インダクタ電流ＩＬがゼロになった後、インダクタＬとキャパシタＣｒとが共振を開始して電圧Ｖｍが低下する。
そして、時刻ｔ４において電圧Ｖｍが０になると、電圧０検出回路１１から状態保持回路１４の入力ＳにＨｉレベルの信号が入力され、状態保持回路１４からドライバ１５に対して、出力制御用スイッチング素子ＳＷ１をオンする旨の信号（Ｈｉレベルの信号）が出力されて、該ドライバ１５により出力制御用スイッチング素子ＳＷ１がオンされる。 Further, after the inductor current IL becomes zero, the inductor L and the capacitor Cr start to resonate and the voltage Vm decreases.
When the voltage Vm becomes 0 at time t4, a Hi level signal is input from the voltage 0 detection circuit 11 to the input S of the state holding circuit 14, and the output holding switching element is supplied from the state holding circuit 14 to the driver 15. A signal for turning on SW1 (Hi level signal) is output, and the driver 15 turns on the output control switching element SW1.

このように、出力制御用スイッチング素子ＳＷ１を、電圧Ｖｍが０になるとオンして、インダクタ電流ＩＬが所定値ＩＬｍａｘまで上昇するとオフするように制御し、整流用スイッチング素子ＳＷ２を、電圧Ｖｍが予め設定された所定の電圧Ｖｍ１に達するとオンして、インダクタ電流ＩＬがゼロになるとオフするように制御している。
従って、従来のような複雑な演算を行うことなく、前記中点３の電気信号である電圧Ｖｍおよびインダクタ電流ＩＬを検出することにより、出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のオン・オフのスイッチタイミングを容易に決定することが可能となる。 In this way, the output control switching element SW1 is controlled to be turned on when the voltage Vm becomes 0 and turned off when the inductor current IL rises to the predetermined value ILmax. The rectifying switching element SW2 is previously set to the voltage Vm. It is controlled to turn on when it reaches a set predetermined voltage Vm1, and to turn off when the inductor current IL becomes zero.
Accordingly, by detecting the voltage Vm and the inductor current IL, which are the electrical signals at the midpoint 3, without performing a complicated calculation as in the prior art, the output control switching element SW1 and the rectification switching element SW2 are turned on / off. It is possible to easily determine the OFF switch timing.

ここで、前記時刻ｔ２以降に、整流用スイッチング素子ＳＷ２がオンしなかった場合でも、インダクタ電流ＩＬは該整流用スイッチング素子ＳＷ２の整流素子Ｄ２を通じて出力端子２側へ流れるが、インダクタ電流ＩＬが整流素子Ｄ２を通じて流れると、少なくとも約０．７Ｖの電圧降下が生じてしまうため、時刻ｔ２から遅れることなくできるだけ早く整流用スイッチング素子ＳＷ２をオンして損失を生じさせないようにすることが望ましい。
これに対し、本ＤＣ−ＤＣコンバータでは、整流用スイッチング素子ＳＷ２のオン・オフ制御を、前述のように状態保持回路２４を用いて行っているので、図４に示すように、整流用スイッチング素子ＳＷ２のオンタイミングにおいてリンギングが発生した場合でも、電圧Ｖｍが電圧Ｖｍ１に最初に達した時点で確実に整流用スイッチング素子ＳＷ２をオンさせることができ、損失低減を図ることが可能となっている。 Here, even when the rectifying switching element SW2 is not turned on after the time t2, the inductor current IL flows to the output terminal 2 side through the rectifying element D2 of the rectifying switching element SW2, but the inductor current IL is rectified. Since a voltage drop of at least about 0.7V occurs when flowing through the element D2, it is desirable to prevent the loss by turning on the rectifying switching element SW2 as soon as possible without delay from the time t2.
On the other hand, in the present DC-DC converter, the on / off control of the rectifying switching element SW2 is performed using the state holding circuit 24 as described above, and therefore, as shown in FIG. 4, the rectifying switching element Even when ringing occurs at the ON timing of SW2, the rectifying switching element SW2 can be reliably turned on when the voltage Vm first reaches the voltage Vm1, and the loss can be reduced.

また、前述のように、時刻ｔ３では、インダクタ電流ＩＬがゼロになったことを電流０検出回路２３により検出して整流用スイッチング素子ＳＷ２をオフ制御しているが、電流０検出回路２３はシャント抵抗やホール素子等にて構成されている。
しかし、シャント抵抗は電流が流れると発熱が生じ、ホール素子は構成が複雑となってしまう。
そこで、整流用スイッチング素子ＳＷ２のオフタイミングを、簡単な構成で発熱を生じさせずに設定可能とするために、次のように構成することもできる。 In addition, as described above, at time t3, the current 0 detection circuit 23 detects that the inductor current IL has become zero and controls the rectifying switching element SW2 to be turned off. It is composed of a resistor, a Hall element, or the like.
However, the shunt resistor generates heat when a current flows, and the configuration of the Hall element becomes complicated.
Therefore, in order to be able to set the off timing of the rectifying switching element SW2 without generating heat with a simple configuration, it can be configured as follows.

つまり、図５に示すように、整流用スイッチング素子ＳＷ２のオフタイミングとなる時刻ｔ３を、出力制御用スイッチング素子ＳＷ１のオンタイミングとなる時刻ｔ４から逆算して算出するように構成する。
ここで、前記時刻ｔ０から時刻ｔ１までを期間Ｔ１、時刻ｔ０から時刻ｔ２までを期間Ｔ２、時刻ｔ０から時刻ｔ３までを期間Ｔ３、時刻ｔ０から時刻ｔ４までを期間Ｔ４とした場合、期間Ｔ４と期間Ｔ３との差分期間Ｔａは、次の数１にて表わされる。

Figure 0004595795
That is, as shown in FIG. 5, the time t3 that is the off timing of the rectifying switching element SW2 is calculated by calculating backward from the time t4 that is the on timing of the output control switching element SW1.
Here, when the period from the time t0 to the time t1 is the period T1, the period from the time t0 to the time t2 is the period T2, the period from the time t0 to the time t3 is the period T3, and the period from the time t0 to the time t4 is the period T4, the period T4 A difference period Ta with respect to the period T3 is expressed by the following equation (1).
Figure 0004595795

この数１は、インダクタＬ、共振用キャパシタＣｒ、直流電源入力Ｖｉｎ、および直流電源出力Ｖｏｕｔの関数となっているが、インダクタＬおよび共振用キャパシタＣｒの値は固定であり、本ＤＣ−ＤＣコンバータを自動車用に適用した場合には、直流電源入力Ｖｉｎおよび直流電源出力Ｖｏｕｔも、例えば１２Ｖおよび４２Ｖといったように一定の値となっているので、実質的に差分期間Ｔａは定数とみなしてよい。
そこで、前記期間Ｔ４から差分期間Ｔａを減じて、期間Ｔ３を求めるようにする。 The number 1 is a function of the inductor L, the resonance capacitor Cr, the DC power supply input Vin, and the DC power supply output Vout. The values of the inductor L and the resonance capacitor Cr are fixed, and this DC-DC converter Is applied to an automobile, the DC power supply input Vin and the DC power supply output Vout are also constant values such as 12 V and 42 V, for example. Therefore, the difference period Ta may be substantially regarded as a constant.
Therefore, the period T3 is obtained by subtracting the difference period Ta from the period T4.

また、ＤＣ−ＤＣコンバータには、図６に示すような、差分期間設定部３１、期間Ｔ３初期値設定部３２、周期計測部３３、およびオフタイミング演算部３４を有したオフタイミング信号生成装置３０を備え、該オフタイミング信号生成装置３０を整流用スイッチング素子ＳＷ２のドライバ２５に接続する。   Further, the DC-DC converter includes an off-timing signal generation device 30 having a difference period setting unit 31, a period T3 initial value setting unit 32, a period measurement unit 33, and an off-timing calculation unit 34 as shown in FIG. The off-timing signal generation device 30 is connected to the driver 25 of the rectifying switching element SW2.

このように構成したＤＣ−ＤＣコンバータにおいては、図７に示すように、まず期間Ｔ３初期値設定部３２にて期間Ｔ３の初期値を設定して（Ｓ０１）、整流用スイッチング素子ＳＷ２のオフタイミングの初期値なるを決定して、最初の周期においてはその初期値にて整流用スイッチング素子ＳＷ２をオフ制御する。また、期間Ｔ４を周期計測部３３により計測して（Ｓ０２）、予め差分期間設定部３１にて設定されていた差分期間Ｔａを、計測した期間Ｔ４から減じて期間Ｔ３をオフタイミング演算部３４にて算出する（Ｓ０３）。この算出した期間Ｔ３を用いて、次周期における整流用スイッチング素子ＳＷ２のオフタイミングを決定する（Ｓ０４）。以降、ステップＳ０２〜ステップＳ０４までを繰り返し実行する。
なお、本例では、期間Ｔ３初期値設定部３２にて期間Ｔ３の初期値を設定したが、最初の数周期は整流用スイッチング素子ＳＷ２のオン・オフ制御を行わず、期間Ｔ３の値を学習により取得することも可能である。 In the DC-DC converter configured as described above, as shown in FIG. 7, the initial value of the period T3 is first set by the period T3 initial value setting unit 32 (S01), and the off timing of the rectifying switching element SW2 is set. The initial value of the rectifying switching element SW2 is turned off at the initial value in the first period. In addition, the period T4 is measured by the period measuring unit 33 (S02), and the difference period Ta set in advance by the difference period setting unit 31 is subtracted from the measured period T4 to thereby set the period T3 to the off-timing calculation unit 34. (S03). Using this calculated period T3, the off timing of the rectifying switching element SW2 in the next period is determined (S04). Thereafter, steps S02 to S04 are repeatedly executed.
In this example, the initial value of the period T3 is set by the period T3 initial value setting unit 32, but the on / off control of the rectifying switching element SW2 is not performed in the first several cycles, and the value of the period T3 is learned. It is also possible to obtain by.

このように、期間Ｔ４から差分期間Ｔａを減じて期間Ｔ３を求めることにより、整流用スイッチング素子ＳＷ２のオフタイミングを決定するように構成することで、簡単な構成により、発熱を生じることもなく、該整流用スイッチング素子ＳＷ２のオフタイミングを決定することができる。   In this way, by determining the off timing of the rectifying switching element SW2 by subtracting the difference period Ta from the period T4 and determining the off timing of the rectifying switching element SW2, heat is not generated by a simple configuration. The off timing of the rectifying switching element SW2 can be determined.

また、前述のように、出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２のスイッチング制御を行う際には、制御回路１０・２０がオン・オフ制御の判断を行った後に、実際にドライバ１５・２５により出力制御用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２が駆動されるまでの間に、遅延時間が存在する。
この遅延時間は、スイッチング損失が増大するのを防止するために、できるだけ小さくすることが望ましい。 Further, as described above, when the switching control of the output control switching element SW1 and the rectification switching element SW2 is performed, after the control circuits 10 and 20 determine the on / off control, the driver 15. There is a delay time until the output control switching element SW1 and the rectifying switching element SW2 are driven by 25.
This delay time is desirably as small as possible in order to prevent an increase in switching loss.

しかし、駆動回路となるドライバ１５・２５においては貫通電流を抑制するために、該ドライバ１５・２５を構成する一対の相補型駆動トランジスタとなるハイサイドスイッチング素子とローサイドスイッチング素子とのオン・オフ切り換え時に、所定長さのデッドタイムを設ける必要がある、
例えば、ドライバ１５・２５の出力がＬｏ出力からＨｉ出力へ切り換わる際には、まずローサイドスイッチング素子をオフして所定のデッドタイムが経過した後に、ハイサイドスイッチング素子をオンしなければいけない。
このデッドタイムは回路遅延であるため、前述のようにスイッチング損失増大の原因となる。 However, in order to suppress a through current in the drivers 15 and 25 serving as the drive circuit, on / off switching between a high-side switching element and a low-side switching element serving as a pair of complementary drive transistors constituting the driver 15 and 25 is performed. Sometimes it is necessary to provide a predetermined dead time,
For example, when the outputs of the drivers 15 and 25 are switched from the Lo output to the Hi output, first, the low side switching element must be turned off and the high side switching element must be turned on after a predetermined dead time has elapsed.
Since this dead time is a circuit delay, it causes an increase in switching loss as described above.

前述の出力制御用スイッチング素子ＳＷ１をオフさせるタイミング（時刻ｔ１）、および整流用スイッチング素子ＳＷ２をオンさせるタイミング（時刻ｔ３）は、制御回路１０・２０およびオフタイミング信号生成装置３０にて判断して決定するため、事前に適切なタイミングに設定することができる。
例えば、出力制御用スイッチング素子ＳＷ１をオフさせるタイミングの場合は、真に出力制御用スイッチング素子ＳＷ１をオフさせるべきタイミングから、デッドタイムを差し引いたタイミングで事前にハイサイドスイッチング素子をオフさせておき、真のオフタイミングに達した時点でローサイドスイッチング素子をオンさせることで、出力制御用スイッチング素子ＳＷ１が、適切なタイミングで実際にオフすることとなる。 The control circuits 10 and 20 and the off-timing signal generator 30 determine the timing for turning off the output control switching element SW1 (time t1) and the timing for turning on the rectifying switching element SW2 (time t3). In order to determine, it can be set in advance at an appropriate timing.
For example, in the case of the timing for turning off the output control switching element SW1, the high side switching element is turned off in advance at a timing obtained by subtracting the dead time from the timing at which the output control switching element SW1 is truly turned off. By turning on the low-side switching element when the true OFF timing is reached, the output control switching element SW1 is actually turned off at an appropriate timing.

しかし、整流用スイッチング素子ＳＷ２をオフさせるタイミング（時刻ｔ２）、および出力制御用スイッチング素子ＳＷ１をオンさせるタイミング（時刻ｔ４）については、電圧Ｖｍの変化を検知し、その検知結果に基づいてオン・オフ制御を行っているため、制御回路１０・２０等の側で事前に制御タイミングを把握することは困難である。   However, with regard to the timing for turning off the rectifying switching element SW2 (time t2) and the timing for turning on the output control switching element SW1 (time t4), a change in the voltage Vm is detected, and on / Since the off control is performed, it is difficult to grasp the control timing in advance on the control circuit 10/20 side.

そこで、本ＤＣ−ＤＣコンバータにおいては、時刻ｔ１と時刻ｔ２とのタイミング、および時刻ｔ３と時刻ｔ４とのタイミングが近接していることを利用して、整流用スイッチング素子ＳＷ２のオフタイミング（時刻ｔ２）、および出力制御用スイッチング素子ＳＷ１のオンタイミング（時刻ｔ４）の制御を、次のように行うことも可能である。   Therefore, in this DC-DC converter, the timing of time t1 and time t2, and the timing of time t3 and time t4 are close to each other, so that the rectification switching element SW2 is turned off (time t2). ), And the on-timing (time t4) of the output control switching element SW1 can be controlled as follows.

つまり、図８に示すように、出力制御用スイッチング素子ＳＷ１または整流用スイッチング素子ＳＷ２を駆動するドライバ１５・２５を、Ｐｃｈ−ＭＯＳトランジスタにて構成されるハイサイドスイッチング素子ＰとＮｃｈ−ＭＯＳトランジスタにて構成されるローサイドスイッチング素子Ｎとで構成し、ドライバ１５・２５にそれぞれ接続される制御回路４０を、ハイサイドスイッチング素子Ｐに接続される状態保持回路４０ａと、ローサイドスイッチング素子Ｎに接続される状態保持回路４０ｂとで構成する。
状態保持回路４０ａ・４０ｂは、ともにＲＳ−フリップフロップに構成されている。 That is, as shown in FIG. 8, the drivers 15 and 25 for driving the output control switching element SW1 or the rectifying switching element SW2 are replaced with a high-side switching element P and an Nch-MOS transistor formed by Pch-MOS transistors. The control circuit 40 configured by the low-side switching element N and connected to the drivers 15 and 25 is connected to the state holding circuit 40a connected to the high-side switching element P and the low-side switching element N. It comprises a state holding circuit 40b.
The state holding circuits 40a and 40b are both configured as RS flip-flops.

また、ハイサイド側の状態保持回路４０ａの入力Ｒには電圧ＶｍがＨｉ状態（所定の電圧Ｖｍ１に達した状態）になったことを検知する信号が入力され、該状態保持回路４０ａの入力Ｓには時刻ｔ３から所定の時間（ｘ）を減じたタイミングが入力され、ローサイド側の状態保持回路４０ｂの入力Ｒには時刻ｔ１のタイミングが入力され、該状態保持回路４０ｂの入力Ｓには時刻ｔ３のタイミングが入力されるように構成する。   Further, a signal for detecting that the voltage Vm is in the Hi state (a state where the voltage Vm1 has been reached) is input to the input R of the state holding circuit 40a on the high side, and the input S of the state holding circuit 40a is input. Is inputted with a timing obtained by subtracting a predetermined time (x) from the time t3, the timing R at the time t1 is inputted at the input R of the state holding circuit 40b on the low side, and the time S is inputted at the input S of the state holding circuit 40b. The timing t3 is input.

時刻ｔ２のタイミングで整流用スイッチング素子ＳＷ２をオンさせるときには、まず時刻ｔ１のタイミングでドライバ２５のローサイドスイッチング素子Ｎをオフさせ、その後電圧Ｖｍが所定の電圧Ｖｍ１となった時点（時刻ｔ２の時点）でハイサイドスイッチング素子Ｐをオンさせる。
これにより、時刻ｔ２の時点で、整流用スイッチング素子ＳＷ２を実際にオンさせることができる。 When the rectifying switching element SW2 is turned on at time t2, the low-side switching element N of the driver 25 is first turned off at time t1, and then the voltage Vm becomes a predetermined voltage Vm1 (time t2). The high side switching element P is turned on.
Thus, the rectifying switching element SW2 can be actually turned on at the time t2.

また、時刻ｔ４のタイミングで出力制御用スイッチング素子ＳＷ１をオンさせるときには、まず時刻ｔ３のタイミングでドライバ１５のローサイドスイッチング素子Ｎをオフさせ、その後電圧Ｖｍが０Ｖとなった時点（時刻ｔ４の時点）でハイサイドスイッチング素子Ｐをオンさせる。
これにより、時刻ｔ４の時点で、出力制御用スイッチング素子ＳＷ１を実際にオンさせることができる。 When the output control switching element SW1 is turned on at time t4, first, the low-side switching element N of the driver 15 is turned off at time t3, and then the voltage Vm becomes 0 V (time t4). The high side switching element P is turned on.
Thus, the output control switching element SW1 can be actually turned on at time t4.

さらに、時刻ｔ３のタイミングで整流用スイッチング素子ＳＷ２をオフさせる場合には、時刻ｔ３から所定の時間（ｘ）を減じたタイミングでドライバ２５のハイサイドスイッチング素子Ｐをオフさせ、その後時刻ｔ３のタイミングローサイドスイッチング素子Ｎをオンさせることで、時刻ｔ３の時点で、整流用スイッチング素子ＳＷ２を実際にオフさせることが可能となる。   Further, when the rectifying switching element SW2 is turned off at the timing of time t3, the high-side switching element P of the driver 25 is turned off at a timing obtained by subtracting a predetermined time (x) from time t3, and then the timing of time t3. By turning on the low-side switching element N, the rectifying switching element SW2 can actually be turned off at the time t3.

このように構成することで、ドライバ１５・２５のローサイドスイッチング素子Ｎおよびハイサイドスイッチング素子Ｐの間でデッドタイムを確保した上で、余計な回路遅延がないスイッチング動作を行うことができ、スイッチング損失を抑制することが可能となる。   With this configuration, it is possible to perform a switching operation without extra circuit delay while ensuring a dead time between the low-side switching element N and the high-side switching element P of the drivers 15 and 25, and switching loss. Can be suppressed.

本発明にかかるＤＣ−ＤＣコンバータを示す回路図である。It is a circuit diagram which shows the DC-DC converter concerning this invention. ＤＣ−ＤＣコンバータにおける出力制御用スイッチング素子の制御回路および整流用スイッチング素子の制御回路を示す回路図である。It is a circuit diagram which shows the control circuit of the switching element for output control in a DC-DC converter, and the control circuit of the switching element for rectification. ＤＣ−ＤＣコンバータにおける電圧および電流の波形を示す図である。It is a figure which shows the waveform of the voltage and electric current in a DC-DC converter. リンギングが生じたときの電圧および電流の波形を示す図である。It is a figure which shows the waveform of a voltage and an electric current when ringing arises. 期間Ｔ４から差分期間Ｔａを減じて期間Ｔ３を求めるシステムを説明するための電圧および電流の波形を示す図である。It is a figure which shows the waveform of the voltage and electric current for demonstrating the system which subtracts the difference period Ta from the period T4, and calculates | requires the period T3. 期間Ｔ４から差分期間Ｔａを減じて期間Ｔ３を求めるシステムに備えられる整流用スイッチング素子のオフタイミング信号生成装置を示すブロック図である。It is a block diagram which shows the off-timing signal generation device of the switching element for rectification with which the system which calculates | requires the period T3 by subtracting the difference period Ta from the period T4 is provided. 期間Ｔ４から差分期間Ｔａを減じて期間Ｔ３を求めるシステムのフローを示す図である。It is a figure which shows the flow of the system which calculates | requires the period T3 by subtracting the difference period Ta from the period T4. 整流用スイッチング素子または出力制御用スイッチング素子の駆動回路における一対の相補型駆動トランジスタのデッドタイム開始タイミングを、出力制御用スイッチング素子のオフタイミング、整流用スイッチング素子のオフタイミングまたはに基づいて決定するように構成した制御回路を示す回路図である。The dead time start timing of the pair of complementary drive transistors in the drive circuit for the rectifying switching element or the output control switching element is determined based on the off timing of the output control switching element or the off timing of the rectifying switching element. It is a circuit diagram which shows the control circuit comprised in this.

Ｌ インダクタ
Ｃr 共振用キャパシタ
ＳＷ１ 出力制御用スイッチング素子
ＳＷ２ 整流用スイッチング素子
３ 中点
１１ 電圧０検出回路
１２ 出力電力制御回路
２１ 電流センサ
２２ 電圧Ｈｉ検出回路
２３ 電流０検出回路
１０・２０ 制御回路
１４・２４ 状態保持回路
１５・２５ ドライバ

L Inductor Cr Resonance capacitor SW1 Output control switching element SW2 Rectification switching element 3 Middle point 11 Voltage 0 detection circuit 12 Output power control circuit 21 Current sensor 22 Voltage Hi detection circuit 23 Current 0 detection circuit 10.20 Control circuit 14. 24 State holding circuit 15.25 Driver

Claims (4)

出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、
自然転流方式のＤＣ−ＤＣコンバータであって、
前記中点の電圧を検出する電圧検出回路と、
前記インダクタに流れる電流を検出する電流検出回路とを備え、
前記電圧検出回路および電流検出回路からの出力に基づいて、整流用スイッチング素子のスイッチタイミングを生成するタイミング生成手段と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。 An output control switching element, a rectifying switching element, an inductor, and a resonance capacitor ;
Each of the output control switching element, the rectifying switching element, the inductor, and the resonance capacitor is connected at a midpoint.
A natural commutation type DC-DC converter,
A voltage detection circuit for detecting the voltage at the midpoint;
A current detection circuit for detecting a current flowing through the inductor;
Timing generating means for generating switch timing of the rectifying switching element based on outputs from the voltage detection circuit and the current detection circuit ;
A DC-DC converter comprising: 出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、
自然転流方式のＤＣ−ＤＣコンバータであって、
前記整流用スイッチング素子のオフタイミング信号生成手段を備え、
該オフタイミング信号生成手段は、前記出力制御用スイッチング素子または整流用スイッチング素子のオンタイミング周期を計測する計測手段と、計測したオンタイミング周期から、予め設定された所定時間を減算する演算手段とを有する、
ことを特徴とするＤＣ−ＤＣコンバータ。 An output control switching element, a rectifying switching element, an inductor, and a resonance capacitor ;
Each of the output control switching element, the rectifying switching element, the inductor, and the resonance capacitor is connected at a midpoint.
A natural commutation type DC-DC converter,
Comprising an off timing signal generating means for the rectifying switching element;
The off-timing signal generating means includes measuring means for measuring an on-timing period of the output control switching element or the rectifying switching element, and an arithmetic means for subtracting a predetermined time set in advance from the measured on-timing period. Have
The DC-DC converter characterized by the above-mentioned. 出力制御用スイッチング素子と、整流用スイッチング素子と、インダクタと、共振用キャパシタとを備え、
該出力制御用スイッチング素子、整流用スイッチング素子、インダクタ、および共振用キャパシタのそれぞれが中点で接続される、
自然転流方式のＤＣ−ＤＣコンバータであって、
前記整流用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、
少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、出力制御用スイッチング素子のオフタイミングに基づいて決定する、
ことを特徴とするＤＣ−ＤＣコンバータ。 An output control switching element, a rectifying switching element, an inductor, and a resonance capacitor ;
Each of the output control switching element, the rectifying switching element, the inductor, and the resonance capacitor is connected at a midpoint.
A natural commutation type DC-DC converter,
The drive circuit for driving the rectifying switching element includes a pair of complementary drive transistors,
At least the dead time start timing of the complementary drive transistor is determined based on the off timing of the output control switching element,
The DC-DC converter characterized by the above-mentioned. 前記ＤＣ−ＤＣコンバータにおける、前記出力制御用スイッチング素子を駆動する駆動回路は、一対の相補型駆動トランジスタを備え、
少なくとも、該相補型駆動トランジスタのデッドタイム開始タイミングを、
整流用スイッチング素子のオフタイミングに基づいて決定する、
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。 The drive circuit for driving the output control switching element in the DC-DC converter includes a pair of complementary drive transistors,
At least the dead time start timing of the complementary drive transistor,
Determine based on the off timing of the rectifying switching element,
The DC-DC converter according to claim 3.
JP2005341008A 2005-11-25 2005-11-25 DC-DC converter Expired - Fee Related JP4595795B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341008A JP4595795B2 (en) 2005-11-25 2005-11-25 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341008A JP4595795B2 (en) 2005-11-25 2005-11-25 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2007151274A JP2007151274A (en) 2007-06-14
JP4595795B2 true JP4595795B2 (en) 2010-12-08

Family

ID=38212011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341008A Expired - Fee Related JP4595795B2 (en) 2005-11-25 2005-11-25 DC-DC converter

Country Status (1)

Country Link
JP (1) JP4595795B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359763A (en) * 1986-08-28 1988-03-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Inductor current control circuit
JPH1141919A (en) * 1997-07-18 1999-02-12 Fujitsu General Ltd Dc/dc converter
JPH1155944A (en) * 1997-07-29 1999-02-26 Fujitsu Denso Ltd Switching power supply equipment
JP2000324812A (en) * 1999-05-07 2000-11-24 Canon Inc Power supply and switching control method
JP2001309646A (en) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd Switching power unit
JP2002044937A (en) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd Synchronous rectifying circuit
JP2005304218A (en) * 2004-04-14 2005-10-27 Renesas Technology Corp Power supply driver device and switching power supply device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6359763A (en) * 1986-08-28 1988-03-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Inductor current control circuit
JPH1141919A (en) * 1997-07-18 1999-02-12 Fujitsu General Ltd Dc/dc converter
JPH1155944A (en) * 1997-07-29 1999-02-26 Fujitsu Denso Ltd Switching power supply equipment
JP2000324812A (en) * 1999-05-07 2000-11-24 Canon Inc Power supply and switching control method
JP2001309646A (en) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd Switching power unit
JP2002044937A (en) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd Synchronous rectifying circuit
JP2005304218A (en) * 2004-04-14 2005-10-27 Renesas Technology Corp Power supply driver device and switching power supply device

Also Published As

Publication number Publication date
JP2007151274A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
KR100913571B1 (en) Switching regulator, control circuit of switching regulator, and method of controlling operation of switching regulator
US7804283B2 (en) Mode transitioning in a DC/DC converter using a constant duty cycle difference
US7498784B2 (en) Average current detector circuit
JP4241852B2 (en) Power conversion circuit, driving method thereof, and driving apparatus
JP4636249B2 (en) Current resonance type DC / DC converter and method for realizing zero current switching thereof
JP6909052B2 (en) Control device
JP4158513B2 (en) Vehicle power generation control device
JP2007028830A (en) Switching power supply and its control method
US9641071B2 (en) Cuk based current source
JP3987953B2 (en) Solenoid driving device and driving method
JP4337041B2 (en) DC-DC converter
US10135334B1 (en) Buck-boost converter with secondary circuit
JP2006311729A (en) Dc-dc voltage converter
JP3664173B2 (en) DC converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP4595795B2 (en) DC-DC converter
JP2013176218A (en) Power supply controller
JP6912292B2 (en) Polyphase converter
JP2007020327A (en) Control unit for dc-dc converters
JP7276064B2 (en) DC DC converter
JP5194665B2 (en) Power supply
JP4572820B2 (en) Switching power supply
Channappanavar et al. A novel bidirectional current estimator for digital controlled DC-DC converters
JP6464034B2 (en) Power converter
JP5194666B2 (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R151 Written notification of patent or utility model registration

Ref document number: 4595795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees