JP4581172B2 - Input protection device - Google Patents
Input protection device Download PDFInfo
- Publication number
- JP4581172B2 JP4581172B2 JP2000055856A JP2000055856A JP4581172B2 JP 4581172 B2 JP4581172 B2 JP 4581172B2 JP 2000055856 A JP2000055856 A JP 2000055856A JP 2000055856 A JP2000055856 A JP 2000055856A JP 4581172 B2 JP4581172 B2 JP 4581172B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- clamp voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子回路の過電圧入力に対する保護装置に関するものである。
【0002】
【従来の技術】
従来の入力保護装置の一例を図2を用いて説明する。同図は、LSIテストシステムの信号入力部の一例である。
【0003】
LSIテストシステムはテスト対象のLSI(DUT:Device Under Test)の出力ピンの数に応じ、数10ピンから数100ピン分の入力信号を同時に扱う。そのため同じ回路構造を持つ測定回路がDUTの出力数だけ用意され、それぞれが同時に測定を行う。同図の例では各出力ピン用の測定部は2つの信号経路A及びBがあり、各出力ピンに対して信号経路Aが選択された場合、オンオフ制御部10からスイッチ回路SWA1〜SWA3をオンとする制御信号が各スイッチ回路に出力され、オンオフ制御部20からスイッチ回路SWB1〜SWB3をオフとする制御信号が各スイッチ回路に出力される。これによって各出力ピンの出力が信号経路Aに接続された測定回路(図示せず。)に入力される。同様に、各出力ピンに対して信号経路Bが選択された場合、オンオフ制御部10からスイッチ回路SWA1〜SWA3をオフとする制御信号が各スイッチ回路に出力され、オンオフ制御部20からスイッチ回路SWB1からSWB3をオンとする制御信号が各スイッチ回路に出力される。これによって各出力ピンの出力が信号経路Bに接続された測定回路に入力される。
【0004】
またすべての測定回路には、DUTからの過大電圧による損傷を避けるため、図3に示すようなダイオードによるクランプ回路が設けられている。
【0005】
図3のような回路においてアンプAMPの入力を保護する場合、ダイオードD3とD4にクランプしたい正クランプ電圧VCLMP+と負クランプ電圧VCLMP-を印加することにより、アンプAMPの入力に前記正クランプ電圧VCLMP+と負クランプ電圧VCLMP-を超える電圧が入力されることを防止することが可能である。このようなクランプ回路の場合、クランプされる電圧範囲は、ダイオードD3の電圧降下をVD3、ダイオードD4の電圧降下VD4とすると{(VCLMP+)+VD3}以上、{(VCLMP-)−VD4}以下となる。
【0006】
【発明が解決しようとする課題】
しかしながら図2で説明した従来の入力保護装置では、複数の測定回路がスイッチ回路によって選択されるため、選択されていない信号経路の入力がオープン状態となる。一般的に測定回路等の信号処理回路では入力部に次段の入力リーク電流が存在し、入力がオープン状態になったとき、このリーク電流が基板等の浮遊容量に積分されて入力電位が上昇(または下降)して行き、最終的には信号処理回路を飽和させてしまうような電位に達してしまう。
【0007】
信号処理回路が飽和すると、様々な問題が発生する場合がある。例えば信号処理回路が、その出力に負荷抵抗が接続されている増幅器の場合、入力が飽和すると、出力に大きな電圧が発生し、そこから負荷抵抗に大きな電流が流れる。この電流は増幅器の電源電流であり、すべてのピン分の電流の総和がシステム全体の無駄な消費電力となってしまう。
【0008】
これを防ぐ一つの方法に、それぞれのスイッチ回路と信号処理回路の間に、信号処理経路が選択されていないとき、信号処理回路が飽和しないような電位を入力に印加するスイッチ構造を設けることが挙げられるが、この方法では、DUTのすべての出力ピン数に信号経路数を乗じた数のスイッチ構造が必要となるため、部品点数が増大しコストの増大を招くと共に、システム全体を小型化することが困難になるという問題点が発生する。
【0009】
また、他にも信号処理回路の入力のリーク電流が比較的小さい場合は、(リーク電流)×(抵抗値)が信号処理回路の無駄な消費電力を抑えるような大きさになる抵抗を入力と接地電位との間に接続する方法があるが、この信号処理回路がDUTに対して大きな入力抵抗を示す必要がある場合、前記抵抗によって信号処理回路の入力抵抗が下がってしまうという問題点がある。
【0010】
本発明は、上記課題を解決するもので、装置自体を小型化することが可能であると共に、入力がオープン状態となった信号処理回路の飽和を防止することが可能な入力保護回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
このような目的を達成するために請求項1に記載の発明では、被試験対象の大規模集積回路の出力ピンに複数の測定回路を接続し、試験目的に対応する測定回路に前記出力ピンの出力信号を選択入力するLSIテストシステムの入力保護装置において、
前記測定回路の信号入力経路に挿入され、信号切換信号によって前記出力ピンの出力信号を前記複数の測定回路に選択入力するスイッチ回路と、
前記複数の測定回路の信号入力経路の夫々にアノードを接続しカソードに正のクランプ電圧が印加された第1のダイオードと、前記信号入力経路の夫々にカソードを接続しアノードに負のクランプ電圧が印加された第2のダイオードによって構成されたクランプ回路と、
前記クランプ電圧の電圧切換を行なうクランプ電圧切換部と、
を備え、
前記クランプ電圧切換部は、
前記スイッチ回路を介して前記出力ピンの出力信号が入力された信号入力経路の前記クランプ回路に、前記測定回路の入力保護に必要なクランプ電圧を印加すると共に、前記出力ピンの出力信号が前記スイッチ回路により遮断されてオープンとなった信号経路の前記クランプ回路に、前記測定回路の入力電位の飽和を避けるためのクランプ電圧を印加することを特徴とするものである。
【0022】
図1において図2の従来例と異なる点は、クランプ電圧切換部U1及びU2を備えた点である。クランプ電圧切換部U1は、信号経路Aに接続された第1及び第2のダイオードに印加する正クランプ電圧(VACLMP+)と負クランプ電圧(VACLMP-)を発生し、クランプ電圧切換部U2は、信号経路Bに接続された第1及び第2のダイオードに印加する正クランプ電圧(VBCLMP+)と負クランプ電圧(VBCLMP-)を発生する。
【0023】
同図において、例えば信号経路Aが選択された場合、従来例と同様にオンオフ制御部10からスイッチ回路SWA1〜SWA3をオンとする制御信号が各スイッチ回路に出力され、制御部20からスイッチ回路SWB1〜SWB3をオフする制御信号が各スイッチ回路に出力される。これによって、各出力ピンの出力が信号経路Aに接続された測定回路に入力される。この時、同時にクランプ電圧切換部U1は、信号経路Aに接続された第1及び第2のダイオードにDUTからの入力に対して信号経路Aに接続された信号処理回路を保護する正クランプ電圧(VACLMP+)と負クランプ電圧(VBCLMP-)を印加し、クランプ電圧切換部U2は、信号経路Bに接続された第1及び第2のダイオードに信号処理回路が飽和しない値に調整された正クランプ電圧(VBCLMP+)と負クランプ電圧(VBCLMP-)を印加する。
【0024】
また、同様に、信号経路Bが選択された場合、オンオフ制御部10からスイッチ回路SWA1〜SWA3をオフとする制御信号が各スイッチ回路に出力され、制御部20からスイッチ回路SWB1〜SWB3をオンする制御信号が各スイッチ回路に出力される。これによって、各出力ピンの出力が信号経路Bに接続された測定回路に入力される。この時、同時にクランプ電圧切換部U1は、信号経路Aに接続された第1及び第2のダイオードに信号処理回路が飽和しない値に調整された正クランプ電圧(VACLMP+)と負クランプ電圧(VBCLMP-)を印加し、クランプ電圧切換部U2は、信号経路Bに接続された第1及び第2のダイオードにDUTからの入力に対して信号経路Aに接続された信号処理回路を保護する正クランプ電圧(VBCLMP+)と負クランプ電圧(VBCLMP-)を印加する。
【0025】
ここで、上記の説明にある信号処理回路が飽和しない値に調整された正クランプ電圧と負クランプ電圧とは、この正クランプ電圧と負クランプ電圧の電圧範囲を充分に狭くした値のことであり、前記第1及び第2のダイオードに充分に狭い範囲のクランプ電圧を設定することにより、信号経路の入力リーク電流によって信号処理回路の入力電位が変化しようとしても、電圧範囲が絞られたクランプ回路によって電圧の変化可能範囲が制限され信号経路内部の飽和が回避される。従って、このような動作により、入力がオープン状態となった信号処理回路の飽和を防止することが可能となる。
【0026】
また、上記に説明した入力保護回路のほかにも、図4に示すような構成のものがある。同図において、入力端子は例えばリレーを用いたスイッチ回路RL1の固定接点に接続され、このスイッチ回路RL1の可動接点は、例えばアンプAMP等の電子回路の入力端子に接続される。また、このスイッチ回路RL1は過電圧検出部U10から出力される信号遮断信号CLRによってオンオフされる。
【0027】
前記スイッチ回路RL1の可動接点にはダイオードD11のアノードが接続され、このダイオードD11のカソードはベースに正クランプ電圧VCLMP+を印加されたトランジスタQ1のエミッタに接続される。
【0028】
前記トランジスタQ1のコレクタにはツェナーダイオードD13のカソードが接続され、このツェナーダイオードD13のアノードは接地電位に接続されている。また、このツェナーダイオードD13には抵抗R11が並列に接続されている。
【0029】
また、前記スイッチ回路RL1の可動接点にはダイオードD12のカソードが接続され、このダイオードD12のアノードはベースに負クランプ電圧VCLMP-を印加されたトランジスタQ2のエミッタに接続される。
【0030】
前記トランジスタQ2のコレクタにはツェナーダイオードD14のアノードが接続され、このツェナーダイオードD14のカソードは接地電位に接続されている。また、このこのツェナーダイオードD14には抵抗R12が並列に接続されている。
【0031】
更に、前記ツェナーダイオードD13のカソード電位V+と前記ツェナーダイオードD14のアノード電位V−は、前記信号遮断信号CLRを出力すると共に制御回路CPUに割り込み信号を出力するINT端子とリセット信号を入力するRST端子を備えた過電圧検出部U10に入力される。
【0032】
このような構成の回路において、入力端子から前記正クランプ電圧VCLMP+または、負クランプ電圧VCLMP-を超える電位の入力信号Vinが印加された場合、トランジスタQ1またはQ2がオンとなり、過電圧検出部U10に入力されるカソード電位V+またはアノード電位V−をツェナーダイオードD13またはツェナーダイオードD14のツェナー電圧に変化させる。過電圧検出部U10はこれを検知し、スイッチ回路RL1をオフすると共に、制御回路CPUに割り込み信号を出力しエラー処理を要求する。
【0033】
制御回路CPUでは、上記の動作によってスイッチ回路RL1をオフとした後、内部のプログラムによって入力信号Vinが正常な電圧範囲に戻ったと判断された場合、過電圧検出部U10にリセット信号を出力し、再びスイッチ回路RL1をオンとし、信号処理を再開する。上記に説明した動作によって、入力保護回路は過電圧保護状態から通常状態への自動復帰が可能となる。
【0034】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【0035】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。請求項1に記載の発明では、本発明に係わる入力保護装置は、従来の入力保護回路に、クランプ電圧切換回路を付加するだけの簡単な改造で、入力がオープン状態となった信号処理回路の飽和を防止することが可能となる。また、前記クランプ電圧切換回路は簡単な電子回路で実現が可能であるため、入力保護装置を小型化できると共に低コストで製作することが可能である。
【0038】
スイッチ回路(RL1)に汎用的な電磁開閉器(リレー)を用いたことにより、スイッチ回路を低コストで製作することが可能であると共に、大電流を流すことが要求される電子回路においても容易に対応することが可能である。また、部品調達も容易である。
【図面の簡単な説明】
【図1】本発明に係る入力保護回路の一実施例を示す構成図である。
【図2】従来の入力保護回路の一例を示す構成図である。
【図3】従来の入力保護回路のクランプ回路の一例を示す構成図である。
【図4】本発明に係る入力保護回路の他の実施例を示す構成図である。
【符号の説明】
1 入力端子
10、20 オンオフ制御部
U1,U2 クランプ電圧切換回路
SWA1、SWA2、SWA3、SWB1、SWB2、SWB3、RL1 スイッチ回路
AMP 電子回路
D11、D12 ダイオード
D13、D14 ツェナーダイオード
Q1、Q2 トランジスタ
R11、R12 抵抗
U10 過電圧検出部
CPU 制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a protection device against an overvoltage input of an electronic circuit.
[0002]
[Prior art]
An example of a conventional input protection device will be described with reference to FIG. The figure is an example of a signal input unit of an LSI test system.
[0003]
The LSI test system simultaneously handles input signals of several tens to several hundreds of pins according to the number of output pins of an LSI (DUT: Device Under Test) to be tested. Therefore, measurement circuits having the same circuit structure are prepared for the number of outputs of the DUT, and each performs measurement simultaneously. In the example of the figure, the measurement unit for each output pin has two signal paths A and B. When the signal path A is selected for each output pin, the switch circuits SWA1 to SWA3 are turned on from the on / off
[0004]
All the measurement circuits are provided with a diode clamp circuit as shown in FIG. 3 in order to avoid damage due to an excessive voltage from the DUT.
[0005]
In the case of protecting the input of the amplifier AMP in the circuit as shown in FIG. 3, the positive clamp voltage V CLMP + and the negative clamp voltage V CLMP− to be clamped are applied to the diodes D3 and D4, so that the positive clamp voltage is applied to the input of the amplifier AMP. It is possible to prevent a voltage exceeding V CLMP + and the negative clamp voltage V CLMP− from being input. In the case of such a clamp circuit, the clamped voltage range is {(V CLMP + ) + VD 3} or more and {(V CLMP− ) −VD 4} or less if the voltage drop of the
[0006]
[Problems to be solved by the invention]
However, in the conventional input protection device described with reference to FIG. 2, since a plurality of measurement circuits are selected by the switch circuit, the input of the unselected signal path is in an open state. In general, in a signal processing circuit such as a measurement circuit, the input leakage current of the next stage exists in the input section, and when the input is in an open state, this leakage current is integrated into the stray capacitance of the substrate and the input potential rises. (Or descends) and eventually reaches a potential that saturates the signal processing circuit.
[0007]
When the signal processing circuit is saturated, various problems may occur. For example, when the signal processing circuit is an amplifier having a load resistor connected to the output thereof, when the input is saturated, a large voltage is generated at the output, and a large current flows through the load resistor therefrom. This current is the power supply current of the amplifier, and the sum of the currents of all the pins becomes wasteful power consumption of the entire system.
[0008]
One method for preventing this is to provide a switch structure between the switch circuit and the signal processing circuit that applies a potential to the input that does not saturate the signal processing circuit when the signal processing path is not selected. As mentioned above, this method requires the number of switch structures obtained by multiplying the number of all output pins of the DUT by the number of signal paths, resulting in an increase in the number of parts and an increase in cost, and a reduction in the size of the entire system. The problem that it becomes difficult occurs.
[0009]
In addition, when the leakage current at the input of the signal processing circuit is relatively small, the input is a resistor whose (leakage current) × (resistance value) is large enough to suppress unnecessary power consumption of the signal processing circuit. There is a method of connecting to the ground potential. However, when the signal processing circuit needs to exhibit a large input resistance with respect to the DUT, there is a problem that the input resistance of the signal processing circuit is lowered by the resistance. .
[0010]
The present invention solves the above problems, and provides an input protection circuit capable of reducing the size of the device itself and preventing saturation of a signal processing circuit whose input is in an open state. For the purpose.
[0011]
[Means for Solving the Problems]
In order to achieve such an object, according to the first aspect of the present invention, a plurality of measurement circuits are connected to the output pins of the large-scale integrated circuit to be tested, and the output pins are connected to the measurement circuit corresponding to the test purpose. In an input protection device of an LSI test system that selectively inputs an output signal,
A switch circuit that is inserted into the signal input path of the measurement circuit and selectively inputs the output signal of the output pin to the plurality of measurement circuits by a signal switching signal;
A first diode in which an anode is connected to each of the signal input paths of the plurality of measurement circuits and a positive clamp voltage is applied to the cathode, and a negative clamp voltage is connected to the anode in each of the signal input paths. A clamp circuit constituted by an applied second diode ;
A clamp voltage switching unit for switching the voltage of the clamp voltage ;
With
The clamp voltage switching unit is
A clamp voltage necessary for input protection of the measurement circuit is applied to the clamp circuit of the signal input path through which the output signal of the output pin is input via the switch circuit, and the output signal of the output pin is the switch It blocked by circuit to the clamp circuit of the signal path becomes open, and is characterized in applying a clamping voltage to avoid saturation of the input potential of the measurement circuit.
[0022]
1 is different from the conventional example of FIG. 2 in that clamp voltage switching portions U1 and U2 are provided. The clamp voltage switching unit U1 generates a positive clamp voltage (VA CLMP + ) and a negative clamp voltage (VA CLMP- ) to be applied to the first and second diodes connected to the signal path A, and the clamp voltage switching unit U2 A positive clamp voltage (VB CLMP + ) and a negative clamp voltage (VB CLMP− ) applied to the first and second diodes connected to the signal path B are generated.
[0023]
In the figure, for example, when the signal path A is selected, a control signal for turning on the switch circuits SWA1 to SWA3 is output from the on / off
[0024]
Similarly, when the signal path B is selected, a control signal for turning off the switch circuits SWA1 to SWA3 is output from the on / off
[0025]
Here, the positive clamp voltage and the negative clamp voltage adjusted to values that do not saturate the signal processing circuit described above are values obtained by sufficiently narrowing the voltage range of the positive clamp voltage and the negative clamp voltage. By setting a clamp voltage in a sufficiently narrow range for the first and second diodes, a clamp circuit with a narrowed voltage range even if the input potential of the signal processing circuit changes due to an input leakage current in the signal path This limits the voltage changeable range and avoids saturation in the signal path. Therefore, such an operation can prevent saturation of the signal processing circuit whose input is in an open state.
[0026]
In addition to the input protection circuit described above, there is a configuration as shown in FIG. In the figure, an input terminal is connected to a fixed contact of a switch circuit RL1 using a relay, for example, and a movable contact of the switch circuit RL1 is connected to an input terminal of an electronic circuit such as an amplifier AMP. The switch circuit RL1 is turned on / off by a signal cutoff signal CLR output from the overvoltage detection unit U10.
[0027]
The anode of a diode D11 is connected to the movable contact of the switch circuit RL1, and the cathode of the diode D11 is connected to the emitter of a transistor Q1 having a positive clamp voltage VCLMP + applied to its base.
[0028]
The collector of the transistor Q1 is connected to the cathode of a Zener diode D13, and the anode of the Zener diode D13 is connected to the ground potential. A resistor R11 is connected in parallel to the Zener diode D13.
[0029]
The movable contact of the switch circuit RL1 is connected to the cathode of a diode D12, and the anode of the diode D12 is connected to the emitter of a transistor Q2 having a negative clamp voltage V CLMP− applied to the base.
[0030]
The anode of a Zener diode D14 is connected to the collector of the transistor Q2, and the cathode of the Zener diode D14 is connected to the ground potential. Further, a resistor R12 is connected in parallel to the Zener diode D14.
[0031]
Furthermore, the cathode potential V + of the Zener diode D13 and the anode potential V− of the Zener diode D14 output the signal cutoff signal CLR and output an interrupt signal to the control circuit CPU and an RST terminal that inputs a reset signal. Is input to the overvoltage detection unit U10.
[0032]
In the circuit having such a configuration, when an input signal Vin having a potential exceeding the positive clamp voltage V CLMP + or the negative clamp voltage V CLMP− is applied from the input terminal, the transistor Q1 or Q2 is turned on, and the overvoltage detection unit U10 Is changed to the Zener voltage of the Zener diode D13 or the Zener diode D14. The overvoltage detection unit U10 detects this, turns off the switch circuit RL1, and outputs an interrupt signal to the control circuit CPU to request error processing.
[0033]
In the control circuit CPU, after the switch circuit RL1 is turned off by the above-described operation, when the internal signal determines that the input signal Vin has returned to the normal voltage range, the control circuit CPU outputs a reset signal to the overvoltage detection unit U10, and again The switch circuit RL1 is turned on and signal processing is resumed. By the operation described above, the input protection circuit can automatically return from the overvoltage protection state to the normal state.
[0034]
The above description merely shows a specific preferred embodiment for the purpose of explanation and illustration of the present invention. Therefore, the present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
[0035]
【The invention's effect】
As is apparent from the above description, the present invention has the following effects. In the first aspect of the present invention, the input protection device according to the present invention is a signal processing circuit in which the input is opened by simply remodeling the conventional input protection circuit by adding a clamp voltage switching circuit. Saturation can be prevented. Further, since the clamp voltage switching circuit can be realized with a simple electronic circuit, the input protection device can be miniaturized and manufactured at low cost.
[0038]
By using a general-purpose electromagnetic switch (relay) for the switch circuit (RL1) , it is possible to manufacture the switch circuit at a low cost and easily in an electronic circuit that requires a large current to flow. It is possible to correspond to. Also, parts procurement is easy.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of an input protection circuit according to the present invention.
FIG. 2 is a configuration diagram illustrating an example of a conventional input protection circuit.
FIG. 3 is a configuration diagram illustrating an example of a clamp circuit of a conventional input protection circuit.
FIG. 4 is a block diagram showing another embodiment of the input protection circuit according to the present invention.
[Explanation of symbols]
1
Claims (1)
前記測定回路の信号入力経路に挿入され、信号切換信号によって前記出力ピンの出力信号を前記複数の測定回路に選択入力するスイッチ回路と、
前記複数の測定回路の信号入力経路の夫々にアノードを接続しカソードに正のクランプ電圧が印加された第1のダイオードと、前記信号入力経路の夫々にカソードを接続しアノードに負のクランプ電圧が印加された第2のダイオードによって構成されたクランプ回路と、
前記クランプ電圧の電圧切換を行なうクランプ電圧切換部と、
を備え、
前記クランプ電圧切換部は、
前記スイッチ回路を介して前記出力ピンの出力信号が入力された信号入力経路の前記クランプ回路に、前記測定回路の入力保護に必要なクランプ電圧を印加すると共に、前記出力ピンの出力信号が前記スイッチ回路により遮断されてオープンとなった信号経路の前記クランプ回路に、前記測定回路の入力電位の飽和を避けるためのクランプ電圧を印加することを特徴とする入力保護装置。In an input protection device for an LSI test system in which a plurality of measurement circuits are connected to an output pin of a large-scale integrated circuit to be tested, and an output signal of the output pin is selectively input to a measurement circuit corresponding to a test purpose.
A switch circuit that is inserted into the signal input path of the measurement circuit and selectively inputs the output signal of the output pin to the plurality of measurement circuits by a signal switching signal;
A first diode in which an anode is connected to each of the signal input paths of the plurality of measurement circuits and a positive clamp voltage is applied to the cathode; and a cathode is connected to each of the signal input paths and a negative clamp voltage is applied to the anode. A clamp circuit constituted by an applied second diode;
A clamp voltage switching unit for switching the voltage of the clamp voltage;
With
The clamp voltage switching unit is
A clamp voltage necessary for input protection of the measurement circuit is applied to the clamp circuit of the signal input path through which the output signal of the output pin is input via the switch circuit, and the output signal of the output pin is the switch An input protection device, wherein a clamp voltage for avoiding saturation of an input potential of the measurement circuit is applied to the clamp circuit in a signal path that is cut open by a circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055856A JP4581172B2 (en) | 2000-03-01 | 2000-03-01 | Input protection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000055856A JP4581172B2 (en) | 2000-03-01 | 2000-03-01 | Input protection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001242224A JP2001242224A (en) | 2001-09-07 |
JP4581172B2 true JP4581172B2 (en) | 2010-11-17 |
Family
ID=18576907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000055856A Expired - Lifetime JP4581172B2 (en) | 2000-03-01 | 2000-03-01 | Input protection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581172B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4200683B2 (en) * | 2002-04-16 | 2008-12-24 | セイコーエプソン株式会社 | Drive circuit, electro-optical panel, and electronic device |
JP5603674B2 (en) * | 2010-06-24 | 2014-10-08 | 株式会社アドバンテスト | Switch device and test device |
US8699189B2 (en) * | 2012-05-22 | 2014-04-15 | Honeywell International Inc. | High precision clipping regulator circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999636U (en) * | 1982-12-24 | 1984-07-05 | 横河電機株式会社 | Excessive input voltage protection circuit |
JPH0626314U (en) * | 1986-05-22 | 1994-04-08 | レイセオン・カンパニー | Offset voltage adjustment circuit for differential amplifier |
JPH10294621A (en) * | 1997-04-17 | 1998-11-04 | Advantest Corp | Input protection circuit for voltage amplifier |
JPH11326459A (en) * | 1998-05-21 | 1999-11-26 | Advantest Corp | Semiconductor testing device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125408U (en) * | 1982-02-19 | 1983-08-26 | ヤマハ株式会社 | Amplifier protection circuit |
JPH0772224A (en) * | 1993-09-03 | 1995-03-17 | Nec Yamaguchi Ltd | Inspection apparatus for semiconductor integrated circuit |
JP3002653B2 (en) * | 1997-07-09 | 2000-01-24 | アジアエレクトロニクス株式会社 | IC test equipment |
JP2000155155A (en) * | 1998-11-19 | 2000-06-06 | Toshiba Corp | Semiconductor device and board testing method |
JP2000292502A (en) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | Semiconductor device-testing apparatus and method for testing semiconductor device |
JP3484123B2 (en) * | 2000-01-12 | 2004-01-06 | 株式会社日立製作所 | Ignition device for internal combustion engine |
-
2000
- 2000-03-01 JP JP2000055856A patent/JP4581172B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999636U (en) * | 1982-12-24 | 1984-07-05 | 横河電機株式会社 | Excessive input voltage protection circuit |
JPH0626314U (en) * | 1986-05-22 | 1994-04-08 | レイセオン・カンパニー | Offset voltage adjustment circuit for differential amplifier |
JPH10294621A (en) * | 1997-04-17 | 1998-11-04 | Advantest Corp | Input protection circuit for voltage amplifier |
JPH11326459A (en) * | 1998-05-21 | 1999-11-26 | Advantest Corp | Semiconductor testing device |
Also Published As
Publication number | Publication date |
---|---|
JP2001242224A (en) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104076194B (en) | Test the output short circuit current of ic package | |
WO2005072163A2 (en) | Electrostatic discharge simulation | |
JPH02233007A (en) | Apparatus and method for detecting current of mos transistor | |
TW201037974A (en) | System and method for using an integrated circuit pin as both a current limiting input and an open-drain output | |
JP5219342B2 (en) | Method and arrangement for ESD protection of AC coupled locations | |
JP4581172B2 (en) | Input protection device | |
US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
JP3950646B2 (en) | Load current output circuit integrated driver circuit, and pin electronics IC and IC tester having the same | |
US20090323241A1 (en) | Input Protection Method with Variable Tripping Threshold and Low Parasitic Elements | |
Lu et al. | A fast and sensitive built-in current sensor for IDDQ testing | |
Soldo et al. | A current sensor for on-chip, non-intrusive testing of RF systems | |
US10848157B2 (en) | Level converter and a method for converting level values in vehicle control devices | |
Papakostas et al. | Fault detection in linear bipolar ICs: comparative results between power supply current and output voltage measurements | |
CN114325532B (en) | Pin driver and test equipment calibration | |
Peters et al. | Realistic defect coverages of voltage and current tests | |
JPH06324105A (en) | Semiconductor testing device | |
US11736075B2 (en) | High accuracy output voltage domain operation switching in an operational amplifier | |
JPS63135881A (en) | Power source circuit | |
US7248450B1 (en) | Pad cell with multiple signal paths | |
JPS63135879A (en) | Power source circuit | |
JPH0637452Y2 (en) | Input protection circuit for current-voltage converter | |
CN108693460B (en) | Calibration circuit and method for performing calibration | |
JP2007178345A (en) | Semiconductor integrated circuit, and test system of semiconductor integrated circuit | |
JP2002277505A (en) | Power unit for dc characteristic measurement and semiconductor tester | |
JPS62159061A (en) | Conduction/insulation testing machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4581172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |