JP4560847B2 - Magnetoresistive random access memory - Google Patents

Magnetoresistive random access memory Download PDF

Info

Publication number
JP4560847B2
JP4560847B2 JP37457598A JP37457598A JP4560847B2 JP 4560847 B2 JP4560847 B2 JP 4560847B2 JP 37457598 A JP37457598 A JP 37457598A JP 37457598 A JP37457598 A JP 37457598A JP 4560847 B2 JP4560847 B2 JP 4560847B2
Authority
JP
Japan
Prior art keywords
film
magnetic
magnetic layer
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37457598A
Other languages
Japanese (ja)
Other versions
JP2000195251A (en
Inventor
直 堀合
高▲広▼ 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP37457598A priority Critical patent/JP4560847B2/en
Publication of JP2000195251A publication Critical patent/JP2000195251A/en
Application granted granted Critical
Publication of JP4560847B2 publication Critical patent/JP4560847B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Description

【0001】
【発明の属する技術分野】
本発明は、磁気抵抗ランダムアクセスメモリに関し、特に、磁気トンネル抵抗素子を使用した磁気抵抗ランダムアクセスメモリに関する。
【0002】
【従来の技術】
磁気抵抗ランダムアクセスメモリ(以下、MRAMという。)とは、情報の0又は1を磁性膜のスピンの向きで判断するメモリである。このメモリに使用される材料は、種々のものが提案されているが、中でも磁気トンネル材料は、磁気抵抗変化及び電気抵抗が共に、大きいので磁気トンネル抵抗素子の磁性膜の堆積方向に電流を流すタイプのMRAMアレイに使用する場合には有利である。
【0003】
この磁気トンネル抵抗素子は、絶縁膜を2つの磁性膜で挟んだ構造を有している。この2つの磁性膜のスピンのなす角度により、これらの磁性膜の間に流れる磁気トンネル電流の大きさが変化することを利用して、これらの磁気トンネル抵抗素子に作用する磁界の大きさを検出するものである。
【0004】
この磁気トンネル抵抗素子を使用して情報記録に使用する場合、1つの層は磁気トンネル抵抗素子の動作範囲内(印加磁場範囲内)で、そのスピンの向きが変化しないものである。他方の層は、その磁気スピンの向きが磁気トンネル抵抗素子に印加された磁場の向きに応じて変化できるようにしている。この結果得られる2つの磁性膜の磁気スピンの向きの平行及び反平行に応じた2つの磁性層間の抵抗の大きさを情報の0又は1に対応させるものである。
【0005】
この磁気トンネル抵抗素子を使用して、高密度メモリを製作する場合、磁気トンネル抵抗素子を1μm前後の大きさまで加工することができるが、夫々の磁性層の磁気的な安定性を得るために、磁気トンネル抵抗素子の長辺と短辺との比(以下、アスペクト比という。)を3以上にすることが報告されている。このことは、特に、下磁性層を固定層(磁気スピンの向きが固定されている。)とした場合に、重要である。また、磁気トンネル抵抗素子の構造としては、IBMが提案しているように、2つの磁性層のうち、いずれかの磁性膜の大きさを変えた構造において、安定した磁気トンネル抵抗特性が得られることが報告されている。
【0006】
【発明が解決しようとする課題】
しかし、上述の2つの磁性膜うち、いずれかの磁性膜の大きさを変えた構造とする場合において、アスペクト比を十分にとると、単位面積あたりのビット密度が低下してしまうという問題点がある。
【0007】
また、磁気トンネル抵抗素子の間隔を空ける必要があるためにアスペクト比を十分にとると、単位面積あたりのビット密度が低下してしまうという問題点もある。
【0008】
本発明はかかる問題点に鑑みてなされたものであって、下部磁性層を2ビット以上の磁気トンネル抵抗素子に対して共通する構成とすることにより、高密度の磁気抵抗ランダムアクセスメモリを提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係る磁気抵抗ランダムアクセスメモリは、
下磁性層、この下磁性層上に形成されたバリア膜、及びこのバリア膜上に複数個形成された上磁性層を具備する磁気トンネル抵抗素子と、
前記磁気トンネル抵抗素子の上面に接続された上部電極と、
前記磁気トンネル抵抗素子の下面に接続された下部電極と、
前記下磁性層と前記下部電極との間に形成されたCr膜又はFeCo単膜と、
を有することを特徴とする。
【0012】
更に、本発明においては、前記バリア膜と接する前記下磁性層は、Ni、Co及びFeからなる群から選択された1種又は全部を含む組成であることが好ましい。
【0013】
本発明においては、複数の上磁性層を1個の下部磁性層に形成する構成にすることにより、磁気抵抗ランダムアクセスメモリのビット密度は上磁性層のパッキング密度だけで決定することができる。このために、従来の構造よりも大幅な密度増加を実現することができる。また、下磁性層は十分なアスペクト比とすることができるために、磁気的な安定性も密度増加と同時に得ることができる。
【0014】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して説明する。図1(a)は、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの模式図である。(b)は、図1(a)のA−A線による模式的断面図である。図2は、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの等価回路を示す回路図である。図3は、図1(a)のB−B線による断面図である。
【0015】
本実施例のMRAM1において、磁気トンネル抵抗素子2は夫々下部電極3の上に形成されている。また、磁気トンネル抵抗素子2には夫々ワードライン19が設けられている。即ち、図2に示すように、1つの下部電極3に対して直列に接続されたダイオード12と磁気トンネル抵抗素子2が4つ接続されている。そして、異なる下部電極3上の磁気トンネル抵抗素子2同士を上部電極4で接続する構成になっている。
【0016】
次に、MRAM1の構成について詳細に説明する。図1(b)及び図3に示すように、基板5の上に、例えば、Tiからなる第1導電膜6と、例えば、Cuからなる第2導電膜7とで構成される下部電極3が形成されている。この下部電極3の上には、例えば、RhMnからなる反強磁性膜8が形成されている。この反強磁性膜8の上には、例えば、Coからなる下磁性層9が形成され、この下磁性層9の上に、例えば、Al膜を酸化処理することにより形成されたバリア膜10が設けられている。また、このバリア膜10の上には、例えば、NiFeからなる上磁性層11が形成されている。これらの反強磁性膜8、下磁性層9、バリア膜10及び上磁性層11により磁気トンネル抵抗素子2が形成されている。即ち、同一の下電極3、下磁性層9及びバリア膜10の上には、複数個の(図3の図示は2個)の磁気トンネル抵抗素子2が形成されている。
【0017】
更に、上磁性層11の上には、例えば、Ptからなるショットキー膜13が形成されている。このショットキー膜13の上には、例えば、PがドープされたSiからなる半導体膜14が形成されている。そして、この半導体膜14の上には、例えば、Tiからなるオーミック膜15が半導体膜14とオーミック結合するように形成されている。これらショットキー膜13、半導体膜14及びオーミック膜15により、ダイオード12が形成されている。
【0018】
また、基板5、下部電極3、バリア膜10及びダイオード12を覆うように、例えば、SiO2からなる層間絶縁膜16が形成されている。この層間絶縁膜16には、磁気トンネル抵抗素子2の上にコンタクトホール17が開口されている。このコンタクトホール17を埋設するように、例えば、Cuからなる上部電極4が形成されている。このようにして、MRAM1が形成される。
【0019】
上述のように、下部電極3、下磁性層9及びバリア膜10の上に磁気トンネル抵抗素子2を複数個形成する構成とすることにより、即ち、複数個の磁気トンネル抵抗素子2で1つの下部電極3及び下磁性層9を兼用する構成とすることにより、下磁性層9は十分なアスペクト比とすることができる。このため、磁気的な安定性が得られると共に、MRAM1のビット密度は上磁性層11のパッキング密度だけで決定するために、従来の構造よりも大幅な密度増加を実現することができる。
【0020】
また、上述のように、反強磁性膜8を形成することにより、上磁性層11が反転する印加磁場範囲内で下磁性層9が反転しないように、十分な保磁力と交換結合によって反転磁場を高磁場側にずらすことができる。
【0021】
次に、本実施例のMRAM1の製造方法について図3乃至図5に基づいて説明する。図4(a)乃至(d)並びに図5(a)及び(b)は、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの製造方法を工程順に示す断面図である。
【0022】
図4(a)に示すように、先ず、予め、洗浄した、例えば、シリコン基板からなる基板5をスパッタ装置にセットする。このスパッタ装置のチャンバを1×10-7Torr以下まで排気する。そして、例えば、純度が99.9999%のArガスを圧力が4mTorrになるまでチャンバ内に導入する。チャンバ内に装備されているスパッタガンに、例えば、200Wの直流電力を印加して、ターゲットサイズの直径が126mmのTi及びCuのターゲットを使用して、成膜速度が12nm/分で第1導電膜6として、膜厚が15nmのTi膜を基板5の上に成膜する。この第1導電膜6の上に、例えば、成膜速度が25nm/分で第2導電膜7として、膜厚が300nmのCu膜を成膜する。
【0023】
引き続き、例えば、4mTorrのArガス雰囲気下において、ターゲットサイズの直径が126mmのスパッタガンに100Wの直流電力を印加して、成膜速度が6.5nm/分で反強磁性膜8として、膜厚が50nmのRhMn膜を成膜する。この反強磁性膜8の上に、例えば、ターゲットサイズの直径が126mmのスパッタガンに100Wの直流電力を印加して、成膜速度が6nm/分で下磁性層9として、膜厚が30nmのCo膜を成膜する。
【0024】
次に、下磁性層9の上に、例えば、ターゲットサイズの直径が126mmのスパッタガンに20Wの直流電力を印加し、成膜速度が2nm/分でAlを使用して膜厚が1.8nmのAl膜を成膜する。Al膜の成膜後、真空を破らずに、基板5を処理室に移動させて、例えば、純酸素をチャンバ内の圧力が100Torrになるまで導入し、20分間放置することにより、Al膜の酸化処理を行う。これにより、酸化アルミニウムからなるバリア膜10を得る。
【0025】
次に、バリア膜10の上に、例えば、ターゲットサイズの直径が126mmのスパッタガンに100Wの直流電力を印加し、成膜速度が65nm/分で上磁性層11として、膜厚が65nmのNiFe膜を成膜する。
【0026】
次に、このスパッタ装置のチャンバを、例えば、1×10-7Torr以下まで排気する。そして、例えば、Arガスを圧力が4mTorrになるまでチャンバ内に導入する。チャンバ内に装備されているスパッタガンに、例えば、100Wの直流電力を印加して、ターゲットサイズの直径が126mmのPtのターゲットを使用して、成膜速度が9.8nm/分でショットキー膜13として、膜厚が30nmのPt膜を上磁性層11の上に成膜する。
【0027】
次に、例えば、原料ガスをSiH4+PH3とし、基板温度を420℃として、CVD法により、半導体膜14として膜圧が500nmのPをドープしたSiをショットキー膜13の上に成膜する。そして、イオンプレーティング装置を使用して半導体膜14にPを5×1015打ちこむ。次に、例えば、圧力が3.6mTorrになるまでArガスを真空チャンバ内に導入し、ターゲットサイズの直径が126mmのスパッタガンに100Wの直流電力を印加し、成膜速度が11nm/分でオーミック膜15として、膜厚が200nmのTi膜を成膜する。
【0028】
次に、図4(b)に示すように、下部電極3の形状にレジストをパターニングする。そして、例えば、投入電力を500V、400mAとし、ガス圧を0.2mTorrとし、エッチング速度を70nm/分として、イオンミリングにより、下部電極3をエッチングする。エッチング終了後にアセトンでレジストを除去する。
【0029】
次に、図4(c)に示すように、磁気トンネル抵抗素子2の形状にレジストをパターニングする。次に、エッチング条件を例えば、投入電力を500V、400mAとし、ガス圧を0.2mTorrとし、エッチング速度を20nm/分とし、ビーム角度を0度として、イオンミリングにより磁気トンネル抵抗素子2をエッチングする。エッチングは、上磁性層11をパターニングしたポイント、即ち、バリア膜10を少し削ったところで停止する。次に、所定のエッチングをした後に、加工物の側壁に付着したいわゆる側壁デポを除去するために、ビーム角度を60度とし、それ以外は磁気トンネル抵抗素子2と同一エッチング条件で、デポ物を削り取る。そして、エッチング終了後にアセトンでレジストを除去する。なお、磁気トンネル抵抗素子2の大きさは、短辺が2μmであり、長辺が8μmである。
【0030】
次に、再度、エッチングが終了したものをスパッタ装置の真空チャンバ内に基板5を設置する。次に、例えば、真空チャンバ内を2×10-6Torr以下に真空排気した後、5mTorrのArガスを導入する。図4(d)に示すように、例えば、直径が126mmのSiO2のターゲットに900Wの電力と13.56MHzの周波数とを印加して、成膜速度が13nm/分で層間絶縁膜16として、膜厚が1000nmのSiO2膜を成膜する。
【0031】
次に、図5(a)に示すように、成膜した層間絶縁膜16の上にコンタクトホール17加工用のパターニングを施し、エッチング条件として、例えば、投入電力を500V、400mAとし、ガス圧を0.2mTorrとし、エッチング速度を30nm/分とし、ビーム角度を0度として、イオンミリングによりコンタクトホール17を開口する。次に、イオンミリング終了後に例えば、アセトンを使用してレジストを除去する。
【0032】
次に、コンタクトホール17の形成が終了したものを、真空チャンバにセットして、例えば、真空チャンバ内を2×10-6Torr以下まで真空排気した後に、5mTorrのArガスを導入する。そして、図5(b)に示すように、例えば、直径が126mmのCuのターゲットに200Wの電力と13.56MHzの周波数とを印加して、成膜速度が30nm/分で上部電極4として、膜厚が300nmのCu膜を成膜する。
【0033】
次に、上部電極4の形状にレジストでパターニングする。そして、例えば、投入電力を500V、400mA、ガス圧を0.2mTorr、エッチング速度を70nm/分として、イオンミリングにより上部電極4をエッチングして、切欠部18を形成する。次に、イオンミリング終了後に例えば、アセトンを使用してレジストを除去する。これにより、図1に示すMRAM1が形成される。
【0034】
この後に、エッチングが終了したものを真空チャンバにセットし、これを2×10-6Torr以下まで排気する。次に、Arガスを圧力が5mTorrになるまで導入する。例えば、直径が126mmのSiO2のターゲットに電力が900Wの高周波を印加して、成膜速度が13nm/分で第2層間絶縁膜(図示せず)として、膜厚が100nmのSiO2膜を上部電極4の上に成膜する。
【0035】
次に、第2層間絶縁膜に第2のコンタクトホール(図示せず)を開口する。真空チャンバにセットし、これを2×10-6Torr以下まで排気する。次に、Arガスを圧力が5mTorrになるまで導入する。例えば、直径が126mmのCuのターゲットに200Wの直流電力を印加して、成膜速度が30nm/分でワードライン19(図示せず)として、膜厚が300nmのCu膜を第2のコンタクトホールを埋め込むように成膜する。このワードライン形成後に必要に応じて配線用のパッドを形成することもできる。
【0036】
図6は、縦軸にセル電圧、横軸に印加磁場をとり、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの磁気抵抗変化を示すグラフ図である。上述のような構成のMRAM1は、電圧を0.25V印加すると電流が発生する。また、図6に示すように、印加磁場の大きさ及び向きに応じて、セル電圧が変化する。
【0037】
図7(a)及び(b)はワードラインに印加する電流波形を示す模式図であり、図7(c)は、縦軸にセル電圧、横軸にデータ書込繰返し数をとり、本発明の実施例に係る磁気抵抗ランダムアクセスメモリのデータ書込特性を示すグラフ図である。上述のような構成のMRAM1の上部電極4及び下部電極3との間に10mAの電流を流しながら、図7(a)及び(b)に示すように、ワードライン19にピーク電流高が80mAのパルス電流を10nsec印加した場合、図7(c)に示すように、パルスの向きに応じて、2.2mVの応答パルスが上部電極4と下部電極3との間に発生する。これにより、情報を書き込むことができることがわかる。
【0038】
本実施例においては、Al膜の酸化処理により、最終的な1素子の抵抗は、20kΩ・μm2である。しかし、処理時間を延ばすことにより、200kΩ・μm2程度まで抵抗を増大させることができる。また、Al膜の成膜後に真空チャンバ内に、酸素を100mTorr導入し、周波数が13.56MHzの高周波により酸素プラズマを発生させ、Al膜を1分間酸素プラズマに曝すことにより最終的な1素子の抵抗を1MΩ・μm2まで大きくすることができる。
【0039】
更に、バリア膜10の作製方法は、純酸素を使用する方法を使用したが、本発明は、特にこれに限定されるものではなく、自然酸化法又は酸素プラズマに変えて酸素イオンビームをAl膜に照射して酸化させる方法等を使用することができる。
【0040】
また、本実施例においては、下部電極3としてCuを使用したが、本発明は、特にこれに限定されるものではなく、W、Ta、Au、Mo及びCr等の導電性非磁性金属又は合金を使用することができる。また、形成された2つの磁気トンネル抵抗素子2の間隔が短い場合には、この非磁性の下部電極3を使用することなく、下磁性層9の一部又は全部をこの2つの磁気トンネル抵抗素子2と接続する下部電極3として使用することができる。更に、下部電極3に換えて反強磁性膜8又は下磁性層9とCoとの積層膜を下部電極3として使用することができる。
【0041】
更にまた、上磁性層11の上に、コンタクトホール17加工時の上磁性層11保護用のダミー膜を成膜する構成とすることができる。この場合、ダミー膜の材料は、下部電極3に使用したような非磁性金属又は合金を使用することが好ましい。
【0042】
また、本実施例においては、反強磁性膜8として、反磁性体であるRhMnを使用したが、本発明は、特にこれに限定されるものではなく、FeMn又はPtMn等の他の反強磁性材料を使用することができる。また、反強磁性膜8の代わりにCr膜又は、保磁力が十分に大きいFeCo単膜を使用することもできる。
【0043】
更に、本実施例においては、下磁性層はNiFeとしたが、本発明は、特にこれに限定されるものではなく、Ni、Co及びFeからなる群から選択された1種又は全部を含む組成ものを使用することができる。
【0044】
更にまた、本実施例においては、半導体膜14及びこの半導体膜14の上下に形成されたショットキー膜13及びオーミック膜15は、夫々Si、Pt及びTiとしたが、本発明は、特にこれらに限定されるものではなく、半導体膜14の上下にショットキー膜13及びオーミック膜15を形成することができればよい。また、半導体膜14は、GaAs等の他の半導体材料を使用することもできる。また、本発明においては、同一の下部電極3及び下磁性層9に対して、磁気トンネル抵抗素子2を2ビット以上直列に設ける構成とすればよく、本実施例に限定されるものではない。
【0045】
【発明の効果】
以上詳述のように本発明においては、複数の上磁性層を、バリア膜及び下磁性層に形成する構成にすることにより、磁気抵抗ランダムアクセスメモリのビット密度は上磁性層のパッキング密度だけで決定することができる。このため、従来の構造よりも大幅な密度増加を実現することができる。また、下磁性層は十分なアスペクト比とすることができるために、下磁性層の磁気的な安定性も密度増加と同時に得ることができる。
【図面の簡単な説明】
【図1】 (a)は、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの模式図である。(b)は、図1(a)のA−A線による模式的断面図である。
【図2】 本発明の実施例に係る磁気抵抗ランダムアクセスメモリの等価回路を示す回路図である。
【図3】 図1(a)のB−B線による断面図である。
【図4】 (a)乃至(d)は本発明の実施例に係る磁気抵抗ランダムアクセスメモリの製造方法を工程順に示す断面図である。
【図5】 (a)及び(b)は本発明の実施例に係る磁気抵抗ランダムアクセスメモリの製造方法を工程順に示す断面図である。
【図6】 縦軸にセル電圧、横軸に印加磁場をとり、本発明の実施例に係る磁気抵抗ランダムアクセスメモリの磁気抵抗変化を示すグラフ図である。
【図7】 (a)及び(b)はワードラインに印加する電流波形を示す模式図であり、(c)は、縦軸にセル電圧、横軸にデータ書込繰返し数をとり、本発明の実施例に係る磁気抵抗ランダムアクセスメモリのデータ書込特性を示すグラフ図である。
【符号の説明】
1;磁気抵抗ランダムアクセスメモリ(MRAM)、 2;磁気トンネル抵抗素子、 3;下部電極、 4;上部電極、 5;基板、 6;第1導電膜、 7;第2導電膜、 8;反強磁性膜、 9;下磁性層、 10;バリア膜、 11;上磁性層、12;ダイオード、 13;ショットキー膜、 14;半導体膜、 15;オーミック膜、 16;層間絶縁膜、 17;コンタクトホール、 18;切欠部、 19;ワードライン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magnetoresistive random access memory, and more particularly to a magnetoresistive random access memory using a magnetic tunnel resistance element.
[0002]
[Prior art]
A magnetoresistive random access memory (hereinafter referred to as MRAM) is a memory that determines 0 or 1 of information based on the spin direction of a magnetic film. Various materials have been proposed for use in this memory. Among them, the magnetic tunnel material has a large magnetoresistance change and electrical resistance, so that current flows in the magnetic film deposition direction of the magnetic tunnel resistance element. It is advantageous when used for a type of MRAM array.
[0003]
This magnetic tunnel resistance element has a structure in which an insulating film is sandwiched between two magnetic films. The magnitude of the magnetic field acting on these magnetic tunnel resistance elements is detected by using the fact that the magnitude of the magnetic tunnel current flowing between these two magnetic films changes depending on the angle formed by the spins of these two magnetic films. To do.
[0004]
When this magnetic tunnel resistance element is used for information recording, one layer is in the operating range (applied magnetic field range) of the magnetic tunnel resistance element, and its spin direction does not change. The other layer is configured such that the direction of the magnetic spin can be changed according to the direction of the magnetic field applied to the magnetic tunnel resistance element. The magnitude of resistance between the two magnetic layers corresponding to the parallel and antiparallel magnetic spin directions of the two magnetic films obtained as a result corresponds to 0 or 1 of information.
[0005]
When manufacturing a high-density memory using this magnetic tunnel resistance element, the magnetic tunnel resistance element can be processed to a size of around 1 μm. In order to obtain the magnetic stability of each magnetic layer, It has been reported that the ratio of the long side to the short side (hereinafter referred to as aspect ratio) of the magnetic tunnel resistance element is 3 or more. This is particularly important when the lower magnetic layer is a fixed layer (the direction of magnetic spin is fixed). Further, as the structure of the magnetic tunnel resistance element, as proposed by IBM, stable magnetic tunnel resistance characteristics can be obtained in a structure in which one of the two magnetic layers is changed in size. It has been reported.
[0006]
[Problems to be solved by the invention]
However, of the two magnetic films mentioned above, one of the case where the changed size structure of the magnetic film, taking the aspect ratio sufficient, a problem that the bit density per unit area is decreased There is.
[0007]
In addition, since it is necessary to provide a gap between the magnetic tunnel resistance elements, there is also a problem that the bit density per unit area is lowered when the aspect ratio is sufficiently high.
[0008]
The present invention has been made in view of such problems, and provides a high-density magnetoresistive random access memory by using a configuration in which a lower magnetic layer is common to a magnetic tunnel resistance element of 2 bits or more. For the purpose.
[0009]
[Means for Solving the Problems]
The magnetoresistive random access memory according to the present invention is:
A magnetic tunnel resistance element comprising a lower magnetic layer, a barrier film formed on the lower magnetic layer, and a plurality of upper magnetic layers formed on the barrier film;
An upper electrode connected to the upper surface of the magnetic tunnel resistance element;
A lower electrode connected to the lower surface of the magnetic tunnel resistance element;
A Cr film or a FeCo single film formed between the lower magnetic layer and the lower electrode;
It is characterized by having.
[0012]
In the present invention, it is preferable that the lower magnetic layer in contact with the barrier film has a composition including one or all selected from the group consisting of Ni, Co, and Fe.
[0013]
In the present invention, the bit density of the magnetoresistive random access memory can be determined only by the packing density of the upper magnetic layer by forming a plurality of upper magnetic layers in one lower magnetic layer. For this reason, a significant increase in density can be realized as compared with the conventional structure. In addition, since the lower magnetic layer can have a sufficient aspect ratio, magnetic stability can be obtained simultaneously with the increase in density.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1A is a schematic diagram of a magnetoresistive random access memory according to an embodiment of the present invention. (B) is a typical sectional view by an AA line of Drawing 1 (a). FIG. 2 is a circuit diagram showing an equivalent circuit of the magnetoresistive random access memory according to the embodiment of the present invention. FIG. 3 is a cross-sectional view taken along line BB in FIG.
[0015]
In the MRAM 1 of this embodiment, the magnetic tunnel resistance element 2 is formed on the lower electrode 3, respectively. Each magnetic tunnel resistance element 2 is provided with a word line 19. That is, as shown in FIG. 2, four diodes 12 and four magnetic tunnel resistance elements 2 connected in series to one lower electrode 3 are connected. The magnetic tunnel resistance elements 2 on different lower electrodes 3 are connected to each other by the upper electrode 4.
[0016]
Next, the configuration of the MRAM 1 will be described in detail. As shown in FIGS. 1B and 3, a lower electrode 3 composed of a first conductive film 6 made of, for example, Ti and a second conductive film 7 made of, for example, Cu is formed on a substrate 5. Is formed. On the lower electrode 3, for example, an antiferromagnetic film 8 made RhMn is made form. A lower magnetic layer 9 made of, for example, Co is formed on the antiferromagnetic film 8, and a barrier film 10 formed on the lower magnetic layer 9 by oxidizing an Al film, for example, is formed. Is provided. An upper magnetic layer 11 made of, for example, NiFe is formed on the barrier film 10. The anti-ferromagnetic film 8, the lower magnetic layer 9, the barrier film 10, and the upper magnetic layer 11 form the magnetic tunnel resistance element 2. That is, the same lower portion electrode 3, on the lower magnetic layer 9 and the barrier film 10, a plurality of (illustrated in FIG. 3, two) magnetic tunnel resistance element 2 is formed.
[0017]
Further, a Schottky film 13 made of, for example, Pt is formed on the upper magnetic layer 11. On the Schottky film 13, for example, a semiconductor film 14 made of Si doped with P is formed. On the semiconductor film 14, for example, an ohmic film 15 made of Ti is formed so as to be in ohmic contact with the semiconductor film 14. The diode 12 is formed by the Schottky film 13, the semiconductor film 14, and the ohmic film 15.
[0018]
Further, an interlayer insulating film 16 made of, for example, SiO 2 is formed so as to cover the substrate 5, the lower electrode 3 , the barrier film 10, and the diode 12. In the interlayer insulating film 16, a contact hole 17 is opened on the magnetic tunnel resistance element 2. For example, the upper electrode 4 made of Cu is formed so as to bury the contact hole 17. In this way, the MRAM 1 is formed.
[0019]
As described above, a plurality of magnetic tunnel resistance elements 2 are formed on the lower electrode 3 , the lower magnetic layer 9 and the barrier film 10 , that is, a plurality of magnetic tunnel resistance elements 2 form one lower portion. By adopting a configuration in which the electrode 3 and the lower magnetic layer 9 are also used, the lower magnetic layer 9 can have a sufficient aspect ratio. For this reason, magnetic stability can be obtained, and the bit density of the MRAM 1 is determined only by the packing density of the upper magnetic layer 11, so that a significant increase in density can be realized as compared with the conventional structure.
[0020]
Further, as described above, by forming the antiferromagnetic film 8, the reversal magnetic field is generated by sufficient coercive force and exchange coupling so that the lower magnetic layer 9 is not reversed within the applied magnetic field range where the upper magnetic layer 11 is reversed. Can be shifted to the high magnetic field side.
[0021]
Next, a method for manufacturing the MRAM 1 of this embodiment will be described with reference to FIGS. 4A to 4D and FIGS. 5A and 5B are cross-sectional views showing a method of manufacturing a magnetoresistive random access memory according to an embodiment of the present invention in the order of steps.
[0022]
As shown in FIG. 4A, first, a previously cleaned substrate 5 made of, for example, a silicon substrate is set in a sputtering apparatus. The chamber of this sputtering apparatus is evacuated to 1 × 10 −7 Torr or less. Then, for example, Ar gas having a purity of 99.9999% is introduced into the chamber until the pressure reaches 4 mTorr. For example, a direct current of 200 W is applied to the sputter gun installed in the chamber, a target of Ti and Cu having a target size of 126 mm in diameter is used, and the film formation rate is 12 nm / min. A Ti film having a thickness of 15 nm is formed on the substrate 5 as the film 6. On the first conductive film 6, for example, a Cu film having a film thickness of 300 nm is formed as the second conductive film 7 at a film formation rate of 25 nm / min.
[0023]
Subsequently, for example, in an Ar gas atmosphere of 4 mTorr, a DC power of 100 W is applied to a sputtering gun having a target size of 126 mm in diameter to form the antiferromagnetic film 8 at a film formation rate of 6.5 nm / min. A RhMn film having a thickness of 50 nm is formed. On the antiferromagnetic film 8, for example, the diameter of the target size by applying a DC power of 100W to sputter cancer 126 mm, as the lower magnetic layer 9 deposition rate at 6 nm / min, the film thickness is 30nm of A Co film is formed.
[0024]
Next, on the lower magnetic layer 9 , for example, a direct current power of 20 W is applied to a sputter gun having a target size of 126 mm in diameter, and the film formation rate is 2 nm / min and the film thickness is 1.8 nm using Al. An Al film is formed. After forming the Al film, the substrate 5 is moved to the processing chamber without breaking the vacuum, and, for example, pure oxygen is introduced until the pressure in the chamber reaches 100 Torr and left for 20 minutes. Perform oxidation treatment. Thereby, the barrier film 10 made of aluminum oxide is obtained.
[0025]
Next, on the barrier film 10, for example, the diameter of the target size by applying a DC power of 100W to sputter cancer 126 mm, as the upper magnetic layer 11 deposition rate at 65nm / min, the film thickness is 65nm of NiFe A film is formed.
[0026]
Next, the chamber of this sputtering apparatus is evacuated to 1 × 10 −7 Torr or less, for example. Then, for example, Ar gas is introduced into the chamber until the pressure reaches 4 mTorr. For example, a DC power of 100 W is applied to a sputter gun equipped in the chamber, a Pt target having a target size of 126 mm in diameter is used, and a deposition rate is 9.8 nm / min. 13, a Pt film having a thickness of 30 nm is formed on the upper magnetic layer 11.
[0027]
Next, for example, the source gas is SiH 4 + PH 3 , the substrate temperature is 420 ° C., and P-doped Si having a film pressure of 500 nm is formed on the Schottky film 13 as the semiconductor film 14 by the CVD method. . Then, P is implanted 5 × 10 15 into the semiconductor film 14 using an ion plating apparatus. Next, for example, Ar gas is introduced into the vacuum chamber until the pressure reaches 3.6 mTorr, 100 W DC power is applied to a sputtering gun having a target size of 126 mm in diameter, and the film formation rate is 11 nm / min. As the film 15, a Ti film having a thickness of 200 nm is formed.
[0028]
Next, as shown in FIG. 4B, a resist is patterned into the shape of the lower electrode 3. Then, for example, the lower electrode 3 is etched by ion milling with an input power of 500 V and 400 mA, a gas pressure of 0.2 mTorr, an etching rate of 70 nm / min. After the etching is completed, the resist is removed with acetone.
[0029]
Next, as shown in FIG. 4C, a resist is patterned into the shape of the magnetic tunnel resistance element 2. Next, for example, the magnetic tunnel resistance element 2 is etched by ion milling with an etching condition of, for example, an input power of 500 V and 400 mA, a gas pressure of 0.2 mTorr, an etching rate of 20 nm / min, and a beam angle of 0 degree. . Etching stops when the upper magnetic layer 11 is patterned, that is, when the barrier film 10 is slightly scraped. Next, in order to remove a so-called side wall deposit attached to the side wall of the workpiece after performing a predetermined etching, the beam angle is set to 60 degrees, and other than that, under the same etching conditions as the magnetic tunnel resistance element 2, Scrape off. Then, after the etching is completed, the resist is removed with acetone. The magnetic tunnel resistance element 2 has a short side of 2 μm and a long side of 8 μm.
[0030]
Next, the substrate 5 is again placed in the vacuum chamber of the sputtering apparatus after the etching is completed. Next, for example, after evacuating the vacuum chamber to 2 × 10 −6 Torr or less, 5 mTorr of Ar gas is introduced. As shown in FIG. 4D, for example, by applying a power of 900 W and a frequency of 13.56 MHz to a target of SiO 2 having a diameter of 126 mm, the film formation rate is 13 nm / min. A SiO 2 film having a thickness of 1000 nm is formed.
[0031]
Next, as shown in FIG. 5A, patterning for processing the contact hole 17 is performed on the formed interlayer insulating film 16, and as the etching conditions, for example, the input power is 500 V, 400 mA, and the gas pressure is set. The contact hole 17 is opened by ion milling at 0.2 mTorr, the etching rate is 30 nm / min, the beam angle is 0 degree. Next, after the ion milling is completed, the resist is removed using, for example, acetone.
[0032]
Next, after the formation of the contact hole 17 is completed, it is set in a vacuum chamber. For example, the inside of the vacuum chamber is evacuated to 2 × 10 −6 Torr or less, and then 5 mTorr of Ar gas is introduced. Then, as shown in FIG. 5B, for example, by applying a power of 200 W and a frequency of 13.56 MHz to a Cu target having a diameter of 126 mm, the film formation rate is 30 nm / min. A Cu film having a thickness of 300 nm is formed.
[0033]
Next, the upper electrode 4 is patterned with a resist. Then, for example, the upper electrode 4 is etched by ion milling with an input power of 500 V, 400 mA, a gas pressure of 0.2 mTorr, an etching rate of 70 nm / min, and the notch 18 is formed. Next, after the ion milling is completed, the resist is removed using, for example, acetone. Thereby, the MRAM 1 shown in FIG. 1 is formed.
[0034]
After this, the etched product is set in a vacuum chamber and evacuated to 2 × 10 −6 Torr or less. Next, Ar gas is introduced until the pressure reaches 5 mTorr. For example, by applying a high frequency power of 900W is the SiO 2 targets 126mm diameter, a second interlayer insulating film at a deposition rate of 13 nm / min (not shown), thickness 100nm of SiO 2 film A film is formed on the upper electrode 4.
[0035]
Next, a second contact hole (not shown) is opened in the second interlayer insulating film. It is set in a vacuum chamber and evacuated to 2 × 10 −6 Torr or less. Next, Ar gas is introduced until the pressure reaches 5 mTorr. For example, a direct current power of 200 W is applied to a Cu target having a diameter of 126 mm, and a Cu film having a film thickness of 300 nm is formed as the second contact hole as the word line 19 (not shown) at a film formation speed of 30 nm / min. The film is formed so as to be embedded. A wiring pad may be formed as necessary after the word line is formed.
[0036]
FIG. 6 is a graph showing the magnetoresistance change of the magnetoresistive random access memory according to the embodiment of the present invention, with the cell voltage on the vertical axis and the applied magnetic field on the horizontal axis. The MRAM 1 configured as described above generates a current when a voltage of 0.25 V is applied. Further, as shown in FIG. 6, the cell voltage changes according to the magnitude and direction of the applied magnetic field.
[0037]
FIGS. 7A and 7B are schematic diagrams showing current waveforms applied to the word lines. FIG. 7C shows the cell voltage on the vertical axis and the number of data write repetitions on the horizontal axis. It is a graph which shows the data writing characteristic of the magnetoresistive random access memory based on the Example of this. While a current of 10 mA is passed between the upper electrode 4 and the lower electrode 3 of the MRAM 1 configured as described above, a peak current height of 80 mA is applied to the word line 19 as shown in FIGS. When a pulse current is applied for 10 nsec, a response pulse of 2.2 mV is generated between the upper electrode 4 and the lower electrode 3 according to the direction of the pulse, as shown in FIG. Thus, it can be seen that information can be written.
[0038]
In this embodiment, the final resistance of one element is 20 kΩ · μm 2 due to the oxidation treatment of the Al film. However, the resistance can be increased to about 200 kΩ · μm 2 by extending the processing time. In addition, after the Al film is formed, oxygen is introduced into the vacuum chamber at 100 mTorr, oxygen plasma is generated at a high frequency of 13.56 MHz, and the Al film is exposed to oxygen plasma for 1 minute to form one final element. The resistance can be increased to 1 MΩ · μm 2 .
[0039]
Further, the method for producing the barrier film 10 uses a method using pure oxygen. However, the present invention is not particularly limited to this, and the oxygen ion beam is changed to an Al film by changing to a natural oxidation method or oxygen plasma. For example, a method of irradiating and oxidizing the substrate can be used.
[0040]
In this embodiment, Cu is used as the lower electrode 3. However, the present invention is not particularly limited to this, and a conductive nonmagnetic metal or alloy such as W, Ta, Au, Mo and Cr. Can be used. Further, when the distance between the two magnetic tunnel resistance elements 2 formed is short, a part or all of the lower magnetic layer 9 may be used for the two magnetic tunnel resistance elements without using the nonmagnetic lower electrode 3. 2 can be used as the lower electrode 3 connected to the second electrode 3. Further, instead of the lower electrode 3, an antiferromagnetic film 8 or a laminated film of the lower magnetic layer 9 and Co can be used as the lower electrode 3.
[0041]
Furthermore, a dummy film for protecting the upper magnetic layer 11 when the contact hole 17 is processed can be formed on the upper magnetic layer 11. In this case, it is preferable to use a nonmagnetic metal or alloy as used for the lower electrode 3 as the material of the dummy film.
[0042]
In this embodiment, RhMn, which is a diamagnetic material, is used as the antiferromagnetic film 8, but the present invention is not particularly limited to this, and other antiferromagnetic materials such as FeMn or PtMn are used. Material can be used. Further, instead of the antiferromagnetic film 8, a Cr film or a FeCo single film having a sufficiently large coercive force can be used.
[0043]
Further, in this example, the lower magnetic layer is NiFe, but the present invention is not particularly limited to this, and the composition includes one or all selected from the group consisting of Ni, Co and Fe. Things can be used.
[0044]
Furthermore, in this embodiment, the semiconductor film 14 and the Schottky film 13 and the ohmic film 15 formed above and below the semiconductor film 14 are made of Si, Pt, and Ti, respectively. The present invention is not limited, and it is only necessary that the Schottky film 13 and the ohmic film 15 be formed above and below the semiconductor film 14. The semiconductor film 14 can also use other semiconductor materials such as GaAs. In the present invention, the magnetic tunnel resistance element 2 may be provided in series with two or more bits for the same lower electrode 3 and lower magnetic layer 9 , and the present invention is not limited to this embodiment.
[0045]
【The invention's effect】
In the present invention as described above, a plurality of upper magnetic layer, by the structure of forming the barrier film and Shita磁 layer, bit density of a magnetoresistive random access memory only packing density of the upper magnetic layer Can be determined. For this reason, a significant increase in density can be realized as compared with the conventional structure. Further, since the lower magnetic layer can have a sufficient aspect ratio, the magnetic stability of the lower magnetic layer can be obtained simultaneously with the increase in density.
[Brief description of the drawings]
FIG. 1A is a schematic diagram of a magnetoresistive random access memory according to an embodiment of the present invention. (B) is a typical sectional view by an AA line of Drawing 1 (a).
FIG. 2 is a circuit diagram showing an equivalent circuit of a magnetoresistive random access memory according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view taken along line BB in FIG.
4A to 4D are cross-sectional views showing a method of manufacturing a magnetoresistive random access memory according to an embodiment of the present invention in the order of steps.
FIGS. 5A and 5B are cross-sectional views showing a method of manufacturing a magnetoresistive random access memory according to an embodiment of the present invention in the order of steps. FIGS.
FIG. 6 is a graph showing the magnetoresistance change of the magnetoresistive random access memory according to the embodiment of the present invention, where the vertical axis represents the cell voltage and the horizontal axis represents the applied magnetic field.
FIGS. 7A and 7B are schematic diagrams showing current waveforms applied to word lines, and FIG. 7C shows the cell voltage on the vertical axis and the number of data write repetitions on the horizontal axis. It is a graph which shows the data writing characteristic of the magnetoresistive random access memory based on the Example of this.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1; Magnetoresistive random access memory (MRAM), 2; Magnetic tunnel resistive element, 3; Lower electrode, 4; Upper electrode, 5; Substrate, 6; First conductive film, 7: Second conductive film, 8; Magnetic film, 9; Lower magnetic layer, 10; Barrier film, 11; Upper magnetic layer, 12; Diode, 13; Schottky film, 14; Semiconductor film, 15; Ohmic film, 16; Interlayer insulating film, 17; , 18; notch, 19; word line

Claims (2)

下磁性層、この下磁性層上に形成されたバリア膜、及びこのバリア膜上に複数個形成された上磁性層を具備する磁気トンネル抵抗素子と、
前記磁気トンネル抵抗素子の上面に接続された上部電極と、
前記磁気トンネル抵抗素子の下面に接続された下部電極と、
前記下磁性層と前記下部電極との間に形成されたCr膜又はFeCo単膜と、
を有することを特徴とする磁気抵抗ランダムアクセスメモリ。
A magnetic tunnel resistance element comprising a lower magnetic layer, a barrier film formed on the lower magnetic layer, and a plurality of upper magnetic layers formed on the barrier film;
An upper electrode connected to the upper surface of the magnetic tunnel resistance element;
A lower electrode connected to the lower surface of the magnetic tunnel resistance element;
A Cr film or a FeCo single film formed between the lower magnetic layer and the lower electrode;
A magnetoresistive random access memory.
前記バリア膜と接する前記下磁性層は、Ni、Co及びFeからなる群から選択された1種又は全部を含む組成であることを特徴とする請求項に記載の磁気抵抗ランダムアクセスメモリ。2. The magnetoresistive random access memory according to claim 1 , wherein the lower magnetic layer in contact with the barrier film has a composition including one or all selected from the group consisting of Ni, Co, and Fe.
JP37457598A 1998-12-28 1998-12-28 Magnetoresistive random access memory Expired - Fee Related JP4560847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37457598A JP4560847B2 (en) 1998-12-28 1998-12-28 Magnetoresistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37457598A JP4560847B2 (en) 1998-12-28 1998-12-28 Magnetoresistive random access memory

Publications (2)

Publication Number Publication Date
JP2000195251A JP2000195251A (en) 2000-07-14
JP4560847B2 true JP4560847B2 (en) 2010-10-13

Family

ID=18504074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37457598A Expired - Fee Related JP4560847B2 (en) 1998-12-28 1998-12-28 Magnetoresistive random access memory

Country Status (1)

Country Link
JP (1) JP4560847B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (en) * 2000-09-06 2002-04-04 Infineon Technologies Ag Current conductor of integrated circuit, producing magnetic field with transitive effect, includes recess modifying field produced
KR100399436B1 (en) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 A Magnetic random access memory and a method for manufacturing the same
KR100450794B1 (en) * 2001-12-13 2004-10-01 삼성전자주식회사 Magnetic random access memory and operating method thereof
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP2004319587A (en) * 2003-04-11 2004-11-11 Sharp Corp Memory cell, memory, and method of manufacturing memory cell
US7009278B2 (en) * 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JPWO2006030516A1 (en) * 2004-09-17 2008-05-08 富士通株式会社 Magnetic storage device and manufacturing method thereof
WO2010128615A1 (en) * 2009-05-08 2010-11-11 株式会社アルバック Storage element and storage method
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104227A (en) * 1996-03-18 1998-01-06 Internatl Business Mach Corp <Ibm> Magnetic tunnel junction capable of control magnetic response
JPH11317071A (en) * 1998-02-10 1999-11-16 Internatl Business Mach Corp <Ibm> Stable magnetic tunnel device having plural junction parts
JP2000195250A (en) * 1998-12-24 2000-07-14 Toshiba Corp Magnetic memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104227A (en) * 1996-03-18 1998-01-06 Internatl Business Mach Corp <Ibm> Magnetic tunnel junction capable of control magnetic response
JPH11317071A (en) * 1998-02-10 1999-11-16 Internatl Business Mach Corp <Ibm> Stable magnetic tunnel device having plural junction parts
JP2000195250A (en) * 1998-12-24 2000-07-14 Toshiba Corp Magnetic memory device

Also Published As

Publication number Publication date
JP2000195251A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
KR101142820B1 (en) A novel capping structure for enhancing dR/R of the MTJ device
US7497007B2 (en) Process of manufacturing a TMR device
EP1615226B1 (en) A novel underlayer for high performance magnetic tunneling junction MRAM
US7528457B2 (en) Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
EP1885006B1 (en) A novel capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
KR100875844B1 (en) New buffer (seed) layer for fabricating high performance magnetic tunneling junction MRM
US7358553B2 (en) System and method for reducing shorting in memory cells
JP4215609B2 (en) Magnetic cell and magnetic memory
US20070015294A1 (en) Novel structure/method to fabricate a high-performance magnetic tunneling junction MRAM
JP2003204095A (en) Magnetoresistive device, its manufacturing method, magnetic reproducing device, and magnetic memory
US7208807B2 (en) Structure and method to fabricate high performance MTJ devices for MRAM applications
JP4560847B2 (en) Magnetoresistive random access memory
JP2009004692A (en) Magneto-resistance effect element and manufacturing method thereof
JP2005109201A (en) Ferromagnetic tunnel junction element, magnetic memory cell, and magnetic head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees