JP4560066B2 - Pattern formation method - Google Patents

Pattern formation method Download PDF

Info

Publication number
JP4560066B2
JP4560066B2 JP2007154483A JP2007154483A JP4560066B2 JP 4560066 B2 JP4560066 B2 JP 4560066B2 JP 2007154483 A JP2007154483 A JP 2007154483A JP 2007154483 A JP2007154483 A JP 2007154483A JP 4560066 B2 JP4560066 B2 JP 4560066B2
Authority
JP
Japan
Prior art keywords
pattern
resist pattern
resist
film
slimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007154483A
Other languages
Japanese (ja)
Other versions
JP2008306143A (en
Inventor
裕子 中村
耕治 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007154483A priority Critical patent/JP4560066B2/en
Priority to US12/136,368 priority patent/US20090011370A1/en
Publication of JP2008306143A publication Critical patent/JP2008306143A/en
Application granted granted Critical
Publication of JP4560066B2 publication Critical patent/JP4560066B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、レジストパターンを形成した後に、エッチングにより所望の半導体パターンを形成するパターン形成方法に関するものである。   The present invention relates to a pattern forming method for forming a desired semiconductor pattern by etching after forming a resist pattern.

半導体装置のパターン寸法の微細化は著しく、リソグラフィーによるパターニングだけでは十分なマージンをもって所望パターンを形成することが難しくなっている。このため、リソグラフィーによるパターニング後にレジストをアッシャー(アッシング装置)等でスリミングすることがなされている。   The miniaturization of the pattern size of a semiconductor device is remarkable, and it is difficult to form a desired pattern with a sufficient margin only by patterning by lithography. For this reason, the resist is slimmed with an asher (ashing apparatus) after patterning by lithography.

スリミング時には所望パターンだけでなく、周辺のパターンも幅が細くなってしまう。このため、微細パターン以外のパターンについては、あらかじめスリミング分を考慮して幅を太くしたパターンをリソグラフィーで形成することもなされている。   At the time of slimming, not only the desired pattern but also the peripheral pattern becomes narrow. For this reason, as for patterns other than the fine pattern, a pattern having a thick width in consideration of slimming is previously formed by lithography.

しかしスリミング量が大きいと、微細パターン以外のパターンは幅が大きくなるため、隣接するパターンとのスペース幅が狭くなってしまって、今度は微細パターン以外のパターンの寸法がリソグラフィーで形成できなくなってしまう場合が生じる。   However, if the slimming amount is large, the width of the pattern other than the fine pattern becomes large, so that the space width with the adjacent pattern becomes narrow, and this time, the dimensions of the pattern other than the fine pattern cannot be formed by lithography. Cases arise.

また、あらかじめスリミング分を考慮して幅を太くすると、所望のマージンが取れなくなってしまう場合もある。   In addition, if the width is increased in consideration of the slimming amount in advance, a desired margin may not be obtained.

そこで、このような場合にはハードマスクプロセスが使われている。即ち、最初に微細パターンに対応するラインパターン部分をレジストで形成し、アッシングでスリミング後、ハードマスクに転写する。この後、最初のレジストパターンを剥離し、狭スペースパターンを第二のレジストで形成して、ハードマスクと第二のレジストパターンをマスクとして被加工膜をエッチングする。最後に第二のレジストパターンおよびハードマスクを除去して所望のパターンを得るというものである。しかしながら、この手法は上で述べたように工程数が多く、コストが高くなってしまうという問題があった。   Therefore, in such a case, a hard mask process is used. That is, a line pattern portion corresponding to a fine pattern is first formed of a resist, and after slimming by ashing, it is transferred to a hard mask. Thereafter, the first resist pattern is peeled off, a narrow space pattern is formed with the second resist, and the film to be processed is etched using the hard mask and the second resist pattern as a mask. Finally, the second resist pattern and hard mask are removed to obtain a desired pattern. However, as described above, this method has a problem that the number of steps is large and the cost becomes high.

また、微細化の進展に伴って、露光装置のレンズのNA(開口数)を大きくしたり、露光光の波長を短波長化することではこれに追随できなくなっている。これを解決するために、例えば以下のようなアプローチがなされている。   Further, with the progress of miniaturization, it is impossible to follow this by increasing the NA (numerical aperture) of the lens of the exposure apparatus or shortening the wavelength of the exposure light. In order to solve this, for example, the following approach is taken.

即ち、1回の露光では形成できない微細ピッチのパターンを形成するために、まず、所望ピッチの倍の周期の1:3のL&Sレジストパターンを形成した後、ハードマスクに転写する。その後、再度レジストを塗布して所望ピッチ分ずらして1:3のL&Sレジストパターンを露光、現像形成して最終的に倍周期のL&Sパターンを形成することがなされている(例えば、非特許文献1参照)。   That is, in order to form a fine pitch pattern that cannot be formed by a single exposure, a 1: 3 L & S resist pattern having a period twice the desired pitch is first formed and then transferred to a hard mask. Thereafter, a resist is applied again, shifted by a desired pitch, and a 1: 3 L & S resist pattern is exposed and developed to form an L & S pattern having a double period finally (for example, Non-Patent Document 1). reference).

ここで、1:3のL&Sレジストパターンを形成できれば良いのだが、1:3のL&Sパターンよりライン幅の大きいL&Sパターンの方がリソグラフィー工程におけるプロセスウィンドウを広くすることができる。このため、はじめに1:3のL&Sパターンよりライン幅を太めに形成し、その後、アッシングして1:3のL&Sパターンを形成し、それをハードマスクに転写することがなされている。   Here, it is only necessary to form a 1: 3 L & S resist pattern, but an L & S pattern having a larger line width than a 1: 3 L & S pattern can widen the process window in the lithography process. For this reason, the line width is first formed thicker than the 1: 3 L & S pattern, and then ashing is performed to form the 1: 3 L & S pattern, which is transferred to the hard mask.

しかしながら、ハードマスクにスリミングしたレジストパターンを一旦転写するので、工程数が多く、コストが高くなってしまう問題点があった。
S. Lee et al. “Double exposure technology using silicon containing materials” Proc. of SPIE Vol.6153 (2006)
However, since the slimmed resist pattern is once transferred to the hard mask, there are problems that the number of steps is large and the cost is increased.
S. Lee et al. “Double exposure technology using silicon containing materials” Proc. Of SPIE Vol.6153 (2006)

本発明は、1回の露光で形成するのが困難な複数のパターンが共存する場合に、工程数及びコストの削減が可能なパターン形成方法を提供する。   The present invention provides a pattern forming method capable of reducing the number of steps and the cost when a plurality of patterns that are difficult to form by one exposure coexist.

この発明の第1の態様に係るパターン形成方法は、被加工膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、前記不溶化された前記第1のレジストパターン上、及び前記被加工膜上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。 The pattern forming method according to the first aspect of the present invention includes a step of forming a first resist pattern including a pattern on a film to be processed that includes a pattern that cannot be obtained by lithography patterning unless it is formed by slimming. Slimming the first resist pattern; Step of insolubilizing the first resist pattern so as not to dissolve after the slimming step; On the insolubilized first resist pattern; Forming a second resist pattern including a pattern that cannot be formed in consideration of the amount of slimming or a pattern in which a necessary margin cannot be obtained when slimming is performed on at least one of the film, the first resist pattern, Processing the film to be processed using the second resist pattern as a mask Characterized in that it comprises a that step.

この発明の第2の態様に係るパターン形成方法は、被加工膜上に、第1の下層反射防止膜を形成する工程と、前記第1の下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングされた前記第1のレジストパターンをマスクとして、前記第1の下層反射防止膜を加工する工程と、前記スリミングされた前記第1のレジストパターンが溶解しないように不溶化する工程と、前記不溶化後に、前記第1のレジストパターン、及び前記被加工膜の上に、第2の下層反射防止膜を形成する工程と、前記第2の下層反射防止膜上に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクに、前記第2の下層反射防止膜を加工する工程と、前記第1のレジストパターンまたは前記第1の下層反射防止膜、及び前記第2のレジストパターンまたは加工後の前記第2の下層反射防止膜をマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。 The pattern forming method according to the second aspect of the present invention includes a step of forming a first lower-layer antireflection film on a film to be processed, and lithography unless formed by slimming on the first lower-layer antireflection film. A step of forming a first resist pattern including a pattern that does not allow a necessary margin in patterning by the step, a step of slimming the first resist pattern, and using the slimmed first resist pattern as a mask, A step of processing the first lower-layer antireflection film, a step of insolubilizing the slimmed first resist pattern so as not to dissolve, and after the insolubilization, the first resist pattern and the film to be processed above, forming a second bottom anti-reflective coating, on the second bottom anti-reflection film, considering the slimming min Pattern and that can not be formed, is processed and forming a second resist pattern including a pattern that does not take a necessary margin Doing slimming, the second resist pattern as a mask, the second bottom anti-reflective coating And a step of processing the film to be processed using the first resist pattern or the first lower antireflection film, and the second resist pattern or the processed second lower antireflection film as a mask. It is characterized by including.

この発明の第3の態様に係るパターン形成方法は、被加工膜上に、下層反射防止膜を形成する工程と、前記下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、前記第1のレジストパターンをスリミングする工程と、前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、前記下層反射防止膜上、及び前記不溶化後の前記第1のレジストパターン上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記下層反射防止膜を加工する工程と、前記第1のレジストパターン、前記第2のレジストパターン、或いは加工された前記下層反射防止膜をマスクとして、前記被加工膜を加工する工程とを含むことを特徴とする。 The pattern forming method according to the third aspect of the present invention includes a step of forming a lower antireflection film on a film to be processed, and a margin required for patterning by lithography unless it is formed by slimming on the lower antireflection film. A step of forming a first resist pattern including a pattern that cannot be removed, a step of slimming the first resist pattern, and a step of insolubilizing the first resist pattern so as not to dissolve after the slimming step And a pattern that cannot be formed when slimming is taken into account, or a pattern that does not have a necessary margin when slimming is performed, on at least one of the lower antireflection film and the insolubilized first resist pattern. forming a second resist pattern, including, the first resist pattern And using the second resist pattern as a mask, processing the lower antireflection film, and using the first resist pattern, the second resist pattern, or the processed lower antireflection film as a mask. And a step of processing the processed film.

本発明によれば、1回の露光で形成するのが困難な複数のパターンが共存する場合に、工程数及びコストの削減が可能なパターン形成方法を提供できる。   According to the present invention, it is possible to provide a pattern forming method capable of reducing the number of steps and the cost when a plurality of patterns difficult to be formed by one exposure coexist.

以下、図面を参照して本発明の実施形態について詳細に説明する。図面において、対応する部分には対応する符号を付し、同一又は類似の部分には同一又は類似の符号で示している。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, corresponding portions are denoted by corresponding reference numerals, and the same or similar portions are denoted by the same or similar reference numerals.

(第1の実施形態)
本発明の第1の実施形態に係るパターン形成方法を図5、図6を用いて説明する。
(First embodiment)
A pattern forming method according to the first embodiment of the present invention will be described with reference to FIGS.

本実施形態のパターン形成方法においては、ハードマスクの代わりにレジストパターンを2層重ねることによって、工程数及びコストの削減を図る例について述べる。   In the pattern forming method of the present embodiment, an example will be described in which the number of steps and cost are reduced by overlapping two resist patterns instead of a hard mask.

本実施形態においてはゲートレイヤーにおいてゲートに対応するラインを含むラインパターンとコンタクトフリンジを形成する場合を例にとって説明する。   In this embodiment, a case where a line pattern including a line corresponding to a gate and a contact fringe are formed in a gate layer will be described as an example.

図1に最終的に形成したいパターンを示す。ライン幅40nmのラインパターン10に100nm角のコンタクトフリンジ11、12がついたpoly-Si(ポリシリコン)の配線パターンである。2つのコンタクトフリンジ11及び12の間は100nmである。   FIG. 1 shows a pattern to be finally formed. This is a poly-Si (polysilicon) wiring pattern in which contact fringes 11 and 12 of 100 nm square are attached to a line pattern 10 having a line width of 40 nm. The distance between the two contact fringes 11 and 12 is 100 nm.

ところで、ライン幅40nmの孤立ラインパターン10をリソグラフィー工程で作製することは難しい。第1の理由は、レチクルを精度良く作製できないことである。第2の理由は、ポジレジストでパターンを形成する場合に露光量を高くすると、細くはなるが、マージンが取れないことである。即ち、フォーカスマージン、ドーズマージンが取れなくなる。また、パターンの頭が丸まったり、残膜がなくなってしまい、エッチングの際に寸法ばらつきが大きくなってしまうという問題も生ずる。   Incidentally, it is difficult to produce an isolated line pattern 10 having a line width of 40 nm by a lithography process. The first reason is that the reticle cannot be manufactured with high accuracy. The second reason is that when a pattern is formed with a positive resist, if the exposure amount is increased, the pattern becomes thin but a margin cannot be obtained. That is, the focus margin and the dose margin cannot be obtained. Further, the head of the pattern is rounded or the remaining film is lost, and there arises a problem that the dimensional variation becomes large at the time of etching.

そこで上記問題を回避できるように、図2に示すようにライン幅80nmのライン10を形成した後、アッシングによりレジストのライン幅を40nmとなるように細くすることにした。スリミング量は片側20nm(全体40nm)である。このように、ラインパターン10は、リソグラフィーによるパターニングでは所望の露光マージンがとれず、スリミングにより形成しなければならない微細パターンである。   Therefore, in order to avoid the above problem, after forming a line 10 having a line width of 80 nm as shown in FIG. 2, the resist line width is reduced to 40 nm by ashing. The slimming amount is 20 nm on one side (40 nm overall). As described above, the line pattern 10 is a fine pattern that cannot be formed with a desired exposure margin by lithography patterning and must be formed by slimming.

一方、コンタクトフリンジ11、12は、あらかじめ40nmパターン幅が小さくなることを考慮して、パターニング時に140nm角にしておく必要がある。この場合にはコンタクトフリンジ11及び12の間は60nmとなってしまう。しかし、リソグラフィー工程で60nmの細いスペースを形成することは困難である。即ち、コンタクトフリンジ11、12はラインパターン10と同時にスリミングを行って形成することができないパターンである。   On the other hand, the contact fringes 11 and 12 need to be 140 nm square at the time of patterning in consideration of the 40 nm pattern width being reduced in advance. In this case, the distance between the contact fringes 11 and 12 is 60 nm. However, it is difficult to form a thin space of 60 nm in the lithography process. That is, the contact fringes 11 and 12 are patterns that cannot be formed by performing slimming simultaneously with the line pattern 10.

従って、この手法を用いると、40nm幅のラインと100nm幅のスペースを同時に形成することはできない。一方、コンタクトフリンジパターンは上層からコンタクトホールをおとして配線を導通させるために幅100nmは必要であり、小さくすることはできない。   Therefore, when this method is used, a 40 nm wide line and a 100 nm wide space cannot be formed simultaneously. On the other hand, the contact fringe pattern needs to have a width of 100 nm in order to conduct the wiring through the contact hole from the upper layer and cannot be reduced.

そこで従来は、以下に説明するようにハードマスクを使用してこの問題を回避してきた。この従来の方法について図3の上面図及び図4のフローチャートを用いて説明する。   Therefore, conventionally, this problem has been avoided by using a hard mask as described below. This conventional method will be described with reference to the top view of FIG. 3 and the flowchart of FIG.

まず、上面から見た図3(a)に示すように被加工膜(poly-Si膜)30(図示せず)上にSiNからなるハードマスク材31を形成する(図4のステップS101)。この上に、図3(b)に示すように、NA=0.915、σ=0.3の通常照明により露光して、80nm幅のラインからなる第1のレジストパターン32を形成する(ステップS102)。なお、以下レジストパターンの形成とは、レジストの塗布、露光、及び現像工程を含んだ工程とする。   First, as shown in FIG. 3A as viewed from above, a hard mask material 31 made of SiN is formed on a film to be processed (poly-Si film) 30 (not shown) (step S101 in FIG. 4). On top of this, as shown in FIG. 3B, exposure is performed with normal illumination with NA = 0.915 and σ = 0.3 to form a first resist pattern 32 composed of 80 nm wide lines (steps). S102). Hereinafter, the formation of a resist pattern is a process including resist application, exposure, and development processes.

次に、図3(c)に示すように第1のレジストパターン32をゲートパターンとするためアッシャーでスリミングし、線幅40nmになるようにした(ステップS103)。   Next, as shown in FIG. 3C, the first resist pattern 32 is slimmed with an asher to form a gate pattern so that the line width is 40 nm (step S103).

次に、スリミングされた第1のレジストパターン32をマスクとしてハードマスク材31を加工し(ステップS104)、さらに、第1のレジストパターン32を剥離することでハードマスク33からなるゲートパターンが形成された(図3(d))(ステップS105)。   Next, the hard mask material 31 is processed using the slimmed first resist pattern 32 as a mask (step S104), and the first resist pattern 32 is peeled off to form a gate pattern made of the hard mask 33. (FIG. 3D) (step S105).

この後、図3(e)に示すように、ハードマスク33の端部及びその周辺のpoly-Si膜30を上から覆うようにコンタクトフリンジとして第2のレジストパターン34を形成した(ステップS106)。このときの露光の照明条件は、周辺パターンもあるためNA=0.915、σ=0.9、ε=2/3の輪帯照明である。第2のレジストパターン34が形成するコンタクトフリンジの一辺は100nmであり、2つのコンタクトフリンジ間の距離は100nmである。   Thereafter, as shown in FIG. 3E, a second resist pattern 34 is formed as a contact fringe so as to cover the end portion of the hard mask 33 and its surrounding poly-Si film 30 from above (step S106). . The exposure illumination condition at this time is annular illumination with NA = 0.915, σ = 0.9, and ε = 2/3 because there are peripheral patterns. One side of the contact fringe formed by the second resist pattern 34 is 100 nm, and the distance between the two contact fringes is 100 nm.

この後、第2のレジストパターン34とハードマスク33をマスクとしてpoly-Si膜30をエッチングし(ステップS107)、第2のレジストパターン34の剥離(ステップS108)、ハードマスク33の剥離(ステップS109)を経て、図3(f)に示すようにpoly-Si膜(被加工膜)の所望のパターン35が得られた。   Thereafter, the poly-Si film 30 is etched using the second resist pattern 34 and the hard mask 33 as a mask (step S107), the second resist pattern 34 is peeled off (step S108), and the hard mask 33 is peeled off (step S109). ), A desired pattern 35 of the poly-Si film (processed film) was obtained as shown in FIG.

しかし、図3及び図4に示したプロセスでは、ハードマスクを使用しているため、工程数が多く、コストがかかってしまうという問題点があった。   However, in the processes shown in FIGS. 3 and 4, since a hard mask is used, there are problems that the number of steps is large and costs are increased.

そこで、本実施形態においては、ハードマスクを使用する代わりに、レジストを2層重ねる手法を用いる。図5の上面図及び図6のフローチャートにその工程を示す。   Therefore, in this embodiment, instead of using a hard mask, a technique of stacking two resist layers is used. The process is shown in the top view of FIG. 5 and the flowchart of FIG.

はじめに、図5(a)に示すように、第1のレジストパターン51を被加工膜(poly-Si膜)50の上に形成する(図6のステップS201)。この後、図5(b)に示すように、アッシャーでレジストパターンをスリミングし(ステップS202)、40nmのゲートパターンを得た。   First, as shown in FIG. 5A, a first resist pattern 51 is formed on a film to be processed (poly-Si film) 50 (step S201 in FIG. 6). Thereafter, as shown in FIG. 5B, the resist pattern was slimmed with an asher (step S202) to obtain a 40 nm gate pattern.

次に、この後第2のレジストパターン52をパターニングする際に第1のレジストパターン51が溶解しないように、第1のレジストパターン51に対して不溶化処理を行った(ステップS203)。   Next, insolubilization processing was performed on the first resist pattern 51 so that the first resist pattern 51 was not dissolved when the second resist pattern 52 was patterned (step S203).

不溶化の方法としては、UV光、DUV光、電子ビーム照射によるキュアやイオン注入(イオンビーム照射)、ベーキングなどにより行うことができる。また、第1のレジストパターン51と第2のレジストパターン52との間、例えば第1のレジストパターン51の上面及び側面に不溶化膜の薄膜を形成して両者のミキシングを防ぐこともできる。   As a method for insolubilization, UV light, DUV light, curing by electron beam irradiation, ion implantation (ion beam irradiation), baking, or the like can be performed. In addition, a thin film of an insolubilized film may be formed between the first resist pattern 51 and the second resist pattern 52, for example, on the upper surface and the side surface of the first resist pattern 51 to prevent mixing of both.

この後、図5(c)に示すように、第1のレジストパターン51の端部及びその周辺のpoly-Si膜50を上から覆うようにコンタクトフリンジパターンを第2のレジストパターン52で形成する(ステップS204)。   After that, as shown in FIG. 5C, a contact fringe pattern is formed by the second resist pattern 52 so as to cover the end portion of the first resist pattern 51 and the poly-Si film 50 in the vicinity thereof from above. (Step S204).

そして、第1のレジストパターン51及び第2のレジストパターン52をエッチングマスクとしてpoly-Si膜(被加工膜)50をエッチングし(ステップS205)、最後に第1のレジストパターン51及び第2のレジストパターン52を剥離する(ステップS206)。   Then, the poly-Si film (film to be processed) 50 is etched using the first resist pattern 51 and the second resist pattern 52 as an etching mask (step S205). Finally, the first resist pattern 51 and the second resist are etched. The pattern 52 is peeled off (step S206).

これにより、図5(d)に示すように、poly-Si膜からなるフリンジつきゲートパターン53を形成できた。なお、第1のレジストパターン51と第2のレジストパターン52との間に不溶化膜を形成し、かつ不溶化膜形成に選択性がない場合は、poly-Si膜50のエッチングの前に当該不溶化膜のエッチング工程が追加される。第1のレジストパターン51と第2のレジストパターン52との間に不溶化膜を形成する際、レジストパターンの上部と側面のみに不溶化膜が形成される場合はエッチング工程の追加は不要である。また、剥離工程において、レジストと一緒に剥離可能な材料であれば、ステップS206で剥離されるが、剥離されない材料の場合にはステップS206の前に不溶化膜剥離の工程が必要となる。   As a result, as shown in FIG. 5D, a fringed gate pattern 53 made of a poly-Si film could be formed. If an insolubilized film is formed between the first resist pattern 51 and the second resist pattern 52 and the insolubilized film formation is not selective, the insolubilized film is formed before the poly-Si film 50 is etched. The etching process is added. When forming an insolubilized film between the first resist pattern 51 and the second resist pattern 52, if an insolubilized film is formed only on the upper and side surfaces of the resist pattern, no additional etching process is required. In the peeling process, if the material can be peeled off together with the resist, the material is peeled off in step S206. However, if the material is not peeled off, an insolubilized film peeling process is required before step S206.

本実施形態においては、ハードマスクの代わりにレジスパターンを使用することで、レジスト不溶化工程は増えるものの、ハードマスクの成膜、加工、剥離工程、第1のレジストパターンの剥離工程が省略でき、工程数削減、コスト削減を行うことができる。一方、コンタクトフリンジやゲートパターンは所望寸法に形成でき、ハードマスクを使用した場合と同等のパターンを形成できる。   In this embodiment, the resist insolubilization process is increased by using the resist pattern instead of the hard mask, but the hard mask film formation, processing, peeling process, and the first resist pattern peeling process can be omitted. The number and cost can be reduced. On the other hand, the contact fringe and the gate pattern can be formed in desired dimensions, and a pattern equivalent to the case where a hard mask is used can be formed.

以上説明したように、本実施形態においては、レジストのスリミングにより形成する微細パターンと、スリミングを行うと形成できない狭スペースのパターン等が共存する場合に、ハードマスクの代わりにレジストパターンを二層重ねて形成する。   As described above, in the present embodiment, when a fine pattern formed by resist slimming and a narrow space pattern that cannot be formed by slimming coexist, two resist patterns are stacked instead of a hard mask. Form.

最初に第1のレジストパターンを形成した後、スリミングを行って、微細ラインを形成する。次に第1のレジストパターンを不溶化し、狭スペースパターンを含む第2のレジストパターンを形成する。この後、第1及び第2のレジストパターンをマスクとして被加工膜のエッチング加工を行い、所望のパターンを得る。   First, after forming the first resist pattern, slimming is performed to form fine lines. Next, the first resist pattern is insolubilized to form a second resist pattern including a narrow space pattern. Thereafter, the film to be processed is etched using the first and second resist patterns as a mask to obtain a desired pattern.

即ち、第1及び第2のレジストパターンはそれぞれ独立にパターニングされる。このため、同一レイヤーにおいて、スリミングにより形成しないと必要マージンの得られない微細ラインのパターンとスリミングを行うと必要マージンが得られない狭スペースパターンとを十分なマージンで共存させることができる。   That is, the first and second resist patterns are patterned independently. For this reason, in the same layer, it is possible to allow a fine line pattern in which a necessary margin cannot be obtained unless it is formed by slimming and a narrow space pattern in which a necessary margin cannot be obtained by slimming with a sufficient margin.

さらに、従来は微細レジストパターン形成後、ハードマスクに転写していたが、本実施形態のパターン形成方法によりハードマスクが不要となり、工程数削減、コスト削減が行える。   Furthermore, in the past, the fine resist pattern was formed and transferred to the hard mask. However, the pattern forming method of the present embodiment eliminates the need for a hard mask, thereby reducing the number of steps and cost.

(第2の実施形態)
本発明の第2の実施形態に係るパターン形成方法を図9、図10を用いて説明する。
(Second Embodiment)
A pattern forming method according to the second embodiment of the present invention will be described with reference to FIGS.

ハードマスクの代わりにレジストパターンを使用する方法は第1の実施形態で説明した場合に限定されるものではなく、他のパターンにも適用可能であり、本実施形態のパターン形成方法においては、例えば1回の露光では形成できないパターンを倍周期パターンを周期分ずらして2回形成することで形成する。   The method of using a resist pattern instead of a hard mask is not limited to the case described in the first embodiment, and can be applied to other patterns. In the pattern forming method of this embodiment, for example, A pattern that cannot be formed by one exposure is formed by shifting the double period pattern by a period and forming it twice.

即ち、1回では形成できない微細ピッチのL&Sパターンを形成するために、所望ピッチの倍の周期の1:3のL&Sレジストパターンを形成した後、所望ピッチ分ずらして1:3のL&Sレジストパターンを形成して最終的に倍周期のパターンを形成する方法である。   That is, in order to form an L & S pattern having a fine pitch that cannot be formed once, a 1: 3 L & S resist pattern having a period twice the desired pitch is formed, and then the 1: 3 L & S resist pattern is shifted by the desired pitch. In this method, a double period pattern is finally formed.

1:3のL&Sレジストパターンを最初から形成するのに比べて、1:3のL&Sパターンよりライン幅の大きいL&Sパターンの方がリソグラフィー工程におけるプロセスウィンドウを広くすることができる。このため、はじめに1:3のL&Sパターンよりライン幅を太めに形成した後、アッシングして1:3のL&Sパターンを形成する。   Compared to forming the 1: 3 L & S resist pattern from the beginning, the process window in the lithography process can be wider in the L & S pattern having a larger line width than in the 1: 3 L & S pattern. For this reason, the line width is first formed wider than the 1: 3 L & S pattern, and then ashing is performed to form the 1: 3 L & S pattern.

具体的には例えば、以下に32nm1:1のL&Sパターンを形成する場合で説明すると、第1のレジストパターンは128nmピッチのL&Sパターンである。例えば、照明条件をNA=1.0の四重極照明で、開き角35度、インナーσ=0.68、アウターσ=0.85、アジミューサル(azimuthal)偏光照明とした場合の露光量余裕度を、ライン幅を変えて求めた結果を述べる。   Specifically, for example, in the case where a 32 nm 1: 1 L & S pattern is formed below, the first resist pattern is a 128 nm pitch L & S pattern. For example, the exposure margin when the illumination condition is quadrupole illumination with NA = 1.0, the opening angle is 35 degrees, the inner σ = 0.68, the outer σ = 0.85, and the azimuthal polarized light illumination. The results obtained by changing the line width are described below.

ここで、焦点深度は300nm以上とれるため、以下では露光量余裕度で議論する。はじめから1:3のL&Sパターンを形成した場合には、寸法トレランスを所望寸法の10%、すなわち3.2nmとすると、露光量余裕度は3.8%であったが、露光量余裕度はライン幅を大きくするにつれて大きくなり、1:1のL&Sパターンを形成した場合には露光量余裕度は7.1%となる。このためリソ段階でのマージンを広げるためにはじめにライン幅が1:3より大きいL&Sを形成し、その後でスリミングして1:3のL&Sパターンを形成する。   Here, since the depth of focus can be set to 300 nm or more, the following discussion is based on the exposure amount margin. When a 1: 3 L & S pattern was formed from the beginning, when the dimensional tolerance was 10% of the desired dimension, that is, 3.2 nm, the exposure margin was 3.8%, but the exposure margin was As the line width increases, the exposure amount margin increases to 7.1% when a 1: 1 L & S pattern is formed. Therefore, in order to widen the margin in the litho stage, an L & S having a line width greater than 1: 3 is first formed, and then slimming is performed to form a 1: 3 L & S pattern.

上述した微細ピッチのL&Sパターンを形成するに際して、ハードマスクを用いた従来のプロセスフローを比較のため図7に示す。第1の実施形態において図3および図4を用いて説明した従来のゲートおよびコンタクトフリンジの形成の例と基本的には同様のプロセスフローである。   FIG. 7 shows a conventional process flow using a hard mask when forming the above-mentioned fine pitch L & S pattern. The process flow is basically the same as the conventional example of forming the gate and contact fringe described with reference to FIGS. 3 and 4 in the first embodiment.

図8のフローチャートと共に説明すると、ステップS801でハードマスク材71成膜(図7(a))、ステップS802で第1のレジストパターン72を形成(図7(b))、ステップS803で第1のレジストパターン72をスリミング(図7(c))、ステップS804でハードマスク材71を加工、ステップS805で第1のレジストパターン72を剥離(図7(d))、ステップS806で第2のレジストパターン74を形成(図7(e))、ステップS807で第2のレジストパターン74をスリミング(図7(f))、ステップS808で第2のレジストパターン74とハードマスク73をマスクとして被加工膜70をエッチング、ステップS809で第2のレジストパターン74の剥離、ステップS810でハードマスク73の剥離をすることにより被加工膜の所望のパターン75が得られた(図7(g))。   8A and 8B, the hard mask material 71 is formed in step S801 (FIG. 7A), the first resist pattern 72 is formed in step S802 (FIG. 7B), and the first resist is formed in step S803. The resist pattern 72 is slimmed (FIG. 7C), the hard mask material 71 is processed in step S804, the first resist pattern 72 is peeled off in step S805 (FIG. 7D), and the second resist pattern in step S806. 74 is formed (FIG. 7E), the second resist pattern 74 is slimmed in step S807 (FIG. 7F), and the processed film 70 is masked using the second resist pattern 74 and the hard mask 73 in step S808. Etching, peeling of the second resist pattern 74 in step S809, and hard mask 7 in step S810 Desired pattern 75 of the film to be processed by the peeling were obtained (FIG. 7 (g)).

図3および図4を用いて説明したゲートおよびコンタクトフリンジの形成の場合と異なるのは、第2のレジストパターン74は第1のレジストパターン72(L&Sパターン)を64nm横にずらしたパターンであることが挙げられる。さらに、第2のレジストパターンもはじめに32nmより大きいラインとして形成しておき、その後でアッシングによるスリミングを行って32nmのラインとするところも異なる。   The difference from the gate and contact fringe formation described with reference to FIGS. 3 and 4 is that the second resist pattern 74 is a pattern in which the first resist pattern 72 (L & S pattern) is laterally shifted by 64 nm. Is mentioned. Further, the second resist pattern is also first formed as a line larger than 32 nm, and after that, slimming by ashing is performed to obtain a line of 32 nm.

上記パターンを形成するに際して、ハードマスクの代わりにレジストパターンを使用した本実施形態に係るプロセスフローを、図9の上面図及び図10のフローチャートを用いて以下に説明する。   A process flow according to this embodiment using a resist pattern instead of a hard mask when forming the pattern will be described below with reference to a top view of FIG. 9 and a flowchart of FIG.

本実施形態においては、第1のレジストパターン、第2のレジストパターンともに32nmより大きいラインを形成する。ただし、第2のレジストパターンがスペース部にできるようにする必要があるため、図9(a)に示すように、第1のレジストパターン91のライン幅を55nmとして、被加工膜90の上に形成する(図10のステップS1001)。   In the present embodiment, both the first resist pattern and the second resist pattern form lines larger than 32 nm. However, since it is necessary to allow the second resist pattern to be a space portion, the line width of the first resist pattern 91 is set to 55 nm on the film to be processed 90 as shown in FIG. It forms (step S1001 of FIG. 10).

この後の工程である不溶化処理および第2のレジストパターンのパターニングによって、第1のレジストパターン91の寸法が変化する場合は、ステップS1001において第1のレジストパターン91の寸法変化量を考慮してパターニングを行う。   When the dimension of the first resist pattern 91 is changed by the insolubilization process and the patterning of the second resist pattern, which are subsequent processes, the patterning is performed in consideration of the dimensional change amount of the first resist pattern 91 in step S1001. I do.

続いて、第1のレジストパターン91の不溶化処理を行い(ステップS1002)、さらに図9(b)に示すように、第2のレジストパターン92を形成する(ステップS1003)。この後、図9(c)に示すように、第1のレジストパターン91と第2のレジストパターン92に対して一括してアッシングによるスリミングを行った(ステップS1004)。   Subsequently, insolubilization processing of the first resist pattern 91 is performed (step S1002), and as shown in FIG. 9B, a second resist pattern 92 is formed (step S1003). Thereafter, as shown in FIG. 9C, the first resist pattern 91 and the second resist pattern 92 are collectively slimmed by ashing (step S1004).

その後、第1のレジストパターン91と第2のレジストパターン92をマスクとして被加工膜90をエッチングし(ステップS1005)、最後に第1のレジストパターン91と第2のレジストパターン92を剥離して(ステップS1006)、図9(d)に示すような被加工膜の所望のL&Sパターン93が形成される。   Thereafter, the film 90 to be processed is etched using the first resist pattern 91 and the second resist pattern 92 as a mask (step S1005), and finally the first resist pattern 91 and the second resist pattern 92 are peeled ( Step S1006), a desired L & S pattern 93 of the film to be processed as shown in FIG. 9D is formed.

このような微細ピッチのL&Sパターンを形成するために、従来においてはハードマスクを使用しているため、工程数が多く、コストがかかってしまうという問題点があった。しかし本実施形態のようにハードマスクを使用する代わりにレジストを用いることでレジスト不溶化工程は増えるものの、ハードマスクの成膜、加工、剥離工程、第1のレジストパターンの剥離工程が省略でき、さらにアッシングによるスリミングの工程も1工程減らせる。このように工程数の削減ができるので、コストの削減が可能となる。   In order to form such a fine pitch L & S pattern, conventionally, a hard mask is used, so that there is a problem that the number of steps is large and the cost is increased. However, although the resist insolubilization process is increased by using a resist instead of using a hard mask as in this embodiment, the hard mask film formation, processing, peeling process, and the first resist pattern peeling process can be omitted. The slimming process by ashing can be reduced by one process. Since the number of steps can be reduced in this way, the cost can be reduced.

ハードマスクを使用する代わりにレジストを用いる本実施形態のプロセスフローは、ゲートおよびコンタクトフリンジを形成した第1の実施形態の図6と同様に行うことも可能である。即ち、ステップS1001とS1002の間に第1のレジストパターン91のスリミングを行い、第2のレジストパターン92は当初から所望の寸法パターンで形成してステップS1004は省いた工程順序で実行することも可能である。   The process flow of this embodiment using a resist instead of using a hard mask can be performed in the same manner as in FIG. 6 of the first embodiment in which a gate and a contact fringe are formed. That is, the first resist pattern 91 can be slimmed between steps S1001 and S1002, the second resist pattern 92 can be formed with a desired dimension pattern from the beginning, and step S1004 can be executed in the omitted process order. It is.

この場合には、第1のレジストパターン91(L&Sパターン)のリソグラフィー工程のおけるプロセスウィンドウは図9の場合よりも広くできるが、第2のレジストパターン92(L&Sパターン)のリソグラフィー工程におけるプロセスウィンドウは狭くなる。また、スリミング(アッシング)回数は本実施形態と同じである。しかしこの場合にも、従来に比べて工程数及びコスト削減を行うことができる。   In this case, the process window in the lithography process of the first resist pattern 91 (L & S pattern) can be wider than in the case of FIG. 9, but the process window in the lithography process of the second resist pattern 92 (L & S pattern) is Narrow. Further, the number of times of slimming (ashing) is the same as in this embodiment. However, also in this case, the number of steps and cost can be reduced as compared with the conventional case.

(第3の実施形態)
本発明の第3の実施形態に係るパターン形成方法を図11及び図12を用いて説明する。
(Third embodiment)
A pattern forming method according to the third embodiment of the present invention will be described with reference to FIGS.

本実施形態のパターン形成方法においては、レジストパターンの下に下層反射防止膜(BARC:Bottom Anti-Reflection Coating)が形成される。この場合においてハードマスクの代わりにレジストパターンを2層重ねることによって、工程数及びコストの削減を図る例について述べる。   In the pattern forming method of this embodiment, a lower layer anti-reflection coating (BARC: Bottom Anti-Reflection Coating) is formed under the resist pattern. In this case, an example will be described in which the number of steps and cost are reduced by overlapping two resist patterns instead of a hard mask.

本実施形態に係るパターン形成方法の工程断面図を図11にフローチャートを図12に示す。   FIG. 11 is a process sectional view of the pattern forming method according to the present embodiment, and FIG.

まず、図11(a)に示すように、例えば、poly-Si(ポリシリコン)等である被加工膜110の上に、第1の反射防止膜111(BARC)を塗布する(図12のステップS1201)。ここで用いる下層反射防止膜(BARC)としては、例えば、有機BARCであるARC29a(日産化学製)を膜厚85nmで用いる。   First, as shown in FIG. 11A, a first antireflection film 111 (BARC) is applied on a film to be processed 110 such as poly-Si (polysilicon) (step of FIG. 12). S1201). As the lower antireflection film (BARC) used here, for example, ARC29a (manufactured by Nissan Chemical Industries), which is an organic BARC, is used with a film thickness of 85 nm.

次に、図11(b)に示すように、第1のレジストパターン112を形成する(ステップS1202)。   Next, as shown in FIG. 11B, a first resist pattern 112 is formed (step S1202).

さらに、第1のレジストパターン112をスリミングし(ステップS1203)、図11(c)に示すように、スリミング後の第1のレジストパターン112をマスクとして第1の反射防止膜111を加工する(ステップS1204)。   Further, the first resist pattern 112 is slimmed (step S1203), and as shown in FIG. 11C, the first antireflection film 111 is processed using the slimmed first resist pattern 112 as a mask (step S1203). S1204).

その後、第1のレジストパターン112に対して、第1の実施形態で説明した方法等により不溶化処理を行い(ステップS1205)、図11(d)に示すように、その上から第2の反射防止膜113(BARC)を塗布する(ステップS1206)。なお、上記レジストの不溶化処理においては、第1の反射防止膜111も同時に不溶化してもよい。   Thereafter, the first resist pattern 112 is insolubilized by the method described in the first embodiment or the like (step S1205), and as shown in FIG. A film 113 (BARC) is applied (step S1206). In the resist insolubilization process, the first antireflection film 111 may also be insolubilized at the same time.

さらにその上から、図11(e)に示すように、第2のレジストパターン114を形成する(ステップS1207)。そして、図11(f)に示すように、第2のレジストパターン114をマスクとして第2の反射防止膜113を加工する(ステップS1208)。   Furthermore, as shown in FIG. 11E, a second resist pattern 114 is formed (step S1207). Then, as shown in FIG. 11F, the second antireflection film 113 is processed using the second resist pattern 114 as a mask (step S1208).

その後、図11(f)に示される、第1のレジストパターン112または第1の反射防止膜111、及び第2のレジストパターン114または第2の反射防止膜113をマスクとして被加工膜110を加工し(ステップS1209)、最後にレジスト及び反射防止膜を剥離する(ステップS1210)。   Thereafter, the processing target film 110 is processed using the first resist pattern 112 or the first antireflection film 111 and the second resist pattern 114 or the second antireflection film 113 as a mask, as shown in FIG. Finally, the resist and the antireflection film are peeled off (step S1210).

これにより、被加工膜110の所望のパターン、例えば第1の実施形態において形成したコンタクトフリンジやゲートパターンを得ることができる。   Thereby, a desired pattern of the film 110 to be processed, for example, a contact fringe or a gate pattern formed in the first embodiment can be obtained.

これに対して、従来のハードマスクを使用した場合のフローチャートを図13に示す。   In contrast, FIG. 13 shows a flowchart when a conventional hard mask is used.

反射防止膜(BARC)を形成することにより、両者共に、反射防止膜塗布、反射防止膜エッチング工程が増加し、さらにはレジスト除去に加えて反射防止膜剥離工程が必要となる。しかし、本実施形態の図12に示すフローチャートと図13を比較すると、この場合でも、2層のレジストパターンを使用することによりハードマスクを使用した場合に比べて3工程減らすことができることがわかる。即ち、ハードマスクを使用した場合と同等のパターン形成ができると同時に、工程数及びコストの削減が可能となる。   By forming the anti-reflection film (BARC), both of the anti-reflection film coating and anti-reflection film etching processes increase, and further, an anti-reflection film peeling process is required in addition to the resist removal. However, comparing the flowchart shown in FIG. 12 of this embodiment with FIG. 13, it can be seen that even in this case, the number of steps can be reduced by using two layers of resist patterns as compared with the case of using a hard mask. That is, it is possible to form a pattern equivalent to the case where a hard mask is used, and at the same time to reduce the number of processes and the cost.

本実施形態においては、反射防止膜(BARC)を第1のレジストパターン112用、第2のレジストパターン114用と2回形成している。ハードマスクを使用する従来の場合に比べれば、レジストを2層重ねる本実施形態のパターン形成方法により工程数が削減されるが、それでも工程数が非常に多い。   In the present embodiment, an antireflection film (BARC) is formed twice for the first resist pattern 112 and for the second resist pattern 114. Compared to the conventional case of using a hard mask, the number of steps is reduced by the pattern forming method of this embodiment in which two layers of resist are stacked, but the number of steps is still very large.

これを削減するひとつの方法としては、現像液に可溶な現像液可溶性BARCを使用することがある。具体的には、AZKrFE01(AZ社製)、NCA800(日産化学製)、IMBARC10−7(Brewer Science製)等の現像液可溶性BARCを使用することが可能である。   One way to reduce this is to use a developer soluble BARC that is soluble in the developer. Specifically, it is possible to use developer-soluble BARC such as AZKrFE01 (manufactured by AZ), NCA800 (manufactured by Nissan Chemical), IMBARC10-7 (manufactured by Brewer Science).

現像液可溶性BARCを上記実施形態における反射防止膜として使用することにより、レジスト現像時に、レジストが可溶部分の反射防止膜は現像液に溶解するようにし、レジストが不溶部分の反射防止膜は現像液に不溶とするようにできる。これにより、レジストパターンの形成時にレジストパターンのある場所のみ反射防止膜を残し、それ以外の反射防止膜を除去してしまうことができるので、図12のステップS1204、S1208の反射防止膜の加工(エッチング)工程を削減することができる。   By using the developer-soluble BARC as the antireflection film in the above-described embodiment, at the time of resist development, the antireflection film in which the resist is soluble is dissolved in the developer, and the antireflection film in which the resist is insoluble is developed. It can be made insoluble in the liquid. As a result, when the resist pattern is formed, it is possible to leave the antireflection film only at a place where the resist pattern is present and to remove the other antireflection film. Therefore, the processing of the antireflection film in steps S1204 and S1208 in FIG. Etching) process can be reduced.

(第4の実施形態)
本発明の第4の実施形態に係るパターン形成方法を図14及び図15を用いて説明する。
(Fourth embodiment)
A pattern forming method according to the fourth embodiment of the present invention will be described with reference to FIGS.

本実施形態のパターン形成方法においては、第3の実施形態に係るパターン形成方法よりもさらに工程数を削減するために、第1のレジストパターンの形成に使用した下層反射防止膜(BARC)を、第2のレジストパターン形成の際にもそのまま使用する。レジスト不溶化処理における下層反射防止膜の光学定数の変化量が十分小さければ、第1、第2のレジストパターンともに共通の下層反射防止膜を使用することができる。   In the pattern forming method of the present embodiment, in order to reduce the number of steps further than the pattern forming method according to the third embodiment, the lower antireflection film (BARC) used for forming the first resist pattern, It is also used as it is when forming the second resist pattern. If the change amount of the optical constant of the lower antireflection film in the resist insolubilization treatment is sufficiently small, the common lower antireflection film can be used for both the first and second resist patterns.

本実施形態に係るパターン形成方法の工程断面図を図14にフローチャートを図15に示す。   FIG. 14 is a process sectional view of the pattern forming method according to the present embodiment, and FIG.

まず、図14(a)に示すように、例えば、poly-Si(ポリシリコン)等である被加工膜140の上に、350nmの塗布型カーボンからなる透過率調整層141、45nmのスピンオングラスからなる位相調整層142を順次形成する(図15のステップS1501)。   First, as shown in FIG. 14A, a transmittance adjusting layer 141 made of 350 nm coating type carbon on a film to be processed 140 made of, for example, poly-Si (polysilicon) or the like, from a spin-on glass of 45 nm. The phase adjustment layers 142 are sequentially formed (step S1501 in FIG. 15).

この透過率調整層141と位相調整層142からなる下層反射防止膜(BARC)を共通の反射防止膜として、第1のレジストパターン143形成(ステップS1502)、スリミング(ステップS1503)、レジスト不溶化処理(ステップS1504)、第2のレジストパターン144形成(ステップS1505)と、図14(b)に示すように2層レジストパターンを形成する。なお、上記レジストの不溶化処理は第1の実施形態で説明した方法等により実行されるが、反射防止膜141、142も同時に不溶化してもよい。   Using the lower antireflection film (BARC) composed of the transmittance adjustment layer 141 and the phase adjustment layer 142 as a common antireflection film, the first resist pattern 143 is formed (step S1502), slimming (step S1503), and resist insolubilization treatment ( In step S1504), a second resist pattern 144 is formed (step S1505), and a two-layer resist pattern is formed as shown in FIG. 14B. The resist insolubilization process is performed by the method described in the first embodiment, but the antireflection films 141 and 142 may be insolubilized at the same time.

そして、この第1のレジストパターン143及び第2のレジストパターン144をマスクに、スピンオングラス(位相調整層)142、スピンオングラス142をマスクに塗布型カーボン(透過率調整層)141と順次反射防止膜を加工する(ステップS1506)。   Then, using the first resist pattern 143 and the second resist pattern 144 as a mask, a spin-on glass (phase adjustment layer) 142, and using the spin-on glass 142 as a mask, a coating type carbon (transmittance adjustment layer) 141 and an antireflection film sequentially. Is processed (step S1506).

さらに、上記のように加工された塗布型カーボンパターン141をマスクに150nm厚の被加工膜140(poly-Si)を加工する(ステップS1507)。   Further, the film to be processed 140 (poly-Si) having a thickness of 150 nm is processed using the coating type carbon pattern 141 processed as described above as a mask (step S1507).

最後に、レジスト及び反射防止膜を全て剥離する(ステップS1508)。   Finally, the resist and the antireflection film are all removed (step S1508).

これにより、図1に示した所望寸法をもつフリンジつきラインのpoly-Siパターンを形成することができた。   As a result, a fringed line poly-Si pattern having the desired dimensions shown in FIG. 1 could be formed.

以上のパターン形成方法により、第3の実施形態に係る図12に示したパターン形成方法よりも、工程数が削減でき、その結果コストの削減が可能となる。   With the above pattern forming method, the number of steps can be reduced as compared with the pattern forming method shown in FIG. 12 according to the third embodiment, and as a result, the cost can be reduced.

なお、本実施形態においては、透過率調整層と位相調整層からなる2層の反射防止膜(BARC)を用いたが、単層の有機BARCを第1、第2のレジストパターン共通の反射防止膜として使用することも可能である。この場合には、被加工膜140を加工する際に、まだ第1のレジストパターン143及び第2のレジストパターン144が残存しているのが普通であり、ステップS1507においては第1のレジストパターン143、第2のレジストパターン144及び反射防止膜が被加工膜のマスクとなる。   In this embodiment, a two-layer antireflection film (BARC) composed of a transmittance adjustment layer and a phase adjustment layer is used. However, a single layer organic BARC is used for antireflection common to the first and second resist patterns. It can also be used as a membrane. In this case, it is normal that the first resist pattern 143 and the second resist pattern 144 still remain when the film to be processed 140 is processed. In step S1507, the first resist pattern 143 is left. The second resist pattern 144 and the antireflection film serve as a mask for the film to be processed.

単層であるか2層であるかによらず反射防止膜を2つのレジストパターンに対して共通に用いることにより、図12における、スリミング(ステップS1203)後の第1の反射防止膜の加工(エッチング)工程(ステップS1204)、及び第2の反射防止膜の塗布工程(ステップS1206)がなくなるため、工程数の削減が可能となる。   Regardless of whether it is a single layer or two layers, the antireflection film is used in common for the two resist patterns, thereby processing the first antireflection film after slimming (step S1203) in FIG. Since the etching process (step S1204) and the second antireflection film coating process (step S1206) are eliminated, the number of processes can be reduced.

さらに反射防止膜を共通に用いることにより、下層反射防止膜(BARC)が位相調整層と透過率調整層からなる3層レジストプロセスにおいては、段差を低減する効果が顕著である。下層反射防止膜が位相調整層と透過率調整層からなる場合は、位相調整層及び透過率調整層が共に薄いことが本来望ましいが、透過率調整層は被加工膜加工時のマスクとなるため、透過率調整層と被加工膜の選択比が低い場合には厚くする必要がある。   Further, by using the antireflection film in common, the effect of reducing the step is remarkable in the three-layer resist process in which the lower antireflection film (BARC) is composed of the phase adjustment layer and the transmittance adjustment layer. When the lower antireflection film is composed of a phase adjustment layer and a transmittance adjustment layer, it is originally desirable that both the phase adjustment layer and the transmittance adjustment layer are thin, but the transmittance adjustment layer serves as a mask when processing a film to be processed. When the selectivity ratio between the transmittance adjusting layer and the film to be processed is low, it is necessary to increase the thickness.

従って、反射防止膜をレジストパターン毎に設ける第3の実施形態の場合、図11(f)からわかるように、2層になった第2の反射防止膜113の上に第2のレジストパターン114を形成すると、段差が特に大きくなってしまう。   Therefore, in the case of the third embodiment in which the antireflection film is provided for each resist pattern, as can be seen from FIG. 11F, the second resist pattern 114 is formed on the second antireflection film 113 having two layers. If formed, the step becomes particularly large.

しかし、本実施形態のように第1及び第2のレジストパターンに共通の反射防止膜(BARC)を用いた場合には、図14(b)に示されるようにBARC起因の段差は生じず、大きなフォーカスマージンを必要としない。   However, when a common antireflection film (BARC) is used for the first and second resist patterns as in this embodiment, the step due to BARC does not occur as shown in FIG. Does not require a large focus margin.

上記実施形態においてはゲート材料である被加工膜として、例えばpoly-Siを例にとって説明した。しかしゲートの材料はpoly-Siに限定されるものではなく、そのほかの材料でも可能である。   In the embodiment described above, for example, poly-Si has been described as an example of a film to be processed which is a gate material. However, the material of the gate is not limited to poly-Si, and other materials are possible.

また、上記実施形態においてはエッチング時の加工変換差はないものとして説明したが、プロセスにより加工変換差を考慮に入れて、レジストの仕上がり寸法を調整してよいことは言うまでもない。   In the above-described embodiment, it has been described that there is no processing conversion difference at the time of etching. However, it is needless to say that the finished dimension of the resist may be adjusted by taking the processing conversion difference into account.

上記第1、第3、第4の実施形態においては被加工膜からなるゲートレイヤーにおいてラインパターンとコンタクトフリンジパターンを形成する場合を例にとって説明した。しかしパターンはこれに限定されるものではない。   In the first, third, and fourth embodiments, the case where the line pattern and the contact fringe pattern are formed in the gate layer made of the film to be processed has been described as an example. However, the pattern is not limited to this.

リソグラフィーによるパターニングでは十分なマージンがとれず、スリミングにより形成しなければならない微細パターンと、スリミングを行うと形成不可能な狭スペースパターンやスリミング分を考慮してパターニングすると必要マージンが取れなくなってしまうパターンが共存している場合に、上記実施形態は適応可能である。   Lithographic patterning cannot provide a sufficient margin, and a fine pattern that must be formed by slimming, and a narrow space pattern that cannot be formed by slimming, or a pattern that does not allow the necessary margin when patterned in consideration of slimming In the case where coexists, the above embodiment can be applied.

即ち、まず、第1のレジストパターンとしてスリミングにより形成しなければならない微細パターンを含むように、第2のレジストパターンとしてスリミングを行うと形成不可能な狭スペースパターンやスリミング分を考慮してパターニングすると必要マージンが取れなくなってしまうパターンを含むようにパターンを振り分ける。   That is, first, in order to include a fine pattern that must be formed by slimming as the first resist pattern, patterning is performed in consideration of a narrow space pattern and slimming that cannot be formed by slimming as the second resist pattern. The pattern is distributed so as to include a pattern in which a necessary margin cannot be obtained.

次に、第1のパターンと第2のパターンを別々に形成し、第1のレジストパターン形成後に第1のレジストパターンのみをスリミングする。これにより、各レジストパターンごとに最大のマージンがとれるような条件を選択でき、両パターンともに十分なマージンをもって形成できる。それと同時に、ハードマスクを使用した従来のパターン形成方法と比べて工程数及びコストの削減を図ることができる。   Next, the first pattern and the second pattern are formed separately, and only the first resist pattern is slimmed after the first resist pattern is formed. As a result, it is possible to select conditions that allow the maximum margin for each resist pattern, and both patterns can be formed with a sufficient margin. At the same time, the number of steps and cost can be reduced as compared with the conventional pattern forming method using a hard mask.

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. The above-described embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and the effect described in the column of the effect of the invention Can be extracted as an invention. Furthermore, constituent elements over different embodiments may be appropriately combined.

本発明の実施形態に係るパターン形成方法で最終的に形成するラインパターンとコンタクトフリンジを示す図。The figure which shows the line pattern and contact fringe finally formed with the pattern formation method which concerns on embodiment of this invention. 図1のパターンをスリミングにより形成する場合にスリミング前に形成するパターンを示す図。The figure which shows the pattern formed before slimming, when forming the pattern of FIG. 1 by slimming. ハードマスクを使用した従来のパターン形成方法を示す上面図。The top view which shows the conventional pattern formation method using a hard mask. 図3に示した従来のパターン形成方法を示すフローチャート。4 is a flowchart showing a conventional pattern forming method shown in FIG. 3. 本発明の第1の実施形態に係るパターン形成方法を示す上面図。1 is a top view showing a pattern forming method according to a first embodiment of the present invention. 本発明の第1の実施形態に係るパターン形成方法を示すフローチャート。3 is a flowchart showing a pattern forming method according to the first embodiment of the present invention. ハードマスクを使用した従来のパターン形成方法を示す上面図。The top view which shows the conventional pattern formation method using a hard mask. 図7に示した従来のパターン形成方法を示すフローチャート。The flowchart which shows the conventional pattern formation method shown in FIG. 本発明の第2の実施形態に係るパターン形成方法を示す上面図。The top view which shows the pattern formation method which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係るパターン形成方法を示すフローチャート。9 is a flowchart showing a pattern forming method according to a second embodiment of the present invention. 本発明の第3の実施形態に係るパターン形成方法を示す断面図。Sectional drawing which shows the pattern formation method which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係るパターン形成方法を示すフローチャート。9 is a flowchart showing a pattern forming method according to a third embodiment of the present invention. 従来のパターン形成方法を示すフローチャート。The flowchart which shows the conventional pattern formation method. 本発明の第4の実施形態に係るパターン形成方法を示す断面図。Sectional drawing which shows the pattern formation method which concerns on the 4th Embodiment of this invention. 本発明の第4の実施形態に係るパターン形成方法を示すフローチャート。9 is a flowchart showing a pattern forming method according to a fourth embodiment of the present invention.

符号の説明Explanation of symbols

10…ラインパターン、11、12…コンタクトフリンジ、
30、50、70、90、110、140…被加工膜、31、71…ハードマスク材、
32、51、72、91、112、143…第1のレジストパターン、
33、73…ハードマスク、
34、52、74、92、114、144…第2のレジストパターン、
35…所望のパターン、53…フリンジつきゲートパターン、93…L&Sパターン、
111…第1の反射防止膜、113…第2の反射防止膜、141…透過率調整層、
142…位相調整層。
10 ... Line pattern, 11, 12 ... Contact fringe,
30, 50, 70, 90, 110, 140 ... film to be processed, 31, 71 ... hard mask material,
32, 51, 72, 91, 112, 143... First resist pattern,
33, 73 ... hard mask,
34, 52, 74, 92, 114, 144 ... second resist pattern,
35 ... desired pattern, 53 ... gate pattern with fringe, 93 ... L & S pattern,
111 ... 1st antireflection film, 113 ... 2nd antireflection film, 141 ... Transmittance adjustment layer,
142: Phase adjustment layer.

Claims (4)

被加工膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記不溶化された前記第1のレジストパターン上、及び前記被加工膜上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。
Forming a first resist pattern on the film to be processed , including a pattern that cannot be obtained by lithography patterning unless it is formed by slimming ;
Slimming the first resist pattern;
A step of insolubilizing the first resist pattern so as not to dissolve after the slimming step;
A second pattern including a pattern that cannot be formed in consideration of slimming, or a pattern in which a necessary margin cannot be obtained when slimming is performed on at least one of the insolubilized first resist pattern and the film to be processed. Forming a resist pattern of
And a step of processing the film to be processed using the first resist pattern and the second resist pattern as a mask.
被加工膜上に、第1の下層反射防止膜を形成する工程と、
前記第1の下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングされた前記第1のレジストパターンをマスクとして、前記第1の下層反射防止膜を加工する工程と、
前記スリミングされた前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記不溶化後に、前記第1のレジストパターン、及び前記被加工膜の上に、第2の下層反射防止膜を形成する工程と、
前記第2の下層反射防止膜上に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをマスクに、前記第2の下層反射防止膜を加工する工程と、
前記第1のレジストパターンまたは前記第1の下層反射防止膜、及び前記第2のレジストパターンまたは加工後の前記第2の下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。
Forming a first lower antireflection film on the film to be processed;
Forming a first resist pattern including a pattern on the first underlayer antireflection film including a pattern that cannot be obtained by lithography patterning unless it is formed by slimming ;
Slimming the first resist pattern;
Processing the first lower antireflection film using the slimmed first resist pattern as a mask;
Insolubilizing the slimmed first resist pattern so as not to dissolve;
Forming a second lower antireflection film on the first resist pattern and the film to be processed after the insolubilization;
Forming a second resist pattern on the second lower antireflection film , including a pattern that cannot be formed in consideration of slimming, and a pattern that cannot take a necessary margin when slimming is performed ;
Using the second resist pattern as a mask, processing the second lower antireflection film,
Processing the film to be processed using the first resist pattern or the first lower antireflection film and the second resist pattern or the processed second lower antireflection film as a mask. The pattern formation method characterized by the above-mentioned.
被加工膜上に、下層反射防止膜を形成する工程と、
前記下層反射防止膜上に、スリミングにより形成しないとリソグラフィーによるパターニングでは必要なマージンがとれないパターンを含む第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをスリミングする工程と、
前記スリミングする工程の後に、前記第1のレジストパターンが溶解しないように不溶化する工程と、
前記下層反射防止膜上、及び前記不溶化後の前記第1のレジストパターン上の少なくともいずれか一方に、スリミング分を考慮すると形成できないパターンや、スリミングを行うと必要なマージンがとれないパターンを含む第2のレジストパターンを形成する工程と、
前記第1のレジストパターン及び第2のレジストパターンをマスクとして、前記下層反射防止膜を加工する工程と、
前記第1のレジストパターン、前記第2のレジストパターン、或いは加工された前記下層反射防止膜をマスクとして、前記被加工膜を加工する工程と
を含むことを特徴とするパターン形成方法。
Forming a lower antireflection film on the work film;
Forming a first resist pattern including a pattern on the lower antireflection film including a pattern that cannot be obtained by lithography patterning unless it is formed by slimming ;
Slimming the first resist pattern;
A step of insolubilizing the first resist pattern so as not to dissolve after the slimming step;
A pattern including a pattern that cannot be formed in consideration of slimming and a pattern in which a necessary margin cannot be obtained when slimming is performed on at least one of the lower antireflection film and the insolubilized first resist pattern. Forming a resist pattern of 2;
Processing the lower antireflection film using the first resist pattern and the second resist pattern as a mask;
And a step of processing the film to be processed using the first resist pattern, the second resist pattern, or the processed lower antireflection film as a mask.
前記不溶化処理工程は、イオン注入とベーキングのうちの1つにより行われることを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。The pattern forming method according to claim 1, wherein the insolubilization process is performed by one of ion implantation and baking.
JP2007154483A 2007-06-11 2007-06-11 Pattern formation method Expired - Fee Related JP4560066B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007154483A JP4560066B2 (en) 2007-06-11 2007-06-11 Pattern formation method
US12/136,368 US20090011370A1 (en) 2007-06-11 2008-06-10 Pattern forming method using two layers of resist patterns stacked one on top of the other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007154483A JP4560066B2 (en) 2007-06-11 2007-06-11 Pattern formation method

Publications (2)

Publication Number Publication Date
JP2008306143A JP2008306143A (en) 2008-12-18
JP4560066B2 true JP4560066B2 (en) 2010-10-13

Family

ID=40234554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154483A Expired - Fee Related JP4560066B2 (en) 2007-06-11 2007-06-11 Pattern formation method

Country Status (1)

Country Link
JP (1) JP4560066B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951722B2 (en) * 2007-08-08 2011-05-31 Xilinx, Inc. Double exposure semiconductor process for improved process margin
JP2010161162A (en) * 2009-01-07 2010-07-22 Tokyo Electron Ltd Fine pattern forming method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (en) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd Pattern forming method
JPH08190203A (en) * 1994-07-14 1996-07-23 Hyundai Electron Ind Co Ltd Formation of resist pattern
JP2002055432A (en) * 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd Photomask device and pattern forming method
JP2002359352A (en) * 2001-03-29 2002-12-13 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2005197349A (en) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc Fine patterning method and fabrication process of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (en) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd Pattern forming method
JPH08190203A (en) * 1994-07-14 1996-07-23 Hyundai Electron Ind Co Ltd Formation of resist pattern
JP2002055432A (en) * 2000-08-10 2002-02-20 Matsushita Electric Ind Co Ltd Photomask device and pattern forming method
JP2002359352A (en) * 2001-03-29 2002-12-13 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2005197349A (en) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc Fine patterning method and fabrication process of semiconductor device

Also Published As

Publication number Publication date
JP2008306143A (en) 2008-12-18

Similar Documents

Publication Publication Date Title
US9831117B2 (en) Self-aligned double spacer patterning process
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US7883836B2 (en) Method for forming fine pattern with a double exposure technology
US8309463B2 (en) Method for forming fine pattern in semiconductor device
TWI493626B (en) Methods of minimizing etch undercut and providing clean metal liftoff
US7745339B2 (en) Method for forming fine pattern of semiconductor device
US8808971B2 (en) Method for forming fine patterns of semiconductor device
US7314810B2 (en) Method for forming fine pattern of semiconductor device
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
US7651950B2 (en) Method for forming a pattern of a semiconductor device
US9437541B2 (en) Patterning approach to reduce via to via minimum spacing
US6509137B1 (en) Multilayer photoresist process in photolithography
US10734284B2 (en) Method of self-aligned double patterning
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP4560066B2 (en) Pattern formation method
KR101096270B1 (en) Method of fabricating fine pattern in semiconductor device using spacer patterning
KR100870264B1 (en) Method of forming a micro pattern in a semiconductor device
US20080061338A1 (en) Method for Processing a Structure of a Semiconductor Component, and Structure in a Semiconductor Component
TWI443758B (en) Method of forming gate conductor structures
CN111146082B (en) Method for preparing head-to-head graph
JP6019966B2 (en) Pattern formation method
JP2010287861A (en) Method of manufacturing semiconductor device
JP6307851B2 (en) Stencil mask and manufacturing method thereof
KR101095060B1 (en) Method for Manufacturing Semiconductor Device
JP2009283674A (en) Method of manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees