JP4515568B2

JP4515568B2 - Control device for AC / DC converter

Info

Publication number: JP4515568B2
Application number: JP32602099A
Authority: JP
Inventors: 孝義佐野; 悟大田; 尚隆飯尾; 浩彰佐藤
Original assignee: Electric Power Development Co Ltd; Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Electric Power Development Co Ltd; Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 1999-11-16
Filing date: 1999-11-16
Publication date: 2010-08-04
Anticipated expiration: 2019-11-16
Also published as: JP2001145373A

Description

【０００１】
【発明の属する技術分野】
本発明は、電力系統の非同期連系のための直流送電システムや周波数変換システムに適用される交直変換装置の制御装置に関する。
【０００２】
【従来の技術】
この種、交直変換装置として、図８に示す、転流コンデンサを用いた直流送電システム又は周波数変換システムがある。すなわち、半導体スイッチング素子ブリッジの例としてサイリスタブリッジで構成された交直変換器１，２は、各々転流コンデンサ３，４を介して変換器用変圧器５，６の２次側に接続され、変換器用変圧器５，６の１次側は交流母線７，８に接続されている。また、交流母線７，８は各々背後の交流系統９１，９２と連系している。尚、交流母線７，８には、変換器が出力する高調波を吸収することを主目的としたフィルタ９３，９４が設置されている。
【０００３】
交直変換器１，２のうち一方は順変換器として、他方は逆変換器として動作するが、説明の便宜上、変換器１を順変換運転する順変換器として扱い、変換器２を逆変換運転する逆変換器として扱う。順変換器１は、交流電力を直流電力に変換して、直流リアクトル１０を介して逆変換器２に送り、逆変換器２は、印加された直流電力を交流電力に変換して交流母線８の背後の交流系統９２へ送っている。
【０００４】
かかる主回路構成の下で、本例の交直変換装置は、次のような制御系を有する。すなわち、交直変換器１及び２は、各々同じ構成の制御装置２１，２２及び制御装置２１，２２を制御する共通制御装置２３により制御されている。ここでは特に逆変換器２について説明する。まず検出系として、直流電流検出器１１により直流電流Ｉｄが検出され、また直流電圧検出器１２により直流電圧Ｖｄが検出される。交流電圧検出器３２により交流電圧Ｖａｃが検出され、制御装置２２に入力される。また、制御装置２２には、共通制御装置２３により電流指令値ＩｄPが与えられる。なお、交流電圧検出器３１は、交流母線７の交流電圧を検出し、制御装置２１に与える。
【０００５】
かかる構成の下で、変換器の起動に際しては、変換器１及び変換器２のサイリスタをゲートブロック（ＧＢ：ＯＮできない状態）した状態から、図９に示すように、一旦、順変換器１の同じ相に接続する上下のサイリスタ（ＵとＸ、又はＶとＹ、又はＷとＺ）をＯＮした状態にする。この状態をバイパスペア（ＢＰＰ）という。
【０００６】
バイパスペアＢＰＰは、長距離直流送電などでは変換器１，２の起動の際、順変換側と逆変換側の協調を取ることと、起動時の過電圧を防止するために行う。逆変換器においても同様な操作を行い、バイパスペア状態とする。
【０００７】
次に、順変換器１は、逆変換器２がバイパスペア状態に入ったのを確認して、デブロック（ＤＥＢ：サイリスタのゲートにＯＮ指令が入力され、サイリスタのアノードカソード間に順電圧がかかっている状態であれば、サイリスタが導通する状態）となる。逆変換運転する変換器では、順変換運転する変換器がデブロックしたことを確認して、同様にバイパスペア状態からデブロックする。
【０００８】
このように、一方の変換器が、他方の変換器がゲートブロックＧＢ状態からからバイパスペアＢＰＰ状態に入ったことを確認した後に、デブロックＤＥＢすることにより、順変換器１、逆変換器２の順に変換器が起動を完了する。
【０００９】
この場合、変換器１及び変換器２に与える制御角αは、順変換側では９０度近辺からスタートし、ゆっくりと進ませていくのに対し、逆変換側では同じく９０度付近からスタートし、ゆっくりと遅らせる。停止時においても、過電圧防止などの理由から、バイパスペアを介してからゲートブロックする。
【００１０】
このような機能は制御装置２１，２２に搭載されており、変換器の起動停止を制御している。具体的な制御シーケンスを図１０に示す。
【００１１】
図１０は図８の制御装置２２を説明するための図で、少なくとも、ＤＥＢ解除シーケンス部２２０、ＢＰＰ条件判定シーケンス部２２１、ＤＥＢ条件判定シーケンス部２２２、インターロック部２２３及びフリップフロップ２２４を有する。
【００１２】
図１０において、制御装置２２が起動指令を受信すると、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令が出力される。この指令により主回路がＢＰＰ状態となると、「自端ＢＰＰ状態」及び「相手端ＢＰＰ」信号がＤＥＢ条件判定シーケンス部２２２に入力され、ＤＥＢ指令を出力するための条件判定が行われる。順変換器の場合は、自端及び相手端のＢＰＰ状態信号をＤＥＢ条件とするが、逆変換器の場合は相手端のＤＥＢ状態をＤＥＢ条件として使用する。
【００１３】
ＤＥＢ指令を出力するための条件が成立し、インターロック部２２３をパスすれば、フリップフロップ２２４を通って主回路にＤＥＢ指令を出力する。インターロック部２２３は、デブロック信号をインターロックする。
【００１４】
これにより変換器は、バイパスペア状態からデブロック状態へ移行する。またＤＥＢ指令が出力された時点で、ＢＰＰ指令はオフされる。
【００１５】
一方、停止指令が入力された場合や、保護依頼などにより変換器を停止する場合には、ＤＥＢ解除シーケンス部２２０にて変換器の運転状態等を考慮し、ＤＥＢ解除信号が作成される。該ＤＥＢ解除信号により逆変換運転する変換器は、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令を出力し、かつフリップフロップ２２４をリセットしてＤＥＢ信号をオフする。
【００１６】
よって、逆変換器はバイパスペア状態となり、また順変換運転する変換器は、逆変換器がバイパスペア状態となったことを確認して、ＤＥＢ指令をオフする。これにより順変換運転する変換器がゲートブロック状態となる。その後、逆変換運転する変換器も順変換運転する変換器がゲートブロックしたのを確認してＢＰＰ指令をオフし、ゲートブロック状態となる。ただし、保護停止の場合には、停止時間の短縮や事故状況の拡大を防止するため、バイパスペアを経由せずにゲートブロックすることもある。
【００１７】
【発明が解決しようとする課題】
図８に示す、変換器用変圧器５と変換器１との間及び変換器用変圧器６と変換器２との間にそれぞれ転流コンデンサ３，４を直列に挿入した構成の交直変換装置である場合、図８の符号イで示す交流母線の部位の交流電圧位相と、符号ロで示す変換器１，２と転流コンデンサ３，４との間の部位の変換器出力電圧位相とが、コンデンサ端子電圧の影響で異なる。逆変換運転する変換器では、系統電圧位相が変換器出力電圧位相よりも進むため、逆変換運転する変換器の転流動作では変換器出力電圧で十分な実余裕角γ′（サイリスタのアノード−カソード（Ａ−Ｋ）間逆電圧期間）を確保することができる。さらに系統から見れば、力率のよい運転が可能となる。このため、定常時はコンデンサ端子電圧を考慮して、力率のよい点弧タイミングをとっているのが一般的である。
【００１８】
このような特徴をもつため、図８の逆変換器２側に接続する交流系統９２が電源のない無電圧系統であっても、転流コンデンサ４の端子電圧を利用して変換器起動が考えられる。
【００１９】
しかし、無電圧系統の場合に、従来通りバイパスペアを介して起動しようとすると、バイパスペアにより転流コンデンサの端子間電圧が失われてしまう。つまり逆変換器２ではバイパスペアに係わる変換器サイリスタ（図９ではＵとＸ）から他相への転流（図９ではＸのサイリスタをＯＦＦしてＹのサイリスタをＯＮする）に必要な逆電圧が確保できなくなってしまう。
【００２０】
このため従来通りのバイパスペアからの変換器の起動は、逆変換運転する変換器が無電圧系統の場合には行えないという問題がある。
【００２１】
本発明の目的は、交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合であっても、確実に変換器起動を行うことが可能な交直変換装置の制御装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明が対象とする交直変換装置は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなり、その制御装置は、前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能である。
【００２３】
かかる構成の下で、請求項１に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力され、起動条件が成立したとき、前記第１，第２の変換器の対応する相のスイッチング素子がオンできないようにするゲートブロック状態から、バイパスペア状態を介することなく、前記スイッチング素子がオンできるようにするデブロック状態にするためのデブロック信号を出力する手段と、
前記デブロック信号をインターロックするインターロック手段と、
前記インターロック手段からのデブロック信号を保持する手段と
を備えることにより、
バイパスペア指令を出力すること無く、デブロック指令を出力するため、バイパスペア状態を介することなくデブロック状態となる。これにより逆変換運転する変換器が無電圧の時においても起動することが可能となる。
【００２４】
請求項２に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力されたとき、デブロック状態の条件判定を行う手段と、
前記起動指令に基づく起動条件が成立した場合、バイパスペア状態から前記スイッチング素子がオンできるようにするデブロック状態にするためデブロック信号を出力する手段と、
前記手段それぞれから出力されるデブロック信号を選択する手段と、
この手段により選択されたデブロック信号をインターロックするインターロック手段と、
前記デブロック信号を保持する手段と
を備えることにより、逆変換運転する変換器が無電圧系統となっていない時には、従来通り起動時の過電圧等をさけるためバイパスペア状態を介した起動を行い、逆変換運転する変換器が無電圧系統となった場合には、無電圧起動を行うためバイパスペア状態を介さずに起動することができ、変換器の起動環境に最適な起動方法を選択することが可能となる。
【００２５】
請求項３に係る発明は、請求項１又は２に係る発明において、前記デブロック信号の立ち上がりを一定時間遅らせる手段と、
前記第１，第２の変換器のうち順変換運転する変換器が動作時には立ち上がりが遅れたデブロック信号を選択する手段とを更に備え、
順変換運転する変換器のデブロック状態を、逆変換運転する変換器よりも遅くすることにより、逆変換運転する変換器のデブロックのほうが早くなり、よって無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペア状態を介さずとも過電圧の発生を防止可能となる。
【００２６】
請求項４に係る発明は、請求項１又は２に係る発明において、前記第１，第２の変換器のうち相手端の変換器のデブロック状態を入力する手段と、
相手端の変換器のデブロック状態を自端の変換器のデブロック条件とする手段と、
自端の変換器が、順変換運転時に相手端の変換器のデブロック状態を自端の変換器のデブロック条件とした信号を選択する手段とを更に備え、
順変換運転する変換器のデブロックを、逆変換運転する変換器よりも遅くすることにより、無電圧である逆変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２７】
請求項５に係る発明は、請求項１又は２に係る発明において、デブロック状態を解除する信号の立ち上がりを遅らせる手段と、
逆変換運転する変換器には、立ち上がりが遅れたデブロック解除信号を選択する手段を更に備えて、
逆変換運転する変換器のゲートブロック状態を、順変換運転する変換器よりも遅くすることにより、順変換運転する変換器のデブロック解除のほうが早くなり、停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２８】
請求項６に係る発明は、請求項１又は２に係る発明において、相手端の変換器のゲートブロック状態を入力する手段と、
相手端の変換器のゲートブロック状態を自端のゲートブロック条件とする手段と、
自端の変換器が逆変換運転時には相手端の変換器のゲートブロック状態を自端の変換器のゲートブロック条件とした信号を選択する手段を更に備えて、
逆変換運転する変換器のゲートブロック状態を、順変換運転する変換器よりも遅くすることにより、直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックし、このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２９】
請求項７に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
順変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記順変換運転する変換器側のインターロック手段と、
前記デブロック信号の繰り返し出力又は保持する手段と、
逆変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記逆変換運転する変換器側のインターロック手段と、
前記デブロック信号の出力タイミングを調整して出力又はデブロック信号を保持する手段と、
前記第１，第２の変換器の起動状態を判定する手段と、
前記２つのデブロック信号を前記第１，第２の変換器の運転状態により選択する手段と
を備えて、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器及び逆変換運転する変換器のデブロックの協調をとりながら、再起動が行われ、これにより１度の起動でうまく行かなかった場合でも、再起動により確実に変換器を起動できる。
【００３０】
【発明の実施の形態】
以下、本発明に係る交直変換装置の制御装置の実施形態を図面を参照して説明する。なお、交直変換装置は、順変換運転と逆変換運転とが可能な第１，第２の変換器１，２それぞれを転流コンデンサ３，４を介して交流系統９１，９２に接続してなる、図８に示すものと同様の装置であって、本発明は、第１，第２の変換器１，２を起動するに際して、第１，第２の変換器１，２の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置２１，２２の構成に特徴がある。従って、以下に図示をもって説明する各実施形態は、制御装置２１，２２に備わる制御シーケンスの構成を示している。
【００３１】
（第１の実施形態）
図１は本発明に係る交直変換装置の制御装置の第１の実施形態を示す構成図であり、制御装置２１，２２は、ＤＥＢ条件判定シーケンス部２２２ａ、ＤＥＢ条件判定シーケンス部２２２ａからのデブロック信号をインターロックするインターロック部２２３、ＤＥＢ信号保持を行うフリップフロップ２２４を備える。
【００３２】
本実施形態の作用として、図１に示すように、起動指令が入力されたＤＥＢ条件判定シーケンス部２２２ａはＤＥＢ条件の判定を行う。この時、ＢＰＰ指令は事前に出力されていないため、従来のようにＢＰＰ状態は、ＤＥＢ指令の条件とはならない。
【００３３】
ここで、ＤＥＢ条件判定シーケンス部２２２ａにてＤＥＢ条件が成立すると、ＤＥＢ条件判定シーケンス部２２２ａからはインターロック部２２３に信号が送られる。該信号がインターロック部２２３をパスすると、フリップフロップ２２４がセットされ、変換器１又は変換器２へＤＥＢ指令を出力する。これにより変換器１又は変換器２はゲートブロック状態からデブロック状態に移行する。
【００３４】
このように本実施形態では、図８に示す交直変換装置において、ＢＰＰ指令を出力すること無く、ＤＥＢ指令を出力するため、主回路もバイパスペア状態を介すことなくデブロック状態となる。これにより、図８に示すようなコンデンサ転流型交直変換装置において、逆変換運転する変換器を、無電圧状態で起動する場合に、バイパスペアにより転流コンデンサの電圧がなくなり、転流が正常に行えないという問題が解決する。よって逆変換運転する変換器が無電圧の時においても起動することが可能となる。
【００３５】
（第２の実施形態）
次に、図２を参照して本発明の第２の実施形態を説明する。
【００３６】
図２に示すように、本実施形態の制御装置２１，２２は、バイパスペアの信号出力条件を判定するＢＰＰ条件判定シーケンス部２２１、主回路のバイパスペア条件を考慮してデブロックの出力条件を判定するＤＥＢ条件判定シーケンス部２２２、主回路バイパスペア条件を考慮しないでデブロックの出力条件を判定するＤＥＢ条件判定シーケンス部２２２ａ、デブロック信号のインターロックを行うインターロック部２２３、デブロック信号を保持するフリップフロップ２２４、切替スイッチ２２５からなる。
【００３７】
本実施形態の作用として、図２に示すように、無電圧起動信号がオフしている場合、切替スイッチ２２５により、従来と同様にバイパスペアを介した起動となる。起動指令が到来し、バイパスペアが出力可能であれば、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令が主回路に出力される。その後、主回路がバイパスペア状態となると、自端及び相手端のＢＰＰ状態信号が入力され、条件が整えば、インターロック部２２３を介して主回路にＤＥＢ指令が出力される。ＤＥＢ指令が出力されると同時にＢＰＰ指令はオフされる。
【００３８】
一方、無電圧起動信号がオンしている場合、第１の実施形態と同様にバイパスペアを介さず起動を行うことができる。この場合、起動指令により、ＤＥＢ条件の判定をＤＥＢ条件判定シーケンス部２２２ａにて行う。ＤＥＢ条件判定シーケンス部２２２ａにて、ＤＥＢ条件が成立していると判定されると、インターロック部２２３に信号が送られ、インターロック部２２３を介してフリップフロップ２２４にセットされる。これにより、変換器へＤＥＢ指令を出力する。
【００３９】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧系統となっていない時には、従来通りに起動時の過電圧等を避けるためバイパスペアを介した起動を行うようにし、また逆変換運転する変換器が無電圧系統となった場合には、無電圧起動を行うためバイパスペアを介さずに起動することができ、変換器の起動環境に最適な起動方法を選択することが可能となる。
【００４０】
（第３の実施形態）
次に、図３を参照して本発明の第３の実施形態を説明する。図３においては、図１と同一機能部分については同一符号を付してその説明を省略する。
【００４１】
本実施形態の制御装置２１，２２は、図３に示すように、図１の構成に、オンディレー２２６及び切替スイッチ２２７を加えた構成である。
【００４２】
本実施形態の作用として、図３に示すように、フリップフロップ２２４までの動作は、図１に示す第１の実施形態の作用と同様である。フリップフロップ２２４がセットされると、オンディレー２２６はＤＥＢ信号の立ち上がりを一定時間遅らせる。切替スイッチ２２７は、変換器が順変換運転の場合には、オンディレー２２６により遅れたＤＥＢ信号を選択し、変換器が逆変換運転の場合には、遅れの無いＤＥＢ信号を選択する。
【００４３】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器のデブロックがオンディレーにより一定時間遅れるため、逆変換運転する変換器のデブロックのほうが早くなる。つまり無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００４４】
（第４の実施形態）
次に、図４を参照して本発明の第４の実施形態を説明する。
【００４５】
図４に示すように、本実施形態では、図１の構成に、ＡＮＤ２２８及び切替スイッチ２２７を加えた構成としている。
【００４６】
本実施形態の作用としては、図４に示すように、フリップフロップ２２４までの動作は図１に示す実施形態の作用と同様である。フリップフロップ２２４の出力がセットされ、かつ相手端がデブロック状態であれば、ＡＮＤ２２８が成立する。また切替スイッチ２２７は、変換器が順変換運転の場合には、ＡＮＤ２２８の条件を考慮したＤＥＢ信号を選択し、変換器が逆変換運転の場合には、ＡＮＤ条件を考慮しないＤＥＢ信号を選択する。
【００４７】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器のデブロックは相手端、つまり逆変換器が確実にデブロックしたことを条件としている。つまり無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００４８】
（第５の実施形態）
次に、図５を参照して本発明の第５の実施形態を説明する。
【００４９】
図５においては、図４と同一機能部分については同一符号を付し、その説明を省略する。
【００５０】
図５に示すように、本実施形態は、図１の構成に、オンディレー２２９及び切替スイッチ２２１０を加えた構成としている。
【００５１】
本実施形態の作用としては、図５に示すように、フリップフロップ２２４までの動作は、図１に示す第１の実施形態の作用と同様である。フリップフロップ２２４がセットされている状態において、ＤＥＢ解除信号が入力されると、変換器が順変換運転の場合には、遅れの無い信号が切替スイッチ２２１０により選択され、変換器が逆変換運転の場合にはオンディレー２２９により一定時間遅れた信号が選択される。選択されたＤＥＢ解除信号は、フリップフロップ２２４のリセットに入力され、ＤＥＢ信号がオフされる。これにより変換器はデブロック状態からゲートブロック状態に移行する。
【００５２】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、逆変換運転する変換器のデブロック解除がオンディレーにより一定時間遅れるため、順変換運転する変換器のデブロック解除のほうが早くなる。つまり直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックする。このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００５３】
（第６の実施形態）
次に、図６を参照して本発明の第６の実施形態を説明する。
【００５４】
図６においては、図１と同一機能部分については同一符号を付し、その説明を省略する。
【００５５】
本実施形態は、図６に示すように、図１の構成に、ＡＮＤ２２１１及び切替スイッチ２２１０を加えた構成としている。
【００５６】
本実施形態の作用としては、図６に示すように、フリップフロップ２２４までの動作は図１に示す第１の実の形態の作用と同様である。フリップフロップ２２２４がセットされている状態において、ＤＥＢ解除信号が入力されると、変換器が順変換運転の場合には、遅れの無い信号が切替スイッチ２２１０により選択され、変換器が逆変換運転の場合にはＡＮＤ２２１１により相手端ゲートブロック状態を考慮したＤＥＢ解除信号が選択される。選択されたＤＥＢ解除信号はフリップフロップ２２４のリセットに入力され、ＤＥＢ信号がオフされる。これにより変換器はデブロック状態からゲートブロック状態に移行する。
【００５７】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、逆変換運転する変換器のデブロック解除が相手端、つまり順変換運転する変換器が確実にゲートブロックした状態であることを考慮している。つまり直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックする。このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００５８】
（第７の実施形態）
次に、図７を参照して本発明の第７の実施形態を説明する。
【００５９】
本実施形態の制御装置２１，２２は、順変換運転時のデブロック条件を判定するＤＥＢ条件判定シーケンス部２２２ｂ、前記デブロック信号のインターロック部２２３ｂ、ＤＥＢ再起動制御シーケンス部２２１２、及び逆変換運転時のデブロック条件を判定するＤＥＢ条件判定シーケンス部２２２ｃ、前記デブロック信号のインターロック部２２３ｃ、ＤＥＢタイミング調整シーケンス部２２１３、及び直流電圧から主回路起動状態を判定する主回路起動状態判定部２２１４からなる。
【００６０】
本実施形態の作用としては、図７に示すように、変換器が順変換運転の場合と逆変換運転の場合では動きが異なる。先ず、変換器が順変換運転の場合では、起動指令が入力されるとＤＥＢ条件判定シーケンス部２２２ｂ、及びインターロック部２２３ｂによりデブロックすべきかどうか判定される。条件が成立した場合、ＤＥＢ再起動制御シーケンス部２２１２よりＤＥＢ指令が主回路に出力される。一方、主回路起動状態判定部２２１４により直流電圧の立ち上がりから変換器の起動状態を判定している。この判定が起動状態となった場合には、ＤＥＢ再起動制御シーケンス部２２１２はＤＥＢ信号を保持するが、起動状態とならない時には、一旦、ＤＥＢ信号をオフして、一定時間経過後に再度ＤＥＢ信号を出力する。このＤＥＢ指令の断続の仕方は、逆変換運転する変換器のデブロック状態と協調をとり、過電圧が発生しないように行う。またＤＥＢ解除信号が入力された時にはＤＥＢ信号をオフする。
【００６１】
これに対し、変換器が逆変換運転の場合には、起動指令が入力されるとＤＥＢ条件判定シーケンス部２２２ｃ及びインターロック部２２３ｃによりデブロックすべきかどうか判定される。条件が成立した場合、ＤＥＢタイミング調整シーケンス部２２１３により、相手端つまり順変換運転する変換器と協調を取りながらＤＥＢ指令を主回路に出力する。このＤＥＢ指令の出力方法は、順変換運転する変換器のデブロック状態と協調をとり、過電圧が発生しないように行う。また自端の変換器がバイパスペア状態となった場合には、一旦、ゲートブロックし、転流コンデンサの電圧が一定値以下に落ち着いた後、再度ＤＥＢ信号を出力する。ＤＥＢ解除信号が入力された時にはＤＥＢ信号をオフする。
【００６２】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器及び逆変換運転する変換器のデブロックの協調をとりながら、再起動を行う。これにより１度の起動でうまく行かなかった場合でも、再起動により確実に変換器を起動できる。
【００６３】
【発明の効果】
以上詳記したように本発明によれば、逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力され、起動条件が成立したとき、前記第１，第２の変換器の対応する相のスイッチング素子がオンできないようにするゲートブロック状態から、前記スイッチング素子がオンできるようにするデブロック状態にするためのデブロック信号を出力し、該デブロック信号をインターロックし、これを保持することにより、バイパスペア指令を出力すること無く、デブロック指令を出力するため、バイパスペア状態を介すことなくデブロック状態となる。これにより逆変換運転する変換器が無電圧の時においても起動することが可能な交直変換装置の制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る交直変換装置の制御装置の第１の実施形態を示すブロック図。
【図２】本発明に係る交直変換装置の制御装置の第２の実施形態を示すブロック図。
【図３】本発明に係る交直変換装置の制御装置の第３の実施形態を示すブロック図。
【図４】本発明に係る交直変換装置の制御装置の第４の実施形態を示すブロック図。
【図５】本発明に係る交直変換装置の制御装置の第５の実施形態を示すブロック図。
【図６】本発明に係る交直変換装置の制御装置の第６の実施形態を示すブロック図。
【図７】本発明に係る交直変換装置の制御装置の第７の実施形態を示すブロック図。
【図８】従来の交直変換装置及びその制御装置の全体構成を示す図。
【図９】順変換器及び逆変換器のバイパスペア状態時の説明図。
【図１０】従来の制御装置の構成を示すブロック図。
【符号の説明】
１，２…交直変換器、３，４…転流コンデンサ、５，６…変換器用変圧器、７，８…交流母線、９１，９２…交流系統、９３，９４…フィルタ、１０…直流リアクトル、１１…直流電流検出器、１２…直流電圧検出器、２１，２２…制御装置、２３…共通制御装置、２２０……ＤＥＢ解除シーケンス部、２２１…ＢＢＰ条件判定シーケンス部、２２２…ＤＥＢ条件判定シーケンス部（通常起動）、２２２ａ…ＤＥＢ条件判定シーケンス部（無電圧起動）、２２２ｂ…順変換運転時ＤＥＢ条件判定シーケンス部、２２２ｃ…逆変換運転時ＤＥＢ条件判定シーケンス部、２２３，２２３ａ，２２３ｂ…インターロック部、２２４…フリップフロップ、２２６，２２９…オンディレー、２２５，２２７，２２１５…切替スイッチ、２２８，２２１１…ＡＮＤ回路、２２１２…ＤＥＢ再起動制御シーケンス・保持部、２２１３…ＤＥＢタイミング調整シーケンス・保持部、２２１４…主回路起動状態判定部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control device for an AC / DC converter applied to a DC power transmission system or a frequency conversion system for asynchronous interconnection of a power system.
[0002]
[Prior art]
As this type of AC / DC converter, there is a DC power transmission system or a frequency conversion system using a commutation capacitor as shown in FIG. That is, the AC / DC converters 1 and 2 configured as thyristor bridges as an example of the semiconductor switching element bridge are connected to the secondary side of the transformers 5 and 6 through the commutation capacitors 3 and 4, respectively. The primary sides of the transformers 5 and 6 are connected to AC buses 7 and 8. The AC buses 7 and 8 are connected to the AC systems 91 and 92 behind them. The AC buses 7 and 8 are provided with filters 93 and 94 mainly intended to absorb harmonics output from the converter.
[0003]
One of the AC / DC converters 1 and 2 operates as a forward converter and the other operates as an inverse converter. However, for convenience of explanation, the converter 1 is treated as a forward converter for forward conversion operation, and the converter 2 is operated for reverse conversion. Treat as an inverse converter. The forward converter 1 converts alternating current power into direct current power and sends it to the reverse converter 2 via the direct current reactor 10, and the reverse converter 2 converts the applied direct current power into alternating current power to convert the alternating current bus 8. It is sent to the AC system 92 behind.
[0004]
Under such a main circuit configuration, the AC / DC converter of this example has the following control system. That is, the AC / DC converters 1 and 2 are controlled by the control devices 21 and 22 having the same configuration and the common control device 23 that controls the control devices 21 and 22, respectively. Here, the inverse converter 2 will be described in particular. First, as a detection system, a direct current detector 11 detects a direct current Id, and a direct current voltage detector 12 detects a direct current voltage Vd. The AC voltage Vac is detected by the AC voltage detector 32 and input to the control device 22. The control device 22 is given a current command value IdP by the common control device 23. The AC voltage detector 31 detects the AC voltage of the AC bus 7 and supplies it to the control device 21.
[0005]
Under such a configuration, when the converter is started up, the thyristors of the converter 1 and the converter 2 are temporarily blocked from the gate block (GB: incapable of being turned on) as shown in FIG. The upper and lower thyristors (U and X, or V and Y, or W and Z) connected to the same phase are turned on. This state is called a bypass pair (BPP).
[0006]
The bypass pair BPP is used for long-distance DC power transmission or the like to cooperate between the forward conversion side and the reverse conversion side when the converters 1 and 2 are activated, and to prevent overvoltage at the time of activation. The same operation is also performed in the inverse converter to enter the bypass pair state.
[0007]
Next, the forward converter 1 confirms that the reverse converter 2 has entered the bypass pair state, and the deblock (DEB: ON command is input to the gate of the thyristor, and the forward voltage is applied between the anode and cathode of the thyristor. If it is in a suspended state, the thyristor becomes conductive). The converter that performs reverse conversion operation confirms that the converter that performs forward conversion operation has been deblocked, and similarly deblocks from the bypass pair state.
[0008]
In this way, one converter, after confirming that the other converter has entered the bypass pair BPP state from the gate block GB state, is deblocked DEB, whereby the forward converter 1 and the inverse converter 2 The converter completes startup in the following order.
[0009]
In this case, the control angle α given to the converter 1 and the converter 2 starts from around 90 degrees on the forward conversion side and slowly proceeds, whereas it similarly starts from around 90 degrees on the reverse conversion side. Slowly delay. Even during stoppage, gate blocking is performed after the bypass pair for reasons such as overvoltage prevention.
[0010]
Such a function is mounted on the control devices 21 and 22 and controls the start and stop of the converter. A specific control sequence is shown in FIG.
[0011]
FIG. Is a diagram for explaining the control device 22 of FIG. At least a DEB release sequence unit 220, a BPP condition determination sequence unit 221, a DEB condition determination sequence unit 222, an interlock unit 223, and a flip-flop 224.
[0012]
In FIG. 10, when the control device 22 receives an activation command, the BPP condition determination sequence unit 221 outputs a BPP command. When this command causes the main circuit to enter the BPP state, the “own end BPP state” and “partner end BPP” signals are input to the DEB condition determination sequence unit 222, and a condition determination for outputting the DEB command is performed. In the case of a forward converter, the BPP state signals of the local end and the counterpart end are set as the DEB condition, whereas in the case of the reverse converter, the DEB state of the counterpart end is used as the DEB condition.
[0013]
If the condition for outputting the DEB command is satisfied and the interlock unit 223 is passed, the DEB command is output to the main circuit through the flip-flop 224. The interlock unit 223 receives the deblock signal A Lock.
[0014]
As a result, the converter shifts from the bypass pair state to the deblocked state. When the DEB command is output, the BPP command is turned off.
[0015]
On the other hand, when a stop command is input or when the converter is stopped due to a protection request or the like, the DEB release sequence unit 220 generates a DEB release signal in consideration of the operation state of the converter. The converter that performs reverse conversion operation by the DEB release signal outputs a BPP command by the BPP condition determination sequence unit 221 and resets the flip-flop 224 to turn off the DEB signal.
[0016]
Therefore, the reverse converter is in the bypass pair state, and the converter that performs forward conversion operation confirms that the reverse converter is in the bypass pair state, and turns off the DEB command. As a result, the converter that performs forward conversion operation enters the gate block state. After that, the converter that performs reverse conversion operation also confirms that the converter that performs forward conversion operation has been gate-blocked, turns off the BPP command, and enters the gate-block state. However, in the case of a protection stop, the gate may be blocked without going through the bypass pair in order to shorten the stop time and prevent the accident situation from expanding.
[0017]
[Problems to be solved by the invention]
8 is an AC / DC converter having a configuration in which commutation capacitors 3 and 4 are inserted in series between the converter transformer 5 and the converter 1 and between the converter transformer 6 and the converter 2, respectively. In this case, the AC voltage phase at the site of the AC bus indicated by symbol A in FIG. 8 and the converter output voltage phase at the location between the converters 1 and 2 and the commutation capacitors 3 and 4 indicated by symbol B are the capacitors. Different due to terminal voltage. In a converter that performs reverse conversion operation, the system voltage phase advances more than the converter output voltage phase. Therefore, in the commutation operation of the converter that performs reverse conversion operation, a sufficient actual margin angle γ ′ (the thyristor anode − Cathode (AK) reverse voltage period) can be secured. In addition, when viewed from the system, operation with a high power factor is possible. For this reason, in general, the ignition timing with a good power factor is generally taken in consideration of the capacitor terminal voltage.
[0018]
Because of this characteristic, even if the AC system 92 connected to the inverse converter 2 side in FIG. 8 is a non-voltage system without a power source, the converter can be started using the terminal voltage of the commutation capacitor 4. It is done.
[0019]
However, in the case of a no-voltage system, if an attempt is made to start up via a bypass pair as usual, the voltage across the terminals of the commutation capacitor is lost due to the bypass pair. That is, in the reverse converter 2, the reverse necessary for the commutation from the converter thyristor (U and X in FIG. 9) to the other phase in FIG. 9 (in FIG. 9, the X thyristor is turned off and the Y thyristor is turned on). The voltage cannot be secured.
[0020]
For this reason, there is a problem that activation of the converter from the conventional bypass pair cannot be performed when the converter that performs reverse conversion operation is a non-voltage system.
[0021]
An object of the present invention is to provide a control device for an AC / DC converter capable of reliably starting a converter even when the AC system is a non-power supply system or a non-voltage system before the converter is started. It is to provide.
[0022]
[Means for Solving the Problems]
The AC / DC conversion apparatus targeted by the present invention is configured by connecting each of the first and second converters capable of forward conversion operation and reverse conversion operation to an AC system via a commutation capacitor. When starting the first and second converters, the switching elements of the corresponding phases of the first and second converters are turned on. Ba It is possible to set the epass pair status.
[0023]
Under such a configuration, the invention according to claim 1 is an AC / DC conversion in which each of the first and second converters capable of forward conversion operation and reverse conversion operation is connected to an AC system via a commutation capacitor. When starting the first and second converters in the apparatus, the switching elements of the corresponding phases of the first and second converters are turned on. Ba In the control device that can set the epass pair status,
When the AC system connected to the converter for reverse conversion operation is a no-power system or a no-voltage system before the converter is started, when the start command is input and the start condition is satisfied, the first and first From the gate block state that prevents the switching element of the corresponding phase of the two converters from turning on, Without going through bypass pair status Means for outputting a deblocking signal for deblocking the switching element so that the switching element can be turned on;
The deblock signal A Interlo Squeeze Interlock means,
Means for holding a deblock signal from the interlock means;
By providing
To output the deblock command without outputting the bypass pair command, Ru Without deblocking. As a result, it is possible to start up the converter that performs reverse conversion operation even when there is no voltage.
[0024]
The invention according to claim 2 is characterized in that the first and second converters in which the first and second converters capable of forward conversion operation and reverse conversion operation are connected to an AC system via a commutation capacitor are the first and second converters. When starting the second converter, the switching elements of the corresponding phases of the first and second converters are turned on. Ba In the control device that can set the epass pair status,
When the start command is input when the AC system connected to the converter for reverse conversion operation is a no-power system or a no-voltage system before starting the converter, Deblock Means for determining the condition of the state;
Means for outputting a deblocking signal to enter a deblocking state in which the switching element can be turned on from a bypass pair state when a start condition based on the start command is satisfied;
Means for selecting a deblock signal output from each of the means;
Deblock signal selected by this means A Interlo Squeeze Interlock means,
Means for holding the deblocking signal;
When the converter that performs reverse conversion operation is not a non-voltage system, the bypass pair is used to avoid overvoltage at startup as usual. Status When the converter that performs reverse conversion operation becomes a no-voltage system, a bypass pair is used to start no-voltage. Status Therefore, it is possible to select an activation method most suitable for the activation environment of the converter.
[0025]
The invention according to claim 3 is the invention according to claim 1 or 2, wherein means for delaying the rising edge of the deblocking signal for a predetermined time;
Means for selecting a deblocking signal whose rising edge is delayed when the converter that performs forward conversion operation among the first and second converters is in operation;
By making the deblocking state of the converter that performs forward conversion operation slower than the converter that performs reverse conversion operation, the deblocking of the converter that performs reverse conversion operation becomes faster, and therefore the converter that performs reverse conversion operation that is voltageless Is deblocked first, and the converter that performs forward conversion operation that outputs a DC voltage is delayed and deblocked. For this reason, a bypass pair during no-voltage startup Status It is possible to prevent the occurrence of overvoltage without going through.
[0026]
The invention according to claim 4 is the invention according to claim 1 or 2, wherein means for inputting the deblocking state of the counterpart converter of the first and second converters;
Means for setting the deblocking state of the converter at the other end to the deblocking condition of the converter at the other end;
The own-end converter further comprises means for selecting a signal having the deblocking state of the other-end converter as a deblocking condition of the own-end converter during forward conversion operation,
By making the deblocking of the converter that performs forward conversion operation slower than the converter that performs reverse conversion operation, the converter that performs forward conversion operation that deblocks the non-voltage inverse converter first and outputs a DC voltage is provided. Deblock late. For this reason, it is possible to prevent an overvoltage from occurring without a bypass pair at the time of no-voltage startup.
[0027]
The invention according to claim 5 is the invention according to claim 1 or 2, wherein means for delaying the rise of the signal for releasing the deblocking state;
The converter that performs reverse conversion operation further includes means for selecting a deblocking release signal that is delayed in rising,
By making the gate block state of the converter that performs the reverse conversion operation slower than the converter that performs the forward conversion operation, the deblocking of the converter that performs the forward conversion operation becomes faster, and the overvoltage does not pass through the bypass pair when stopped. It is possible to prevent the occurrence.
[0028]
The invention according to claim 6 is the invention according to claim 1 or 2, wherein means for inputting the gate block state of the converter at the other end;
Means for setting the gate block state of the converter at the other end to the gate block condition at the other end;
The self-end converter further comprises means for selecting a signal having the gate block state of the counterpart converter as the gate block condition of the self-end converter when performing reverse conversion operation,
By making the gate block state of the converter that performs the reverse conversion operation slower than the converter that performs the forward conversion operation, the converter that performs the forward conversion operation that outputs the DC voltage first gate-blocks, and the reverse that is no voltage is delayed. The converter that performs the conversion operation is gate-blocked, so that it is possible to prevent an overvoltage from occurring without passing through the bypass pair when stopped.
[0029]
According to a seventh aspect of the present invention, there is provided the first and second converters in which the first and second converters capable of forward conversion operation and reverse conversion operation are connected to an AC system through commutation capacitors. When starting the second converter, the switching elements of the corresponding phases of the first and second converters are turned on. Ba In the control device that can set the epass pair status,
Means for determining the deblocking output condition without considering the bypass pair state of the converter that performs forward conversion operation;
Deblock signal in the means A Locked ,in front Interlocking means on the converter side that operates in order conversion,
Means for repeatedly outputting or holding the deblocking signal;
Means for determining the output condition of the deblock without considering the bypass pair state of the converter that performs reverse conversion operation;
Deblock signal in the means A Locked ,in front Interlock means on the converter side for reverse conversion operation,
Means for adjusting the output timing of the deblock signal and holding the output or deblock signal;
Means for determining an activation state of the first and second converters;
Means for selecting the two deblocking signals according to operating states of the first and second converters;
When the converter that performs reverse conversion operation becomes no-voltage, restart is performed while coordinating the deblocking of the converter that performs forward conversion operation and the converter that performs reverse conversion operation. Even if it does not go well with the start-up, the converter can be started up reliably by restarting.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment of a control device for an AC / DC converter according to the present invention will be described with reference to the drawings. The AC / DC converter is configured by connecting the first and second converters 1 and 2 capable of forward conversion operation and reverse conversion operation to AC systems 91 and 92 via commutation capacitors 3 and 4, respectively. 8 is a device similar to that shown in FIG. 8, in which the present invention relates to the corresponding phases of the first and second converters 1 and 2 when the first and second converters 1 and 2 are activated. Turn on the switching element Ba There is a feature in the configuration of the control devices 21 and 22 capable of setting the epass pair state. Therefore, each embodiment described below with reference to the drawings shows the configuration of the control sequence provided in the control devices 21 and 22.
[0031]
(First embodiment)
Figure 1 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram illustrating a first embodiment of a control device for an AC / DC converter according to the present invention, and the control devices 21 and 22 are deblock signals from the DEB condition determination sequence unit 222a and the DEB condition determination sequence unit 222a. A Interlo Squeeze Interlock unit 223 and a flip-flop 224 for holding the DEB signal.
[0032]
As an operation of the present embodiment, as shown in FIG. 1, the DEB condition determination sequence unit 222 a to which the start command is input determines the DEB condition. At this time, since the BPP command is not output in advance, the BPP state does not become a condition of the DEB command as in the prior art.
[0033]
Here, when the DEB condition is satisfied in the DEB condition determination sequence unit 222a, a signal is sent from the DEB condition determination sequence unit 222a to the interlock unit 223. When the signal passes through the interlock unit 223, the flip-flop 224 is set, and a DEB command is output to the converter 1 or the converter 2. Thereby, the converter 1 or the converter 2 shifts from the gate block state to the deblock state.
[0034]
As described above, in the present embodiment, the AC / DC converter shown in FIG. 8 outputs the DEB command without outputting the BPP command, so that the main circuit also enters the deblocked state without going through the bypass pair state. Thereby, in the capacitor commutation type AC / DC converter as shown in FIG. 8, when the converter for reverse conversion operation is started in a no-voltage state, the voltage of the commutation capacitor is eliminated by the bypass pair, and the commutation is normal. The problem of not being able to do it is solved. Therefore, it is possible to start even when the converter that performs the reverse conversion operation has no voltage.
[0035]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG.
[0036]
As shown in FIG. 2, the control devices 21 and 22 of the present embodiment set the deblocking output condition in consideration of the BPP condition determination sequence unit 221 that determines the signal output condition of the bypass pair and the bypass pair condition of the main circuit. DEB condition determination sequence unit 222 for determining, DEB condition determination sequence unit 222a for determining the deblock output condition without considering the main circuit bypass pair condition, an interlock unit 223 for interlocking the deblock signal, and the deblock signal It consists of a flip-flop 224 and a changeover switch 225 for holding.
[0037]
As an operation of the present embodiment, as shown in FIG. 2, when the no-voltage activation signal is off, the changeover switch 225 activates via the bypass pair as in the conventional case. If the start command arrives and the bypass pair can be output, the BPP condition determination sequence unit 221 outputs the BPP command to the main circuit. Thereafter, when the main circuit enters the bypass pair state, the BPP state signals of the own end and the other end are input, and if the conditions are satisfied, a DEB command is output to the main circuit via the interlock unit 223. At the same time as the DEB command is output, the BPP command is turned off.
[0038]
On the other hand, when the no-voltage activation signal is on, the activation can be performed without going through the bypass pair as in the first embodiment. In this case, the DEB condition determination sequence unit 222a performs determination of the DEB condition in accordance with the start command. When the DEB condition determination sequence unit 222 a determines that the DEB condition is satisfied, a signal is sent to the interlock unit 223 and set in the flip-flop 224 via the interlock unit 223. As a result, a DEB command is output to the converter.
[0039]
As described above, according to the present embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation is not a non-voltage system, the startup via the bypass pair is conventionally performed to avoid overvoltage at the time of startup. If the converter that performs reverse conversion operation becomes a no-voltage system, it can be started without using a bypass pair because it performs no-voltage startup. It becomes possible to select a method.
[0040]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. 3, the same functional parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
[0041]
As illustrated in FIG. 3, the control devices 21 and 22 according to the present embodiment have a configuration in which an on-delay 226 and a changeover switch 227 are added to the configuration in FIG. 1.
[0042]
As the operation of the present embodiment, as shown in FIG. 3, the operation up to the flip-flop 224 is the same as the operation of the first embodiment shown in FIG. When the flip-flop 224 is set, the on-delay 226 delays the rise of the DEB signal for a certain time. The changeover switch 227 selects the DEB signal delayed by the on-delay 226 when the converter is in the forward conversion operation, and selects the DEB signal without delay when the converter is in the reverse conversion operation.
[0043]
Thus, according to the present embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation becomes no-voltage, the deblocking of the converter that performs the forward conversion operation is delayed for a certain time due to the on-delay, The deblocking of the converter that performs reverse conversion operation is faster. That is, a converter that performs reverse conversion operation that is a non-voltage first deblocks, and a converter that performs forward conversion operation that outputs a DC voltage deblocks after a delay. For this reason, it is possible to prevent an overvoltage from occurring without a bypass pair at the time of no-voltage startup.
[0044]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG.
[0045]
As shown in FIG. 4, in the present embodiment, an AND 228 and a changeover switch 227 are added to the configuration of FIG.
[0046]
As the operation of the present embodiment, as shown in FIG. 4, the operation up to the flip-flop 224 is the same as the operation of the embodiment shown in FIG. If the output of the flip-flop 224 is set and the other end is in the deblocked state, the AND 228 is established. In addition, when the converter is in the forward conversion operation, the changeover switch 227 selects the DEB signal that takes the condition of AND 228 into consideration, and when the converter is in the reverse conversion operation, selects the DEB signal that does not consider the AND condition. .
[0047]
As described above, according to the present embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation becomes no-voltage, the deblocking of the converter that performs the forward conversion operation is the other end, that is, the reverse converter The condition is that it is definitely deblocked. That is, a converter that performs reverse conversion operation that is a non-voltage first deblocks, and a converter that performs forward conversion operation that outputs a DC voltage deblocks after a delay. For this reason, it is possible to prevent an overvoltage from occurring without a bypass pair at the time of no-voltage startup.
[0048]
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIG.
[0049]
5, the same functional parts as those in FIG. 4 are denoted by the same reference numerals, and the description thereof is omitted.
[0050]
As shown in FIG. 5, the present embodiment has a configuration in which an on-delay 229 and a changeover switch 2210 are added to the configuration of FIG.
[0051]
As the operation of the present embodiment, as shown in FIG. 5, the operation up to the flip-flop 224 is the same as the operation of the first embodiment shown in FIG. When the DEB release signal is input while the flip-flop 224 is set, when the converter is in the forward conversion operation, a signal without delay is selected by the changeover switch 2210, and the converter is in the reverse conversion operation. In this case, a signal delayed by a certain time is selected by the on-delay 229. The selected DEB release signal is input to the reset of the flip-flop 224, and the DEB signal is turned off. As a result, the converter shifts from the deblock state to the gate block state.
[0052]
As described above, according to the present embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation has no voltage, the deblock release of the converter that performs the reverse conversion operation is delayed for a certain time due to the on delay. The deblock release of the converter that performs forward conversion operation is faster. That is, the converter that performs forward conversion operation that outputs a DC voltage first gate-blocks, and the converter that performs reverse conversion operation that is no voltage after delay gate-blocks. For this reason, it is possible to prevent the occurrence of overvoltage without going through the bypass pair when stopped.
[0053]
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described with reference to FIG.
[0054]
6, the same functional parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
[0055]
In this embodiment, as shown in FIG. 6, an AND 2211 and a changeover switch 2210 are added to the configuration of FIG.
[0056]
As the operation of this embodiment, as shown in FIG. 6, the operation up to the flip-flop 224 is the same as the operation of the first embodiment shown in FIG. When the DEB release signal is input while the flip-flop 2224 is set, when the converter is in the forward conversion operation, a signal without delay is selected by the changeover switch 2210, and the converter is in the reverse conversion operation. In this case, a DEB release signal is selected by the AND 2211 in consideration of the counterpart gate block state. The selected DEB release signal is input to the reset of the flip-flop 224, and the DEB signal is turned off. As a result, the converter shifts from the deblock state to the gate block state.
[0057]
As described above, according to the present embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation becomes no-voltage, the deblock release of the converter that performs the reverse conversion operation is the other end, that is, the forward conversion operation. It is considered that the converter to be surely is in a gate-blocked state. That is, the converter that performs forward conversion operation that outputs a DC voltage first gate-blocks, and the converter that performs reverse conversion operation that is no voltage after delay gate-blocks. For this reason, it is possible to prevent the occurrence of overvoltage without going through the bypass pair when stopped.
[0058]
(Seventh embodiment)
Next, a seventh embodiment of the present invention will be described with reference to FIG.
[0059]
The control devices 21 and 22 of the present embodiment include a DEB condition determination sequence unit 222b that determines a deblock condition during forward conversion operation, an interlock unit 223b of the deblock signal, a DEB restart control sequence unit 2212, and an inverse conversion. The main circuit activation state is determined from the DEB condition determination sequence unit 222c that determines the deblocking condition during operation, the interlock unit 223c of the deblock signal, the DEB timing adjustment sequence unit 2213, and the DC voltage. Main circuit activation state determination unit 2214.
[0060]
As an effect | action of this embodiment, as shown in FIG. 7, a motion differs in the case where a converter is a forward conversion operation, and the case of a reverse conversion operation. First, when the converter is in the forward conversion operation, when a start command is input, the DEB condition determination sequence unit 222b and the interlock unit 223b determine whether to deblock. When the condition is satisfied, a DEB command is output from the DEB restart control sequence unit 2212 to the main circuit. On the other hand, the main circuit activation state determination unit 2214 determines the activation state of the converter from the rise of the DC voltage. When this determination is in the activated state, the DEB restart control sequence unit 2212 holds the DEB signal. However, if the DEB signal is not in the activated state, the DEB signal is temporarily turned off and the DEB signal is again output after a predetermined time has elapsed. Output. This DEB command intermittent manner is coordinated with the deblocking state of the converter that performs the reverse conversion operation so that an overvoltage does not occur. When the DEB release signal is input, the DEB signal is turned off.
[0061]
On the other hand, when the converter is in the reverse conversion operation, when an activation command is input, the DEB condition determination sequence unit 222c and the interlock unit 223c determine whether to deblock. When the condition is satisfied, the DEB timing adjustment sequence unit 2213 outputs a DEB command to the main circuit while cooperating with the other end, that is, the converter that performs forward conversion operation. This DEB command output method is performed in coordination with the deblocking state of the converter that performs forward conversion operation so that no overvoltage is generated. When the converter at its own end enters the bypass pair state, the gate block is temporarily performed, and the DEB signal is output again after the commutation capacitor voltage has settled below a certain value. When the DEB release signal is input, the DEB signal is turned off.
[0062]
As described above, according to this embodiment, in the AC / DC converter of FIG. 8, when the converter that performs the reverse conversion operation becomes no-voltage, the converter that performs the forward conversion operation and the deblocking cooperation of the converter that performs the reverse conversion operation. While restarting, restart. Thereby, even if it does not go well by one start-up, the converter can be started reliably by restart.
[0063]
【The invention's effect】
As described above in detail, according to the present invention, when the AC system connected to the converter for reverse conversion operation is a no-power system or a no-voltage system before starting the converter, a start command is input, When the activation condition is satisfied, the gate block state for preventing the switching element of the corresponding phase of the first and second converters from being turned on is changed to the deblocking state for allowing the switching element to be turned on. By outputting the deblock signal, interlocking and holding the deblock signal, the deblock command is output without outputting the bypass pair command. It becomes a state. As a result, it is possible to provide a control device for an AC / DC converter that can be activated even when the converter that performs the reverse conversion operation has no voltage.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a control device of an AC / DC converter according to the present invention.
FIG. 2 is a block diagram showing a second embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 3 is a block diagram showing a third embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 4 is a block diagram showing a fourth embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 5 is a block diagram showing a fifth embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 6 is a block diagram showing a sixth embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 7 is a block diagram showing a seventh embodiment of the controller of the AC / DC converter according to the present invention.
FIG. 8 is a diagram showing an entire configuration of a conventional AC / DC converter and its controller.
FIG. 9 is an explanatory diagram of a forward converter and an inverse converter in a bypass pair state.
FIG. 10 is a block diagram showing a configuration of a conventional control device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1, 2 ... AC / DC converter, 3, 4 ... Commutation capacitor, 5, 6 ... Transformer for converters, 7, 8 ... AC bus, 91, 92 ... AC system, 93, 94 ... Filter, 10 ... DC reactor, DESCRIPTION OF SYMBOLS 11 ... DC current detector, 12 ... DC voltage detector, 21, 22 ... Control device, 23 ... Common control device, 220 ... DEB cancellation sequence part, 221 ... BBP condition judgment sequence part, 222 ... DEB condition judgment sequence part (Normal start), 222a ... DEB condition determination sequence part (no-voltage start), 222b ... DEB condition determination sequence part during forward conversion operation, 222c ... DEB condition determination sequence part during reverse conversion operation, 223, 223a, 223b ... interlock , 224 ... flip-flop, 226, 229 ... on-delay, 225, 227, 2215 ... changeover switch, 228, 2211 AND circuit, 2212 ... DEB restart control sequence holding unit, 2213 ... DEB timing adjustment sequence holding unit, 2214 ... main circuit activation state determining unit.

Claims

Starting the first and second converters in an AC / DC converter formed by connecting the first and second converters capable of forward conversion operation and reverse conversion operation to an AC system through commutation capacitors. in, in the first, settable control the bus Ipasupea state to turn on the switching element of the second transducer of the corresponding phase,
When the AC system connected to the converter for reverse conversion operation is a no-power system or a no-voltage system before the converter is started, when the start command is input and the start condition is satisfied, the first and first A deblocking signal for changing from a gate block state that prevents the switching element of the corresponding phase of the two converters to be turned on to a deblocking state that allows the switching element to be turned on without going through a bypass pair state. Means for outputting;
And interlocking means Ru Lee Ntaro' box said deblocking signal,
And a means for holding a deblock signal from the interlock means.

Starting the first and second converters in an AC / DC converter formed by connecting the first and second converters capable of forward conversion operation and reverse conversion operation to an AC system through commutation capacitors. in, in the first, settable control the bus Ipasupea state to turn on the switching element of the second transducer of the corresponding phase,
When the AC system connected to the converter for inverse transform operation is or converter activation previously no voltage system becomes free power supply system, when the start command is inputted, and means for performing a condition judgment deblocking conditions ,
Means for outputting a deblocking signal to enter a deblocking state in which the switching element can be turned on from a bypass pair state when a start condition based on the start command is satisfied;
Means for selecting a deblock signal output from each of the means;
And interlocking means Ru deblocking signal selected by this means Lee Ntaro' box,
And a controller for holding the deblock signal.

Means for delaying the rising edge of the deblocking signal for a predetermined time;
3. The AC / DC converter according to claim 1, further comprising means for selecting a deblocking signal whose rising edge is delayed when the converter that performs forward conversion operation is operated among the first and second converters. Control device for the conversion device.

A means for inputting a deblocking state of the counterpart converter of the first and second converters;
Means for setting the deblocking state of the converter at the other end to the deblocking condition of the converter at the other end;
The self-end converter further comprises means for selecting a signal having the deblocking state of the counterpart converter as a deblocking condition of the self-end converter during forward conversion operation. Or the control apparatus of the AC / DC converting apparatus of 2.

Means for delaying the rising edge of the signal for releasing the deblocking state;
The control device for an AC / DC converter according to claim 1, further comprising a means for selecting a deblocking release signal whose rising is delayed in the converter that performs the reverse conversion operation.

Means for inputting the gate block state of the converter at the other end;
Means for setting the gate block state of the converter at the other end to the gate block condition at the other end;
And a means for selecting a signal having the gate block state of the counterpart converter as a gate block condition of the self-end converter during reverse conversion operation. The control device of the AC / DC converter according to 2.

Starting the first and second converters in an AC / DC converter formed by connecting the first and second converters capable of forward conversion operation and reverse conversion operation to an AC system through commutation capacitors. in, in the first, settable control the bus Ipasupea state to turn on the switching element of the second transducer of the corresponding phase,
Means for determining the deblocking output condition without considering the bypass pair state of the converter that performs forward conversion operation;
And interlocking means of a transducer side which de-block signals to interlock, pre Symbol forward conversion operation in said means,
Means for repeatedly outputting or holding the deblocking signal;
Means for determining the output condition of the deblock without considering the bypass pair state of the converter that performs reverse conversion operation;
And interlocking means of the transducer side of the deblocking signal to interlock, pre Kigyaku conversion operation in said means,
Means for adjusting the output timing of the deblock signal and holding the output or deblock signal;
Means for determining an activation state of the first and second converters;
And a means for selecting the two deblocking signals according to operating states of the first and second converters.