JP4499240B2 - Signal processing filter system - Google Patents

Signal processing filter system Download PDF

Info

Publication number
JP4499240B2
JP4499240B2 JP2000081327A JP2000081327A JP4499240B2 JP 4499240 B2 JP4499240 B2 JP 4499240B2 JP 2000081327 A JP2000081327 A JP 2000081327A JP 2000081327 A JP2000081327 A JP 2000081327A JP 4499240 B2 JP4499240 B2 JP 4499240B2
Authority
JP
Japan
Prior art keywords
signal processing
filter
frequency domain
processing filter
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000081327A
Other languages
Japanese (ja)
Other versions
JP2001267974A (en
Inventor
直司 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000081327A priority Critical patent/JP4499240B2/en
Publication of JP2001267974A publication Critical patent/JP2001267974A/en
Application granted granted Critical
Publication of JP4499240B2 publication Critical patent/JP4499240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a signal processing filter system that can decide between setting the reduction in a signal throughput total sum as a higher priority or the reduction in a signal processing delay time as a higher priority and can cope with both. SOLUTION: A Fourier transform section 10, a frequency domain echo cancelation control filter section 30, and an inverse Fourier transform section 40 configure a filter module in the frequency domain, and a time domain echo cancelation control filter section 50 configures a filter module of the time domain. A switch section 75 switches 1st switch sections 70-73 to configure a domain selectable signal processing filter module. When 2nd switch sections 60, 61 use a noise suppression control filter section 20, the signal throughput reduction takes precedence over the signal processing delay time reduction to select the frequency domain filter module, and when the 2nd switch sections 60, 61 use no noise suppression control filter section 20, the signal processing delay time reduction takes precedence over the signal throughput reduction to select the time domain filter module.

Description

【０００１】
【発明の属する技術分野】
本発明は、レベル制御処理、雑音抑制制御処理、エコー消去制御処理などの機能を選択的に実現する信号処理フィルタシステムであって、アプリケーションに応じて、信号処理フィルタの信号処理領域を時間領域とするか周波数領域とするが選択可能であり、信号処理フィルタ部分のうち共通化できる部分を共通化し、信号処理フィルタシステム全体としての信号処理時間の遅延量および信号処理量の増加分のバランスを考慮して、信号処理フィルタシステムの構成を動的に変更する信号処理フィルタシステムに関するものである。
【０００２】
【従来の技術】
マルチメディア処理技術の進展とともにパーソナルコンピュータなどにも音声信号処理機能が取り込まれつつあり、音声信号処理機能を利用する各種アプリケーションが増えつつある。利用目的に合わせて柔軟に各種音声信号処理を実装するために、音声信号処理フィルタシステムが重要な技術となる。各種アプリケーションにおいて利用される音声信号処理機能は多様であるが、例えば、音声信号のレベル制御機能、雑音抑制制御機能、エコー消去制御機能などがある。これら各種音声信号処理機能を実現するそれぞれのモジュールが用意され、これらモジュールを適宜組み合わして音声信号処理フィルタシステムを構築し、アプリケーションにおける所望の音声信号処理機能を実現することも多い。
【０００３】
上記の音声信号のレベル制御機能、雑音抑制制御機能、エコー消去制御機能など各種の音声信号処理フィルタは、信号の直流成分を除くために入力段にハイパスフィルタを備えており、ハイパスフィルタ処理後の信号に対して演算処理が実行されることとなるが、ハイパスフィルタおよび各種音声信号処理フィルタにおいて、その演算処理を時間領域で信号処理を行うか周波数領域で信号処理を行うかは重要なファクターとなる。なぜなら、以下に示すように、両者間には、信号処理遅延時間と信号処理量の違いがあるからである。以下に、ハイパスフィルタモジュールの演算処理を時間領域で実行する場合と周波数領域で実行する場合の特性を、信号処理遅延時間および信号処理量に注目しつつ簡単に説明しておく。
【０００４】
まず、ハイパスフィルタモジュールの演算処理を時間領域で実行する場合について説明する。
【０００５】
図６は、時間領域で演算処理を実行する場合のハイパスフィルタモジュールの入出力信号と処理の概念を説明する図である。図６に示すように、時間領域で演算処理を実行するハイパスフィルタフィルタモジュールでは畳み込み演算が実行される。入力信号として時間ｔにおいてｘ(ｔ)が与えられ出力信号としてｙ(ｔ)が出力される場合、ハイパスフィルタモジュールにおいて畳み込み演算が行われ、以下のように、ｙ(ｔ)が（数１）で与えられる。
【０００６】
【数１】
ｙ(ｔ)＝ａ0ｘ(ｔ)＋ａ1ｘ(ｔ−１)＋・・・＋ａn-1ｘ(ｔ−ｎ＋１)
信号処理遅延時間については、サンプル毎の処理なので、処理遅延時間は１サンプルである。
【０００７】
信号処理量については、（数１）より明らかなように、１フレームあたりｎサンプルの入力データがあり、ｎ個の積和演算が行われるので、ｎ2に比例する信号処理量になる。
【０００８】
以上、時間領域で演算処理を実行するハイパスフィルタフィルタモジュールでは信号処理遅延時間が短いというメリットがあるが、信号処理量が大きくなるというデメリットがあると言える。
【０００９】
次に、ハイパスフィルタモジュールの演算処理を周波数領域で実行する場合について説明する。
【００１０】
図７は、周波数領域で演算処理を実行する場合のハイパスフィルタフィルタモジュールの入出力信号と処理の概念を説明する図である。図７に示すように、周波数領域で演算処理を実行するハイパスフィルタフィルタモジュールでは、ｎサンプルの入力信号ｘ(ｔ)，ｘ(ｔ−１)，・・・，ｘ(ｔ−ｎ＋１)を用いてフーリエ変換してＸ(Ｚ)を求め、Ｘ(Ｚ)に係数を与えてＹ(Ｚ)計算した後、Ｙ(Ｚ)を逆フーリエ変換してｎサンプルの出力信号ｙ(ｔ)，ｙ(ｔ−１)，・・・，ｙ(ｔ−ｎ＋１)が得られる。
【００１１】
信号処理遅延時間については、入力にｎサンプルの入力信号が必要となる、つまり、過去ｎサンプルのデータが必要なので信号処理遅延時間はｎサンプルとなる。
【００１２】
信号処理量については、Ｘ(Ｚ)の振幅スペクトルは図７のように正側のみにｎ／２個の離散値を持っているので、ｎ／２回の積演算が必要となる、つまり、オーダーとしては、ｎに比例する信号処理量になる。
【００１３】
以上、周波数領域で演算処理を実行するハイパスフィルタフィルタモジュールでは、信号処理遅延時間がｎサンプルとなり遅延量が大きいというデメリットがあるが、信号処理量が時間領域での演算処理に比べて小さくて良いというメリットがあると言える。
【００１４】
従来技術において、各種音声信号処理フィルタは、その特性に応じて、時間領域で演算処理を実行するモジュールとするか、周波数領域で演算処理を実行するモジュールとするかが決められていた。
【００１５】
音声信号のレベル制御は、音声信号中の注目音声の信号レベルが設定値となるようにゲインを調整する制御であり、このレベル制御の信号処理は、原理的には時間領域での演算処理、周波数領域での演算処理のいずれでも実行することが可能である。しかし、通常、周波数領域で実用的範囲で音声信号レベル制御を実現するためには、数十ミリ秒以上のサンプル値データが必要となり、処理遅延時間が数十ミリ秒以上に及ぶこととなり、処理時間デメリットが大きくなる。そこで音声信号のレベル制御は、処理遅延時間がない時間領域で演算処理を実行するモジュールとされている。
【００１６】
次に、雑音抑制制御は、音声信号中の注目音声以外の音を消去する制御であり、周波数領域での演算処理とする必要がある。音声信号中の注目音声以外の音声信号成分を時間領域において分離することは原理的に困難であるため、周波数領域で雑音モデルを作成し、その雑音モデルを基に減算処理やマスキング処理により雑音抑制を実行する処理が一般に行われる。
【００１７】
次に、エコー消去制御であるが、ここで言うエコーとは、図８に示すように、双方向通話ができる電話のようなシステムにおいて、話者の音声８００が聴者側８１０のスピーカ８１２から聴者側８１０に備えられたマイクロフォン８１１に回り込んで混入し、話者側の出力器から出力されてしまう現象をいう。このエコー現象が話しにくさ、聞き取りにくさの原因となるのでエコーを消去する制御がエコー消去制御である。エコー消去制御部８１５はエコー音の推定を行ってフィルタ８１３を用意し、その推定値をマイクロホン入力信号より減算器８１４で減算してエコーを抑制する。話者８００側に設けたエコー消去制御部８０５も同様の働きをする。このエコー消去制御は原理的には時間領域での演算処理、周波数領域での演算処理のいずれでも実行することが可能である。しかし、通常、周波数領域で実用的な範囲でエコー音推定を行ってエコー消去を実現するためには、レベル制御と同様、数十ミリ秒以上のサンプル値データが必要となり、処理遅延時間が数百ミリ秒に及ぶこととなる。そこでエコー消去制御も、処理遅延時間がない時間領域で演算処理を実行するモジュールとされている。
【００１８】
【発明が解決しようとする課題】
各種の音声信号処理機能を実現するため、従来技術で説明した音声信号のレベル制御機能、雑音抑制制御機能、エコー消去制御機能などが組み合わせて用いられるが、音声処理システム全体としての信号処理量総和が増大するという問題があった。
【００１９】
以下に、従来技術における信号処理フィルタの組み合わせの構成例を示す。ここでは、双方向通信可能なシステムのアプリケーションにおいて、音声信号の雑音抑制制御機能とエコー消去制御機能を搭載する場合を想定する。この場合、音声信号の雑音抑制制御用の信号処理フィルタモジュールとエコー消去制御用の信号処理フィルタモジュールの２種類のフィルタモジュールが組み合わされる。
【００２０】
図９は、雑音抑制制御用の信号処理フィルタモジュールとエコー消去制御用の信号処理フィルタモジュールを組み合わせたシステム構成例を示す図である。
【００２１】
図９において、９００は、雑音抑制制御フィルタモジュールであり、９１０はフーリエ変換部、９２０は雑音抑制制御フィルタ部、９３０は逆フーリエ変換部である。９４０はエコー消去制御フィルタモジュールであり、９５０はエコー消去制御フィルタ部、９６０は減算部である。９７０は双方向通信可能なシステムのアプリケーションである。９８０はマイクロホン、９９０はスピーカである。上記のように、雑音抑制制御フィルタモジュール９００は周波数領域で演算処理を行うフィルタモジュールであり、エコー消去制御フィルタモジュール９４０は時間領域で演算処理を行うフィルタモジュールとなっている。
【００２２】
話者側のマイクロホン（図示せず）から入力された話者音声が、雑音抑制制御フィルタモジュール９００により雑音抑制処理が施され、アプリケーション９７０に渡され、アプリケーション９７０側でのスピーカ９９０から出力されて聴者に伝えられる。伝えられた音声はアプリケーション９７０側のマイクロホン９８０に回り込んで混入し、話者側へ向かうが、エコー消去制御フィルタモジュール９４０の働きにより、混入したと推定される量が減算されてエコーが消去される。
【００２３】
なお、図９において、右から雑音抑制制御フィルタモジュール９００とエコー消去制御フィルタモジュール９４０の並びとしたが、並びが逆になっても良い。
【００２４】
しかし、上記構成では音声処理システム全体としての信号処理量総和の増大が問題となる。つまり、雑音抑制制御フィルタモジュール９００においてｎに比例した信号処理量が発生し、エコー消去制御フィルタモジュール９４０においてｎ2に比例した信号処理量が発生することとなってしまい、信号処理量総和の増大が問題となる。特にエコー消去制御フィルタモジュール９４０におけるｎ2の信号処理量が大きい。ｎが大きくなる場合や上記のように２つのフィルタモジュールではなく多くのフィルタモジュールを組み合わせる場合などでは、コンピュータリソースが提供できる信号処理能力にとって大きな負荷となってしまう。
【００２５】
本発明の信号処理フィルタシステムは、アプリケーションの要求に応じて複数のフィルタモジュールを組み合わせて音声信号処理機能を動的に構築し、システム全体の信号処理量総和が大きくならないように信号処理量の低減を図ることができる信号処理フィルタシステムを提供することを目的とする。
【００２６】
また、本発明の信号処理フィルタシステムは、システムリソースの制約から信号処理量総和の低減を優先的に図るか、アプリケーションの特性によって信号処理遅延時間の低減を優先的に図るかを決め、両者に対応できる信号処理フィルタシステムを提供することを目的とする。両者は相反する要求であり、アプリケーションの違いに応じてフィルタモジュールの組み合わせ方や要求は多岐多用となるが、本発明の信号処理フィルタシステムは、両者に動的かつ適切に対応する。
【００２７】
【課題を解決するための手段】
上記目的を達成するために、本発明の信号処理フィルタシステムは、信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタと、前記領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択するスイッチ部と、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、信号処理遅延時間の低減を優先する場合、前記スイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択し、信号処理量の低減を優先する場合、前記スイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御するスイッチ制御部とを備えたことを特徴とする。
【００２８】
上記構成により、第１のスイッチ部の切り換えにより、領域選択可能信号処理フィルタの信号処理領域を、信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかに応じて切り換えることができ、アプリケーションの要求に応じて信号処理遅延時間と信号処理量とを柔軟かつ適切に調整することが可能となる。
【００２９】
また、本発明の信号処理フィルタシステムは、信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタを含む複数の信号処理フィルタを備えた信号処理フィルタ群と、前記領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択するスイッチ部と、アプリケーションに応じて前記信号処理フィルタ群のうちアクティブにする信号処理フィルタを選択する信号処理フィルタ選択制御部と、前記信号処理フィルタ選択制御部により選択された信号処理フィルタ群のうち、周波数領域で信号処理を実行する信号処理フィルタが含まれている場合、前記スイッチ部により領域選択可能信号処理フィルタにおいて周波数領域信号処理フィルタ部分を用い、周波数領域で信号処理を実行する信号処理フィルタが含まれていない場合、前記スイッチ部により領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分を用いるように制御するスイッチ制御部とを備えたことを特徴とする。
【００３０】
上記構成により、スイッチ部の切り換えにより、領域選択可能信号処理フィルタの信号処理領域を、信号処理フィルタ群の中における周波数領域で信号処理をする信号処理フィルタの有無に応じて選択することができ、周波数領域で信号処理する信号処理フィルタがなければ、領域選択可能信号処理フィルタの信号処理領域を時間領域として信号処理遅延時間の低減を図り、逆に周波数領域で信号処理する信号処理フィルタがあれば、領域選択可能信号処理フィルタの信号処理領域を周波数領域として信号処理量の低減を図ることができ、フィルタ構成に応じて柔軟かつ適切に対応することが可能となる。
【００３１】
また、本発明の信号処理フィルタシステムは、第１の信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタと、第２の信号処理を周波数領域で実行する周波数領域信号処理フィルタを持つ周波数領域固定信号処理フィルタと、前記領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択する第１のスイッチ部と、前記周波数領域固定信号処理フィルタのオン・オフを選択する第２のスイッチ部と、前記第２のスイッチ部の切り換えにより前記周波数領域固定信号処理フィルタをオフにする場合、前記第１のスイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択し、前記第２のスイッチ部の切り換えにより前記周波数領域固定信号処理フィルタをオンにする場合、前記第１のスイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御するスイッチ制御部とを備えたことを特徴とする。
【００３２】
上記構成により、第１のスイッチ部と第２のスイッチ部の切り換えにより、領域選択可能信号処理フィルタの信号処理領域を、周波数領域固定信号処理フィルタの有無に応じて選択することができ、周波数領域固定信号処理フィルタがない場合には、信号処理遅延時間の低減を優先させる場合として領域選択可能信号処理フィルタの信号処理領域を時間領域として信号処理遅延時間の低減を図り、逆に周波数領域固定信号処理フィルタがある場合には、信号処理量の低減を優先させる場合として領域選択可能信号処理フィルタの信号処理領域を周波数領域として信号処理量の低減を図り、フィルタ構成に応じて柔軟かつ適切に対応することが可能となる。
【００３３】
次に、上記信号処理フィルタシステムにおいて、前記領域選択可能信号処理フィルタを含む、前記信号処理フィルタシステムに含まれる信号処理フィルタを、時間領域で信号処理を実行するものと、周波数領域で信号処理を実行するものとに分けて集約し、周波数領域で信号処理を実行する信号処理フィルタ群の信号入力段に用いるフーリエ変換処理部分を共通化し、前記周波数領域で信号処理を行なう信号処理フィルタ群からの信号出力に用いる逆フーリエ変換処理部分を共通化することが好ましい。
【００３４】
上記構成により、各周波数領域で信号処理を行なう信号処理フィルタにおけるフーリエ変換処理部分と逆フーリエ変換処理部分を共通化するので、システム全体の信号処理量をさらに低減することが可能となる。
【００３５】
【発明の実施の形態】
（実施形態１）
実施形態１の信号処理フィルタシステムは、第１の信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタと、第２の信号処理を周波数領域で実行する周波数領域信号処理フィルタを持つ周波数領域固定信号処理フィルタと、領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択する第１のスイッチ部と、周波数領域固定信号処理フィルタのオン・オフを選択する第２のスイッチ部と、第１スイッチ制御部および第２のスイッチ部を制御するスイッチ制御部を備えたものである。
【００３６】
第２のスイッチ部の切り換えにより周波数領域固定信号処理フィルタをオフにする場合、第１のスイッチ部の切り換えにより領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択し、第２のスイッチ部の切り換えにより周波数領域固定信号処理フィルタをオンにする場合、第１のスイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御する構成となっている。
【００３７】
領域選択可能信号処理フィルタと第１のスイッチ部に注目すれば、信号処理遅延時間の低減を優先する場合、領域選択可能信号処理フィルタの時間領域信号処理フィルタ部分を選択し、信号処理量の低減を優先する場合、領域選択可能信号処理フィルタの周波数領域信号処理フィルタ部分を選択するものとなっている。
【００３８】
図１は、本発明の実施形態１の信号処理フィルタシステムの概略構成を示すブロック図である。実際の実装にあたっては、これら構成要素を専用のデバイスで構成してもよく、また、処理内容をコンピュータのソフトウェアとして記述してＣＰＵ、メモリなどにより構成しても良い。
【００３９】
図１において、１０はフーリエ変換部、２０は雑音抑制制御フィルタ部、３０は周波数領域エコー消去制御フィルタ部、３１は周波数領域エコー消去制御フィルタ部３０へのフィードバックする信号に対する第２のフーリエ変換部、４０は逆フーリエ変換部、５０は時間領域エコー消去制御フィルタ部、５１はハイパスフィルタ、６０と６１は第２のスイッチ部、７０〜７３は第１のスイッチ部であって、そのうち７０と７１は第１のスイッチ部の周波数領域選択スイッチ、７２と７３は第１のスイッチ部の時間領域選択スイッチである。７５はスイッチ制御部、８０はアプリケーション、９０はマイクロホン、１００はスピーカである。これらは専用デバイスでも良く、ソフトウェアとして当該処理内容を記述したライブラリでも良い。
【００４０】
上記構成において、フーリエ変換部１０と雑音抑制制御フィルタ部２０と逆フーリエ変換部４０に注目すると、これら要素により雑音抑制制御フィルタモジュールが構成されていることが分かる。この雑音抑制制御フィルタモジュールは必ず周波数領域での信号処理が行なわれるフィルタモジュールであり、周波数領域固定信号処理フィルタとなっている。第２のスイッチ部６０と６１は、この周波数領域固定信号処理フィルタである雑音抑制制御フィルタモジュール全体のオン・オフを制御する構成となっている。ここでオンとは第２のスイッチ部６０と６１が雑音抑制制御フィルタモジュール側を選択することを言い、オフとはバイパスラインの側を選択することを言う。
【００４１】
また、上記構成において、フーリエ変換部１０と周波数領域エコー消去制御フィルタ部３０と逆フーリエ変換部４０に注目すると、これら要素により周波数領域エコー消去制御フィルタモジュールが構成されていることが分かる。また、時間領域エコー消去制御フィルタ部５０は、時間領域エコー消去制御フィルタモジュールを構成している。また、第１のスイッチ部は、周波数領域エコー消去制御フィルタ部３０のオン・オフを制御する周波数領域選択スイッチ７０と７１と、時間領域エコー消去制御フィルタ部５０のオン・オフとを制御する時間領域選択スイッチ７２と７３を備えており、両者を切り換える構成となっている。ここで、周波数領域選択スイッチ７０と７１のオンとは、周波数領域選択スイッチ７０と７１が周波数領域エコー消去制御フィルタ部３０側を選択することを言い、オフとはバイパスラインの側を選択することを言う。また、同様に、時間領域選択スイッチ７２と７３のオンとは、時間領域選択スイッチ７２と７３が時間領域エコー消去制御フィルタ部５０側を選択することを言い、オフとはバイパスラインの側を選択することを言う。
【００４２】
スイッチ制御部７５は、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、後述するように信号処理遅延時間の低減を優先する場合と信号処理量の低減を優先する場合とに分けて第１のスイッチ７０〜７３のオンオフを切り換える。この例では第２のスイッチ６０、６１の切り換えの制御も兼ねる構成とし、第２のスイッチ６０、６１のオンオフを調べることにより、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別している。もちろん第２のスイッチ６０、６１の切り換えを別のスイッチ制御部を設けて行い、その切り換えを検知する構成としても良いことは言うまでもない。
【００４３】
これら５つの要素、フーリエ変換部１０、周波数領域エコー消去制御フィルタ部３０、第２のフーリエ変換部３１、逆フーリエ変換部４０、時間領域エコー消去制御フィルタ部５０、第１のスイッチ部７０〜７３により、領域選択可能信号処理フィルタモジュールを構成していることが分かる。なお、ここで、フーリエ変換部１０における１フレームのサンプリング数をｎとし、ハイパスフィルタの１フレームにはｎ個のＦＩＲフィルタ（Finite impulse response filter：有限インパルス応答フィルタ）が用いられているものとする。
【００４４】
なお、図１に示した例において、第１のスイッチ部７０〜７３、第２のスイッチ６０、６１のオン・オフはスイッチ制御部７５により制御されるものとする。
【００４５】
次に、図１に示した本発明の信号処理フィルタシステムの動作を説明する。
【００４６】
アプリケーション８０は、複数のアプリケーションが保持されており、いま、有効状態にあるアプリケーション８０が雑音抑制機能とエコー消去機能を利用する場合について説明する。
【００４７】
この場合、まず、雑音抑制制御フィルタモジュールが利用されることとなるので、周波数領域固定信号処理フィルタモジュールである雑音抑制制御フィルタモジュール全体のオン・オフを制御する第２のスイッチ６０と６１はオンとなる。この例では、スイッチ制御部７５が雑音抑制制御フィルタモジュールを利用する旨を受けて第２のスイッチ６０と６１の切り換えを制御する。周波数領域固定信号処理フィルタモジュールがオンとなったことにより、音声信号処理フィルタシステム全体から見れば、周波数領域固定信号処理フィルタである雑音抑制制御フィルタモジュールによりｎサンプル分の信号処理遅延時間が発生し、ｎに比例する信号処理量が発生することになる。
【００４８】
次に、第１のスイッチ７０〜７３の制御を考える。スイッチ制御部７５は、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、領域選択可能信号処理フィルタであるエコー消去制御フィルタモジュールを、時間領域の信号処理とするか周波数領域の信号処理とするかの選択を決める。信号処理遅延時間に関しては、雑音抑制制御フィルタモジュールにより既にｎサンプル分の信号処理遅延時間が発生しているので、フーリエ変換部１０の出力信号を流用する限り、エコー消去制御フィルタモジュールを周波数領域の信号処理とする場合のデメリットは加重されない。また、信号処理量に関しては、雑音抑制制御フィルタモジュールにより既にｎに比例する信号処理量が発生している上に、エコー消去制御フィルタモジュールを時間領域の信号処理とする場合には新たにｎ2に比例する信号処理量が加重して発生することとなりそのデメリットは大きい。以上の２点を考察して、スイッチ部７５は、信号処理量低減を優先すると判別し、領域選択可能信号処理フィルタであるエコー消去制御フィルタモジュールを周波数領域の信号処理とする。つまり、第１のスイッチ部の周波数領域選択スイッチ７０と７１をオン、時間領域選択スイッチ７２と７３をオフとし、周波数領域エコー消去制御フィルタモジュールを選択する。
【００４９】
ここで、フーリエ変換部１０は、雑音抑制制御フィルタモジュールと周波数領域エコー消去制御フィルタモジュールに対して共通化されており、フーリエ変換部１０の周波数領域の出力信号が、雑音抑制制御フィルタ部２０と周波数領域エコー消去制御フィルタ部３０の両者に用いられるので、信号処理量の低減が図られている。また、逆フーリエ変換部４０も同様に、雑音抑制制御フィルタモジュールと周波数領域エコー消去制御フィルタモジュールに対して共通化されており、雑音抑制制御フィルタ部２０と周波数領域エコー消去制御フィルタ部３０からの周波数領域の出力信号に対して逆フーリエ変換を施し、時間領域の出力信号に変換しているので、信号処理量の低減が図られている。
【００５０】
次に、有効状態にあるアプリケーション８０がエコー消去機能のみを利用する場合について説明する。
【００５１】
この場合、雑音抑制制御フィルタモジュールが利用されないので、周波数領域固定信号処理フィルタモジュールである雑音抑制制御フィルタモジュール全体のオン・オフを制御する第２のスイッチ６０と６１はオフとなる。周波数領域固定信号処理フィルタモジュールがオフとなったことにより、当該部分では信号処理遅延時間が発生せず、信号処理量も発生しない。
【００５２】
次に、第１のスイッチ７０〜７３の制御を考える。スイッチ制御部７５は、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、領域選択可能信号処理フィルタであるエコー消去制御フィルタモジュールを時間領域の信号処理とするか周波数領域の信号処理とするかの選択を決める。ここでは雑音抑制制御フィルタモジュールが用いられていないので、フーリエ変換部１０による周波数領域の信号は得られていない。エコー消去制御フィルタモジュールを周波数領域の信号処理とする場合には、フーリエ変換を別途手当てする必要があり、ｎサンプル分の信号処理遅延時間が新たに発生することとなり、例えば、実時間通信アプリケーションにとってはそのデメリットは大きい。また、信号処理量に関しては、雑音抑制制御フィルタモジュールによる信号処理量が発生していないので、エコー消去制御フィルタモジュールを時間領域の信号処理として新たにｎ2に比例する信号処理量が加重して発生してもそのデメリットは相対的に小さいと言える。以上の２点を考察して、スイッチ部７５は、信号処理時間低減を優先すると判別し、領域選択可能信号処理フィルタであるエコー消去制御フィルタモジュールを時間領域の信号処理とする。つまり、第１のスイッチ部の周波数領域選択スイッチ７０と７１をオフ、時間領域選択スイッチ７２と７３をオンとし、時間領域エコー消去制御フィルタモジュールを選択する。
【００５３】
なお、雑音抑制フィルタモジュール単独で使用したい場合は、第２のスイッチ６０と６１をオン、第１のスイッチの周波数領域選択スイッチ７０と７１をオフ、時間領域選択スイッチ７２と７３をオフとすれば良いことは言うまでもない。
【００５４】
以上、本発明の実施形態１の信号処理フィルタシステムによれば、第２のスイッチ部６０と６１の切り換えにより周波数領域固定信号処理フィルタをオフにする場合、第１のスイッチ部の周波数領域選択スイッチ７０と７１をオフとし、時間領域選択スイッチ７２と７３をオンと切り換えることにより領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択する。第２のスイッチ部６０と６１の切り換えにより周波数領域固定信号処理フィルタをオンにする場合、第１のスイッチ部の周波数領域選択スイッチ７０と７１をオンとし、時間領域選択スイッチ７２と７３をオフと切り換えることにより領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御することができる。
【００５５】
また、上記構成は、領域選択可能信号処理フィルタと第１のスイッチ部に注目すれば、信号処理遅延時間の低減を優先する場合、領域選択可能信号処理フィルタの時間領域信号処理フィルタ部分を選択し、信号処理量の低減を優先する場合、領域選択可能信号処理フィルタの周波数領域信号処理フィルタ部分を選択することができる構成となっている。
【００５６】
（実施形態２）
実施形態２の信号処理フィルタシステムは、実施形態１と同様、領域選択可能信号処理フィルタと、周波数領域固定信号処理フィルタと、第１のスイッチ部と、第２のスイッチ部と、スイッチ制御部を備えた信号処理フィルタシステムであるが、実施形態１とは異なり、雑音抑制処理機能とレベル制御処理機能とを組み合わせて用いる信号処理フィルタシステムの例を説明する。
【００５７】
図２は、本発明の実施形態２の信号処理フィルタシステムの概略構成を示すブロック図である。実際の実装にあたっては、これら構成要素を専用のデバイスで構成してもよく、また、処理内容をコンピュータのソフトウェアとして記述してＣＰＵ、メモリなどにより構成しても良い。
【００５８】
図２において、１１０はフーリエ変換部、１２０は雑音抑制制御フィルタ部、１３０は周波数領域レベル制御フィルタ部、１３１は周波数領域レベル制御フィルタ部１３０の入力段となる第１のハイパスフィルタ部、１４０は逆フーリエ変換部、１５０は時間領域レベル制御フィルタ部、１５１は時間領域レベル制御フィルタ部１５０の入力段となる第２のハイパスフィルタ、１６０と１６１は第２のスイッチ部、１７０〜１７３は第１のスイッチ制御部であって、そのうち１７０と１７１は第１のスイッチ部の周波数領域選択スイッチ、１７２と１７３は第１のスイッチ部の周波数領域選択スイッチである。１７５はスイッチ制御部、１８０はアプリケーション、１９０は第１のパワー計算部、１９１は第２のパワー計算部、２００は第１の音声区間検出部、２０１は第２の音声区間検出部、２１０は雑音区間検出部である。これらは専用デバイスでも良く、ソフトウェアとして当該処理内容を記述したライブラリでも良い。
【００５９】
上記構成において、フーリエ変換部１１０と雑音抑制制御フィルタ部１２０と逆フーリエ変換部１４０と第１のパワー計算部１９０と雑音区間検出部２１０に注目すると、これら要素により雑音抑制制御フィルタモジュールが構成されていることが分かる。この雑音抑制制御フィルタモジュールは必ず周波数領域での信号処理が行なわれるフィルタモジュールであり、周波数領域固定信号処理フィルタとなっている。第２のスイッチ部１６０と１６１は、この周波数領域固定信号処理フィルタである雑音抑制制御フィルタモジュール全体のオン・オフを制御する構成となっている。ここでオンとは第２のスイッチ部１６０と１６１が雑音抑制制御フィルタモジュール側を選択することを言い、オフとはバイパスラインの側を選択することを言う。
【００６０】
また、上記構成において、フーリエ変換部１１０と周波数領域レベル制御フィルタ部１３０と第１のハイパスフィルタ１３１、逆フーリエ変換部１４０と第１のパワー計算部１９０と第１の音声区間検出部２００に注目すると、これら要素により周波数領域レベル制御フィルタモジュールが構成されていることが分かる。また、時間領域レベル制御フィルタ部１５０と第２のハイパスフィルタ１５１と第２のパワー計算部１９１と第２の音声区間検出部２０１は、時間領域レベル制御フィルタモジュールを構成していることが分かる。また、第１のスイッチ部は、周波数領域レベル制御フィルタ部１３０のオン・オフを制御する周波数領域選択スイッチ１７０と１７１と、時間領域レベル制御フィルタ部１５０のオン・オフとを制御する時間領域選択スイッチ１７２と１７３を備えており、両者を切り換える構成となっている。ここで、周波数領域選択スイッチ１７０と１７１のオンとは、周波数領域選択スイッチ１７０と１７１が周波数領域レベル制御フィルタ部１３０側を選択することを言い、オフとはバイパスラインの側を選択することを言う。また、同様に、時間領域選択スイッチ１７２と１７３のオンとは、時間領域選択スイッチ１７２と１７３が時間領域レベル制御フィルタ部１５０側を選択することを言い、オフとはバイパスラインの側を選択することを言う。
【００６１】
これら１０個の要素、フーリエ変換部１１０、周波数領域レベル制御フィルタ部１３０、第１のハイパスフィルタ部１３１、逆フーリエ変換部１４０、時間領域レベル制御フィルタ部１５０、第１のパワー計算部１９０、第１の音声区間検出部２００、第２のパワー計算部１９１、第２の音声区間検出部２０１、第１のスイッチ部１７０〜１７３により、領域選択可能信号処理フィルタモジュールを構成していることが分かる。なお、ここで、フーリエ変換部１１０における１フレームのサンプリング数をｎとし、ハイパスフィルタの１フレームにはｎ個のＦＩＲフィルタが用いられているものとする。
【００６２】
なお、図２に示した例において、第１のスイッチ部１７０〜１７３、第２のスイッチ１６０、１６１のオン・オフはスイッチ制御部１７５により制御されるものとする。
【００６３】
次に、図２に示した本発明の信号処理フィルタシステムの動作を説明する。
【００６４】
アプリケーション１８０は、複数のアプリケーションが保持されており、いま、有効状態にあるアプリケーション１８０が雑音抑制機能とレベル制御機能を利用する場合について説明する。
【００６５】
この場合、まず、雑音抑制制御フィルタモジュールが利用されることとなるので、周波数領域固定信号処理フィルタモジュールである雑音抑制制御フィルタモジュール全体のオン・オフを制御する第２のスイッチ１６０と１６１はオンとなる。この例では、スイッチ制御部１７５がアプリケーション１８０が雑音抑制機能とレベル制御機能を利用する旨を受けて第２のスイッチ１６０と１６１の切り換えを制御する。周波数領域固定信号処理フィルタモジュールがオンとなったことにより、音声信号処理フィルタシステム全体から見れば、周波数領域固定信号処理フィルタである雑音抑制制御フィルタモジュールによりｎサンプル分の信号処理遅延時間が発生し、ｎに比例する信号処理量が発生することになる。
【００６６】
次に、第１のスイッチ１７０〜１７３の制御を考える。スイッチ制御部１７５は、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、領域選択可能信号処理フィルタであるレベル制御フィルタモジュールを時間領域の信号処理とするか周波数領域の信号処理とするかの選択を決める。信号処理遅延時間に関しては、雑音抑制制御フィルタモジュールにより既にｎサンプル分の信号処理遅延時間が発生しているので、フーリエ変換部１１０の出力信号を流用する限り、レベル制御フィルタモジュールを周波数領域の信号処理とする場合のデメリットは加重されない。また、信号処理量に関しては、雑音抑制制御フィルタモジュールにより既にｎに比例する信号処理量が発生している上に、レベル制御フィルタモジュールを時間領域の信号処理とする場合には新たにｎ2に比例する信号処理量が加重して発生することとなりそのデメリットは大きい。以上の２点を考察して、スイッチ制御部１７５は、信号処理量低減を優先すると判別し、領域選択可能信号処理フィルタであるレベル制御フィルタモジュールを周波数領域の信号処理とする。つまり、第１のスイッチ部の周波数領域選択スイッチ１７０と１７１をオン、時間領域選択スイッチ１７２と１７３をオフとし、周波数領域レベル制御フィルタモジュールを選択する。
【００６７】
ここで、フーリエ変換部１１０は、雑音抑制制御フィルタモジュールと周波数領域レベル制御フィルタモジュールに対して共通化されており、フーリエ変換部１１０の周波数領域の出力信号が、雑音抑制制御フィルタ部１２０と周波数領域レベル制御フィルタ部１３０の両者に用いられるので、信号処理量の低減が図られている。また、逆フーリエ変換部１４０も同様に、雑音抑制制御フィルタモジュールと周波数領域レベル制御フィルタモジュールに対して共通化されており、雑音抑制制御フィルタ部１２０と周波数領域レベル制御フィルタ部１３０からの周波数領域の出力信号に対して逆フーリエ変換を施し、時間領域の出力信号に変換しているので、信号処理量の低減が図られている。
【００６８】
次に、有効状態にあるアプリケーション１８０がレベル制御機能のみを利用する場合について説明する。
【００６９】
この場合、雑音抑制制御フィルタモジュールが利用されないので、周波数領域固定信号処理フィルタモジュールである雑音抑制制御フィルタモジュール全体のオン・オフを制御する第２のスイッチ１６０と１６１はオフとなる。周波数領域固定信号処理フィルタモジュールがオフとなったことにより、当該部分では信号処理遅延時間が発生せず、信号処理量も発生しない。
【００７０】
次に、第１のスイッチ１７０〜１７３の制御を考える。スイッチ制御部１７５は、信号処理において信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかを判別し、領域選択可能信号処理フィルタであるレベル制御フィルタモジュールを時間領域の信号処理とするか周波数領域の信号処理とするかの選択を決める。ここでは雑音抑制制御フィルタモジュールが用いられていないので、フーリエ変換部１１０による周波数領域の信号は得られていない。レベル制御フィルタモジュールを周波数領域の信号処理とする場合には、フーリエ変換を別途手当てする必要があり、ｎサンプル分の信号処理遅延時間が新たに発生することとなり、例えば、実時間通信アプリケーションにとってはそのデメリットは大きい。また、信号処理量に関しては、雑音抑制制御フィルタモジュールによる信号処理量が発生していないので、レベル制御フィルタモジュールを時間領域の信号処理として新たにｎ2に比例する信号処理量が加重して発生してもそのデメリットは相対的に小さいと言える。以上の２点を考察して、スイッチ部１７５は、信号処理時間の低減を優先すると判別し、領域選択可能信号処理フィルタであるレベル制御フィルタモジュールを時間領域の信号処理とする。つまり、第１のスイッチ部の周波数領域選択スイッチ１７０と１７１をオフ、時間領域選択スイッチ１７２と１７３をオンとし、時間領域レベル制御フィルタモジュールを選択する。
【００７１】
なお、雑音抑制フィルタモジュール単独で使用したい場合は、第２のスイッチ１６０と１６１をオン、第１のスイッチの周波数領域選択スイッチ１７０と１７１をオフ、時間領域選択スイッチ１７２と１７３をオフとすれば良いことは言うまでもない。
【００７２】
以上、本発明の実施形態２の信号処理フィルタシステムによれば、第２のスイッチ部１６０と１６１の切り換えにより周波数領域固定信号処理フィルタをオフにする場合、第１のスイッチ部１７０〜１７３の切り換えにより領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択し、第２のスイッチ部１６０と１６２の切り換えにより周波数領域固定信号処理フィルタをオンにする場合、第１のスイッチ部１７０〜１７３の切り換えにより前記領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御する構成となっている。
【００７３】
また、領域選択可能信号処理フィルタと第１のスイッチ部１７０〜１７３に注目すれば、信号処理遅延時間の低減を優先する場合、領域選択可能信号処理フィルタの時間領域信号処理フィルタ部分を選択し、信号処理量の低減を優先する場合、領域選択可能信号処理フィルタの周波数領域信号処理フィルタ部分を選択することができる構成となっている。
【００７４】
（実施形態３）
実施形態３の信号処理フィルタシステムは、実施形態２の構成に加え、図３に示すように、雑音抑制制御フィルタ部１２０と周波数領域レベル制御フィルタ部１３０のパラメタの初期値設定を行なうための第１の適応初期値計算部３００と、時間領域レベル制御フィルタ部１５０のパラメタの初期値設定を行なうための第２の適応初期値計算部３１０を備えている。
【００７５】
第１の適応初期値計算部３００は、周波数領域で動作するフィルタモジュールに対して用いられるもので、第３のスイッチ部３０１を備えており、第３のスイッチ部３０１により、フーリエ変換部１１０の出力信号との接続を制御する。信号処理開始直後に、第３のスイッチ部３０１をオンとしてフーリエ変換部１１０からの出力信号を受け、周波数領域で動作する雑音抑制制御フィルタ部１２０と周波数領域レベル制御フィルタ部１３０のパラメタの初期値を計算して設定する。
【００７６】
第２の適応初期値計算部３１０は、時間領域で動作するフィルタモジュールに対して用いられるもので、第４のスイッチ部３１１を備えており、第４のスイッチ部３１１により、入力信号との接続を制御する。信号処理開始直後に、第４のスイッチ部３１１をオンとして入力信号を受け、時間領域で動作するレベル制御フィルタ部１５０のパラメタの初期値を計算して設定する。
【００７７】
なお、図３に示した例において、第１のスイッチ部１７０〜１７３、第２のスイッチ１６０、１６１、第３のスイッチ部３０１、第４のスイッチ部３１１のオン・オフはスイッチ制御部１７５により制御されるものとする。なお、図面が見やすくなるようにスイッチ制御部１７５は図示を省略したが、各スイッチに対する制御線を持っているものとする。
【００７８】
次に、図３に示した本発明の信号処理フィルタシステムの動作を説明する。
【００７９】
アプリケーション１８０は、複数のアプリケーションが保持されており、いま、有効状態にあるアプリケーション１８０が雑音抑制機能とレベル制御機能を利用する場合について説明する。
【００８０】
この場合、周波数領域で動作するフィルタモジュールが利用されることとなるので、信号処理開始直後において、第３のスイッチ部３０１がオンとなり、第４のスイッチ部３１１がオフとなる。この例では、スイッチ制御部１７５が、周波数領域で動作するフィルタモジュールを利用する旨を受けて、第３のスイッチ部３０１と第４のスイッチ部３１１を切り換える。第３のスイッチ部３０１を介して、フーリエ変換部１１０の出力信号を受け、周波数領域で動作する雑音抑制制御フィルタ部１２０とレベル制御フィルタ部１３０のパラメタ初期値を計算して設定する。
【００８１】
次に、有効状態にあるアプリケーション１８０がレベル制御機能のみを利用する場合について説明する。
【００８２】
この場合、時間領域で動作するフィルタモジュールが利用されることとなるので、信号処理開始直後において、スイッチ制御部１７５の切り換えにより第３のスイッチ部３０１がオフとなり、第４のスイッチ部３１１がオンとなる。第４のスイッチ部３１１を介して、入力信号を受け、時間領域で動作するレベル制御フィルタ部１５０のパラメタ初期値を計算して設定する。
【００８３】
以上、本実施形態３の信号処理フィルタシステムによれば、アプリケーションが利用する機能に基づいて、周波数領域での動作するフィルタモジュールと時間領域での動作するフィルタモジュールを切り換えて用い、さらに、適応初期値計算部により、信号処理開始直後の信号を基にそれらフィルタモジュールのパラメタの初期値計算して設定することができる。
【００８４】
（実施形態４）
実施形態４の信号処理フィルタシステムは、領域選択可能信号処理フィルタと、１つ以上の信号処理フィルタを持つ信号処理フィルタ群を備えており、アプリケーションに応じて動的に信号処理フィルタ群のうちのどの信号処理フィルタをアクティブにするかを決め、周波数領域で信号処理を実行する信号処理フィルタが含まれている場合、領域選択可能信号処理フィルタにおいて周波数領域信号処理フィルタ部分を用い、周波数領域で信号処理を実行する信号処理フィルタが含まれていない場合、領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分を用いるものである。
【００８５】
図４は、実施形態４の信号処理フィルタシステムの概略構成を示すブロック図である。フーリエ変換部４１０、周波数領域で動作するフィルタ部４３０、逆フーリエ変換部４４０、時間領域で動作するフィルタ部４５０、ハイパスフィルタ４６０、第１のスイッチ部４７０、４７１により、領域選択可能信号処理フィルタモジュールが構成されている。４７５は第１のスイッチ部４７０、４７１のオン・オフを切り換えるスイッチ制御部である。４８０はアプリケーション、４９０は信号処理フィルタ群、４９１は信号処理フィルタ選択部である。信号処理フィルタ群４９０は１つ以上の信号処理フィルタを含んでいる。ここでは、複数の信号処理フィルタが含まれており、周波数領域固定信号処理フィルタや領域選択可能信号処理フィルタが含まれているものとする。信号処理フィルタ選択部４９１により含まれている信号処理フィルタを任意に組み合わせてアクティブにすることができる。
【００８６】
次に、図４に示した本発明の信号処理フィルタシステムの動作を説明する。
【００８７】
アプリケーション４８０が信号処理フィルタ群４８０のうちの信号処理フィルタを用いるように信号処理フィルタ選択部４９１に対して依頼し、１つ以上の信号処理フィルタがアクティブになったとする。ここで、周波数領域で動作する信号処理フィルタが含まれていたとする。この場合、実施形態１などでも考察したように、スイッチ部４７５は信号処理量の低減を優先するものと判別し、第１のスイッチ部４７０と４７１を切り換えて領域選択可能信号処理フィルタにおいて周波数領域で動作するフィルタモジュールを選択する。つまり、フーリエ変換部４１０、周波数領域で動作するフィルタ部４３０、逆フーリエ変換部４４０がアクティブになる。
【００８８】
次に、信号処理フィルタ群４８０のうち選択された信号処理フィルタの中に周波数領域で動作する信号処理フィルタが含まれていないとする。この場合、実施形態１などでも考察したように、スイッチ制御部４７５は信号処理時間遅延の低減を優先するものと判別し、第１のスイッチ部４７０と４７１のオン・オフ切り換えにより、領域選択可能信号処理フィルタにおいて時間領域で動作するフィルタモジュールを選択する。つまり、時間領域で動作するフィルタ部４５０がアクティブになる。
【００８９】
以上、実施形態４の信号処理フィルタシステムによれば、アプリケーションに応じて動的に信号処理フィルタ群のうちのどの信号処理フィルタをアクティブにするかを決め、周波数領域で信号処理を実行する信号処理フィルタが含まれている場合、信号処理量の低減を優先するものとし、領域選択可能信号処理フィルタにおいて周波数領域信号処理フィルタ部分を用い、アクティブにされた信号処理フィルタの中に周波数領域で信号処理を実行する信号処理フィルタが含まれていない場合、信号処理遅延時間の低減を優先するものとし、領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分を用いることができる。
【００９０】
（実施形態５）
本発明の信号処理フィルタシステムは、上記に説明した構成を実現する処理ステップを記述したプログラムをコンピュータ読み取り可能な記録媒体に記録して提供することにより、各種ＣＡＤコンピュータなどを用いて構築することができる。本発明の信号処理フィルタシステムを実現する処理ステップを備えたプログラムを記録した記録媒体は、図５に図示した記録媒体の例に示すように、ＣＤ−ＲＯＭ５０２やフレキシブルディスク５０３等の可搬型記録媒体５０１だけでなく、ネットワーク上にある記録装置内の記録媒体５００や、コンピュータのハードディスクやＲＡＭ等の記録媒体５０５のいずれであっても良く、プログラム実行時には、プログラムはコンピュータ５０４上にローディングされ、主メモリ上で実行される。
【００９１】
【発明の効果】
本発明の信号処理フィルタシステムによれば、領域選択可能信号処理フィルタの信号処理領域を、信号処理遅延時間の低減を優先するか信号処理量の低減を優先するかに応じて切り換えることができ、アプリケーションの要求に応じて信号処理遅延時間と信号処理量とを柔軟かつ適切に調整することが可能となる。
【００９２】
本発明の信号処理フィルタシステムによれば、領域選択可能信号処理フィルタの信号処理領域を、信号処理フィルタ群の中における周波数領域で信号処理をする信号処理フィルタの有無に応じて選択することができ、周波数領域で信号処理する信号処理フィルタがなければ、領域選択可能信号処理フィルタの信号処理領域を時間領域として信号処理遅延時間の低減を図り、逆に周波数領域で信号処理する信号処理フィルタがあれば、領域選択可能信号処理フィルタの信号処理領域を周波数領域として信号処理量の低減を図ることができ、フィルタ構成に応じて柔軟かつ適切に対応することが可能となる。
【００９３】
本発明の信号処理フィルタシステムによれば、領域選択可能信号処理フィルタの信号処理領域を、周波数領域固定信号処理フィルタの有無に応じて選択することができ、周波数領域固定信号処理フィルタがない場合には、信号処理遅延時間の低減を優先させる場合として領域選択可能信号処理フィルタの信号処理領域を時間領域として信号処理遅延時間の低減を図り、逆に周波数領域固定信号処理フィルタがある場合には、信号処理量の低減を優先させる場合として領域選択可能信号処理フィルタの信号処理領域を周波数領域として信号処理量の低減を図り、フィルタ構成に応じて柔軟かつ適切に対応することが可能となる。
【００９４】
本発明の信号処理フィルタシステムによれば、各周波数領域で信号処理を行なう信号処理フィルタにおけるフーリエ変換処理部分と逆フーリエ変換処理部分を共通化するので、システム全体の信号処理量をさらに低減することが可能となる。
【００９５】
さらに、本発明の信号処理フィルタシステムに関して以下の項を開示する。
【００９６】
（１） 前記領域選択可能信号処理フィルタがレベル制御信号処理フィルタであり、前記周波数領域固定信号処理フィルタが雑音抑制信号処理フィルタである請求項３に記載の信号処理フィルタシステム。
【００９７】
（２） 前記領域選択可能信号処理フィルタがエコー消去制御信号処理フィルタであり、前記周波数領域固定信号処理フィルタが雑音抑制信号処理フィルタである請求項３に記載の信号処理フィルタシステム。
【図面の簡単な説明】
【図１】 本発明の実施形態１の信号処理フィルタシステムの概略構成を示すブロック図
【図２】 本発明の実施形態２の信号処理フィルタシステムの概略構成を示すブロック図
【図３】 本発明の実施形態３の信号処理フィルタシステムの概略構成を示すブロック図
【図４】 本発明の実施形態４の信号処理フィルタシステムの概略構成を示すブロック図
【図５】 本発明の実施形態５の信号処理フィルタシステムの処理プログラムを記録した記録媒体の例を示す図
【図６】 従来技術における時間領域で演算処理を実行する場合のハイパスフィルタフィルタモジュールの入出力信号と処理の概念を説明する図
【図７】 従来技術における周波数領域で演算処理を実行する場合のハイパスフィルタフィルタモジュールの入出力信号と処理の概念を説明する図
【図８】 従来技術におけるエコーとエコー消去制御の原理を説明する図
【図９】 従来技術における雑音抑制制御用の信号処理フィルタモジュールとエコー消去制御用の信号処理フィルタモジュールを組み合わせたシステム構成例を示す図
【符号の説明】
１０，１１０，４１０ フーリエ変換部
２０，１２０ 雑音抑制制御フィルタ部
３０ 周波数領域エコー消去制御フィルタ部
３１ 第２のフーリエ変換部
４０，１４０，４４０ 逆フーリエ変換部
５０ 時間領域エコー消去制御フィルタ部
５１，４６０ ハイパスフィルタ
６０，６１，１６０，１６１ 第２のスイッチ部
７０，７１，１７０，１７１ 第１のスイッチ部の周波数領域選択スイッチ
７２，７３，１７２，１７３ 第１のスイッチ部の時間領域選択スイッチ
７５，１７５，４７５ スイッチ制御部
４７０，４７１ 第１のスイッチ部
８０，１８０，４８０ アプリケーション
９０ マイクロホン
１００ スピーカ
１３０ 周波数領域レベル制御フィルタ部
１３１ 第１のハイパスフィルタ部
１５０ 時間領域レベル制御フィルタ部
１５１ 第２のハイパスフィルタ
１９０ 第１のパワー計算部
１９１ 第２のパワー計算部
２００ 第１の音声区間検出部
２０１ 第２の音声区間検出部
２１０ 雑音区間検出部
３００ 第１の適応初期値計算部
３０１ 第３のスイッチ部
３１０ 第２の適応初期値計算部
３１１ 第４のスイッチ部
４３０ 周波数領域で動作するフィルタ部
４５０ 時間領域で動作するフィルタ部
４９０ 信号処理フィルタ群
４９１ 信号処理フィルタ選択部
５００ ネットワーク上にある記録装置内の記録媒体
５０１ 可搬型記録媒体
５０２ ＣＤ−ＲＯＭ
５０３ フレキシブルディスク
５０４ コンピュータ
５０５ コンピュータのハードディスクやＲＡＭ等の記録媒体[0001]
BACKGROUND OF THE INVENTION
The present invention is a signal processing filter system that selectively realizes functions such as level control processing, noise suppression control processing, and echo cancellation control processing, and the signal processing area of the signal processing filter is defined as a time domain according to the application. The signal processing filter part can be selected, but the part that can be shared is shared, and the signal processing filter system as a whole considers the balance of the amount of delay in signal processing time and the increase in signal processing amount The present invention relates to a signal processing filter system that dynamically changes the configuration of the signal processing filter system.
[0002]
[Prior art]
With the progress of multimedia processing technology, audio signal processing functions are being incorporated into personal computers and the like, and various applications using the audio signal processing functions are increasing. In order to implement various audio signal processing flexibly according to the purpose of use, an audio signal processing filter system is an important technology. There are various audio signal processing functions used in various applications, such as an audio signal level control function, a noise suppression control function, and an echo cancellation control function. In many cases, modules for realizing these various audio signal processing functions are prepared, and these modules are appropriately combined to construct an audio signal processing filter system to realize a desired audio signal processing function in an application.
[0003]
Various audio signal processing filters such as the above-mentioned audio signal level control function, noise suppression control function, and echo cancellation control function are equipped with a high-pass filter in the input stage to remove the DC component of the signal. Arithmetic processing will be performed on the signal, but in high-pass filters and various audio signal processing filters, whether to perform signal processing in the time domain or signal processing in the time domain is an important factor Become. This is because there is a difference between the signal processing delay time and the signal processing amount between the two as described below. The characteristics when the arithmetic processing of the high-pass filter module is executed in the time domain and when it is executed in the frequency domain will be briefly described below while paying attention to the signal processing delay time and the signal processing amount.
[0004]
First, the case where the high pass filter module arithmetic processing is executed in the time domain will be described.
[0005]
FIG. 6 is a diagram for explaining the concept of input / output signals and processing of the high-pass filter module when performing arithmetic processing in the time domain. As shown in FIG. 6, a convolution operation is executed in a high-pass filter module that performs an operation process in the time domain. When x (t) is given as an input signal at time t and y (t) is output as an output signal, a convolution operation is performed in the high-pass filter module, and y (t) is expressed as follows: Given in.
[0006]
[Expression 1]
y (t) = a 0 x (t) + a 1 x (t-1) + ... + a n-1 x (t−n + 1)
Since the signal processing delay time is processing for each sample, the processing delay time is one sample.
[0007]
As is clear from (Equation 1) regarding the amount of signal processing, since there are n samples of input data per frame and n product-sum operations are performed, n 2 The signal processing amount is proportional to.
[0008]
As described above, the high-pass filter module that performs arithmetic processing in the time domain has an advantage that the signal processing delay time is short, but it can be said that there is a disadvantage that the signal processing amount increases.
[0009]
Next, a case where the arithmetic processing of the high pass filter module is executed in the frequency domain will be described.
[0010]
FIG. 7 is a diagram illustrating the concept of input / output signals and processing of the high-pass filter module when performing arithmetic processing in the frequency domain. As shown in FIG. 7, the high-pass filter module that performs arithmetic processing in the frequency domain uses n-sample input signals x (t), x (t−1),..., X (t−n + 1). Fourier transform is performed to obtain X (Z), a coefficient is given to X (Z) and Y (Z) is calculated, and then Y (Z) is inverse Fourier transformed to output n-sample output signals y (t), y (t−1),..., y (t−n + 1) is obtained.
[0011]
As for the signal processing delay time, an input signal of n samples is required for input. That is, since data of the past n samples is required, the signal processing delay time is n samples.
[0012]
As for the amount of signal processing, the amplitude spectrum of X (Z) has n / 2 discrete values only on the positive side as shown in FIG. 7, so that n / 2 product operations are required. The order is a signal processing amount proportional to n.
[0013]
As described above, the high-pass filter module that performs arithmetic processing in the frequency domain has a demerit that the signal processing delay time is n samples and the delay amount is large, but the signal processing amount may be smaller than the arithmetic processing in the time domain. It can be said that there is a merit.
[0014]
In the prior art, various audio signal processing filters have been determined as modules that perform arithmetic processing in the time domain or modules that perform arithmetic processing in the frequency domain, depending on their characteristics.
[0015]
The level control of the audio signal is a control for adjusting the gain so that the signal level of the target voice in the audio signal becomes a set value. In principle, the signal processing of the level control is arithmetic processing in the time domain, Any of arithmetic processing in the frequency domain can be executed. However, in order to achieve audio signal level control within a practical range in the frequency domain, sample value data of several tens of milliseconds or more is usually required, and the processing delay time is several tens of milliseconds or more. Time disadvantage increases. Therefore, the level control of the audio signal is a module that executes arithmetic processing in a time domain where there is no processing delay time.
[0016]
Next, the noise suppression control is control for deleting sounds other than the target voice in the voice signal, and needs to be a calculation process in the frequency domain. In principle, it is difficult to separate speech signal components other than the target speech in the speech signal in the time domain, so a noise model is created in the frequency domain, and noise suppression is performed by subtraction processing and masking processing based on the noise model. The process of executing is generally performed.
[0017]
Next, the echo canceling control is as follows. As shown in FIG. 8, the echo means that the speaker's voice 800 is transmitted from the speaker 812 on the listener side 810 to the listener in a system such as a telephone capable of two-way communication. This is a phenomenon in which a microphone 811 provided on the side 810 is mixed in and output from the output device on the speaker side. Since this echo phenomenon causes difficulty in speaking and listening, control for canceling echo is echo cancellation control. The echo cancellation control unit 815 estimates the echo sound, prepares a filter 813, and subtracts the estimated value from the microphone input signal by the subtractor 814 to suppress the echo. An echo cancellation control unit 805 provided on the speaker 800 side also performs the same function. In principle, this echo cancellation control can be executed by either time-domain arithmetic processing or frequency-domain arithmetic processing. However, in order to achieve echo cancellation by performing echo estimation within a practical range in the frequency domain, sample value data of several tens of milliseconds or more is required, as with level control, and processing delay time is It will be a hundred milliseconds. Therefore, the echo cancellation control is also a module that executes arithmetic processing in a time region where there is no processing delay time.
[0018]
[Problems to be solved by the invention]
In order to realize various audio signal processing functions, the audio signal level control function, noise suppression control function, echo cancellation control function, etc. described in the prior art are used in combination. There was a problem that increased.
[0019]
Below, the structural example of the combination of the signal processing filter in a prior art is shown. Here, it is assumed that a noise suppression control function and an echo cancellation control function for an audio signal are installed in a system application capable of bidirectional communication. In this case, two types of filter modules, a signal processing filter module for controlling noise suppression of an audio signal and a signal processing filter module for controlling echo cancellation, are combined.
[0020]
FIG. 9 is a diagram illustrating a system configuration example in which a signal processing filter module for noise suppression control and a signal processing filter module for echo cancellation control are combined.
[0021]
9, 900 is a noise suppression control filter module, 910 is a Fourier transform unit, 920 is a noise suppression control filter unit, and 930 is an inverse Fourier transform unit. Reference numeral 940 denotes an echo cancellation control filter module, reference numeral 950 denotes an echo cancellation control filter unit, and reference numeral 960 denotes a subtraction unit. Reference numeral 970 denotes a system application capable of bidirectional communication. Reference numeral 980 denotes a microphone, and 990 denotes a speaker. As described above, the noise suppression control filter module 900 is a filter module that performs arithmetic processing in the frequency domain, and the echo cancellation control filter module 940 is a filter module that performs arithmetic processing in the time domain.
[0022]
The speaker voice input from the microphone on the speaker side (not shown) is subjected to noise suppression processing by the noise suppression control filter module 900, passed to the application 970, and output from the speaker 990 on the application 970 side. Communicated to the listener. The transmitted voice wraps around the microphone 980 on the application 970 side and goes to the speaker side. However, the echo canceling control filter module 940 subtracts the estimated amount of mixing and cancels the echo. The
[0023]
In FIG. 9, the noise suppression control filter module 900 and the echo cancellation control filter module 940 are arranged from the right, but the arrangement may be reversed.
[0024]
However, in the above configuration, an increase in the total signal processing amount as a whole speech processing system becomes a problem. That is, a signal processing amount proportional to n is generated in the noise suppression control filter module 900, and n in the echo cancellation control filter module 940. 2 A signal processing amount proportional to is generated, and an increase in the total signal processing amount becomes a problem. In particular, n in the echo cancellation control filter module 940 2 The amount of signal processing is large. When n is large or when a large number of filter modules are combined instead of two filter modules as described above, a large load is imposed on the signal processing capability that can be provided by computer resources.
[0025]
The signal processing filter system according to the present invention dynamically constructs an audio signal processing function by combining a plurality of filter modules according to application requirements, and reduces the signal processing amount so that the total signal processing amount of the entire system does not increase. An object of the present invention is to provide a signal processing filter system capable of achieving the above.
[0026]
In addition, the signal processing filter system of the present invention decides whether to preferentially reduce the total amount of signal processing due to system resource restrictions or to preferentially reduce the signal processing delay time according to application characteristics. It is an object of the present invention to provide a signal processing filter system that can be used. Both are contradictory requirements, and there are a wide variety of combinations and requirements of filter modules depending on the difference in application, but the signal processing filter system of the present invention dynamically and appropriately responds to both.
[0027]
[Means for Solving the Problems]
In order to achieve the above object, the signal processing filter system of the present invention includes a time domain signal processing filter portion when the signal processing is performed in the time domain and a frequency domain signal processing filter portion when the signal processing is performed in the frequency domain. Prioritize reduction of signal processing delay time in signal processing, a region selectable signal processing filter, a switch unit that selects either a time domain signal processing filter portion or a frequency domain signal processing filter portion in the region selectable signal processing filter When the priority is given to reducing the signal processing amount and giving priority to reducing the signal processing delay time, the time domain signal processing filter portion is selected from the region selectable signal processing filters by switching the switch unit. When priority is given to reducing the amount of signal processing, the area can be selected by switching the switch section. Characterized by comprising a switch control unit for controlling to select a frequency-domain signal processing filter portion of the No. processing filter.
[0028]
With the above configuration, by switching the first switch unit, the signal processing region of the region selectable signal processing filter can be switched according to whether priority is given to reducing signal processing delay time or reducing signal processing amount. It is possible to adjust the signal processing delay time and the signal processing amount flexibly and appropriately according to the request of the application.
[0029]
In addition, the signal processing filter system of the present invention includes a region selectable signal processing filter including a time domain signal processing filter portion when the signal processing is performed in the time domain and a frequency domain signal processing filter portion when the signal processing is performed in the frequency domain. A signal processing filter group including a plurality of signal processing filters including: a switch unit that selects either a time domain signal processing filter part or a frequency domain signal processing filter part in the domain selectable signal processing filter; The signal processing filter selection control unit that selects a signal processing filter to be activated from the signal processing filter group, and the signal processing filter group that is selected by the signal processing filter selection control unit performs signal processing in the frequency domain. If a signal processing filter is included, the switch unit When the frequency domain signal processing filter portion is used in the more domain selectable signal processing filter and the signal processing filter for performing signal processing in the frequency domain is not included, the time domain signal processing is performed in the domain selectable signal processing filter by the switch unit. And a switch control unit that controls to use the filter portion.
[0030]
With the above configuration, the signal processing region of the region selectable signal processing filter can be selected according to the presence or absence of the signal processing filter that performs signal processing in the frequency domain in the signal processing filter group by switching the switch unit. If there is no signal processing filter that performs signal processing in the frequency domain, the signal processing area of the region selectable signal processing filter is set as the time domain to reduce the signal processing delay time, and conversely, if there is a signal processing filter that performs signal processing in the frequency domain The signal processing area of the area selectable signal processing filter can be set as a frequency domain, so that the amount of signal processing can be reduced, and it is possible to respond flexibly and appropriately according to the filter configuration.
[0031]
In addition, the signal processing filter system of the present invention can select a region including a time domain signal processing filter portion when the first signal processing is performed in the time domain and a frequency domain signal processing filter portion when the first signal processing is performed in the frequency domain. A signal processing filter, a frequency domain fixed signal processing filter having a frequency domain signal processing filter for executing the second signal processing in the frequency domain, and a time domain signal processing filter portion or frequency domain signal processing in the domain selectable signal processing filter. A first switch unit for selecting one of the filter portions, a second switch unit for selecting on / off of the frequency domain fixed signal processing filter, and the frequency domain fixed signal by switching the second switch unit. When the processing filter is turned off, the area can be selected by switching the first switch section. When selecting the time domain signal processing filter portion of the signal processing filter and turning on the frequency domain fixed signal processing filter by switching the second switch unit, the region can be selected by switching the first switch unit And a switch control unit that controls to select a frequency domain signal processing filter portion of the signal processing filter.
[0032]
With the above configuration, by switching between the first switch unit and the second switch unit, the signal processing region of the region selectable signal processing filter can be selected according to the presence or absence of the frequency region fixed signal processing filter. When there is no fixed signal processing filter, the signal processing region of the region selectable signal processing filter is reduced to the time region as a priority when reducing the signal processing delay time, and conversely the frequency domain fixed signal If there is a processing filter, the signal processing area of the area selectable signal processing filter is reduced to the frequency domain to give priority to the reduction of the signal processing amount, and the signal processing amount can be reduced flexibly and appropriately according to the filter configuration. It becomes possible to do.
[0033]
Next, in the signal processing filter system, the signal processing filter included in the signal processing filter system including the region selectable signal processing filter performs signal processing in the time domain, and performs signal processing in the frequency domain. From the signal processing filter group that performs signal processing in the frequency domain by combining the Fourier transform processing part used in the signal input stage of the signal processing filter group that performs signal processing in the frequency domain. It is preferable to share the inverse Fourier transform processing part used for signal output.
[0034]
With the above configuration, the Fourier transform processing part and the inverse Fourier transform processing part in the signal processing filter that performs signal processing in each frequency domain are shared, so that it is possible to further reduce the signal processing amount of the entire system.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
The signal processing filter system according to the first embodiment includes a region selectable signal including a time domain signal processing filter portion when the first signal processing is performed in the time domain and a frequency domain signal processing filter portion when the first signal processing is performed in the frequency domain. A frequency domain fixed signal processing filter having a processing filter, a frequency domain signal processing filter for performing second signal processing in the frequency domain, and a time domain signal processing filter portion or a frequency domain signal processing filter portion in the region selectable signal processing filter A first switch unit for selecting one of the above, a second switch unit for selecting on / off of the frequency domain fixed signal processing filter, and a switch control unit for controlling the first switch control unit and the second switch unit It is equipped with.
[0036]
When the frequency domain fixed signal processing filter is turned off by switching the second switch unit, the time domain signal processing filter part is selected from the region selectable signal processing filters by switching the first switch unit, and the second switch When the frequency domain fixed signal processing filter is turned on by switching the unit, the frequency domain signal processing filter part is controlled to be selected from the region selectable signal processing filter by switching the first switch unit. Yes.
[0037]
Focusing on the region selectable signal processing filter and the first switch unit, if priority is given to reducing the signal processing delay time, the time domain signal processing filter portion of the region selectable signal processing filter is selected to reduce the signal processing amount. Is given priority, the frequency domain signal processing filter portion of the area selectable signal processing filter is selected.
[0038]
FIG. 1 is a block diagram illustrating a schematic configuration of a signal processing filter system according to a first embodiment of the present invention. In actual implementation, these components may be configured by dedicated devices, or may be configured by a CPU, a memory, etc. by describing processing contents as computer software.
[0039]
In FIG. 1, 10 is a Fourier transform unit, 20 is a noise suppression control filter unit, 30 is a frequency domain echo cancellation control filter unit, and 31 is a second Fourier transform unit for a signal fed back to the frequency domain echo cancellation control filter unit 30. , 40 is an inverse Fourier transform unit, 50 is a time domain echo cancellation control filter unit, 51 is a high-pass filter, 60 and 61 are second switch units, and 70 to 73 are first switch units, of which 70 and 71 Is a frequency domain selection switch of the first switch unit, and 72 and 73 are time domain selection switches of the first switch unit. 75 is a switch control unit, 80 is an application, 90 is a microphone, and 100 is a speaker. These may be dedicated devices or may be libraries that describe the processing contents as software.
[0040]
In the above configuration, when attention is paid to the Fourier transform unit 10, the noise suppression control filter unit 20, and the inverse Fourier transform unit 40, it is understood that the noise suppression control filter module is configured by these elements. This noise suppression control filter module is a filter module that always performs signal processing in the frequency domain, and is a frequency domain fixed signal processing filter. The second switch units 60 and 61 are configured to control on / off of the entire noise suppression control filter module which is the frequency domain fixed signal processing filter. Here, ON means that the second switch units 60 and 61 select the noise suppression control filter module side, and OFF means that the bypass line side is selected.
[0041]
Further, in the above configuration, when attention is paid to the Fourier transform unit 10, the frequency domain echo cancellation control filter unit 30, and the inverse Fourier transform unit 40, it is understood that these components constitute a frequency domain echo cancellation control filter module. The time domain echo cancellation control filter unit 50 constitutes a time domain echo cancellation control filter module. The first switch unit also controls the frequency domain selection switches 70 and 71 for controlling on / off of the frequency domain echo cancellation control filter unit 30 and the time for controlling on / off of the time domain echo cancellation control filter unit 50. Area selection switches 72 and 73 are provided, and the two are switched. Here, ON of the frequency domain selection switches 70 and 71 means that the frequency domain selection switches 70 and 71 select the frequency domain echo cancellation control filter unit 30 side, and OFF means that the side of the bypass line is selected. Say. Similarly, turning on the time domain selection switches 72 and 73 means that the time domain selection switches 72 and 73 select the time domain echo cancellation control filter unit 50 side, and turning off selects the bypass line side. Say to do.
[0042]
The switch control unit 75 determines whether to give priority to the reduction of the signal processing delay time or the reduction of the signal processing amount in the signal processing, and the case where priority is given to the reduction of the signal processing delay time and the signal processing amount as will be described later. The first switches 70 to 73 are switched on and off separately when priority is given to the reduction of the first. In this example, the second switch 60, 61 is also controlled to switch, and by checking the on / off of the second switch 60, 61, priority is given to the reduction of the signal processing delay time in the signal processing. It is determined whether to give priority to reduction. Needless to say, the second switches 60 and 61 may be switched by providing another switch control unit to detect the switching.
[0043]
These five elements, the Fourier transform unit 10, the frequency domain echo cancellation control filter unit 30, the second Fourier transform unit 31, the inverse Fourier transform unit 40, the time domain echo cancellation control filter unit 50, and the first switch units 70 to 73. Thus, it can be seen that the area selectable signal processing filter module is configured. Here, it is assumed that the sampling number of one frame in the Fourier transform unit 10 is n, and n FIR filters (Finite impulse response filter) are used in one frame of the high-pass filter. .
[0044]
In the example shown in FIG. 1, it is assumed that on / off of the first switch units 70 to 73 and the second switches 60 and 61 is controlled by the switch control unit 75.
[0045]
Next, the operation of the signal processing filter system of the present invention shown in FIG. 1 will be described.
[0046]
The application 80 holds a plurality of applications, and a case where the application 80 currently in the effective state uses the noise suppression function and the echo cancellation function will be described.
[0047]
In this case, first, since the noise suppression control filter module is used, the second switches 60 and 61 for controlling on / off of the entire noise suppression control filter module which is the frequency domain fixed signal processing filter module are turned on. It becomes. In this example, the switch control unit 75 controls the switching of the second switches 60 and 61 in response to the use of the noise suppression control filter module. When the frequency domain fixed signal processing filter module is turned on, a signal processing delay time corresponding to n samples is generated by the noise suppression control filter module, which is a frequency domain fixed signal processing filter, from the viewpoint of the entire audio signal processing filter system. , N is generated in proportion to the amount of signal processing.
[0048]
Next, consider the control of the first switches 70-73. The switch control unit 75 determines whether to give priority to the reduction of the signal processing delay time or the reduction of the signal processing amount in the signal processing, and sets the echo cancellation control filter module, which is an area selectable signal processing filter, in the time domain. Decide whether to use signal processing or frequency domain signal processing. Regarding the signal processing delay time, since the signal processing delay time for n samples has already been generated by the noise suppression control filter module, as long as the output signal of the Fourier transform unit 10 is diverted, the echo cancellation control filter module is set in the frequency domain. The disadvantages of signal processing are not weighted. As for the amount of signal processing, a signal processing amount proportional to n has already been generated by the noise suppression control filter module, and in addition, when the echo cancellation control filter module is used for signal processing in the time domain, n is newly added. 2 The signal processing amount proportional to is generated by weighting, and the demerit is great. Considering the above two points, the switch unit 75 determines that priority is given to reducing the amount of signal processing, and uses the echo cancellation control filter module, which is a region selectable signal processing filter, as signal processing in the frequency domain. That is, the frequency domain selection switches 70 and 71 of the first switch section are turned on, the time domain selection switches 72 and 73 are turned off, and the frequency domain echo cancellation control filter module is selected.
[0049]
Here, the Fourier transform unit 10 is shared by the noise suppression control filter module and the frequency domain echo cancellation control filter module, and the frequency domain output signal of the Fourier transform unit 10 is the same as the noise suppression control filter unit 20. Since it is used for both of the frequency domain echo cancellation control filter sections 30, the amount of signal processing is reduced. Similarly, the inverse Fourier transform unit 40 is shared by the noise suppression control filter module and the frequency domain echo cancellation control filter module, and the noise suppression control filter unit 20 and the frequency domain echo cancellation control filter unit 30 Since the inverse Fourier transform is performed on the output signal in the frequency domain and converted into the output signal in the time domain, the amount of signal processing is reduced.
[0050]
Next, a case where the application 80 in the valid state uses only the echo cancellation function will be described.
[0051]
In this case, since the noise suppression control filter module is not used, the second switches 60 and 61 for controlling on / off of the entire noise suppression control filter module which is the frequency domain fixed signal processing filter module are turned off. Since the frequency domain fixed signal processing filter module is turned off, the signal processing delay time does not occur and the amount of signal processing does not occur in that portion.
[0052]
Next, consider the control of the first switches 70-73. The switch control unit 75 determines whether to give priority to the reduction of the signal processing delay time or the reduction of the signal processing amount in the signal processing, and sets the echo cancellation control filter module, which is an area selectable signal processing filter, to the signal in the time domain. Decide whether to select processing or frequency domain signal processing. Here, since the noise suppression control filter module is not used, the frequency domain signal from the Fourier transform unit 10 is not obtained. When the echo cancellation control filter module is used for signal processing in the frequency domain, it is necessary to deal with the Fourier transform separately, and a signal processing delay time corresponding to n samples is newly generated. For example, for the real-time communication application The disadvantages are great. Also, regarding the signal processing amount, since the signal processing amount by the noise suppression control filter module is not generated, the echo cancellation control filter module is newly set as time domain signal processing. 2 Even if the signal processing amount proportional to is weighted, the disadvantage is relatively small. Considering the above two points, the switch unit 75 determines that priority is given to signal processing time reduction, and uses the echo cancellation control filter module, which is a region selectable signal processing filter, as signal processing in the time domain. That is, the frequency domain selection switches 70 and 71 of the first switch unit are turned off, the time domain selection switches 72 and 73 are turned on, and the time domain echo cancellation control filter module is selected.
[0053]
When the noise suppression filter module is to be used alone, the second switches 60 and 61 are turned on, the frequency domain selection switches 70 and 71 of the first switch are turned off, and the time domain selection switches 72 and 73 are turned off. It goes without saying that it is good.
[0054]
As described above, according to the signal processing filter system of Embodiment 1 of the present invention, when the frequency domain fixed signal processing filter is turned off by switching between the second switch units 60 and 61, the frequency domain selection switch of the first switch unit. 70 and 71 are turned off, and time domain selection switches 72 and 73 are turned on to select the time domain signal processing filter portion of the area selectable signal processing filter. When the frequency domain fixed signal processing filter is turned on by switching the second switch units 60 and 61, the frequency domain selection switches 70 and 71 of the first switch unit are turned on, and the time domain selection switches 72 and 73 are turned off. By switching, it is possible to control to select the frequency domain signal processing filter portion of the domain selectable signal processing filter.
[0055]
In the above configuration, when attention is paid to the region selectable signal processing filter and the first switch unit, when priority is given to the reduction of the signal processing delay time, the time domain signal processing filter portion of the region selectable signal processing filter is selected. When priority is given to reducing the amount of signal processing, the frequency domain signal processing filter portion of the area selectable signal processing filter can be selected.
[0056]
(Embodiment 2)
As in the first embodiment, the signal processing filter system according to the second embodiment includes a region selectable signal processing filter, a frequency domain fixed signal processing filter, a first switch unit, a second switch unit, and a switch control unit. Unlike the first embodiment, an example of a signal processing filter system that uses a combination of a noise suppression processing function and a level control processing function will be described.
[0057]
FIG. 2 is a block diagram showing a schematic configuration of the signal processing filter system according to the second embodiment of the present invention. In actual implementation, these components may be configured by dedicated devices, or may be configured by a CPU, a memory, etc. by describing processing contents as computer software.
[0058]
In FIG. 2, 110 is a Fourier transform unit, 120 is a noise suppression control filter unit, 130 is a frequency domain level control filter unit, 131 is a first high-pass filter unit serving as an input stage of the frequency domain level control filter unit 130, and 140 is Inverse Fourier transform unit, 150 is a time domain level control filter unit, 151 is a second high-pass filter serving as an input stage of the time domain level control filter unit 150, 160 and 161 are second switch units, and 170 to 173 are first units Among them, 170 and 171 are frequency domain selection switches of the first switch unit, and 172 and 173 are frequency domain selection switches of the first switch unit. 175 is a switch control unit, 180 is an application, 190 is a first power calculation unit, 191 is a second power calculation unit, 200 is a first voice segment detection unit, 201 is a second voice segment detection unit, and 210 is It is a noise section detection unit. These may be dedicated devices or may be libraries that describe the processing contents as software.
[0059]
In the above configuration, when attention is paid to the Fourier transform unit 110, the noise suppression control filter unit 120, the inverse Fourier transform unit 140, the first power calculation unit 190, and the noise interval detection unit 210, a noise suppression control filter module is configured by these elements. I understand that This noise suppression control filter module is a filter module that always performs signal processing in the frequency domain, and is a frequency domain fixed signal processing filter. The second switch sections 160 and 161 are configured to control on / off of the entire noise suppression control filter module which is the frequency domain fixed signal processing filter. Here, “on” means that the second switch sections 160 and 161 select the noise suppression control filter module side, and “off” means that the bypass line side is selected.
[0060]
In the above configuration, attention is paid to the Fourier transform unit 110, the frequency domain level control filter unit 130, the first high-pass filter 131, the inverse Fourier transform unit 140, the first power calculation unit 190, and the first speech section detection unit 200. Then, it turns out that the frequency domain level control filter module is comprised by these elements. Further, it can be seen that the time domain level control filter unit 150, the second high-pass filter 151, the second power calculation unit 191 and the second speech section detection unit 201 constitute a time domain level control filter module. The first switch unit is configured to control frequency domain selection switches 170 and 171 for controlling on / off of the frequency domain level control filter unit 130 and time domain selection for controlling on / off of the time domain level control filter unit 150. Switches 172 and 173 are provided, and both are switched. Here, ON of the frequency domain selection switches 170 and 171 means that the frequency domain selection switches 170 and 171 select the frequency domain level control filter unit 130 side, and OFF means that the side of the bypass line is selected. To tell. Similarly, turning on the time domain selection switches 172 and 173 means that the time domain selection switches 172 and 173 select the time domain level control filter unit 150 side, and turning off selects the bypass line side. Say that.
[0061]
These ten elements, the Fourier transform unit 110, the frequency domain level control filter unit 130, the first high pass filter unit 131, the inverse Fourier transform unit 140, the time domain level control filter unit 150, the first power calculation unit 190, the first It can be seen that the region selectable signal processing filter module is configured by one speech segment detection unit 200, second power calculation unit 191, second speech segment detection unit 201, and first switch units 170 to 173. . Here, it is assumed that the sampling number of one frame in the Fourier transform unit 110 is n, and n FIR filters are used in one frame of the high-pass filter.
[0062]
In the example shown in FIG. 2, on / off of the first switch units 170 to 173 and the second switches 160 and 161 is controlled by the switch control unit 175.
[0063]
Next, the operation of the signal processing filter system of the present invention shown in FIG. 2 will be described.
[0064]
A case will be described in which the application 180 holds a plurality of applications, and the application 180 currently in the active state uses the noise suppression function and the level control function.
[0065]
In this case, since the noise suppression control filter module is used first, the second switches 160 and 161 for controlling on / off of the entire noise suppression control filter module which is the frequency domain fixed signal processing filter module are turned on. It becomes. In this example, the switch control unit 175 controls the switching of the second switches 160 and 161 in response to the fact that the application 180 uses the noise suppression function and the level control function. When the frequency domain fixed signal processing filter module is turned on, a signal processing delay time corresponding to n samples is generated by the noise suppression control filter module, which is a frequency domain fixed signal processing filter, from the viewpoint of the entire audio signal processing filter system. , N is generated in proportion to the amount of signal processing.
[0066]
Next, control of the first switches 170 to 173 will be considered. The switch control unit 175 determines whether to give priority to the reduction of the signal processing delay time or the reduction of the signal processing amount in the signal processing, and sets the level control filter module, which is an area selectable signal processing filter, to the time domain signal processing. Or frequency domain signal processing is selected. Regarding the signal processing delay time, since the signal processing delay time for n samples has already been generated by the noise suppression control filter module, the level control filter module is used as a signal in the frequency domain as long as the output signal of the Fourier transform unit 110 is used. The disadvantages of processing are not weighted. As for the amount of signal processing, a signal processing amount proportional to n has already been generated by the noise suppression control filter module, and when the level control filter module is used for time domain signal processing, a new n is added. 2 The signal processing amount proportional to is generated by weighting, and the demerit is great. Considering the above two points, the switch control unit 175 determines that priority is given to reducing the signal processing amount, and uses the level control filter module, which is a region selectable signal processing filter, as signal processing in the frequency domain. That is, the frequency domain selection switches 170 and 171 of the first switch unit are turned on, the time domain selection switches 172 and 173 are turned off, and the frequency domain level control filter module is selected.
[0067]
Here, the Fourier transform unit 110 is shared by the noise suppression control filter module and the frequency domain level control filter module, and the frequency domain output signal of the Fourier transform unit 110 is the same as the noise suppression control filter unit 120 and the frequency. Since it is used for both of the region level control filter units 130, the amount of signal processing is reduced. Similarly, the inverse Fourier transform unit 140 is shared by the noise suppression control filter module and the frequency domain level control filter module, and the frequency domain from the noise suppression control filter unit 120 and the frequency domain level control filter unit 130 is used. Since the inverse Fourier transform is performed on the output signal to convert it into a time domain output signal, the amount of signal processing is reduced.
[0068]
Next, a case where the application 180 in the valid state uses only the level control function will be described.
[0069]
In this case, since the noise suppression control filter module is not used, the second switches 160 and 161 for controlling on / off of the entire noise suppression control filter module, which is the frequency domain fixed signal processing filter module, are turned off. Since the frequency domain fixed signal processing filter module is turned off, the signal processing delay time does not occur and the amount of signal processing does not occur in that portion.
[0070]
Next, control of the first switches 170 to 173 will be considered. The switch control unit 175 determines whether to give priority to the reduction of the signal processing delay time or the reduction of the signal processing amount in the signal processing, and sets the level control filter module, which is an area selectable signal processing filter, to the time domain signal processing. Or frequency domain signal processing is selected. Here, since the noise suppression control filter module is not used, the frequency domain signal by the Fourier transform unit 110 is not obtained. When the level control filter module is used for signal processing in the frequency domain, it is necessary to deal with the Fourier transform separately, and a signal processing delay time corresponding to n samples is newly generated. For example, for a real-time communication application The disadvantage is great. In addition, regarding the signal processing amount, since the signal processing amount by the noise suppression control filter module is not generated, the level control filter module is newly set as time domain signal processing. 2 Even if the signal processing amount proportional to is weighted, the disadvantage is relatively small. Considering the above two points, the switch unit 175 determines that priority is given to reducing the signal processing time, and uses the level control filter module, which is a region selectable signal processing filter, as signal processing in the time domain. That is, the frequency domain selection switches 170 and 171 of the first switch unit are turned off, the time domain selection switches 172 and 173 are turned on, and the time domain level control filter module is selected.
[0071]
If it is desired to use the noise suppression filter module alone, the second switches 160 and 161 are turned on, the frequency domain selection switches 170 and 171 of the first switch are turned off, and the time domain selection switches 172 and 173 are turned off. It goes without saying that it is good.
[0072]
As described above, according to the signal processing filter system of Embodiment 2 of the present invention, when the frequency domain fixed signal processing filter is turned off by switching between the second switch units 160 and 161, switching between the first switch units 170 to 173 is performed. When the time-domain signal processing filter part is selected from the region-selectable signal processing filters by switching the frequency domain fixed signal processing filter by switching between the second switch units 160 and 162, the first switch units 170 to 173 are selected. The frequency domain signal processing filter portion is controlled to be selected from among the region selectable signal processing filters by switching.
[0073]
If attention is paid to the region selectable signal processing filter and the first switch units 170 to 173, when priority is given to the reduction of the signal processing delay time, the time domain signal processing filter portion of the region selectable signal processing filter is selected, When priority is given to reducing the amount of signal processing, the frequency domain signal processing filter portion of the area selectable signal processing filter can be selected.
[0074]
(Embodiment 3)
In addition to the configuration of the second embodiment, the signal processing filter system of the third embodiment is a first for setting initial values of parameters of the noise suppression control filter unit 120 and the frequency domain level control filter unit 130, as shown in FIG. 1 adaptive initial value calculation unit 300 and a second adaptive initial value calculation unit 310 for setting initial values of parameters of time domain level control filter unit 150.
[0075]
The first adaptive initial value calculation unit 300 is used for a filter module that operates in the frequency domain, and includes a third switch unit 301. The third switch unit 301 causes the Fourier transform unit 110 to Controls connection with output signals. Immediately after the start of signal processing, the third switch unit 301 is turned on to receive the output signal from the Fourier transform unit 110, and the initial values of the parameters of the noise suppression control filter unit 120 and the frequency domain level control filter unit 130 that operate in the frequency domain Is calculated and set.
[0076]
The second adaptive initial value calculation unit 310 is used for a filter module that operates in the time domain, and includes a fourth switch unit 311, which is connected to an input signal by the fourth switch unit 311. To control. Immediately after the start of signal processing, the fourth switch unit 311 is turned on to receive an input signal, and an initial value of a parameter of the level control filter unit 150 operating in the time domain is calculated and set.
[0077]
In the example shown in FIG. 3, the first and second switch units 170 to 173, the second switches 160 and 161, the third switch unit 301, and the fourth switch unit 311 are turned on / off by the switch control unit 175. Shall be controlled. Note that the switch control unit 175 is omitted for easy understanding of the drawing, but it is assumed that the switch control unit 175 has a control line for each switch.
[0078]
Next, the operation of the signal processing filter system of the present invention shown in FIG. 3 will be described.
[0079]
A case will be described in which the application 180 holds a plurality of applications, and the application 180 currently in the active state uses the noise suppression function and the level control function.
[0080]
In this case, since a filter module operating in the frequency domain is used, immediately after the start of signal processing, the third switch unit 301 is turned on and the fourth switch unit 311 is turned off. In this example, the switch control unit 175 switches between the third switch unit 301 and the fourth switch unit 311 in response to using a filter module that operates in the frequency domain. The output signal of the Fourier transform unit 110 is received via the third switch unit 301, and parameter initial values of the noise suppression control filter unit 120 and the level control filter unit 130 operating in the frequency domain are calculated and set.
[0081]
Next, a case where the application 180 in the valid state uses only the level control function will be described.
[0082]
In this case, since the filter module operating in the time domain is used, immediately after the start of signal processing, the third switch unit 301 is turned off and the fourth switch unit 311 is turned on by switching the switch control unit 175. It becomes. An input signal is received via the fourth switch unit 311 and a parameter initial value of the level control filter unit 150 operating in the time domain is calculated and set.
[0083]
As described above, according to the signal processing filter system of the third embodiment, the filter module that operates in the frequency domain and the filter module that operates in the time domain are switched based on the function used by the application. The value calculation unit can calculate and set initial values of parameters of the filter modules based on the signal immediately after the start of signal processing.
[0084]
(Embodiment 4)
The signal processing filter system according to the fourth embodiment includes a region-selectable signal processing filter and a signal processing filter group having one or more signal processing filters, and dynamically selects one of the signal processing filter groups according to the application. If a signal processing filter that decides which signal processing filter to activate and performs signal processing in the frequency domain is included, use the frequency domain signal processing filter part in the domain selectable signal processing filter, and signal in the frequency domain When the signal processing filter for executing the processing is not included, the time domain signal processing filter portion is used in the region selectable signal processing filter.
[0085]
FIG. 4 is a block diagram illustrating a schematic configuration of the signal processing filter system according to the fourth embodiment. A domain selectable signal processing filter module includes a Fourier transform unit 410, a filter unit 430 operating in the frequency domain, an inverse Fourier transform unit 440, a filter unit 450 operating in the time domain, a high-pass filter 460, and first switch units 470 and 471. Is configured. A switch control unit 475 switches on / off of the first switch units 470 and 471. Reference numeral 480 denotes an application, 490 denotes a signal processing filter group, and 491 denotes a signal processing filter selection unit. The signal processing filter group 490 includes one or more signal processing filters. Here, a plurality of signal processing filters are included, and a frequency domain fixed signal processing filter and a domain selectable signal processing filter are included. The signal processing filters included by the signal processing filter selection unit 491 can be activated in any combination.
[0086]
Next, the operation of the signal processing filter system of the present invention shown in FIG. 4 will be described.
[0087]
Assume that the application 480 requests the signal processing filter selection unit 491 to use a signal processing filter in the signal processing filter group 480 and one or more signal processing filters become active. Here, it is assumed that a signal processing filter operating in the frequency domain is included. In this case, as discussed in the first embodiment, the switch unit 475 determines that priority is given to reducing the amount of signal processing, and switches the first switch units 470 and 471 to change the frequency domain in the region selectable signal processing filter. Select the filter module that works with. That is, the Fourier transform unit 410, the filter unit 430 operating in the frequency domain, and the inverse Fourier transform unit 440 are activated.
[0088]
Next, it is assumed that the signal processing filter that operates in the frequency domain is not included in the signal processing filters selected from the signal processing filter group 480. In this case, as discussed in the first embodiment, the switch control unit 475 determines that priority is given to reducing the signal processing time delay, and the area can be selected by switching the first switch units 470 and 471 on and off. A filter module that operates in the time domain in the signal processing filter is selected. That is, the filter unit 450 that operates in the time domain is activated.
[0089]
As described above, according to the signal processing filter system of the fourth embodiment, the signal processing filter that dynamically determines which signal processing filter of the signal processing filter group to activate according to the application and executes the signal processing in the frequency domain. If a filter is included, priority should be given to reducing the amount of signal processing, using the frequency domain signal processing filter part in the region selectable signal processing filter, and signal processing in the frequency domain within the activated signal processing filter. In the case where the signal processing filter for performing the above is not included, priority is given to the reduction of the signal processing delay time, and the time domain signal processing filter portion can be used in the region selectable signal processing filter.
[0090]
(Embodiment 5)
The signal processing filter system of the present invention can be constructed using various CAD computers by recording a program describing processing steps for realizing the configuration described above on a computer-readable recording medium. it can. As shown in the example of the recording medium shown in FIG. 5, the recording medium on which the program having the processing steps for realizing the signal processing filter system of the present invention is recorded is a portable recording medium such as a CD-ROM 502 or a flexible disk 503. In addition to the recording medium 501, the recording medium 500 may be any of a recording medium 500 in a recording device on a network, a recording medium 505 such as a computer hard disk, a RAM, and the like. Runs on memory.
[0091]
【The invention's effect】
According to the signal processing filter system of the present invention, the signal processing region of the region selectable signal processing filter can be switched according to whether priority is given to reduction of signal processing delay time or reduction of signal processing amount, It is possible to adjust the signal processing delay time and the signal processing amount flexibly and appropriately in accordance with the request of the application.
[0092]
According to the signal processing filter system of the present invention, the signal processing region of the region selectable signal processing filter can be selected according to the presence or absence of a signal processing filter that performs signal processing in the frequency region in the signal processing filter group. If there is no signal processing filter that performs signal processing in the frequency domain, there is a signal processing filter that performs signal processing in the frequency domain, while reducing the signal processing delay time by using the signal processing domain of the domain selectable signal processing filter as the time domain. For example, the signal processing area of the area selectable signal processing filter can be set as a frequency domain, so that the amount of signal processing can be reduced, and it is possible to flexibly and appropriately cope with the filter configuration.
[0093]
According to the signal processing filter system of the present invention, the signal processing region of the region selectable signal processing filter can be selected according to the presence or absence of the frequency domain fixed signal processing filter, and when there is no frequency domain fixed signal processing filter Is to reduce the signal processing delay time using the signal processing region of the region selectable signal processing filter as the time region as a priority when reducing the signal processing delay time, and conversely, when there is a frequency domain fixed signal processing filter, When priority is given to the reduction of the signal processing amount, the signal processing region of the region selectable signal processing filter is set to the frequency region to reduce the signal processing amount, and it becomes possible to flexibly and appropriately cope with the filter configuration.
[0094]
According to the signal processing filter system of the present invention, since the Fourier transform processing part and the inverse Fourier transform processing part in the signal processing filter that performs signal processing in each frequency domain are shared, the signal processing amount of the entire system can be further reduced. Is possible.
[0095]
Further, the following section is disclosed regarding the signal processing filter system of the present invention.
[0096]
(1) The signal processing filter system according to claim 3, wherein the region selectable signal processing filter is a level control signal processing filter, and the frequency domain fixed signal processing filter is a noise suppression signal processing filter.
[0097]
(2) The signal processing filter system according to claim 3, wherein the region selectable signal processing filter is an echo cancellation control signal processing filter, and the frequency domain fixed signal processing filter is a noise suppression signal processing filter.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a signal processing filter system according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of a signal processing filter system according to a second embodiment of the present invention.
FIG. 3 is a block diagram showing a schematic configuration of a signal processing filter system according to a third embodiment of the present invention.
FIG. 4 is a block diagram showing a schematic configuration of a signal processing filter system according to a fourth embodiment of the present invention.
FIG. 5 is a diagram showing an example of a recording medium on which a processing program of a signal processing filter system according to a fifth embodiment of the present invention is recorded.
FIG. 6 is a view for explaining the concept of input / output signals and processing of a high-pass filter module when performing arithmetic processing in the time domain in the prior art.
FIG. 7 is a diagram for explaining the concept of input / output signals and processing of a high-pass filter module when performing arithmetic processing in the frequency domain in the prior art.
FIG. 8 is a diagram for explaining the principle of echo and echo cancellation control in the prior art
FIG. 9 is a diagram showing a system configuration example in which a signal processing filter module for noise suppression control and a signal processing filter module for echo cancellation control are combined in the prior art.
[Explanation of symbols]
10, 110, 410 Fourier transform unit
20,120 Noise suppression control filter section
30 Frequency domain echo cancellation control filter
31 Second Fourier transform unit
40,140,440 Inverse Fourier transform unit
50 Time domain echo cancellation control filter
51,460 high-pass filter
60, 61, 160, 161 Second switch section
70, 71, 170, 171 Frequency domain selection switch of the first switch section
72, 73, 172, 173 Time domain selection switch of first switch section
75,175,475 Switch control unit
470,471 First switch section
80, 180, 480 applications
90 microphone
100 speakers
130 Frequency domain level control filter section
131 1st high-pass filter part
150 Time domain level control filter
151 Second high-pass filter
190 First power calculator
191 Second power calculator
200 First voice segment detection unit
201 2nd audio | voice area detection part
210 Noise interval detector
300 First adaptive initial value calculator
301 3rd switch part
310 Second adaptive initial value calculation unit
311 Fourth switch section
430 Filter section operating in the frequency domain
Filter unit that operates in the 450 time domain
490 Signal processing filter group
491 Signal processing filter selection unit
500 Recording medium in recording device on network
501 Portable recording medium
502 CD-ROM
503 Flexible disk
504 computer
505 Recording medium such as computer hard disk or RAM

Claims (5)

信号処理フィルタシステムを実現する処理ステップを記録したコンピュータ読み取り可能な記録媒体であって、A computer-readable recording medium recording processing steps for realizing a signal processing filter system,
信号処理を時間領域で実行する場合の時間領域フィルタ信号処理部分と周波数領域で実行する場合の周波数領域フィルタ信号処理部分とを含む領域選択可能フィルタ信号処理を含む複数の信号処理ステップを備えた信号処理ステップ群と、A signal comprising a plurality of signal processing steps including a region selectable filter signal processing including a time domain filter signal processing portion when performing signal processing in the time domain and a frequency domain filter signal processing portion when executing in the frequency domain Processing steps, and
前記領域選択可能フィルタ信号処理ステップにおいて時間領域フィルタ信号処理部分か周波数領域フィルタ信号処理部分のいずれかを選択するスイッチステップと、A switch step for selecting either a time domain filter signal processing part or a frequency domain filter signal processing part in the domain selectable filter signal processing step;
アプリケーションに応じて前記信号処理ステップ群のうちアクティブにする信号処理ステップを選択する信号処理ステップ選択制御ステップと、A signal processing step selection control step for selecting a signal processing step to be activated from the group of signal processing steps according to an application; and
前記信号処理ステップ選択制御ステップにより選択された信号処理ステップ群のうち、周波数領域で信号処理を実行する信号処理ステップが含まれている場合、前記スイッチステップにより領域選択可能フィルタ信号処理ステップにおいて周波数領域フィルタ信号処理部分を用い、周波数領域で信号処理を実行する信号処理ステップが含まれていない場合、前記スイッチステップにより領域選択可能フィルタ信号処理ステップにおいて時間領域フィルタ信号処理部分を用いるように制御するスイッチ制御ステップとを備えた処理プログラムを記録したことを特徴とする、記録媒体。In the signal processing step group selected by the signal processing step selection control step, when a signal processing step for executing signal processing in the frequency domain is included, the frequency domain can be selected by the switch step in the filter signal processing step. Switch that uses a filter signal processing portion and controls to use a time domain filter signal processing portion in the region selectable filter signal processing step by the switch step when a signal processing step for performing signal processing in the frequency domain is not included A recording medium on which a processing program including a control step is recorded. 信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタを含む複数の信号処理フィルタを備えた信号処理フィルタ群と、
前記領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択するスイッチ部と、
アプリケーションに応じて前記信号処理フィルタ群のうちアクティブにする信号処理フィルタを選択する信号処理フィルタ選択制御部と、
前記信号処理フィルタ選択制御部により選択された信号処理フィルタ群のうち、周波数領域で信号処理を実行する信号処理フィルタが含まれている場合、前記スイッチ部により領域選択可能信号処理フィルタにおいて周波数領域信号処理フィルタ部分を用い、周波数領域で信号処理を実行する信号処理フィルタが含まれていない場合、前記スイッチ部により領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分を用いるように制御するスイッチ制御部とを備えたことを特徴とする、信号処理フィルタシステム。A signal comprising a plurality of signal processing filters including a region selectable signal processing filter including a time domain signal processing filter portion when performing signal processing in the time domain and a frequency domain signal processing filter portion when executing in the frequency domain A group of processing filters;
A switch unit for selecting either the time domain signal processing filter part or the frequency domain signal processing filter part in the domain selectable signal processing filter;
A signal processing filter selection control unit that selects a signal processing filter to be activated from the signal processing filter group according to an application;
When a signal processing filter that performs signal processing in the frequency domain is included in the signal processing filter group selected by the signal processing filter selection control unit, the frequency domain signal is selected in the domain selectable signal processing filter by the switch unit. Switch control unit for controlling to use time domain signal processing filter portion in region selectable signal processing filter by said switch unit when signal processing filter for executing signal processing in frequency domain is not included using processing filter portion And a signal processing filter system. 第１の信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理フィルタと、
第２の信号処理を周波数領域で実行する周波数領域信号処理フィルタを持つ周波数領域固定信号処理フィルタと、
前記領域選択可能信号処理フィルタにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択する第１のスイッチ部と、
前記周波数領域固定信号処理フィルタのオン・オフを選択する第２のスイッチ部と、
前記第２のスイッチ部の切り換えにより前記周波数領域固定信号処理フィルタをオフにする場合、前記第１のスイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち時間領域信号処理フィルタ部分を選択し、前記第２のスイッチ部の切り換えにより前記周波数領域固定信号処理フィルタをオンにする場合、前記第１のスイッチ部の切り換えにより前記領域選択可能信号処理フィルタのうち周波数領域信号処理フィルタ部分を選択するように制御するスイッチ制御部とを備えたことを特徴とする、信号処理フィルタシステム。A region selectable signal processing filter including a time domain signal processing filter portion when performing the first signal processing in the time domain and a frequency domain signal processing filter portion when executing in the frequency domain;
A frequency domain fixed signal processing filter having a frequency domain signal processing filter for performing the second signal processing in the frequency domain;
A first switch unit for selecting either a time domain signal processing filter part or a frequency domain signal processing filter part in the domain selectable signal processing filter;
A second switch unit for selecting on / off of the frequency domain fixed signal processing filter;
When the frequency domain fixed signal processing filter is turned off by switching the second switch unit, the time domain signal processing filter part is selected from the region selectable signal processing filter by switching the first switch unit, When the frequency domain fixed signal processing filter is turned on by switching the second switch unit, the frequency domain signal processing filter portion of the region selectable signal processing filter is selected by switching the first switch unit. characterized by comprising a switch control unit for controlling the signal processing filter system. 前記領域選択可能信号処理フィルタを含む、前記信号処理フィルタシステムに含まれる信号処理フィルタを、時間領域で信号処理を実行するものと、周波数領域で信号処理を実行するものとに分けて集約し、周波数領域で信号処理を実行する信号処理フィルタ群の信号入力段に用いるフーリエ変換処理部分を共通化し、前記周波数領域で信号処理を行なう信号処理フィルタ群からの信号出力に用いる逆フーリエ変換処理部分を共通化した、請求項２又は３に記載の信号処理フィルタシステム。The signal processing filter included in the signal processing filter system including the region selectable signal processing filter is divided into one that performs signal processing in the time domain and one that performs signal processing in the frequency domain, and The Fourier transform processing part used for the signal input stage of the signal processing filter group that performs signal processing in the frequency domain is shared, and the inverse Fourier transform processing part used for signal output from the signal processing filter group that performs signal processing in the frequency domain is used. The signal processing filter system according to claim 2 or 3 , which is shared. 信号処理フィルタ処理システムを実現する処理ステップを記録したコンピュータ読み取り可能な記録媒体であって、A computer-readable recording medium recording processing steps for realizing a signal processing filter processing system,
第１の信号処理を時間領域で実行する場合の時間領域信号処理フィルタ部分と周波数領域で実行する場合の周波数領域信号処理フィルタ部分とを含む領域選択可能信号処理ステップと、A region selectable signal processing step including a time domain signal processing filter portion when performing the first signal processing in the time domain and a frequency domain signal processing filter portion when executing in the frequency domain;
第２の信号処理を周波数領域で実行する周波数領域信号処理フィルタを持つ周波数領域固定信号処理ステップと、A frequency domain fixed signal processing step having a frequency domain signal processing filter for performing the second signal processing in the frequency domain;
前記領域選択可能信号処理ステップにおいて時間領域信号処理フィルタ部分か周波数領域信号処理フィルタ部分のいずれかを選択する第１のスイッチステップと、A first switch step of selecting either a time domain signal processing filter part or a frequency domain signal processing filter part in the domain selectable signal processing step;
前記周波数領域固定信号処理ステップのオン・オフを選択する第２のスイッチステップと、A second switch step for selecting on / off of the frequency domain fixed signal processing step;
前記第２のスイッチステップの切り換えにより前記周波数領域固定信号処理ステップをオフにする場合、前記第１のスイッチステップの切り換えにより前記領域選択可能信号処理ステップのうち時間領域信号処理フィルタ部分を選択し、前記第２のスイッチステップの切り換えにより前記周波数領域固定信号処理ステップをオンにする場合、前記第１のスイッチステップの切り換えにより前記領域選択可能信号処理ステップのうち周波数領域信号処理フィルタ部分を選択するように制御するスイッチ制御ステップとを備えた処理プログラムを記録したことを特徴とする、記録媒体。When turning off the frequency domain fixed signal processing step by switching the second switch step, selecting the time domain signal processing filter portion of the region selectable signal processing step by switching the first switch step, When the frequency domain fixed signal processing step is turned on by switching the second switch step, the frequency domain signal processing filter portion is selected from the region selectable signal processing step by switching the first switch step. A recording medium having recorded therein a processing program including a switch control step for controlling the recording medium.
JP2000081327A 2000-03-23 2000-03-23 Signal processing filter system Expired - Lifetime JP4499240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000081327A JP4499240B2 (en) 2000-03-23 2000-03-23 Signal processing filter system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000081327A JP4499240B2 (en) 2000-03-23 2000-03-23 Signal processing filter system

Publications (2)

Publication Number Publication Date
JP2001267974A JP2001267974A (en) 2001-09-28
JP4499240B2 true JP4499240B2 (en) 2010-07-07

Family

ID=18598281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000081327A Expired - Lifetime JP4499240B2 (en) 2000-03-23 2000-03-23 Signal processing filter system

Country Status (1)

Country Link
JP (1) JP4499240B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100518043C (en) * 2003-07-08 2009-07-22 聚信科技有限公司 A frequency domain filter and method for implementing frequency domain filter
JP5061297B2 (en) * 2005-09-02 2012-10-31 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー Data processing method of signal analyzer
JP4928922B2 (en) * 2006-12-01 2012-05-09 株式会社東芝 Information processing apparatus and program
US8698911B2 (en) 2009-10-28 2014-04-15 Nikon Corporation Sound recording device, imaging device, photographing device, optical device, and program
JP5423319B2 (en) * 2009-10-30 2014-02-19 株式会社ニコン Imaging device, optical device, and program
CN102131014A (en) * 2010-01-13 2011-07-20 歌尔声学股份有限公司 Device and method for eliminating echo by combining time domain and frequency domain

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179229A (en) * 1986-02-03 1987-08-06 Fujitsu Ltd Propagation distortion compensation system
JPH01126011A (en) * 1987-11-11 1989-05-18 Fujitsu Ltd Adaptive filter device
JPH09148965A (en) * 1995-11-22 1997-06-06 Nec Corp Echo canceller for sounds
JPH10163934A (en) * 1996-12-03 1998-06-19 Matsushita Electric Ind Co Ltd Reception device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4328139A1 (en) * 1993-08-21 1995-02-23 Philips Patentverwaltung Circuit arrangement for echo cancellation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179229A (en) * 1986-02-03 1987-08-06 Fujitsu Ltd Propagation distortion compensation system
JPH01126011A (en) * 1987-11-11 1989-05-18 Fujitsu Ltd Adaptive filter device
JPH09148965A (en) * 1995-11-22 1997-06-06 Nec Corp Echo canceller for sounds
JPH10163934A (en) * 1996-12-03 1998-06-19 Matsushita Electric Ind Co Ltd Reception device

Also Published As

Publication number Publication date
JP2001267974A (en) 2001-09-28

Similar Documents

Publication Publication Date Title
JP7163300B2 (en) Real-time audio processor
US7831035B2 (en) Integration of a microphone array with acoustic echo cancellation and center clipping
US10096312B2 (en) Noise cancellation system
US7773743B2 (en) Integration of a microphone array with acoustic echo cancellation and residual echo suppression
CN100573668C (en) Turn the elimination of multi-channel echo into circulation canonical
EP2845189B1 (en) A universal reconfigurable echo cancellation system
JP4954334B2 (en) Apparatus and method for calculating filter coefficients for echo suppression
JP5122879B2 (en) Partitioned fast convolution in time and frequency domain
US9202456B2 (en) Systems, methods, apparatus, and computer-readable media for automatic control of active noise cancellation
EP3791565B1 (en) Method and apparatus utilizing residual echo estimate information to derive secondary echo reduction parameters
CN111128210B (en) Method and system for audio signal processing with acoustic echo cancellation
JP4241831B2 (en) Method and apparatus for adaptive control of echo and noise
US10559317B2 (en) Microphone array processing for adaptive echo control
JP4499240B2 (en) Signal processing filter system
US11205437B1 (en) Acoustic echo cancellation control
CN109076302B (en) Signal processing device
JP3611493B2 (en) Echo canceller device
JP6593643B2 (en) Signal processing apparatus, media apparatus, signal processing method, and signal processing program
US9161127B2 (en) Signal processing apparatus
US20200389241A1 (en) Mixing Apparatus and Mixing Method
JP2004349796A (en) Sound echo canceling method, apparatus thereof, program and recording medium thereof
US11393446B2 (en) Apparatus and methods for an acoustic noise cancellation audio headset
JPH08321796A (en) Acoustic echo canceller
JP2006333062A (en) Howling prevention method, device therefor, program therefor, and recording medium therefor
JPH10135784A (en) Adaptive filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4499240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

EXPY Cancellation because of completion of term