JP4494688B2 - 磁性半導体をメモリに用いる方法 - Google Patents

磁性半導体をメモリに用いる方法 Download PDF

Info

Publication number
JP4494688B2
JP4494688B2 JP2001369900A JP2001369900A JP4494688B2 JP 4494688 B2 JP4494688 B2 JP 4494688B2 JP 2001369900 A JP2001369900 A JP 2001369900A JP 2001369900 A JP2001369900 A JP 2001369900A JP 4494688 B2 JP4494688 B2 JP 4494688B2
Authority
JP
Japan
Prior art keywords
magnetic semiconductor
state
semiconductor
spin glass
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001369900A
Other languages
English (en)
Other versions
JP2003174174A (ja
Inventor
博 吉田
和則 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2001369900A priority Critical patent/JP4494688B2/ja
Publication of JP2003174174A publication Critical patent/JP2003174174A/ja
Application granted granted Critical
Publication of JP4494688B2 publication Critical patent/JP4494688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、磁性半導体のスピングラス状態を用いて、光励起による刺激入力、もしくは電場による刺激入力により、刺激入力に対して準安定なスピングラス状態を逐次変えることにより、ある限界値を超えた強い刺激入力の場合や弱い刺激ではあるが刺激の回数を重ねることにより蓄積された刺激入力の場合磁性半導体の安定状態である強磁性ハーフメタル状態にスピングラス状態が転移して、磁性半導体のスピンの配列状態が変化することをもって刺激を記憶する、あたかも脳のような働きをすることの出来るメモリとして磁性半導体を利用するスピン半導体技術に関する。
【0002】
【従来の技術】
生物の脳と同様な高度の情報処理を実現することができる脳型コンピューターシステムおよびそれに適用可能な記憶システムが開発されつつある(例えば、特開2000―259597号公報)。
【0003】
従来、人間の脳のように、例えば勉強やスポーツで、練習を重ねることで技術を習得し、だんだん技術が上達していくような過程において、弱い刺激に対して潜在意識下で、意識することなくわずかな変化が脳に蓄積し、蓄積した弱い刺激がある日大きな変化を遂げて意識に上り記憶するといったタイプ、また三つ子の魂百までと呼ばれるように脳への大きな刺激に対しては一回で意識に上り記憶するといったタイプのメモリは半導体デバイスでは存在しなかった。
【0004】
【発明が解決しようとする課題】
半導体を用いた、従来のメモリや演算装置の技術では、全て入力に対する応答は、あるレベル以上の刺激に対して、ゼロかイチかを記憶するのみであり、あるレベル未満の弱い刺激を少しずつ蓄積し、あるレベル以上の蓄積された刺激量を超えると刺激を記憶するといった高次機能は全く持っていなかった。そのため、人間の脳のような働きをするメモリや演算装置を半導体デバイスで作製することは困難であった。
【0005】
本発明は、磁性半導体のスピングラス状態を用いて、光励起による刺激入力、もしくは電場による刺激入力により、刺激入力に対して逐次スピングラス状態を変えて、ある限界値、すなわち強磁性転位点を超えた刺激の場合にのみ磁性半導体のスピングラス状態が強磁性ハーフメタル状態に転移して、スピンの配列状態が変化することをもって磁性半導体に刺激を記憶させる方法の提供を目的とする。
【0006】
【課題を解決するための手段】
本発明は、スピン間の相互作用に強磁性相互作用と反強磁性相互作用を同時に含み、これらが競合するような系を磁性半導体で実現し、準安定なスピングラス状態を用いて、小さな刺激入力情報を逐次蓄積しつつ、準安定なスピングラス状態を順次遍歴し、徐々に安定な強磁性ハーフメタル状態(一方のスピン配列状態が金属で、逆向きのスピン配列状態が絶縁体であり、100%スピン分極したキャリアーを持つ状態)にスピングラス状態を転移させることにより、脳のような働きをするメモリや演算装置としての磁性半導体の利用を可能にする。
【0007】
磁性半導体中の局在スピン間の相互作用において、二重交換相互作用による強磁性相互作用と超交換相互作用による反強磁性相互作用を同時に含み、これらが競合するような系について、Jpn.J.Appl.Phys.39(2000)L555およびJpn.J.Appl.Phys.40(2001)L334.L485.L65に報告されている。本発明においては、これらの系を実現し、準安定なスピングラス状態を作製する。
【0008】
磁性半導体において、準安定状態は複数個以上存在するのに対して、基底状態である強磁性ハーフメタル状態は一つしか存在しない。準安定なスピングラス状態を用いて、小さな刺激に対して電子やホールを順次磁性半導体にドープすることにより、刺激入力情報を逐次蓄積しつつ、準安定なスピングラス状態を順次遍歴し、徐々にスピングラス状態を安定な基底状態である強磁性ハーフメタル状態にスピングラス状態を転移させることにより、脳のような働きをするメモリや演算装置が可能となる。すなわち、本発明は以下のものからなる。
【0009】
1.酸化亜鉛(ZnO)を母体とする磁性半導体、III-V族化合物半導体を母体とする磁性半導体、またはII-VI族化合物半導体を母体とする磁性半導体のうち一つを用い、該磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けた透明電極5からなる半導体デバイスの回路において、透明電極5を通して該磁性半導体1に光を照射し、電圧(Vg)をドレイン3と透明電極5間に印加することによって、該磁性導体のスピングラス状態を出発点として、該磁性半導体の複数個存在する準安定状態を経由して、光励起により生成するホール又は電子をスピングラス状態の領域にバイアス電圧を印加することにより導入し、ホール濃度又は電子濃度が該磁性半導体の強磁性転移点を超えたとき、または光励起が励起の限界回数を超えたときにスピングラス状態が安定な基底状態である強磁性ハーフメタル状態に転移することをもって光励起による刺激入力を該磁性半導体に記憶させることを特徴とする磁性半導体をメモリに用いる方法。
【0010】
2.酸化亜鉛(ZnO)を母体とする磁性半導体、III-V族化合物半導体を母体とする磁性半導体、またはII-VI族化合物半導体を母体とする磁性半導体のうち一つを用い、該磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けたゲート5からなる半導体デバイスの回路において、電圧(Vg)をドレイン3とゲート5間に印加することによって該磁性半導体のスピングラス状態を出発点として、該磁性半導体の複数個存在する準安定状態を経由して、電場励起によりホール又は電子をスピングラス状態の領域に導入し、ホール濃度又は電子濃度が該磁性半導体の強磁性転移点を超えたときにスピングラス状態が安定な基底状態である強磁性ハーフメタル状態に転移することをもって電場励起による刺激入力を該磁性半導体に記憶させることを特徴とする磁性半導体をメモリに用いる方法。
【0011】
3.前記磁性半導体にゲート電圧を印加し、その電圧を制御することによりスピングラス状態から強磁性ハーフメタル状態に転移する閾値を変えることを特徴とする上記(1)の方法。
【0012】
4.磁性半導体の一種類以上の遷移金属不純物の種類と濃度を任意に固定し、バイアス電圧を変えることによりホールや電子濃度を変えることによりスピングラス状態から強磁性ハーフメタル状態へ移行させることを特徴とする上記(1)の方法。
【0013】
5.磁性半導体の一種類以上の遷移金属不純物の種類と濃度を任意に固定し、光励起による回数を制御することにより、逐次スピングラス状態から強磁性ハーフメタル状態へ移行させることを特徴とする上記(1)の方法。
【0014】
6.磁性半導体のスピングラス状態から強磁性ハーフメタル状態へ移行中に準安定なスピングラス状態を磁気光学効果による円偏光の偏光度の変化により検知することを特徴とする上記(1)〜(5)のいずれかの方法。
【0015】
7.磁性半導体のスピングラス状態から強磁性ハーフメタル状態へ転移させたのち、該強磁性ハーフメタル状態を磁気光学効果による円偏光の偏光度の変化により検知することを特徴とする上記(1)〜(5)のいずれかの方法。
【0016】
【発明の実施の形態】
本発明は、磁性半導体を母体として電子のもつ電荷とスピンの自由度のうちスピンを積極的に利用することにより、量子状態でスピンが上向きもしくは下向きのいずれかしか取り得ないこと、すなわちスピンが情報を運んでいる性質を積極的に利用することによって、脳のような働きをするメモリ(以下「脳型メモリ」という)や脳のような働きをする演算装置(以下「脳型演算装置」という)磁性半導体を用いて作成する方法を可能にする。また、磁性半導体のスピン制御により、学習機能を備えたコンピュータや電子デバイスへの産業応用を可能とする。
【0017】
図1は、磁性半導体に光照射して光励起によるスピングラス状態の遍歴から強磁性ハーフメタル状態への転移を示す説明図である。図の左側から光励起(hν)の弱い刺激が順次繰り返されて、光励起により生成されたホールまたは電子により、いくつかの準安定なスピングラス状態を矢印で示すように、左から右へ経て最終的にホール濃度もしくは電子濃度がある限界値(強磁性転移点)を超えたとき、または光励起がその限界回数を超えたときにスピングラス状態が強磁性ハーフメタル状態に転移する。限界値は磁性半導体の種類と添加した遷移金属の濃度によって決まる。
【0018】
図2は、GaAs、ZnO、GaN、またはZnTeを母体とする遷移金属をドープした磁性半導体のスピングラス状態と強磁性ハーフメタル状態のエネルギー差を示す。正のエネルギー差はスピングラス状態に対して強磁性状態が安定であることを示している。
【0019】
図3は、磁性半導体に電圧印加して電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。遷移金属のMnを添加したZnOを母体とする磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けたゲート5からなる半導体デバイスの回路において、電圧(Vg)をドレイン3とゲート5間に印加する事でホールがスピングラス状態のZnO:Mnに注入される。何回かの弱い印加電圧を経て、ホールの濃度の増加によりZnO:Mnは強磁性(低抵抗)状態に転移し、電流が多く流れる。この状態は金属(ハーフメタル)状態であるので、ソース2とドレイン3の間に電流が流れる。
【0020】
図4は、図3に示す電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)(横軸)と電流(I)(縦軸)の関係の関係を示す。閾電圧を超えるとZnO:Mnは強磁性ハーフメタル状態となり、電流を流すことができる。
【0021】
図5は、光励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。遷移金属のMnを添加したZnOを母体とする磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けた透明電極5からなる半導体デバイスの回路において透明電極5を通して光を照射する。光励起で生成されるホールや電子はドレイン3と透明電極5間にバイアス電圧(Vg)を印加する事で、スピングラス状態のZnO:Mnに注入できる。
【0022】
一回の光励起で生成されるホールや電子の数は決まっているが、バイアス電圧(Vg)の大小で、ZnO:Mnに注入されるホールや電子の数が変わるので、強磁性ハーフメタル状態に転移する光励起の限界回数はVgによって変わる。
【0023】
これらにバイアス電圧Vgを加え、電圧の符号と大きさを変えることにより可視光により導入された電子やホールがスピングラス状態領域に導入できるようにする。光励起の強度と光子数に比例してホール数や電子数が変わり、強磁性ハーフメタル状態に転移する閾値まではスピングラス状態は逐次そのスピン構造を変えることにより次第に強磁性ハーフメタル状態に近づいてゆくが、閾値を越えるまでは相転移は起こさないでスピングラス状態にとどまっている。
【0024】
図6は、図5に示す光励起による記憶を利用する脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)、光励起の回数(横軸)と電流(I)(縦軸)の関係を示す。
【0025】
さらに、実施例2に示すように、光励起による記憶を利用する際に、前記磁性半導体にゲート電圧を印加し、その電圧を制御することによりスピングラス状態から強磁性ハーフメタル状態に転移する閾値を変えることができる。ゲート電圧制御によりスピングラス状態から強磁性ハーフメタル状態に転移する感度を自在に制御することが出来るので、特定の機能を司る脳型メモリの感度が自在に制御でき、ゲート電圧を人為的に変えることにより個性を持った脳型メモリや脳型演算装置を創製する事が可能となり、新しい脳型メモリや脳型演算装置にさらなる大きな改善が見られる。
【0026】
図7は、バイアス電圧を磁性半導体に印加して電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。図7中に示したような磁性半導体では、遷移金属の濃度比xを変えることで、ホール注入により強磁性に転移するか、それとも電子注入により強磁性に転移するかを選択でき、Vgと電流の関係を任意に変えることができる。図8は、図7に示す電場励起による脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と電流(I)の関係を示す。
【0027】
図9は、電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。図10は図9に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と偏光度との関係を示す。スピングラス状態から強磁性状態への転移は、電流の変化だけでなく、磁気光学効果による円偏光の偏光度の変化からもグラフに示したように観測することができる。
【0028】
図11は、電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスの概念図である。図12は、図11に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と電流(I)のソースとドレインのスピンドメイン方向依存性の関係を示す。ソースとドレインの端子に強磁性体を用いると、電流変化は強磁性体の磁化方向にも依存する。
【0029】
【実施例】
実施例1
励起によるスピングラス状態から強磁性ハーフメタル状態への転移による記憶を利用する脳型メモリ
図13は、光励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。ZnO:Cr1-xMn x ZnO:Mn1-xFex、またGaN:Mn1-xFex、GaN:Cr1-xFex、GaN:V1-xFex、GaN:Feで構成され、スピングラス状態からなる可視光を通す透明な磁性半導体7とバンドギャップが可視光に対応するエネルギーよりも小さい半導体であるGaAs6との接合を形成する。光励起によりGaAs6中に生成されたホールまたは電子をバイアス電圧VgによりZnO母体やGaN母体の磁性半導体中に注入するとその磁性状態が変化する。
【0030】
すなわち、透明電極(ZnO)8を通して光を与えるとGaAs層6にホール・電子対ができ、これに電圧を印加すると、電子またはホールが上へ移行し、光励起により生成したホールまたは電子はバイアス電圧によりスピングラス状態の磁性半導体に注入され徐々に準安定なスピングラス状態に移り変わる。この磁性半導体層7に図示のように偏光を与えてその角度変化をみることにより磁気光学効果によって磁性状態を検出する。図14は、この磁性状態の変化を光励起回数と偏向角度の関係によって示すグラフである。
【0031】
強い光励起による一度の入力や弱い光励起でも励起回数を重ねることにより、スピングラス状態から強磁性ハーフメタル状態に転移し、100%スピン分極した状態に移行する。これらの状態は円偏向した別の光によりそのスピン配列状態を検出できる。これにより、光だけでの脳型メモリデバイスが可能になる。
【0032】
また、半導体スピンエレクトロニクス関連のデバイスとして、ゲートやドレインに強磁性ハーフメタル状態にある磁性半導体単結晶のスピンドメインの方向を準方向や逆方向にそろえることのよりスピン電流として検出することも出来る。
【0033】
弱い光励起により15回程度での光励起回数によりスピングラス状態(絶縁体)から強磁性ハーフメタル状態(100%スピン分極した金属状態)に転移し、偏向した光による大きな磁気光学効果(カー効果)が観測された。結果を表1に示す。また、光強度を20倍以上にした光励起では一度の光励起によりスピングラス状態(絶縁体)から強磁性ハーフメタル状態(100%スピン分極した金属状態)に転移した。
【0034】
【表1】
Figure 0004494688
【0035】
これらの結果から、弱い光励起でもスピングラス状態は光励起により逐次そのスピン構造を変え、相転移に向かって順次変化している事を示している。このような光励起による刺激入力を該磁性半導体に記憶させる効果を利用した高集積度のメモリや高集積度の演算装置により、あたかも人間の脳のような働きをする脳型メモリや脳型デバイスを創製することが、磁性半導体を母体として可能となる。
【0036】
実施例2
ゲート電圧制御によるスピングラス状態を用いた光励起による脳型メモリの感度制御とメモリ効果
図15は、半導体デバイスのゲート電圧制御によるスピングラス状態を用いた光励起による脳型メモリを示す概念図である。実施例1のデバイスに、ゲート電圧(Vg)を印加して、メモリ感度の制御を行った。その結果、ゲート電圧制御によりスピングラス状態から強磁性ハーフメタル状態に転移する閾値を変えることが出来た。図16に示すように、限界回数以上の光励起により、強磁性状態に転移し電流が流れる。ゲート電圧を増加すると少ない光励起の回数でスピングラス状態(絶縁体)から強磁性ハーフメタル状態(100%スピン分極した金属状態)に転移した。結果を表2に示す。
【0037】
【表2】
Figure 0004494688
【0038】
ゲート電圧制御によりスピングラス状態から強磁性ハーフメタル状態に転移する感度を自在に制御することが出来るので、特定の機能を司る脳型メモリの感度が自在に制御でき、ゲート電圧を人為的に変えることにより個性を持った脳型メモリや脳型演算装置を創製する事が可能となり、新しい脳型メモリや脳型演算装置にさらなる大きな改善が見られた。
【0039】
【発明の効果】
本発明は、磁性半導体を母体として電子のもつ電荷とスピンの自由度のうちスピンを積極的に利用することにより、量子状態でスピンが上向きもしくは下向きのいずれかしか取り得ないこと、すなわちスピンが情報を運んでいる性質を積極的に利用することによって、強磁性相互作用と拮抗する反強磁性相互作用を同時に導入することにより、脳のような働きをするメモリや脳のような働きをする演算装置を作成することができる。また、スピン制御により、学習機能を備えたコンピュータや電子デバイスが可能となる。
【0040】
特に、金融工学における株価予測や高齢化医療社会における介護用コンピュータや介護用ロボットへの応用が大きく開ける。また、高効率のエネルギー変換の効率化や高度操縦技術などの人間のかんと経験に頼っていたかなりの部分をこのような半導体デバイスで置き換えることが出来、将来の産業応用に大きく貢献することが出来る。
【0041】
また、このようなメモリや演算装置では、バイアス電圧の制御により、特定の項目の感度を人為的に調整できるので、特定の項目に対して特に感度を上げて脳型の学習や記憶を行うことにも応用でき、きめ細やかな対応をし、しかも個性を持たせる脳型演算や脳型メモリを社会に対して提供することが出来る。これらの応用は、将来の産業上不可欠の産業技術の一つとなる。
【図面の簡単な説明】
【図1】図1は、磁性半導体の光励起によるスピングラス状態の遍歴から強磁性ハーフメタル状態への転移を示す概念図である。
【図2】図2は、GaAs、ZnO、GaN、またはZnTeを母体とする遷移金属をドープした磁性半導体のスピングラス状態と強磁性ハーフメタル状態のエネルギー差を示すグラフである。
【図3】図3は、磁性半導体の電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図4】図4は、図3に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と電流(I)の関係の関係を示すグラフである。
【図5】図5は、磁性半導体の光励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図6】図6は、図5に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)、光励起の回数と電流(I)の関係を示すグラフである。
【図7】図7は、バイアス電圧を磁性半導体に印加して電場励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図8】図8は、図7に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と電流(I)の関係を示すグラフである。
【図9】図9は、電場励起による脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図10】図10は、図9に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と偏光角度との関係を示すグラフである。
【図11】図11は、電場励起による脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図12】図12は、図11に示す脳型記憶装置に用いる半導体デバイスにおける印加電圧(Vg)と電流(I)のソースとドレインのスピンドメイン方向依存性の関係を示すグラフである。
【図13】図13は、実施例1の磁性半導体の光励起による記憶を利用する脳型記憶装置に用いる半導体デバイスを示す概念図である。
【図14】図14は、図13に示す脳型記憶装置に用いる半導体デバイスにおける光励起回数と偏向角度の関係を示すグラフである。
【図15】図15は、実施例2のゲート電圧制御によるスピングラス状態を用いた光励起による記憶を利用する脳型メモリを示す概念図である。
【図16】図16は、図15に示す脳型メモリの光励起回数と電流(I)の関係を示すグラフである。

Claims (7)

  1. 酸化亜鉛(ZnO)を母体とする磁性半導体、III-V族化合物半導体を母体とする磁性半導体、またはII-VI族化合物半導体を母体とする磁性半導体のうち一つを用い、
    該磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けた透明電極5からなる半導体デバイスの回路において、透明電極5を通して該磁性半導体1に光を照射し、電圧(Vg)をドレイン3と透明電極5間に印加することによって、該磁性導体のスピングラス状態を出発点として、該磁性半導体の複数個存在する準安定状態を経由して、光励起により生成するホール又は電子をスピングラス状態の領域にバイアス電圧を印加することにより導入し、
    ホール濃度又は電子濃度が該磁性半導体の強磁性転移点を超えたとき、または光励起が励起の限界回数を超えたときにスピングラス状態が安定な基底状態である強磁性ハーフメタル状態に転移することをもって光励起による刺激入力を該磁性半導体に記憶させる
    ことを特徴とする磁性半導体をメモリに用いる方法。
  2. 酸化亜鉛(ZnO)を母体とする磁性半導体、III-V族化合物半導体を母体とする磁性半導体、またはII-VI族化合物半導体を母体とする磁性半導体のうち一つを用い、
    該磁性半導体1に設けたソース(電極)2とドレイン(電極)3、及び絶縁体4を介して設けたゲート5からなる半導体デバイスの回路において、電圧(Vg)をドレイン3とゲート5間に印加することによって
    該磁性半導体のスピングラス状態を出発点として、該磁性半導体の複数個存在する準安定状態を経由して、電場励起によりホール又は電子をスピングラス状態の領域に導入し、
    ホール濃度又は電子濃度が該磁性半導体の強磁性転移点を超えたときにスピングラス状態が安定な基底状態である強磁性ハーフメタル状態に転移することをもって電場励起による刺激入力を該磁性半導体に記憶させる
    ことを特徴とする磁性半導体をメモリに用いる方法。
  3. 前記磁性半導体にゲート電圧を印加し、その電圧を制御することによりスピングラス状態から強磁性ハーフメタル状態に転移する閾値を変えることを特徴とする請求項1記載の方法。
  4. 磁性半導体の一種類以上の遷移金属不純物の種類と濃度を任意に固定し、バイアス電圧を変えることによりホールや電子濃度を変えることによりスピングラス状態から強磁性ハーフメタル状態へ移行させることを特徴とする請求項1に記載の方法。
  5. 磁性半導体の一種類以上の遷移金属不純物の種類と濃度を任意に固定し、光励起による回数を制御することにより、逐次スピングラス状態から強磁性ハーフメタル状態へ移行させることを特徴とする請求項1に記載の方法。
  6. 磁性半導体のスピングラス状態から強磁性ハーフメタル状態へ移行中に準安定なスピングラス状態を磁気光学効果による円偏光の偏光度の変化により検知することを特徴とする請求項1〜5のいずれかに記載の方法。
  7. 磁性半導体のスピングラス状態から強磁性ハーフメタル状態へ転移させたのち、該強磁性ハーフメタル状態を磁気光学効果による円偏光の偏光度の変化により検知することを特徴とする請求項1〜5のいずれかに記載の方法。
JP2001369900A 2001-12-04 2001-12-04 磁性半導体をメモリに用いる方法 Expired - Fee Related JP4494688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001369900A JP4494688B2 (ja) 2001-12-04 2001-12-04 磁性半導体をメモリに用いる方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369900A JP4494688B2 (ja) 2001-12-04 2001-12-04 磁性半導体をメモリに用いる方法

Publications (2)

Publication Number Publication Date
JP2003174174A JP2003174174A (ja) 2003-06-20
JP4494688B2 true JP4494688B2 (ja) 2010-06-30

Family

ID=19179215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001369900A Expired - Fee Related JP4494688B2 (ja) 2001-12-04 2001-12-04 磁性半導体をメモリに用いる方法

Country Status (1)

Country Link
JP (1) JP4494688B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1788589A4 (en) * 2004-09-10 2009-01-14 Univ Osaka ANTIFERROMAGNETIC SEMICONDUCTED SEMICONDUCTOR AND METHOD OF MANUFACTURING THEREOF
DE602006000836T2 (de) * 2005-03-24 2009-05-14 Hitachi, Ltd. Leitungssteuerungsanordnung

Also Published As

Publication number Publication date
JP2003174174A (ja) 2003-06-20

Similar Documents

Publication Publication Date Title
Fukami et al. Perspective: Spintronic synapse for artificial neural network
Sarma et al. Temperature-dependent magnetization in diluted magnetic semiconductors
JP4919682B2 (ja) 導電制御デバイス
Qin et al. Anomalous Hall effect, robust negative magnetoresistance, and memory devices based on a noncollinear antiferromagnetic metal
US20170249550A1 (en) Electronic synapse having spin-orbit torque induced spiketiming dependent plasticity
Ostwal et al. A novel compound synapse using probabilistic spin–orbit-torque switching for MTJ-based deep neural networks
Bardarson et al. Mesoscopic spin Hall effect
Aoshima et al. Active matrix magneto-optical spatial light modulator driven by spin-transfer-switching
AU2019326260A1 (en) "Quantum computer arrays"
Trodahl et al. Carrier-controlled anomalous Hall effect in an intrinsic ferromagnetic semiconductor
Goossens et al. Anisotropy and current control of magnetization in SrRuO3/SrTiO3 heterostructures for spin-memristors
Jin et al. Spin reflection-induced field-free magnetization switching in perpendicularly magnetized MgO/Pt/Co heterostructures
Mohanty et al. High-Field Measurements of Electron Decoherence Time in Metallic Nanowires:<? format?> Switching off Magnetic Impurity Spins
JP4494688B2 (ja) 磁性半導体をメモリに用いる方法
Lone et al. Magnetic tunnel junction based implementation of spike time dependent plasticity learning for pattern recognition
Wang et al. Field-free deterministic magnetization switching induced by interlaced spin–orbit torques
Lu et al. Artificial synaptic device based on a multiferroic heterostructure
Min et al. Performance improvement in reservoir computing by using HfZrO2 FeFETs through operating voltage optimization
Mac et al. Magnetization of Pb _1-x Cr _x Te Semimagnetic Semiconductor
US20240258006A1 (en) Implementing computing functions using skyrmions
Jeon et al. Relative strength of thermal and electrical spin currents in a ferromagnetic tunnel contact on a semiconductor
Lone et al. Controlling the skyrmion density and size for quantized convolutional neural networks
CN117015295A (zh) 磁性薄膜、自旋电子器件、存储池阵列及存储池神经网络
Wang et al. Exchange bias in defect-induced ferromagnetic SiC
Zayachuk Magnetic susceptibility of the rare earth element impurities in the IV–VI semiconductors and Curie–Weiss law

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees