JP4493991B2

JP4493991B2 - Power conversion apparatus and rotating electrical machine apparatus using the same

Info

Publication number: JP4493991B2
Application number: JP2003398656A
Authority: JP
Inventors: 和久高見; 直樹桜井; 将弘岩村
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2003-11-28
Filing date: 2003-11-28
Publication date: 2010-06-30
Anticipated expiration: 2023-11-28
Also published as: JP2005160265A

Description

本発明は、電源に直列接続された第1および第2電力スイッチング素子からなる少なくとも1アームを有する電力変換装置及びこれを用いる回転電機装置に係り、特に、電車，自動車等の輸送機関に搭載されるに好適な電力変換装置及びこれを用いる回転電機装置に関する。 The present invention relates to a power conversion device having at least one arm composed of first and second power switching elements connected in series to a power supply, and a rotating electrical machine device using the same, and is particularly mounted in a transportation system such as a train and an automobile. In particular, the present invention relates to a power conversion device and a rotating electrical machine device using the same.

従来、電車，自動車等の輸送機関では、誘導電動機を動かすためのPWMインバータ装置が多く採用されている。そのインバータ装置の半導体スイッチング素子として、IGBTやパワーMOSFETが使用されている。通常は、上下アームに設けられたIGBTには個別にオンするものであり、仮に、同時にオン状態になるとアーム短絡により大きな電流が流れ、IGBTの発熱による素子破壊など大きな障害が発生する。そこで、上下アームのIGBTのオン状態が重ならないように、PWMパルスにデッドタイムを挿入することが一般的になっている。 Conventionally, a PWM inverter device for moving an induction motor is often used in a transportation system such as a train or an automobile. IGBTs and power MOSFETs are used as semiconductor switching elements in the inverter device. Normally, the IGBTs provided on the upper and lower arms are individually turned on. If they are turned on at the same time, a large current flows due to a short circuit of the arm, and a large failure such as element destruction due to heat generation of the IGBT occurs. Therefore, it is common to insert a dead time in the PWM pulse so that the on-states of the upper and lower arm IGBTs do not overlap.

PWMパルスにデッドタイムを挿入する方法としては、例えば、特開２００２−３３５６７９号公報に記載されているように、ヒステリシスインバータを用いてゲート信号を遅延させてデッドタイムを作成したり、抵抗とコンデンサからなる遅延を用いてデッドタイムを生成するアナログ回路が知られている。 As a method for inserting a dead time into a PWM pulse, for example, as described in JP-A-2002-335679, a dead time is created by delaying a gate signal using a hysteresis inverter, or a resistor and a capacitor There is known an analog circuit that generates a dead time using a delay consisting of:

また、デジタル回路でデッドタイムを作成する方法としては、例えば、実開平６−７４０９３号公報に記載されているように、カウンタ回路を用いた方法が知られている。近年では、例えば、特開平１１−１２２９３８号公報に記載されているように、マイクロプロセッサやDSP等によりデジタル的にPWMパルスを発生させ、カウンタ回路によりデッドタイムを挿入する方式も知られている。 As a method for creating a dead time with a digital circuit, for example, a method using a counter circuit is known as described in Japanese Utility Model Laid-Open No. 6-74093. In recent years, for example, as described in Japanese Patent Application Laid-Open No. 11-122938, a system is known in which a PWM pulse is digitally generated by a microprocessor, a DSP, or the like, and a dead time is inserted by a counter circuit.

特開２００２−３３５６７９号公報JP 2002-335679 A

実開平６−７４０９３号公報Japanese Utility Model Publication No. 6-74093

特開平１１−１２２９３８号公報JP 11-122938 A

最近、本願発明者らは、機電一体型の回転電機の開発を進めている。機電一体型の回転電機とは、回転電気のブラケットに、インバータ回路やインバータ回路の制御回路を一体的に取り付けた構成を有している。このような機電一体型の回転電機に、特開２００２−３３５６７９号公報に記載されているようなアナログ回路を用いてデッドタイムを挿入する方式を採用しようとすると、温度条件及び電源電圧などに影響を受けやすくデッドタイム期間にばらつきが生じ、デッドタイム補償処理を行いにくくなる問題がある。
それに対して、実開平６−７４０９３号公報に記載のようなデジタル回路でデッドタイム期間を生成する方式では、正確なデッドタイムを生成することができるが、次のような問題があることが判明した。機電一体型の回転電機の場合、インバータ回路と、このインバータ回路を制御する制御回路の中に用いられ、デッドタイムを生成するためのカウンタ回路とが混在して設置されこととなり、インバータ回路に用いられるIGBTなどのスイッチング素子のスイッチング時のノイズによりカウンタ回路が誤動作し、デッドタイムを挿入できない場合が発生するという問題があることが判明した。 Recently, the inventors of the present application have been developing a mechanical and electric integrated rotating electrical machine. The electromechanical-integrated rotating electrical machine has a configuration in which an inverter circuit and a control circuit for the inverter circuit are integrally attached to a rotating electrical bracket. If such a mechanical / electrical integrated type rotating electrical machine employs a method of inserting a dead time using an analog circuit as described in Japanese Patent Laid-Open No. 2002-335679, it will affect the temperature condition and the power supply voltage. There is a problem that the dead time period is easily varied and the dead time compensation process is difficult to perform.
On the other hand, in the method of generating a dead time period with a digital circuit as described in Japanese Utility Model Publication No. 6-74093, an accurate dead time can be generated, but it has been found that there are the following problems. did. In the case of an electromechanical rotating machine, the inverter circuit and the control circuit that controls the inverter circuit are used together with a counter circuit that generates dead time. It has been found that there is a problem that the counter circuit malfunctions due to noise at the time of switching of a switching element such as an IGBT and the dead time cannot be inserted.

さらに、特開平１１−１２２９３８号公報に記載されているように、マイコン等でデッドタイムを生成するものでは、マイコン等の異常によりデッドタイムが短くなる場合があるという問題がある。 Further, as described in Japanese Patent Application Laid-Open No. 11-122938, when a dead time is generated by a microcomputer or the like, there is a problem that the dead time may be shortened due to an abnormality of the microcomputer or the like.

本発明の目的は、デッドタイム期間を確実に確保し、正確なデッドタイムを生成できる電力変換装置及びこれを用いる回転電機装置を提供することにある。 An object of the present invention is to provide a power conversion device capable of reliably ensuring a dead time period and generating an accurate dead time, and a rotating electrical machine device using the same.

（１）上記目的を達成するために、本発明は、３相インバータと、該３相インバータを構成する各スイッチング素子が同時にオフとなるデッドタイム信号を生成し、前記３相インバータを構成する各スイッチング素子を駆動する駆動信号に前記デッドタイム信号をくわえて、前記各スイッチング素子に供給するデッドタイム生成手段と、有する電力変換装置であって、前記３相インバータは、Ｕ相，Ｖ相，Ｗ相の各相毎に直列接続された上アーム及び下アームにそれぞれ設けられた第１及び第２のスイッチング素子とから構成され、前記Ｕ相の直列接続された上アーム及び下アームと、前記Ｖ相の直列接続された上アーム及び下アームと、前記Ｗ相の直列接続された上アーム及び下アームとは、並列接続され、前記各相の直列接続された上アームと下アームの両端に直流電力が印加され、前記各相の上アームと下アームの接続点からの出力が交流電力として負荷に供給され、マイクロプロセッサから前記デッドタイム生成手段に、前記各相の上アーム及び下アームにそれぞれ設けられた第１及び第２のスイッチング素子をそれぞれ駆動する第１及び第２の駆動信号が入力し、該第１及び第２の駆動信号には、それぞれ、前記マイクロプロセッサによりデッドタイム信号が付加されており、前記デッドタイム生成手段は、アナログ方式でデッドタイム信号を生成するアナログデッドタイム生成手段と、デジタル方式でデッドタイム信号を生成するデジタルデッドタイム生成手段と、前記アナログデッドタイム生成手段が生成するデッドタイム信号と、前記デジタルデッドタイム生成手段が生成するデッドタイム信号の内、長い方のデッドタイム信号を選択する選択手段と、前記マイクロプロセッサからの前記第１及び第２の駆動信号に付加されたデッドタイム信号と、前記選択手段により選択されたデッドタイム信号の内いずれか長い方のデッドタイム信号を前記第１及び第２の駆動信号に付加して、新たな第１及び第２の駆動信号として出力する論理回路とから構成され、前記マイクロプロセッサが生成するデッドタイムの期間は、前記デジタルデッドタイム生成手段が生成するデッドタイムの期間よりも長く、また、前記デジタルデッドタイム生成手段が生成するデッドタイムの期間は、前記アナログデッドタイム生成手段が生成するデッドタイムの期間に比べて長くなるように設定され、前記デッドタイム生成手段が出力する前記前記第１及び第２の駆動信号に付加されたデッドタイム信号は、前記マイクロプロセッサが正常時には前記マイクロプロセッサにより付加されたデッドタイム信号となり、前記マイクロプロセッサが異常時で前記デジタルデッドタイム生成手段が正常時には前記デジタルデッドタイム生成手段により生成されたデッドタイム信号となり、前記マイクロプロセッサが異常時で、かつ、前記デジタルデッドタイム生成手段が異常時には前記アナログデッドタイム生成手段により生成されたデッドタイム信号となるものである。
かかる構成により、デッドタイム期間を確実に確保し、正確なデッドタイムを生成し得るものとなる。 (1) In order to achieve the above-mentioned object, the present invention generates a dead time signal in which a three-phase inverter and switching elements constituting the three-phase inverter are simultaneously turned off, and configures the three-phase inverter. A dead time generating means for supplying the dead time signal to a drive signal for driving the switching element and supplying the dead time signal to each switching element, and a power conversion device having the U phase, V phase, W A first switching element and a second switching element provided in the upper arm and the lower arm connected in series for each phase of the phase, the upper and lower arms connected in series in the U phase, and the V The upper and lower arms connected in series of phases and the upper and lower arms connected in series of the W phase are connected in parallel, and the upper arms connected in series of the respective phases are connected. DC power is applied to both ends of the upper and lower arms, and an output from a connection point between the upper arm and the lower arm of each phase is supplied to the load as AC power. The first and second drive signals for driving the first and second switching elements respectively provided in the upper arm and the lower arm of the phase are input, and the first and second drive signals are respectively wherein are added dead time signal by the microprocessor, the dead time generating means, an analog dead time generation means for generating a dead time signal in an analog manner, the digital dead time generation means for generating a dead time signal digitally When the dead time signal the analog dead time generating means for generating said digital dead time generation hands Selection There among the dead time signal generated, selection means for selecting a longer dead time signal, and the dead time signal the added to the first and second driving signals from the microprocessor, by the selection means A longer dead time signal of the generated dead time signals is added to the first and second drive signals and output as new first and second drive signals . The dead time period generated by the microprocessor is longer than the dead time period generated by the digital dead time generating means, and the dead time period generated by the digital dead time generating means is the analog dead time. generation means for generating is configured to be longer than the period of the dead time, is the dead time generating means The dead time signal added to the first and second drive signals is a dead time signal added by the microprocessor when the microprocessor is normal, and the digital dead time when the microprocessor is abnormal. When the generation means is normal, the dead time signal is generated by the digital dead time generation means. When the microprocessor is abnormal, and the digital dead time generation means is abnormal, the dead time signal is generated by the analog dead time generation means. it is shall such a time signal.
With this configuration, a dead time period can be ensured and an accurate dead time can be generated.

（２）また、上記目的を達成するために、本発明は、３相インバータと、該３相インバータを構成する各スイッチング素子が同時にオフとなるデッドタイム信号を生成し、前記３相インバータを構成する各スイッチング素子を駆動する駆動信号に前記デッドタイム信号をくわえて、前記各スイッチング素子に供給するデッドタイム生成手段とを有する電力変換装置と、この電力変換装置によって変換された電力により駆動される回転電機とからなる回転電機装置であって、前記３相インバータは、Ｕ相，Ｖ相，Ｗ相の各相毎に直列接続された上アーム及び下アームにそれぞれ設けられた第１及び第２のスイッチング素子とから構成され、前記Ｕ相の直列接続された上アーム及び下アームと、前記Ｖ相の直列接続された上アーム及び下アームと、前記Ｗ相の直列接続された上アーム及び下アームとは、並列接続され、前記各相の直列接続された上アームと下アームの両端に直流電力が印加され、前記各相の上アームと下アームの接続点からの出力が交流電力として負荷に供給され、マイクロプロセッサから前記デッドタイム生成手段に、前記各相の上アーム及び下アームにそれぞれ設けられた第１及び第２のスイッチング素子をそれぞれ駆動する第１及び第２の駆動信号が入力し、該第１及び第２の駆動信号には、それぞれ、前記マイクロプロセッサによりデッドタイム信号が付加されており、前記デッドタイム生成手段は、アナログ方式でデッドタイム信号を生成するアナログデッドタイム生成手段と、デジタル方式でデッドタイム信号を生成するデジタルデッドタイム生成手段と、前記アナログデッドタイム生成手段が生成するデッドタイム信号と、前記デジタルデッドタイム生成手段が生成するデッドタイム信号の内、長い方のデッドタイム信号を選択する選択手段と、前記マイクロプロセッサからの前記第１及び第２の駆動信号に付加されたデッドタイム信号と、前記選択手段により選択されたデッドタイム信号の内いずれか長い方のデッドタイム信号を前記第１及び第２の駆動信号に付加して、新たな第１及び第２の駆動信号として出力する論理回路とから構成され、前記マイクロプロセッサが生成するデッドタイムの期間は、前記デジタルデッドタイム生成手段が生成するデッドタイムの期間よりも長く、また、前記デジタルデッドタイム生成手段が生成するデッドタイムの期間は、前記アナログデッドタイム生成手段が生成するデッドタイムの期間に比べて長くなるように設定され、前記デッドタイム生成手段が出力する前記前記第１及び第２の駆動信号に付加されたデッドタイム信号は、前記マイクロプロセッサが正常時には前記マイクロプロセッサにより付加されたデッドタイム信号となり、前記マイクロプロセッサが異常時で前記デジタルデッドタイム生成手段が正常時には前記デジタルデッドタイム生成手段により生成されたデッドタイム信号となり、前記マイクロプロセッサが異常時で、かつ、前記デジタルデッドタイム生成手段が異常時には前記アナログデッドタイム生成手段により生成されたデッドタイム信号となるとともに、前記スイッチング素子及び前記デッドタイム生成手段からなる電力変換装置は、前記回転電機のブラケットに取り付けるようにしたものである。
かかる構成により、デッドタイム期間を確実に確保し、正確なデッドタイムを生成し得るものとなる。
(2) In order to achieve the above object, the present invention generates a dead time signal in which a three-phase inverter and switching elements constituting the three-phase inverter are simultaneously turned off, thereby configuring the three-phase inverter. The dead time signal is added to the drive signal for driving each switching element, and the dead time generating means for supplying the dead time signal is supplied to each switching element, and the power converter is driven by the power converted by the power converter. A rotating electrical machine apparatus comprising a rotating electrical machine , wherein the three-phase inverter is provided in first and second arms respectively provided on an upper arm and a lower arm connected in series for each phase of U phase, V phase, and W phase. The U-phase series-connected upper and lower arms, and the V-phase series-connected upper and lower arms. The W-phase series-connected upper arm and lower arm are connected in parallel, and DC power is applied to both ends of the series-connected upper and lower arms of each phase, The output from the connection point of the lower arm is supplied to the load as alternating current power, and the first and second switching elements provided in the upper arm and the lower arm of each phase are respectively supplied from the microprocessor to the dead time generating means. First and second drive signals to be driven are input, and a dead time signal is added to each of the first and second drive signals by the microprocessor. an analog dead time generation means for generating a dead time signal in a manner, and a digital dead time generation means for generating a dead time signal digitally A dead time signal generated by the analog dead time generating means, among the dead time signal, wherein the digital dead time generating means for generating a selecting means for selecting a longer dead time signal, the first from the microprocessor The dead time signal added to the second drive signal and the dead time signal selected by the selection means, whichever is longer, is added to the first and second drive signals, A dead time period generated by the microprocessor is longer than a dead time period generated by the digital dead time generating means, and a logic circuit that outputs new first and second drive signals. The dead time period generated by the digital dead time generating means is the analog dead time. Is set to be longer than the period of the dead time is means for generating, the dead time signal the added to the first and second drive signals the dead time generating means outputs, said microprocessor Is a dead time signal added by the microprocessor when normal, and when the microprocessor is abnormal and the digital dead time generating means is normal, it becomes a dead time signal generated by the digital dead time generating means. in abnormal, and the digital dead time generating means, such as dead time signal generated by the analog dead time generating means when an abnormality Rutotomoni power conversion device composed of the switching element and the dead time generating means, said Rotating electrical machine bracket It is intended to be attached to.
With this configuration, a dead time period can be ensured and an accurate dead time can be generated.

本発明によれば、デッドタイム期間を確実に確保し、正確なデッドタイムを生成できる。 According to the present invention, a dead time period can be ensured and an accurate dead time can be generated.

以下、図１〜図６を用いて、本発明の第１の実施形態による電力変換装置の構成および動作について説明する。
最初に、図１を用いて、本実施形態による電力変換装置を用いた３相モータ駆動システムの構成について説明する。
図１は、本発明の第１の実施形態による電力変換装置を用いた３相モータ駆動システムの構成を示すシステム構成図である。 Hereinafter, the configuration and operation of the power conversion device according to the first embodiment of the present invention will be described with reference to FIGS.
First, the configuration of the three-phase motor drive system using the power converter according to the present embodiment will be described with reference to FIG.
FIG. 1 is a system configuration diagram showing a configuration of a three-phase motor drive system using the power conversion device according to the first embodiment of the present invention.

本実施形態の３相モータ駆動システムは、マイクロプロセッサ２０００と、３相ドライバ１０００と、３相インバータ３０００と、３相モータ４０００と、電源５０００とから構成される。以下、３相モータ駆動（Ｕ相、Ｖ相、Ｗ相）の動作について、U相を例にして説明する。なお、Ｖ相，Ｗ相についても、Ｕ相と同様である。 The three-phase motor drive system according to the present embodiment includes a microprocessor 2000, a three-phase driver 1000, a three-phase inverter 3000, a three-phase motor 4000, and a power supply 5000. Hereinafter, the operation of the three-phase motor drive (U phase, V phase, W phase) will be described by taking the U phase as an example. The V phase and the W phase are the same as the U phase.

マイクロプロセッサ２０００は、３相インバータ３０００の内部のU相上アームスイッチング素子３００１とU相下アームスイッチング素子３００２のオン・オフ制御を行うPWMパルスを作成し、３相ドライバ１０００に出力する。U相上アームスイッチング素子３００１及びU相下アームスイッチング素子３００２としては、ＩＧＢＴやＭＯＳＦＥＴが用いられる。 The microprocessor 2000 creates a PWM pulse for performing on / off control of the U-phase upper arm switching element 3001 and the U-phase lower arm switching element 3002 inside the three-phase inverter 3000 and outputs the PWM pulse to the three-phase driver 1000. As the U-phase upper arm switching element 3001 and the U-phase lower arm switching element 3002, an IGBT or a MOSFET is used.

３相ドライバ１０００に入力されたPWMパルスは、デッドタイム付加機能付きPWMパルス制御回路１１００で、U相上アームスイッチング素子３００１の制御パルスとU相下アームスイッチング素子３００２の制御パルスに分離される。この時、U相上下アームのスイッチング素子３００１、３００２が同時オンが重ならないように、分離された制御パルスにデッドタイムが付加される。デッドタイム付加機能付きPWMパルス制御回路１１００の詳細構成および動作については、図２を用いて後述する。 The PWM pulse input to the three-phase driver 1000 is separated into a control pulse for the U-phase upper arm switching element 3001 and a control pulse for the U-phase lower arm switching element 3002 by the PWM pulse control circuit 1100 with a dead time addition function. At this time, dead time is added to the separated control pulses so that the switching elements 3001 and 3002 of the U-phase upper and lower arms are not simultaneously turned on. The detailed configuration and operation of the PWM pulse control circuit 1100 with a dead time addition function will be described later with reference to FIG.

デッドタイムを付加された下アーム制御パルスは、下アーム駆動回路１３００を介して、U相下アームスイッチング素子３００２のゲート端子に出力される。また、デッドタイムを付加された上アーム制御パルスは、レベルシフト回路１２００で、高電圧領域で駆動する上アームスイッチング素子３００１のために電圧レベルシフトを行い、上アーム駆動回路１４００を介して、U相上アームスイッチング素子３００１のゲート端子に出力される。 The lower arm control pulse to which the dead time is added is output to the gate terminal of the U-phase lower arm switching element 3002 via the lower arm drive circuit 1300. Further, the upper arm control pulse to which the dead time is added is subjected to a voltage level shift for the upper arm switching element 3001 driven in the high voltage region by the level shift circuit 1200, and the upper arm control pulse U It is output to the gate terminal of the phase upper arm switching element 3001.

３相インバータ３０００の上下アームのスイッチング素子３００１，３００２は、３相ドライバ１０００から送られた制御パルスに従い、オン・オフ動作を行い３相モータ４０００を駆動させる。 The switching elements 3001 and 3002 of the upper and lower arms of the three-phase inverter 3000 perform an on / off operation according to the control pulse sent from the three-phase driver 1000 to drive the three-phase motor 4000.

次に、図２および図３を用いて、本実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路１１００の構成および動作について説明する。
図２は、本発明の第１の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。図３は、本発明の第１の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。 Next, the configuration and operation of the PWM pulse control circuit 1100 with a dead time addition function used in the power conversion apparatus according to the present embodiment will be described with reference to FIGS.
FIG. 2 is a block diagram showing a configuration of a PWM pulse control circuit with a dead time addition function used in the power conversion device according to the first embodiment of the present invention. FIG. 3 is a timing chart showing the operation of the PWM pulse control circuit with a dead time addition function used in the power conversion device according to the first embodiment of the present invention.

マイクロプロセッサ２０００から入力されるＰＷＭパルス（図３（Ａ））は、図３（Ｂ），（Ｃ）に示すように、上下アーム制御向けのパルスに分割される。上アーム制御パルスは、入力されるPWMパルスそのままで、下アーム制御パルスは、PWMパルスをインバータ１１１０で極性を反転させたものである。 As shown in FIGS. 3B and 3C, the PWM pulse (FIG. 3A) input from the microprocessor 2000 is divided into pulses for upper and lower arm control. The upper arm control pulse is the same as the input PWM pulse, and the lower arm control pulse is obtained by inverting the polarity of the PWM pulse by the inverter 1110.

上アーム用ワンショットパルス発生器１１３０は、図３（Ｄ）に示すように、上アーム制御パルスが入力すると、その立上りエッジに対応した短いパルスを生成する。下アーム用ワンショットパルス発生器１１２０は、図３（Ｅ）に示すように、下アーム制御パルスが入力すると、その立上りエッジに対応した短いパルスを生成する。ＯＲ回路１１４０は、図３（Ｆ）に示すように、上アーム用ワンショットパルス発生器１１３０が出力するパルスと、下アーム用ワンショットパルス発生器１１２０が出力するパルスとを合成して出力する。ＯＲ回路１１４０の出力は、デジタルカウンタ回路１１５０とアナログCR時定数回路１１６０に入力し、それぞれを起動するパルスとして用いられる。 As shown in FIG. 3D, the upper arm one-shot pulse generator 1130 generates a short pulse corresponding to the rising edge when the upper arm control pulse is input. As shown in FIG. 3E, the lower arm one-shot pulse generator 1120 generates a short pulse corresponding to the rising edge when the lower arm control pulse is input. As shown in FIG. 3 (F), the OR circuit 1140 combines and outputs the pulse output from the upper arm one-shot pulse generator 1130 and the pulse output from the lower arm one-shot pulse generator 1120. . The output of the OR circuit 1140 is input to the digital counter circuit 1150 and the analog CR time constant circuit 1160, and is used as a pulse for starting each of them.

デジタルカウンタ回路１１５０は、ＯＲ回路１１４０から出力される起動パルスを受け、外部クロックの立上りエッジを基準にインクリメントを行い、図３（Ｇ）に示すように、カウント上限値に到達するまでのデッドタイム期間Ｔ１の間、出力を「１」にする。これによりデッドタイム期間は、外部クロック周波数のみで決まるので、温度条件や製造ばらつきによるデッドタイム期間ばらつきが無く、正確なデッドタイムを得ることができる。 The digital counter circuit 1150 receives the start pulse output from the OR circuit 1140, increments it based on the rising edge of the external clock, and as shown in FIG. 3G, the dead time until the count upper limit value is reached. During the period T1, the output is set to “1”. Thus, since the dead time period is determined only by the external clock frequency, there is no dead time period variation due to temperature conditions and manufacturing variations, and an accurate dead time can be obtained.

また、アナログCR時定数回路１１６０は、ＯＲ回路１１４０のから出力される起動パルスを受け、図３（Ｈ）に示すように、コンデンサCと抵抗Rの時定数分のデッドタイム期間Ｔ２の間、出力を「１」にする。アナログCR時定数回路１１６０は、温度条件，製造ばらつき，電源電圧によりデッドタイム期間にばらつきが発生するが、デッドタイム期間が消失してしまう誤動作は起きないので、確実にデッドタイムを得ることができる。 Further, the analog CR time constant circuit 1160 receives the start pulse output from the OR circuit 1140, and as shown in FIG. 3H, during the dead time period T2 corresponding to the time constant of the capacitor C and the resistor R, Set the output to “1”. The analog CR time constant circuit 1160 varies in the dead time period due to temperature conditions, manufacturing variations, and power supply voltage. However, since the malfunction that the dead time period disappears does not occur, the dead time can be reliably obtained. .

選択回路１１７０は、デジタルカウンタ回路１１５０とアナログCR時定数回路１１６０が二重に生成したデッドタイム期間が入力すると、デッドタイム期間の長い方の出力信号を選択したものを、図３（Ｉ）に示すように、デッドタイム期間として出力する。デジタルカウンタ回路１１５０のデッドタイム期間Ｔ１は、アナログCR時定数回路１１６０のデッドタイム期間Ｔ２よりも長く（Ｔ１＞Ｔ２）、設定する。これにより、通常はデジタルカウンタ回路１１５０の正確なデッドタイム期間が選択される。図３（Ａ）に示すＰＷＭ信号として、例えば、２ＫＨｚの信号を用いると、周期Ｔ０は、５０μｓとなる。このような場合、デジタルカウンタ回路１１５０のデッドタイム期間Ｔ１は、例えば、５μｓに設定する。また、アナログCR時定数回路１１６０のデッドタイム期間Ｔ２は、２．５μｓに設定する。 When the dead time period generated twice by the digital counter circuit 1150 and the analog CR time constant circuit 1160 is input, the selection circuit 1170 selects the output signal having the longer dead time period as shown in FIG. As shown, it is output as a dead time period. The dead time period T1 of the digital counter circuit 1150 is set longer than the dead time period T2 of the analog CR time constant circuit 1160 (T1> T2). As a result, an accurate dead time period of the digital counter circuit 1150 is normally selected. For example, when a 2 kHz signal is used as the PWM signal shown in FIG. 3A, the period T0 is 50 μs. In such a case, the dead time period T1 of the digital counter circuit 1150 is set to 5 μs, for example. The dead time period T2 of the analog CR time constant circuit 1160 is set to 2.5 μs.

AND回路１１８０は、インバータ１１７１により反転された選択回路１１７０の出力と、上アーム制御パルスとのＡＮＤをとり、図３（Ｊ）に示すように、上アーム制御パルスにデッドタイムを付加する。また、AND回路１１９０は、インバータ１１７１により反転された選択回路１１７０の出力と、下アーム制御パルスとのＡＮＤをとり、図３（Ｋ）に示すように、下アーム制御パルスにデッドタイムを付加する。 The AND circuit 1180 ANDs the output of the selection circuit 1170 inverted by the inverter 1171 and the upper arm control pulse, and adds a dead time to the upper arm control pulse as shown in FIG. The AND circuit 1190 takes an AND of the output of the selection circuit 1170 inverted by the inverter 1171 and the lower arm control pulse, and adds a dead time to the lower arm control pulse as shown in FIG. .

図３（Ｇ）に示すように、スイッチング時のノイズ等により、デジタルカウンタが異常動作をした場合でも、アナログCR時定数回路１１６０が出力するデッドタイム期間により確実にデッドタイムを得ることができる。 As shown in FIG. 3G, even when the digital counter operates abnormally due to switching noise or the like, the dead time can be reliably obtained by the dead time period output from the analog CR time constant circuit 1160.

以上のようにして、第１デッドタイムの生成に、外部クロックでデジタル回路を駆動することにより、温度条件や製造ばらつきによるデッドタイム期間のばらつきを無くすことができ、正確なデッドタイムを得ることができる。また、第２デッドタイムの生成に、アナログ回路を用いることにより、スイッチング時のノイズによる誤動作が発生しないので、確実なデッドタイムを得ることができる。そして、第１デッドタイムのパルス期間を第２デッドタイムのパルス期間より長くし、第１と第２のデッドタイム期間パルスを選択することにより、通常動作時は正確な第１デッドタイムが、デジタル異常時は第２デッドタイムが選択されるので、正確で確実なデッドタイムを得ることができる。これにより、PWMパルスに正確で確実にデッドタイムを付加することができる。 As described above, the first dead time is generated by driving the digital circuit with the external clock, thereby eliminating the variation in the dead time period due to the temperature condition and the manufacturing variation, and obtaining an accurate dead time. it can. Further, by using an analog circuit for generating the second dead time, a malfunction due to noise during switching does not occur, so that a reliable dead time can be obtained. By making the pulse period of the first dead time longer than the pulse period of the second dead time and selecting the first and second dead time period pulses, an accurate first dead time can be obtained during normal operation. Since the second dead time is selected at the time of abnormality, an accurate and reliable dead time can be obtained. As a result, the dead time can be accurately and reliably added to the PWM pulse.

次に、図４および図５を用いて、本実施形態による電力変換装置に用いるデジタルカウンタ１１５０の構成および動作について説明する。
図４は、本発明の第１の実施形態による電力変換装置に用いるデジタルカウンタの構成を示すブロック図である。図５は、本発明の第１の実施形態による電力変換装置に用いるデジタルカウンタ回路の動作を示すタイミングチャートである。 Next, the configuration and operation of the digital counter 1150 used in the power conversion apparatus according to the present embodiment will be described with reference to FIGS. 4 and 5.
FIG. 4 is a block diagram showing a configuration of a digital counter used in the power conversion device according to the first embodiment of the present invention. FIG. 5 is a timing chart showing the operation of the digital counter circuit used in the power conversion device according to the first embodiment of the present invention.

初期状態は、起動パルスが１になることにより、セレクタ１１５２は初期値０を選択し、外部クロックの立ちあがりエッジで更新するFF１１５３に、カウント初期値０がセットされる。カウント状態では、起動パルスは０に戻り、セレクタ１１５２はFF１１５３の出力値に加算器１１５１でインクリメント（＋１）した値を選択し、FF１１５３にセットする。これにより、FF１１５３の出力値が、外部クロックの立ちあがりエッジを受ける度にカウントアップされる。 In the initial state, when the start pulse becomes 1, the selector 1152 selects the initial value 0, and the count initial value 0 is set in the FF 1153 updated at the rising edge of the external clock. In the count state, the activation pulse returns to 0, and the selector 1152 selects the value incremented (+1) by the adder 1151 to the output value of FF1153 and sets it to FF1153. As a result, the output value of the FF 1153 is counted up every time the rising edge of the external clock is received.

デッドタイム期間パルスは、比較器１１５４でFF１１５３の値と上限値２０を比較し、上限値未満であれば１が出力され、上限値以上になると０が出力される。これにより、外部クロックに同期した正確なデッドタイム期間を得ることができる。 In the dead time period pulse, the value of FF1153 is compared with the upper limit value 20 by the comparator 1154, and if it is less than the upper limit value, 1 is output, and 0 is output if it exceeds the upper limit value. Thereby, an accurate dead time period synchronized with the external clock can be obtained.

以上説明したように、本実施形態によれば、PWMパルスに正確で確実にデッドタイムを付加することができる。 As described above, according to the present embodiment, the dead time can be accurately and reliably added to the PWM pulse.

次に、図６を用いて、本実施形態による電力変換装置を用いた３相モータの構成について説明する。
図６は、本発明の第１の実施形態による電力変換装置を用いた３相モータの構成を示す断面図である。 Next, the configuration of the three-phase motor using the power conversion device according to the present embodiment will be described with reference to FIG.
FIG. 6 is a cross-sectional view showing a configuration of a three-phase motor using the power conversion device according to the first embodiment of the present invention.

モータ４０００は、２個のブラケット４１００Ｆ，４１００Ｒによって固定された固定子４２００と、固定子４２００の内側に回転可能に保持された回転子４３００とを備えている。回転子４３００のシャフト４３１０は、２つのブラケットに取り付けられた軸受４３２０，４３３０によって回転可能に支持されている。固定子４２００は、固定子鉄芯４２１０と、固定子コイル４２２０とから構成される。回転子４３００は、回転子鉄芯４３４０と、回転子コイル４３５０とから構成される。ブラケット４１００Ｒには、図１に示したインバータ回路３０００と、ドライバ回路１０００からなる電力変換装置が取り付けられている。インバータ回路３０００とドライバ回路１０００とは、同一の基板状に形成される場合もあり、また、２枚の別々の基板に形成される場合もある。２枚の別々の基板に形成される場合には、２枚の基板は上下方向に積み重ねたような状態で配置される。いずれにしても、インバータ回路３０００とドライバ回路１０００とが近接配置されるため、インバータ回路３０００のスイッチング素子のスイッチング動作により、ノイズが発生し、ドライバ回路１０００のデジタルカウンタ回路が誤動作する恐れが生じる。 The motor 4000 includes a stator 4200 fixed by two brackets 4100F and 4100R, and a rotor 4300 rotatably held inside the stator 4200. The shaft 4310 of the rotor 4300 is rotatably supported by bearings 4320 and 4330 attached to two brackets. Stator 4200 includes a stator core 4210 and a stator coil 4220. The rotor 4300 includes a rotor iron core 4340 and a rotor coil 4350. A power conversion device including the inverter circuit 3000 and the driver circuit 1000 illustrated in FIG. 1 is attached to the bracket 4100R. The inverter circuit 3000 and the driver circuit 1000 may be formed on the same substrate, or may be formed on two separate substrates. When formed on two separate substrates, the two substrates are arranged in a stacked state in the vertical direction. In any case, since the inverter circuit 3000 and the driver circuit 1000 are arranged close to each other, noise is generated by the switching operation of the switching element of the inverter circuit 3000, and the digital counter circuit of the driver circuit 1000 may malfunction.

次に、図７および図８を用いて、本発明の第２の実施形態による電力変換装置の構成および動作について説明する。なお、本実施形態による電力変換装置を用いた３相モータ駆動システムの構成構成は、図１に示したものと同様である。
図７は、本発明の第２の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。図８は、本発明の第２の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。なお、図２および図３と同一符号は、同一部分を示している。 Next, the configuration and operation of the power conversion device according to the second embodiment of the present invention will be described with reference to FIGS. 7 and 8. The configuration of the three-phase motor drive system using the power conversion device according to the present embodiment is the same as that shown in FIG.
FIG. 7 is a block diagram showing a configuration of a PWM pulse control circuit with a dead time addition function used in the power conversion device according to the second embodiment of the present invention. FIG. 8 is a timing chart showing the operation of the PWM pulse control circuit with a dead time addition function used in the power converter according to the second embodiment of the present invention. 2 and 3 indicate the same parts.

本実施形態では、図８（Ａ），（Ｂ）に示すように、図１のマイクロプロセッサ２０００からの出力が、上アーム制御パルスと下アーム制御パルス２本個別になり、さらにデッドタイムが付加されている。 In this embodiment, as shown in FIGS. 8A and 8B, the output from the microprocessor 2000 in FIG. 1 is an upper arm control pulse and two lower arm control pulses, and a dead time is added. Has been.

上アーム用ワンショットパルス発生器１１３１は、下アーム制御パルス（図８（Ｆ））の立下りエッジを検出し、図８（Ｃ）に示すように、パルスを出力する。また、下アーム用ワンショットパルス発生器１１２１は、上アーム制御パルスの立下りエッジを検出して、図８（Ｄ）に示すように、パルスを出力する。ＯＲ回路１１４０は、図８（Ｅ）に示すように、上アーム用ワンショットパルス発生器１１３１の出力パルスと下アーム用ワンショットパルス発生器１１２１の出力パルスを合成したパルスを出力する。デジタルカウンタ回路１１５０とアナログCR時定数回路１１６０は、それぞれ、図８（Ｆ），（Ｇ）に示すように、ＯＲ回路１１４０の出力パルスで起動する。なお、以降の処理は、図２，３で説明したものと同様である。 The upper arm one-shot pulse generator 1131 detects the falling edge of the lower arm control pulse (FIG. 8F), and outputs a pulse as shown in FIG. 8C. Further, the one-shot pulse generator 1121 for the lower arm detects the falling edge of the upper arm control pulse, and outputs a pulse as shown in FIG. 8D. As shown in FIG. 8E, the OR circuit 1140 outputs a pulse obtained by combining the output pulse of the upper arm one-shot pulse generator 1131 and the output pulse of the lower arm one-shot pulse generator 1121. As shown in FIGS. 8F and 8G, the digital counter circuit 1150 and the analog CR time constant circuit 1160 are activated by the output pulse of the OR circuit 1140, respectively. The subsequent processing is the same as that described with reference to FIGS.

マイクロプロセッサ２０００で付加するデッドタイム期間Ｔ３は、デジタルカウンタ回路１１５０が生成するデッドタイム期間Ｔ１よりも長く設定する。これにより、通常動作時は、マイクロプロセッサ２０００で設定したデッドタイム期間が選択される。マイクロプロセッサ２０００で付加するデッドタイム期間Ｔ３は、例えば、５μｓに設定する。また、デジタルカウンタ回路１１５０のデッドタイム期間Ｔ１は、例えば、４μｓに設定する。さらに、アナログCR時定数回路１１６０のデッドタイム期間Ｔ２は、２．５μｓに設定する。 The dead time period T3 added by the microprocessor 2000 is set longer than the dead time period T1 generated by the digital counter circuit 1150. Thereby, during normal operation, the dead time period set by the microprocessor 2000 is selected. The dead time period T3 added by the microprocessor 2000 is set to 5 μs, for example. Also, the dead time period T1 of the digital counter circuit 1150 is set to 4 μs, for example. Further, the dead time period T2 of the analog CR time constant circuit 1160 is set to 2.5 μs.

また、マイクロプロセッサ２０００の異常により、デッドタイム期間が無くなる及び短すぎる場合は、デジタルカウンタ回路１１５０のデッドタイム期間が選択される。さらに、デジタルカウンタ回路１１５０も異常発生した場合は、アナログCR時定数回路１１６０のデッドタイム期間が選択される。以上のように、マイクロプロセッサ２０００、デジタルカウンタ回路１１５０、アナログCR時定数回路１１６０でデッドタイムを三重に付加する方法により、確実にデッドタイム期間を得ることができる。 If the dead time period disappears or is too short due to an abnormality in the microprocessor 2000, the dead time period of the digital counter circuit 1150 is selected. Further, when an abnormality occurs in the digital counter circuit 1150, the dead time period of the analog CR time constant circuit 1160 is selected. As described above, the dead time period can be reliably obtained by the method in which the microprocessor 2000, the digital counter circuit 1150, and the analog CR time constant circuit 1160 add the dead time in triplicate.

以上説明したように、本実施形態によれば、PWMパルスに正確で確実にデッドタイムを付加することができる。また、第３デッドタイムの生成に、マイクロプロセッサを用いることにより、デッドタイム期間をユーザが自由に設定できることができる。さらに、第３デッドタイムのパルス期間を第１及び第２デッドタイムのパルス期間より長く、第１デッドタイムのパルス期間を第２デッドタイムのパルス期間を長くし、第１と第２と第３のデッドタイム期間パルスを選択することにより、通常動作時はユーザで設定した第３デッドタイムが、マイクロプロセッサ異常時は第１デッドタイムが、マイクロプロセッサとデジタル異常時は第２デッドタイムが選択されるので、正確で確実なデッドタイムを得ることができ、さらに通常動作時のデッドタイム期間をユーザが自由に設定することができる。 As described above, according to the present embodiment, the dead time can be accurately and reliably added to the PWM pulse. Further, by using a microprocessor for generating the third dead time, the user can freely set the dead time period. Furthermore, the pulse period of the third dead time is longer than the pulse periods of the first and second dead times, the pulse period of the first dead time is made longer than the pulse period of the second dead time, and the first, second and third By selecting the dead time period pulse, the third dead time set by the user during normal operation, the first dead time when the microprocessor is abnormal, and the second dead time when the microprocessor and digital are abnormal are selected. Therefore, an accurate and reliable dead time can be obtained, and the user can freely set a dead time period during normal operation.

次に、図９および図１０を用いて、本発明の第３の実施形態による電力変換装置の構成および動作について説明する。なお、本実施形態による電力変換装置を用いた３相モータ駆動システムの構成構成は、図１に示したものと同様である。
図９は、本発明の第３の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。図１０は、本発明の第３の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。なお、図２および図３と同一符号は、同一部分を示している。 Next, the configuration and operation of the power conversion device according to the third embodiment of the present invention will be described with reference to FIGS. 9 and 10. The configuration of the three-phase motor drive system using the power conversion device according to the present embodiment is the same as that shown in FIG.
FIG. 9 is a block diagram showing a configuration of a PWM pulse control circuit with a dead time addition function used in the power conversion device according to the third embodiment of the present invention. FIG. 10 is a timing chart showing the operation of the PWM pulse control circuit with a dead time addition function used in the power conversion device according to the third embodiment of the present invention. 2 and 3 indicate the same parts.

本実施形態では、図５に示した実施形態に対して、デッドタイム付加機能付きＰＷＭパルス制御回路１１００から、デジタルカウンタ回路１１５０と選択回路１１７０を除去したものある。 In the present embodiment, the digital counter circuit 1150 and the selection circuit 1170 are removed from the PWM pulse control circuit 1100 with a dead time addition function as compared with the embodiment shown in FIG.

マイクロプロセッサ２０００で設定するデッドタイム期間Ｔ３は、アナログＣＲ時定数回路１１６０のデッドタイム期間Ｔ２よりも長くすることにより、通常動作時はマイクロプロセッサ２０００で設定したデッドタイム期間が選択される。マイクロプロセッサ２０００の異常時でデッドタイム期間が無くなる及び短すぎる場合は、アナログCR時定数回路１１６０のデッドタイム期間が選択される。マイクロプロセッサ２０００で付加するデッドタイム期間Ｔ３は、例えば、５μｓに設定する。また、アナログCR時定数回路１１６０のデッドタイム期間Ｔ２は、２．５μｓに設定する。 By setting the dead time period T3 set by the microprocessor 2000 to be longer than the dead time period T2 of the analog CR time constant circuit 1160, the dead time period set by the microprocessor 2000 is selected during normal operation. If the dead time period disappears and is too short when the microprocessor 2000 is abnormal, the dead time period of the analog CR time constant circuit 1160 is selected. The dead time period T3 added by the microprocessor 2000 is set to 5 μs, for example. The dead time period T2 of the analog CR time constant circuit 1160 is set to 2.5 μs.

以上のように、マイクロプロセッサ２０００、アナログCR時定数回路１１６０でデッドタイムを二重に付加する方法により、簡素化した回路で、確実なデッドタイム期間を得ることができる。 As described above, a reliable dead time period can be obtained with a simplified circuit by the method in which the microprocessor 2000 and the analog CR time constant circuit 1160 add the dead time twice.

以上説明したように、本実施形態によれば、PWMパルスに正確で確実にデッドタイムを付加することができる。また、第３デッドタイムの生成に、マイクロプロセッサを用いることにより、デッドタイム期間をユーザが自由に設定できることができる。さらに、第３デッドタイムのパルス期間を第２デッドタイムのパルス期間より長くし、第２と第３のデッドタイム期間パルスを選択することにより、簡易な回路で正確で確実なデッドタイムを得ることができる。 As described above, according to the present embodiment, the dead time can be accurately and reliably added to the PWM pulse. Further, by using a microprocessor for generating the third dead time, the user can freely set the dead time period. Furthermore, the pulse period of the third dead time is made longer than the pulse period of the second dead time, and the second and third dead time period pulses are selected to obtain an accurate and reliable dead time with a simple circuit. Can do.

以上の各実施形態のように、基本的には、アナログ回路に加えて、デジタル回路及び／若しくはマイクロプロセッサによるデッドタイム生成を行う二重系若しくは三重系のデッドタイム生成を行うようにする。デジタル回路及び／若しくはマイクロプロセッサによるデッドタイム生成は、正確なデッドタイムを生成することができる反面、スイッチング素子のスイッチング時のノイズやマイクロプロセッサの異常等により、デッドタイムを挿入できない場合が発生するという点に対して、温度条件及び電源電圧などに影響を受けやすくデッドタイム期間にばらつきが生じるという問題はあるものの確実にデッドタイムを生成できるアナログ回路を組み合わせて、簡易な回路で正確で確実なデッドタイムを得ることができるものとなる。
As in each of the embodiments described above, basically, in addition to the analog circuit, a double system or a triple system dead time is generated by a digital circuit and / or a microprocessor. Although dead time generation by a digital circuit and / or a microprocessor can generate an accurate dead time, there are cases where dead time cannot be inserted due to noise at the time of switching of a switching element or abnormality of the microprocessor. On the other hand, although there is a problem that the dead time period is easily affected by temperature conditions and power supply voltage, an analog circuit that can reliably generate the dead time is combined with a simple circuit for accurate and reliable dead You can get time.

本発明の第１の実施形態による電力変換装置を用いた３相モータ駆動システムの構成を示すシステム構成図である。1 is a system configuration diagram showing a configuration of a three-phase motor drive system using a power conversion device according to a first embodiment of the present invention. 本発明の第１の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。It is a block diagram which shows the structure of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 1st Embodiment of this invention. 本発明の第１の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 1st Embodiment of this invention. 本発明の第１の実施形態による電力変換装置に用いるデジタルカウンタの構成を示すブロック図である。It is a block diagram which shows the structure of the digital counter used for the power converter device by the 1st Embodiment of this invention. 本発明の第１の実施形態による電力変換装置に用いるデジタルカウンタ回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the digital counter circuit used for the power converter device by the 1st Embodiment of this invention. 本発明の第１の実施形態による電力変換装置を用いた３相モータの構成を示す断面図である。It is sectional drawing which shows the structure of the three-phase motor using the power converter device by the 1st Embodiment of this invention. 本発明の第２の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。It is a block diagram which shows the structure of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 2nd Embodiment of this invention. 本発明の第２の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 2nd Embodiment of this invention. 本発明の第３の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の構成を示すブロック図である。It is a block diagram which shows the structure of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 3rd Embodiment of this invention. 本発明の第３の実施形態による電力変換装置に用いるデッドタイム付加機能付きPWMパルス制御回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the PWM pulse control circuit with a dead time addition function used for the power converter device by the 3rd Embodiment of this invention.

Explanation of symbols

１０００…３相ドライバ
１１００…デッドタイム付加機能付きPWMパルス制御回路
１１１０，１１７１…インバータ素子
１１２０，１１２１…下アーム用ワンショットパルス発生器
１１３０，１１３１…上アーム用ワンショットパルス発生器
１１４０…ＯＲ回路
１１５０…デジタルカウンタ回路
１１６０…アナログCR時定数回路
１１７０…選択回路
１１８０，１１９０…AND回路
１１５１…加算器
１１５２…セレクタ回路
１１５３…フリップフロップ
１１５４…比較器
１２００…レベルシフト回路
１３００…下アーム駆動回路
１４００…上アーム駆動回路
２０００…マイクロプロセッサ
３０００…３相インバータ
３００１…U相上アームスイッチング素子
３００２…U相下アームスイッチング素子
３００３…V相上アームスイッチング素子
３００４…V相下アームスイッチング素子
３００５…W相上アームスイッチング素子
３００６…W相下アームスイッチング素子
４０００…３相モータ
５０００…主電源 DESCRIPTION OF SYMBOLS 1000 ... Three-phase driver 1100 ... PWM pulse control circuit with dead time addition function 1110, 1171 ... Inverter element 1120, 1121 ... Lower arm one-shot pulse generator 1130, 1131 ... Upper arm one-shot pulse generator 1140 ... OR circuit DESCRIPTION OF SYMBOLS 1150 ... Digital counter circuit 1160 ... Analog CR time constant circuit 1170 ... Selection circuit 1180, 1190 ... AND circuit 1151 ... Adder 1152 ... Selector circuit 1153 ... Flip-flop 1154 ... Comparator 1200 ... Level shift circuit 1300 ... Lower arm drive circuit 1400 ... Upper arm drive circuit 2000 ... Microprocessor 3000 ... 3-phase inverter 3001 ... U-phase upper arm switching element 3002 ... U-phase lower arm switching element 3003 ... V-phase upper arm switching Child 3004 ... V-phase lower arm switching element 3005 ... W-phase upper arm switching element 3006 ... W-phase lower arm switching element 4000 ... 3-phase motor 5000 ... mains

Claims

A three-phase inverter;
Each switching element constituting the three-phase inverter generates a dead time signal that is simultaneously turned off, and the dead time signal is added to a drive signal that drives each switching element that constitutes the three-phase inverter. Dead time generating means for supplying to
A power conversion device comprising:
The three-phase inverter is
The first and second switching elements respectively provided on the upper arm and the lower arm connected in series for each of the U phase, V phase, and W phase,
The upper and lower arms connected in series in the U phase, the upper and lower arms connected in series in the V phase, and the upper and lower arms connected in series in the W phase are connected in parallel.
DC power is applied to both ends of the upper and lower arms connected in series in each phase,
The output from the connection point of the upper arm and lower arm of each phase is supplied to the load as AC power,
First and second drive signals for driving first and second switching elements respectively provided in the upper arm and lower arm of each phase are input from the microprocessor to the dead time generating means,
A dead time signal is added to each of the first and second drive signals by the microprocessor.
The dead time generating means is
An analog dead time generating means for generating a dead time signal in an analog manner;
A digital dead time generating means for generating a dead time signal in a digital manner;
A dead time signal generated by the analog dead time generating means, among the dead time signal, wherein the digital dead time generating means for generating a selecting means for selecting a longer dead time signal,
The dead time signal, which is longer among the dead time signal added to the first and second drive signals from the microprocessor and the dead time signal selected by the selection means, is the first and second. And a logic circuit that outputs the first and second drive signals in addition to the drive signal of
The dead time period generated by the microprocessor is longer than the dead time period generated by the digital dead time generating means, and the dead time period generated by the digital dead time generating means is the analog dead time. It is set to be longer than the dead time period generated by the generation means ,
The dead time signal added to the first and second drive signals output by the dead time generating means is:
When the microprocessor is normal, it becomes a dead time signal added by the microprocessor,
When the microprocessor is abnormal and the digital dead time generating means is normal, it becomes a dead time signal generated by the digital dead time generating means,
Wherein at the time of the microprocessor is abnormal, and the digital dead time generating means power conversion apparatus when an abnormality characterized Rukoto a dead time signal generated by the analog dead time generating means.

A three-phase inverter and a dead time signal for simultaneously turning off each switching element constituting the three-phase inverter are generated, and the dead time signal is added to a drive signal for driving each switching element constituting the three-phase inverter. A rotating electrical machine apparatus comprising a power converter having a dead time generating means for supplying to each of the switching elements, and a rotating electrical machine driven by the power converted by the power converter ,
The three-phase inverter is
The first and second switching elements respectively provided on the upper arm and the lower arm connected in series for each of the U phase, V phase, and W phase,
The upper and lower arms connected in series in the U phase, the upper and lower arms connected in series in the V phase, and the upper and lower arms connected in series in the W phase are connected in parallel.
DC power is applied to both ends of the upper and lower arms connected in series in each phase,
The output from the connection point of the upper arm and lower arm of each phase is supplied to the load as AC power,
First and second drive signals for driving first and second switching elements respectively provided in the upper arm and lower arm of each phase are input from the microprocessor to the dead time generating means,
A dead time signal is added to each of the first and second drive signals by the microprocessor.
The dead time generating means is
An analog dead time generating means for generating a dead time signal in an analog manner;
A digital dead time generating means for generating a dead time signal in a digital manner;
A dead time signal generated by the analog dead time generating means, among the dead time signal, wherein the digital dead time generating means for generating a selecting means for selecting a longer dead time signal,
The dead time signal, which is longer among the dead time signal added to the first and second drive signals from the microprocessor and the dead time signal selected by the selection means, is the first and second. And a logic circuit that outputs the first and second drive signals in addition to the drive signal of
The dead time period generated by the microprocessor is longer than the dead time period generated by the digital dead time generating means, and the dead time period generated by the digital dead time generating means is the analog dead time. It is set to be longer than the dead time period generated by the generation means ,
The dead time signal added to the first and second drive signals output by the dead time generating means is:
When the microprocessor is normal, it becomes a dead time signal added by the microprocessor,
When the microprocessor is abnormal and the digital dead time generating means is normal, it becomes a dead time signal generated by the digital dead time generating means,
The microprocessor in the event of a failure, and the when digital dead time generating means abnormality dead time signal generated by the analog dead time generating means Rutotomoni,
The rotating electrical machine apparatus, wherein the power conversion device including the switching element and the dead time generating means is attached to a bracket of the rotating electrical machine.