JP4491219B2 - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP4491219B2
JP4491219B2 JP2003354053A JP2003354053A JP4491219B2 JP 4491219 B2 JP4491219 B2 JP 4491219B2 JP 2003354053 A JP2003354053 A JP 2003354053A JP 2003354053 A JP2003354053 A JP 2003354053A JP 4491219 B2 JP4491219 B2 JP 4491219B2
Authority
JP
Japan
Prior art keywords
metal
film
wiring
wiring film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003354053A
Other languages
Japanese (ja)
Other versions
JP2005123269A (en
Inventor
朝雄 飯島
Original Assignee
テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ・インターコネクト・マテリアルズ,インコーポレイテッド filed Critical テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
Priority to JP2003354053A priority Critical patent/JP4491219B2/en
Publication of JP2005123269A publication Critical patent/JP2005123269A/en
Application granted granted Critical
Publication of JP4491219B2 publication Critical patent/JP4491219B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、微細な配線膜を高集積度で且つ高信頼度で形成することのできる配線基板と、その製造方法に関するものである。   The present invention relates to a wiring board capable of forming a fine wiring film with high integration and high reliability, and a method for manufacturing the same.

本願出願人会社は、多層配線基板製造技術として種々のものを開発したが、その開発した技術のなかで多いのは、金属バンプを層間接続手段として用いる技術である。その技術の具体例を挙げると、バンプ形成用の銅層(厚さ例えば100μm)の一方の主面に例えばニッケルからなるエッチングバリア層(厚さ例えば1μm)を例えばメッキにより形成し、更に、該エッチングバリア層の主表面に導体回路形成用の銅箔(厚さ例えば18μm)を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより表面に例えば層間接続用の微細な突起物であるバンプを有する配線基板を得るもので、これに関しては、例えば特願2000−230142(:特開2002−43506号公報)、特願2000−334332号(:特開2002−141629号公報)、特願2002−66410(:特開2002−43506号公報)等の出願により技術的提案をした。   The applicant company of the present application has developed various techniques for manufacturing a multilayer wiring board, and many of the developed techniques are techniques using metal bumps as interlayer connection means. As a specific example of the technology, an etching barrier layer (thickness, for example, 1 μm) made of nickel, for example, is formed on one main surface of a bump forming copper layer (thickness, for example, 100 μm) by, for example, plating. A wiring circuit board forming member in which a copper foil (thickness, for example, 18 μm) for forming a conductor circuit is formed on the main surface of the etching barrier layer is used as a base, and the surface is finely processed, for example, for interlayer connection by appropriately processing it. A wiring board having bumps which are protrusions is obtained. Regarding this, for example, Japanese Patent Application No. 2000-230142 (Japanese Patent Application Laid-Open No. 2002-43506) and Japanese Patent Application No. 2000-334332 (Japanese Patent Application Laid-Open No. 2002-141629) are obtained. ), And Japanese Patent Application No. 2002-66410 (Japanese Patent Application Laid-Open No. 2002-43506).

勿論、このようなバンプを活かした配線基板以外の種類の開発も行っている。そして、バンプを活かしたものであれ、バンプを有しないものであれ、配線基板の配線膜は、従来においては、例えば層間絶縁膜及び層間接続用金属バンプ等の表面上に銅箔等の金属層を加圧、加熱することにより積層し、その金属層を選択的にエッチングすることによりパターニングするという方法で形成された。
特開2002−43506号公報(特願2000−230142号) 特開2002−141629号公報(特願2000−334332号) 特開2002−43506号公報(特願2002−66410号)
Of course, we are also developing other types of wiring boards that utilize such bumps. And, the wiring film of the wiring board, whether utilizing the bumps or not having the bumps, is conventionally a metal layer such as a copper foil on the surface of, for example, an interlayer insulating film and an interlayer connection metal bump. Was formed by a method of patterning by selectively etching the metal layer.
JP 2002-43506 A (Japanese Patent Application No. 2000-230142) JP 2002-141629 A (Japanese Patent Application No. 2000-334332) JP 2002-43506 A (Japanese Patent Application No. 2002-66410)

ところで、上述した従来の技術によれば、配線膜をより一層微細に形成し、より一層高集積化を信頼性を確保しつつ行うことが難しいという問題があった。即ち、IC、LSI等の高集積化、IC、LSI等を用いた各種電子機器等の高機能化、小型化に伴って配線基板は配線膜の微細化、高集積化が進んではいるが、従来の上述した技術では、その微細化、高集積化が限界に近づきつつある。
というのは、銅箔等の金属層を選択的にエッチングすることによりパターニングするという配線膜の形成方法によれば、サイドエッチングが生じるからである。特に、配線膜は寄生抵抗が大きくなりすぎないことが必要であること、表面に半田付け等されるがその際半田に配線膜を構成する金属が一部喰われることからその喰われる分を見越してある程度以上厚めに形成する必要があること、機械的強度が或る程度以上必要であること等から薄くすることに制約がある。そのため、厚さが最低5μm以上というように、或る程度以上厚さが必要であるが、厚さが厚い程サイドエッチング量も大きいので、サイドエッチングが配線膜間の間隔を狭くすることを制約し、延いては配線膜の形成密度の向上を阻む大きな要因となるからである。
By the way, according to the above-described conventional technique, there is a problem that it is difficult to form a wiring film more finely and to achieve higher integration while ensuring reliability. That is, with the high integration of ICs, LSIs, etc., with the increasing functionality and miniaturization of various electronic devices using ICs, LSIs, etc., the wiring board is becoming finer and highly integrated. In the conventional technology described above, miniaturization and high integration are approaching the limits.
This is because side etching occurs according to the wiring film forming method of patterning by selectively etching a metal layer such as a copper foil. In particular, it is necessary that the wiring film has no excessive parasitic resistance, and soldering is performed on the surface. However, since the metal constituting the wiring film is partially eaten by the solder, the portion to be eaten is anticipated. Therefore, it is necessary to make the film thicker to a certain extent, and there is a restriction on making it thin because mechanical strength is required to some extent. For this reason, a thickness of at least 5 μm or more is required, but the larger the thickness, the larger the side etching amount. Therefore, the side etching restricts the interval between the wiring films from being narrowed. In turn, this is a major factor that hinders the improvement of the formation density of the wiring film.

また、上記金属バンプを層間接続手段として用いた多層配線基板の場合、金属バンプ及び層間絶縁膜が形成された面上に配線膜形成用金属膜を積層するための加圧、加熱によりその金属バンプと配線膜或いは配線膜形成用金属膜との接続部に相当の圧力がかかり、その圧力により配線膜或いは配線膜形成用金属膜の下地側(絶縁層)がかなり凹み、また、配線膜或いは配線膜形成用金属膜が変形するという現象が生じるので、信頼性が不充分になり易かったのである。
また、バンプを層間接続手段として用いた多層配線技術を、例えば液晶装置のようにガラスを基板とするものに適用した場合、積層のための加圧によりガラス基板が破壊されるおそれがあるという問題もあった。
In the case of a multilayer wiring board using the metal bump as an interlayer connection means, the metal bump is formed by pressurization and heating for laminating a metal film for wiring film formation on the surface on which the metal bump and the interlayer insulating film are formed. A considerable pressure is applied to the connection portion between the wiring film and the metal film for forming the wiring film, and the pressure causes the underlying side (insulating layer) of the wiring film or the metal film for forming the wiring film to be considerably depressed, and the wiring film or the wiring Since the phenomenon that the metal film for film formation is deformed occurs, the reliability tends to be insufficient.
In addition, when a multilayer wiring technique using bumps as interlayer connection means is applied to a glass substrate as in a liquid crystal device, for example, there is a possibility that the glass substrate may be destroyed by pressurization for lamination. There was also.

また、上記積層のための加圧、加熱により金属バンプが縮むので、縮代(ちじみしろ)分金属バンプを最終的高さよりも高く形成しなければならないが、これが金属バンプの微細化、高集積化を阻む要因になっている。即ち、現在の技術では、圧下率〔(積層前のバンプ高さ−積層後のバンプ高さ)×100/積層前のバンプ高さ〕が30%以上ないと、金属バンプと配線膜との電気的接続性について必要な信頼度を充分に確保することができないのが実情である。ところで、金属バンプは金属バンプ形成用の銅箔等の金属層を選択的にエッチングにより形成されるので、縮代分最終的高さよりも高く金属バンプを形成することはその分サイドエッチング量が増えるので、その金属バンプを縮代分高めに形成することは金属バンプの形成密度を高めることを制約する要因になっていたのである。   In addition, since the metal bumps shrink due to the pressurization and heating for the above-mentioned lamination, the metal bumps must be formed higher than the final height because of the shrinkage allowance. It is a factor that hinders integration. That is, in the current technology, if the rolling reduction [(bump height before lamination−bump height after lamination) × 100 / bump height before lamination] is not 30% or more, the electrical property between the metal bump and the wiring film The reality is that the necessary reliability of dynamic connectivity cannot be sufficiently secured. By the way, the metal bump is formed by selectively etching a metal layer such as a copper foil for forming the metal bump. Therefore, forming the metal bump higher than the final height is reduced by the amount of side etching. Therefore, the formation of the metal bumps with a high degree of reduction has been a factor limiting the increase in the formation density of the metal bumps.

本発明はこのような問題を解決すべく為されたもので、金属バンプを層間接続手段として用いたタイプであるか否かを問わず、配線基板の配線膜のより一層の微細化、より一層の高集積化を信頼度を確保しつつ実現することを目的とする。   The present invention has been made to solve such a problem, and it is possible to further miniaturize the wiring film of the wiring board, regardless of whether it is a type using metal bumps as interlayer connection means. The purpose of this is to achieve high integration with high reliability.

請求項1の配線基板は、基板の少なくとも一つの面上に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子により所定のパターンに形成されたパターン薄膜が母膜として融着され、該母膜上に金属がメッキされて、該金属メッキ膜及び該母膜により配線膜が形成されたことを特徴とする。
請求項2の配線基板の製造方法は、基板の配線膜を形成すべき面上に平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子を所定のパターンに形成することによりパターン薄膜を形成する工程と、上記パターン薄膜をその下地となる上記面上に融着する工程と、上記パターン薄膜を母膜として該パターン薄膜上に金属をメッキして金属メッキ膜と上記パターン薄膜からなる配線膜を形成するメッキ工程と、を有することを特徴とする。
The wiring substrate according to claim 1, wherein a pattern thin film formed in a predetermined pattern by nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm on at least one surface of the substrate is a base film. And a metal film is plated on the mother film, and a wiring film is formed by the metal plating film and the mother film.
According to a second aspect of the present invention, there is provided a method of manufacturing a wiring board, wherein nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm are formed in a predetermined pattern on a surface of the substrate on which a wiring film is to be formed. Forming a pattern thin film by the process, fusing the pattern thin film on the underlying surface, plating the metal on the pattern thin film using the pattern thin film as a base film, and the pattern And a plating process for forming a wiring film made of a thin film.

請求項3の配線基板は、配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成され、該層間絶縁膜上に少なくとも上記金属バンプの頂面と接する配線膜乃至配線膜形成用金属膜が形成された配線基板において、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなることを特徴とする。   In the wiring board according to claim 3, a plurality of metal bumps for interlayer connection are selectively formed on the surface of the wiring film or the metal film for forming the wiring film through a thin metal layer made of an etching stop metal layer made of a different material. An interlayer insulating film is formed where the metal bumps on the surface of the wiring film or the metal film for forming the wiring film are not formed, and the wiring film or at least the top surface of the metal bump is in contact with the interlayer insulating film. In a wiring board on which a metal film for forming a wiring film is formed, the connection between the top surface of each metal bump and the surface of the metal film for forming a wiring film is a nanometer-scale metal having an average particle diameter of 1 to 100 nm. It is formed through a thin film made of particles or metal oxide particles.

請求項4の配線基板の製造方法は、配線膜形成用金属膜とその表面に形成されたエッチングストップ用金属層と該エッチングストップ用金属層の表面に形成されたバンプ形成用金属層とからなる三層構造の金属板を用意し、上記エッチングストップ用金属層をエッチングストッパとして上記バンプ形成用金属膜を選択的にエッチングすることにより複数の金属バンプを形成し、該金属バンプをマスクとして上記エッチングストップ用金属層をエッチングし、上記金属板の金属バンプ側の表面の金属バンプがないところに層間絶縁膜を上記各金属バンプの頂面を覆わない状態で形成し、その後、その層間絶縁膜に少なくとも上記金属バンプの頂面と接する配線膜形成用金属膜を形成する配線基板の製造方法であって、上記金属バンプの頂面と接する配線膜形成用金属膜を形成する前に、該金属バンプの頂面上に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有することを特徴とする。   According to a fourth aspect of the present invention, there is provided a wiring board manufacturing method comprising a wiring film forming metal film, an etching stop metal layer formed on the surface thereof, and a bump forming metal layer formed on the surface of the etching stop metal layer. A metal plate having a three-layer structure is prepared, and a plurality of metal bumps are formed by selectively etching the bump forming metal film using the etching stop metal layer as an etching stopper, and the etching is performed using the metal bumps as a mask. The stop metal layer is etched, and an interlayer insulating film is formed without covering the top surface of each metal bump where there is no metal bump on the metal bump side surface of the metal plate. A method of manufacturing a wiring board for forming a metal film for forming a wiring film in contact with at least a top surface of the metal bump, wherein the method is in contact with the top surface of the metal bump. Before forming a metal film for forming a wiring film on the top surface of the metal bump, a step of forming a thin film made of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm on the top surface of the metal bump. It is characterized by that.

請求項5の配線基板は、両面に配線膜が形成されたコア基板のその両面に、配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成された複数の基板を、その各金属バンプの頂面が上記コア基板の上記両面の配線膜に接続された状態で配置した配線基板において、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなることを特徴とする。   The wiring board according to claim 5 has metal bumps selectively connected to the surface of the wiring film or the metal film for forming the wiring film on both surfaces of the core board on which the wiring film is formed on both surfaces. A plurality of substrates formed with a plurality of thin metal layers made of an etching stop metal layer and having an interlayer insulating film formed where no metal bumps are formed on the surface of the wiring film or the metal film for wiring film formation Are arranged in a state where the top surfaces of the respective metal bumps are connected to the both-side wiring films of the core substrate, the top surfaces of the respective metal bumps and the surface of the metal film for forming the wiring film. The connection is made through a thin film of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm.

請求項6の配線基板の製造方法は、両面に配線膜が形成されたコア基板のその両面に、配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成された複数の基板を、その各金属バンプの頂面が上記コア基板の上記両面の配線膜に接続された状態で配置した配線基板の製造方法において、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続に先立って、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面のいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有することを特徴とする。   The method for manufacturing a wiring board according to claim 6 is characterized in that metal bumps for interlayer connection are selectively formed on both surfaces of the core board on which wiring films are formed on both sides, on the surface of the wiring film or the metal film for wiring film formation. A plurality of thin metal layers made of etching stop metal layers made of different materials are formed, and an interlayer insulating film is formed where no metal bump is formed on the surface of the wiring film or wiring film forming metal film. In the method of manufacturing a wiring board in which a plurality of substrates are arranged in a state in which the top surfaces of the respective metal bumps are connected to the wiring films on both sides of the core substrate, the top surfaces of the respective metal bumps and the wiring film forming Prior to connection with the surface of the metal film, nanometer-scale metal particles having an average particle diameter of 1 to 100 nm on the top surface of each of the metal bumps or the surface of the metal film for forming the wiring film Metal oxidation It characterized by having a step of forming a thin film by the particles.

請求項7の配線基板は、所定間隔をおいて平行に配置された一対の透明基板間に液晶表示素子を設け、該透明基板のいずれか一方の透明基板の表面に形成された配線膜が該液晶表示素子の外側に延びる部分を有する液晶表示本体部分と、表面に配線膜が形成されたところの、上記別の基板と、からなり、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分に、上記別の基板の表面の配線膜が接続された配線基板であって、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなることを特徴とする。   The wiring board according to claim 7 is provided with a liquid crystal display element between a pair of transparent substrates arranged in parallel at a predetermined interval, and the wiring film formed on the surface of one of the transparent substrates A liquid crystal display body portion having a portion extending outside the liquid crystal display element, and the another substrate on which a wiring film is formed on the surface, the liquid crystal display element of the wiring film of the liquid crystal display body portion A wiring board in which a wiring film on the surface of the other substrate is connected to a portion extending outside the wiring board, wherein the wiring film of the liquid crystal display main body portion is separated from a portion extending outside the liquid crystal display element. The connection with the wiring film on the surface of the substrate is made through a thin film made of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm.

請求項8の配線基板の製造方法は、請求項7の配線基板の製造方法において、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜との接続に先立って、その互いに接続されるところの、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜とのいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有することを特徴とする。   The wiring board manufacturing method according to claim 8 is the wiring board manufacturing method according to claim 7, wherein a portion of the wiring film of the liquid crystal display body portion extending outside the liquid crystal display element and a surface of the other substrate are formed. Prior to connection with the wiring film, any of the wiring film of the liquid crystal display main body portion that extends to the outside of the liquid crystal display element and the wiring film on the surface of the other substrate that is connected to each other is connected. On the other hand, the method has a step of forming a thin film of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm.

請求項1の配線基板によれば、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子により所定のパターンに形成されたパターン薄膜が母膜として融着されており、このような母膜は例えば所謂インクジェット方式、ディスペンサ或いはスクリーン印刷等により極めて微細且つ精妙な描画技術を駆使して形成することができる。そして、その母膜に金属をメッキすることにより必要な厚さの配線膜を形成することができる。
従って、サイドエッチングを伴うことなく母膜及びメッキ膜からなる配線膜を形成することができ、配線膜の微細化、高集積化を図ることができる。
According to the wiring substrate of claim 1, the pattern thin film formed in a predetermined pattern with nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm is fused as a mother film, Such a base film can be formed by using a very fine and delicate drawing technique by, for example, a so-called ink jet method, dispenser, screen printing, or the like. A wiring film having a necessary thickness can be formed by plating the base film with a metal.
Therefore, a wiring film made of a mother film and a plating film can be formed without side etching, and the wiring film can be miniaturized and highly integrated.

請求項2の配線基板の製造方法によれば、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子により所定のパターンに形成されたパターン薄膜を形成し、該パターン薄膜を融着し、該パターン薄膜を母膜としてそれに金属をメッキすることにより配線膜を形成するので、インクジェット方式、ディスペンサ或いはスクリーン印刷等により極めて微細且つ精妙な描画技術を駆使して形成したパターン薄膜を母膜としそれに金属をメッキすることにより配線膜を形成することが可能となるので、サイドエッチングを伴うことなく母膜及びメッキ膜からなる配線膜を形成することができ、配線膜の微細化、高集積化を図ることができる。   According to the method for manufacturing a wiring board according to claim 2, a pattern thin film formed in a predetermined pattern is formed with nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm, and the pattern thin film The pattern thin film is formed by using an extremely fine and delicate drawing technique by an ink jet method, a dispenser or screen printing, etc. Since it is possible to form a wiring film by plating a metal on the base film, it is possible to form a wiring film consisting of a mother film and a plating film without side etching, and to refine the wiring film High integration can be achieved.

請求項3の配線基板によれば、金属バンプの頂面と、その金属バンプに電気的に接続される配線膜乃至配線膜形成用金属膜との間に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介在させるので、金属バンプと配線膜乃至配線膜形成用金属膜とを加圧、加熱条件を弱めても良好な電気的接続が得られる。
従って、金属バンプ及び層間絶縁膜が形成された面上に配線膜形成用金属膜を積層するための加圧力を弱めることができるので、その金属バンプと配線膜或いは配線膜形成用金属膜との接続部にかかる圧力を弱めることができる。
According to the wiring substrate of claim 3, the average particle diameter is 1 to 100 nm between the top surface of the metal bump and the wiring film or the wiring film forming metal film electrically connected to the metal bump. Since a thin film made of nanometer-scale metal particles or metal oxide particles is interposed, good electrical connection can be obtained even if the metal bumps and the wiring film or the metal film for forming the wiring film are pressurized and the heating conditions are weakened.
Therefore, since the pressure for laminating the metal film for wiring film formation on the surface on which the metal bump and the interlayer insulating film are formed can be weakened, the metal bump and the wiring film or the metal film for wiring film formation can be reduced. The pressure applied to the connecting portion can be reduced.

依って、その積層のための圧力により配線膜或いは配線膜形成用金属膜の下地側(絶縁層)が凹み、また、配線膜或いは配線膜形成用金属膜が変形するというおそれが軽減し、信頼性を高めることができる。
また、バンプを層間接続手段として用いた多層配線技術を、例えば液晶装置のようにガラスを基板とするものに適用しても、積層のための加圧によりガラス基板が破壊されるおそれをなくすことができ、バンプを層間接続手段として用いた多層配線技術の適用範囲を広めることができる。
Therefore, the underlying side (insulating layer) of the wiring film or the metal film for forming the wiring film is recessed by the pressure for the lamination, and the possibility that the wiring film or the metal film for forming the wiring film is deformed is reduced. Can increase the sex.
Moreover, even if the multilayer wiring technique using bumps as interlayer connection means is applied to a glass substrate such as a liquid crystal device, the glass substrate is not likely to be destroyed by the pressure for lamination. Therefore, the application range of the multilayer wiring technique using bumps as interlayer connection means can be widened.

そして、上述したように、加圧力を低めても金属バンプとそれに接続される配線膜乃至配線膜形成用金属膜との良好な電気的接続が得られるので、金属バンプの縮代を小さくすることができ、延いては選択的にエッチングにより形成する金属バンプの高さをその縮代を小さくした分低くすることができ、延いては、サイドエッチング量を低減できる。
従って、金属バンプの微細化、配置密度の高密度化を図ることができる。
As described above, even if the applied pressure is lowered, a good electrical connection between the metal bump and the wiring film connected thereto or the metal film for forming the wiring film can be obtained. As a result, the height of the metal bumps selectively formed by etching can be reduced by reducing the reduction allowance, and the side etching amount can be reduced.
Therefore, the metal bumps can be miniaturized and the arrangement density can be increased.

請求項4の配線基板の製造方法によれば、金属バンプの頂面と接する配線膜形成用金属膜を形成する前に、該金属バンプの頂面上に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有するので、請求項3の配線基板を得ることができる。
請求項5の配線基板によれば、コア基板の両面に金属バンプのある配線板を積層したタイプの配線基板において、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介在させるので、請求項3の配線基板により得られた効果と同様の効果を奏することができる。
According to the method for manufacturing a wiring board of claim 4, before forming the metal film for forming a wiring film in contact with the top surface of the metal bump, the average particle diameter is 1 to 100 nm on the top surface of the metal bump. Since it has the process of forming the thin film by the nanometer scale metal particle thru | or metal oxide particle, the wiring board of Claim 3 can be obtained.
According to the wiring board of claim 5, in a wiring board of a type in which wiring boards having metal bumps are laminated on both surfaces of the core substrate, nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm. Therefore, the same effect as that obtained by the wiring board according to claim 3 can be obtained.

請求項6の配線基板の製造方法によれば、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続に先立って、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面のいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有するので、請求項5の配線基板を得ることができる。
請求項7の配線基板によれば、液晶表示本体部分と、それを構成する一対の基板とは別の基板との配線膜どうしを接続した配線基板において、その接続部分に平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介在させるので、請求項3、5の配線基板により得られた効果と同様の効果を奏することができ、請求項3、5の配線基板による技術的効果を液晶表示装置に享受させることができる。
According to the method for manufacturing a wiring board of claim 6, prior to the connection between the top surface of each of the metal bumps and the surface of the metal film for forming the wiring film, the top surface of each of the metal bumps and the wiring film forming Since it has the process of forming the thin film by the nanometer scale metal particle thru | or metal oxide particle whose average particle diameter is 1-100 nm in any one of the surface of a metal film, the wiring board of Claim 5 can be obtained. it can.
According to the wiring substrate of claim 7, in the wiring substrate in which the wiring films of the liquid crystal display main body portion and the pair of substrates constituting the wiring substrate are connected to each other, the average particle size is 1 to Since a thin film made of nanometer-scale metal particles or metal oxide particles of 100 nm is interposed, the same effects as those obtained by the wiring board according to claims 3 and 5 can be obtained. The technical effect of the wiring board can be enjoyed by the liquid crystal display device.

請求項8の配線基板の製造方法によれば、液晶表示本体部分の配線膜と、それに接続されるところのその液晶表示本体部分を構成する一対の基板とは別の基板の配線膜との接続に先立って、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面のいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有するので、請求項7の配線基板を得ることができる。   According to the method for manufacturing a wiring board according to claim 8, the wiring film of the liquid crystal display main body portion and the connection between the wiring film of a substrate different from the pair of substrates constituting the liquid crystal display main body portion connected thereto. Prior to the step, a thin film made of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm is formed on either the top surface of each metal bump or the surface of the metal film for wiring film formation. Since it has the process of forming, the wiring board of Claim 7 can be obtained.

以上を総括すると、本発明においては、ナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成することが必須であるが、このような薄膜は、ナノメートルスケールという極めて微細な金属或いは金属酸化物粒子の結合により形成されるので微細に形成することが可能となり、微細なパターンに形成することができ、延いては配線膜の微細化、高集積化に寄与することができる。
また、ナノメートルスケールという極めて微細な金属或いは金属酸化物粒子による薄膜においては、その微細な粒子同士が比較的低い温度で融着し結合して一体化するので、それにより極めて無数の緻密な電気的伝導経路が高密度に横方向にも縦方向にも形成される。従って、電気的伝導性が極めて良好になる。
依って、例えば金属バンプと配線膜或いは配線膜形成用金属膜との間に介在させると、その間の電気的接続性を良好にし、積層に必要な加圧、加熱条件を軽減することができるのである。
In summary, in the present invention, it is indispensable to form a thin film made of nanometer-scale metal particles or metal oxide particles. Such a thin film has a very fine metal or metal oxide of nanometer scale. Since it is formed by bonding of product particles, it can be formed finely and can be formed into a fine pattern, which can contribute to the miniaturization and high integration of the wiring film.
In addition, in a thin film made of extremely fine metal or metal oxide particles of nanometer scale, the fine particles are fused and bonded together at a relatively low temperature, so that an infinite number of dense electric currents can be obtained. The conductive path is formed with high density in both the horizontal and vertical directions. Therefore, the electrical conductivity is very good.
Therefore, for example, if it is interposed between a metal bump and a wiring film or a metal film for forming a wiring film, the electrical connectivity between them can be improved, and the pressure and heating conditions required for lamination can be reduced. is there.

本発明において、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成することが必須であるが、そのナノメートルスケールの粒子の具体例としては、金、銀、銅、白金、パラジウム、ロジウム、ニッケル等の金属のうちの少なくとも一種類の金属の微粒子、又は二種類以上の金属の合金の微粒子、或いはこれら金属の酸化物、例えばAgO等の微粒子が挙げられる。
これらのナノメートルスケールの金属粒子は、水の媒体或いはキシレン、トルエン、オレフィン系等の有機溶剤と、分散剤に混ぜられてインク状(液状乃至ペースト状)にされる。
また、AgO等の金属酸化物の粒子は、例えばアルコール系、例えばキシレン、トルエン、ベンゼン等の芳香族系、オレフィン系、或いはケトン系等の溶剤と、例えばアミン系の還元剤に混ぜられてインク状(液状乃至ペースト状)にされる。AgO等の金属酸化物のナノメートルスケールの粒子が配線膜となるには、加えられた熱により還元されて金属単体の粒子に戻るか、加えられた熱と還元剤の作用により還元されて金属単体の粒子に戻る場合であり、配線膜になった段階では酸素は除去され、金属酸化物ではなくなっている。
In the present invention, it is essential to form a thin film of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm. Specific examples of the nanometer-scale particles include gold, Fine particles of at least one kind of metal such as silver, copper, platinum, palladium, rhodium, nickel, etc., fine particles of alloys of two or more kinds of metals, or fine particles of oxides of these metals, such as Ag 2 O Is mentioned.
These nanometer-scale metal particles are mixed with a water medium or an organic solvent such as xylene, toluene, or olefin, and a dispersant to form an ink (liquid or paste).
Further, particles of metal oxide such as Ag 2 O are mixed with an alcohol-based solvent such as xylene, toluene or benzene, an olefin-based solvent or a ketone-based solvent, and an amine-based reducing agent, for example. Thus, an ink (liquid or paste) is formed. In order for nanometer-scale particles of metal oxides such as Ag 2 O to become a wiring film, they are reduced by applied heat and returned to single metal particles or reduced by the action of the applied heat and a reducing agent. This is a case of returning to a single particle, and oxygen is removed at the stage of becoming a wiring film and is no longer a metal oxide.

溶剤と、分散材剤或いは還元剤に混ぜられてインク状にされた金属粒子或いは金属酸化物粒子は、例えばインクジェット方式のインク射出装置(インクジェットプリンタの類)により、ディスペンサにより、或いはスクリーン印刷により基板の表面その他配線膜を形成すべき面上に描画されることにより所定のパターンに形成される。
尚、本発明のバンプを層間接続手段として有する配線基板の製造技術は、透明部材、例えばガラス板等を基板とする配線基板にも適用することができる。というのは、ナノメートルスケールの金属粒子或いは金属酸化物粒子による薄膜を活かすことによって上記バンプとそれに接続される配線膜との接続に必要な加圧、加熱条件を緩和することができるので、接続時の加圧力を低くして、ガラス基板に加わる力を弱くし、以てその破壊が生じる可能性を低めることができるからである。
Metal particles or metal oxide particles mixed with a solvent and a dispersing agent or a reducing agent into an ink form are printed on a substrate by, for example, an ink jet type ink ejection device (kind of ink jet printer), a dispenser, or screen printing. By drawing on the surface of the substrate and other surfaces on which the wiring film is to be formed, a predetermined pattern is formed.
In addition, the manufacturing technique of the wiring board which has the bump of this invention as an interlayer connection means is applicable also to the wiring board which uses a transparent member, for example, a glass plate etc. as a board | substrate. This is because the pressurization and heating conditions necessary for the connection between the bump and the wiring film connected to it can be relaxed by utilizing a thin film made of nanometer-scale metal particles or metal oxide particles. This is because the force applied to the glass substrate is weakened by lowering the applied pressure at the time, and thus the possibility of the breakage can be reduced.

以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(C)は本発明配線基板の製造方法の第1の実施例を工程順(A)〜(C)に示す断面図である。
(A)図1(A)に示すように金属板2を用意する。この金属板2は例えば銅からなる配線膜(又は配線膜形成用金属膜:図1において2点鎖線で示す)4の一方の表面に例えばニッケルからなるエッチングストップ用金属層6を介して例えば銅からなるバンプ8を形成し、バンプ8が形成された側の表面のそのバンプ8が形成されていない部分に例えばエポキシ樹脂等の樹脂からなる層間絶縁膜10を該バンプ8の頂面が露出するように形成されている。本実施例においては、層間絶縁膜10の表面とバンプ8の頂面が同一平面上に位置するように平坦に形成されている。
Hereinafter, the present invention will be described in detail according to illustrated embodiments.
1A to 1C are cross-sectional views showing a first embodiment of a method for manufacturing a wiring board according to the present invention in order of steps (A) to (C).
(A) A metal plate 2 is prepared as shown in FIG. The metal plate 2 is made of, for example, copper via an etching stop metal layer 6 made of nickel, for example, on one surface of a wiring film made of copper (or a metal film for forming a wiring film: shown by a two-dot chain line in FIG. 1). The bump 8 is formed, and the top surface of the bump 8 is exposed to the interlayer insulating film 10 made of resin such as epoxy resin on the portion where the bump 8 is not formed on the surface where the bump 8 is formed. It is formed as follows. In the present embodiment, the surface of the interlayer insulating film 10 and the top surface of the bump 8 are formed flat so as to be located on the same plane.

尚、この金属板2の製造方法は、例えば背景技術の項で述べた方法で製造される。即ち、バンプ形成用の銅層(厚さ例えば100μm)の一方の主面に例えばニッケルからなるエッチングバリア層(厚さ例えば1μm)を例えばメッキにより形成し、更に、該エッチングバリア層の主表面に導体回路形成用の銅箔(厚さ例えば18μm)を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより表面に例えば層間接続用の微細な突起物であるバンプを形成し、更に、層間絶縁膜を形成することにより得ることができる。これに関しては、例えば特願2000−230142(:特開2002−43506号公報)、特願2000−334332号(:特開2002−141629号公報)、特願2002−66410(:特開2002−43506号公報)等の出願により技術的提案が為されているので、これ以上詳細には説明しない。   In addition, the manufacturing method of this metal plate 2 is manufactured by the method described in the section of background art, for example. That is, an etching barrier layer (thickness, for example, 1 μm) made of nickel, for example, is formed on one main surface of a copper layer for bump formation (thickness, for example, 100 μm) by, for example, plating, and further on the main surface of the etching barrier layer. Using a wiring circuit board forming member on which a copper foil (thickness, for example, 18 μm) for forming a conductive circuit is used as a base, by processing it appropriately, bumps that are fine projections for interlayer connection, for example, are formed on the surface Further, it can be obtained by forming an interlayer insulating film. In this regard, for example, Japanese Patent Application No. 2000-230142 (Japanese Patent Application Laid-Open No. 2002-43506), Japanese Patent Application No. 2000-334332 (Japanese Patent Application Laid-Open No. 2002-141629), Japanese Patent Application No. 2002-66410 (: Japanese Patent Application Laid-Open No. 2002-43506). The technical proposal has been made by an application such as No. Gazette) and will not be described in further detail.

(B)次に、図1(B)に示すように、上記金属板2の層間絶縁膜10及びバンプ8形成側の表面に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至加温により容易に還元される金属酸化物粒子による薄膜12を例えばインクジェット方式のインク噴出装置により所定のパターンに形成する。該薄膜12は、その幅が例えば30μm以下とかなり細く形成することができ、配設密度を極めて高くすることができる。
該薄膜12の形成は、ナノメートルスケール粒子をインク状にして噴出することにより行われるが、粒子が金属粒子の場合、その金属粒子を水又はアルコール系溶剤、芳香族系溶媒、オレフィン系溶媒若しくはケトン系の溶剤と、分散剤に混ぜられてインク状(液状乃至ペースト状)にされる。
(B) Next, as shown in FIG. 1B, nanometer-scale metal particles having an average particle diameter of 1 to 100 nm on the surface of the metal plate 2 on the side where the interlayer insulating film 10 and the bumps 8 are formed. A thin film 12 made of metal oxide particles that is easily reduced by heating is formed into a predetermined pattern by, for example, an ink jet type ink jetting apparatus. The thin film 12 can be formed as thin as, for example, 30 μm or less, and the arrangement density can be made extremely high.
The thin film 12 is formed by ejecting nanometer-scale particles in the form of ink. When the particles are metal particles, the metal particles are water or an alcohol solvent, an aromatic solvent, an olefin solvent or the like. It is mixed with a ketone solvent and a dispersant to form an ink (liquid or paste).

また、AgO等の金属酸化物の粒子の場合は、例えばアルコール系、芳香族系、オレフィン系、或いはケトン系等の溶剤と、例えばアミン系ないしアミノ化合物、例えばアニリン、ジフェニルアミン、フェニルアミン、アニリジン等の還元剤に混ぜられてインク状(液状乃至ペースト状)にされる。
その薄膜12の例えばインクジェット方式による噴出の終了後、150〜250℃の温度で加熱処理することにより薄膜12をその下地に融着する。その際、粒子が金属酸化物粒子の場合、その粒子はこの処理により還元されて金属粒子になり、粒子同士は互いに結合しあって導電経路を無数に形成し、薄膜12が配線膜として機能することを可能にする。
尚、薄膜12の形成に関しては、以下に述べる各実施例においても共通するので、以後それに関する詳細な説明は重複するので省略する。
In the case of particles of metal oxide such as Ag 2 O, for example, alcohol-based, aromatic-based, olefin-based, or ketone-based solvents, and amine-based or amino compounds such as aniline, diphenylamine, phenylamine, It is mixed with a reducing agent such as anilidine to form an ink (liquid or paste).
After the ejection of the thin film 12 by, for example, an ink jet method, the thin film 12 is fused to the base by heat treatment at a temperature of 150 to 250 ° C. At this time, when the particles are metal oxide particles, the particles are reduced to metal particles by this treatment, and the particles are bonded to each other to form an infinite number of conductive paths, and the thin film 12 functions as a wiring film. Make it possible.
Since the formation of the thin film 12 is common to the embodiments described below, detailed description thereof will be omitted and will be omitted.

(C)次に、上記金属板2の上記薄膜12が形成された層間絶縁膜10及びバンプ8形成側の表面を無電解メッキ浴に侵漬し、該薄膜12の表面にメッキ膜14を形成し、メッキにより所定の厚さに厚くされた配線膜16を得る。図1(C)は配線膜6が形成された状態を示し、これが本発明配線基板の第1の実施例にあたる。
無電解メッキする金属の例としては、銅、ニッケル、銀、金、錫等が挙げられる。
(C) Next, the surface of the metal plate 2 on the side where the interlayer insulating film 10 and the bumps 8 are formed is immersed in an electroless plating bath to form a plating film 14 on the surface of the thin film 12. Then, the wiring film 16 thickened to a predetermined thickness by plating is obtained. FIG. 1C shows a state in which the wiring film 6 is formed, which corresponds to the first embodiment of the wiring board of the present invention.
Examples of the metal to be electrolessly plated include copper, nickel, silver, gold, and tin.

本実施例の意義を述べると、インクジェット方式等によりナノメートルスケールの金属粒子或いは金属酸化物粒子を溶剤と、分散剤或いは還元剤に混ぜたインク状のものを噴射して所定のパターンの薄膜12を形成する場合、充分な厚さの膜を形成することは難しい、或いは時間がかかる等の問題があるが、本実施例のように、先ず、薄膜12を形成し、それに銅等の無電解メッキすることにより必要な厚さを確保し、寄生抵抗を必要な小ささに、機械的強度を必要確な強さにすることができるのである。そして、薄膜12からなる配線膜に半田付けが為されて薄膜12を構成する金属の一部がその半田に喰われても、配線膜がその機能を充分に発揮できるように残存させることができるのである。そこに本実施例の大きな意義があるのである。因みに、薄膜12が薄すぎると、半田に喰われることによって配線膜として機能できなくなるということが起こり得るのである。
このような配線膜の形成技術は、バンプ8を層間接続手段とする配線基板に限らず、配線基板一般に適用することができる。
The significance of the present embodiment will be described. An ink-like material in which nanometer-scale metal particles or metal oxide particles are mixed with a solvent, a dispersant, or a reducing agent is ejected by an ink jet method or the like to form a thin film 12 having a predetermined pattern. However, it is difficult to form a sufficiently thick film or it takes time. However, as in this embodiment, first, the thin film 12 is formed, and then an electroless material such as copper is formed. By plating, the necessary thickness can be secured, the parasitic resistance can be made as small as necessary, and the mechanical strength can be made as strong as necessary. Even if the wiring film made of the thin film 12 is soldered and a part of the metal constituting the thin film 12 is eroded by the solder, the wiring film can be left so that its function can be sufficiently exerted. It is. There is a great significance of this embodiment. Incidentally, if the thin film 12 is too thin, it can happen that it cannot function as a wiring film by being eroded by the solder.
Such a technique for forming a wiring film is not limited to a wiring board using the bumps 8 as interlayer connection means, but can be applied to general wiring boards.

図2(A)、(B)は本発明配線基板の第2の実施例を工程順に示す断面図である。
(A)図1(A)に示すのと同様の構造の金属板2を用意し、その層間絶縁膜10及びバンプ8形成側の表面の金属バンプ8の頂面上に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜12を例えばインクジェット方式のインク噴出装置による金属粒子乃至金属酸化物粒子を溶剤に分散等したインクの噴射、及びその後のインクの溶剤を揮散させる150℃以下の温度での乾燥により形成する。
その後、金属板2の層間絶縁膜10及びバンプ8形成側の表面に、積層すべき金属板18を臨ませる。図2(A)はその金属板18を臨ませた状態を示す。
2A and 2B are cross-sectional views showing a second embodiment of the wiring board of the present invention in the order of steps.
(A) A metal plate 2 having the same structure as shown in FIG. 1 (A) is prepared, and the average particle size is 1 on the top surface of the metal bump 8 on the surface on the interlayer insulating film 10 and bump 8 formation side. Ink jetting in which metal particles or metal oxide particles are dispersed in a solvent by a thin film 12 of nanometer scale metal particles or metal oxide particles having a diameter of ˜100 nm, for example, by an ink jet type ink jetting apparatus, and the solvent of the ink thereafter Is formed by drying at a temperature of 150 ° C. or lower.
Thereafter, the metal plate 18 to be laminated is made to face the surface of the metal plate 2 on the side where the interlayer insulating film 10 and the bump 8 are formed. FIG. 2A shows a state where the metal plate 18 is faced.

(B)次に、図2(B)に示すように、該金属板18を金属板2に加圧、加熱により積層する。この場合の加熱温度は例えば150〜250℃であり、この温度で上記薄膜12の金属粒子(金属酸化物粒子が還元により金属粒子になったものも含む。)同士が互いに縦横に結合しあい、横方向に延びる微細な導電経路を無数に形成すると共に、縦方向にも無数の導電経路を形成し、また、薄膜12の下地とも結合する。これにより、薄膜12が配線膜として機能する状態で下地に融着される。
この図2(B)に示すものが本発明配線基板の第2の実施例に該当する。
その後、金属層4及び金属板18が選択的にエッチングにより配線膜にされることになる。
(B) Next, as shown in FIG. 2B, the metal plate 18 is laminated on the metal plate 2 by pressing and heating. In this case, the heating temperature is, for example, 150 to 250 ° C. At this temperature, the metal particles of the thin film 12 (including those in which the metal oxide particles are converted into metal particles by reduction) are bonded to each other vertically and horizontally. Innumerable fine conductive paths extending in the direction are formed, innumerable conductive paths are also formed in the vertical direction, and are also coupled to the base of the thin film 12. Thereby, the thin film 12 is fused to the base in a state of functioning as a wiring film.
2B corresponds to a second embodiment of the wiring board of the present invention.
Thereafter, the metal layer 4 and the metal plate 18 are selectively made into wiring films by etching.

図3(A)〜(C)は本発明配線基板の製造方法の第3の実施例を工程順に示す断面図である。本実施例はコア基板をベースにし、その両面に別の金属板を積層したものに本発明を適用したものである。
(A)図3(A)に示すように、コア基板30を用意し、その配線膜34上にナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜12を例えばインクジェット方式のインク噴出装置により金属粒子乃至金属酸化物粒子を溶剤に溶かす等したインクの噴射、及びその後のインクの溶剤を揮散させる150℃以下の温度での乾燥により形成する。
尚、32はコア基板30の絶縁ベース、34は該絶縁ベース32の両面に形成された配線膜、36は該絶縁ベース32を貫通するように形成された層間接続用スルーホール導電膜である。
3A to 3C are cross-sectional views showing a third embodiment of the method for manufacturing a wiring board of the present invention in the order of steps. In the present embodiment, the present invention is applied to a core substrate based on another metal plate laminated on both sides thereof.
(A) As shown in FIG. 3A, a core substrate 30 is prepared, and a thin film 12 made of nanometer-scale metal particles or metal oxide particles is formed on the wiring film 34 by using, for example, an ink jet ink jetting apparatus. The ink is formed by jetting ink in which particles or metal oxide particles are dissolved in a solvent and the like, and then drying at a temperature of 150 ° C. or lower that volatilizes the solvent of the ink.
Reference numeral 32 denotes an insulating base of the core substrate 30, 34 denotes a wiring film formed on both surfaces of the insulating base 32, and 36 denotes an interlayer connection through-hole conductive film formed so as to penetrate the insulating base 32.

(B)次に、図3(B)に示すように、上記コア基板30の両面に、図1(A)に示すのと略同様の金属板40、40を、その各バンプ46がそれと対応するコア基板30の配線膜34と位置が整合するように位置合せして臨ませる。尚、42は金属層、44はニッケルからなるエッチングストップ用金属層、46は金属バンプ、48は層間絶縁膜(プリフレグ)である。
(C)次に、図3(C)に示すように、金属板40、40をコア基板30に加圧、加熱により積層し、一体化する。その加熱温度は例えば150〜250℃であり、この温度で上記薄膜12の金属粒子(金属酸化物粒子が還元により金属粒子になったものも含む。)同士が互いに縦横に結合しあい、横方向に延びる微細な導電経路を無数に形成すると共に、縦方向にも無数の導電経路を形成し、また、薄膜12の下地とも結合する。これにより、薄膜12が配線膜として機能する状態で下地に融着されること、第2の実施例の場合と同じである。
この図3(C)に示すものが本発明配線基板の第3の実施例に該当する。
(B) Next, as shown in FIG. 3 (B), metal plates 40 and 40 substantially the same as those shown in FIG. 1 (A) are provided on both surfaces of the core substrate 30, and each bump 46 corresponds to it. The core substrate 30 is aligned so that it is aligned with the wiring film 34 of the core substrate 30. Incidentally, 42 is a metal layer, 44 is a metal layer for etching stop made of nickel, 46 is a metal bump, and 48 is an interlayer insulating film (pre-flag).
(C) Next, as shown in FIG. 3C, the metal plates 40 and 40 are laminated on the core substrate 30 by pressing and heating and integrated. The heating temperature is, for example, 150 to 250 ° C. At this temperature, the metal particles of the thin film 12 (including those in which the metal oxide particles are converted into metal particles by reduction) are bonded to each other vertically and horizontally. Innumerable fine conductive paths are formed, and innumerable conductive paths are formed in the vertical direction, and are also coupled to the base of the thin film 12. Thus, the thin film 12 is fused to the base in a state of functioning as a wiring film, which is the same as in the second embodiment.
3C corresponds to a third embodiment of the wiring board of the present invention.

その際、このような薄膜38は、ナノメートルスケールという極めて微細な金属或いは金属酸化物粒子の結合により形成されるので微細に細密に形成することが可能となり、微細なパターンに形成することができ、延いては配線膜の微細化、高集積化に寄与することができるが、それのみならず、積層に必要な加圧、加熱条件を軽減させることができる。
即ち、ナノメートルスケールという極めて微細な金属或いは金属酸化物粒子による薄膜においては、その微細な粒子の同士の結合により極めて無数の緻密な電気的伝導経路が高密度に形成されるので、電気的伝導性が極めて良好になる。従って、例えば金属バンプと配線膜或いは配線膜形成用金属膜との間に介在させると、その間の電気的接続性を良好にし、積層に必要な加圧、加熱条件を軽減することができるのである。
At that time, since such a thin film 38 is formed by bonding of extremely fine metal or metal oxide particles of nanometer scale, it can be formed finely and finely and can be formed in a fine pattern. As a result, it can contribute to the miniaturization and high integration of the wiring film, but not only that, but also the pressure and heating conditions necessary for the lamination can be reduced.
In other words, in a thin film made of extremely fine metal or metal oxide particles on the nanometer scale, an infinite number of dense electrical conduction paths are formed at a high density due to the bonding between the fine particles. The properties are extremely good. Therefore, for example, if it is interposed between a metal bump and a wiring film or a metal film for forming a wiring film, the electrical connectivity between them can be improved, and the pressure and heating conditions required for lamination can be reduced. .

図4(A)、(B)は本発明配線基板の製造方法の第4の実施例を工程順に示す断面図である。本実施例は、ナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を利用する技術をチップ状電子部品を搭載する配線基板に適用するものである。
(A)先ず、チップ状電子部品を搭載する配線基板50を用意する。そして、その配線膜54上にナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜56を形成する。図4(A)はその薄膜56が形成された状態を示す。尚、52は配線基板50の絶縁ベース、54はその絶縁ベース52の両面に形成された配線膜、56は絶縁ベース52表面の配線膜54が形成されていない部分を覆うソルダーレジストである。
4A and 4B are sectional views showing a fourth embodiment of the method for manufacturing a wiring board of the present invention in the order of steps. In the present embodiment, a technique using a thin film made of nanometer-scale metal particles or metal oxide particles is applied to a wiring board on which chip-shaped electronic components are mounted.
(A) First, a wiring board 50 on which chip-shaped electronic components are mounted is prepared. Then, a thin film 56 made of nanometer-scale metal particles or metal oxide particles is formed on the wiring film 54. FIG. 4A shows a state in which the thin film 56 is formed. Incidentally, 52 is an insulating base of the wiring substrate 50, 54 is a wiring film formed on both surfaces of the insulating base 52, and 56 is a solder resist covering a portion of the surface of the insulating base 52 where the wiring film 54 is not formed.

(B)その後、図4(B)に示すように、電子部品60、60の電極を上記薄膜56が形成された配線膜54に接続する。前述のように、薄膜56はナノメートルスケールという極めて微細な金属或いは金属酸化物粒子の結合により形成されるので微細且つ精密に形成することが可能となる。従って、配線膜を微細なパターンに形成することができ、延いては配線膜の微細化、高集積化に寄与することができる。 (B) Thereafter, as shown in FIG. 4B, the electrodes of the electronic components 60 and 60 are connected to the wiring film 54 on which the thin film 56 is formed. As described above, since the thin film 56 is formed by bonding of extremely fine metal or metal oxide particles of nanometer scale, it can be formed finely and precisely. Therefore, the wiring film can be formed in a fine pattern, which can contribute to miniaturization and high integration of the wiring film.

図5(A)、(B)は本発明配線基板の製造方法の第5の実施例を工程順に示す断面図である。本実施例は、第1、第2或いは第3の実施例の技術を、液晶表示本体部分とそれに配線板を接続した液晶表示装置に適用したものである。
(A)液晶表示装置の液晶表示本体部分70と、それに配線膜同士にて接続される配線板84を用意する。
図5において、72は一つの透明な基板、例えばガラス基板、74は該基板72に対して所定の間隔をおいて平行に配置された透明な基板、例えばガラス基板で、該一対のガラス基板74と72との間に液晶76が封入されている。78は封入用のシールである。80は基板72の表面に形成されたITO等からなる透明配線膜である。尚、該透明配線膜78はアルミニウム、クロム、チタン或いは銅等の膜が形成されて、多層構造にされ、液晶表示部分70でも金属配線されていてもその占有率は小さいので視覚的には分からない画素のところでは透明電極で電圧をかけるようになっている。
5A and 5B are sectional views showing a fifth embodiment of the method for manufacturing a wiring board of the present invention in the order of steps. In this embodiment, the technique of the first, second or third embodiment is applied to a liquid crystal display device in which a liquid crystal display main body portion and a wiring board are connected thereto.
(A) A liquid crystal display main body portion 70 of the liquid crystal display device and a wiring board 84 connected to the wiring films are prepared.
In FIG. 5, reference numeral 72 denotes one transparent substrate, for example, a glass substrate, and reference numeral 74 denotes a transparent substrate, for example, a glass substrate, which is arranged in parallel with the substrate 72 at a predetermined interval. A liquid crystal 76 is sealed between. Reference numeral 78 denotes a sealing seal. Reference numeral 80 denotes a transparent wiring film made of ITO or the like formed on the surface of the substrate 72. The transparent wiring film 78 is formed of a film of aluminum, chromium, titanium, copper, or the like, has a multilayer structure, and even if the liquid crystal display portion 70 is wired with metal, the occupation ratio is small. A voltage is applied by a transparent electrode at a pixel where there is no pixel.

配線板84は基板86の表面に配線膜88が形成され、該配線膜88の内端部にはICチップ90の電極が半田バンプ100を介して接続され、該配線板84にICチップ90が実装されている。尚、半田バンプ100によることなく、違法性導電膜により、或いはワイヤボンディングにより実装をするようにしても良い。
この配線板84の配線膜88の外端部の表面に、ナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜102を形成する。この薄膜102の形成方法は前記薄膜12、38、56の場合と同じである。即ち、金属或いは金属酸化物の粒子を溶剤等に混ぜてインク状にし、更に、150℃以下の温度で溶剤を揮散させる乾燥処理を施す。
そして、薄膜102が形成された配線板84の配線膜88の外端部が、上記液晶表示本体部分70の配線膜80の外端部に対向するように、配線板84を液晶表示本体部分70に臨ませる。図5(A)はその配線板84を液晶表示本体部分70に臨ませた状態を示す。
In the wiring board 84, a wiring film 88 is formed on the surface of the substrate 86, and an electrode of the IC chip 90 is connected to the inner end portion of the wiring film 88 via a solder bump 100, and the IC chip 90 is connected to the wiring board 84. Has been implemented. The mounting may be performed by using an illegal conductive film or by wire bonding without using the solder bump 100.
A thin film 102 made of nanometer-scale metal particles or metal oxide particles is formed on the surface of the outer end portion of the wiring film 88 of the wiring board 84. The method of forming the thin film 102 is the same as that of the thin films 12, 38, and 56. That is, a metal or metal oxide particle is mixed with a solvent or the like to form an ink, and further, a drying process is performed to volatilize the solvent at a temperature of 150 ° C. or lower.
Then, the wiring board 84 is placed on the liquid crystal display body portion 70 so that the outer end portion of the wiring film 88 of the wiring board 84 on which the thin film 102 is formed faces the outer end portion of the wiring film 80 of the liquid crystal display body portion 70. Let us face you. FIG. 5A shows a state in which the wiring board 84 faces the liquid crystal display main body portion 70.

(B)次に、図5(B)に示すように、配線板84の薄膜102が形成された配線板84の配線膜88の外端部と上記液晶表示本体部分70の配線膜80の外端部とを加圧、加熱(150〜250℃)により接続する。
前述のように、薄膜102はナノメートルスケールという極めて微細な金属或いは金属酸化物粒子の結合により形成されるので微細且つ精密に形成することが可能となる。従って、配線膜を微細なパターンに形成することができ、延いては配線膜の微細化、高集積化に寄与することができる。
従って、本発明を液晶表示本体部分70とIC90等を搭載した配線板84からなる液晶表示装置に適用することができる。
(B) Next, as shown in FIG. 5B, the outer end portion of the wiring film 88 of the wiring board 84 on which the thin film 102 of the wiring board 84 is formed and the outer side of the wiring film 80 of the liquid crystal display main body portion 70. The ends are connected by pressurization and heating (150 to 250 ° C.).
As described above, since the thin film 102 is formed by bonding of extremely fine metal or metal oxide particles of nanometer scale, it can be formed finely and precisely. Therefore, the wiring film can be formed in a fine pattern, which can contribute to miniaturization and high integration of the wiring film.
Therefore, the present invention can be applied to a liquid crystal display device including the liquid crystal display main body portion 70 and the wiring board 84 on which the IC 90 and the like are mounted.

本発明は、微細な配線膜を高集積度で且つ高信頼度で形成することのできる配線基板と、その製造方法に適用することができる。   The present invention can be applied to a wiring board capable of forming a fine wiring film with high integration and high reliability, and a manufacturing method thereof.

(A)〜(C)は本発明配線基板の製造方法の第1の実施例を工程順に示す断面図である。(A)-(C) are sectional drawings which show the 1st Example of the manufacturing method of this invention wiring board in order of a process. (A)、(B)は本発明配線基板の製造方法の第2の実施例を工程順に示す断面図である。(A), (B) is sectional drawing which shows the 2nd Example of the manufacturing method of this invention wiring board in order of a process. (A)〜(C)は本発明配線基板の製造方法の第3の実施例を工程順に示す断面図である。(A)-(C) are sectional drawings which show the 3rd Example of the manufacturing method of this invention wiring board in order of a process. (A)、(B)は本発明配線基板の製造方法の第4の実施例を工程順に示す断面図である。(A), (B) is sectional drawing which shows the 4th Example of the manufacturing method of this invention wiring board in order of a process. (A)、(B)は本発明配線基板の製造方法の第5の実施例を工程順に示す断面図である。(A), (B) is sectional drawing which shows the 5th Example of the manufacturing method of this invention wiring board in order of a process.

符号の説明Explanation of symbols

2・・・配線基板、4・・・金属箔、6・・・ニッケル箔、8・・・金属バンプ、
10・・・層間絶縁膜、
12・・・ナノメートルスケール金属或いは金属酸化物粒子による薄膜、
14・・・金属メッキ膜、16・・・薄膜と金属メッキ膜からなる配線膜、
18・・・積層される金属板、30・・・コア基板、34・・・配線膜、
38・・・ナノメートルスケール金属或いは金属酸化物粒子による薄膜、
40・・・金属バンプのある金属板、50・・・配線基板、54・・・配線膜、
56・・・ナノメートルスケール金属或いは金属酸化物粒子による薄膜、
60・・・チップ状電子部品。70・・・液晶表示本体部分、
72、74・・・透明基板(ガラス基板)、
76・・・液晶、80、82・・・配線膜、84・・・配線板、86・・・基板、
88・・・配線膜、90・・・IC、
102・・・ナノメートルスケール金属或いは金属酸化物粒子による薄膜。
2 ... wiring board, 4 ... metal foil, 6 ... nickel foil, 8 ... metal bump,
10 ... interlayer insulating film,
12: A thin film made of nanometer-scale metal or metal oxide particles,
14 ... Metal plating film, 16 ... Wiring film consisting of thin film and metal plating film,
18 ... Metal plates to be laminated, 30 ... Core substrate, 34 ... Wiring film,
38 ... A thin film made of nanometer-scale metal or metal oxide particles,
40 ... metal plate with metal bumps, 50 ... wiring board, 54 ... wiring film,
56 ... Thin film made of nanometer-scale metal or metal oxide particles,
60: Chip-shaped electronic component. 70 ... Liquid crystal display body part,
72, 74 ... Transparent substrate (glass substrate),
76 ... Liquid crystal, 80, 82 ... Wiring film, 84 ... Wiring board, 86 ... Substrate,
88 ... wiring film, 90 ... IC,
102: A thin film made of nanometer-scale metal or metal oxide particles.

Claims (6)

配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成され、該層間絶縁膜上に少なくとも上記金属バンプの頂面と接する配線膜乃至配線膜形成用金属膜が形成された配線基板において、
上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなる
ことを特徴とする配線基板。
A plurality of metal bumps for interlayer connection are selectively formed on the surface of the wiring film or wiring film forming metal film via a thin metal layer made of an etching stop metal layer made of a different material, and the wiring film or wiring An interlayer insulating film is formed on the surface of the metal film for film formation where no metal bump is formed, and a wiring film or a metal film for wiring film formation that is in contact with at least the top surface of the metal bump is formed on the interlayer insulating film In the printed wiring board,
The connection between the top surface of each of the metal bumps and the surface of the metal film for forming the wiring film is made through a thin film made of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm. A wiring board characterized by:
配線膜形成用金属膜とその表面に形成されたエッチングストップ用金属層と該エッチングストップ用金属層の表面に形成されたバンプ形成用金属層とからなる三層構造の金属板を用意し、上記エッチングストップ用金属層をエッチングストッパとして上記バンプ形成用金属膜を選択的にエッチングすることにより複数の金属バンプを形成し、該金属バンプをマスクとして上記エッチングストップ用金属層をエッチングし、上記金属板の金属バンプ側の表面の金属バンプがないところに層間絶縁膜を上記各金属バンプの頂面を覆わない状態で形成し、その後、その層間絶縁膜に少なくとも上記金属バンプの頂面と接する配線膜形成用金属膜を形成する配線基板の製造方法であって、
上記金属バンプの頂面と接する配線膜形成用金属膜を形成する前に、該金属バンプの頂面上に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有する
ことを特徴とする配線基板の製造方法。
A metal plate having a three-layer structure comprising a metal film for wiring film formation, a metal layer for etching stop formed on the surface thereof, and a metal layer for bump formation formed on the surface of the metal layer for etching stop is prepared. A plurality of metal bumps are formed by selectively etching the bump forming metal film using the metal layer for etching stop as an etching stopper, and the metal layer for etching stop is etched using the metal bump as a mask. An interlayer insulating film is formed in a state where there is no metal bump on the surface of the metal bump side so as not to cover the top surface of each metal bump, and then the wiring film is in contact with at least the top surface of the metal bump on the interlayer insulating film A method of manufacturing a wiring board for forming a forming metal film,
Before forming the metal film for forming a wiring film in contact with the top surface of the metal bump, the top surface of the metal bump is formed of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm. A method of manufacturing a wiring board comprising a step of forming a thin film.
両面に配線膜が形成されたコア基板のその両面に、配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成された複数の基板を、その各金属バンプの頂面が上記コア基板の上記両面の配線膜に接続された状態で配置した配線基板において、
上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなる
ことを特徴とする配線基板。
On both surfaces of the core substrate on which the wiring film is formed on both sides, a metal bump for interlayer connection is selectively formed on the surface of the wiring film or the metal film for forming the wiring film. A plurality of substrates, each having an interlayer insulating film formed on the surface of the wiring film or the metal film for forming a wiring film, where no metal bumps are formed, are formed on the top of each metal bump. In the wiring board arranged in a state where the surface is connected to the wiring films on both sides of the core board,
The connection between the top surface of each of the metal bumps and the surface of the metal film for forming the wiring film is made through a thin film made of nanometer-scale metal particles or metal oxide particles having an average particle diameter of 1 to 100 nm. A wiring board characterized by:
両面に配線膜が形成されたコア基板のその両面に、配線膜乃至配線膜形成用金属膜の表面に選択的に層間接続用の金属バンプがそれとは材質の異なるエッチングストップ用金属層からなる薄い金属層を介して複数個形成され、該配線膜乃至配線膜形成用金属膜の表面の金属バンプが形成されていないところに層間絶縁膜が形成された複数の基板を、その各金属バンプの頂面が上記コア基板の上記両面の配線膜に接続された状態で配置した配線基板の製造方法において、
上記各金属バンプの頂面と上記配線膜形成用金属膜の表面との接続に先立って、上記各金属バンプの頂面と上記配線膜形成用金属膜の表面のいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有する
ことを特徴とする配線基板の製造方法。
On both surfaces of the core substrate on which the wiring film is formed on both sides, a metal bump for interlayer connection is selectively formed on the surface of the wiring film or the metal film for forming the wiring film. A plurality of substrates, each having an interlayer insulating film formed on the surface of the wiring film or the metal film for forming a wiring film, where no metal bumps are formed, are formed on the top of each metal bump. In the method of manufacturing a wiring board arranged with the surface being connected to the wiring films on both sides of the core substrate,
Prior to the connection between the top surface of each metal bump and the surface of the metal film for forming a wiring film, an average particle diameter is applied to either the top surface of each metal bump or the surface of the metal film for forming a wiring film. A method for producing a wiring board, comprising: forming a thin film of nanometer-scale metal particles or metal oxide particles having a thickness of 1 to 100 nm.
所定間隔をおいて平行に配置された一対の透明基板の間に液晶表示素子を設け、該透明基板のいずれか一方の透明基板の表面に形成された配線膜が該液晶表示素子の外側に延びる部分を有する液晶表示本体部分と、
表面に配線膜が形成されたところの、上記液晶表示本体部分を構成する上記各透明基板とは別の基板と、
からなり、
上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分に、上記別の基板の表面の配線膜が接続された配線基板であって、
上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜との接続が、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を介して為されてなる
ことを特徴とする配線基板。
A liquid crystal display element is provided between a pair of transparent substrates arranged in parallel at a predetermined interval, and a wiring film formed on the surface of one of the transparent substrates extends to the outside of the liquid crystal display element. A liquid crystal display body portion having a portion;
A substrate different from each of the transparent substrates constituting the liquid crystal display main body portion where the wiring film is formed on the surface;
Consists of
A wiring board in which the wiring film on the surface of the other substrate is connected to a portion of the wiring film of the liquid crystal display main body portion that extends to the outside of the liquid crystal display element,
Nanometer-scale metal particles having an average particle diameter of 1 to 100 nm as a connection between a portion of the wiring film of the liquid crystal display body portion extending outside the liquid crystal display element and a wiring film on the surface of the other substrate A wiring board characterized by being made through a thin film of metal oxide particles.
所定間隔をおいて平行に配置された一対の基板間に液晶表示素子を設け、該基板のいずれか一方の基板の表面に形成された配線膜が該液晶表示素子の外側に延びる部分を有する液晶表示本体部分と、表面に配線膜が形成されたところの、上記一対の基板とは別の基板と、からなり、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分に、上記別の基板の表面の配線膜が接続された配線基板の製造方法において、
上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜との接続に先立って、その互いに接続されるところの、上記液晶表示本体部分の上記配線膜の上記液晶表示素子の外側に延びた部分と上記別の基板の表面の配線膜とのいずれか一方に、平均粒径が1〜100nmであるナノメートルスケールの金属粒子乃至金属酸化物粒子による薄膜を形成する工程を有する
ことを特徴とする配線基板の製造方法。
A liquid crystal display device having a liquid crystal display element provided between a pair of substrates arranged in parallel at a predetermined interval, and a wiring film formed on the surface of one of the substrates has a portion extending to the outside of the liquid crystal display device A portion extending from the liquid crystal display element of the wiring film of the liquid crystal display main body portion, comprising a display main body portion and a substrate different from the pair of substrates on which a wiring film is formed on the surface In the method of manufacturing a wiring board in which the wiring film on the surface of the other substrate is connected,
Prior to the connection between the portion of the wiring film of the liquid crystal display body portion extending outside the liquid crystal display element and the wiring film on the surface of the other substrate, the liquid crystal display body portion connected to each other. Any one of a portion of the wiring film extending to the outside of the liquid crystal display element and a wiring film on the surface of the other substrate has nanometer-scale metal particles or metal oxidation having an average particle diameter of 1 to 100 nm. A method of manufacturing a wiring board comprising a step of forming a thin film of physical particles.
JP2003354053A 2003-10-14 2003-10-14 Wiring board and manufacturing method thereof Expired - Fee Related JP4491219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354053A JP4491219B2 (en) 2003-10-14 2003-10-14 Wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354053A JP4491219B2 (en) 2003-10-14 2003-10-14 Wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005123269A JP2005123269A (en) 2005-05-12
JP4491219B2 true JP4491219B2 (en) 2010-06-30

Family

ID=34612153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354053A Expired - Fee Related JP4491219B2 (en) 2003-10-14 2003-10-14 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4491219B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341588B2 (en) 2005-06-09 2009-10-07 株式会社デンソー Multilayer substrate and manufacturing method thereof
KR100728910B1 (en) 2007-01-08 2007-06-14 주식회사 나노신소재 Metallic ink, and method for forming of electrode using the same and substrate
CN101547567B (en) * 2008-03-28 2011-03-02 富葵精密组件(深圳)有限公司 Method for producing conductive circuit

Also Published As

Publication number Publication date
JP2005123269A (en) 2005-05-12

Similar Documents

Publication Publication Date Title
US20170250141A1 (en) Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
CN101609830B (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2003031719A (en) Semiconductor package, production method therefor and semiconductor device
JP5756515B2 (en) Chip component built-in resin multilayer substrate and manufacturing method thereof
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP2008085089A (en) Resin wiring board and semiconductor device
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof
JP2001111189A (en) Wiring circuit board and manufacturing method thereof
JP4444995B2 (en) Conductive composition for circuit board wiring, circuit board and electronic device
US6521069B1 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board, and manufacturing method of double-sided wiring board
CN101523594A (en) Semiconductor package and method for producing semiconductor package
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP4491219B2 (en) Wiring board and manufacturing method thereof
JP6305472B2 (en) Metal connection structure and manufacturing method thereof
US20050161783A1 (en) Method for manufacturing circuit board, circuit board, and electronic equipment
JP4172893B2 (en) Method for manufacturing metal-based circuit board
JP2011061179A (en) Printed circuit board and method for manufacturing the same
JP4806926B2 (en) Manufacturing method of electronic component mounting apparatus
WO2012172890A1 (en) Printed-wiring board, electronic-component mounting structure, and method for manufacturing electronic-component mounting structure
JP4330855B2 (en) Wiring board manufacturing method
JP3993047B2 (en) Wiring board manufacturing method, wiring board
JP2007027483A (en) Circuit device, display device and anisotropic conductive film
JP4788654B2 (en) Wiring board manufacturing method
TWI396269B (en) Method for fabricating printed circuit board
JP2008024941A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees