JP4481391B2

JP4481391B2 - Liquid crystal display

Info

Publication number: JP4481391B2
Application number: JP20238299A
Authority: JP
Inventors: 哲哉大友
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 1999-07-16
Filing date: 1999-07-16
Publication date: 2010-06-16
Anticipated expiration: 2019-07-16
Also published as: JP2001033822A

Description

【０００１】
【発明の属する技術分野】
本発明は、画素表示素子を構成する半導体層とこれを駆動する周辺駆動回路とを内蔵するとともに、前記半導体層の下側には基板側からの入射光を阻止する遮光層が形成されたトップゲート型の薄膜トランジスタ基板と、前記基板の対向基板とを配向膜を介して貼り合わせ、前記両基板の間に液晶を挟持させた液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年、微細加工技術、材料技術、及び高密度実装技術などの進歩とマルチメディア機器の急速な普及により、幅広い画面サイズの液晶表示装置がＡＶ、ＯＡ、車載、情報通信などの様々な用途に用いられており、ＣＲＴにかわるキーデバイスとしてエレクトロニクス業界全体の注目を集めている。
【０００３】
なかでも、液晶表示装置に特有の薄型軽量をさらに進化させ、ＣＲＴでは実現困難であった商品領域（例えばＡ４，Ｂ５サイズのノート型パーソナルコンピュータ［以下、ＰＣと称す］からサブノートＰＣやモバイルＰＣ、ＤＩＮ規格対応のカナビゲーションシステム、モニタ一体型ビデオムービ、ペン入力型携帯情報端末など）にさらなる展開を見せており、特に、周辺駆動回路の内蔵を可能としたポリシリコン薄膜トランジスタを用いた液晶表示装置の開発が活発である。
【０００４】
また、駆動回路のみならず、ＤＡＣ、メモリ素子や太陽電池、チューナなども内蔵させたＳＯＧ（system on glass）パネルも提案されている。
図４は、液晶表示装置に使用されている従来のトップゲート型低温多結晶Ｓｉ薄膜トランジスタ（以下ＴＦＴと省略）を示し、以下ｎチャネルＬＤＤ−ＴＦＴについて述べる。
【０００５】
基板１には、液晶表示装置とした際に基板の側からの入射光を阻止するために、Ｍｏ，Ｔａ，Ａｌ，Ｃｒなどの金属又はその合金にて遮光層２が形成される。
遮光層２の形成された基板には遮光層用の絶縁層３が形成され、この絶縁層３を介して前記遮光層２と対向する位置には、両側にＬＤＤ領域６ａ，６ｂを備えたチャネル領域７が形成され、ＬＤＤ領域６ａ，６ｂの端部にはドーピングされた多結晶Ｓｉからなるソース領域４とドレイン領域５が形成される。
【０００６】
前記ＬＤＤ領域６ａ，６ｂを備えたチャネル領域７、ソース領域４、ドレイン領域５、および絶縁層３の全面を覆うようにゲート絶縁層８が形成され、ゲート絶縁層８を介してチャネル領域７と対向する位置にはゲート電極９が形成される。
ゲート電極９およびゲート絶縁層８の全面を覆うように層間絶縁層１０が形成され、上述のソース領域４およびドレイン領域５と電気的に接続するための層間絶縁層コンタクトホール１１ａ，１１ｂが形成される。
【０００７】
ソース領域４と層間絶縁層コンタクトホール１１ａを介して電気的に接続されるソース電極１２と、ドレイン領域５と層間絶縁層コンタクトホール１１ｂを介して電気的に接続されるドレイン電極１３とが形成される。
形成されたソース電極１２とドレイン電極１３および層間絶縁層１０の全面を覆うように保護膜１５が形成され、保護膜１５を介してドレイン電極１３と対向する位置には、保護膜コンタクトホール１６を介してドレイン電極１３に電気的に接続される画素電極１４が形成される。
【０００８】
上記のように構成されたＴＦＴ基板と対向基板とを貼り合せて前記両基板の間に液晶を挟持させた液晶表示装置では、蛍光灯などによるバックライト光が基板１の裏側に設けられる。
そのため、この入射光が多結晶Ｓｉ層であるソース領域４とドレイン領域５に直接にあたって半導体層のフォトコンダクティビティの影響でＴＦＴオフ領域でのリーク電流が増加し表示特性に対し重大な悪影響を与えるのを防ぐため、上述のように半導体層の下側には、遮光層２を形成して表示劣化を低減している。
【０００９】
【発明が解決しようとする課題】
しかしながら上記のように構成された液晶表示装置では、遮光層２がＴＦＴの全体を覆うとともに、この遮光層２がソース電極１２からドレイン電極１３にわたって配置された構造となっている。
また、遮光層２は通常は導電性を有する金属合金による薄膜にて形成されるため、上記のように構成された遮光層２を配置すると、ソース電極１２とドレイン電極１３との間には新たな寄生容量が発生する。また、層間絶縁層１０を挟んでいるとはいえ、ある程度のリーク抵抗も寄生する。
【００１０】
このような寄生容量やリーク抵抗が発生すると、クロストークをはじめとする表示特性の劣化が生じるという問題がある。
また、遮光層２がＴＦＴの全体を覆うとともに、この遮光層２がソース電極１２からドレイン電極１３にわたって配置された構造とすると、半導体層が入射光を透過する開口領域にまで半導体層が形成されている場合には、実質的に開口面積を減らすことになり、光の利用効率が減少する。半導体層のみの場合は光を透過するので問題は小さいが、遮光層２の配置は直接に影響を与えることとなる。
【００１１】
加えて、遮光層２と半導体層の間の絶縁層３に欠陥が生じれば、輝点、滅点などの画素欠陥の増加につながり、歩留まり面でのデメリットも生じてくるという問題もある。
本発明は前記問題点を解決し、遮光層に起因するソース、ドレイン電極間の寄生容量、リーク抵抗を低減し、カップリングによるクロストーク等の表示品質の劣化を低減できる液晶表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の液晶表示装置は、トップゲート型低温多結晶ＴＦＴ基板に形成された遮光層の構成を特殊にしたことを特徴とする。
この本発明によると、遮光層に起因するソース、ドレイン電極間の寄生容量、抵抗を低減し、カップリングによるクロストーク等の表示品質の劣化を低減できる。
【００１３】
【発明の実施の形態】
本発明の請求項１記載の液晶表示装置は、画素表示素子を構成する半導体層とこれを駆動する周辺駆動回路とを内蔵するとともに、前記半導体層の下側には基板側からの入射光を阻止する遮光層が形成されたトップゲート型の薄膜トランジスタ基板と、前記基板の対向基板とを配向膜を介して貼り合わせ、前記両基板の間に液晶を挟持させた液晶表示装置であって、前記薄膜トランジスタ基板の遮光層の面積が前記半導体層の面積よりも小さくなるように構成したことを特徴とする。
【００１４】
この構成によると、遮光層によって新たに生ずるソース・ドレイン電極間の寄生容量値、寄生抵抗値の低減が可能となり、カップリングによるクロストーク等の表示品質の低下を低減できる。
本発明の請求項２記載の液晶表示装置は、請求項１において、遮光層が、半導体層のソース電極の側あるいはドレイン電極の側の何れか一方のみの下側に配置されたことを特徴とする。
【００１５】
この構成によっても上記と同様の効果が得られる。
本発明の請求項３記載の液晶表示装置は、請求項１において、半導体層の薄膜トランジスタが複数ゲート構成であり、前記複数ゲートに対応する薄膜トランジスタのうち、一部の薄膜トランジスタの下側のみに遮光層が配置されたことを特徴とする。
【００１６】
この構成によると、複数ゲート構成の液晶表示装置においても、隣り合ったＴＦＴ間の相互影響を打ち消し、上記と同様の効果が得られる。
本発明の請求項４記載の液晶表示装置は、画素表示素子を構成する半導体層とこれを駆動する周辺駆動回路とを内蔵するとともに、前記半導体層の下側には基板側からの入射光を阻止する遮光層が形成されたトップゲート型の薄膜トランジスタ基板と、前記基板の対向基板とを配向膜を介して貼り合わせ、前記両基板の間に液晶を挟持させた液晶表示装置であって、前記遮光層が、半導体層のソース電極領域、ドレイン電極領域、およびチャネル領域にそれぞれほぼ対応するように分割された形状であることを特徴とする。
【００１７】
この構成によると、遮光層における遮光の効果を殆ど損なうことなく、ソース・ドレイン電極、チャネル間の相互影響の低減が可能となり、表示特性に対する悪影響を低減できる。
以下、本発明の各実施の形態を図１〜図３を用いて説明する。
なお、従来例を示す図４と同様をなすものには同一の符号を付けて説明する。
【００１８】
（実施の形態１）
図１は本発明の（実施の形態１）を示す。
この図１は、配向膜を介して貼り合わせられてセルを構成する液晶表示装置用のＴＦＴ基板を示し、表示品質の低下を低減するために遮光層２ａの形成位置およびその面積を従来例を示す図４の遮光層２とは異なる構成とした。
【００１９】
詳しくは、基板１の表面には、その面積が半導体層よりも小さくなるように遮光層２ａが形成されている。この遮光層２ａは、画素電極１４を接続したドレイン領域５の側の半分の半導体層に相応する部分のみを覆っている。
このように半導体層の面積よりも遮光層２ａの面積を小さくすることで、遮光層２ａによって生じるソース電極１２とドレイン電極１３の間の寄生容量値や寄生抵抗値を低減でき、カップリングによるクロストーク等の表示品質の低下を低減できる。
【００２０】
また、上述のように遮光層２ａは、ドレイン領域５の側の半分の半導体層に相応する部分のみを覆っているため、遮光層２ａによる寄生容量及びリーク抵抗成分がドレインの側のみにかかり、ソース・ドレイン間の相互影響がさらに低減できる。
また、遮光の効果は、半導体層を半分覆っていることである程度得られる。
【００２１】
従って、遮光効果を保ちながらも、寄生容量、抵抗の副作用を抑えた表示品質の良好な液晶表示装置が得られ、特にＴＦＴ形状などの影響でフォトコンダクティビティによるリーク抵抗に方向性、つまりソース電極１２からドレイン電極１３の方向へのリーク抵抗と、逆にドレイン電極１３からソース電極１２の方向へのリーク抵抗に差が見られる場合に有効である。
【００２２】
なお、ＴＦＴの形状や構成、駆動電位の組み合わせによっては、ソース領域４の側に遮光層２ａを配置した方が効果が大きい場合もあるので、配置を制限するものではない。
（実施の形態２）
図２は、本発明の（実施の形態２）を示す。
【００２３】
この（実施の形態２）では、ゲート電極９ａ，９ｂを有するデュアルゲート構造のＴＦＴを用いた点で上記（実施の形態１）と異なるが、それ以外の基本的な構成については同様である。
２つのゲート電極９ａ，９ｂを有するデュアルゲート構成のＴＦＴは、リーク電流を低減させるために一般的によく採用される構成である。
【００２４】
詳しくは、ソース領域４ａ，ドレイン領域５ａ，チャネル領域７ａを有するＴＦＴ１８ａと、ソース領域４ｂ，ドレイン領域５ｂ，チャネル領域７ｂを有するＴＦＴ１８ｂとが並べて配置され、それぞれの間にはＬＤＤ領域６ａ〜６ｅが複数設けられており、ＴＦＴ１８ａのドレイン領域５ａとＴＦＴ１８ｂのソース領域４ｂとが共通とみなせる構成をとっている。
【００２５】
また、遮光層２ａは、上記（実施の形態１）と同様に、その面積が半導体層よりも小さくなるように形成されるとともに、画素電極１４の側のＴＦＴ１８ｂに対応する部分のみを覆うように配置されている。
上記のように構成されたデュアルゲート構成のＴＦＴ基板を用いた液晶表示装置では、隣り合ったＴＦＴ間の相互影響が打ち消され、遮光層２ａによる寄生容量及びリーク抵抗成分が画素電極１４の側のＴＦＴ１８ｂのみにかかるため、ソース電極１２との関係は遮断でき、表示品質の劣化を低減できる。
【００２６】
また、遮光の効果は、一方のＴＦＴのフォトコンダクティビティを抑え込んでいるため十分な効果が得られる。
従って、デュアルゲート構成の液晶表示装置において、２つの半導体層のうちの一部の半導体層の下側にのみ遮光層２ａが形成されるように配置することで、リーク電流の低減を狙った構成の画素において遮光効果を保ちながらも、寄生容量や抵抗の副作用の無い表示品質の良好な液晶表示装置を得ることができる。
【００２７】
なお、上記説明では遮光層２ａをＴＦＴ１８ｂの側に配置したが、ＴＦＴの形状や構成、駆動電位の組み合わせによっては、ソース電極１２の側のＴＦＴ１８ａに遮光層２ａを配置した方が効果が大きい場合もあるため、配置を制限するものではない。
また、上記（実施の形態１）と同様に、ＴＦＴ形状などの影響でフォトコンダクティビティによるリーク抵抗に方向性が見られる場合に、この構成は特に有効である。
【００２８】
さらに、上記説明ではデュアルゲート構成の液晶表示装置について述べたが、３つ以上の複数ゲート構成のものについても同様の構成とすることができる。
（実施の形態３）
図３は、本発明の（実施の形態３）を示す。
上記（実施の形態１）および（実施の形態２）では、半導体層の下側に形成する遮光層２ａの面積を半導体層の面積よりも小さくなるように構成したが、この（実施の形態３）では遮光層の面積は制御せずに各電極領域に対応して分割した点で異なり、その他の点については上記（実施の形態１）とほぼ同様である。
【００２９】
詳しくは、この（実施の形態３）では、従来は単体で形成されていた遮光層２を複数に分割し、具体的には半導体層のソース領域４に対応した遮光層２ｂと、チャネル領域７に対応した遮光層２ｃと、ドレイン領域５に対応した遮光層２ｄとに分割している。また、分離のためのスリット１７ａ，１７ｂは、ＬＤＤ領域６ａ，６ｂの位置に合わせている。
【００３０】
このように遮光層２ｂ〜２ｄを、半導体層のソース電極領域４、ドレイン電極領域５、チャネル領域７にそれぞれほぼ対応するように分割された形状とすることで、遮光層２ｂ〜２ｄによる寄生容量及びリーク抵抗成分が、ソース領域４、チャネル領域７、ドレイン領域５に完全に分離されることになるので、各領域間の相互影響を非常に小さくできる。
【００３１】
また、分離スリット１７ａ，１７ｂの位置をＬＤＤ領域６ａ，６ｂに合わせることで、フォトコンダクティビティを起こすキャリア発生量を最小に抑えることができる。
従って、光の入射する領域を最小限に抑えた上に、ＴＦＴの各領域間の相互影響の遮断が可能となり、副作用の少ない良好な表示品質の液晶表示装置が得られる。
【００３２】
また、このような構成の液晶表示装置は、ＴＦＴ形状、電位の状態などがシンメトリックで、フォトコンダクティビティによるリーク抵抗に方向性が小さい場合に特に有効である。
なお、分離スリット２４ａ，２４ｂの位置はＬＤＤ領域６ａ，６ｂに限定するものではなく、製造上の加工精度や要求される特性レベルに応じて幅と位置を選択できる。
【００３３】
【発明の効果】
以上のように本発明の液晶表示装置によると、トップゲート型の薄膜トランジスタ基板を用いた液晶表示装置において、薄膜トランジスタ基板の遮光層の面積が前記半導体層の面積よりも小さくなるように構成することで、フォトコンダクティビティ対策として設けられた金属合金の遮光層に起因するソース・ドレイン電極間の寄生容量値、寄生抵抗値を低減できるため、カップリングによるクロストーク等の表示品質の低下が低減され、表示品質に優れた液晶表示装置とすることができる。
【００３４】
あるいは、トップゲート型の薄膜トランジスタ基板を用いた液晶表示装置において、遮光層を、半導体層のソース電極領域、ドレイン電極領域、およびチャネル領域にそれぞれほぼ対応するように分割された形状とすることで、遮光の効果を殆ど損なうことなく、ソース・ドレイン電極、チャネル間の相互影響を低減でき、表示特性に対する悪影響を低減できる。
【００３５】
その結果、上記のように構成された液晶表示装置は、高輝度のバックライトを採用してもフォトコンダクティビティの悪影響を副作用なしに低減した高品位な表示特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）における液晶表示装置に使用されるＴＦＴ基板の画素領域の断面図
【図２】本発明の（実施の形態２）における液晶表示装置に使用されるＴＦＴ基板の画素領域の断面図
【図３】本発明の（実施の形態３）における液晶表示装置に使用されるＴＦＴ基板の画素領域の断面図
【図４】従来の液晶表示装置に使用されるＴＦＴ基板の画素領域の断面図
【符号の説明】
１基板
２遮光層
４ソース領域
５ドレイン領域
６ａ，６ｂＬＤＤ領域
７チャネル領域
８ゲート絶縁層
９ゲート電極
１２ソース電極
１３ドレイン電極
１４画素電極[0001]
BACKGROUND OF THE INVENTION
The present invention includes a semiconductor layer that constitutes a pixel display element and a peripheral drive circuit that drives the semiconductor layer, and a top in which a light shielding layer that blocks incident light from the substrate side is formed below the semiconductor layer. The present invention relates to a liquid crystal display device in which a gate type thin film transistor substrate and a counter substrate of the substrate are bonded together through an alignment film, and liquid crystal is sandwiched between the two substrates.
[0002]
[Prior art]
In recent years, liquid crystal display devices with a wide range of screen sizes are used in various applications such as AV, OA, in-vehicle, and information communication due to advances in microfabrication technology, material technology, high-density packaging technology, and the rapid spread of multimedia equipment. As a key device that replaces CRT, the entire electronics industry is attracting attention.
[0003]
Above all, the thin and light weight unique to liquid crystal display devices has been further evolved, and from the product area (for example, A4 and B5 size notebook personal computers [hereinafter referred to as PCs]) difficult to achieve with CRTs, sub-notebook PCs and mobile PCs. , DIN standard-compatible navigation systems, monitor-integrated video movies, pen-input personal digital assistants, etc.), especially liquid crystal displays using polysilicon thin-film transistors that can incorporate peripheral drive circuits Device development is active.
[0004]
In addition, a SOG (system on glass) panel in which not only a driving circuit but also a DAC, a memory element, a solar cell, a tuner, and the like are incorporated has been proposed.
FIG. 4 shows a conventional top-gate type low-temperature polycrystalline Si thin film transistor (hereinafter abbreviated as TFT) used in a liquid crystal display device, and an n-channel LDD-TFT will be described below.
[0005]
A light shielding layer 2 is formed of a metal such as Mo, Ta, Al, Cr or an alloy thereof on the substrate 1 in order to block incident light from the substrate side when the liquid crystal display device is formed.
An insulating layer 3 for the light shielding layer is formed on the substrate on which the light shielding layer 2 is formed, and a channel provided with LDD regions 6a and 6b on both sides at a position facing the light shielding layer 2 through the insulating layer 3. A region 7 is formed, and a source region 4 and a drain region 5 made of doped polycrystalline Si are formed at the ends of the LDD regions 6a and 6b.
[0006]
A gate insulating layer 8 is formed so as to cover the entire surface of the channel region 7, the source region 4, the drain region 5, and the insulating layer 3 including the LDD regions 6 a and 6 b. A gate electrode 9 is formed at the opposing position.
Interlayer insulating layer 10 is formed so as to cover the entire surface of gate electrode 9 and gate insulating layer 8, and interlayer insulating layer contact holes 11 a and 11 b for electrical connection with source region 4 and drain region 5 are formed. The
[0007]
A source electrode 12 electrically connected to the source region 4 via the interlayer insulating layer contact hole 11a and a drain electrode 13 electrically connected to the drain region 5 via the interlayer insulating layer contact hole 11b are formed. The
A protective film 15 is formed so as to cover the entire surfaces of the formed source electrode 12, drain electrode 13 and interlayer insulating layer 10, and a protective film contact hole 16 is formed at a position facing the drain electrode 13 with the protective film 15 interposed therebetween. Thus, a pixel electrode 14 electrically connected to the drain electrode 13 is formed.
[0008]
In the liquid crystal display device in which the TFT substrate and the counter substrate configured as described above are bonded and liquid crystal is sandwiched between the two substrates, backlight light from a fluorescent lamp or the like is provided on the back side of the substrate 1.
Therefore, the incident light directly strikes the source region 4 and the drain region 5 which are polycrystalline Si layers, and the leakage current in the TFT off region increases due to the photoconductivity of the semiconductor layer, which has a serious adverse effect on the display characteristics. In order to prevent this, as described above, the light shielding layer 2 is formed below the semiconductor layer to reduce display deterioration.
[0009]
[Problems to be solved by the invention]
However, in the liquid crystal display device configured as described above, the light shielding layer 2 covers the entire TFT, and the light shielding layer 2 is disposed from the source electrode 12 to the drain electrode 13.
Further, since the light shielding layer 2 is usually formed of a thin film made of a conductive metal alloy, if the light shielding layer 2 configured as described above is disposed, a new gap is formed between the source electrode 12 and the drain electrode 13. Parasitic capacitance is generated. Further, even though the interlayer insulating layer 10 is sandwiched, some leakage resistance is also parasitic.
[0010]
When such parasitic capacitance and leakage resistance occur, there is a problem that display characteristics such as crosstalk are deteriorated.
Further, when the light shielding layer 2 covers the entire TFT and the light shielding layer 2 is disposed from the source electrode 12 to the drain electrode 13, the semiconductor layer is formed up to the opening region through which the incident light is transmitted. In this case, the aperture area is substantially reduced, and the light use efficiency is reduced. In the case of only the semiconductor layer, the problem is small because light is transmitted, but the arrangement of the light shielding layer 2 directly affects.
[0011]
In addition, if a defect occurs in the insulating layer 3 between the light shielding layer 2 and the semiconductor layer, there is a problem that pixel defects such as bright spots and dark spots increase, resulting in a disadvantage in terms of yield.
The present invention solves the above problems, and provides a liquid crystal display device that can reduce parasitic capacitance between the source and drain electrodes and leakage resistance caused by the light shielding layer, and can reduce display quality degradation such as crosstalk due to coupling. For the purpose.
[0012]
[Means for Solving the Problems]
The liquid crystal display device of the present invention is characterized in that the structure of the light shielding layer formed on the top gate type low temperature polycrystalline TFT substrate is special.
According to the present invention, parasitic capacitance and resistance between the source and drain electrodes caused by the light shielding layer can be reduced, and deterioration of display quality such as crosstalk due to coupling can be reduced.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
The liquid crystal display device according to claim 1 of the present invention incorporates a semiconductor layer constituting a pixel display element and a peripheral driving circuit for driving the semiconductor layer, and incident light from the substrate side is provided below the semiconductor layer. A liquid crystal display device in which a top gate type thin film transistor substrate on which a blocking light blocking layer is formed and an opposite substrate of the substrate are bonded together through an alignment film, and a liquid crystal is sandwiched between the two substrates, The area of the light shielding layer of the thin film transistor substrate is configured to be smaller than the area of the semiconductor layer.
[0014]
According to this configuration, it is possible to reduce the parasitic capacitance value between the source and drain electrodes and the parasitic resistance value newly generated by the light shielding layer, and it is possible to reduce deterioration in display quality such as crosstalk due to coupling.
The liquid crystal display device according to claim 2 of the present invention is characterized in that, in claim 1, the light shielding layer is disposed below only one of the source electrode side and the drain electrode side of the semiconductor layer. To do.
[0015]
With this configuration, the same effect as described above can be obtained.
A liquid crystal display device according to a third aspect of the present invention is the liquid crystal display device according to the first aspect, wherein the thin film transistor of the semiconductor layer has a plurality of gates, and among the thin film transistors corresponding to the plurality of gates, a light shielding layer is provided only below a part of the thin film transistors. Is arranged.
[0016]
According to this configuration, even in a liquid crystal display device having a plurality of gates, the mutual effects between adjacent TFTs are canceled and the same effect as described above can be obtained.
A liquid crystal display device according to a fourth aspect of the present invention incorporates a semiconductor layer constituting a pixel display element and a peripheral drive circuit for driving the semiconductor layer, and receives incident light from the substrate side below the semiconductor layer. A liquid crystal display device in which a top gate type thin film transistor substrate on which a blocking light blocking layer is formed and an opposite substrate of the substrate are bonded together through an alignment film, and a liquid crystal is sandwiched between the two substrates, The light-shielding layer has a shape divided so as to substantially correspond to the source electrode region, the drain electrode region, and the channel region of the semiconductor layer.
[0017]
According to this configuration, it is possible to reduce the mutual influence between the source / drain electrodes and the channel without substantially impairing the light shielding effect in the light shielding layer, and the adverse effect on the display characteristics can be reduced.
Embodiments of the present invention will be described below with reference to FIGS.
In addition, the same code | symbol is attached | subjected and demonstrated to what makes the same as FIG. 4 which shows a prior art example.
[0018]
(Embodiment 1)
FIG. 1 shows (Embodiment 1) of the present invention.
FIG. 1 shows a TFT substrate for a liquid crystal display device which is bonded through an alignment film to form a cell. In order to reduce deterioration in display quality, the formation position and area of the light shielding layer 2a are shown as conventional examples. The structure is different from the light shielding layer 2 shown in FIG.
[0019]
Specifically, the light shielding layer 2a is formed on the surface of the substrate 1 so that the area thereof is smaller than that of the semiconductor layer. This light shielding layer 2a covers only the portion corresponding to the half semiconductor layer on the drain region 5 side to which the pixel electrode 14 is connected.
Thus, by making the area of the light shielding layer 2a smaller than the area of the semiconductor layer, the parasitic capacitance value and the parasitic resistance value between the source electrode 12 and the drain electrode 13 generated by the light shielding layer 2a can be reduced, and the crossing by coupling Degradation of display quality such as talk can be reduced.
[0020]
Further, as described above, since the light shielding layer 2a covers only a portion corresponding to the half semiconductor layer on the drain region 5 side, parasitic capacitance and leakage resistance components due to the light shielding layer 2a are applied only to the drain side, The mutual influence between the source and drain can be further reduced.
The light shielding effect can be obtained to some extent by covering half of the semiconductor layer.
[0021]
Accordingly, a liquid crystal display device with good display quality can be obtained while maintaining the light-shielding effect and suppressing the side effects of parasitic capacitance and resistance. In particular, the direction of leakage resistance due to photoconductivity due to the influence of the TFT shape, etc., that is, the source electrode This is effective when there is a difference between the leak resistance in the direction from 12 to the drain electrode 13 and the leak resistance in the direction from the drain electrode 13 to the source electrode 12.
[0022]
Note that, depending on the combination of the shape and configuration of the TFT and the driving potential, it may be more effective to dispose the light shielding layer 2a on the source region 4 side, so that the disposition is not limited.
(Embodiment 2)
FIG. 2 shows (Embodiment 2) of the present invention.
[0023]
This (Embodiment 2) differs from the above (Embodiment 1) in that a dual-gate TFT having gate electrodes 9a and 9b is used, but the other basic configuration is the same.
A dual-gate TFT having two gate electrodes 9a and 9b is generally used in order to reduce leakage current.
[0024]
Specifically, a TFT 18a having a source region 4a, a drain region 5a, and a channel region 7a and a TFT 18b having a source region 4b, a drain region 5b, and a channel region 7b are arranged side by side, and LDD regions 6a to 6e are disposed between the TFTs 18a. A plurality of transistors are provided, and the drain region 5a of the TFT 18a and the source region 4b of the TFT 18b can be regarded as common.
[0025]
Similarly to the above (Embodiment 1), the light shielding layer 2a is formed so that the area thereof is smaller than that of the semiconductor layer, and covers only the portion corresponding to the TFT 18b on the pixel electrode 14 side. Has been placed.
In the liquid crystal display device using the dual-gate TFT substrate configured as described above, the mutual influence between adjacent TFTs is canceled, and the parasitic capacitance and leakage resistance component due to the light-shielding layer 2a are reduced on the pixel electrode 14 side. Since only the TFT 18b is applied, the relationship with the source electrode 12 can be cut off, and deterioration of display quality can be reduced.
[0026]
Further, since the light shielding effect suppresses the photoconductivity of one TFT, a sufficient effect can be obtained.
Accordingly, in the liquid crystal display device having a dual gate configuration, the light shielding layer 2a is formed only below the partial semiconductor layer of the two semiconductor layers, thereby reducing leakage current. A liquid crystal display device with good display quality without side effects of parasitic capacitance and resistance can be obtained while maintaining the light-shielding effect in these pixels.
[0027]
In the above description, the light shielding layer 2a is arranged on the TFT 18b side. However, depending on the combination of the shape and configuration of the TFT and the driving potential, it is more effective to arrange the light shielding layer 2a on the TFT 18a on the source electrode 12 side. There is also no restriction on the arrangement.
Further, similarly to the above (Embodiment 1), this configuration is particularly effective when the direction of leakage resistance due to photoconductivity is observed due to the influence of the TFT shape or the like.
[0028]
Further, in the above description, a liquid crystal display device having a dual gate configuration has been described, but a configuration having three or more gate configurations can be configured similarly.
(Embodiment 3)
FIG. 3 shows (Embodiment 3) of the present invention.
In the above (Embodiment 1) and (Embodiment 2), the area of the light shielding layer 2a formed below the semiconductor layer is configured to be smaller than the area of the semiconductor layer. ), The area of the light shielding layer is not controlled and is divided corresponding to each electrode region, and the other points are almost the same as in the above (Embodiment 1).
[0029]
Specifically, in this (Embodiment 3), the light shielding layer 2 that has conventionally been formed as a single unit is divided into a plurality of parts. Specifically, the light shielding layer 2b corresponding to the source region 4 of the semiconductor layer and the channel region 7 are divided. Is divided into a light shielding layer 2c corresponding to the drain region 5 and a light shielding layer 2d corresponding to the drain region 5. Further, the slits 17a and 17b for separation are aligned with the positions of the LDD regions 6a and 6b.
[0030]
As described above, the light shielding layers 2b to 2d are divided so as to substantially correspond to the source electrode region 4, the drain electrode region 5, and the channel region 7 of the semiconductor layer, so that the parasitic capacitance by the light shielding layers 2b to 2d is obtained. In addition, since the leakage resistance component is completely separated into the source region 4, the channel region 7, and the drain region 5, the mutual influence between the respective regions can be extremely reduced.
[0031]
Further, by adjusting the positions of the separation slits 17a and 17b to the LDD regions 6a and 6b, it is possible to minimize the amount of carriers generated that cause photoconductivity.
Therefore, it is possible to cut off the mutual influence between the respective regions of the TFT while minimizing the light incident region, and to obtain a liquid crystal display device with good display quality with few side effects.
[0032]
In addition, the liquid crystal display device having such a configuration is particularly effective when the TFT shape, the potential state, and the like are symmetric and the directionality of the leakage resistance due to photoconductivity is small.
The positions of the separation slits 24a and 24b are not limited to the LDD regions 6a and 6b, and the width and position can be selected in accordance with the processing accuracy in manufacturing and the required characteristic level.
[0033]
【The invention's effect】
As described above, according to the liquid crystal display device of the present invention, in the liquid crystal display device using the top gate type thin film transistor substrate, the area of the light shielding layer of the thin film transistor substrate is configured to be smaller than the area of the semiconductor layer. Since the parasitic capacitance value between the source and drain electrodes and the parasitic resistance value due to the light shielding layer of the metal alloy provided as a measure for photoconductivity can be reduced, the degradation of display quality such as crosstalk due to coupling is reduced, A liquid crystal display device having excellent display quality can be obtained.
[0034]
Alternatively, in a liquid crystal display device using a top-gate thin film transistor substrate, the light shielding layer has a shape divided so as to substantially correspond to the source electrode region, the drain electrode region, and the channel region of the semiconductor layer, The mutual influence between the source / drain electrodes and the channel can be reduced without substantially impairing the light shielding effect, and the adverse effect on the display characteristics can be reduced.
[0035]
As a result, the liquid crystal display device configured as described above can obtain high-quality display characteristics in which adverse effects of photoconductivity are reduced without side effects even when a high-brightness backlight is employed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a pixel region of a TFT substrate used in a liquid crystal display device according to (Embodiment 1) of the present invention. FIG. 2 is used in a liquid crystal display device according to (Embodiment 2) of the present invention. FIG. 3 is a cross-sectional view of a pixel region of a TFT substrate. FIG. 3 is a cross-sectional view of a pixel region of a TFT substrate used in a liquid crystal display device according to (Embodiment 3) of the present invention. Cross-sectional view of pixel area of TFT substrate 【Explanation of symbols】
DESCRIPTION OF SYMBOLS 1 Substrate 2 Light shielding layer 4 Source region 5 Drain region 6a, 6b LDD region 7 Channel region 8 Gate insulating layer 9 Gate electrode 12 Source electrode 13 Drain electrode 14 Pixel electrode

Claims

A top gate type thin film transistor in which a semiconductor layer constituting a pixel display element and a peripheral drive circuit for driving the pixel display element are incorporated, and a light shielding layer for blocking incident light from the substrate side is formed below the semiconductor layer A liquid crystal display device in which a substrate and a counter substrate of the substrate are bonded together via an alignment film, and a liquid crystal is sandwiched between the substrates, wherein the area of the light shielding layer of the thin film transistor substrate is the area of the semiconductor layer A liquid crystal display device, wherein the light shielding layer is disposed below only one of a source region side and a drain region side of the semiconductor layer, and covers the semiconductor layer half.

A top gate type thin film transistor in which a semiconductor layer constituting a pixel display element and a peripheral drive circuit for driving the pixel display element are incorporated, and a light shielding layer for blocking incident light from the substrate side is formed below the semiconductor layer A liquid crystal display device in which a substrate and a counter substrate of the substrate are bonded together via an alignment film, and a liquid crystal is sandwiched between the substrates, wherein the area of the light shielding layer of the thin film transistor substrate is the area of the semiconductor layer A liquid crystal display device in which a thin film transistor of a semiconductor layer is configured to have a plurality of gates and a light shielding layer is disposed only below a part of the thin film transistors among the thin film transistors corresponding to the plurality of gates .

A top gate type thin film transistor in which a semiconductor layer constituting a pixel display element and a peripheral drive circuit for driving the pixel display element are incorporated, and a light shielding layer for blocking incident light from the substrate side is formed below the semiconductor layer A liquid crystal display device in which a substrate and a counter substrate of the substrate are bonded via an alignment film and liquid crystal is sandwiched between the two substrates, wherein the light shielding layer includes a source region, a drain region of a semiconductor layer, And a light-shielding layer in accordance with the positions of the LDD regions between the source region and the channel region and between the drain region and the channel region. A liquid crystal display device in which a separation slit is formed.