JP4479531B2 - Ceramic circuit board and semiconductor module using the same - Google Patents
Ceramic circuit board and semiconductor module using the same Download PDFInfo
- Publication number
- JP4479531B2 JP4479531B2 JP2005040055A JP2005040055A JP4479531B2 JP 4479531 B2 JP4479531 B2 JP 4479531B2 JP 2005040055 A JP2005040055 A JP 2005040055A JP 2005040055 A JP2005040055 A JP 2005040055A JP 4479531 B2 JP4479531 B2 JP 4479531B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- circuit board
- ceramic
- circuit pattern
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明はセラミックス回路基板等の技術に関し、特に冷熱サイクルに対する高信頼性が求められるパワー半導体モジュールに有効に適用することができる技術である。 The present invention relates to a technique for a ceramic circuit board and the like, and is a technique that can be effectively applied to a power semiconductor module that is particularly required to have high reliability with respect to a cooling cycle.
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。 The technology described below has been studied by the present inventors in completing the present invention, and the outline thereof is as follows.
従来のパワー半導体モジュール等の半導体モジュールは、半導体素子を搭載したセラミックス回路基板を放熱ベースにはんだを介して接合した構成を有している。かかる半導体モジュールは、実際の使用環境下で確実にその動作が保証されるように、耐ヒートサイクル性が求められている。 A semiconductor module such as a conventional power semiconductor module has a configuration in which a ceramic circuit board on which a semiconductor element is mounted is joined to a heat dissipation base via solder. Such a semiconductor module is required to have heat cycle resistance so as to ensure its operation in an actual use environment.
特にセラミックス回路基板では、熱膨張係数がそれぞれ異なるセラミックス基板と回路パターン形成用の金属板とがろう材を介して接合されているため、ヒートサイクル試験では、かかる熱膨張係数の差に基づく応力緩和が十分に働かないと、接合部にクラックが入る等してセラミックス回路基板の破壊が発生し易い。 Especially in ceramic circuit boards, ceramic substrates with different coefficients of thermal expansion and metal plates for circuit pattern formation are joined via a brazing material, so in the heat cycle test, stress relaxation based on the difference in thermal expansion coefficients is applied. If this does not work sufficiently, the ceramic circuit board is likely to be broken due to cracks at the joints.
そこで、従来より、かかる耐ヒートサイクル性の向上を目的として、種々の提案がなされている。例えば、特許文献1には、セラミックス基板と回路パターン形成用金属板との接合界面において発生する熱応力が、金属板の側面形状に大きく依存していることに着目して、金属板の低端部と上端部を結ぶ線と、金属板の上辺とのなす角度は120度以上が良いと提案している。
Therefore, various proposals have been made for the purpose of improving the heat cycle resistance. For example, in
特許文献2では、特に金属板の外周部の形状をさらに厳密に規定することでより耐熱性の向上が図れることを見出し、セラミックス基板上に形成された金属板の端部において、端面が金属板の辺縁へ行くにしたがってセラミックス基板側へ近づくように傾斜させること等が提案されている。
特許文献3では、金属板とセラミックス基板とを接合するろう材に着目して、ろう材が金属板の縁よりも少なくとも外にはみ出しているように接合することにより、クラックの発生を大幅に減少し得ると提案している。かかるろう材の接合層に関しては、金属板からのはみ出し量が金属板の厚みの0.1倍以上、1.0倍以下で、接合層とセラミックス基板とのなす角が90度以下となるように規定すること等を提案している。
In
一方、特許文献4では、セラミックス基板に設ける回路パターン形成用の金属板表面のメッキ面の粗さが粗いと、半田等の接着材中に多数の空隙が形成され、かかる空隙が原因で半導体素子等の電子部品の作動時の発熱を効率よく逃がすことができず、場合によっては熱破壊等に至るため、金属板表面に設けるニッケルメッキ層の表面粗さを十点平均粗さで10μm以下と規定する提案がなされている。
ところがセラミックス回路基板における耐ヒートサイクル性等の向上技術に関しては、未だ以下の課題があり十分と言える解決に至っていない。 However, regarding the technology for improving the heat cycle resistance and the like in the ceramic circuit board, there are still the following problems and it cannot be said that it can be said to be sufficient.
特許文献1、2に記載の如く、セラミックス基板に接合させる回路パターン形成用金属板の端部を傾斜させ、その傾斜角度を例えば120度以上に設定すると、回路パターン形成時のパターニング精度不良となることが、本発明者の実施で確認された。パターニング精度不良とは、回路パターンの線幅が寸法公差範囲外になることである。線幅が寸法公差の上限を超え広くなると、回路間の絶縁距離が短くなり、回路間の絶縁不良が生じる。他方、回路の線幅が寸法公差の下限以下になると、回路の抵抗が大きくなり回路での発熱が多くなる。そこで、精度不良とならない範囲での角度設定が必要であると考えた。
As described in
また、特許文献3に提案の如く、セラミックス基板と回路パターン形成用金属板との接合に使用するろう材をはみ出させることは有効ではあるものの、はみ出し部を大きくすることによりこの部分は腐食し易くなり、且つろう材中の金属のマイグレーションの懸念が増大する。すなわち、大きなはみ出し部があると、その個所が腐食され、結果として大きな面積の腐食個所が生じる。また、はみ出し部が大きいと回路間の距離が短くなり、電圧を印加時にろう材中のAgが移動し易くなり、回路間での導通が生じる問題がある。
Further, as proposed in
さらに、回路パターン形成用金属板の表面のメッキに関しては、特許文献4では、表面粗さを10μm以下と幅広く規定しているが、実際には10μm以下の広い範囲で一律に有効に使用できるのではないことを、本発明者は見出した。 Furthermore, regarding the plating of the surface of the circuit pattern forming metal plate, Patent Document 4 widely defines the surface roughness as 10 μm or less, but in practice, it can be used effectively uniformly over a wide range of 10 μm or less. The inventor found that this is not the case.
すなわち、本発明者は、従来より提案されているセラミックス回路基板の耐ヒートサイクル性向上に資する種々の技術においても、再度の見直しが必要と考え、より細かく見直すことにより、実効性のある耐ヒートサイクル性の向上が図れるものと考えた。 That is, the present inventor considers that it is necessary to review again in various technologies that contribute to the improvement of the heat cycle resistance of ceramic circuit boards that have been proposed in the past. We thought that the cycle performance could be improved.
本発明の目的は、回路の線幅が寸法公差以内に入る良好なパターニング性を有して高い工程能力を発揮し、回路間の高い電気絶縁性が確保されている耐ヒートサイクル性に優れたセラミックス回路基板およびこれを用いた半導体モジュールを提供することである。 The object of the present invention is to provide excellent processability with good patterning property that the line width of the circuit falls within the dimensional tolerance, and excellent heat cycle resistance that ensures high electrical insulation between the circuits. A ceramic circuit board and a semiconductor module using the same are provided.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本発明はセラミックス基板と、前記セラミックス基板にろう材を介して設けられる回路形成用の金属板とを有するセラミックス回路基板であって、前記金属板の端部の側壁における前記金属板の上端部と下端部を結ぶ線と、前記金属板の上面とのなす角が、95度以上、120度未満であることを特徴とする。 That is, the present invention is a ceramic circuit board having a ceramic substrate and a circuit-forming metal plate provided on the ceramic substrate via a brazing material, the upper end of the metal plate on the side wall of the end portion of the metal plate The angle formed by the line connecting the part and the lower end part and the upper surface of the metal plate is 95 degrees or more and less than 120 degrees.
下限を95度以上と規定することで、95度未満では、回路パターン形成用金属板の端部がほぼ鋭角となり電界が集中してスパークし易くなるのを防止することができる。また、ゲル封止時に、95度未満ではかかる角部に空隙が残り易く、封止に際して気泡が内在される虞があるが、95度以上に設定することでかかる問題の回避が図れる。 By defining the lower limit as 95 degrees or more, if it is less than 95 degrees, it is possible to prevent the end of the metal plate for circuit pattern formation from being almost acute and concentrating the electric field to easily cause sparking. Further, when the gel is sealed, if it is less than 95 degrees, voids are likely to remain in the corners, and there is a possibility that bubbles may be included in the sealing. However, by setting the angle to 95 degrees or more, such problems can be avoided.
さらに、120度未満と設定することでパターニング性の確保が図れる。かかる精度を測る一つの指標として工程能力指数(Cp値)がある。このCp値は規格幅に対する工程能力の程度を示しており、Cp=(上限値−下限値)/6σ(σ:標準偏差)と、寸法公差/6σで定義される。本発明では、このCp値を1.33以上とすることができパターニング精度が良好であると言える。 Furthermore, the patterning property can be ensured by setting the angle to less than 120 degrees. One index for measuring such accuracy is a process capability index (Cp value). This Cp value indicates the degree of process capability with respect to the standard width, and is defined by Cp = (upper limit value−lower limit value) / 6σ (σ: standard deviation) and dimensional tolerance / 6σ. In the present invention, this Cp value can be 1.33 or more, and it can be said that the patterning accuracy is good.
本発明は、セラミックス基板と、前記セラミックス基板にろう材を介して設けられる回路形成用の金属板とを有するセラミックス回路基板であって、前記金属板の端部の側壁面のメッキ後の面粗さが、1μm以上、8μm以下であることを特徴とする。メッキ後の表面粗さは下地表面の粗さを反映しているものと考えて差し支えないが、1μm以下のメッキ表面の粗さでは、下地表面の粗さも1μm以下となっており、メッキ膜の密着強度確保が十分に行えない虞がある。下地表面の粗さを1μm以上と設定することで、十分なアンカー効果が確保でき、メッキ膜の密着性が確保できる。また、下地表面の粗さを8μm以下に設定しておけば、メッキ後の表面粗さを8μm以下に制御することができ、メッキ表面の粗さの凹凸を少なくして、回路間のスパーク性を低下させることができる。すなわち、メッキ膜の表面粗さが8μm以上であると、突起先端での電界集中が起き易く高電圧が印加されたとき、放電し易くなる。メッキ後の表面粗さを8μm以下とすることでこの点を抑制できる。 The present invention relates to a ceramic circuit board having a ceramic substrate and a metal plate for circuit formation provided on the ceramic substrate via a brazing material, the surface roughness after plating of the side wall surface of the end portion of the metal plate. Is not less than 1 μm and not more than 8 μm. The surface roughness after plating may be considered to reflect the roughness of the underlying surface, but when the roughness of the plating surface is 1 μm or less, the roughness of the underlying surface is also 1 μm or less. There is a possibility that sufficient adhesion strength cannot be ensured. By setting the roughness of the base surface to 1 μm or more, a sufficient anchor effect can be secured and the adhesion of the plating film can be secured. In addition, if the roughness of the base surface is set to 8 μm or less, the surface roughness after plating can be controlled to 8 μm or less, and the unevenness of the plating surface roughness is reduced, and the spark property between circuits is reduced. Can be reduced. That is, when the surface roughness of the plating film is 8 μm or more, electric field concentration is likely to occur at the tip of the protrusion, and discharge is facilitated when a high voltage is applied. This point can be suppressed by setting the surface roughness after plating to 8 μm or less.
本発明はセラミックス基板と、前記セラミックス基板にろう材を介して設けられる回路形成用の金属板とを有するセラミックス回路基板であって、前記ろう材の前記金属板の端部よりはみ出して設けられたろう材はみ出し部の表面には、マイグレーション防止膜が設けられていることを特徴とする。かかる構成では、前記ろう材はみ出し部は、はみ出し長さが0.25mm以上、1mm以下であり、はみ出し角度が20度以上、60度以下であることが望ましい。そして前記マイグレーション防止膜は、厚さが2μm以上、10μm以下で、リン濃度が5質量%以上、15質量%以下の無電解Ni-Pメッキであることが望ましい。 The present invention is a ceramic circuit board having a ceramic substrate and a metal plate for circuit formation provided on the ceramic substrate via a brazing material, the brazing material being provided so as to protrude from the end of the metal plate. A migration prevention film is provided on the surface of the protruding portion of the material. In such a configuration, it is desirable that the protruding portion of the brazing material has a protruding length of 0.25 mm or more and 1 mm or less and an protruding angle of 20 degrees or more and 60 degrees or less. The migration prevention film is preferably electroless Ni—P plating having a thickness of 2 μm or more and 10 μm or less and a phosphorus concentration of 5% by mass or more and 15% by mass or less.
ろう材はみ出し部のはみ出し長さが、0.25mm未満では、応力の緩和効果が小さく耐ヒートサイクル性が劣り、ろう材はみ出し部とセラミックスとの界面でクラックが発生し1mmを超えると、回路パターン間での電気絶縁性の低下が発生する。そこで、0.25mm以上、1mm以下が好ましいと判断した。さらには、マイグレーション防止膜をはみ出し部の表面に設けることで、例えば、ろう材中のAgのマイグレーションを効果的に防止することができる。マイグレーション防止膜としては、例えば、回路パターン形成用金属板の表面のNi-Pメッキを利用すれば、別種のメッキ膜を形成する場合と比べて格段に低コストでマイグレーション防止が図れる。Ni-Pメッキに代えてAuメッキで実施することも出来る。 If the protruding length of the brazing material protruding part is less than 0.25 mm, the stress relaxation effect is small and the heat cycle resistance is inferior, and cracks occur at the interface between the brazing material protruding part and the ceramic, and the circuit pattern exceeds 1 mm. The electrical insulation property decreases between the two. Therefore, it was determined that 0.25 mm or more and 1 mm or less were preferable. Furthermore, by providing the migration preventing film on the surface of the protruding portion, for example, migration of Ag in the brazing material can be effectively prevented. As the migration prevention film, for example, if Ni-P plating on the surface of the circuit pattern forming metal plate is used, migration prevention can be achieved at a much lower cost compared to the case of forming another type of plating film. It can also be implemented by Au plating instead of Ni-P plating.
本発明の半導体モジュールは、上記いずれかの構成を有するセラミックス回路基板と、前記セラミックス回路基板の前記回路形成用の金属板上の搭載部に搭載された半導体素子と、前記セラミックス回路基板を搭載する放熱ベースと、を有することを特徴とする。セラミックス回路基板と放熱ベースとは、例えば、はんだを介して接合しておけばよい。かかる構成を採用することで、半導体モジュールの冷熱サイクルの耐性を向上させて、放熱効果を確保することができる。 A semiconductor module of the present invention mounts the ceramic circuit board having any one of the above configurations, a semiconductor element mounted on a mounting portion of the ceramic circuit board on the metal plate for circuit formation, and the ceramic circuit board. And a heat dissipation base. What is necessary is just to join the ceramic circuit board and the heat dissipation base through solder, for example. By adopting such a configuration, it is possible to improve the heat cycle resistance of the semiconductor module and ensure the heat dissipation effect.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明を採用することで、耐ヒートサイクル性の向上したセラミックス回路基板を提供することができる。併せて、かかるセラミックス回路基板を用いることで、半導体モジュールの耐ヒートサイクル性を向上させることができる。 By employing the present invention, a ceramic circuit board having improved heat cycle resistance can be provided. In addition, by using such a ceramic circuit board, the heat cycle resistance of the semiconductor module can be improved.
本発明を採用することで、耐ヒートサイクル性を向上させると共に、ろう材からのAgマイグレーションを防止することができる。 By adopting the present invention, heat cycle resistance can be improved and Ag migration from the brazing material can be prevented.
本発明を採用することで、回路の線幅が寸法公差以内に入る良好なパターニング性を有し高い工程能力を有したものとなり、回路間の高い電気絶縁性が確保される。 By adopting the present invention, the circuit has a good patterning property in which the line width of the circuit falls within a dimensional tolerance and a high process capability, and a high electrical insulation between the circuits is ensured.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof may be omitted.
図1は、本発明に係るセラミックス回路基板の全体構成を示す断面説明図である。図2はセラミックス回路基板における金属板の端部の様子を詳細に示す部分断面説明図である。 FIG. 1 is a cross-sectional explanatory view showing the overall configuration of a ceramic circuit board according to the present invention. FIG. 2 is a partial cross-sectional explanatory view showing in detail the state of the end of the metal plate in the ceramic circuit board.
本発明に係るセラミックス回路基板10は、図1に示すように、絶縁層として機能するセラミックス基板11と、セラミックス基板11の一方の面にろう材Aを介して接合された回路パターン形成用金属板12と、セラミックス基板11の他方の面にろう材Aを介して接合された放熱用金属板13とを有している。
As shown in FIG. 1, a
セラミックス基板11は、例えば、窒化珪素板(Si3N4板)11aに構成されている。セラミックス基板11の板厚は、例えば、実用的範囲として、0.2m以上、1mm以下に設定しておけばよい。
The
回路パターン形成用金属板12は、例えば、Cu板12aに構成されている。回路パターン形成用金属板12の板厚は、例えば、実用的範囲としては、0.3mm以上、2mm以下に設定しておけばよい。尚、図1に示す場合には、回路パターン形成用金属板12は、エッチング処理により、回路パターンPが形成されている場合を示している。
The circuit pattern forming
放熱用金属板13は、例えば、Cu板13aに構成されている。放熱用金属板13の板厚は、例えば、実用的範囲としては、0.3mm以上、2mm以下に設定されている。
The
セラミックス基板11と回路パターン形成用金属板12、放熱用金属板13をそれぞれ接合するろう材Aには、例えば、Ag-Cu-Ti系の活性ろう材が使用されている。さらにInおよびSnなどの低融点金属を含有したAg-Cu-In-TiおよびAg-Cu-Sn-Ti系ろう材を用いた場合には、接合処理温度を低下させることができ、接合処理後のセラミックス回路基板の接合構造において、セラミックス基板への負荷応力を低減することができるので望ましい。
For example, an Ag—Cu—Ti-based active brazing material is used as the brazing material A for joining the
かかる構成のセラミックス回路基板10における回路パターン形成用金属板12あるいは放熱用金属板13の端部の様子を、図2に拡大して示した。図2に示すように、回路パターン形成用金属板12あるいは放熱用金属板13と、セラミックス基板11とは、ろう材Aにより所定の態様で接合されている。
The state of the end of the circuit pattern forming
以下の説明では、回路パターン形成用金属板12あるいは放熱用金属板13を、説明を簡単にするため、金属板Mで示すこととする。
In the following description, the circuit pattern forming
金属板Mの端部におけるろう材Aと接する下端部M1と、図2に示すように、上端部M2とを結ぶ線gと、金属板Mの上面MSとの成す角θは、95度以上、120度未満に設定されている。金属板Mの端部では、上記θが95度以上、120度未満となるように、金属板傾斜部MKの斜面が設けられている。かかる斜面の傾斜は、必ずしも線gに沿った傾斜でなくてもよく、図2に示すように、下端部M1と上端部M2とを結ぶ線が上記θを満たせばよく、内側に円弧状に窪んだ傾斜となっても構わない。 The angle θ between the lower end M1 in contact with the brazing material A at the end of the metal plate M and the line g connecting the upper end M2 and the upper surface MS of the metal plate M as shown in FIG. , Less than 120 degrees. At the end of the metal plate M, the inclined surface of the metal plate inclined portion MK is provided so that the θ is 95 degrees or more and less than 120 degrees. The slope of such a slope does not necessarily have to be along the line g. As shown in FIG. 2, it is sufficient that the line connecting the lower end M1 and the upper end M2 satisfies the above θ, and the inner side has an arc shape. It may be a concave slope.
かかる構成を採用することで、耐ヒートサイクル性の向上を図りつつ、回路パターン形成用金属板12のエッチング処理による寸法精度、すなわち工程能力Cpの値を1.33以上に確保することができる。
By adopting such a configuration, it is possible to ensure the dimensional accuracy by the etching process of the circuit pattern forming
図3に示すように、実施例1〜10までは、回路パターン形成用金属板12としてのCu板12aの厚さを0.3mm、0.6mm、1.5mmに設定し、θを95度以上、120度未満に設定した場合には、工程能力Cpが全て1.33以上で、良好な寸法精度を確保している状況が確認される。尚、上辺2寸法は金属板12の上辺をとっており、工程能力Cpとは前述したように規格幅に対する工程能力の程度を示すものである。この値Cpが1.33以上であればパターニング性が向上し歩留まりが99.7%以上を達成して生産効率も上がる。
As shown in FIG. 3, in Examples 1 to 10, the thickness of the
また、セラミックス回路基板を半導体モジュールとして構成する際には、搭載した半導体素子を含むインバータ回路を、シリコンゲルにより覆い、いわゆるゲル封止を行う。この際に金属板傾斜部MKの斜面が重要となる。ゲル封止の際にこの斜面部に気泡が内在されると気泡で熱伝導が低下し、熱の拡散が悪くなり発熱の問題が生じるからである。これらの点で上記θでは、ゲル封止に際して気泡が内在されないことも確認された。 Further, when the ceramic circuit board is configured as a semiconductor module, the inverter circuit including the mounted semiconductor element is covered with silicon gel and so-called gel sealing is performed. At this time, the slope of the metal plate inclined portion MK is important. This is because if bubbles are contained in the inclined surface during gel sealing, the heat conduction is lowered by the bubbles, heat diffusion is deteriorated, and a problem of heat generation occurs. In these respects, it was also confirmed that bubbles were not included in the above-mentioned θ at the time of gel sealing.
一方、比較例1〜6に見られるように、回路パターン形成用金属板12としてのCu板12aの厚さを0.3mm、0.6mm、1.5mmに設定しても、θを上記95度以上、120度未満の範囲外に設定した場合には、寸法精度あるいは気泡内在のいずれかが不良となることが分かる。
On the other hand, as seen in Comparative Examples 1 to 6, even if the thickness of the
また、ろう材Aは、図2に示すように、金属板Mの下端部M1よりも外側にはみ出している。ろう材はみ出し部A1のはみ出し長さLは、セラミックス基板11上を、金属板Mの下端部M1よりも0.25mm以上、1mmの範囲内ではみ出している。
Further, as shown in FIG. 2, the brazing material A protrudes outside the lower end portion M <b> 1 of the metal plate M. The protruding length L of the brazing material protruding portion A1 protrudes on the
また、ろう材はみ出し部A1のセラミックス基板11に接する下端A2を通る、A1の接線を結んだ線hとセラミックス基板11の上面11Sとの成すはみ出し角度(α)が20度以上、60度以下に設定されている。
Further, the protruding angle (α) formed by the line h connecting the tangent line A1 and the
かかる構成のろう材はみ出し部A1上には、図示はしないがマイグレーション防止膜が設けられている。かかるマイグレーション防止膜として、例えば、ろう材A中のAgのマイグレーションを防止するために、メッキ膜を設けておけばよい。ろう材はみ出し部A1を、上記はみ出し角度α、はみ出し長さLで設定することにより、ろう材はみ出し部A1のはみ出し表面が大きく形成されるため、かかるマイグレーション防止膜を、本発明で初めて設けることとした。 Although not shown, a migration preventing film is provided on the brazing filler metal protrusion A1 having such a configuration. As such a migration preventing film, for example, a plating film may be provided in order to prevent migration of Ag in the brazing material A. By setting the brazing material protruding portion A1 at the above protruding angle α and the protruding length L, the protruding surface of the brazing material protruding portion A1 is formed to be large. Therefore, this migration prevention film is provided for the first time in the present invention. did.
図4にはみ出し角度αとはみ出し部のはみ出し長さLを変えたときの実施例と比較例を示す。実施例11〜15のようにはみ出し角度αが20〜60°、はみ出し長さLが0.25〜1mmではヒートサイクル試験後のクラックは無く、かつ基板間の放電も無かった。一方、比較例7、9、10のようにはみ出し角度が規定範囲内でも、Lが0.2mm以下であるとヒートサイクル後のクラックが発生する。また、比較例8、12のように、Lが1mm以上ではクラックの発生は無いが、基板間の放電が発生することが分かった。また、比較例11に示すようにはみ出し角度が60°以上であるとクラックが発生した。 FIG. 4 shows an example and a comparative example when the protruding angle α and the protruding length L of the protruding portion are changed. As in Examples 11 to 15, when the protrusion angle α was 20 to 60 ° and the protrusion length L was 0.25 to 1 mm, there was no crack after the heat cycle test, and there was no discharge between the substrates. On the other hand, even if the protrusion angle is within the specified range as in Comparative Examples 7, 9, and 10, cracks after the heat cycle occur when L is 0.2 mm or less. Further, as in Comparative Examples 8 and 12, when L was 1 mm or more, cracks were not generated, but it was found that discharge between the substrates occurred. Further, as shown in Comparative Example 11, cracks occurred when the protrusion angle was 60 ° or more.
ところで、かかるマイグレーション防止膜としては、簡単には、エッチング処理により回路パターン形成用金属板12に回路パターンPを形成した後に設けるメッキ膜と同じ膜で構わない。すなわち、回路パターン形成用金属板12にメッキ膜を設ける際に、回路パターン形成用金属板12の上面から、金属板傾斜部MKを経て、ろう材はみ出し部A1にまで、メッキが及ぶようにしてかかるマイグレーション防止膜を形成すればよい。但し、かかるメッキ膜がマイグレーション防止膜として機能するためには、ろう材はみ出し部A1における膜厚は、2μm以上、10μm以下に設定する必要がある。
By the way, such a migration prevention film may be the same film as the plating film provided after the circuit pattern P is formed on the circuit pattern forming
かかるメッキ膜としては、例えば、リン濃度が5質量%以上、15質量%以下の無電解Ni-Pメッキ膜が考えられる。他には、Auメッキ膜、Pdメッキ膜、Crメッキ膜などが考えられる。 As such a plating film, for example, an electroless Ni—P plating film having a phosphorus concentration of 5 mass% or more and 15 mass% or less can be considered. Other examples include an Au plating film, a Pd plating film, and a Cr plating film.
また、かかるメッキ膜に関しては、金属板傾斜部MKでのメッキ表面の面粗さが、1μm以上、8μm以下に設定されている。かかる面粗さに設定しておくことで、例えば、溝状の回路パターンPの断面において、相対する金属板傾斜部MK間での放電の防止、メッキ膜剥がれを効果的に防止することができる。かかる面粗さは、例えば、超深度形状測定顕微鏡(KEYENCE VK-8510 レーザー顕微鏡)を使用し、メッキ後の回路パターン形成用金属板の回路パターンPに現れた金属板Mの金属板傾斜部MKと金属板Mの上面MSの面粗さ(最大粗さRmax)を測定して行った。 In addition, regarding such a plating film, the surface roughness of the plating surface at the metal plate inclined portion MK is set to 1 μm or more and 8 μm or less. By setting such surface roughness, for example, in the cross section of the groove-shaped circuit pattern P, it is possible to effectively prevent discharge between the opposed metal plate inclined portions MK and peel off the plating film. . The surface roughness is obtained by using, for example, an ultra-deep shape measuring microscope (KEYENCE VK-8510 laser microscope), and the metal plate inclined portion MK of the metal plate M appearing in the circuit pattern P of the metal plate for circuit pattern formation after plating. The surface roughness (maximum roughness Rmax) of the upper surface MS of the metal plate M was measured.
この結果より、面粗さが8μmより大きいと、メッキ表面の凹凸が比較的粗くなり、ゲル封入時にゲルは粘性が高いので凹凸間に入り難く、その個所に気泡が多く発生する。その結果、熱放散性を低下させる。また、突起部に電界が集中して放電現象を起こし易くなる。 From this result, when the surface roughness is larger than 8 μm, the unevenness of the plating surface becomes relatively rough, and when the gel is sealed, the gel is highly viscous so that it is difficult to enter between the unevennesses, and many bubbles are generated at the portions. As a result, heat dissipation is reduced. In addition, the electric field concentrates on the protrusions and a discharge phenomenon is likely to occur.
他方、1μm以下では、メッキの下地表面の面粗さが1μm以下となっており、メッキ膜の密着性に関わるアンカー効果が十分に得られず、メッキ剥がれを起こし易くなる。 On the other hand, when the thickness is 1 μm or less, the surface roughness of the base surface of the plating is 1 μm or less, and the anchor effect relating to the adhesion of the plating film cannot be sufficiently obtained, and the plating is easily peeled off.
かかる面粗さに関しては、図5にその効果を示した。すなわち、実施例16〜24までは、回路パターン形成用金属板12としてのCu板12aの厚さを0.3mm、0.6mm、1.2mm、1.5mmに設定し、θを95度以上、120度未満に設定して工程能力Cpが全て1.33以上になるようにした状態で、金属板傾斜部MKの面粗さを1μm以上、8μm以下に設定すると、メッキ膜の剥がれ、放電が発生しないことが分かる。因みに、メッキ膜の厚さは、2μm以上、10μm以下に設定した。
The effect of such surface roughness is shown in FIG. That is, in Examples 16 to 24, the thickness of the
一方、比較例13〜18に見られるように、回路パターン形成用金属板12としてのCu板12aの厚さを0.3mm、0.6mm、1.5mmに設定し、θを95度以上、120度未満に設定して工程能力Cpが全て1.33以上になるようにした状態でも、金属板傾斜部MKの面粗さを1μm以上、8μm以下の範囲外に設定するか、あるいはメッキ厚を2μm以上、10μm以下の範囲外に設定すると、メッキ膜の剥がれ、あるいは放電のいずれかが少なくとも発生することが確認された。
On the other hand, as seen in Comparative Examples 13 to 18, the thickness of the
金属傾斜部MKの面粗さが1μm以下では、メッキ膜が剥れ易く、10μm以上では、ゲル封入時に、ゲルが面の凹凸部に入りにくくなり、気泡ができやすく熱放散性を低下させる。またメッキ膜厚が10μm以上になると、膜応力が大きくなり剥れやすくなることが分かった。 When the surface roughness of the metal inclined part MK is 1 μm or less, the plating film is easily peeled off, and when the surface roughness is 10 μm or more, the gel is difficult to enter the uneven part of the surface when encapsulating the gel. It was also found that when the plating film thickness was 10 μm or more, the film stress increased and the film was easily peeled off.
上記説明では、回路パターン形成用金属板12としてCu板12a、放熱用金属板13としてCu板13aをそれぞれ用いた場合を示したが、Cu合金板を用いても一向に構わない。Cu合金板としては、例えば、Cu-Mo合金を一例として挙げることができる。
Although the case where the
すなわち、回路パターン形成用金属板12と放熱用金属板13の双方にCu-Mo合金板を使用しても、あるいは、回路パターン形成用金属板12と放熱用金属板13のいずれか一方にCu-Mo合金板を使用し、他方にCu板を用いても構わない。
That is, even if a Cu-Mo alloy plate is used for both the circuit pattern forming
かかる構成のセラミックス回路基板10を用いて構成した半導体モジュール100は、図6に示すように、セラミックス回路基板10を構成する回路パターン形成用金属板12の素子搭載部に半導体素子30が1番はんだ41を介して接合されている。半導体素子30は、回路パターン形成用金属板12に、金線31a等のワイヤー31でワイヤーボンディングされて電気的接続が形成されている。
As shown in FIG. 6, the
このように上に半導体素子30が搭載された回路パターン形成用金属板12を有するセラミックス回路基板10は、その放熱用金属板13が2番はんだ42を介して、放熱ベース20に接合されている。放熱ベース20には、ねじ止め用のねじ孔21が設けられている。
In this way, the
2番はんだ42は、例えば、リフロー処理で行われる。リフロー処理で使用する2番はんだとしては、例えば、Sn-Pb系はんだ、あるいはSn-Ag-Cu系またはSn-Sb系のPbフリーはんだが使用されている。勿論、それ以外の組成のはんだを使用しても構わないが、かかる構成のはんだを用いると、よりセラミックス回路基板10と放熱ベース20との接合剥離を発生させない構成とすることができる。
The
図6に示す構成では、例えは、セラミックス基板11は、0.3mm板厚の窒化珪素板11aに構成しているが、これを板厚0.6mmの窒化アルミニウム板に構成しても構わない。また、回路パターン形成用金属板12を板厚0.4mmのCu板12aに、放熱用金属板13は板厚0.2mmのCu板13aにそれぞれ構成しても構わない。窒化アルミニウム板に構成したセラミックス基板11と、回路パターン形成用金属板12、放熱用金属板13は、それぞれ図示はしないがろう材Aにより接合されている。
In the configuration shown in FIG. 6, for example, the
以上に説明の本発明に係るセラミックス回路基板10の製造は、図7に模式的に示す手順で行う。すなわち、セラミックス回路基板10の構成原料、溶媒、分散材をステップS100でボールミル混合、粉砕する。混合、粉砕した原料に、バインダー、可塑剤を添加、混練し、スラリー粘度が所定の値になるように調整した後、ステップS200で、ドクターブレードで所定板厚でシート成形する。ステップS300で、成形後、さらに脱脂したシートを焼結炉内で1900℃の窒素雰囲気で焼結してセラミックス基板11として使用する窒化珪素板11aを焼結形成する。
The
その後、ステップS400で、セラミックス基板11の一方の面にスクリーン印刷で形成したろう材を介して回路パターン形成用金属板12としてのCu板12aを、他方の面にろう材を介して放熱用金属板13としてのCu板13aをそれぞれ接合する。その後、ステップS500で、セラミックス基板11上の回路パターン形成用金属板12をエッチング処理して回路パターンを形成する。ステップS600で回路パターン形成後の回路パターン形成用金属板12上にメッキを施し、セラミックス回路基板10が製造される。
Thereafter, in step S400, a
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明はセラミックス回路基板、及びそれを使用した半導体モジュールの分野で、耐ヒートサイクル性の向上に有効に利用することができる。 The present invention can be effectively used for improving heat cycle resistance in the field of ceramic circuit boards and semiconductor modules using the same.
10 セラミックス回路基板
11 セラミックス基板
11a 窒化珪素板
11S 上面
12 回路パターン形成用金属板
12a Cu板
13 放熱用金属板
13a Cu板
20 放熱ベース
20a Cu板
21 ねじ孔
30 半導体素子
31 ワイヤー
31a 金線
41 1番はんだ
42 2番はんだ
100 半導体モジュール
A ろう材
A1 ろう材はみ出し部
A2 下端
g 線
h 線
L はみ出し長さ
M 金属板
M1 下端部
M2 上端部
MK 金属板傾斜部
MS 上面
α はみ出し角度
θ 角
P 回路パターン
S100、S200、S300、S400、S500、S600 ステップ
DESCRIPTION OF
L protrusion length M metal plate M1 lower end portion M2 upper end portion MK metal plate inclined portion MS upper surface α protrusion angle θ angle P circuit pattern S100, S200, S300, S400, S500, S600 step
Claims (3)
前記金属板の端部の側壁における前記金属板の上端部と下端部を結ぶ線と、前記金属板の上面とのなす角が、95度以上、120度未満であり、前記金属板の端部の側壁面の面粗さRmaxを1〜8μmとし、この側壁面に厚さ2〜10μm面粗さ1〜8μmのメッキ膜を形成することを特徴とするセラミックス回路基板。 A ceramic circuit board having a ceramic substrate and a metal plate for circuit formation provided on the ceramic substrate via a brazing material,
A line connecting the upper and lower ends of the metal plate on the side wall of the end portion of the metal plate, the angle between the upper surface of the metal plate, 95 degrees or more and less than 120 degrees der is, an end of the metal plate A ceramic circuit board having a surface roughness Rmax of 1 to 8 [mu] m and a plating film having a thickness of 2 to 10 [mu] m and a surface roughness of 1 to 8 [mu] m .
前記セラミックス回路基板の前記回路形成用の金属板上の搭載部に搭載された半導体素子と、
前記セラミックス回路基板を搭載する放熱ベースと、
を有することを特徴とする半導体モジュール。 A ceramic circuit board according to claim 1 ;
A semiconductor element mounted on a mounting portion on the metal plate for circuit formation of the ceramic circuit board;
A heat dissipating base on which the ceramic circuit board is mounted;
A semiconductor module comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040055A JP4479531B2 (en) | 2005-02-17 | 2005-02-17 | Ceramic circuit board and semiconductor module using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040055A JP4479531B2 (en) | 2005-02-17 | 2005-02-17 | Ceramic circuit board and semiconductor module using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006228918A JP2006228918A (en) | 2006-08-31 |
JP4479531B2 true JP4479531B2 (en) | 2010-06-09 |
Family
ID=36990025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040055A Active JP4479531B2 (en) | 2005-02-17 | 2005-02-17 | Ceramic circuit board and semiconductor module using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479531B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5178619B2 (en) * | 2008-10-30 | 2013-04-10 | 京セラ株式会社 | Semiconductor device substrate and semiconductor device |
JP5038355B2 (en) * | 2009-05-15 | 2012-10-03 | スタンレー電気株式会社 | Optical semiconductor device module |
JP6799479B2 (en) | 2017-03-03 | 2020-12-16 | Dowaメタルテック株式会社 | Manufacturing method of metal-ceramic circuit board |
JP7332588B2 (en) * | 2018-05-16 | 2023-08-23 | 株式会社東芝 | Ceramic copper circuit board and manufacturing method thereof |
JP2022024310A (en) * | 2020-07-15 | 2022-02-09 | Dowaメタルテック株式会社 | Insulating substrate and manufacturing method of the same |
JP2023045082A (en) * | 2021-09-21 | 2023-04-03 | Dowaメタルテック株式会社 | Metal-ceramic bonded substrate and manufacturing method thereof |
-
2005
- 2005-02-17 JP JP2005040055A patent/JP4479531B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006228918A (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2259308B1 (en) | Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module | |
JP6706253B2 (en) | POWER MODULE SUBSTRATE, POWER MODULE SUBSTRATE ASSEMBLY, AND POWER MODULE SUBSTRATE MANUFACTURING METHOD | |
KR101690820B1 (en) | Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module | |
KR20120032497A (en) | Semiconductor device and method for producing the same | |
KR20140147090A (en) | Power module substrate, power module substrate with heat sink, and power module | |
JP4479531B2 (en) | Ceramic circuit board and semiconductor module using the same | |
JPH09275166A (en) | Semiconductor device member using aluminum nitride base material and its manufacturing method | |
JP2013211546A (en) | Ceramic-copper assembly and manufacturing method of the same | |
JPWO2015114987A1 (en) | Power module substrate and power module using the same | |
US20200375022A1 (en) | Radio frequency module | |
KR102359146B1 (en) | Resistor device and method for producing resistor device | |
JP4703377B2 (en) | Stepped circuit board, manufacturing method thereof, and power control component using the same. | |
JP2008091959A (en) | Method of manufacturing semiconductor device | |
JP5002614B2 (en) | Manufacturing method of ceramic circuit board | |
JP2006303173A (en) | Circuit board device and manufacturing method therefor | |
JPH11265976A (en) | Power-semiconductor module and its manufacture | |
JPH08250823A (en) | Ceramic circuit board | |
JPWO2019163145A1 (en) | Method for manufacturing semiconductor device | |
JP2004134746A (en) | Semiconductor device | |
US20050253258A1 (en) | Solder flow stops for semiconductor die substrates | |
JP2009088330A (en) | Semiconductor module | |
KR20180104659A (en) | Junction body, substrate for power module, method of manufacturing junction body, and method of manufacturing substrate for power module | |
JP2003100965A (en) | Reliability evaluating method of circuit board and circuit board | |
JPH08274423A (en) | Ceramic circuit board | |
JP2005050886A (en) | Compound substrate and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4479531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |