JP4475865B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4475865B2
JP4475865B2 JP2002297993A JP2002297993A JP4475865B2 JP 4475865 B2 JP4475865 B2 JP 4475865B2 JP 2002297993 A JP2002297993 A JP 2002297993A JP 2002297993 A JP2002297993 A JP 2002297993A JP 4475865 B2 JP4475865 B2 JP 4475865B2
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
conductive
film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002297993A
Other languages
Japanese (ja)
Other versions
JP2004134595A (en
Inventor
俊之 竹森
正人 糸井
祐司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002297993A priority Critical patent/JP4475865B2/en
Publication of JP2004134595A publication Critical patent/JP2004134595A/en
Application granted granted Critical
Publication of JP4475865B2 publication Critical patent/JP4475865B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する分野】
本発明は、半導体装置およびその製造法に係り、主として電源回路等に利用されるパワーＭＯＳＦＥＴの構成を有する半導体装置に関するものである。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴの構成を有する半導体装置において、トレンチゲートを形成したものは、近年、ＤＣ−ＤＣコンバータなど各種電源に幅広く応用されている。このような半導体装置の一例を図４０に示す。図４０は、従来技術に係る半導体装置の例を示す斜視図である。図４０の符号において、２００は半導体装置、２０１はＮ＋型ドレイン層、２０２はＮ−型ドリフト層、２０３はＰ型ボディ層、２０４はＰ＋型拡散領域、２０５はＮ＋型ソース領域、２０６はゲート絶縁膜、２０７はゲート電極膜、２１０はゲートトレンチ、２１１はドレイン電極膜、２１２はソース電極膜、２１３はＰＳＧ膜、Ｗ２はメサ幅を示している。
【０００３】
半導体装置２００は、Ｎ＋型ドレイン層２０１上にＮ−型ドリフト層２０２を積層し、さらにＮ−型ドリフト層２０２上にＰ型ボディ領域２０３を形成している。また、Ｐ型ボディ領域２０３上には、Ｐ＋型拡散領域２０４およびＮ＋型ソース領域２０５を形成している。Ｐ＋型拡散領域２０４は、２つのＮ＋型ソース領域２０５に挟まれるように形成されており、またＮ＋型ソース領域２０５よりもやや深く形成される。Ｎ＋型ソース領域２０５は、Ｐ＋型拡散領域２０４を挟み込むとともに、ゲートトレンチ２１０に隣接するように形成される。ゲートトレンチ２１０は、その底がＮ−型ドリフト層２０２まで達するように形成されており、またその側面にＰ型ボディ領域２０３およびＮ＋型ソース領域２０５が露出している。
【０００４】
さらに、ゲートトレンチ２１０の内面上には、ゲート絶縁膜２０６が形成されている。さらに、ゲート絶縁膜２０６で囲まれる空間を充填するようにゲート電極膜２０７を形成している。また、ゲート絶縁膜２０６の上部は、ゲート電極膜２０７を上方から覆うとともに、ゲートトレンチ２１０の外まで延びて隣接するＮ＋型ソース領域２０５の表面の一部を覆っている。くわえて、ゲート絶縁膜２１０上には、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜２１３を形成している。
【０００５】
また、ＰＳＧ膜２１３およびＰ＋型拡散領域２０４の表面、ならびにＮ＋型ソース領域２０５の露出した表面上には、ソース電極膜２１２を形成している。くわえて、Ｎ＋型ドレイン層２０１の表面上にはドレイン電極膜２１１を形成している。なお、Ｐ＋型拡散領域２０４およびＮ＋型ソース領域２０５は、ストライプ状に形成されており、ゲートトレンチ２１０もこれらに対して平行に、かつストライプ状に形成されている。（このようなものとして、例えば、特許文献１参照。）
【０００６】
ここで、半導体装置２００において、ソース電極膜２１２とドレイン電極膜２１１との間に電圧を印加するとともに、ゲート電極膜２０７とソース電極膜２１２との間に閾値以上の電圧を印加すると、Ｐ型ボディ層２０３のゲート絶縁膜２０６との境界近傍に反転層が形成されてチャネルとなる。そして、このチャネルを通ってドレイン電極膜２１１からソース電極２１２へ電流が流れる。
【０００７】
ところで、このような構成を有する半導体装置において小型化を図る場合には、メサ幅Ｗ２を小さくすることが課題となる。しかし、Ｐ＋型拡散領域２０４およびＮ＋型ソース領域２０５は、ソース電極膜２１２との電気的接続を良好に保つために、一定程度の面積を確保する必要がある。したがって、この構成においてメサ幅Ｗ２を小さくすることは相当な困難が伴う。
【０００８】
また、この問題に対応するために、ソーストレンチを形成してＰ＋型拡散領域およびＮ＋型ソース領域の表面積を増大し、ソース電極膜とＰ＋型拡散領域およびＮ＋型ソース領域との電気的接続の改善を図ったものがある。（このようなものとして、例えば、特許文献２参照。）
【０００９】
しかし、この構成においても、半導体装置を相当程度小型化すると、写真工程の限界からソーストレンチおよびゲートトレンチ、あるいはＰ＋型拡散領域などを所定範囲に精確に形成するのが困難となってくる。これらのものを精確に形成できなければ、半導体装置の信頼性が損なわれることになる。
【００１０】
【特許文献１】
特開２００１−７３２６号公報（第３−４頁、図１）
【特許文献２】
特開２０００−２２３７０８号公報（第３−４頁、図１）
【００１１】
【発明が解決しようとする課題】
本発明は、前述の課題を解決するために、パワーＭＯＳＦＥＴの構成を有するおよびその製造方法において、小型化を図ることが容易な半導体装置およびその製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
上記の課題を解決するための手段として、本発明は、半導体装置において、第１導電型の第１の導電層と、前記第１の導電層に積層するように形成してなる第１導電型の第２の導電層と、前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、前記第３の導電層を開口させて、前記第２の導電層まで達するように形成してなる溝と、前記第３の導電層の表面から注入した不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように形成してなる第２導電型の第１の導電領域と、前記溝の内部に形成してなるゲート絶縁膜と、前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有することを特徴とするものとした。
【００１３】
したがって、本発明に係る半導体装置は、溝の内部にソース領域を形成するので、従来メサ部に形成されていたソース領域の幅だけメサ幅を縮小することが容易に実現できる。
【００１４】
また、本発明は、半導体装置において、第１導電型の第１の導電層と、前記第１の導電層に積層するように形成してなる第１導電型の第２の導電層と、前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、前記第３の導電層の表面から注入した不純物を拡散させて、前記第３の導電層に積層するように形成してなる第２導電型の第４の導電層と、前記第４の導電層を開口させて、前記第２の導電層まで達するように形成してなる溝と、前記溝の内部に形成してなるゲート絶縁膜と、前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有することを特徴とするものである。
【００１５】
したがって、本発明に係る半導体装置は、溝の内部にソース領域を形成するので、従来メサ部に形成されていたソース領域の幅だけメサ幅を縮小することが容易に実現できる。
【００１６】
また、上記の半導体装置においては、前記ソース領域に近接するように形成してなる副ソース領域を有するようにできる。
【００１７】
さらに、上記の半導体装置においては、前記ソース領域と交差するとともに、前記第４の導電層とほぼ同じ深さとなるように形成してなる第１の導電型の第２の導電領域を有するようにできる。なお、この第２の導電領域は、前記第４の導電層および前記ソース領域上に前記ソース領域と交差するように形成してもよい。
【００１８】
くわえて、前記ソース領域は、前記ゲートの絶縁膜の一部が露出するように開口部を形成することもできる。
【００１９】
また、本発明は、半導体装置の製造方法において、第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第３の工程と、前記第３の導電層の表面から第１の不純物を選択的に注入し、該第１の不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように、第２導電型の第１の導電領域を形成する第４の工程と、前記溝の内部に第１の絶縁膜を形成する第５の工程と、前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有するものとした。
【００２０】
したがって、本発明に係る半導体装置の製造方法は、溝の内部に第１導電型の導電膜を形成することが容易に実現できる。
【００２１】
くわえて、本発明に係る半導体装置の製造方法は、第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、前記第３の導電層の表面から第１の不純物を注入し、該第１の不純物を拡散させて、前記第３の導電層に積層するように第２導電型の第４の導電層を形成する第３の工程と、前記第４の導電層、前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第４の工程と、前記溝の内部に第１の絶縁膜を形成する第５の工程と、前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有することを特徴とするものとした。
【００２２】
したがって、本発明に係る半導体装置の製造方法は、溝の内部に第１導電型の導電膜を形成することが容易に実現できる。
【００２３】
なお、上記の半導体装置の製造方法においては、さらに、前記導電膜表面から第２の不純物を注入し、該第２の不純物を拡散させて、前記導電膜に含まれる不純物の濃度を高める第９の工程を有するようにできる。
【００２４】
【発明の実施の形態】
以下に、本発明の第１の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す斜視図である。図１の符号において、１００は半導体装置、１０１はＮ＋型ドレイン層、１０２はＮ−型ドリフト層、１０３はＰ型ボディ層、１０４はＰ＋型拡散領域、１０５はＮ＋型ソース領域、１０６はゲート絶縁膜、１０７はゲート電極膜、１１０はゲートトレンチ、１１１はドレイン電極膜、１１２はソース電極膜、Ｗ１はメサ幅を示している。
【００２５】
半導体装置１００は、Ｎ＋型ドレイン層１０１上にＮ−型ドリフト層１０２を積層し、さらにＮ−型ドリフト層１０２上にＰ型ボディ領域１０３を積層して形成している。また、Ｐ型ボディ領域１０３の表面近傍に、Ｐ＋型拡散領域１０４をストライプ状に形成している。くわえて、Ｐ＋型拡散領域１０４と交差するようにゲートトレンチ１１０を形成している。ゲートトレンチ１１０の内面上には、ゲート絶縁膜１０６を形成し、さらにゲート絶縁膜１０６に内包されるようにゲート電極膜１０７を形成している。また、ゲート絶縁膜１０６上にＮ＋型ソース領域１０５を形成している。
【００２６】
さらに、各構成要素の詳細な構成について説明する。Ｎ＋型ドレイン層１０１は、Ｎ＋型シリコン基板から形成されている。Ｎ−型ドリフト層１０２は、Ｎ＋型ドレイン層１０１の表面上にＮ型シリコン膜をエピタキシャル成長させて形成したものであり、Ｎ＋型ドレイン層１０１よりも電気的抵抗が高い。また、Ｐ型ボディ層１０３は、Ｎ−型ドリフト層１０２の表面からＰ型の不純物を注入し、その表面から所定の深さの範囲内にこの不純物を高温で拡散することによって形成している。
【００２７】
Ｐ＋型拡散領域１０４は、Ｐ型ボディ層１０３の表面からＰ型の不純物を選択的に注入し、その表面から所定の深さまでの範囲内にこの不純物を高温で拡散させることによって形成している。なお、この実施の形態においては、Ｐ＋型拡散領域１０４をゲートトレンチ１１０と直交する方向にストライプ状に形成するものとしているが、例えば６０度などの角度で交差させて、ゲートトレンチ１１０と千鳥格子状の模様を呈するようにしてもよい。
【００２８】
Ｎ＋型ソース領域１０５は、ソーストレンチ１１０内部にＮ＋型のシリコンをエピタキシャル成長させることによって形成する。なお、図１においては、Ｎ＋型ソース領域１０５の表面とＰ型ボディ層１０３およびＰ＋型拡散領域１０４の表面とが同一平面を構成する（同じ高さとなる）ようにしているが、必ずしもこのようにする必要はない。すなわち、Ｎ＋型ソース領域１０５の表面がＰ型ボディ層１０３およびＰ＋型拡散領域１０４の表面よりも若干高くまたは低くてもよい。
【００２９】
ゲート絶縁膜１０６は、高温の酸素雰囲気中でシリコン酸化膜を成膜することによって形成する。ゲート電極膜１０７は、Ｎ型の不純物を含むポリシリコンを堆積させて形成する。なお、酸化シリコンをＣＶＤ法で堆積させて形成することも可能である。
【００３０】
ゲートトレンチ１１０は、エッチングによってＰ型ボディ層１０３およびＰ＋型拡散領域１０４の表面を開口させ、Ｎ−型ドリフト層１０２まで達する溝を形成したものである。なお、ゲートトレンチ１１０は、図１に示した深さ程度とすることが好ましいが、必要に応じて変更することも可能である。例えば、静電容量Ｃｒｓｓを特に小さくすることが要求される場合には、Ｎ−型ドリフト層１０２とＰ型ボディ層１０３との境界面よりも浅く形成することができる。逆に、オン抵抗Ｒｏｎを特に小さくすることが要求される場合には、Ｎ＋型ドレイン層１０１とＮ−型ドリフト層１０２との境界面よりも深く形成することもできる。なお、図１においては、ゲートトレンチ１１０をストライプ状に形成するものとしているが、例えば煉瓦積模様など他のパターンを呈するように形成してもよい。
【００３１】
ドレイン電極膜１１１およびソース電極膜１１２は、スパッタリングによって形成する。これらの材料は、Ａｌ−Ｓｉや、Ａｌ−Ｓｉ−Ｃｕなどが好ましいが、これらに限定されるものでなく、それぞれの電極膜として好ましい材料であれば他のものであってもよい。
【００３２】
以上の構成において、ソース電極膜１１２とドレイン電極膜１１１との間に電圧を印加するとともに、ゲート電極膜１０７とソース電極膜１１２との間に閾値以上の電圧を印加すると、Ｐ型ボディ層１０３のゲート絶縁膜１０６との境界近傍に反転層が形成されてチャネルとなる。そして、ドレイン電極膜１１１からソース電極１１２へこのチャネルを通って電流が流れる。また、ゲート電極膜１０７とソース電極膜１１２との間の電圧を所定閾値より低くすれば、このチャネルが消滅して、ドレイン電極膜１１１とソース電極膜１１２との間には電流が流れない。
【００３３】
ところで、本発明の第１の実施の形態に係る半導体装置１００は、Ｎ＋型ソース領域１０５をゲートトレンチ１１０の内部に形成するようにしたので、ストライプ状に形成されたゲートトレンチ１１０の間のメサ部には、Ｐ型ボディ層１０３およびＰ＋型拡散領域１０４のみが形成されている。したがって、図３６に示した従来技術に係る半導体装置と比較した場合、メサ部の構成が極めて単純になっている。さらに、ゲートトレンチ１１０の延びる方向に沿って見ると、Ｐ型ボディ層１０３とＰ＋型拡散領域１０４とは、それぞれ交互に配置されているが、この方向におけるこれらの幅に多少のばらつきが生じたとしても、半導体装置１００の上記の動作に対してあまり大きな影響を与えない。
【００３４】
したがって、メサ部にＰ＋型拡散領域２０４と２つのＮ＋型ソース領域２０５を所定範囲に精確に形成しなければならない図３８の半導体装置に対して、半導体装置１００のメサ部を形成する場合にはそのような精確さが要求されない。しがって、メサ幅Ｗ１を図３８のメサ幅Ｗ２より狭めることは極めて容易である。さらに、メサ幅Ｗ１を図１に示したものよりも狭める、例えばゲートトレンチ１１０の幅と同等程度にすることも可能である。
【００３５】
さらに、本発明の第２の実施の形態に係る半導体装置を図面に基づいて説明する。図２は、本発明の第２の実施の形態に係る半導体装置を示す斜視図である。図２の符号は、すべて図１と同じものを示している。図２の半導体装置１００は、Ｐ＋型拡散領域１０４をメサ部の表面全体に形成している点において図１の半導体装置１００と異なる。他の部分は図１のものと同じである。
【００３６】
したがって、図２の半導体装置１００は、Ｐ＋型拡散領域１０４を選択的に形成する必要がないので、選択的に形成するための写真工程を省略でき、図１の半導体装置１００よりも製造工程を簡略化することができる。なお、図２の半導体装置１００では、Ｐ＋型拡散領域１０４を図１のものよりも浅く形成することが好ましい。さらには、Ｎ＋型ソース領域１０５よりも浅く形成することが最適である。これは、Ｐ＋型拡散領域１０４を深く形成すると、チャネルが形成される領域のＰ型不純物濃度が高くなり、上記閾値の不用な増加を招くからである。
【００３７】
続けて、本発明の第３の実施の形態に係る半導体装置を図面に基づいて説明する。図３は、本発明の第３の実施の形態に係る半導体装置を示す斜視図である。図３の符号において、１０８は副ソース領域を示し、他の符号はすべて図１と同じものを示している。図３の半導体装置１００は、図２に示した半導体装置１００に対して、副ソース領域１０８を付加した構成となっている。他の部分は図２のものと同じである。副ソース領域１０８は、Ｐ型ボディ層１０３およびＰ＋型拡散領域１０４においてゲートトレンチ１１０の側面に露出した部分およびその近傍に形成されるＮ＋型の領域であり、Ｎ＋型ソース領域１０５と一体となってソース領域として機能する。
【００３８】
したがって、図３の半導体装置１００は、ソース領域がゲートトレンチ１１０の外部まで広がっていることによって、図１および２に示した半導体装置１００よりもチャネル長がやや短くなる。したがって、オン抵抗Ｒｏｎをさらに小さくすることが求められる半導体装置に好適な構成である。
【００３９】
さらに、本発明の第４の実施の形態に係る半導体装置を図面に基づいて説明する。図４は、本発明の第４の実施の形態に係る半導体装置を示す斜視図である。図４の符号において、１１３は開口部を示し、他の符号はすべて図１と同じものを示している。図４の半導体装置１００は、図２に示した半導体装置１００に対して、Ｎ＋型ソース領域１０５に開口部１１３を形成した構成となっている。他の部分は図２のものと同じである。
【００４０】
したがって、図４の半導体装置１００は、Ｎ＋型ソース領域１０５に開口部１１３を形成していることによって、図２に示した半導体装置１００よりもＮ＋型ソース領域１０５の表面積が大きくなる。したがって、Ｎ＋型ソース領域１０５とソース電極膜１１２との電気的接続をさらに確実に確保することができる。なお、図４においては、開口部１１３をＮ＋型ソース領域１０５の内部に連続的に形成しているが、これを間隔をおいて断続的に形成することも可能であり、また開口部１１３を円孔状に多数形成することも可能である。
【００４１】
続けて、本発明の第５の実施の形態に係る半導体装置を図面に基づいて説明する。図５は、本発明の第５の実施の形態に係る半導体装置を示す斜視図である。図５の符号において、１０９はＮ＋型拡散領域を示し、他の符号はすべて図１と同じものを示している。図５の半導体装置１００は、図２に示した半導体装置１００に対して、Ｎ＋型拡散領域１０９を形成している。このＮ＋型拡散領域１０９は、ゲートトレンチ１１０と交差する方向に形成され、かつＮ＋型ソース領域１０５と接している。さらに、Ｐ＋型拡散領域１０４と交互に配置されている。また、Ｎ＋型拡散領域１０９は、その不純物濃度がＮ＋型ソース領域１０５とほぼ同じであり、ソース領域としての機能を発揮する。したがって、Ｎ＋型拡散領域１０９は、Ｎ＋型ソース領域１０５の表面積を拡張したのと同じ効果を奏するので、Ｎ＋型ソース領域１０５とソース電極膜１１２との電気的接続をさらに確実にすることができる。
【００４２】
続けて、本発明の第６の実施の形態に係る半導体装置を図面に基づいて説明する。図６は、本発明の第６の実施の形態に係る半導体装置を示す斜視図である。図６の符号において、１１４はＮ＋型堆積領域を示し、他の符号はすべて図１と同じものを示している。図６の半導体装置１００は、Ｎ＋型堆積領域１１４をＰ＋型拡散領域１０４およびＮ＋型ソース領域１０５上に堆積形成している。また、Ｎ＋型堆積領域１１４は、その不純物濃度がＮ＋型ソース領域１０５とほぼ同じシリコン膜であり、ソース領域としての機能を発揮する。したがって、図５のＮ＋型拡散領域１０９と同様の作用効果を得られるとともに、Ｐ＋型拡散領域１０４およびＮ＋型ソース領域１０５をすべてＮ＋型シリコン膜で覆った後、これを選択的にエッチングすることによって、Ｎ＋型堆積領域１１４が容易に形成できるという利点がある。
【００４３】
また、以上の各実施の形態に係る半導体装置は、トレンチゲート型パワーＭＯＳＦＥＴの構成のみを有する半導体装置ばかりでなく、例えばＩＧＢＴの構成を有するものなどにも好ましく適用できる。図７は、本発明の第７の実施の形態に係る半導体装置を示す斜視図である。図７の符号において、１１５はＰ＋型コレクタ領域、１１６はＮ＋型エミッタ領域、１１７はコレクタ電極膜、１１８はエミッタ電極膜を示し、他の符号はすべて図１と同じものを示している。図７の半導体装置１００は、図１に相当する構成に対してＰ＋型コレクタ領域１１５を付加することによってＩＧＢＴとしたものである。図７の半導体装置１００においても、メサ幅を狭めて半導体装置１００の小型化を図ることが容易である。
【００４４】
なお、これらの実施の形態に係る半導体装置において、ゲート絶縁膜として形成したシリコン酸化膜の一部または全部をシリコン窒化膜で形成することができる。また、ゲート電極膜は、ポリシリコンに代えて金属によって形成することもできる。さらに、ソース電極膜は、ソーストレンチの内部の一部にのみ形成するなど、部分的に形成することも可能である。くわえて、また、セル、すなわちメサ部とこれに隣接する２つのゲートトレンチ１１０の中心線までの範囲を単位とする領域は、ストライプ状に形成するほかに、正方形や、長方形、六角形などに形成することが可能である。以上の実施の形態に係る半導体装置においては、Ｎチャネルトレンチゲート型パワーＭＯＳＦＥＴの構成を例として取り上げたが、Ｐチャネルトレンチゲート型パワーＭＯＳＦＥＴの場合においても同様の構成を採用できる。この場合、ゲート電極膜は、Ｐ型の不純物を含むポリシリコンを堆積させて形成する。また、Ｎ＋型ドレイン層となるシリコン基板は、シリコンに代えて、炭化ケイ素（ＳｉＣ）など他の材料を用いる場合にも好ましく適用できる。
【００４５】
次に、本発明の第１の実施の形態にかかる半導体装置の製造方法に図面に基づいて詳細に説明する。図８から図２４までの各図は、本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ａ）〜（ｑ）である。これらの図面において、１３０，１３１，１３２，１３４，１３６はシリコン酸化膜、１３３は開口部、１３５はポリシリコン膜、１３７はＮ型シリコン膜を示す。
【００４６】
まず、図８に示すように、Ｎ＋型ドレイン層１０１、すなわちＮ＋型のシリコン基板の表面上に、Ｎ型シリコン膜をエピタキシャル成長させてＮ−型ドリフト層１０２を形成する。次に、図９に示すように、ＣＶＤ法によってシリコン酸化膜１３０を形成する。そして、図１０に示すように、シリコン酸化膜１３０を介してＮ−型ドリフト層１０２の表面にホウ素を注入し、高温で拡散させてＰ型ボディ層１０３を形成する。次に、図１１に示すように、ＣＶＤ法によってシリコン酸化膜１３０の表面にさらにシリコン酸化膜１３１を形成し、厚いシリコン酸化膜１３２を形成する。
【００４７】
さらに、図１２に示すように、シリコン酸化膜１３２上にゲートトレンチ１１０の平面パターンに対応したフォトレジストのマスクを形成し、さらにシリコン酸化膜１３２をエッチングして開口部１３２を形成する。続けて、図１３に示すように、シリコン酸化膜１３２をマスクとしてＰ型ボディ層１０３およびＮ−型ドリフト層１０２をエッチングし、ゲートトレンチ１１０を形成する。そして、図１４に示すように、シリコン酸化膜１３２をエッチングによって除去する。
【００４８】
次に、図１５に示すように、Ｐ型ボディ層１０３の表面およびゲートトレンチ１１０の内面上に、ＣＶＤ法によってシリコン酸化膜１３４を形成する。続けて、図１６に示すように、形成されたシリコン酸化膜１３４の表面全体にポリシリコンを堆積させてポリシリコン膜１３５を形成する。このとき、ゲートトレンチ１１０の内部は、ポリシリコン膜１３５で埋め尽くされるようにする。なお、シリコン酸化膜１３４は、高温の酸素雰囲気中でシリコン酸化膜を成膜することによって形成してもよい。
【００４９】
次に、図１７に示すように、ポリシリコン膜１３５をエッチバックし、ゲートトレンチ１１０の内部にゲート電極膜１０７を形成する。そして、図１８に示すように、シリコン酸化膜１３４の表面に、Ｐ型ボディ層１０３の平面パターンに対応したフォトレジストのマスクを形成した後、シリコン酸化膜１３４を介してＰ型ボディ層１０３の表面にホウ素を注入し、高温で拡散させてＰ＋型拡散領域１０４を選択的に形成する。
【００５０】
次に、図１９に示すように、シリコン酸化膜１３４の表面上に、シリコン酸化膜１３６を堆積形成する。このとき、ゲートトレンチ１１０の内部は、シリコン酸化膜１３６で埋め尽くされるようにする。なお、シリコン酸化膜１３６を堆積形成する前に、高温の酸素雰囲気に暴露することによって、ゲートトレンチ１１０の内部に下地となるシリコン酸化膜を形成し、その上にシリコン酸化膜１３６を堆積形成することも可能である。そして、図２０に示すように、シリコン酸化膜１３４およびシリコン酸化膜１３６をエッチバックし、ゲート絶縁膜１０６を形成する。ゲート電極膜１０７は、その全体が所定の厚さのゲート絶縁膜１０６で覆われた状態となる。
【００５１】
次に、図２１に示すように、露出しているＰ型ボディ層１０３、Ｐ＋型拡散領域１０４およびゲート電極膜１０７の表面上に、エピタキシャル成長によって厚いＮ型シリコン膜１３７を形成する。そして、図２２に示すように、Ｐ型ボディ層１０３およびＰ＋型拡散領域１０４上に形成されたＮ型シリコン膜１３７をエッチングによって除去し、ゲートトレンチ１１０の内部にのみＮ型シリコン膜１３７を残す。
【００５２】
そして、図２３に示すように、Ｎ型シリコン膜１３７を除く部分にマスクを形成した後、Ｎ型シリコン膜１３７の表面にヒ素を注入して高温で拡散させ、Ｎ型の不純物濃度を高めてＮ＋型ソース領域１０５にする。最後に、図２４に示すように、スパッタリングによって、ドレイン電極膜１１１およびソース電極膜１１２を形成する。
【００５３】
さらに、本発明の第２の実施の形態にかかる半導体装置の製造方法に図面に基づいて詳細に説明する。図２５から図３９までの各図は、本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ａ）〜（ｏ）である。これらの図面において、１３８，１３９，１４０，１４２，１４４はシリコン酸化膜、１４１は開口部、１４３はポリシリコン膜、１４５はＮ型シリコン膜を示す。
【００５４】
図２５は、Ｐ型ボディ層１０３上にシリコン酸化膜１３８を形成した状態を示すが、これは図１０で示した状態と同じものである。図２５に至るまでの工程は、本発明の第１の実施の形態にかかる半導体装置の製造方法と同じ、すなわち図８および図９で示した工程と同じである。
【００５５】
そして、図２５に示したシリコン酸化膜１３８を形成した後、図２６に示すように、シリコン酸化膜１３８を介してＰ型ボディ層１０３の表面全体にホウ素を注入し、高温で拡散させてＰ＋型拡散領域１０４を形成する。さらに、図２７に示すように、次に、シリコン酸化膜１３８の表面上に、ＣＶＤ法によってシリコン酸化膜１３９を形成し、厚いシリコン酸化膜１４０とする。
【００５６】
次に、図２８に示すように、シリコン酸化膜１４０上にゲートトレンチ１１０の平面パターンに対応したフォトレジストのマスクを形成し、さらにシリコン酸化膜１４０をエッチングして開口部１４１を形成する。続けて、図２９に示すように、シリコン酸化膜１４０をマスクとしてＰ型ボディ層１０３およびＮ−型ドリフト層１０２をエッチングし、ゲートトレンチ１１０を形成する。そして、図３０に示すように、シリコン酸化膜１４０をエッチングによって除去する。
【００５７】
次に、図３１に示すように、Ｐ＋型拡散領域１０４の表面およびゲートトレンチ１１０の内面上に、ＣＶＤ法によってシリコン酸化膜１４２を形成する。続けて、図３２に示すように、形成されたシリコン酸化膜１４２の表面全体にポリシリコンを堆積させてポリシリコン膜１４３を形成する。このとき、ゲートトレンチ１１０の内部は、ポリシリコン膜１４３で埋め尽くされるようにする。なお、シリコン酸化膜１４２は、高温の酸素雰囲気中でシリコン酸化膜を成膜することによって形成してもよい。
【００５８】
そして、図３３に示すように、ポリシリコン膜１４３をエッチバックし、ゲートトレンチ１１０の内部にゲート電極膜１０７を形成する。さらに、図３４に示すように、シリコン酸化膜１４２の表面上に、シリコン酸化膜１４４を堆積形成する。このとき、ゲートトレンチ１１０の内部は、シリコン酸化膜１４４で埋め尽くされるようにする。そして、図３５に示すように、シリコン酸化膜１４２およびシリコン酸化膜１４４をエッチバックし、ゲート絶縁膜１０６を形成する。ゲート電極膜１０７は、その全体が所定の厚さのゲート絶縁膜１０６で覆われた状態となる。
【００５９】
次に、図３６に示すように、露出しているＰ型ボディ層１０３およびゲート電極膜１０７の表面上に、エピタキシャル成長によって厚いＮ型シリコン膜１４５を形成する。そして、図３７に示すように、Ｐ型ボディ層１０３およびＰ＋型拡散領域１０４上に形成されたＮ型シリコン膜１４５をエッチングによって除去し、ゲートトレンチ１１０の内部にのみＮ型シリコン膜１３７を残す。
【００６０】
そして、図３８に示すように、Ｎ型シリコン膜１３７を除く部分にマスクを形成した後、Ｎ型シリコン膜１３７の表面にヒ素を注入して高温で拡散させ、Ｎ型の不純物濃度を高めてＮ＋型ソース領域１０５にする。最後に、図３９に示すように、スパッタリングによって、ドレイン電極膜１１１およびソース電極膜１１２を形成する。
【００６１】
以上説明した本発明の第１および第２の実施の形態に係る半導体装置の製造工程によれば、ゲートトレンチ１１０の内部にＮ＋型ソース領域１０５を形成することが容易に実現できる。
【００６２】
【発明の効果】
以上のように、本発明は、半導体装置において、第１導電型の第１の導電層と、前記第１の導電層に積層させて形成してなる第１導電型の第２の導電層と、前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、前記第３の導電層を開口させて、前記第２の導電層まで達するように形成してなる溝と、前記第３の導電層の表面から注入した不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように形成してなる第２導電型の第１の導電領域と、前記溝の内部に形成してなるゲート絶縁膜と、前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有するので、トレンチゲートを有する半導体装置の小型化を図ることが容易になる。
【００６３】
また、本発明は、半導体装置において、第１導電型の第１の導電層と、前記第１の導電層に積層させて形成してなる第１導電型の第２の導電層と、前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、前記第３の導電層の表面から注入した不純物を拡散させて、前記第３の導電層に積層するように形成してなる第２導電型の第４の導電層と、前記第４の導電層を開口させて、前記第２の導電層まで達するように形成してなる溝と、前記溝の内部に形成してなるゲート絶縁膜と、前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有するを有するので、トレンチゲートを有する半導体装置の小型化を図ることが容易になる。
【００６４】
さらに、半導体装置の製造方法において、第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第３の工程と、前記第３の導電層の表面から前記第１の不純物を選択的に注入し、前記第１のの不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように、第２導電型の第１の導電領域を形成する第４の工程と、前記溝の内部に第１の絶縁膜を形成する第５の工程と、前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有するので、トレンチゲートの内部にソース領域を形成することが容易であり、半導体装置の製造に係る機材に特別の改変を加えることなく、トレンチゲートを有する半導体装置の小型化を図ることが可能である。
【００６５】
くわえて、半導体装置の製造方法において、第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、前記第３の導電層の表面から第１の不純物を注入し、該第１の不純物を拡散させて、前記第３の導電層に積層するように第２導電型の第４の導電層を形成する第３の工程と、前記第４の導電層、前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第４の工程と、前記溝の内部に第１の絶縁膜を形成する第５の工程と、前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有するので、トレンチゲートの内部にソース領域を形成することが容易であり、半導体装置の製造に係る機材に特別の改変を加えることなく、トレンチゲートを有する半導体装置の小型化を図ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す斜視図である。
【図２】本発明の第２の実施の形態に係る半導体装置を示す斜視図である。
【図３】本発明の第３の実施の形態に係る半導体装置を示す斜視図である。
【図４】本発明の第４の実施の形態に係る半導体装置を示す斜視図である。
【図５】本発明の第５の実施の形態に係る半導体装置を示す斜視図である。
【図６】本発明の第６の実施の形態に係る半導体装置を示す斜視図である。
【図７】本発明の第７の実施の形態に係る半導体装置を示す斜視図である。
【図８】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ａ）である。
【図９】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｂ）である。
【図１０】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｃ）である。
【図１１】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｄ）である。
【図１２】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｅ）である。
【図１３】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｆ）である。
【図１４】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｇ）である。
【図１５】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｈ）である。
【図１６】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｉ）である。
【図１７】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｊ）である。
【図１８】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｋ）である。
【図１９】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｌ）である。
【図２０】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｍ）である。
【図２１】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｎ）である。
【図２２】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｏ）である。
【図２３】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｐ）である。
【図２４】本発明の第１の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｑ）である。
【図２５】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ａ）である。
【図２６】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｂ）である。
【図２７】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｃ）である。
【図２８】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｄ）である。
【図２９】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｅ）である。
【図３０】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｆ）である。
【図３１】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｇ）である。
【図３２】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｈ）である。
【図３３】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｉ）である。
【図３４】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｊ）である。
【図３５】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｋ）である。
【図３６】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｌ）である。
【図３７】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｍ）である。
【図３８】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｎ）である。
【図３９】本発明の第２の実施の形態にかかる半導体装置の製造方法を示す斜視図（ｏ）である。
【図４０】従来技術に係る半導体装置の例を示す斜視図である。
【符号の簡単な説明】
１００ 半導体装置
１０１ Ｎ＋型ドレイン層
１０２ Ｎ−型ドリフト層
１０３ Ｐ型ボディ層
１０４ Ｐ＋型拡散領域
１０５ Ｎ＋型ソース領域
１０６ ゲート絶縁膜
１０７ ゲート電極膜
１０８ 副ソース領域
１０９ Ｎ＋型拡散領域
１１０ ゲートトレンチ
１１１ ドレイン電極膜
１１２ ソース電極膜
１１３ 開口部
１１４ Ｎ＋型堆積領域
１１５ Ｐ＋型コレクタ領域
１１６ Ｎ＋型エミッタ領域
１１７ コレクタ電極膜
１１８ エミッタ電極膜
１３０ シリコン酸化膜
１３１ シリコン酸化膜
１３２ シリコン酸化膜
１３３ 開口部
１３４ シリコン酸化膜
１３５ ポリシリコン膜
１３６ シリコン酸化膜
１３７ Ｎ型シリコン膜
１３８ シリコン酸化膜
１３９ シリコン酸化膜
１４０ シリコン酸化膜
１４１ 開口部
１４２ シリコン酸化膜
１４３ ポリシリコン膜
１４４ シリコン酸化膜
１４５ Ｎ型シリコン膜
２００ 半導体装置
２０１ Ｎ＋型ドレイン層
２０２ Ｎ−型ドリフト層
２０３ Ｐ型ボディ層
２０４ Ｐ＋型拡散領域
２０５ Ｎ＋型ソース領域
２０６ ゲート絶縁膜
２０７ ゲート電極膜
２１０ ゲートトレンチ
２１１ ドレイン電極膜
２１２ ソース電極膜
２１３ ＰＳＧ膜[0001]
[Field of the Invention]
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a configuration of a power MOSFET used for a power supply circuit and the like.
[0002]
[Prior art]
2. Description of the Related Art In recent years, semiconductor devices having a power MOSFET structure in which a trench gate is formed have been widely applied to various power sources such as a DC-DC converter. An example of such a semiconductor device is shown in FIG. FIG. 40 is a perspective view showing an example of a conventional semiconductor device. 40, reference numeral 200 denotes a semiconductor device, and 201 denotes N. + Type drain layer, 202 is N − Type drift layer 203 is a P type body layer 204 is P + Mold diffusion region, 205 is N + Type source region, 206 gate insulating film, 207 gate electrode film, 210 gate trench, 211 drain electrode film, 212 source electrode film, 213 PSG film, W 2 Indicates the mesa width.
[0003]
The semiconductor device 200 is N + N on the drain layer 201 − Type drift layer 202 is laminated, and N − A P-type body region 203 is formed on the type drift layer 202. On the P-type body region 203, P + Mold diffusion region 204 and N + A mold source region 205 is formed. P + The mold diffusion region 204 has two N + Formed so as to be sandwiched between the mold source regions 205 and N + It is formed slightly deeper than the mold source region 205. N + The mold source region 205 is P + It is formed so as to sandwich the mold diffusion region 204 and to be adjacent to the gate trench 210. The bottom of the gate trench 210 is N − P type body region 203 and N-type drift layer 202 are formed on the side surface. + The mold source region 205 is exposed.
[0004]
Further, a gate insulating film 206 is formed on the inner surface of the gate trench 210. Further, a gate electrode film 207 is formed so as to fill a space surrounded by the gate insulating film 206. The upper portion of the gate insulating film 206 covers the gate electrode film 207 from above, and extends to the outside of the gate trench 210 and is adjacent to N + A part of the surface of the mold source region 205 is covered. In addition, a PSG (phosphosilicate glass) film 213 is formed on the gate insulating film 210.
[0005]
In addition, PSG film 213 and P + The surface of the mold diffusion region 204, and N + A source electrode film 212 is formed on the exposed surface of the mold source region 205. In addition, N + A drain electrode film 211 is formed on the surface of the mold drain layer 201. P + Mold diffusion region 204 and N + The mold source region 205 is formed in a stripe shape, and the gate trench 210 is also formed in parallel with and in a stripe shape. (For example, see Patent Document 1 as such.)
[0006]
Here, in the semiconductor device 200, when a voltage is applied between the source electrode film 212 and the drain electrode film 211 and a voltage higher than a threshold is applied between the gate electrode film 207 and the source electrode film 212, a P-type An inversion layer is formed near the boundary between the body layer 203 and the gate insulating film 206 to form a channel. Then, current flows from the drain electrode film 211 to the source electrode 212 through this channel.
[0007]
By the way, when the semiconductor device having such a configuration is to be miniaturized, the mesa width W 2 It becomes a subject to make small. But P + Mold diffusion region 204 and N + The mold source region 205 needs to have a certain area in order to maintain good electrical connection with the source electrode film 212. Therefore, in this configuration, the mesa width W 2 It is quite difficult to reduce the size.
[0008]
In order to cope with this problem, a source trench is formed to form P + Mold diffusion region and N + The surface area of the source region is increased, and the source electrode film and P + Mold diffusion region and N + Some have improved electrical connection with the mold source region. (For example, see Patent Document 2 as such.)
[0009]
However, even in this configuration, when the semiconductor device is considerably reduced in size, the source trench and the gate trench, or P + It becomes difficult to accurately form a mold diffusion region or the like within a predetermined range. If these components cannot be formed accurately, the reliability of the semiconductor device is impaired.
[0010]
[Patent Document 1]
JP 2001-7326 A (page 3-4, FIG. 1)
[Patent Document 2]
JP 2000-223708 (page 3-4, FIG. 1)
[0011]
[Problems to be solved by the invention]
In order to solve the above-described problems, an object of the present invention is to provide a semiconductor device having a configuration of a power MOSFET and a method for manufacturing the same, and a method for manufacturing the semiconductor device that can be easily reduced in size. .
[0012]
[Means for Solving the Problems]
As means for solving the above-described problems, the present invention provides a first conductive type formed by laminating a first conductive layer of a first conductive type and a first conductive layer in a semiconductor device. The second conductive layer, the third conductive layer of the second conductive type opposite to the first conductive type formed so as to be laminated on the second conductive layer, and the third conductive layer A groove formed so as to reach the second conductive layer, and impurities implanted from the surface of the third conductive layer are diffused to be shallower than the second conductive layer, and A first conductive region of a second conductivity type formed so as to be exposed on the side surface of the groove, a gate insulating film formed inside the groove, and being included in the gate insulating film A gate electrode film formed, and a first conductive film formed on the gate insulating film and in the trench. And it shall be characterized by having a source region.
[0013]
Therefore, in the semiconductor device according to the present invention, the source region is formed inside the trench, so that the mesa width can be easily reduced by the width of the source region conventionally formed in the mesa portion.
[0014]
According to another aspect of the present invention, in the semiconductor device, the first conductive type first conductive layer, the first conductive type second conductive layer formed so as to be stacked on the first conductive layer, A third conductive layer of a second conductivity type opposite to the first conductivity type formed so as to be laminated on the second conductive layer, and an impurity implanted from the surface of the third conductive layer; A second conductive type fourth conductive layer formed so as to be laminated on the third conductive layer, and the fourth conductive layer is opened to reach the second conductive layer. A groove formed, a gate insulating film formed inside the groove, a gate electrode film formed so as to be enclosed in the gate insulating film, on the gate insulating film, and It has a source region of the first conductivity type formed inside the groove.
[0015]
Therefore, in the semiconductor device according to the present invention, the source region is formed inside the trench, so that the mesa width can be easily reduced by the width of the source region conventionally formed in the mesa portion.
[0016]
Further, the above semiconductor device may have a sub-source region formed so as to be close to the source region.
[0017]
Further, the semiconductor device has a second conductive region of the first conductivity type that intersects the source region and is formed to have substantially the same depth as the fourth conductive layer. it can. The second conductive region may be formed on the fourth conductive layer and the source region so as to intersect the source region.
[0018]
In addition, the source region may have an opening so that a part of the insulating film of the gate is exposed.
[0019]
According to the present invention, in the method for manufacturing a semiconductor device, the first step of forming a first conductive type second conductive layer on the first conductive type first conductive layer, and the second conductive layer A second step of forming a third conductive layer of a second conductivity type opposite to the first conductivity type on the top, and selectively etching the third conductive layer and the second conductive layer; A third step of forming a groove, and selectively injecting a first impurity from the surface of the third conductive layer, diffusing the first impurity, and shallower than the second conductive layer; And a fourth step of forming a first conductive region of the second conductivity type so as to be exposed on the side surface of the groove, and a fifth step of forming a first insulating film inside the groove; A sixth step of forming a polysilicon film in a part of the space surrounded by the first insulating film; and a step over the first insulating film and the polysilicon film. A seventh step of forming a second insulating film, said second insulating film, and was assumed to have an eighth step of forming a conductive film of a first conductivity type inside the groove.
[0020]
Therefore, the semiconductor device manufacturing method according to the present invention can easily realize the formation of the first conductive type conductive film inside the trench.
[0021]
In addition, the method for manufacturing a semiconductor device according to the present invention includes a first step of forming a first conductive type second conductive layer on a first conductive type first conductive layer, and the second conductive type. A second step of forming a third conductive layer of a second conductivity type opposite to the first conductivity type on the layer; and implanting a first impurity from the surface of the third conductive layer; A third step of diffusing one impurity to form a fourth conductive layer of the second conductivity type so as to be laminated on the third conductive layer; and the fourth conductive layer and the third conductive layer. A fourth step of selectively etching the layer and the second conductive layer to form a groove, a fifth step of forming a first insulating film inside the groove, and the first insulating film A sixth step of forming a polysilicon film in a part of the space surrounded by the first insulating film, and forming a second insulating film on the first insulating film and the polysilicon film A seventh step, the second insulating film, and was assumed, characterized in that it comprises an eighth step of forming a conductive film of a first conductivity type inside the groove.
[0022]
Therefore, the semiconductor device manufacturing method according to the present invention can easily realize the formation of the first conductive type conductive film inside the trench.
[0023]
In the above method for manufacturing a semiconductor device, the second impurity is further implanted from the surface of the conductive film, and the second impurity is diffused to increase the concentration of the impurity contained in the conductive film. It can be made to have these processes.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device according to a first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view showing a semiconductor device according to the first embodiment of the present invention. In FIG. 1, reference numeral 100 denotes a semiconductor device, and 101 denotes N. + Type drain layer, 102 is N − Type drift layer, 103 is P type body layer, 104 is P type body layer + Mold diffusion region, 105 is N + Type source region, 106 is a gate insulating film, 107 is a gate electrode film, 110 is a gate trench, 111 is a drain electrode film, 112 is a source electrode film, W 1 Indicates the mesa width.
[0025]
The semiconductor device 100 is N + N on the drain layer 101 − Type drift layer 102 is laminated, and N − A P-type body region 103 is laminated on the type drift layer 102. Further, in the vicinity of the surface of the P-type body region 103, P + The mold diffusion region 104 is formed in a stripe shape. In addition, P + A gate trench 110 is formed so as to intersect with the mold diffusion region 104. A gate insulating film 106 is formed on the inner surface of the gate trench 110, and a gate electrode film 107 is formed so as to be included in the gate insulating film 106. In addition, N on the gate insulating film 106 + A mold source region 105 is formed.
[0026]
Further, the detailed configuration of each component will be described. N + The type drain layer 101 is N + It is formed from a mold silicon substrate. N − Type drift layer 102 is N + An N-type silicon film is formed by epitaxial growth on the surface of the type drain layer 101. + The electrical resistance is higher than that of the type drain layer 101. The P-type body layer 103 is formed of N − P-type impurities are implanted from the surface of the type drift layer 102 and diffused at a high temperature within a predetermined depth from the surface.
[0027]
P + The type diffusion region 104 is formed by selectively injecting a P-type impurity from the surface of the P-type body layer 103 and diffusing the impurity at a high temperature within a range from the surface to a predetermined depth. In this embodiment, P + The type diffusion region 104 is formed in a stripe shape in a direction orthogonal to the gate trench 110, but may be crossed at an angle of, for example, 60 degrees so as to present a staggered pattern with the gate trench 110. Good.
[0028]
N + The type source region 105 is formed in the source trench 110 with N + Formed by epitaxial growth of mold silicon. In FIG. 1, N + Surface of p-type source region 105 and p-type body layer 103 and p + Although the surface of the mold diffusion region 104 forms the same plane (has the same height), it is not always necessary to do so. That is, N + The surface of the type source region 105 is the P type body layer 103 and P + It may be slightly higher or lower than the surface of the mold diffusion region 104.
[0029]
The gate insulating film 106 is formed by forming a silicon oxide film in a high-temperature oxygen atmosphere. The gate electrode film 107 is formed by depositing polysilicon containing N-type impurities. Note that silicon oxide can be deposited by a CVD method.
[0030]
The gate trench 110 is etched to form the P-type body layer 103 and P + The surface of the mold diffusion region 104 is opened, and N − A trench reaching the type drift layer 102 is formed. The gate trench 110 is preferably about the depth shown in FIG. 1, but can be changed as necessary. For example, capacitance C rss N is particularly required to be small. − It can be formed shallower than the boundary surface between the type drift layer 102 and the P type body layer 103. Conversely, on-resistance R on N is particularly required to be small. + Type drain layer 101 and N − It can also be formed deeper than the boundary surface with the type drift layer 102. In FIG. 1, the gate trenches 110 are formed in a stripe shape, but may be formed to exhibit other patterns such as a brickwork pattern, for example.
[0031]
The drain electrode film 111 and the source electrode film 112 are formed by sputtering. These materials are preferably Al—Si, Al—Si—Cu, and the like, but are not limited thereto, and may be other materials as long as they are preferable as the respective electrode films.
[0032]
In the above configuration, when a voltage is applied between the source electrode film 112 and the drain electrode film 111 and a voltage higher than a threshold is applied between the gate electrode film 107 and the source electrode film 112, the P-type body layer 103. An inversion layer is formed in the vicinity of the boundary with the gate insulating film 106 to form a channel. A current flows from the drain electrode film 111 to the source electrode 112 through this channel. Further, if the voltage between the gate electrode film 107 and the source electrode film 112 is made lower than a predetermined threshold value, the channel disappears and no current flows between the drain electrode film 111 and the source electrode film 112.
[0033]
Incidentally, the semiconductor device 100 according to the first embodiment of the present invention includes N + Since the source region 105 is formed in the gate trench 110, the P-type body layer 103 and the P-type body layer 103 are formed in the mesa portion between the gate trenches 110 formed in a stripe shape. + Only the mold diffusion region 104 is formed. Therefore, when compared with the semiconductor device according to the prior art shown in FIG. 36, the configuration of the mesa portion is extremely simple. Further, when viewed along the extending direction of the gate trench 110, the P-type body layer 103 and the P-type body layer 103 are formed. + The mold diffusion regions 104 are alternately arranged, but even if there is some variation in their width in this direction, the above operation of the semiconductor device 100 is not significantly affected.
[0034]
Therefore, P in the mesa + Mold diffusion region 204 and two N + In contrast to the semiconductor device of FIG. 38 in which the mold source region 205 must be accurately formed within a predetermined range, such accuracy is not required when the mesa portion of the semiconductor device 100 is formed. Therefore, mesa width W 1 The mesa width W in FIG. 2 It is very easy to narrow down. Furthermore, mesa width W 1 Can be made narrower than that shown in FIG. 1, for example, to the same extent as the width of the gate trench 110.
[0035]
Furthermore, a semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a perspective view showing a semiconductor device according to the second embodiment of the present invention. The reference numerals in FIG. 2 all indicate the same components as in FIG. The semiconductor device 100 of FIG. + 1 is different from the semiconductor device 100 of FIG. 1 in that the mold diffusion region 104 is formed on the entire surface of the mesa portion. Other parts are the same as those in FIG.
[0036]
Therefore, the semiconductor device 100 of FIG. + Since it is not necessary to selectively form the mold diffusion region 104, a photographic process for selectively forming can be omitted, and the manufacturing process can be simplified as compared with the semiconductor device 100 of FIG. In the semiconductor device 100 of FIG. + The mold diffusion region 104 is preferably formed shallower than that of FIG. Furthermore, N + It is optimal to form it shallower than the type source region 105. This is P + This is because if the type diffusion region 104 is formed deeply, the P-type impurity concentration in the region where the channel is formed becomes high, causing an unnecessary increase in the threshold value.
[0037]
Subsequently, a semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a perspective view showing a semiconductor device according to the third embodiment of the present invention. 3, reference numeral 108 denotes a sub-source region, and all other reference numerals are the same as those in FIG. The semiconductor device 100 of FIG. 3 has a configuration in which a sub-source region 108 is added to the semiconductor device 100 shown in FIG. The other parts are the same as those in FIG. The sub-source region 108 includes the P-type body layer 103 and P + N formed in a portion exposed in the side surface of gate trench 110 and its vicinity in mold diffusion region 104 + Type region, N + It functions as a source region together with the mold source region 105.
[0038]
Therefore, the semiconductor device 100 of FIG. 3 has a slightly shorter channel length than the semiconductor device 100 shown in FIGS. 1 and 2 because the source region extends to the outside of the gate trench 110. Therefore, the on-resistance R on This is a configuration suitable for a semiconductor device that is required to be further reduced.
[0039]
Furthermore, a semiconductor device according to a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a perspective view showing a semiconductor device according to the fourth embodiment of the present invention. In the code | symbol of FIG. 4, 113 shows an opening part and all the other codes | symbols have shown the same thing as FIG. 4 is different from the semiconductor device 100 shown in FIG. + An opening 113 is formed in the mold source region 105. The other parts are the same as those in FIG.
[0040]
Therefore, the semiconductor device 100 of FIG. + Since the opening 113 is formed in the mold source region 105, N is more than the semiconductor device 100 shown in FIG. + The surface area of the mold source region 105 is increased. Therefore, N + The electrical connection between the mold source region 105 and the source electrode film 112 can be further ensured. In FIG. 4, the opening 113 is N + Although it is continuously formed inside the mold source region 105, it can be formed intermittently at intervals, and a large number of openings 113 can be formed in a circular hole shape. .
[0041]
Subsequently, a semiconductor device according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a perspective view showing a semiconductor device according to the fifth embodiment of the present invention. In the code of FIG. + A mold diffusion region is shown, and all other reference numerals are the same as those in FIG. 5 is different from the semiconductor device 100 illustrated in FIG. + A mold diffusion region 109 is formed. This N + The mold diffusion region 109 is formed in a direction crossing the gate trench 110 and N + It is in contact with the mold source region 105. In addition, P + The mold diffusion regions 104 are alternately arranged. N + The type diffusion region 109 has an impurity concentration of N + It is almost the same as the mold source region 105 and exhibits a function as a source region. Therefore, N + The mold diffusion region 109 is N + Since the same effect as expanding the surface area of the mold source region 105 is obtained, N + The electrical connection between the mold source region 105 and the source electrode film 112 can be further ensured.
[0042]
Subsequently, a semiconductor device according to a sixth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a perspective view showing a semiconductor device according to the sixth embodiment of the present invention. In the code of FIG. + The mold deposition region is shown, and all other symbols are the same as those in FIG. The semiconductor device 100 of FIG. + The mold deposition region 114 is P + Mold diffusion region 104 and N + Deposited on the mold source region 105. N + The mold deposition region 114 has an impurity concentration of N + The silicon film is substantially the same as the mold source region 105 and functions as a source region. Therefore, N in FIG. + The same effect as the mold diffusion region 109 can be obtained, and P + Mold diffusion region 104 and N + All mold source regions 105 + After covering with a type silicon film, this is selectively etched to obtain N + There is an advantage that the mold deposition region 114 can be easily formed.
[0043]
The semiconductor device according to each of the above embodiments can be preferably applied not only to a semiconductor device having only a trench gate type power MOSFET configuration but also to a semiconductor device having an IGBT configuration, for example. FIG. 7 is a perspective view showing a semiconductor device according to the seventh embodiment of the present invention. In the code of FIG. + Type collector region 116 is N + The mold emitter region, 117 is a collector electrode film, 118 is an emitter electrode film, and other reference numerals are the same as those in FIG. The semiconductor device 100 of FIG. 7 has a P corresponding to the configuration corresponding to FIG. + An IGBT is obtained by adding a type collector region 115. Also in the semiconductor device 100 of FIG. 7, it is easy to reduce the size of the semiconductor device 100 by narrowing the mesa width.
[0044]
In the semiconductor device according to these embodiments, part or all of the silicon oxide film formed as the gate insulating film can be formed of a silicon nitride film. Further, the gate electrode film can be formed of metal instead of polysilicon. Furthermore, the source electrode film can be partially formed, for example, formed only in a part inside the source trench. In addition, the cell, that is, the mesa portion and the region having the range from the center line of the two adjacent gate trenches 110 as a unit are formed in a stripe shape, and in a square, rectangle, hexagon, etc. It is possible to form. In the semiconductor device according to the above embodiment, the configuration of the N-channel trench gate type power MOSFET is taken as an example, but the same configuration can be adopted also in the case of the P channel trench gate type power MOSFET. In this case, the gate electrode film is formed by depositing polysilicon containing P-type impurities. N + The silicon substrate serving as the mold drain layer can be preferably applied when other materials such as silicon carbide (SiC) are used instead of silicon.
[0045]
Next, a semiconductor device manufacturing method according to a first embodiment of the present invention will be described in detail with reference to the drawings. 8 to 24 are perspective views (a) to (q) showing a method for manufacturing the semiconductor device according to the first embodiment of the present invention. In these drawings, 130, 131, 132, 134 and 136 are silicon oxide films, 133 is an opening, 135 is a polysilicon film, and 137 is an N-type silicon film.
[0046]
First, as shown in FIG. + Type drain layer 101, ie, N + N-type silicon film is epitaxially grown on the surface of the silicon substrate − A type drift layer 102 is formed. Next, as shown in FIG. 9, a silicon oxide film 130 is formed by a CVD method. Then, as shown in FIG. 10, N is interposed through the silicon oxide film 130. − Boron is implanted into the surface of the type drift layer 102 and diffused at a high temperature to form the P type body layer 103. Next, as shown in FIG. 11, a silicon oxide film 131 is further formed on the surface of the silicon oxide film 130 by a CVD method, and a thick silicon oxide film 132 is formed.
[0047]
Further, as shown in FIG. 12, a photoresist mask corresponding to the planar pattern of the gate trench 110 is formed on the silicon oxide film 132, and the silicon oxide film 132 is etched to form an opening 132. Subsequently, as shown in FIG. 13, the P-type body layer 103 and the N-type body layer 103 are formed using the silicon oxide film 132 as a mask. − The type drift layer 102 is etched to form a gate trench 110. Then, as shown in FIG. 14, the silicon oxide film 132 is removed by etching.
[0048]
Next, as shown in FIG. 15, a silicon oxide film 134 is formed on the surface of the P-type body layer 103 and the inner surface of the gate trench 110 by the CVD method. Subsequently, as shown in FIG. 16, polysilicon is deposited on the entire surface of the formed silicon oxide film 134 to form a polysilicon film 135. At this time, the inside of the gate trench 110 is filled with the polysilicon film 135. Note that the silicon oxide film 134 may be formed by forming a silicon oxide film in a high-temperature oxygen atmosphere.
[0049]
Next, as shown in FIG. 17, the polysilicon film 135 is etched back to form the gate electrode film 107 inside the gate trench 110. Then, as shown in FIG. 18, a photoresist mask corresponding to the planar pattern of the P-type body layer 103 is formed on the surface of the silicon oxide film 134, and then the P-type body layer 103 is interposed via the silicon oxide film 134. Boron is implanted into the surface and diffused at a high temperature. + A mold diffusion region 104 is selectively formed.
[0050]
Next, as shown in FIG. 19, a silicon oxide film 136 is deposited on the surface of the silicon oxide film 134. At this time, the inside of the gate trench 110 is filled with the silicon oxide film 136. Before the silicon oxide film 136 is deposited, a silicon oxide film serving as a base is formed inside the gate trench 110 by exposure to a high-temperature oxygen atmosphere, and the silicon oxide film 136 is deposited thereon. It is also possible. Then, as shown in FIG. 20, the silicon oxide film 134 and the silicon oxide film 136 are etched back to form the gate insulating film 106. The gate electrode film 107 is entirely covered with a gate insulating film 106 having a predetermined thickness.
[0051]
Next, as shown in FIG. 21, the exposed P-type body layer 103, P + A thick N-type silicon film 137 is formed on the surfaces of the mold diffusion region 104 and the gate electrode film 107 by epitaxial growth. Then, as shown in FIG. 22, the P-type body layer 103 and P + The N-type silicon film 137 formed on the type diffusion region 104 is removed by etching, and the N-type silicon film 137 is left only in the gate trench 110.
[0052]
Then, as shown in FIG. 23, after forming a mask on the portion excluding the N-type silicon film 137, arsenic is implanted into the surface of the N-type silicon film 137 and diffused at a high temperature to increase the N-type impurity concentration. N + A mold source region 105 is formed. Finally, as shown in FIG. 24, the drain electrode film 111 and the source electrode film 112 are formed by sputtering.
[0053]
Furthermore, a semiconductor device manufacturing method according to the second embodiment of the present invention will be described in detail with reference to the drawings. 25 to 39 are perspective views (a) to (o) showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention. In these drawings, 138, 139, 140, 142, and 144 are silicon oxide films, 141 is an opening, 143 is a polysilicon film, and 145 is an N-type silicon film.
[0054]
FIG. 25 shows a state in which the silicon oxide film 138 is formed on the P-type body layer 103, which is the same as the state shown in FIG. The steps up to FIG. 25 are the same as those of the semiconductor device manufacturing method according to the first embodiment of the present invention, that is, the steps shown in FIGS.
[0055]
Then, after the silicon oxide film 138 shown in FIG. 25 is formed, boron is implanted into the entire surface of the P-type body layer 103 through the silicon oxide film 138 as shown in FIG. + A mold diffusion region 104 is formed. Further, as shown in FIG. 27, next, a silicon oxide film 139 is formed on the surface of the silicon oxide film 138 by a CVD method to form a thick silicon oxide film 140.
[0056]
Next, as shown in FIG. 28, a photoresist mask corresponding to the planar pattern of the gate trench 110 is formed on the silicon oxide film 140, and the silicon oxide film 140 is etched to form an opening 141. Subsequently, as shown in FIG. 29, the P-type body layer 103 and the N-type body layer 103 are formed using the silicon oxide film 140 as a mask. − The type drift layer 102 is etched to form a gate trench 110. Then, as shown in FIG. 30, the silicon oxide film 140 is removed by etching.
[0057]
Next, as shown in FIG. + A silicon oxide film 142 is formed on the surface of the mold diffusion region 104 and the inner surface of the gate trench 110 by the CVD method. Subsequently, as shown in FIG. 32, polysilicon is deposited on the entire surface of the formed silicon oxide film 142 to form a polysilicon film 143. At this time, the inside of the gate trench 110 is filled with the polysilicon film 143. Note that the silicon oxide film 142 may be formed by forming a silicon oxide film in a high-temperature oxygen atmosphere.
[0058]
Then, as shown in FIG. 33, the polysilicon film 143 is etched back to form the gate electrode film 107 inside the gate trench 110. Further, as shown in FIG. 34, a silicon oxide film 144 is deposited on the surface of the silicon oxide film 142. At this time, the inside of the gate trench 110 is filled with the silicon oxide film 144. Then, as shown in FIG. 35, the silicon oxide film 142 and the silicon oxide film 144 are etched back, and the gate insulating film 106 is formed. The gate electrode film 107 is entirely covered with a gate insulating film 106 having a predetermined thickness.
[0059]
Next, as shown in FIG. 36, a thick N-type silicon film 145 is formed on the exposed surfaces of the P-type body layer 103 and the gate electrode film 107 by epitaxial growth. Then, as shown in FIG. 37, the P-type body layer 103 and P + The N type silicon film 145 formed on the type diffusion region 104 is removed by etching, and the N type silicon film 137 is left only in the gate trench 110.
[0060]
Then, as shown in FIG. 38, after forming a mask on the portion excluding the N-type silicon film 137, arsenic is implanted into the surface of the N-type silicon film 137 and diffused at a high temperature to increase the N-type impurity concentration. N + A mold source region 105 is formed. Finally, as shown in FIG. 39, the drain electrode film 111 and the source electrode film 112 are formed by sputtering.
[0061]
According to the manufacturing process of the semiconductor device according to the first and second embodiments of the present invention described above, N in the gate trench 110 is formed. + The mold source region 105 can be easily formed.
[0062]
【The invention's effect】
As described above, according to the present invention, in the semiconductor device, the first conductive type first conductive layer and the first conductive type second conductive layer formed by being stacked on the first conductive layer are provided. A third conductive layer of the second conductivity type opposite to the first conductivity type formed so as to be laminated on the second conductive layer, and the third conductive layer being opened, A groove formed to reach the second conductive layer, and an impurity implanted from the surface of the third conductive layer is diffused to be shallower than the second conductive layer and exposed on the side surface of the groove A first conductive region of the second conductivity type formed as described above, a gate insulating film formed inside the groove, and a gate electrode film formed so as to be enclosed in the gate insulating film And having a first conductivity type source region formed on the gate insulating film and inside the trench, It becomes easy to reduce the size of the semiconductor device having a wrench gate.
[0063]
According to the present invention, in the semiconductor device, a first conductive type first conductive layer, a first conductive type second conductive layer formed by laminating the first conductive layer, the first conductive type, A second conductive type third conductive layer opposite to the first conductive type formed so as to be laminated on the second conductive layer, and impurities implanted from the surface of the third conductive layer are diffused. A fourth conductive layer of the second conductivity type formed so as to be laminated on the third conductive layer, and formed so as to reach the second conductive layer by opening the fourth conductive layer A gate insulating film formed inside the groove, a gate electrode film formed so as to be enclosed in the gate insulating film, and on the gate insulating film Device having a first conductivity type source region formed inside the semiconductor device and having a trench gate It is easy to downsize.
[0064]
Further, in the method of manufacturing a semiconductor device, a first step of forming a first conductive type second conductive layer on the first conductive type first conductive layer, and a first step on the second conductive layer. A second step of forming a third conductive layer of a second conductivity type opposite to the conductivity type, and selectively etching the third conductive layer and the second conductive layer to form a groove; A third step, selectively injecting the first impurity from the surface of the third conductive layer, diffusing the first impurity, shallower than the second conductive layer, and A fourth step of forming a first conductive region of a second conductivity type so as to be exposed on a side surface of the groove; a fifth step of forming a first insulating film inside the groove; A sixth step of forming a polysilicon film in a part of a space surrounded by one insulating film, and the first insulating film and the polysilicon film Since there is a seventh step of forming a second insulating film and an eighth step of forming a first conductive type conductive film on the second insulating film and inside the groove, the trench gate It is easy to form a source region inside, and it is possible to reduce the size of a semiconductor device having a trench gate without special modification of equipment related to the manufacture of the semiconductor device.
[0065]
In addition, in the method of manufacturing a semiconductor device, a first step of forming a second conductive layer of the first conductivity type on the first conductive layer of the first conductivity type, and a first step of forming the second conductive layer on the second conductive layer. A second step of forming a third conductive layer of a second conductivity type opposite to the first conductivity type, and implanting a first impurity from the surface of the third conductive layer, A third step of diffusing and forming a fourth conductive layer of the second conductivity type so as to be laminated on the third conductive layer; the fourth conductive layer; the third conductive layer; A fourth step of selectively etching the two conductive layers to form a groove; a fifth step of forming a first insulating film inside the groove; and a space surrounded by the first insulating film. A sixth step of forming a polysilicon film on a part of the first insulating film, and a seventh step of forming a second insulating film on the first insulating film and the polysilicon film. Since there is an eighth step of forming a first conductive type conductive film on the second insulating film and inside the groove, it is easy to form a source region inside the trench gate. In addition, it is possible to reduce the size of a semiconductor device having a trench gate without special modification of equipment related to the manufacture of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a perspective view showing a semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a perspective view showing a semiconductor device according to a third embodiment of the present invention.
FIG. 4 is a perspective view showing a semiconductor device according to a fourth embodiment of the present invention.
FIG. 5 is a perspective view showing a semiconductor device according to a fifth embodiment of the present invention.
FIG. 6 is a perspective view showing a semiconductor device according to a sixth embodiment of the present invention.
FIG. 7 is a perspective view showing a semiconductor device according to a seventh embodiment of the present invention.
FIG. 8A is a perspective view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 9 is a perspective view (b) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 10 is a perspective view (c) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
FIG. 11 is a perspective view (d) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
FIG. 12 is a perspective view (e) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention.
FIG. 13 is a perspective view (f) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
FIG. 14 is a perspective view (g) showing the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 15 is a perspective view (h) illustrating a method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 16 is a perspective view (i) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention;
FIG. 17 is a perspective view (j) illustrating a method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 18 is a perspective view (k) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention;
FIG. 19 is a perspective view (l) showing the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 20 is a perspective view (m) showing the method for manufacturing the semiconductor device according to the first embodiment of the invention.
FIG. 21 is a perspective view (n) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention;
FIG. 22 is a perspective view (o) illustrating a method for manufacturing the semiconductor device according to the first embodiment of the present invention;
FIG. 23 is a perspective view (p) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention;
FIG. 24 is a perspective view (q) showing the manufacturing method of the semiconductor device according to the first embodiment of the invention;
FIG. 25A is a perspective view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 26 is a perspective view (b) showing the manufacturing method of the semiconductor device according to the second embodiment of the present invention;
FIG. 27 is a perspective view (c) illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 28 is a perspective view (d) showing the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 29 is a perspective view (e) showing the manufacturing method of the semiconductor device according to the second embodiment of the invention;
FIG. 30 is a perspective view (f) illustrating a method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 31 is a perspective view (g) showing a method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 32 is a perspective view (h) illustrating a method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 33 is a perspective view (i) showing a manufacturing method of the semiconductor device according to the second embodiment of the present invention;
FIG. 34 is a perspective view (j) showing the method of manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 35 is a perspective view (k) showing the manufacturing method of the semiconductor device according to the second embodiment of the invention;
FIG. 36 is a perspective view (l) showing the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 37 is a perspective view (m) showing a method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 38 is a perspective view (n) showing the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
FIG. 39 is a perspective view (o) showing a manufacturing method of the semiconductor device according to the second embodiment of the present invention;
FIG. 40 is a perspective view showing an example of a semiconductor device according to a conventional technique.
[Brief description of symbols]
100 Semiconductor device
101 N + Type drain layer
102 N − Type drift layer
103 P-type body layer
104 P + Mold diffusion region
105 N + Type source area
106 Gate insulation film
107 Gate electrode film
108 Secondary source area
109 N + Mold diffusion region
110 Gate trench
111 Drain electrode film
112 Source electrode film
113 opening
114 N + Mold deposition area
115 P + Type collector area
116 N + Emitter region
117 Collector electrode film
118 Emitter electrode film
130 Silicon oxide film
131 Silicon oxide film
132 Silicon oxide film
133 opening
134 Silicon oxide film
135 Polysilicon film
136 Silicon oxide film
137 N-type silicon film
138 Silicon oxide film
139 Silicon oxide film
140 Silicon oxide film
141 opening
142 Silicon oxide film
143 Polysilicon film
144 Silicon oxide film
145 N-type silicon film
200 Semiconductor device
201 N + Type drain layer
202 N − Type drift layer
203 P-type body layer
204 P + Mold diffusion region
205 N + Type source area
206 Gate insulation film
207 Gate electrode film
210 Gate trench
211 Drain electrode film
212 Source electrode film
213 PSG membrane

Claims (10)

第１導電型の第１の導電層と、
前記第１の導電層に積層するように形成してなる第１導電型の第２の導電層と、
前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、
前記第３の導電層を開口させて、前記第２の導電層まで達するように形成してなる溝と、
前記第３の導電層の表面から注入した不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように形成してなる第２導電型の第１の導電領域と、
前記溝の内部に形成してなるゲート絶縁膜と、
前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、
前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有することを特徴とする半導体装置。A first conductive layer of a first conductivity type;
A first conductive type second conductive layer formed so as to be laminated on the first conductive layer;
A third conductive layer of the second conductivity type opposite to the first conductivity type formed so as to be laminated on the second conductive layer;
A groove formed by opening the third conductive layer to reach the second conductive layer;
Impurities implanted from the surface of the third conductive layer are diffused so as to be shallower than the second conductive layer and exposed on the side surface of the groove. A conductive region;
A gate insulating film formed inside the trench;
A gate electrode film formed so as to be enclosed in the gate insulating film;
A semiconductor device comprising a first conductivity type source region formed on the gate insulating film and in the trench. 第１導電型の第１の導電層と、
前記第１の導電層に積層するように形成してなる第１導電型の第２の導電層と、
前記第２の導電層に積層するように形成してなる第１導電型とは反対型の第２導電型の第３の導電層と、
前記第３の導電層の表面から注入した不純物を拡散させて、前記第３の導電層に積層するように形成してなる第２導電型の第４の導電層と、
前記第４の導電層を開口させて、前記第２の導電層まで達するように形成してなる複数の溝と、
前記溝の内部に形成してなるゲート絶縁膜と、
前記ゲート絶縁膜に内包されるように形成してなるゲート電極膜と、
前記ゲート絶縁膜上に、かつ、前記溝の内部に形成してなる第１導電型のソース領域を有し、
前記溝の間の前記第３の導電層および前記第４の導電層には、該第３の導電層および該第４の導電層のみであり、
前記溝の側面に露出する前記第４の導電層と前記ソース領域とが接触し、前記第４の導電層の深さが前記ソース領域の深さより浅いことを特徴とする半導体装置。A first conductive layer of a first conductivity type;
A first conductive type second conductive layer formed so as to be laminated on the first conductive layer;
A third conductive layer of the second conductivity type opposite to the first conductivity type formed so as to be laminated on the second conductive layer;
A fourth conductive layer of a second conductivity type formed by diffusing impurities implanted from the surface of the third conductive layer and stacking on the third conductive layer;
A plurality of grooves formed to open the fourth conductive layer to reach the second conductive layer;
A gate insulating film formed inside the trench;
A gate electrode film formed so as to be enclosed in the gate insulating film;
A source region of a first conductivity type formed on the gate insulating film and inside the trench;
The third conductive layer and the fourth conductive layer between the grooves are only the third conductive layer and the fourth conductive layer,
The semiconductor device, wherein the fourth conductive layer exposed on the side surface of the groove is in contact with the source region, and the depth of the fourth conductive layer is shallower than the depth of the source region. さらに、前記ソース領域と交差するとともに、前記第４の導電層とほぼ同じ深さとなるように形成してなる第１導電型の第２の導電領域を有することを特徴とする請求項２に記載の半導体装置。3. The method according to claim 2, further comprising: a second conductive region of a first conductivity type that intersects with the source region and is formed to have substantially the same depth as the fourth conductive layer. The semiconductor device described. さらに、前記第４の導電層および前記ソース領域上に前記ソース領域と交差するように形成してなる第１導電型の第２の導電領域を有することを特徴とする請求項２に記載の半導体装置。3. The second conductive region according to claim 2, further comprising a second conductive region of a first conductivity type formed on the fourth conductive layer and the source region so as to intersect the source region. Semiconductor device. 前記ソース領域は、前記ゲート絶縁膜の一部が露出するように開口部を形成していることを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体装置。The source region, the semiconductor device according to any one of claims 1 to 4, characterized in that openings are formed so that a portion of the gate insulation film is exposed. さらに、前記第１の導電層の、前記第２の導電層を積層した側の面とは反対側の面に、第２導電型の第５の導電層を形成してなることを特徴とする請求項１ないし請求項５のいずれか一項に記載の半導体装置。Further, a fifth conductive layer of the second conductivity type is formed on the surface of the first conductive layer opposite to the surface on which the second conductive layer is laminated. 6. The semiconductor device according to any one of claims 1 to 5 . 第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、
前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、
前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第３の工程と、
前記第３の導電層の表面から第１の不純物を選択的に注入し、該第１の不純物を拡散させて、前記第２の導電層よりも浅く、かつ、前記溝の側面に露出するように、第２導電型の第１の導電領域を形成する第４の工程と、
前記溝の内部に第１の絶縁膜を形成する第５の工程と、
前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、
前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、
前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有することを特徴とする半導体装置の製造方法。Forming a first conductive type second conductive layer on the first conductive type first conductive layer;
A second step of forming a third conductive layer of a second conductivity type opposite to the first conductivity type on the second conductive layer;
A third step of selectively etching the third conductive layer and the second conductive layer to form a groove;
The first impurity is selectively implanted from the surface of the third conductive layer, and the first impurity is diffused so as to be shallower than the second conductive layer and exposed to the side surface of the groove. And a fourth step of forming a first conductive region of the second conductivity type,
A fifth step of forming a first insulating film inside the trench;
A sixth step of forming a polysilicon film in a part of the space surrounded by the first insulating film;
A seventh step of forming a second insulating film on the first insulating film and the polysilicon film;
A method of manufacturing a semiconductor device, comprising: an eighth step of forming a conductive film of a first conductivity type on the second insulating film and inside the groove. 第１導電型の第１の導電層上に第１導電型の第２の導電層を形成する第１の工程と、
前記第２の導電層上に第１導電型とは反対型の第２導電型の第３の導電層を形成する第２の工程と、
前記第３の導電層の表面から第１の不純物を注入し、該第１の不純物を拡散させて、前記第３の導電層に積層するように第２導電型の第４の導電層を形成する第３の工程と、
前記第４の導電層、前記第３の導電層および前記第２の導電層を選択的にエッチングして溝を形成する第４の工程と、
前記溝の内部に第１の絶縁膜を形成する第５の工程と、
前記第１の絶縁膜に囲まれる空間の一部にポリシリコン膜を形成する第６の工程と、
前記第１の絶縁膜および前記ポリシリコン膜上に第２の絶縁膜を形成する第７の工程と、
前記第２の絶縁膜上、かつ、前記溝の内部に第１導電型の導電膜を形成する第８の工程を有することを特徴とする半導体装置の製造方法。Forming a first conductive type second conductive layer on the first conductive type first conductive layer;
A second step of forming a third conductive layer of a second conductivity type opposite to the first conductivity type on the second conductive layer;
A first impurity is implanted from the surface of the third conductive layer, the first impurity is diffused, and a fourth conductive layer of the second conductivity type is formed so as to be stacked on the third conductive layer. A third step of
A fourth step of selectively etching the fourth conductive layer, the third conductive layer, and the second conductive layer to form a groove;
A fifth step of forming a first insulating film inside the trench;
A sixth step of forming a polysilicon film in a part of the space surrounded by the first insulating film;
A seventh step of forming a second insulating film on the first insulating film and the polysilicon film;
A method of manufacturing a semiconductor device, comprising: an eighth step of forming a conductive film of a first conductivity type on the second insulating film and inside the groove. さらに、前記導電膜表面から第２の不純物を注入し、該第２の不純物を拡散させて、前記導電膜に含まれる不純物の濃度を高める第９の工程を有することを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。Further, the conductive film surface of the second impurity is injected from claim 7 by diffusing said second impurities, and having a ninth step of increasing the concentration of impurities contained in the conductive film A method for manufacturing a semiconductor device according to claim 8 . さらに、前記導電膜表面から第２の不純物を注入し、該第２の不純物を拡散させて、前記導電膜に含まれる不純物の濃度を高める第９の工程を有することを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。9. The method according to claim 8 , further comprising a ninth step of implanting a second impurity from the surface of the conductive film and diffusing the second impurity to increase a concentration of the impurity contained in the conductive film. A method for manufacturing a semiconductor device according to claim 9 .
JP2002297993A 2002-10-10 2002-10-10 Semiconductor device and manufacturing method thereof Expired - Lifetime JP4475865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002297993A JP4475865B2 (en) 2002-10-10 2002-10-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002297993A JP4475865B2 (en) 2002-10-10 2002-10-10 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004134595A JP2004134595A (en) 2004-04-30
JP4475865B2 true JP4475865B2 (en) 2010-06-09

Family

ID=32287552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002297993A Expired - Lifetime JP4475865B2 (en) 2002-10-10 2002-10-10 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4475865B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124522A (en) * 2012-02-20 2012-06-28 Toshiba Corp Semiconductor device
JP2015046502A (en) * 2013-08-28 2015-03-12 住友電気工業株式会社 Silicon carbide semiconductor device and manufacturing method of the same
JP7102919B2 (en) * 2018-05-10 2022-07-20 株式会社豊田中央研究所 Manufacturing method of semiconductor devices

Also Published As

Publication number Publication date
JP2004134595A (en) 2004-04-30

Similar Documents

Publication Publication Date Title
US6495883B2 (en) Trench gate type semiconductor device and method of manufacturing
TWI390637B (en) Silicon carbide devices with hybrid well regions and methods of fabricating silicon carbide devices with hybrid well regions
JP4841829B2 (en) Semiconductor device and manufacturing method thereof
JP4183620B2 (en) Semiconductor device and manufacturing method thereof
JP5298565B2 (en) Semiconductor device and manufacturing method thereof
US20050218472A1 (en) Semiconductor device manufacturing method thereof
TWI632621B (en) Semiconductor device and its manufacturing method
WO2014112015A1 (en) Semiconductor device and method for manufacturing same
KR100758343B1 (en) Silicon carbide semiconductor device
JP4896001B2 (en) Semiconductor device
JP2015213163A (en) Semiconductor device and manufacturing method of semiconductor device
JP2009088005A (en) Semiconductor device and method of manufacturing the same
JP5583846B2 (en) Semiconductor device
JP2003303967A (en) Semiconductor device and its manufacturing method
US7666744B2 (en) Method of manufacturing a semiconductor device having a trench surrounding plural unit cells
US7538388B2 (en) Semiconductor device with a super-junction
JP6005903B2 (en) Manufacturing method of semiconductor device
JP4475865B2 (en) Semiconductor device and manufacturing method thereof
JPWO2007034547A1 (en) Trench gate power MOSFET
US7193268B2 (en) Semiconductor device
JP2022099721A (en) Silicon carbide semiconductor device
CN112466924A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP4694846B2 (en) Manufacturing method of semiconductor device
JP3750627B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20110233660A1 (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Ref document number: 4475865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

EXPY Cancellation because of completion of term