JP4471539B2

JP4471539B2 - Duplex line communication equipment

Info

Publication number: JP4471539B2
Application number: JP2001202679A
Authority: JP
Inventors: 雅人小林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-07-03
Filing date: 2001-07-03
Publication date: 2010-06-02
Anticipated expiration: 2021-07-03
Also published as: JP2003018217A

Description

【０００１】
【発明の属する技術分野】
この発明は、二重化された回線により相互に接続される複数のノードを有する二重化回線通信装置に関し、特に二重化回線の自動切替に係わるものである。
【０００２】
【従来の技術】
図２０は特開平８一２３３３８号公報に示された従来のニ重化回線通信装置を示すブロック図である。図２０において、各通信局は二重化した回線ＡとＢに対し、ＴＡＰ１Ｊ，２Ｊを介して接続される。ＴＡＰ１Ｊ，２Ｊの回線Ａ，Ｂはモデム３Ｊ，４Ｊに接続される。モデム３Ｊ，４Ｊは通信コントローラ５Ｊの送信信号ＴＸを受けて、回線へ電気信号としてデータを送信する。また、モデム３Ｊ，４Ｊは他の通信局からのデータを回線を介して受信し、受信データとして出力する。
【０００３】
待機回線診断回路７Ｊは実行回線と待機回線を弁別し、実行回線が正常、待機回線が異常の状態が１トークンテキスト間続いた場合、待機回線異常信号を出力する。切換器８Ｊは切替レジスタ１１Ｊの制御信号を受けて、自動切替の場合は、切換器８Ｊ内の実行回線診断回路により、実行回線が異常、待機回線が正常の状態が１トークンテキスト間続いた場合、回線選択信号を出力し回線を待機側へ切り替え、ホールドの場合は、回線選択信号を現状に保持するよう出力し、強制回線設定の場合は、切替レジスタ１１Ｊで指定した回線に回線選択信号を出力する。切替スイッチ９Ｊは切換器８Ｊからの回線選択信号の出力により、指定された回線に切替える。計数部１０Ｊは通信コントローラ５Ｊのトークン制御からの正常・異常信号を受けて、正常時は正常カウンタを＋１カウントし、異常時は異常カウンタを＋１カウントする。切替レジスタ１１Ｊは、切替器８Ｊからの回線選択信号の入力と切替論理部１２Ｊからの切替制御信号とにより、切換器８Ｊへ制御信号を出力する。切替論理部１２Ｊは待機回線診断回路７Ｊと計数部１０Ｊと切替レジスタ１１Ｊの信号を受けて、切替論理により切替の動作制御を行う。
【０００４】
【発明が解決しようとする課題】
上記従来技術では、（1）回線Ａ、Ｂはそれぞれ単一のネットワークであり、他のネットワーク装置を中継している場合には中継先には障害状況が伝達されず、切替が行えない、（2）正常カウンタ、異常カウンタをクリア、あるいは減算する契機がないため、正常、異常の判定が正しく行えない場合がある、といった問題点があった。
【０００５】
この発明は上記の課題を解決しようとするものであり、ネットワーク装置（ノード）が多段に中継される二重化回線通信装置においても、回線の障害の検出および自動切り替えを可能とすることを目的とするものである。
【０００６】
【課題を解決するための手段】
この発明に係わる二重化回線通信装置は、ニ重化された回線で相互に接続され相互に送受信する複数のノードを有する二重化回線通信装置において、各ノード毎に、対象とする各ノードの二重化回線の各系に所定周期でへルスチェックパケットを送信する手段と、対象とする各ノードより送信されるへルスチェックパケットを受信して二重化回線の各系の正常・異常の判定を対象ノード毎に行う手段と、対象ノード毎の二重化回線の各系の正常・異常の判定結果を保存する系選択メモリと、この系選択メモリの内容に従って対象ノード毎にデータ受信を行う系を選択する手段とを、それぞれ備えたものである。
【０００７】
また、ヘルスチェックパケット送信周期を変更設定する手段を備えたものである。
また、設定されたへルスチェックパケット送信周期を、系の障害を規定時間内に検出可能となるように補正する手段を備えたものである。
また、ヘルスチェックパケット内に格納する系識別情報を、ヘルスチェックパケット内の送信元アドレス又は宛先アドレスのフィールドに格納するようにしたものである。
【０００８】
また、ヘルスチェックパケット内に格納するノードアドレス及び系識別情報を、ヘルスチェックパケット内の宛先アドレスのフィールドに格納するようにしたものである。
また、ヘルスチェックパケットのサイズを標準的なＬＡＮ規格より小さいサイズにしたものである。
また、系選択メモリを２個有し、ＣＰＵと上記系選択手段間の競合制御を行う系選択メモリセレクタを備えたものである。
【０００９】
また、二重化回線で両系異常の場合は、上記系選択メモリの内容を前値保持とするものである。
さらにまた、ヘルスチェックパケットを受信しない状態を検出する手段と、この手段により受信しない状態を検出した場合に自ノードの上記系選択手段を初期化する手段を備えたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１である二重化回線通信装置の構成を示すブロック図である。図において、１は二重化回線通信装置のノードである。伝送路コントローラ６は、０系と１系で二重化された伝送路（回線）で他のノード１とデータの送受信を行う。３つの伝送路Ａ、Ｂ、Ｃそれぞれに接続できるため、伝送路コントローラＡ、伝送路コントローラＢ、伝送路コントローラＣの３つがある。ノード１は、これら３つの伝送路コントローラ６により、最大３つの他のノード１と接続可能である。ＬＡＮコントローラ５は、ＬＡＮ（ローカルエリアネツトワーク）に接続して、同じＬＡＮに接続する端末とデータの送受信を行うコントローラである。
【００１１】
このノード１は伝送路Ａ、伝送路Ｂ、伝送路Ｃの間で中継処理を行う。具体的には、伝送路Ａの０系、伝送路Ｂの０系、伝送路Ｃの０系間でデータ中継を行い、同様に伝送路Ａの１系、伝送路Ｂの１系、伝送路Ｃの１系間でデータ中継を行う。また、同時に各伝送路から受信したデータをＬＡＮコントローラ５に中継する。また、ＬＡＮコントローラ５から受信したデータを、伝送路Ａの０系及び１系、伝送路Ｂの０系及び１系、伝送路Ｃの０系及び１系に中継する。
【００１２】
図２は、図１の伝送路コントローラ６の構成を示すブロツク図である。図２において、０系コントローラ８は０系伝送路との間でデータの送受信を行い、１系コントローラ９は１系伝送路との間でデータの送受信を行う。０系コントローラ８、１系コントローラ９は受信したデータを系選択器７に渡す。また、系選択器７はＣＰＵ３、ＬＡＮコントローラ５、および他の伝送路コントローラ６からのデータを０系コントローラ８、及び１系コントローラ９に送信する。
【００１３】
図３は、ノード１の接続例を示す図である。（この場合は、図１のノード１の伝送路Ａコントローラが使用されている。）図３では、ノードアドレス１〜４の４台のノード１が相互に接続されており、それぞれのノード１のＬＡＮに接続する端末間でデータ通信が可能となっている。
【００１４】
次に、図１および図２を使って、ノード１の動作を説明する。ＬＡＮに接続される端末がデータを送信すると、ノード１のＬＡＮコントローラ５が受信する。ＬＡＮコントローラ５はこのデータを伝送路コントローラＡ、伝送路コントローラＢ、伝送路コントローラＣのそれぞれに中継する。伝送路コントローラ６では、系選択器７がこのデータをコピーし、０系コントローラ８、１系コントローラ９にそれぞれ送信する。０系コントローラ８、１系コントローラ９は、系選択器７から受信したデータをそれぞれ０系伝送路、１系伝送路に送信する。このようにして、一つのデータがニ重化された伝送路の両方に送信されることになる。
【００１５】
伝送路の先に接続されるノード１では、相手ノード１が送信したデータを０系コントローラ８、１系コントローラ９で受信する。０系コントローラ８、１系コントローラ９はそれぞれ、受信データを系選択器７に渡す。系選択器７は、受信したデータを他の伝送路コントローラ６に送信する。これを受信した伝送路コントローラ６では、０系伝送路から受信したデータであれば０系コントローラ８に送信し、１系伝送路から受信したデータであれば１系コントローラ９に送信する。このようにして、０系伝送路に送信されたデータは０系伝送路を中継されていき、１系伝送路に送信されたデータは１系伝送路を中継されていく。
【００１６】
また、系選択器７は系選択メモリ４の内容に従い、それぞれのノード１から受信するデータについて、０系、１系のどちらか一つの系を選択し、選択した系から受信したデータをＬＡＮコントローラ５に中継する。０系コントローラ８、１系コントローラ９は同じデータを受信するが、このようにしてＬＡＮコントローラ５にはどちらか一方の系からのデータが中継され、同じデータが２つ中継されることはない。
【００１７】
図４は系選択メモリ４の構成を示す図である。各ノードアドレス毎に、０系、１系どちらの系を選択して受信し、ＬＡＮコントローラ５に中継すべきかという情報を格納する。ＣＰＵ３は、系選択メモリ４の内容を決定するために、以下の処理を行う。
【００１８】
ＣＰＵ３は一定周期で、０系へルスチェツクパケツト１０、および１系へルスチェツクパケツト１０をすべての伝送路コントローラ６に送信する。各伝送路コントローラ６では、０系コントローラ８は系選択器７経由でＣＰＵ３から渡された０系へルスチェツクパケツト１０、および１系へルスチェツクパケツト１０を０系伝送路に送信する。同様に、１系コントローラ９は系選択器７経由でＣＰＵ３から渡された０系へルスチェックパケット１０、および１系へルスチェックパケット１０を１系伝送路に送信する。したがって、０系伝送路、１系伝送路のそれぞれに、０系へルスチェックパケット１０、１系へルスチェックパケット１０の両方が一定周期で送信される。
【００１９】
図５はへルスチェツクパケツト１０のフォーマットを示す図である。宛先アドレスは６バイトのフイールドであり、全てのノード１が受信するように、特別なマルチキャストアドレスを設定する。送信元アドレスは、このへルスチェックパケット１０の送信元ノード１を識別するための６バイトのフイールドであり、各ノード１が持つノードアドレスを格納する。ノードアドレスは、あるノード１を一意に識別できるように、ノード１間で重複しない値をあらかじめ設定しておく。パケット長は系識別とＰＡＤのフィールドを合わせた長さを格納する２バイトのフィールドである。系識別はこのへルスチェックパケット１０が０系、１系のいずれかであるかを示す１バイトのフィールドである。０系用であれば０、１系用であれば１を格納する。ＰＡＤは、ヘルスチェツクパケツト１０の全体の長さを６４バイトにするために付加するフィールドである。ＦＣＳ（Frame Check Sequence）は、伝送中にへルスチェックパケット１０にビット誤りが発生した場合に、これを検出するための４バイトのフィールドである。
【００２０】
送信されたへルスチェックパケット１０は、伝送路の先に接続されるノード１で受信される。０系コントローラ８、１系コントローラ９は、それぞれが、０系へルスチェツクパケツト１０および１系へルスチェックパケット１０の両方を受信し、受信したへルスチェックパケット１０を系選択器７に渡す。系選択器７は、０系コントローラ８から受信した０系へルスチェツクパケツト１０、および１系コントローラ９から受信した１系へルスチェツクパケツト１０をＣＰＵ３に渡す。０系コントローラ８から受信した１系へルスチェックパケット１０、および１系コントローラ９から受信した０系へルスチェックパケット１０は廃棄する。
【００２１】
図６は、ヘルスチェツクパケツト１０を受信したときのＣＰＵ３の動作を示すフローチャートである。ＣＰＵ３は、系選択器７から０系へルスチェツクパケツト１０または１系へルスチェックパケツト１０を受信する毎に、図６に示す処理を行う。
【００２２】
ＣＰＵ３は受信したへルスチェツクパケット１０の送信元アドレスを参照して、送信元のノードアドレスを判別する（ステップ１１）。さらに、系識別を参照してそのへルスチェックパケット１０が０系、１系のどちらのものであるかを判別する（ステップ１２）。そして、系選択カウンタテーブル２において、判別したノードアドレスの系のカウンタを０にクリアする（ステップ１３）。
【００２３】
図７は系選択カウンタテーブル２の構成を示す図である。各ノードアドレス毎に、０系の状態を示すカウンタ、及び１系の状態を示すカウンタがある。ＣＰＵ３はへルスチェックパケット１０を送信する周期と同じ周期で、系選択カウンタテーブル２のすべてのカウンタを＋１する。ＣＰＵ３は対象とする他ノード１からへルスチェックパケット１０を受信することで、該当するカウンタを０にクリアするので、健常なノード１については、カウンタの値は０または１となっている。
【００２４】
図８は、系選択に関わるＣＰＵ３の動作を示すフローチャートである。ＣＰＵ３はまず変数Ｎに１を設定し（ステップ１４）、系選択カウンタテーブル２において、ノードアドレスＮの０系カウンタおよび１系カウンタを＋１する（ステップ１５）（ステップ１６）。その後、Ｎを＋１して（ステップ１７）、すべてのノードアドレスについて処理を行う（ステップ１８）。次に、ＣＰＵ３は各カウンタの値をチェツクし、ノードアドレス毎に使用する系を決定し（２０）、系選択メモリ４の内容（図４）を更新する（２１）。カウンタの値がしきい値を超えていれば、該当ノード１の該当する系が異常であると判定し、しきい値以下であれば、正常であると判定する。
【００２５】
図９は、系選択カウンタテーブル２の値を元に、使用する系を決定する論理を示す図である。０系カウンタの正常・異常、１系カウンタの正常・異常の組み合わせにより、そのノードアドレスについて使用する系を決定する。０系を優先系とし、０系が使える限りは０系を使い、０系が異常かつ１系が正常の場合には１系を使用する。両系異常の場合は０系を使用する。
【００２６】
ヘルスチェックパケット１０を受信しないと、該当ノード１の該当系のカウンタは＋１され続けることとなる。例えば、図７は、図３において、ノードアドレス２とノードアドレス４を接続する０系伝送路に異常が発生してデータ伝送が不可能となった場合のノードアドレス１の系選択カウンタテーブル２の内容を示している。図７において、ノードアドレス４の０系カウンタは４となっている。これは、伝送路の障害のためにノードアドレス４から０系伝送路経由で０系へルスチェツクパケツト１０を受信することができず、０クリアされないまま４回連続して＋１されていることを示している。例えばしきい値が３に設定されていれば、ノードアドレス４について０系は異常、１系は正常という判定となり、図９にしたがつて、ノードアドレス４からノードアドレス１への送信は、１系を使用するようにノードアドレス１の系選択メモリ４に設定される。図７において、ノードアドレス１〜３ではどれも０系、１系共に正常と判定されるので、いずれも０系を使用するように系選択メモリ４に設定される。その結果、ノードアドレス１の系選択メモリ４の設定内容は、つまり、対象とするノードアドレスからノードアドレス１への送信に使用される系は、それぞれ図４に示す内容となる。
【００２７】
系選択器７は受信したデータをＬＡＮコントローラ５に中継する際、系選択メモリ４を参照し、ノードアドレス１〜３については０系から受信したデータを中継し、ノードアドレス４については１系から受信したデータを中継する。
【００２８】
以上のようにこの発明に係るノード１では、直接監視できない、他ノード１の先にある伝送路の障害であってもこれを検出し、二重化された伝送路（回線）を自動的に切り替えることが可能となる。
【００２９】
実施の形態２．
図１０は、この発明の実施の形態２の二重化回線通信装置の構成を示すブロツク図である。図１０において、２４はノードである。設定記憶メモリ２５は、ヘルスチェツクパケツト１０の送信周期を記憶するメモリである。ユーザは、ヘルスチェツクパケツト１０の送信周期を設定記憶メモリ２５に設定し、ＣＰＵ２６は設定記憶メモリ２５を参照して、指定された周期でへルスチェツクパケツト１０を送信する。
【００３０】
ヘルスチェックパケット１０を送信する周期を短い時間に設定すれば、伝送路の障害をより早く検出し、正常な系への切換をより早く行えるようになる。その一方で、ヘルスチェックパケット１０が頻繁に送信されるようになることで伝送路の帯域に占めるへルスチェックパケット１０の割合が増し、ユーザが使用可能な帯域が減ることになる。また、ヘルスチェックパケット１０を送信する周期を長い時間に設定すれば、伝送路の帯域に占めるへルスチェックパケット１０の割合を減らし、ユーザが使用可能な帯域を増やすことができる。その一方で、伝送路の障害を検出するのは遅れることになり、正常な系への切換は送信周期が短いときに比べて遅くなる。
【００３１】
以上のように、この発明に係るノード２４では、ヘルスチェツクパケツト１０の送信周期を変更設定可能とすることで、障害検出をより早く行うか、ユーザの使用可能な帯域を増やすかの選択をユーザが自由に行うことが可能となる。
【００３２】
実施の形態３．
図１１は、この発明の実施の形態３の二重化回線通信装置の構成を示すブロツク図である。図１１において、２７はノードである。設定記憶メモリ２８は、ヘルスチェツクパケツト１０の送信周期と共に、ネツトワーク内に存在するノード２７の数を記憶するメモリである。ユーザは、ヘルスチェツクパケツト１０の送信周期と共に、ノード２７の数を設定記憶メモリ２８に設定する。ＣＰＵ２９はへルスチェツクパケット１０を送信する周期で図８の処理を行う。したがって、図８の処理は、送信周期の間に完了する必要があり、例えば、送信周期が１秒に設定されれば、１秒以内に図８の処理を完了する必要がある。
【００３３】
しかしながら、図８の処理はノード２７の数が増えるほど時間がかかるようになるので、ノード２７の数が多いネツトワークにおいて、ユーザが極端に短い送信周期を設定した場合、送信周期内で図８の処理を完了できない可能性がある。この場合、系選択カウンタテーブル２、及び系選択メモリ４の更新処理が遅れ、伝送路の障害を期待した時間内に検出することが不可能となる。
【００３４】
そこで、ＣＰＵ２６は、設定されたノード２７の数から図８の処理に必要な時間を計算し、計算した時間がユーザの設定した送信周期より長い場合、またはユーザが送信周期を設定しない場合には、自身の計算した時間を送信周期として設定記憶メモリ２８に設定する。このようにして、図８の処理が送信周期内に完了することを保証する。
【００３５】
以上のように、この発明に係るノード２７では、ヘルスチェツクパケット１０の送信周期を自動的に補正することで、意図せずに障害検出までの時間が延びてしまうことを防ぐことが可能となる。
【００３６】
実施の形態４．
図１２は、この発明に係るへルスチェツクパケット３０のフォーマットを示す図である。図１２において、送信元アドレスには送信元のノードアドレスと共に、系識別の情報を格納する。そして、パケット長の後ろにあった系識別のフイールドは削除し、ＰＡＤフイールドを４６バイトとする。系選択器７は受信したへルスチェックパケット３０を先頭から精査していくので、系識別を送信元アドレスに格納することで、系選択フィールドがパケット長フィールドの後ろにあったときよりも短時間で精査が可能となり、また、ハードウェアの実装量を減らすことが可能となる。
【００３７】
以上のように、この発明に係るノード３１（図示せず）では、ヘルスチェックパケット３０内の系識別情報を送信元アドレスのフィールドに格納することで、短時間での系識別、及びハードウェア実装量の削減が可能となる。
【００３８】
実施の形態５．
図１３は、この発明に係るへルスチェツクパケツト３２のフォーマットを示す図である。図１３において、宛先アドレスには系識別が可能なように２種類の値のいずれかを格納する。そして、パケット長の後ろにあった系識別のフイールドは削除し、ＰＡＤフイールドを４６バイトとする。系識別は０または１の２つの値をとるので、０系、１系それぞれに対応する宛先アドレス、計２種類を用意し、０系へルスチェックパケット３２では宛先アドレスに０系用宛先アドレス、１系へルスチェックパケツト３２では宛先アドレスに１系用宛先アドレスを設定する。
【００３９】
系選択器７は受信したへルスチェツクパケツト３２を先頭から精査していくので、系識別を宛先アドレスに格納することで、系選択フィールドがパケット長フィールドの後ろにあったときよりも短時間で精査が可能となり、また、ハードウェアの実装量を減らすことが可能となる。
【００４０】
以上のように、この発明に係るノード３３（図示せず）では、ヘルスチェツクパケツト３２内の系識別情報を宛先アドレスのフィールドに格納することで、短時間での系識別、及びハードウェア実装量の削減が可能となる。
【００４１】
実施の形態６．
図１４は、この発明に係るへルスチェツクパケット３４のフォーマットを示す図である。図１４において、宛先アドレスには系識別情報、及び送信元のノードアドレスの情報を格納する。そして、パケット長の後ろにあつた系識別のフイールドは削除し、ＰＡＤフイールドを４６バイトとする。また、送信元アドレスは固定値とし、送信元ノードのノードアドレスを格納しない。
【００４２】
系識別は０または１の２つの値をとるので、宛先アドレスとしては（最大ノードアドレス値×２）の数が必要となる。ＣＰＵ３は、ヘルスチェツクパケツト３４を送信する際、自身のノードアドレスと系識別情報を宛先アドレスのフィールドに設定して送信する。系選択器７は受信したへルスチェツクパケツト３４を先頭から精査していくので、系識別および送信元ノードアドレスを宛先アドレスに格納することで、系選択フィールドがパケット長フィールドの後ろにあり、送信元ノードアドレスが送信元アドレスにあったときよりも短時間で精査が可能となる。
【００４３】
以上のように、この発明に係るノード３５（図示せず）では、ヘルスチェツクパケット３４内の系識別情報と送信元ノードアドレスを宛先アドレスのフィールドに格納することで、短時間での系識別が可能となる。
【００４４】
実施の形態７．
図１５は、この発明に係るへルスチェツクパケツト３６のフォーマットを示す図である。実施の形態１〜６のへルスチェックパケットは、標準としている汎用のＬＡＮの規格であるEthernetに準拠したフォーマットとすることで、標準としている汎用のEthernetコントローラを使用することを可能としている。
【００４５】
図１５に示すフォーマットでは、Ethernetのフォーマットにはしたがわず、パケット長（サイズ）を最小にすることを目的としている。系識別はこのへルスチェツクパケツト３６が０系へルスチェツクパケツト３６、１系へルスチェツクパケツト３６のどちらであるかを示す１バイトのフイールドである。送信元ノードアドレスは、このへルスチェックパケット３６の送信元ノードのノードアドレスである。ＣＲＣ（Cyclic Redundancy Check）は、伝送中にへルスチェツクパケツト３６にビツト誤りが発生した場合にこれを検出するための１バイトのフィールドである。図１５に示すへルスチェックパケット３６は、汎用のEthernetコントローラでは処理できないため、専用ハードウェアで識別を行う。
【００４６】
以上のように、この発明に係るノード３７（図示せず）では、ヘルスチェツクパケット３６のパケツト長を３バイトと短くすることで、規模の小さいハードウェアで処理を可能とし、伝送路の使用帯域を削減し、また、系識別情報及び送信元ノードアドレスの判定をより早く行うことを可能としている。
【００４７】
実施の形態８．
図１６は、この発明の実施の形態８の二重化回線通信装置の構成を示すブロツク図である。上記実施の形態１〜７では、系選択メモリは１面のみ存在しており、ＣＰＵが系選択メモリの内容を更新中に伝送路コントローラがアクセスした場合、及び逆に伝送路コントローラがアクセス中にＣＰＵがアクセスした場合にメモリアクセスの競合が起きる可能性があった。その結果、正しくメモリの内容にアクセスできず、ＣＰＵが系選択メモリの内容を更新できない、あるいは系選択器が誤った系を選択してしまう、という可能性があった。図１６において、系選択メモリ４０は系選択メモリ４０Ａと系選択メモリ４０Ｂの２面で構成される。また、系選択メモリセレクタ４１には、伝送路コントローラ６がアクセスすべき系選択メモリ４０の面情報が格納される。
【００４８】
図１７は、系選択に関わるこの発明のＣＰＵ３９の動作を示すフローチャートである。ＣＰＵ３９は、系選択カウンタテーブル２の内容を更新した後、系選択メモリセレクタ４１の内容をチェツクする（ステップ４２）。系選択メモリセレクタ４１がＡの場合は、伝送路コントローラ６が系選択メモリ４０Ａを参照しているので書換対象として系選択メモリ４０Ｂを選択し（ステップ４３）、系選択メモリセレクタ４１がＢの場合は、伝送路コントローラ６が系選択メモリ４０Ｂを参照しているので書換対象として系選択メモリ４０Ａを選択する（ステップ４４）。この後、ＣＰＵ３９は系選択メモリ４０の内容を書き換えるが、伝送路コントローラ６が参照しているのとは別の系選択メモリ４０を書き換えるため、メモリアクセスの競合は起きない。
【００４９】
系選択メモリ４０の更新後、ＣＰＵ３９は系選択メモリセレクタ４１の内容を現在の選択面とは逆の面を選択するように更新する。系選択メモリセレクタ４１は１ビツトの情報であり、サイズの大きい系選択メモリ４０に比べてアクセス競合の起きる可能性が非常に小さい。また、アクセス競合を避ける機構を設ける場合にも、系選択メモリ４０全体を保護する場合に比べ、系選択メモリセレクタ４１を保護する場合はハードウェアの実装量を非常に小さくできる。
【００５０】
以上のように、この発明に係るノード３８では、系選択メモリ４０を２面用意し、ＣＰＵ３９と伝送路コントローラ６（系選択手段）がアクセスする面を分けることでメモリアクセス競合を防ぐことが可能となる。
【００５１】
実施の形態９．
図１８は、この発明に係る系選択メモリ４の判定ルールを示す図である。実施の形態１では、０系、１系の両方が異常である場合、優先系である０系を使用することとしていた。この場合、０系が常に異常、１系が正常、異常を繰り返しているような状況では、使用する系が、０系（両系異常）、１系（１系のみ正常）、０系（両系異常）と頻繁に切り替わることとなり、通信経路全体に擾乱を与えることになる。図１８においては、０系、１系の両方が異常である場合は、前値保持となっており、０系を使用中に両系異常となった場合はそのまま０系を使用し、１系使用中に両系異常となった場合はそのまま１系を使用する。したがって、無用な系切換が発生しない。
【００５２】
以上のように、この発明に係るノード４８（図示せず）では、系切換を行う必要がない両系異常時には系切換を行わず、通信経路への無用な擾乱を抑制することを可能としている。
【００５３】
実施の形態１０．
図１９は、この発明の実施の形態１０に係るＣＰＵ４９の動作を示すフローチャートである。ＣＰＵ４９（図示せず）は、全てのノードアドレスについて受信する系を判定した後、全てのノードアドレスで両系異常が発生していれば、伝送路コントローラ６を初期化する（ステップ５１）。ノード５０（図示せず）を使用する意図からすれば、ノード５０は２つ以上あると考えられ、通常は少なくとも１つのノード５０からへルスチェックパケット１０を受信すると期待できる。全てのノードアドレスについて両系異常、すなわち継続してへルスチェツクパケツト１０を受信していない状態では、自ノード５０の伝送路コントローラ６が障害状態に陥っている可能性がある。そこで、このような場合には自ノード５０の全ての伝送路コントローラ６を初期化し、障害状態に陥っていれば正常状態に復I日させる。もし、実際に他にノード５０が１つもない、あるいは本ノード５０と他のノード５０を接続する全ての伝送路が障害状態にあったとしても、伝送路コントローラ６を初期化する事による不都合はない。
【００５４】
以上のように、この発明に係るノード５０では、ヘルスチェツクパケット１０により自ノード５０の伝送路コントローラ６の障害状態を予想し、自動的に復旧することを可能としている。
【００５５】
【発明の効果】
以上説明したように、この発明の二重化回線通信装置によれば、ニ重化された回線で相互に接続され相互に送受信する複数のノードを有する二重化回線通信装置において、各ノード毎に、対象とする各ノードの二重化回線の各系に所定周期でへルスチェックパケットを送信する手段と、対象とする各ノードより送信されるへルスチェックパケットを受信して二重化回線の各系の正常・異常の判定を対象ノード毎に行う手段と、対象ノード毎の二重化回線の各系の正常・異常の判定結果を保存する系選択メモリと、この系選択メモリの内容に従って対象ノード毎にデータ受信を行う系を選択する手段とを、それぞれ備えたので、ノード毎にニ重化回路の正常・異常を判定することが可能となり、単数あるいは複数のノードを経由したネットワークであっても二重化回線の自動切り替えが可能となる。
【００５６】
また、ヘルスチェックパケット送信周期を変更設定する手段を備えたので、障害を検出する時間を優先するか、ヘルスチェックパケットが使用する伝送帯域を小さくすることを優先するかをユーザが選択することが可能となる。
また、設定されたへルスチェックパケット送信周期を、系の障害を規定時間内に検出可能となるように補正する手段を備えたので、障害を検出するまでの時間が意図せずに延びてしまうことを防ぐことが可能となる。
また、ヘルスチェックパケット内に格納する系識別情報を、ヘルスチェックパケット内の送信元アドレス又は宛先アドレスのフィールドに格納するようにしたので、系識別情報を前方の送信元アドレス又は宛先アドレスのフィールドに格納することになり、より短時間での系識別、及びハードウェア実装量の削減が可能となる。
【００５７】
また、ヘルスチェックパケット内に格納するノードアドレス及び系識別情報を、ヘルスチェックパケット内の宛先アドレスのフィールドに格納するようにしたので、系識別情報とノードアドレスを前方の宛先アドレスのフィ一ルドに格納することになり、短時間での系識別が可能となる。
また、ヘルスチェックパケットのサイズを標準的なＬＡＮ規格より小さいサイズにしたので、規模の小さいハードウェアで処理を可能とし、また、伝送路の使用帯域を削減し、系識別情報および送信元ノードアドレスの判定をより早く行うことを可能となる。
また、系選択メモリを２個有し、ＣＰＵと上記系選択手段間の競合制御を行う系選択メモリセレクタを備えたので、メモリアクセス競合を防ぐことが可能となる。
【００５８】
また、二重化回線で両系異常の場合は、上記系選択メモリの内容を前値保持とするので、系切替を行う必要がない両系異常時には系切替を行わず、通信経路への無用な擾乱を抑制することができる。
また、ヘルスチェックパケットを受信しない状態を検出する手段と、この手段により受信しない状態を検出した場合に自ノードの上記系選択手段を初期化する手段を備えたので、自ノードの障害状態を予想し、自動的に復旧することが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１である二重化回線通信装置の構成を示すブロック図である。
【図２】図１の伝送路コントローラの構成を示すブロツク図である。
【図３】ノード１の接続例を示す図である。
【図４】この発明に係わる系選択メモリ４の構成を示す図である。
【図５】へルスチェツクパケツト１０のフォーマットを示す図である。
【図６】この発明に係わるＣＰＵ３の動作を示すフローチャートである。
【図７】この発明に係わる系選択カウンタテーブルの構成を示す図である。
【図８】この発明に係わる系選択に関わるＣＰＵ３の動作を示すフローチャートである。
【図９】この発明に係わる使用する系を決定する論理を示す図である。
【図１０】この発明の実施の形態２の二重化回線通信装置の構成を示すブロツク図である。
【図１１】この発明の実施の形態３の二重化回線通信装置の構成を示すブロツク図である。
【図１２】この発明に係るへルスチェツクパケットのフォーマットを示す図である。
【図１３】この発明に係るへルスチェツクパケツトのフォーマットを示す図である。
【図１４】この発明に係るへルスチェツクパケットのフォーマットを示す図である。
【図１５】この発明に係るへルスチェツクパケツトのフォーマットを示す図である。
【図１６】この発明の実施の形態８の二重化回線通信装置の構成を示すブロツク図である。
【図１７】この発明に係わる系選択の動作を示すフローチャートである。
【図１８】この発明に係る系選択メモリの判定ルールを示す図である。
【図１９】この発明の実施の形態１０に係るＣＰＵの動作を示すフローチャートである。
【図２０】従来のニ重化回線通信装置を示すブロック図である。
【符号の説明】
１ノード２系選択カウンタテーブル
３ＣＰＵ４系選択メモリ
５ＬＡＮコントローラ６伝送路コントローラ
７系選択器８０系コントローラ
９１系コントローラ２４ノード
２５設定記憶メモリ２６ＣＰＵ
２７ノード２８設定記憶メモリ
２９ＣＰＵ３８ノード
３９ＣＰＵ４０系選択メモリ
４１系選択メモリセレクタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a duplex line communication apparatus having a plurality of nodes connected to each other by a duplex line, and particularly to automatic switching of a duplex line.
[0002]
[Prior art]
FIG. 20 is a block diagram showing a conventional duplex line communication apparatus disclosed in Japanese Patent Application Laid-Open No. 8-123338. In FIG. 20, each communication station is connected to duplex lines A and B via TAPs 1J and 2J. Lines A and B of TAP 1J and 2J are connected to modems 3J and 4J. The modems 3J and 4J receive the transmission signal TX from the communication controller 5J and transmit data as electrical signals to the line. The modems 3J and 4J receive data from other communication stations via a line and output the received data.
[0003]
The standby line diagnosis circuit 7J discriminates between the execution line and the standby line, and outputs a standby line abnormality signal when the execution line is normal and the standby line is abnormal for one token text. When the switching device 8J receives the control signal of the switching register 11J and automatically switches, the execution line diagnosis circuit in the switching device 8J causes the execution line to be abnormal and the standby line to be normal for one token text. The line selection signal is output to switch the line to the standby side. In the case of hold, the line selection signal is output to be held at the current state. In the case of forced line setting, the line selection signal is output to the line designated by the switching register 11J. Output. The changeover switch 9J switches to the designated line in response to the output of the line selection signal from the switch 8J. Upon receiving the normal / abnormal signal from the token control of the communication controller 5J, the counting unit 10J counts the normal counter by +1 when normal, and counts the abnormal counter by +1 when abnormal. The switch register 11J outputs a control signal to the switch 8J in response to the input of the line selection signal from the switch 8J and the switch control signal from the switch logic unit 12J. The switching logic unit 12J receives signals from the standby line diagnosis circuit 7J, the counting unit 10J, and the switching register 11J, and performs switching operation control by switching logic.
[0004]
[Problems to be solved by the invention]
In the above prior art, (1) Lines A and B are each a single network, and when relaying other network devices, the failure status is not transmitted to the relay destination and switching cannot be performed. 2) Since there was no opportunity to clear or subtract the normal counter and abnormal counter, there was a problem that normal / abnormal judgment could not be performed correctly.
[0005]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and an object of the present invention is to enable detection and automatic switching of a line failure even in a duplex line communication apparatus in which network devices (nodes) are relayed in multiple stages. Is.
[0006]
[Means for Solving the Problems]
  The duplex line communication apparatus according to the present invention is connected to each other by a duplex line.Send and receive each otherIn a duplex line communication device having a plurality of nodes,For each node,Each target nodeDuplex line systemMeans for transmitting a health check packet at a predetermined cycle, and means for receiving a health check packet transmitted from each target node and determining normality / abnormality of each system of the duplex line for each target node; , For each target nodeDuplex lineA system selection memory for storing the normal / abnormal judgment results of each system, and means for selecting a system for receiving data for each target node according to the contents of the system selection memory,RespectivelyIt is provided.
[0007]
Further, there is provided means for changing and setting the health check packet transmission cycle.
Further, there is provided means for correcting the set health check packet transmission period so that a system failure can be detected within a specified time.
Also, the system identification information stored in the health check packet is stored in the source address or destination address field in the health check packet.
[0008]
The node address and system identification information stored in the health check packet are stored in the destination address field in the health check packet.
Also, the size of the health check packet is made smaller than the standard LAN standard.
Further, the system has two system selection memories and is provided with a system selection memory selector for performing competition control between the CPU and the system selection means.
[0009]
When both systems are abnormal on the duplex line, the contents of the system selection memory are held as previous values.
Furthermore, there are provided means for detecting a state in which a health check packet is not received, and means for initializing the system selection means of the own node when a state in which no health check packet is received is detected.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a duplex line communication apparatus according to Embodiment 1 of the present invention. In the figure, reference numeral 1 denotes a node of a duplex line communication apparatus. The transmission path controller 6 transmits / receives data to / from another node 1 through a transmission path (line) duplexed between the 0 system and the 1 system. Since each of the three transmission paths A, B, and C can be connected, there are three transmission path controllers A, transmission path controller B, and transmission path controller C. The node 1 can be connected to a maximum of three other nodes 1 by these three transmission path controllers 6. The LAN controller 5 is a controller that connects to a LAN (local area network) and transmits / receives data to / from a terminal connected to the same LAN.
[0011]
The node 1 performs a relay process between the transmission path A, the transmission path B, and the transmission path C. Specifically, data relay is performed between the 0 system of the transmission path A, the 0 system of the transmission path B, and the 0 system of the transmission path C. Similarly, the 1 system of the transmission path A, the 1 system of the transmission path B, and the transmission path Data relaying is performed between C 1 systems. At the same time, the data received from each transmission path is relayed to the LAN controller 5. The data received from the LAN controller 5 is relayed to the 0 system and 1 system of the transmission path A, the 0 system and 1 system of the transmission path B, and the 0 system and 1 system of the transmission path C.
[0012]
FIG. 2 is a block diagram showing the configuration of the transmission path controller 6 of FIG. In FIG. 2, the 0-system controller 8 transmits / receives data to / from the 0-system transmission path, and the 1-system controller 9 transmits / receives data to / from the 1-system transmission path. The 0-system controller 8 and the 1-system controller 9 pass the received data to the system selector 7. The system selector 7 transmits data from the CPU 3, the LAN controller 5, and the other transmission path controller 6 to the 0-system controller 8 and the 1-system controller 9.
[0013]
  FIG. 3 is a diagram illustrating a connection example of the node 1. (In this case, the node 1 of FIG.Transmission lineA controller is used. In FIG. 3, four nodes 1 with node addresses 1 to 4 are connected to each other, and data communication is possible between terminals connected to the LAN of each node 1.
[0014]
  Next, the operation of the node 1 will be described with reference to FIGS. When a terminal connected to the LAN transmits data, the LAN controller 5 of the node 1 receives the data. The LAN controller 5 relays this data to each of the transmission path controller A, transmission path controller B, and transmission path controller C. In the transmission path controller 6, the system selector 7 receives this data.copyAnd transmitted to the 0-system controller 8 and the 1-system controller 9, respectively. The 0-system controller 8 and the 1-system controller 9 transmit the data received from the system selector 7 to the 0-system transmission path and the 1-system transmission path, respectively. In this way, one data is transmitted to both of the duplexed transmission lines.
[0015]
In the node 1 connected to the end of the transmission path, the 0-system controller 8 and the 1-system controller 9 receive the data transmitted by the counterpart node 1. Each of the 0-system controller 8 and the 1-system controller 9 passes the received data to the system selector 7. The system selector 7 transmits the received data to another transmission path controller 6. The transmission path controller 6 that has received this data transmits data received from the 0-system transmission path to the 0-system controller 8 and transmits data received from the 1-system transmission path to the 1-system controller 9. In this way, data transmitted to the 0-system transmission path is relayed through the 0-system transmission path, and data transmitted to the 1-system transmission path is relayed through the 1-system transmission path.
[0016]
Further, the system selector 7 selects one of the 0 system and the 1 system for the data received from each node 1 according to the contents of the system selection memory 4, and the LAN controller receives the data received from the selected system. Relay to 5. Although the 0-system controller 8 and the 1-system controller 9 receive the same data, the data from either system is relayed to the LAN controller 5 in this way, and the same data is not relayed twice.
[0017]
FIG. 4 is a diagram showing the configuration of the system selection memory 4. For each node address, information indicating whether the 0 system or the 1 system is selected and received and relayed to the LAN controller 5 is stored. The CPU 3 performs the following processing to determine the contents of the system selection memory 4.
[0018]
The CPU 3 transmits the 0-system helical check packet 10 and the 1-system helical check packet 10 to all the transmission path controllers 6 at a constant cycle. In each transmission path controller 6, the 0-system controller 8 transmits the 0-system health check packet 10 and the 1-system health check packet 10 passed from the CPU 3 via the system selector 7 to the 0-system transmission path. Similarly, the 1-system controller 9 transmits the 0-system health check packet 10 passed from the CPU 3 via the system selector 7 and the 1-system health check packet 10 to the 1-system transmission line. Therefore, both the 0-system health check packet 10 and the 1-system health check packet 10 are transmitted at a constant period to the 0-system transmission path and the 1-system transmission path, respectively.
[0019]
FIG. 5 is a diagram showing the format of the health check packet 10. The destination address is a 6-byte field, and a special multicast address is set so that all nodes 1 receive the destination address. The transmission source address is a 6-byte field for identifying the transmission source node 1 of the health check packet 10 and stores the node address of each node 1. As the node address, a value that does not overlap between the nodes 1 is set in advance so that a certain node 1 can be uniquely identified. The packet length is a 2-byte field that stores the combined length of the system identification and PAD fields. The system identification is a 1-byte field indicating whether the health check packet 10 is 0 system or 1 system. 0 is stored for the 0 system and 1 is stored for the 1 system. PAD is a field added to make the entire length of the health check packet 10 64 bytes. FCS (Frame Check Sequence) is a 4-byte field for detecting when a bit error occurs in the health check packet 10 during transmission.
[0020]
The transmitted health check packet 10 is received by the node 1 connected to the end of the transmission path. The 0-system controller 8 and the 1-system controller 9 each receive both the 0-system health check packet 10 and the 1-system health check packet 10 and pass the received health check packet 10 to the system selector 7. . The system selector 7 passes the 0-system Hell packet packet 10 received from the 0-system controller 8 and the 1-system Hell check packet 10 received from the 1-system controller 9 to the CPU 3. The 1-system health check packet 10 received from the 0-system controller 8 and the 0-system health check packet 10 received from the 1-system controller 9 are discarded.
[0021]
FIG. 6 is a flowchart showing the operation of the CPU 3 when the health check packet 10 is received. The CPU 3 performs the processing shown in FIG. 6 every time it receives the Hells check packet 10 or the Hells check packet 10 from the system selector 7.
[0022]
The CPU 3 refers to the source address of the received health check packet 10 to determine the source node address (step 11). Further, with reference to the system identification, it is determined whether the health check packet 10 is of the 0 system or the 1 system (step 12). Then, the system counter of the determined node address in the system selection counter table 2 is cleared to 0 (step 13).
[0023]
FIG. 7 is a diagram showing the configuration of the system selection counter table 2. For each node address, there is a counter indicating the status of the 0 system and a counter indicating the status of the 1 system. The CPU 3 increments all counters in the system selection counter table 2 by +1 at the same cycle as the cycle for sending the health check packet 10. The CPU 3 clears the corresponding counter to 0 by receiving the health check packet 10 from the target other node 1, so that the value of the counter is 0 or 1 for the healthy node 1.
[0024]
FIG. 8 is a flowchart showing the operation of the CPU 3 related to system selection. The CPU 3 first sets the variable N to 1 (step 14), and increments the 0-system counter and the 1-system counter of the node address N in the system selection counter table 2 (step 15) (step 16). Thereafter, N is incremented by 1 (step 17), and processing is performed for all node addresses (step 18). Next, the CPU 3 checks the value of each counter, determines the system to be used for each node address (20), and updates the contents of the system selection memory 4 (FIG. 4) (21). If the value of the counter exceeds the threshold value, it is determined that the corresponding system of the corresponding node 1 is abnormal, and if it is equal to or less than the threshold value, it is determined to be normal.
[0025]
FIG. 9 is a diagram showing logic for determining a system to be used based on the value of the system selection counter table 2. The system to be used for the node address is determined by the combination of normal / abnormal 0 system counter and normal / abnormal 1 system counter. The 0 system is set as the priority system, the 0 system is used as long as the 0 system can be used, and the 1 system is used when the 0 system is abnormal and the 1 system is normal. If both systems are abnormal, use system 0.
[0026]
If the health check packet 10 is not received, the corresponding counter of the corresponding node 1 will continue to be incremented by one. For example, FIG. 7 shows the system selection counter table 2 of the node address 1 when data transmission is impossible due to an abnormality in the system 0 transmission path connecting the node address 2 and the node address 4 in FIG. The contents are shown. In FIG. 7, the 0-system counter of the node address 4 is 4. This means that due to a failure in the transmission path, the check packet 10 cannot be received from the node address 4 via the 0 transmission path to the 0 transmission system, and it is incremented four times consecutively without being cleared to 0. Is shown. For example, if the threshold value is set to 3, for node address 4, it is determined that 0 system is abnormal and 1 system is normal, and transmission from node address 4 to node address 1 is 1 according to FIG. The system selection memory 4 of the node address 1 is set to use the system. In FIG. 7, since node addresses 1 to 3 are determined to be normal for both the 0 system and the 1 system, the system selection memory 4 is set to use the 0 system. As a result, the setting contents of the system selection memory 4 of the node address 1, that is, the systems used for transmission from the target node address to the node address 1 have the contents shown in FIG.
[0027]
The system selector 7 refers to the system selection memory 4 when relaying the received data to the LAN controller 5, relays data received from the 0 system for the node addresses 1 to 3, and starts from the 1 system for the node address 4. Relay received data.
[0028]
As described above, in the node 1 according to the present invention, even a transmission path failure ahead of another node 1 that cannot be directly monitored is detected, and the duplexed transmission path (line) is automatically switched. Is possible.
[0029]
Embodiment 2. FIG.
FIG. 10 is a block diagram showing a configuration of a duplexed line communication apparatus according to the second embodiment of the present invention. In FIG. 10, 24 is a node. The setting storage memory 25 is a memory for storing the transmission cycle of the health check packet 10. The user sets the transmission cycle of the health check packet 10 in the setting storage memory 25, and the CPU 26 refers to the setting storage memory 25 and transmits the health check packet 10 at the specified cycle.
[0030]
If the cycle for transmitting the health check packet 10 is set to a short time, it becomes possible to detect a failure in the transmission path earlier and to switch to a normal system sooner. On the other hand, since the health check packet 10 is frequently transmitted, the proportion of the health check packet 10 occupying the bandwidth of the transmission path increases, and the bandwidth available to the user decreases. If the cycle for transmitting the health check packet 10 is set to a long time, the ratio of the health check packet 10 occupying the bandwidth of the transmission path can be reduced, and the bandwidth available to the user can be increased. On the other hand, detection of a transmission path failure is delayed, and switching to a normal system is delayed compared to when the transmission cycle is short.
[0031]
As described above, in the node 24 according to the present invention, the transmission cycle of the health check packet 10 can be changed and set, so that it is possible to select whether to perform failure detection earlier or increase the usable bandwidth of the user. The user can freely perform it.
[0032]
Embodiment 3 FIG.
FIG. 11 is a block diagram showing the configuration of the duplex line communication apparatus according to Embodiment 3 of the present invention. In FIG. 11, 27 is a node. The setting storage memory 28 is a memory that stores the number of nodes 27 existing in the network together with the transmission cycle of the health check packet 10. The user sets the number of nodes 27 in the setting storage memory 28 together with the transmission cycle of the health check packet 10. The CPU 29 performs the process shown in FIG. 8 at a cycle for transmitting the health check packet 10. Therefore, the processing of FIG. 8 needs to be completed during the transmission cycle. For example, if the transmission cycle is set to 1 second, the processing of FIG. 8 needs to be completed within 1 second.
[0033]
However, since the processing of FIG. 8 takes time as the number of nodes 27 increases, in a network with a large number of nodes 27, when the user sets an extremely short transmission cycle, the processing in FIG. The process may not be completed. In this case, update processing of the system selection counter table 2 and the system selection memory 4 is delayed, and it becomes impossible to detect a failure in the transmission path within the expected time.
[0034]
Therefore, the CPU 26 calculates the time required for the processing in FIG. 8 from the set number of nodes 27, and when the calculated time is longer than the transmission cycle set by the user or when the user does not set the transmission cycle. The time calculated by itself is set in the setting storage memory 28 as a transmission cycle. In this way, it is guaranteed that the process of FIG. 8 is completed within the transmission cycle.
[0035]
As described above, in the node 27 according to the present invention, by automatically correcting the transmission cycle of the health check packet 10, it is possible to prevent an unintended increase in time until failure detection. .
[0036]
Embodiment 4 FIG.
FIG. 12 shows the format of the health check packet 30 according to the present invention. In FIG. 12, system identification information is stored in the transmission source address together with the node address of the transmission source. Then, the system identification field after the packet length is deleted, and the PAD field is set to 46 bytes. Since the system selector 7 scrutinizes the received health check packet 30 from the beginning, storing the system identification in the transmission source address makes it shorter than when the system selection field is behind the packet length field. Can be scrutinized, and the amount of hardware implementation can be reduced.
[0037]
As described above, in the node 31 (not shown) according to the present invention, the system identification information in the health check packet 30 is stored in the source address field, so that the system identification and hardware implementation in a short time are possible. The amount can be reduced.
[0038]
Embodiment 5 FIG.
FIG. 13 is a diagram showing a format of the health check packet 32 according to the present invention. In FIG. 13, one of two types of values is stored in the destination address so that system identification is possible. Then, the system identification field after the packet length is deleted, and the PAD field is set to 46 bytes. Since the system identification takes two values of 0 or 1, two types of destination addresses corresponding to each of the 0 system and 1 system are prepared. In the 0 system health check packet 32, the destination address for the 0 system, In the 1-system health check packet 32, the 1-system destination address is set as the destination address.
[0039]
Since the system selector 7 scrutinizes the received helical check packet 32 from the top, storing the system identification in the destination address allows the system selection field to be shorter than when the system selection field is behind the packet length field. Can be scrutinized, and the amount of hardware implementation can be reduced.
[0040]
As described above, in the node 33 (not shown) according to the present invention, the system identification information in the health check packet 32 is stored in the destination address field, so that the system identification and hardware implementation in a short time are possible. The amount can be reduced.
[0041]
Embodiment 6 FIG.
FIG. 14 is a diagram showing the format of the health check packet 34 according to the present invention. In FIG. 14, the system identification information and the information of the source node address are stored in the destination address. Then, the system identification field after the packet length is deleted to make the PAD field 46 bytes. The source address is a fixed value, and the node address of the source node is not stored.
[0042]
Since the system identification takes two values of 0 or 1, the number of (maximum node address value × 2) is required as the destination address. When transmitting the health check packet 34, the CPU 3 sets its own node address and system identification information in the destination address field and transmits it. Since the system selector 7 scrutinizes the received helical check packet 34 from the beginning, the system selection field is located behind the packet length field by storing the system identification and the source node address in the destination address. A closer examination is possible in a shorter time than when the source node address is at the source address.
[0043]
As described above, in the node 35 (not shown) according to the present invention, the system identification in the health check packet 34 and the source node address are stored in the destination address field, so that the system identification can be performed in a short time. It becomes possible.
[0044]
Embodiment 7. FIG.
FIG. 15 is a diagram showing a format of the health check packet 36 according to the present invention. The health check packets according to the first to sixth embodiments can use a standard general-purpose Ethernet controller by using a format that complies with Ethernet, which is a standard general-purpose LAN.
[0045]
The format shown in FIG. 15 does not follow the Ethernet format but aims to minimize the packet length (size). The system identification is a 1-byte field indicating whether the health check packet 36 is a 0 system health check packet 36 or a 1 system health check packet 36. The source node address is the node address of the source node of this health check packet 36. CRC (Cyclic Redundancy Check) is a 1-byte field for detecting when a bit error occurs in the helical check packet 36 during transmission. The health check packet 36 shown in FIG. 15 cannot be processed by a general-purpose Ethernet controller, and is therefore identified by dedicated hardware.
[0046]
As described above, in the node 37 (not shown) according to the present invention, the packet length of the health check packet 36 is shortened to 3 bytes, so that processing can be performed with small-scale hardware, and the bandwidth used in the transmission path In addition, the system identification information and the source node address can be determined more quickly.
[0047]
Embodiment 8 FIG.
FIG. 16 is a block diagram showing a configuration of a duplexed line communication apparatus according to the eighth embodiment of the present invention. In the first to seventh embodiments, there is only one system selection memory. When the transmission path controller accesses the CPU while updating the contents of the system selection memory, and conversely, the transmission path controller is accessing. There is a possibility that a memory access conflict may occur when the CPU accesses. As a result, there is a possibility that the contents of the memory cannot be correctly accessed, and the CPU cannot update the contents of the system selection memory, or the system selector selects the wrong system. In FIG. 16, the system selection memory 40 is composed of two surfaces, a system selection memory 40A and a system selection memory 40B. The system selection memory selector 41 stores the plane information of the system selection memory 40 to be accessed by the transmission path controller 6.
[0048]
  FIG. 17 is a flowchart showing the operation of the CPU 39 of the present invention related to system selection. After updating the contents of the system selection counter table 2, the CPU 39 checks the contents of the system selection memory selector 41 (step 42)..When the system selection memory selector 41 is A, since the transmission path controller 6 refers to the system selection memory 40A, the system selection memory 40B is selected as a rewrite target (step 43), and the system selection memory selector 41 is B. Since the transmission path controller 6 refers to the system selection memory 40B, the system selection memory 40A is selected as a rewrite target (step 44). Thereafter, the CPU 39 rewrites the contents of the system selection memory 40. However, since the system selection memory 40 different from that referred to by the transmission path controller 6 is rewritten, there is no memory access contention.
[0049]
After updating the system selection memory 40, the CPU 39 updates the contents of the system selection memory selector 41 so as to select a surface opposite to the currently selected surface. The system selection memory selector 41 is 1-bit information, and the possibility of access contention is very small compared to the system selection memory 40 having a large size. Even when a mechanism for avoiding access contention is provided, the hardware implementation amount can be significantly reduced when the system selection memory selector 41 is protected as compared with the case where the entire system selection memory 40 is protected.
[0050]
As described above, in the node 38 according to the present invention, two system selection memories 40 are prepared, and memory access contention can be prevented by dividing the surfaces accessed by the CPU 39 and the transmission path controller 6 (system selection means). It becomes.
[0051]
Embodiment 9 FIG.
FIG. 18 is a diagram showing determination rules of the system selection memory 4 according to the present invention. In the first embodiment, when both the 0 system and the 1 system are abnormal, the 0 system that is the priority system is used. In this case, in a situation where the 0 system is always abnormal, the 1 system is normal, and the abnormality is repeated, the system to be used is the 0 system (both system abnormal), 1 system (only 1 system is normal), 0 system (both System abnormality), and the entire communication path is disturbed. In FIG. 18, when both the 0 system and the 1 system are abnormal, the previous value is held, and when both systems are abnormal while the 0 system is in use, the 0 system is used as it is. If both systems become abnormal during use, use system 1 as is. Therefore, unnecessary system switching does not occur.
[0052]
As described above, in the node 48 (not shown) according to the present invention, it is possible to suppress unnecessary disturbance to the communication path without performing system switching when both systems do not need system switching. .
[0053]
Embodiment 10 FIG.
FIG. 19 is a flowchart showing the operation of the CPU 49 according to the tenth embodiment of the present invention. The CPU 49 (not shown) initializes the transmission path controller 6 after determining the receiving system for all the node addresses, if both system abnormalities occur at all the node addresses (step 51). Given the intention of using the node 50 (not shown), it is considered that there are two or more nodes 50, and it can normally be expected to receive the health check packet 10 from at least one node 50. When both node abnormalities are present for all node addresses, that is, when the health check packet 10 is not continuously received, there is a possibility that the transmission path controller 6 of the own node 50 is in a fault state. Therefore, in such a case, all the transmission path controllers 6 of the own node 50 are initialized, and if they are in a failure state, the normal state is restored. Even if there is actually no other node 50 or all the transmission lines connecting this node 50 and other nodes 50 are in a fault state, there is no problem with initializing the transmission line controller 6. Absent.
[0054]
As described above, in the node 50 according to the present invention, the failure state of the transmission path controller 6 of the node 50 can be predicted by the health check packet 10 and can be automatically recovered.
[0055]
【The invention's effect】
  As described above, according to the duplex line communication device of the present invention, they are connected to each other by a duplex line.Send and receive each otherIn a duplex line communication device having a plurality of nodes,For each node,Each target nodeDuplex line systemMeans for transmitting a health check packet at a predetermined cycle, and means for receiving a health check packet transmitted from each target node and determining normality / abnormality of each system of the duplex line for each target node; , For each target nodeDuplex lineA system selection memory for storing the normal / abnormal judgment results of each system, and means for selecting a system for receiving data for each target node according to the contents of the system selection memory,RespectivelySince it is provided, it is possible to determine the normality / abnormality of the duplex circuit for each node, and it is possible to automatically switch the duplex line even in a network via one or a plurality of nodes.
[0056]
In addition, since a means for changing and setting the health check packet transmission cycle is provided, the user can select whether to give priority to the time for detecting a failure or to reduce the transmission band used by the health check packet. It becomes possible.
In addition, since a means for correcting the set health check packet transmission period so as to detect a system failure within a specified time is provided, the time until the failure is detected unintentionally increases. It becomes possible to prevent this.
In addition, since the system identification information stored in the health check packet is stored in the source address or destination address field in the health check packet, the system identification information is stored in the forward source address or destination address field. As a result, the system can be identified in a shorter time and the amount of hardware mounted can be reduced.
[0057]
Since the node address and system identification information stored in the health check packet are stored in the destination address field in the health check packet, the system identification information and the node address are set in the field of the destination address ahead. The system is stored, and system identification can be performed in a short time.
In addition, since the size of the health check packet is smaller than the standard LAN standard, it is possible to process with small hardware, reduce the bandwidth used for the transmission path, and identify the system identification information and the source node address. It is possible to make the determination earlier.
In addition, since there are two system selection memories and a system selection memory selector that performs contention control between the CPU and the system selection means, it is possible to prevent memory access contention.
[0058]
  Also, if both systems are abnormal on the duplex line, the contents of the above system selection memory are held at the previous value, so there is no need to perform system switching. Can be suppressed.
  In addition, since a means for detecting a state where no health check packet is received and a means for initializing the above-described system selection means when a state where no health check packet is received are detected, a failure state of the own node is predicted. And can be automatically restored.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a duplex line communication apparatus according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of the transmission line controller of FIG. 1;
FIG. 3 is a diagram illustrating a connection example of a node 1;
FIG. 4 is a diagram showing a configuration of a system selection memory 4 according to the present invention.
FIG. 5 is a diagram showing a format of a health check packet 10;
FIG. 6 is a flowchart showing the operation of the CPU 3 according to the present invention.
FIG. 7 is a diagram showing a configuration of a system selection counter table according to the present invention.
FIG. 8 is a flowchart showing the operation of the CPU 3 related to system selection according to the present invention.
FIG. 9 is a diagram showing logic for determining a system to be used according to the present invention.
FIG. 10 is a block diagram showing a configuration of a duplexed line communication apparatus according to the second embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration of a duplexed line communication apparatus according to a third embodiment of the present invention.
FIG. 12 is a diagram showing a format of a health check packet according to the present invention.
FIG. 13 is a diagram showing a format of a health check packet according to the present invention.
FIG. 14 is a diagram showing a format of a health check packet according to the present invention.
FIG. 15 is a diagram showing a format of a health check packet according to the present invention.
FIG. 16 is a block diagram showing a configuration of a duplexed line communication apparatus according to an eighth embodiment of the present invention.
FIG. 17 is a flowchart showing a system selection operation according to the present invention;
FIG. 18 is a diagram showing determination rules for a system selection memory according to the present invention.
FIG. 19 is a flowchart showing the operation of a CPU according to the tenth embodiment of the present invention.
FIG. 20 is a block diagram showing a conventional duplex line communication apparatus.
[Explanation of symbols]
1 node 2 system selection counter table
3 CPU 4 system selection memory
5 LAN controller 6 Transmission path controller
7 system selector 8 0 system controller
9 1 system controller 24 nodes
25 Setting memory 26 CPU
27 nodes 28 setting memory
29 CPU 38 nodes
39 CPU 40 system selection memory
41 System selection memory selector.

Claims

In duplex line communication apparatus having a plurality of node that transmitted and received mutually interconnected by duplicated line,
For each node,
Means for transmitting a health check packet to each system of the duplex line of each target node at a predetermined period;
Means for receiving a health check packet transmitted from each target node and determining normality / abnormality of each system of the duplex line for each target node;
A system selection memory that stores the normal / abnormal judgment results of each system of the duplex line for each target node;
The system and means for selecting a system that receives data for each target node in accordance with the contents of the selected memory, redundant line communication apparatus characterized by comprising, respectively.

2. The duplex line communication apparatus according to claim 1, further comprising means for changing and setting a health check packet transmission cycle.

3. The duplex line communication apparatus according to claim 2, further comprising means for correcting the set health check packet transmission period so that a system failure can be detected within a specified time.

2. The duplex line communication apparatus according to claim 1, wherein the system identification information stored in the health check packet is stored in a source address field or a destination address field in the health check packet.

2. The duplex line communication apparatus according to claim 1, wherein the node address and system identification information stored in the health check packet are stored in a destination address field in the health check packet.

2. The duplex line communication apparatus according to claim 1, wherein the size of the health check packet is smaller than a standard LAN standard.

2. The duplex line communication apparatus according to claim 1, further comprising a system selection memory selector having two system selection memories and performing competition control between the CPU and the system selection means.

2. The duplex line communication apparatus according to claim 1, wherein when both systems are abnormal on the duplex line, the contents of the system selection memory are held as previous values.

2. The duplexing according to claim 1, further comprising: means for detecting a state in which no health check packet is received; and means for initializing the system selection means of the own node when a state in which no health check packet is received is detected. Line communication device.