JP4468772B2 - Receiver circuit - Google Patents
Receiver circuit Download PDFInfo
- Publication number
- JP4468772B2 JP4468772B2 JP2004259949A JP2004259949A JP4468772B2 JP 4468772 B2 JP4468772 B2 JP 4468772B2 JP 2004259949 A JP2004259949 A JP 2004259949A JP 2004259949 A JP2004259949 A JP 2004259949A JP 4468772 B2 JP4468772 B2 JP 4468772B2
- Authority
- JP
- Japan
- Prior art keywords
- receiving circuit
- amplifier
- noise
- circuit unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、受信回路に関し、特に、ミリ波パッシブイメージセンサ(物体が放射するごく微小なミリ波信号を検波する働きをするもの)又は電波望遠鏡などに用いられる高感度受信回路に関する。 The present invention relates to a receiving circuit, and more particularly, to a highly sensitive receiving circuit used for a millimeter wave passive image sensor (which functions to detect a very small millimeter wave signal emitted from an object) or a radio telescope.
近年、微小なミリ波信号を検波するためには高感度な受信回路が必要である。高感度化を図るためには低雑音増幅器(LNA:Low Noise Amplifier)の低雑音化を図るだけでなく、システム全体の低雑音化を図る必要がある。
最もシンプルな受信回路として、図8のシステムブロック図に示すような全電力型受信回路がある(例えば非特許文献1参照)。
In recent years, a highly sensitive receiving circuit is required to detect a minute millimeter wave signal. In order to achieve high sensitivity, it is necessary not only to reduce the noise of a low noise amplifier (LNA), but also to reduce the noise of the entire system.
As the simplest receiving circuit, there is a full power type receiving circuit as shown in the system block diagram of FIG. 8 (see, for example, Non-Patent Document 1).
全電力型受信回路は、図8に示すように、アンテナ111,RFアンプ112,帯域通過濾過器113(BPF:Band Pass Filter),ミキサ114(MIX),IFアンプ115,2乗検波器116,積分器117,信号処理回路118,ローカルオシレータ(LO;局部発振器)119を備えて構成される。このうち、RFアンプ112からIFアンプ115までが信号増幅部分である。そして、この信号増幅部分で増幅された信号を2乗検波器116で直流付近に変換し、変換された信号成分を積分器117で加算して信号処理回路118へ送るようになっている。
As shown in FIG. 8, the all power receiving circuit includes an
なお、図8では、全電力型受信回路における課題を明確化するために、システムブロック図に、符号I,II,IIIで示す各段階における電力と周波数との関係を示す図を付け加えている。そして、信号成分及び受信機のもつ入力換算雑音成分のそれぞれに異なる模様を付して示している。
しかしながら、全電力型受信回路では、図8の出力側の部分(図8中、符号IIIで示す)の電力と周波数との関係を示す図からわかるように、受信機のもつ雑音成分を除去することができないため、ごく微小な信号電力が入力した場合には、雑音と信号を区別することができない。
In FIG. 8, in order to clarify the problem in the all-power receiving circuit, a diagram showing the relationship between power and frequency at each stage indicated by reference numerals I, II, and III is added to the system block diagram. The signal component and the input equivalent noise component of the receiver are shown with different patterns.
However, in the all-power receiving circuit, as can be seen from the diagram showing the relationship between the power and frequency of the output side portion (indicated by reference numeral III in FIG. 8) in FIG. 8, the noise component of the receiver is removed. Therefore, when a very small signal power is input, it is impossible to distinguish between noise and signal.
また、受信特性(雑音指数や利得を指す;主にRFアンプの性能によって決まる)が時間変動した場合、出力レベルもそれに応じて変動してしまい、この結果、入力信号レベルが変わったとして誤動作してしまうおそれがある。
そこで、受信機のもつ雑音成分を低減できるように考案されたのが、図9のシステムブロック図に示すようなディッケ型(Dicke型)受信回路である。
In addition, when the reception characteristics (refers to noise figure and gain; mainly determined by the RF amplifier performance) fluctuate over time, the output level also fluctuates accordingly. As a result, malfunction occurs when the input signal level changes. There is a risk that.
Therefore, a Dicke type receiving circuit as shown in the system block diagram of FIG. 9 has been devised so as to reduce the noise component of the receiver.
ディッケ型受信回路は、図9に示すように、アンテナ121,参照雑音源122,スイッチ123,RFアンプ124,RFフィルタ125,2乗検波器126,スイッチ127,加算器128,スイッチドライバ129,積分器130を備えて構成される。特に、RFアンプ124の前段と2乗検波器126の後段とにそれぞれスイッチ123,127が入れられており、これらのスイッチ123,127をスイッチドライバ129により同時に切り換えることができるようになっている。そして、加算器128で、スイッチ123,127を参照雑音源122側に切り換えている場合に参照雑音源122から入力される受信機の雑音成分が、スイッチ123,127をアンテナ121側に切り換えている場合に受信される信号(雑音成分を含む)に足し合わされた後、積分器120を通すことで雑音成分のみが除去されるようになっている。
As shown in FIG. 9, the Dicke type receiving circuit includes an antenna 121, a
なお、図9では、システムブロック図に、符号I,IIで示す各段階における電力と周波数との関係を示す図を付け加えている。そして、信号成分及び雑音成分のそれぞれに異なる模様を付して示している。
また、図10のシステムブロック図に示すようなグラハム型受信回路も提案されている。
In addition, in FIG. 9, the figure which shows the relationship between the electric power and frequency in each step shown by code | symbol I and II is added to the system block diagram. The signal component and the noise component are shown with different patterns.
A Graham type receiving circuit as shown in the system block diagram of FIG. 10 has also been proposed.
グラハム型受信回路では、ディッケ型受信回路を構成する参照雑音源,スイッチ,RFアンプ,RFフィルタ,2乗検波器からなる受信回路を2系統用意し、これらをスイッチで切り換えることにより最小分解温度を下げるようにしている。このグラハム型受信回路は、図10に示すように、アンテナ131,2つの参照雑音源132A,132B,2つのスイッチ133A,133B,2つのRFアンプ134A,134B,2つのRFフィルタ135A,135B,2つの2乗検波器136A、136B,加算器137,スイッチ138,加算器139,スイッチドライバ140,積分器141を備えて構成される。
In the Graham-type receiver circuit, two systems of receiver circuits consisting of a reference noise source, a switch, an RF amplifier, an RF filter, and a square wave detector that make up the Dicke-type receiver circuit are prepared. I try to lower it. As shown in FIG. 10, the Graham-type receiving circuit includes an
ところで、雑音除去装置についての公知文献として特許文献1がある。特許文献1では、一の系統から信号及び雑音を入力し、他の系統から雑音を入力して、それぞれアナログ−デジタル変換(ADC)する。そして、帯域内における雑音のエネルギを計算し、それらを演算処理することにより雑音を除去するようにしている。
ところで、上述のディッケ型受信回路には、以下のような課題がある。
ディッケ型受信回路では、スイッチを使用して参照雑音源側に切り換える必要があるため、物体が放射するミリ波成分(信号)を受信する時間が全電力型受信回路と比較して半分になってしまう。このため、検波する信号レベルも全電力型受信回路の半分になってしまう。
By the way, the above-mentioned Dicke type receiving circuit has the following problems.
In the Dicke type receiving circuit, since it is necessary to switch to the reference noise source side using a switch, the time for receiving the millimeter wave component (signal) radiated from the object is halved compared to the full power type receiving circuit. End up. For this reason, the signal level to be detected is also half that of the full power receiving circuit.
ここで、電力と温度との関係を次式(1)で定義し、信号成分や雑音成分を電力ではなく温度で表すこととし、TSNを受信機のもつ入力換算雑音温度とし、BHFをBPFの帯域とし、τを積分器の時定数として、全電力型受信回路及びディッケ型受信回路のそれぞれの最小分解温度を表すと、ディッケ型受信回路の最小分解温度(温度分解能)は、全電力型受信回路の最小分解温度の2倍になる。
P=kTB・・・(1)
[P:雑音電力,k:ボルツマン定数(1.38×10-23J/K),T:雑音温度,B:帯域]
つまり、全電力型受信回路の最小分解温度は、次式(2)により表すことができる。
Here, the relationship between power and temperature is defined by the following equation (1), the signal component and noise component are expressed not by power but by temperature, T SN is the input conversion noise temperature of the receiver, and B HF is When the minimum decomposition temperature of each of the full power type receiver circuit and the Dicke type receiver circuit is expressed by using the BPF band and τ as the time constant of the integrator, the minimum decomposition temperature (temperature resolution) of the Dicke type receiver circuit is the total power. This is twice the minimum decomposition temperature of the type receiving circuit.
P = kTB (1)
[P: noise power, k: Boltzmann constant (1.38 × 10 −23 J / K), T: noise temperature, B: band]
That is, the minimum decomposition temperature of the all-power receiving circuit can be expressed by the following equation (2).
この式(2)は、以下のようにして導出される。
まず、図1の検波器の出力は、次式(3)で表される。
This expression (2) is derived as follows.
First, the output of the detector of FIG. 1 is expressed by the following equation (3).
ここで、BHFはBPFの帯域(BPFが設けられていない場合には、RFアンプの周波数帯域とアンテナの周波数帯域)で、FH,FLはそれぞれその上限、下限周波数である。G(f)は増幅器とアンテナの周波数特性を表している。kはボルツマン定数、ΔTは信号成分、TSNはシステム雑音で外来雑音TNと受信機の内部雑音TRの和である。
上記式(3)を解いていくと、その直流成分を求めることができ、次の(4),(5)のように表される。
C′(kΔTBHF)2:信号・・・(4)
C′(kTSNBHF)2:雑音・・・(5)
ここで、C′は定数である。
Here, B HF is a band of the BPF (if no BPF is provided, the frequency band of the RF amplifier and the frequency band of the antenna), and F H and F L are the upper and lower frequency limits, respectively. G (f) represents the frequency characteristics of the amplifier and the antenna. k is a Boltzmann constant, ΔT is a signal component, TSN is a system noise, and is the sum of the external noise T N and the internal noise T R of the receiver.
When the above equation (3) is solved, the DC component can be obtained and is expressed as the following (4) and (5).
C ′ (kΔTB HF ) 2 : Signal (4)
C ′ (kTS SN B HF ) 2 : Noise (5)
Here, C ′ is a constant.
なお、雑音の直流成分は後ほど、信号処理回路でC′(kTSNBHF)2を差し引く処理を行なうことで消されるため、考慮しなくても良い。
このように表される出力が積分器(LPF)を通った後の値は、次の(6)のように表される。
C(kΔTBHF)2・・・(6)
一方、LPF通過後の交流成分は、次の(7),(8)のように表される。
2C(kΔT)2BHF・BIF:信号成分・・・(7)
2C(kTSN)2BHF・BIF:雑音成分・・・(8)
なお、ΔTとTSNとを比較すると、TSNは十分に大きいので交流成分はほとんど雑音となる。
Note that the direct current component of noise is eliminated by performing a process of subtracting C ′ (kTS SN B HF ) 2 later in the signal processing circuit, and therefore need not be considered.
The value after the output expressed in this way passes through the integrator (LPF) is expressed as the following (6).
C (kΔTB HF ) 2 (6)
On the other hand, the AC component after passing through the LPF is expressed as the following (7) and (8).
2C (kΔT) 2 B HF · B IF : Signal component (7)
2C (kT SN ) 2 B HF · B IF : Noise component (8)
Note that when ΔT and T SN are compared, T SN is sufficiently large, so that the AC component is almost noisy.
ここで、最小分解温度は受信できる最小の温度と定義されるため、これは、上記(6)と(8)とが等しい場合に求まることになる。このため、次式(9)が導出される。 Here, since the minimum decomposition temperature is defined as the minimum temperature that can be received, this is obtained when (6) and (8) are equal. Therefore, the following equation (9) is derived.
LPFの時定数が理想積分器と等しいと仮定する[τ=1/(2BIF)]ことで、上記式(2)が導出される。
これに対し、ディッケ型受信回路の最小分解温度は、次式(10)により表すことができる。
By assuming that the time constant of the LPF is equal to that of the ideal integrator [τ = 1 / (2B IF )], the above equation (2) is derived.
On the other hand, the minimum decomposition temperature of the Dicke type receiving circuit can be expressed by the following equation (10).
この式(10)は、以下のようにして導出される。
つまり、ディッケ型受信回路では信号を受信する時間が半分なので、上記式(6)は、次式(11)のようになる。
This expression (10) is derived as follows.
That is, since the Dicke-type receiving circuit takes half of the time to receive a signal, the above equation (6) becomes the following equation (11).
最小分解温度は、式(11)と式(8)とが等しい場合に求まる。このため、式(11)=式(8)とすることで、上記式(10)が導出される。
上記式(2),(11)から明らかなように、ディッケ型受信回路の最小分解温度は、全電力型受信回路の最小分解温度の2倍になる。このように最小分解温度が2倍になるということは、分解能が半分になってしまうことを意味する。
The minimum decomposition temperature is obtained when Equation (11) and Equation (8) are equal. Therefore, the equation (10) is derived by setting the equation (11) = the equation (8).
As is clear from the above equations (2) and (11), the minimum decomposition temperature of the Dicke type reception circuit is twice the minimum decomposition temperature of the full power type reception circuit. The fact that the minimum decomposition temperature is doubled in this way means that the resolution is halved.
このほか、ディッケ型受信回路の課題としては、スイッチ及びスイッチドライバが必要であること、スイッチの切換時にスイッチングノイズが出力に混入してしまうこと、スイッチ処理をしているため処理に時間がかかることなどを挙げることができる。
このようなディッケ型受信回路の課題の一つを解決すべく、即ち、最小分解温度を下げるために、上述のグラハム型受信回路が提案されている。
In addition, the problems of the Dicke type receiving circuit are that a switch and a switch driver are necessary, that switching noise is mixed into the output when the switch is switched, and that processing takes time because of the switching process. And so on.
In order to solve one of the problems of such a Dicke type receiving circuit, that is, to lower the minimum decomposition temperature, the above-mentioned Graham type receiving circuit has been proposed.
このグラハム型受信回路の最小分解温度は、次式(12)により表すことができる。 The minimum decomposition temperature of this Graham type receiving circuit can be expressed by the following equation (12).
この式(12)は、以下のようにして導出される。
つまり、グラハム型受信回路の場合、信号成分は、次式(13)のようになる。
This expression (12) is derived as follows.
That is, in the case of a Graham-type receiving circuit, the signal component is represented by the following equation (13).
最小分解温度は、式(13)と式(8)とが等しい場合に求まる。このため、式(13)=式(8)とすることで、上記式(12)が導出される。
上記式(12)から明らかなように、グラハム型受信回路の最小分解温度は、全電力型受信回路の最小分解温度の√2倍になる。つまり、グラハム型受信回路では、ディッケ型受信回路よりも最小分解温度を下げることができるものの、全電力型受信回路に対しては√2倍であり、さらに最小分解温度を下げることが望まれる。
The minimum decomposition temperature is obtained when Equations (13) and (8) are equal. Therefore, the equation (12) is derived by setting the equation (13) = the equation (8).
As is clear from the above equation (12), the minimum decomposition temperature of the Graham-type receiving circuit is √2 times the minimum decomposition temperature of the full power receiving circuit. That is, in the Graham type receiving circuit, although the minimum decomposition temperature can be lowered as compared with the Dicke type receiving circuit, it is √2 times that of the full power type receiving circuit, and it is desired to further reduce the minimum decomposition temperature.
また、グラハム型受信回路においてもディッケ型受信回路と同様にスイッチを設けるため、上述のディッケ型受信回路のその他の課題も克服されていない。
また、従来の受信回路では、参照雑音源から出力される雑音レベルは固定のものしか見当たらない。このため、外来雑音(外部雑音)のレベルが違う場合や変化してしまう場合などに対応することができず、この結果、確実に雑音を除去するのが難しい。
In addition, since the Graham type receiving circuit is provided with a switch in the same manner as the Dicke type receiving circuit, other problems of the Dicke type receiving circuit described above are not overcome.
In the conventional receiving circuit, only a fixed noise level is output from the reference noise source. For this reason, it cannot cope with the case where the level of external noise (external noise) is different or changes, and as a result, it is difficult to reliably remove the noise.
さらに、2系統の受信回路を設ける構成であっても、これを構成する素子(具体的には、RFアンプ,RFフィルタ,2乗検波器などを構成する素子)の特性にバラツキがある場合には、外部雑音や内部雑音がバラツキによる影響を受けてしまうため、雑音が除去されずに出力されてしまうことになる。
また、上述の特許文献1に記載された発明では、ミリ波パッシブイメージセンサや電波望遠鏡などに用いられる高感度受信回路における課題を解決することはできない。
Furthermore, even in a configuration in which two systems of receiving circuits are provided, there are variations in the characteristics of elements (specifically, elements constituting an RF amplifier, an RF filter, a square detector, etc.) constituting the receiver circuit. Since external noise and internal noise are affected by variations, the noise is output without being removed.
Further, the invention described in the above-mentioned Patent Document 1 cannot solve the problem in the high-sensitivity receiving circuit used for a millimeter wave passive image sensor, a radio telescope, or the like.
なぜなら、特許文献1ではADCを用いているが、高感度受信回路では、ADCではとても識別できないごく微小な信号及び雑音を取り扱う必要があるからである。つまり、通常のADCは、数100mV程度の差がないと識別できないのに対し、高感度受信機に入力される信号は数μV程度の非常に小さな信号で、しかもその中に雑音成分も混入されているからである。 This is because, although ADC is used in Patent Document 1, it is necessary to handle a very small signal and noise that cannot be distinguished very much by an ADC in a high sensitivity receiving circuit. In other words, a normal ADC cannot be identified unless there is a difference of about several hundred mV, whereas a signal input to a high-sensitivity receiver is a very small signal of about several μV, and noise components are also mixed therein. Because.
この場合、ADCの前段にアンプを配置することも考えられるが、単にADCの前段にアンプを配置しただけでは、ADCで雑音成分と信号成分とを識別できないため、雑音を除去することはできない。
また、このようなシステムは非常に大規模な集積回路を必要とする。つまり、フーリエ変換や逆フーリエ変換などを行なう必要(特許文献1では演算コスト数52,600とされている)があるため、応答時間がかかるし、必要な素子数も多くなってしまうなどの課題もある。
In this case, it is conceivable to arrange an amplifier in front of the ADC. However, if the amplifier is simply arranged in front of the ADC, noise cannot be removed from the ADC because the noise component cannot be distinguished from the signal component by the ADC.
Such systems also require very large scale integrated circuits. That is, since it is necessary to perform Fourier transform, inverse Fourier transform, or the like (the calculation cost number is 52,600 in Patent Document 1), the response time is increased and the number of necessary elements increases. There is also.
本発明は、このような課題に鑑み創案されたもので、例えば外来雑音のレベルが違う場合や変化してしまうような場合、又は、例えば2系統の受信回路部を設ける場合にそれぞれの回路部を構成する素子の特性にバラツキがあるような場合であっても、雑音を確実に除去できるようにした(即ち、最小分解温度を小さくできるようにした)受信回路を提供することを目的とする。 The present invention has been devised in view of such problems. For example, when the level of external noise is different or changes, or when, for example, two receiving circuit units are provided, each circuit unit is provided. It is an object of the present invention to provide a receiver circuit that can reliably remove noise (that is, the minimum decomposition temperature can be reduced) even when the characteristics of the elements constituting the device vary. .
このため、本発明の受信回路は、アンテナに接続され、増幅器,検波器を備える第1受信回路部と、参照雑音源に接続され、増幅器,検波器を備える第2受信回路部と、第1受信回路部からの出力と第2受信回路部からの出力とを用いて演算する演算器(例えば、双方の出力の和をとる加算器又は双方の出力の差をとる減算器)とを備え、第1受信回路部又は第2受信回路部が、可変利得増幅器を備えることを特徴としている。 Therefore, the receiving circuit of the present invention includes a first receiving circuit unit connected to an antenna and including an amplifier and a detector, a second receiving circuit unit connected to a reference noise source and including an amplifier and a detector, An arithmetic unit (for example, an adder that takes the sum of both outputs or a subtracter that takes the difference between both outputs) that calculates using the output from the receiving circuit unit and the output from the second receiving circuit unit, The first receiving circuit unit or the second receiving circuit unit includes a variable gain amplifier.
好ましくは、第1受信回路部及び第2受信回路部のそれぞれに可変利得増幅器を設ける。
特に、可変利得増幅器は、検波器の後段に設けるのが好ましい。
また、参照雑音源を、抵抗と、前記抵抗に流す電流を可変にしうる可変電流電源とを備えるものとして構成するのが好ましい。
Preferably, a variable gain amplifier is provided in each of the first receiving circuit unit and the second receiving circuit unit.
In particular, the variable gain amplifier is preferably provided after the detector.
The reference noise source is preferably configured to include a resistor and a variable current power source that can vary a current flowing through the resistor.
さらに、増幅器を中間周波数帯域増幅器とし、中間周波数帯域増幅器の前段に、ミキサを備える構成にしても良い。 Further, the amplifier may be an intermediate frequency band amplifier, and a mixer may be provided in front of the intermediate frequency band amplifier.
したがって、本発明の受信回路によれば、例えば外来雑音のレベルが違う場合や変化してしまうような場合、又は、例えば2系統の受信回路部を設ける場合にそれぞれの回路部を構成する素子の特性にバラツキがあるような場合であっても、雑音を確実に除去できる、即ち、最小分解温度を小さくすることができるという利点がある。 Therefore, according to the receiving circuit of the present invention, for example, when the level of external noise is different or changes, or when two receiving circuit units are provided, for example, the elements constituting each circuit unit Even when the characteristics vary, there is an advantage that noise can be reliably removed, that is, the minimum decomposition temperature can be reduced.
以下、図面により、本発明の実施の形態にかかる受信回路について説明する。
(第1実施形態)
まず、本発明の第1実施形態にかかる受信回路の構成について、図1〜図4を参照しながら説明する。
本実施形態にかかる受信回路は、ミリ波パッシブイメージセンサや電波望遠鏡などに用いられる高感度受信回路である。
A receiving circuit according to an embodiment of the present invention will be described below with reference to the drawings.
(First embodiment)
First, the configuration of the receiving circuit according to the first embodiment of the present invention will be described with reference to FIGS.
The receiving circuit according to the present embodiment is a high-sensitivity receiving circuit used for a millimeter wave passive image sensor, a radio telescope, or the like.
本受信回路は、図1に示すように、アンテナ11に接続され、アンテナ11によって受信された信号が入力される第1受信回路部10(図1中、上側の系統)と、参照雑音源21に接続され、参照雑音源21からの雑音が入力される第2受信回路部20(図1中、下側の系統)とを備え、これらの第1受信回路部10及び第2受信回路部20はいずれも減算器(演算器)30に接続されている。そして、減算器30の後段には積分器(又はローパスフィルタ:LPF;低域通過濾過器)40,図示しない信号処理回路が設けられている。ここでは、第1受信回路部10及び第2受信回路部20は並列に設けられており、2系統の受信回路部を構成している。
As shown in FIG. 1, the receiving circuit is connected to an
なお、図1では、符号I,II,III,IVで示す各段階における出力と周波数との関係を示す図を付け加えている。そして、信号成分及び受信機のもつ入力換算雑音成分のそれぞれに異なる模様を付して示している。
ここで、参照雑音源21としては、例えば図2に示すように、可変電流電源(可変直流電源)21A,抵抗21B,インダクタ21C,コンデンサ21Dを備えるものを用いれば良い。この参照雑音源21では、可変電流電源21Aがインダクタ21Cを介して抵抗21Bに接続されており、可変電流電源21Aから供給される電流を抵抗21Bに流すことで、抵抗21Bが発熱し、雑音が発生することになる。なお、コンデンサ21Dは直流を阻止するために用いている。このような構成の参照雑音源21を用いることで、回路素子の数を減らすことができる。
In addition, in FIG. 1, the figure which shows the relationship between the output in each step shown by code | symbol I, II, III, and IV and a frequency is added. The signal component and the input equivalent noise component of the receiver are shown with different patterns.
Here, as the
ここでは、可変電流電源21Aを用いることで、抵抗21Bに流す電流を可変にできるようにして、参照雑音源21から出力される雑音レベルを変えることができるようになっている。このように構成することで、例えば外来雑音(外部雑音)のレベルが違う場合や変化してしまうような場合であっても、第1受信回路部10側に入る外来雑音のレベルに応じて参照雑音源21から出力される雑音のレベルを調整できるようになる。このため、外来雑音を確実に除去できるようになり、最小分解温度を下げることができることになる。これにより、回路に求められる性能が低くても良くなり、非常に有効である。
Here, by using the variable
ここで、第1受信回路部10は、図1に示すように、RFアンプ(低雑音増幅器,高周波数帯域増幅器)12,RFフィルタ(高周波数帯域通過濾過器,BPF)13,2乗検波器14、可変利得増幅器15を備える。また、第2受信回路部20は、RFアンプ(低雑音増幅器,高周波数帯域増幅器)22,RFフィルタ(BPF)23,2乗検波器24,可変利得増幅器25を備える。これらの2系統の受信回路部10,20は特性が等しくなるように構成するのが望ましい。
Here, as shown in FIG. 1, the first
ここでは、2系統の受信回路部10,20を構成するRFアンプ12,22,RFフィルタ13,23,2乗検波器14,24は、同一基板上に集積化して集積回路としている。このように、2系統の受信回路部10,20を集積回路として構成することにより、電源変動,温度変動が2系統の受信回路部10,20に等しく加わることになるため、このような影響を考慮しなくて良くなる。
Here, the
なお、ここでは、RFフィルタ13,23を設けているが、これは、受信機の帯域を規定するものである。このため、例えばRFアンプ12,22の帯域が狭く、RFアンプ12,22によって帯域が決定してしまうような場合にはRFフィルタを設ける必要はない。
このように構成される受信回路部10,20では、以下のようにして雑音が取り除かれることになる。
Here, the RF filters 13 and 23 are provided, but this prescribes the band of the receiver. For this reason, for example, when the bands of the
In the receiving
つまり、第1受信回路部10では、まず、アンテナ11で受信した信号(外部雑音を含む)はRFアンプ12で増幅される。この際、RFアンプ12で発生する雑音(内部雑音)が入ってしまうことになる。次に、RFアンプ12で増幅された信号(雑音成分を含む)はRFフィルタ13を介して2乗検波器14で直流付近に変換され、可変利得増幅器(極性は正)15で増幅される。この可変利得増幅器15で増幅された信号(雑音成分を含む)が第1受信回路部10の出力となる(図1中、符号II参照)。この第1受信回路部10の出力は正の符号(+)を付して減算器30に入力される。つまり、減算器30には、可変利得増幅器15からの出力が符号をそのままにして入力されることになる。
That is, in the first
一方、第2受信回路部20では、信号が入力されず、参照雑音源21からの雑音(外部雑音に相当)だけが入力され、これがRFアンプ22で増幅される。この際、RFアンプ22で発生する雑音(内部雑音)も入ってしまうことになる。次に、RFアンプ22で増幅された雑音はRFフィルタ23を介して2乗検波器24で直流付近に変換され(図1中、符号I参照)、可変利得増幅器(極性は正)25で増幅される。この可変利得増幅器25で増幅された雑音が第2受信回路部20の出力となる(図1中、符号III参照)。この第2受信回路部20の出力は負の符号(−)を付して減算器30に入力される。つまり、減算器30には、可変利得増幅器25からの出力に逆の符号を付したものが入力されることになる。
On the other hand, in the second
そして、減算器30で、これらの2系統の受信回路部10,20からの出力の差をとり(即ち、それぞれの出力に逆符号を付したものを足し合わせて)、第1受信回路部10の出力である信号(雑音成分を含む)から雑音成分が除去されて、積分器40から信号(信号成分)のみが出力されることになる(図1中、符号IV参照)。
このように特性の(ほぼ)等しい2系統の受信回路部10,20からの出力の差をとることにより、リアルタイムに雑音成分を除去できるようになる。
Then, the
Thus, by taking the difference between the outputs from the two receiving
ここで、本受信回路における最小分解温度は、次式により表すことができる。 Here, the minimum decomposition temperature in the receiving circuit can be expressed by the following equation.
このように、本実施形態にかかる受信回路は、全電力型受信回路と同等の分解能がある。つまり、ディッケ型受信回路やグラハム型受信回路と比較して、最小分解温度を下げることができる。このため、低いレベルの信号も検出できるようになり、広いダイナミックレンジを確保できるようになる。
なお、ここでは、減算器30で第1受信回路部10の出力と第2受信回路部20の出力との差をとって積分器40に出力するようにしているが、これに限られるものではなく、例えば図3に示すように、いずれか一方の可変利得増幅器(ここでは、第2受信回路部20の可変利得増幅器25′)からの出力の極性を負にし(即ち、各可変利得増幅器15,25′からの出力が逆の極性を持つように構成し)、加算器(演算器)30′で第1受信回路部10の出力と第2受信回路部20の出力との和をとって[即ち、それぞれの出力の符号をそのままにして足し合わせて]積分器に出力するようにしても良い。このような構成は、加算器しか使えないような場合に特に有効である。なお、図3では、図1と同一のものには同一の符号を付している。
Thus, the receiving circuit according to the present embodiment has a resolution equivalent to that of the full power receiving circuit. That is, the minimum decomposition temperature can be lowered as compared with the Dicke type receiving circuit and the Graham type receiving circuit. For this reason, it becomes possible to detect a low level signal and to secure a wide dynamic range.
Here, the
ところで、2系統の受信回路部10,20を設ける構成であっても、これを構成する素子(具体的には、RFアンプ,RFフィルタ,2乗検波器などを構成する素子)の特性にバラツキがある場合には、雑音成分が除去されずに出力されてしまう場合がある。
そこで、本実施形態では、上述のように、2系統の受信回路部10,20のそれぞれに(具体的には2乗検波器の後段に)可変利得増幅器15,25を設けることで、2系統の受信回路部10,20(具体的には、RFアンプ,RFフィルタ,2乗検波器)の特性のバラツキを吸収できるようにしている。つまり、2系統の受信回路部10,20としては同等な特性のものを用いるが、仮に2系統の受信回路部10,20の間に特性のバラツキがある場合であっても、それぞれの可変利得増幅器15,25を用いて、2系統の受信回路部10,20間で利得を変えることにより、それぞれの受信回路部10,20における雑音レベルが等しくなるように調整できるようにして、2系統の受信回路部10,20間での特性のバラツキを補償できるようにしている。また、それぞれの可変利得増幅器15,25を用いることで、外部雑音のレベルの違いや変化も補償できることになる。例えば、参照雑音源21から出力される雑音レベルを第1受信回路部10に入る外部雑音のレベルに合わせるように調整したとしても、外部雑音のレベルが変化してしまう場合もあり、このような場合には、可変利得増幅器15,25を用いることで、それぞれの受信回路部10,20における雑音レベルが等しくなるように調整できることになる。
By the way, even in a configuration in which two systems of receiving
Therefore, in the present embodiment, as described above, the
なお、仮に2系統の受信回路部10,20間で特性にバラツキがない場合には、それぞれの可変利得増幅器15,25の利得が等しくなるように設定すれば良い。
このように、2系統の受信回路部10,20のそれぞれに可変利得増幅器15,25を設ければ、2系統の受信回路部10,20の間に特性のバラツキがある場合であっても雑音を確実に除去できるという利点があるだけでなく、それぞれの受信回路部10,20からの出力レベルを調整できることになる。このため、たとえ第1受信回路部10に入力される信号レベルが微弱なものであっても、双方の受信回路部10,20からの出力レベルが高くなるように調整することで、微弱な信号を確実に検出できるようになるという利点もある。
If there is no variation in characteristics between the two systems of receiving
As described above, if the
なお、微弱な信号であっても確実に検出できるようにすべく、可変利得増幅器15,25の後段、又は、積分器40の後段に、さらに別の利得固定の増幅器を設けても良い。
ここで、可変利得増幅器15,25における利得の可変範囲は、以下のように設定すれば良い。
つまり、可変範囲は、受信回路部10,20を構成する各素子の特性のバラツキを吸収できれば良いため、それぞれの素子の特性のバラツキ範囲の上限の合計を求め、多少の余裕を持たせて可変範囲を設定すれば良いことになる。
It should be noted that another gain-fixed amplifier may be provided after the
Here, the variable range of the gain in the
That is, the variable range only needs to be able to absorb the variation in the characteristics of the elements constituting the receiving
一般に、RFアンプ12,22の雑音指数のバラツキは3−5dB程度である。また、RFアンプ12,22の利得のバラツキは10dB程度である。さらに、2乗検波器14,24の変換特性のバラツキは3dB程度である。
したがって、可変利得増幅器15,25の可変範囲は20dB程度あれば十分である。そこで、可変利得増幅器15,25はm利得を0dBから20dBまで可変できる増幅器として構成している。
Generally, the variation of the noise figure of the
Therefore, it is sufficient that the variable range of the
なお、ここでは、2系統の受信回路部10,20のそれぞれに可変利得増幅器15,25を設けているが、これに限られるものではなく、いずれか一方の受信回路部だけに設けるようにしても良い。これにより、少なくとも素子の特性のバラツキによる影響を受ける場合であっても確実に雑音を除去できるようになる。例えばアンテナ11に接続される第1受信回路部10には可変利得増幅器を設けずに、参照雑音源21に接続される第2受信回路部20だけに可変利得増幅器を設けるようにするのが好ましい。
Here, the
したがって、本実施形態にかかる受信回路によれば、例えば外来雑音のレベルが違う場合や変化してしまうような場合、又は、例えば2系統の受信回路部を設ける場合にそれぞれの回路部を構成する素子の特性にバラツキがあるような場合であっても、雑音を確実に除去できる、即ち、最小分解温度を小さくすることができるという利点がある。
特に、雑音を除去することによって低雑音性を保ちながら、広いダイナミックレンジをとることができるようになる。また、雑音を除去するために複雑な演算処理を行なう必要がないため、信号処理に時間がかからず、リアルタイム処理を実現することができる。このため、パッシブイメージセンサの高性能化を実現できることになる。
Therefore, according to the receiving circuit according to the present embodiment, each circuit unit is configured when, for example, the level of the external noise is different or changes, or when two receiving circuit units are provided, for example. Even when the characteristics of the elements vary, there is an advantage that noise can be reliably removed, that is, the minimum decomposition temperature can be reduced.
In particular, by removing noise, a wide dynamic range can be obtained while maintaining low noise. In addition, since it is not necessary to perform complicated arithmetic processing to remove noise, signal processing does not take time and real-time processing can be realized. Therefore, high performance of the passive image sensor can be realized.
以下、本発明を適用した一実施例にかかる受信回路におけるシミュレーション結果により、その効果を検証する。ここでは、従来の全電力型受信回路による効果と比較する。
ここで、図4は本発明の一実施例にかかる受信回路の構成を示す図である。図4中、Taはアンテナが受信した信号電力(温度換算)を表しており、T-273は雑音(ノイズ)を発生しない抵抗(参照雑音源)を表している。また、RFアンプの発生する雑音(システム雑音)は入力換算雑音電力(温度換算)Trとして表している。BPFの帯域は10GHz(90−100GHz)とした。|V2|はアンテナに接続される第1受信回路部の出力(2乗検波器を通した後の出力)を検波したものを示しており、|V6|は参照雑音源に接続される第2受信回路部の出力(2乗検波器を通した後の出力)を検波したものを示している。
Hereinafter, the effect is verified by the simulation result in the receiving circuit according to the embodiment to which the present invention is applied. Here, it compares with the effect by the conventional all power type | mold receiving circuit.
FIG. 4 is a diagram showing the configuration of the receiving circuit according to the embodiment of the present invention. In FIG. 4, Ta represents the signal power (temperature conversion) received by the antenna, and T- 273 represents a resistor (reference noise source) that does not generate noise. Further, noise (system noise) generated by the RF amplifier is represented as input equivalent noise power (temperature equivalent) Tr. The band of BPF was 10 GHz (90-100 GHz). | V 2 | represents the output of the first receiving circuit connected to the antenna (output after passing through the square detector), and | V 6 | is connected to the reference noise source. The output of the second receiving circuit unit (the output after passing through the square detector) is detected.
また、図5(A),(B)はシミュレーション結果を示す図である。本受信回路の出力レベルとしては、これらの差をとったもの(|V2−V6|)を用い、全電力型受信回路の出力レベルとしては、第1受信回路部の出力(|V2|)を用いている。ここでは、RFアンプは利得を1として計算を行なっている。
ここでは、図5(A),(B)の横軸に示すRFアンプの雑音(システム雑音)Trが上昇していった場合に検波できるかを調べている。また、アンテナが受信する信号電力(温度換算)Taとして0度と30度を使い、アンテナで受信する信号レベルが変化したとき(0度と30度)に、その差を検波できるかをシミュレーションで確かめている。
5A and 5B are diagrams showing simulation results. The output level of this receiving circuit is obtained by taking these differences (| V 2 −V 6 |), and the output level of the full power receiving circuit is the output (| V 2 of the first receiving circuit unit). |) Is used. Here, the RF amplifier performs the calculation with a gain of 1.
Here, it is examined whether or not detection is possible when the noise (system noise) Tr of the RF amplifier shown on the horizontal axis of FIGS. 5 (A) and 5 (B) increases. In addition, simulation is performed to determine whether the difference can be detected when the signal level received by the antenna changes (0 degrees and 30 degrees) using 0 degrees and 30 degrees as the signal power (temperature conversion) Ta received by the antenna. I'm sure.
図5(A),(B)に示すように、本受信回路によれば、システム雑音(横軸)Trの大きさ(量)にかかわらず、アンテナ温度が0度と30度で変化したときに検波された出力レベルに差があることがわかる。つまり、全電力型受信回路と比較しても検波された出力レベル(検波レベル)の差が大きく、これは、全電力型受信回路ではアンテナで受信する信号レベルが変化したとき(ここでは0度と30度)にその差を検波することができないような場合であっても、本受信回路によれば確実に検波できることを意味する。なお、ディッケ型受信回路やグラハム型受信回路では、検波できる出力レベルが全体的に下がってしまうことになる。
(第2実施形態)
次に、本発明の第2実施形態にかかる受信回路の構成について、図6,図7を参照しながら説明する。
As shown in FIGS. 5A and 5B, according to this receiving circuit, when the antenna temperature changes between 0 degrees and 30 degrees regardless of the size (amount) of system noise (horizontal axis) Tr. It can be seen that there is a difference in the detected output level. In other words, the difference in the detected output level (detection level) is large even when compared with the full power type receiver circuit. This is because the signal level received by the antenna in the full power type receiver circuit changes (here, 0 degrees). This means that even if the difference cannot be detected at 30 degrees, the receiving circuit can reliably detect the difference. In the Dicke type receiving circuit and the Graham type receiving circuit, the output level that can be detected is lowered as a whole.
(Second Embodiment)
Next, the configuration of the receiving circuit according to the second embodiment of the present invention will be described with reference to FIGS.
本実施形態にかかる受信回路は、上述の第1実施形態のものに対し、RFフィルタの後段に、ミキサ,IFアンプを設けている点が異なる。
つまり、本実施形態では、図6に示すように、第1受信回路部10′は、RFアンプ(低雑音増幅器,高周波数帯域増幅器)12,RFフィルタ(高周波数帯域通過濾過器,BPF)13,ミキサ16,IFアンプ(低雑音増幅器,中間周波数帯域増幅器)17,2乗検波器14、可変利得増幅器15(極性は正)を備える。また、第2受信回路部20′は、RFアンプ22,RFフィルタ(BPF)23,ミキサ26,IFアンプ27,2乗検波器24,可変利得増幅器25(極性は正)を備える。そして、それぞれの受信回路部10′,20′に備えられるミキサ16,26には発振器50が接続されている。なお、図6では、図1と同一のものには同一の符号を付している。
The receiving circuit according to this embodiment is different from that of the first embodiment described above in that a mixer and an IF amplifier are provided after the RF filter.
That is, in this embodiment, as shown in FIG. 6, the first
このような構成は、ミリ波帯の増幅器(高周波数帯域増幅器)の特性が十分でない場合やミリ波増幅器がない場合に特に有効である。つまり、ミリ波帯の増幅器の特性が十分でない場合やミリ波増幅器がない場合には、ミキサ16,26を使って低い周波数に信号周波数を下げるのが有効である。
なお、ここでは、RFアンプ12,22,RFフィルタ13,23を備えるものとして構成しているが、例えばRFアンプ12,22のみを備えるものとして構成しても良いし、RFアンプ12,22,RFフィルタ13,23のいずれも備えないものとして構成しても良い。また、第1受信回路部10′及び第2受信回路部20′のそれぞれに設けられるIFアンプ17,27の後段に、IFフィルタ(中間周波数帯域通過濾過器,BPF)を設けても良い。
Such a configuration is particularly effective when the characteristics of the millimeter wave band amplifier (high frequency band amplifier) are not sufficient or when there is no millimeter wave amplifier. That is, when the characteristics of the millimeter wave band amplifier are not sufficient or when there is no millimeter wave amplifier, it is effective to lower the signal frequency to a lower frequency using the mixers 16 and 26.
In this example, the
また、上述の第1実施形態において図3を参照しながら説明したように、例えば図7に示すように、いずれか一方の可変利得増幅器(ここでは第2受信回路部20′の可変利得増幅器25′)の極性を負にし、加算器(演算器)30′で第1受信回路部10′の出力と第2受信回路部20′の出力との和をとって[即ち、それぞれの出力の符号をそのままにして足し合わせて]積分器40に出力するようにしても良い。このような構成は、加算器しか使えないような場合に特に有効である。なお、図7では、図6と同一のものには同一の符号を付している。
Further, as described with reference to FIG. 3 in the first embodiment described above, for example, as shown in FIG. 7, one of the variable gain amplifiers (here, the
なお、その他の構成や作用,効果は、上述の第1実施形態のものと同じであるため、ここでは、説明を省略する。
(付記1)
アンテナに接続され、増幅器,検波器を備える第1受信回路部と、
参照雑音源に接続され、増幅器,検波器を備える第2受信回路部と、
前記第1受信回路部からの出力と前記第2受信回路部からの出力とを用いて演算する演算器とを備え、
前記第1受信回路部又は前記第2受信回路部が、可変利得増幅器を備えることを特徴とする、受信回路。
Other configurations, functions, and effects are the same as those of the first embodiment described above, and thus description thereof is omitted here.
(Appendix 1)
A first receiving circuit unit connected to the antenna and including an amplifier and a detector;
A second receiving circuit connected to a reference noise source and comprising an amplifier and a detector;
An arithmetic unit that calculates using the output from the first receiving circuit unit and the output from the second receiving circuit unit;
The receiving circuit, wherein the first receiving circuit unit or the second receiving circuit unit includes a variable gain amplifier.
(付記2)
前記第1受信回路部及び前記第2受信回路部のそれぞれに可変利得増幅器を備えることを特徴とする、付記1記載の受信回路。
(付記3)
前記各可変利得増幅器からの出力が逆の極性を持つように構成されることを特徴とする、付記2記載の受信回路。
(Appendix 2)
The receiving circuit according to appendix 1, wherein each of the first receiving circuit unit and the second receiving circuit unit includes a variable gain amplifier.
(Appendix 3)
The receiver circuit according to
(付記4)
前記可変利得増幅器が、前記検波器の後段に設けられることを特徴とする、付記1〜3のいずれか1項に記載の受信回路。
(付記5)
前記第1受信回路部及び前記第2受信回路部が、それぞれ前記増幅器と前記検波器との間に帯域通過濾過器を備えることを特徴とする、付記1〜4のいずれか1項に記載の受信回路。
(Appendix 4)
The receiving circuit according to any one of appendices 1 to 3, wherein the variable gain amplifier is provided at a subsequent stage of the detector.
(Appendix 5)
The first reception circuit unit and the second reception circuit unit each include a band-pass filter between the amplifier and the detector, according to any one of appendixes 1 to 4, Receiver circuit.
(付記6)
前記第1受信回路部及び前記第2受信回路部が同一の基板上に形成された集積回路として構成されることを特徴とする、付記1〜5のいずれか1項に記載の受信回路。
(付記7)
前記参照雑音源が、抵抗と、前記抵抗に流す電流を可変にしうる可変電流電源とを備えることを特徴とする、付記1〜6のいずれか1項に記載の受信回路。
(Appendix 6)
The receiving circuit according to any one of appendices 1 to 5, wherein the first receiving circuit unit and the second receiving circuit unit are configured as an integrated circuit formed on the same substrate.
(Appendix 7)
The receiving circuit according to any one of appendices 1 to 6, wherein the reference noise source includes a resistor and a variable current power source capable of changing a current flowing through the resistor.
(付記8)
前記増幅器が、高周波数帯域増幅器であることを特徴とする、付記1〜7のいずれか1項に記載の受信回路。
(付記9)
前記増幅器が、中間周波数帯域増幅器であり、
前記中間周波数帯域増幅器の前段に、ミキサを備えることを特徴とする、付記1〜7のいずれか1項に記載の受信回路。
(Appendix 8)
8. The receiver circuit according to any one of appendices 1 to 7, wherein the amplifier is a high frequency band amplifier.
(Appendix 9)
The amplifier is an intermediate frequency band amplifier;
The receiving circuit according to any one of appendices 1 to 7, wherein a mixer is provided in front of the intermediate frequency band amplifier.
(付記10)
前記中間周波数帯域増幅器が低雑音増幅器であることを特徴とする、付記9記載の受信回路。
(付記11)
前記ミキサの前段に、高周波数帯域増幅器を備えることを特徴とする、付記9記載の受信回路。
(Appendix 10)
The receiver circuit according to appendix 9, wherein the intermediate frequency band amplifier is a low noise amplifier.
(Appendix 11)
The receiver circuit according to appendix 9, wherein a high frequency band amplifier is provided in front of the mixer.
(付記12)
前記高周波数帯域増幅器が低雑音増幅器であることを特徴とする、付記8又は11記載の受信回路。
(Appendix 12)
The receiving circuit according to
10,10′ 第1受信回路部
11 アンテナ
12 RFアンプ
13 RFフィルタ
14 2乗検波器
15 可変利得増幅器
16 ミキサ
17 IFアンプ
20,20′ 第2受信回路部
21 参照雑音源
21A 可変電流電源
21B 抵抗
21C インダクタ
21D コンデンサ
22 RFアンプ
23 RFフィルタ
24 2乗検波器
25,25′ 可変利得増幅器
26 ミキサ
27 IFアンプ
30 減算器(演算器)
30′ 加算器(演算器)
40 積分器
DESCRIPTION OF
30 'adder (calculator)
40 integrator
Claims (5)
参照雑音源に接続され、増幅器,検波器を備える第2受信回路部と、
前記第1受信回路部からの出力と前記第2受信回路部からの出力とを用いて演算する演算器とを備え、
前記第1受信回路部又は前記第2受信回路部が、可変利得増幅器を備えることを特徴とする、受信回路。 A first receiving circuit unit connected to the antenna and including an amplifier and a detector;
A second receiving circuit connected to a reference noise source and comprising an amplifier and a detector;
An arithmetic unit that calculates using the output from the first receiving circuit unit and the output from the second receiving circuit unit;
The receiving circuit, wherein the first receiving circuit unit or the second receiving circuit unit includes a variable gain amplifier.
前記中間周波数帯域増幅器の前段に、ミキサを備えることを特徴とする、請求項1〜4のいずれか1項に記載の受信回路。 The amplifier is an intermediate frequency band amplifier;
The receiving circuit according to any one of claims 1 to 4, further comprising a mixer in front of the intermediate frequency band amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259949A JP4468772B2 (en) | 2004-09-07 | 2004-09-07 | Receiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259949A JP4468772B2 (en) | 2004-09-07 | 2004-09-07 | Receiver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080647A JP2006080647A (en) | 2006-03-23 |
JP4468772B2 true JP4468772B2 (en) | 2010-05-26 |
Family
ID=36159779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259949A Active JP4468772B2 (en) | 2004-09-07 | 2004-09-07 | Receiver circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4468772B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4984869B2 (en) * | 2006-12-13 | 2012-07-25 | セイコーエプソン株式会社 | Reception circuit, electronic device, and noise canceling method |
JP4373452B2 (en) | 2007-02-20 | 2009-11-25 | 富士通株式会社 | Receiving apparatus and adjustment method thereof |
JP2009236736A (en) * | 2008-03-27 | 2009-10-15 | Fujitsu Ltd | Receiver and signal processing system |
KR102588012B1 (en) * | 2021-08-05 | 2023-10-11 | 영남대학교 산학협력단 | Power Detection Based Millimeter-Wave Detector With Frequency Selectivity |
-
2004
- 2004-09-07 JP JP2004259949A patent/JP4468772B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006080647A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | High-Sensitivity Software-Configurable 5.8-GHz Radar Sensor Receiver Chip in 0.13-$\mu $ m CMOS for Noncontact Vital Sign Detection | |
US7873342B2 (en) | Low IF receiver of rejecting image signal and image signal rejection method | |
US20150063508A1 (en) | High dynamic range radio architecture with enhanced image rejection | |
CN105024712B (en) | Interfere the reduction system of component | |
Alink et al. | Using crosscorrelation to mitigate analog/RF impairments for integrated spectrum analyzers | |
JP2014087071A (en) | Integrated calibration device and run time calibration method | |
US20090004975A1 (en) | Electrical device comprising analog frequency conversion circuitry and method for delivering characteristics thereof | |
JP4468772B2 (en) | Receiver circuit | |
WO2018123204A1 (en) | Radar apparatus | |
Alink et al. | Spectrum sensing with high sensitivity and interferer robustness using cross-correlation energy detection | |
US11114991B2 (en) | Analog front-end circuit for conditioning a sensor signal | |
Sadhu et al. | Building an on-chip spectrum sensor for cognitive radios | |
Chang et al. | Vital-sign processing receiver with clutter elimination using servo feedback loop for UWB pulse radar system | |
TWI423597B (en) | Method for compensating for gain ripple and group delay characteristics of filter and receiving circuit embodying the same | |
US10230408B2 (en) | Measurement receiver harmonic distortion cancellation | |
JPH10260210A (en) | Microwave radiation meter | |
Solomko et al. | Successive approximation RF reflectometer for antenna tuning in cellular handheld devices | |
TW201242239A (en) | Semiconductor integrated circuit and receiving apparatus | |
CN107250818A (en) | Broadband capacitive sensing is carried out using sensing signal modulation | |
JP2009296308A (en) | Orthogonal signal output circuit | |
JP2005055412A (en) | Fast-fourier transform type frequency analyzer | |
Mandal et al. | A bio-inspired cochlear heterodyning architecture for an RF fovea | |
JPH0375584A (en) | Human body detector | |
JP2003315395A (en) | Vector network analyzer and phase measuring method | |
JP4578391B2 (en) | Signal strength detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4468772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |