JP4466708B2 - Liquid crystal device - Google Patents

Liquid crystal device Download PDF

Info

Publication number
JP4466708B2
JP4466708B2 JP2007250751A JP2007250751A JP4466708B2 JP 4466708 B2 JP4466708 B2 JP 4466708B2 JP 2007250751 A JP2007250751 A JP 2007250751A JP 2007250751 A JP2007250751 A JP 2007250751A JP 4466708 B2 JP4466708 B2 JP 4466708B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
wiring
crystal device
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007250751A
Other languages
Japanese (ja)
Other versions
JP2008257168A (en
Inventor
考人 原田
克浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007250751A priority Critical patent/JP4466708B2/en
Priority to US11/984,524 priority patent/US8068202B2/en
Priority to KR1020080023284A priority patent/KR100962892B1/en
Priority to TW097108895A priority patent/TWI369555B/en
Priority to CN2008100860708A priority patent/CN101266370B/en
Publication of JP2008257168A publication Critical patent/JP2008257168A/en
Application granted granted Critical
Publication of JP4466708B2 publication Critical patent/JP4466708B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、横電界型の液晶動作モードであるFFS(Fringe Field Switching)モードの液晶装置に関するものである。   The present invention relates to an FFS (Fringe Field Switching) mode liquid crystal device which is a horizontal electric field type liquid crystal operation mode.

現在、携帯電話機、携帯情報端末機、PDA(Personal Digital Assistant)等といった電子機器に液晶装置が広く用いられている。この液晶装置において、誘電体膜を介在させて第1電極と第2電極とを1つの基板上に互いに対向させて設けると共に、間隙をおいて平行に配置された複数の線状電極部によって上記の第2電極を形成し、そして第1電極を面状電極によって形成して成るFFSモードの液晶装置が知られている。ここで、スイッチング素子としては、3端子型のスイッチング素子であるTFT(Thin Film Transistor:薄膜トランジスタ)素子が用いられている(例えば、特許文献1参照)。   Currently, liquid crystal devices are widely used in electronic devices such as mobile phones, personal digital assistants, PDAs (Personal Digital Assistants), and the like. In the liquid crystal device, the first electrode and the second electrode are provided on one substrate so as to face each other with a dielectric film interposed therebetween, and the above-described liquid crystal device includes a plurality of linear electrode portions arranged in parallel with a gap. There is known an FFS mode liquid crystal device in which a second electrode is formed and a first electrode is formed by a planar electrode. Here, as the switching element, a TFT (Thin Film Transistor) element which is a three-terminal switching element is used (see, for example, Patent Document 1).

また、アクティブマトリクス方式の液晶装置において、複数の画素を個々にオン(白表示)/オフ(黒表示)駆動するためのスイッチング素子として2端子型のスイッチング素子であるTFD(Thin Film Diode:薄膜ダイオード)素子を用いた液晶装置や、スイッチング素子として3端子型のスイッチング素子であるTFT(Thin Film Transistor:薄膜トランジスタ)素子を用いた液晶装置が知られている(例えば、特許文献2参照)。   In an active matrix type liquid crystal device, a TFD (Thin Film Diode), which is a two-terminal switching element, is used as a switching element for individually driving a plurality of pixels on (white display) / off (black display). A liquid crystal device using an element and a liquid crystal device using a TFT (Thin Film Transistor) element which is a three-terminal switching element as a switching element are known (see, for example, Patent Document 2).

特許文献2に開示された液晶装置は縦電界方式の液晶装置であり、シール材を用いて貼り合わされた一対の基板の一方に第1電極が設けられ、他方に第2電極が設けられている。第1電極及び第2電極にはそれぞれ配線が導電接続されて必要な信号が供給される。特許文献2の液晶装置では、第2電極とその第2電極に信号を供給する配線とは異なる基板上に設けられており、それらの第2電極と配線とはシール材の内部に設けられた導通部材を介して導電接続されている。
特開2001− 83540号公報(第4〜5頁、図3) 特開2003− 29289号公報(第5頁、図1)
The liquid crystal device disclosed in Patent Document 2 is a vertical electric field type liquid crystal device, in which a first electrode is provided on one of a pair of substrates bonded using a sealant, and a second electrode is provided on the other. . Wiring is conductively connected to the first electrode and the second electrode, respectively, and necessary signals are supplied. In the liquid crystal device of Patent Document 2, the second electrode and the wiring for supplying a signal to the second electrode are provided on different substrates, and the second electrode and the wiring are provided inside the sealing material. Conductive connection is made via a conducting member.
JP 2001-83540 A (pages 4-5, FIG. 3) Japanese Patent Laying-Open No. 2003-29289 (5th page, FIG. 1)

特許文献1に開示された液晶装置はFFSモードであるので、TN(Twisted Nematic:ツイステッドネマチック)モードに代表される縦電界方式の動作モードと比較して、広視野角及び高コントラストの表示特性を実現できる。   Since the liquid crystal device disclosed in Patent Document 1 is an FFS mode, display characteristics with a wide viewing angle and high contrast are obtained as compared with a vertical electric field mode operation mode represented by a TN (Twisted Nematic) mode. realizable.

しかしながら、特許文献1に開示された液晶装置は画素に印加する電圧を制御するためのスイッチング素子として3端子型のスイッチング素子であるTFT素子を用いているので、基板上に形成される要素の構成が複雑であり、製造工程が複雑であり、コストが高くなるという問題があった。   However, since the liquid crystal device disclosed in Patent Document 1 uses a TFT element which is a three-terminal switching element as a switching element for controlling a voltage applied to a pixel, the configuration of elements formed on the substrate Are complicated, the manufacturing process is complicated, and the cost is high.

そこで発明者は、特許文献2に開示された2端子型のスイッチング素子であるTFD素子を用いて横電界方式の液晶装置の構成を簡単化することを考えた。しかしながら、TFD素子を用いてFFSモードの液晶装置を構成する場合には、縦電界方式の場合とは異なり、複数の第2電極とそれらの第2電極に導電接続される複数の配線とが同一基板上に配設されることになるので、配線の構造によっては配線とその配線に接続されるものとは別の第2電極とが短絡するおそれがある。   Therefore, the inventor has considered simplifying the configuration of a lateral electric field type liquid crystal device by using a TFD element which is a two-terminal switching element disclosed in Patent Document 2. However, when an FFS mode liquid crystal device is configured using TFD elements, unlike the case of the vertical electric field method, a plurality of second electrodes and a plurality of wirings conductively connected to the second electrodes are the same. Since it will be arrange | positioned on a board | substrate, there exists a possibility that wiring and the 2nd electrode different from what is connected to the wiring may short-circuit depending on the structure of wiring.

このような問題点は、TFD素子を用いる場合に限られず、3端子型のスイッチング素子であるTFT素子を用いた場合にも同様に生じるおそれがある。   Such a problem is not limited to the case where a TFD element is used, and may similarly occur when a TFT element which is a three-terminal switching element is used.

これを解消するためには、それらの配線と第2電極とを電気的に絶縁する構造が必要であるが、この絶縁構造を配線と第2電極とのためだけに特別に設けることにすると、液晶装置の構成を十分に簡単化できないおそれがある。また、そのような特別な絶縁構造を採用すると、基板上における配線と電極の構造に制限が生じ、基板上に形成される要素の構成を簡単化することを阻害するおそれがある。   In order to eliminate this, it is necessary to have a structure that electrically insulates those wirings from the second electrode. However, if this insulation structure is specially provided only for the wiring and the second electrode, There is a possibility that the configuration of the liquid crystal device cannot be simplified sufficiently. In addition, when such a special insulating structure is adopted, the structure of the wiring and the electrode on the substrate is limited, which may hinder the simplification of the configuration of elements formed on the substrate.

本発明は、上記の問題点に鑑みて成されたものであって、横電界モードの液晶装置において、配線とその上に形成される電極との絶縁構造を容易に形成することのできる構造を提供することを目的とする。   The present invention has been made in view of the above problems, and in a lateral electric field mode liquid crystal device, a structure capable of easily forming an insulating structure between a wiring and an electrode formed thereon. The purpose is to provide.

上記課題を解決するために、本発明では、液晶層を挟んで互いに対向する第1基板及び第2基板を有し、複数配列されたサブ画素によって表示領域を構成する液晶装置において、前記第1基板上には、信号線と、該信号線に導電接続したスイッチング素子と、該スイッチング素子に導電接続した第1電極と、前記表示領域の外側領域に形成されて同一方向に複数が並列して延在した配線と、前記第1電極前記スイッチング素子前記配線を覆う誘電体膜と、該誘電体膜上で前記第1電極に対向するとともに間隙を有して並列する複数の線状電極部を備えた第2電極と、を有し、前記第2電極は、前記誘電体膜上において、複数の前記第1電極と平面視で重なり合って、前記信号線の延在方向と交差する方向に延在して前記表示領域の外側領域に向けて導出された帯状電極であり、当該帯状電極は、前記信号線の延在方向で所定の間隔を空けて複数本が並列して設けられており、前記誘電体膜の前記配線及び前記第2電極と平面視で重なる位置には、当該誘電体膜が厚み方向に除去されたコンタクトホールが設けられ、前記第2電極は前記コンタクトホールを経由して前記配線に導電接続していることを特徴とする。

In order to solve the above problem, the present invention, have a first substrate and a second substrate facing each other across the liquid crystal layer, the liquid crystal device forming the display area by a plurality arranged sub-pixel, the first On the substrate, a signal line, a switching element conductively connected to the signal line, a first electrode conductively connected to the switching element, and a plurality formed in parallel in the same direction are formed in an outer area of the display area. An extended wiring; a dielectric film covering the first electrode , the switching element, and the wiring; and a plurality of linear shapes facing the first electrode on the dielectric film and parallel to each other with a gap A second electrode having an electrode portion , wherein the second electrode overlaps the plurality of first electrodes in plan view on the dielectric film and intersects with the extending direction of the signal line. Outside the display area extending in the direction A strip-shaped electrode led out toward the region, and the strip-shaped electrode is provided in parallel with a predetermined interval in the extending direction of the signal line, and the wiring of the dielectric film and A contact hole in which the dielectric film is removed in the thickness direction is provided at a position overlapping the second electrode in plan view, and the second electrode is conductively connected to the wiring via the contact hole . It is characterized by that.

本発明に係る第1の液晶装置によれば、FFSモード等といった横電界モードの動作モードを実現できる。FFSモードは液晶の光学的性質を基板と平行な電界、いわゆる横電界によって制御するモードであるので、TNモードに代表される縦電界モードの場合に比べて、広視野角及び高コントラストの表示を実現できる。また、本発明を適用した液晶装置は、第2電極を前記誘電体膜上から当該誘電体膜が存在していない領域に向けて導出し、その誘電体膜が存在していない領域で第2電極と前記配線を導電接続する構成とした。従って、本発明によれば、第1電極と第2電極とを電気的に絶縁する誘電体膜を用いて、配線と、その配線に接続されるものとは別の第2電極とを電気的に絶縁することができるので、配線を絶縁する構造を特別に設ける必要がなくなる。その結果、配線と第2電極とを電気的に絶縁する構成を容易に形成できる。また、本発明によれば、配線とその配線に導電接続される第2電極とを導電接続するにあたって、誘電体膜が存在しない領域を利用するので、配線と第2電極との導電接続が誘電体膜によって阻害されることを略完全に防止でき、良好な接触性を得ることができる。   According to the first liquid crystal device of the present invention, it is possible to realize a lateral electric field mode operation mode such as an FFS mode. The FFS mode is a mode in which the optical properties of the liquid crystal are controlled by an electric field parallel to the substrate, that is, a so-called lateral electric field. Therefore, the FFS mode displays a wider viewing angle and higher contrast than the vertical electric field mode represented by the TN mode. realizable. In the liquid crystal device to which the present invention is applied, the second electrode is led out from the dielectric film toward the region where the dielectric film is not present, and the second electrode is formed in the region where the dielectric film is not present. The electrode and the wiring were electrically connected. Therefore, according to the present invention, the dielectric film that electrically insulates the first electrode and the second electrode is used to electrically connect the wiring and the second electrode different from the one connected to the wiring. Therefore, it is not necessary to provide a special structure for insulating the wiring. As a result, it is possible to easily form a configuration that electrically insulates the wiring and the second electrode. In addition, according to the present invention, the conductive connection between the wiring and the second electrode is dielectric because the dielectric film does not exist in the conductive connection between the wiring and the second electrode conductively connected to the wiring. Inhibition by the body membrane can be almost completely prevented, and good contact can be obtained.

本発明において、前記第2電極は、前記誘電体膜が存在していない領域で前記配線に導電接続していることが好ましい。   In the present invention, it is preferable that the second electrode is conductively connected to the wiring in a region where the dielectric film does not exist.

本発明において、前記第2電極は、直接、前記配線に導電接続している構成、および前記第2電極は、中継電極を介して前記配線に導電接続している構成を採用することができる。   In the present invention, it is possible to adopt a configuration in which the second electrode is directly conductively connected to the wiring, and a configuration in which the second electrode is conductively connected to the wiring through a relay electrode.

本発明において、前記配線は、平面視で前記誘電体膜の端辺から露出する部分(誘電体膜が存在していない領域で露出する部分)を有しており、前記第2電極は、前記誘電体膜から露出した部分の前記配線に導電接続される構成を採用することができる。   In the present invention, the wiring has a portion exposed from an edge of the dielectric film in a plan view (a portion exposed in a region where no dielectric film is present), and the second electrode includes the second electrode A configuration in which conductive connection is made to the wiring in the portion exposed from the dielectric film can be employed.

本発明では、前記誘電体膜において、前記配線と平面視で重なる位置には、当該誘電体膜が厚み方向に除去されたコンタクトホール(誘電体膜が存在していない領域)が設けられ、前記第2電極は前記コンタクトホールを経由して前記配線に導電接続されている構成を採用することができる。このような構成を採用した場合も、第1電極と第2電極とを電気的に絶縁する誘電体膜を用いて、配線とその配線に接続されるものとは別の第2電極とを電気的に絶縁することができるので、配線を絶縁する構造を特別に設ける必要がなくなる。その結果、配線と第2電極とを電気的に絶縁する構成を容易に形成できる。   In the present invention, in the dielectric film, a contact hole (a region where no dielectric film is present) from which the dielectric film is removed in the thickness direction is provided at a position overlapping the wiring in a plan view. The second electrode may be configured to be conductively connected to the wiring via the contact hole. Even in the case of adopting such a configuration, a dielectric film that electrically insulates the first electrode and the second electrode is used to electrically connect the wiring and the second electrode different from that connected to the wiring. Therefore, it is not necessary to provide a special structure for insulating the wiring. As a result, it is possible to easily form a configuration that electrically insulates the wiring and the second electrode.

本発明にでは、前記誘電体膜において、前記第2電極と平面視で重なる位置には、当該誘電体膜が厚み方向に除去されたコンタクトホール(誘電体膜が存在していない領域)が設けられ、前記第2電極は前記コンタクトホールを経由して前記配線に導電接続されている構成を採用することができる。   In the present invention, a contact hole (a region where no dielectric film is present) in which the dielectric film is removed in the thickness direction is provided at a position overlapping the second electrode in plan view in the dielectric film. The second electrode can be conductively connected to the wiring via the contact hole.

本発明において、前記スイッチング素子は、例えば、第1導電膜と、該第1導電膜上に設けられた絶縁膜と、該絶縁膜上に設けられた第2導電膜とを有する2端子型スイッチング素子である。このように構成すると、TFT素子等といった3端子型のスイッチング素子を用いた場合と比較して、少ない工程数で容易に製造でき、低コスト化を図ることができる。この場合、前記配線は、前記第1導電膜および前記第2導電膜のうちの一方と同層に形成されていることが好ましい。このように構成すると、配線を形成するに新たな導電膜を追加する必要がないので、少ない工程数で製造でき、低コスト化を図ることができる。   In the present invention, the switching element includes, for example, a first conductive film, an insulating film provided on the first conductive film, and a second terminal switching having a second conductive film provided on the insulating film. It is an element. If comprised in this way, compared with the case where 3 terminal type switching elements, such as a TFT element, are used, it can manufacture easily with few processes and can aim at cost reduction. In this case, it is preferable that the wiring is formed in the same layer as one of the first conductive film and the second conductive film. With such a configuration, it is not necessary to add a new conductive film to form the wiring, so that the manufacturing can be performed with a small number of steps, and the cost can be reduced.

本発明において、前記スイッチング素子は、前記信号線が導電接続するソース領域、チャネル領域、および前記第1電極が導電接続するドレイン領域を備えた半導体層と、前記チャネル領域に対してゲート絶縁層を介して対向するゲート電極とを有する3端子型スイッチング素子である構成を採用してもよい。この場合、前記配線は、前記ゲート電極および前記信号線のうちの一方と同層に形成されていることが好ましい。このように構成すると、配線を形成するに新たな導電膜を追加する必要がないので、少ない工程数で製造でき、低コスト化を図ることができる。   In the present invention, the switching element includes a semiconductor layer having a source region conductively connected to the signal line, a channel region, and a drain region conductively connected to the first electrode, and a gate insulating layer with respect to the channel region. A configuration that is a three-terminal switching element having a gate electrode opposed to each other may be adopted. In this case, it is preferable that the wiring is formed in the same layer as one of the gate electrode and the signal line. With such a configuration, it is not necessary to add a new conductive film to form the wiring, so that the manufacturing can be performed with a small number of steps, and the cost can be reduced.

本発明において、前記信号線は、前記第1基板上に同一方向に複数が並列して延在し、前記第1電極は、前記第1基板上で前記信号線の延在方向および当該信号線の延在方向に交差する方向の各々に沿って複数形成され、前記第2電極は、前記信号線の延在方向と交差する方向に延在して複数の前記第1電極と平面視で重なり合う帯状電極であり、当該帯状電極は、前記信号線の延在方向で所定の間隔を空けて複数本が並列している構成を採用することができる。このような構成を採用すると、第2電極は複数の第1電極に共通した共通電極として機能させることができる。   In the present invention, a plurality of the signal lines extend in parallel in the same direction on the first substrate, and the first electrode includes the extending direction of the signal lines and the signal lines on the first substrate. A plurality of second electrodes extending in a direction intersecting with the extending direction of the signal line and overlapping the plurality of first electrodes in plan view. It is a strip electrode, and the strip electrode can adopt a configuration in which a plurality of strip electrodes are arranged in parallel at a predetermined interval in the extending direction of the signal line. When such a configuration is adopted, the second electrode can function as a common electrode common to the plurality of first electrodes.

この場合、前記第1電極と前記第2電極とが平面視で重なり合うサブ画素が複数配列されている領域によって表示領域が形成され、前記配線は、平面視で前記表示領域の外側領域に形成されていることが好ましい。このような構成を採用すると、複数の第1電極と複数の第2電極を基板上の狭い領域内に効率的に配置できる。   In this case, a display region is formed by a region in which a plurality of subpixels in which the first electrode and the second electrode overlap in a plan view are arranged, and the wiring is formed in a region outside the display region in a plan view. It is preferable. By adopting such a configuration, the plurality of first electrodes and the plurality of second electrodes can be efficiently arranged in a narrow region on the substrate.

本発明において、前記配線は、前記表示領域の外側領域のうち、当該表示領域を間に挟む両側に形成されていることが好ましい。このような構成を採用すると、複数の第1電極と複数の第2電極を基板上の狭い領域内にさらに効率的に配置できる。   In the present invention, it is preferable that the wiring is formed on both sides of the outer area of the display area with the display area interposed therebetween. When such a configuration is adopted, the plurality of first electrodes and the plurality of second electrodes can be more efficiently arranged in a narrow region on the substrate.

本発明において、前記配線は、前記第2電極の延在方向と交差する方向に延在する第1部分と、該第1部分に接続されて前記第2電極と平行な方向に延在する第2部分とを有し、前記第2電極は前記第2部分に導電接続されることが好ましい。   In the present invention, the wiring includes a first portion extending in a direction intersecting with an extending direction of the second electrode, and a first portion connected to the first portion and extending in a direction parallel to the second electrode. Preferably, the second electrode is conductively connected to the second portion.

本発明において、前記第2部分は、前記第1部分から前記表示領域が位置する側と反対側に延在していることが好ましい。この構成によれば、表示領域およびその周辺近傍のみに誘電体膜を形成し、さらに外側に誘電体膜を存在させない構造とするだけで、外側で配線を確実に露出させることができ、その露出した部分において配線と第2電極とを確実に導電接続させることができる。   In the present invention, it is preferable that the second portion extends from the first portion to a side opposite to the side where the display area is located. According to this configuration, the dielectric film is formed only in the display area and the vicinity of the periphery of the display area, and the dielectric film is not present on the outer side, so that the wiring can be reliably exposed on the outer side. In this portion, the wiring and the second electrode can be reliably conductively connected.

本発明において、前記第2部分は、前記第1部分から前記表示領域が位置する側と同一側に延在している構成を採用してもよい。   In the present invention, the second portion may be configured to extend from the first portion to the same side as the side where the display area is located.

本発明では、前記第2部分において、当該第2部分の延在方向と直交する方向の幅W1は、前記第1部分において、当該第1部分の延在方向と直交する方向の幅W0に比べて広いことが好ましい。このような構成を採用すると、第2電極と配線の第1部分とが接触する面積を大きくとることができるので、第2電極と配線をより確実に導電接続させることができる。   In the present invention, in the second portion, the width W1 in the direction perpendicular to the extending direction of the second portion is larger than the width W0 in the direction perpendicular to the extending direction of the first portion in the first portion. And wide is preferable. By adopting such a configuration, an area where the second electrode and the first portion of the wiring come into contact can be increased, so that the second electrode and the wiring can be more reliably conductively connected.

本発明において、前記第2電極は、間隙を有して並列する複数の線状電極部を前記第1電極に対向する領域に有していることが好ましい。このように構成すると、フリンジフィールドを効率よく形成することができる。   In the present invention, the second electrode preferably has a plurality of linear electrode portions arranged in parallel with a gap in a region facing the first electrode. If comprised in this way, a fringe field can be formed efficiently.

この場合、前記第2電極において、前記間隙及び前記線状電極部は、複数の前記サブ画素ごとに形成されることが好ましい。このように構成すると、第2電極の面積を大きく確保できるので配線抵抗を低く維持できる。   In this case, in the second electrode, it is preferable that the gap and the linear electrode portion are formed for each of the plurality of sub-pixels. If comprised in this way, since the area of a 2nd electrode can be ensured large, wiring resistance can be maintained low.

本発明では、前記第2電極において、前記間隙及び前記線状電極部は、複数の前記サブ画素に跨って連続して形成される構成を採用することができる。このような構成を採用すると。間隙及び線状電極部のパターニングを容易にできる。   In the present invention, in the second electrode, a configuration in which the gap and the linear electrode portion are continuously formed across a plurality of the sub-pixels can be employed. When such a configuration is adopted. Patterning of the gap and the linear electrode portion can be facilitated.

本発明において、前記第2電極の前記線状電極部の個々は、その一部分又は全部が平面視で前記第1電極に重なり合う構成を採用することができる。   In the present invention, each of the linear electrode portions of the second electrode can employ a configuration in which a part or all of the linear electrode portions overlaps the first electrode in plan view.

本発明において、前記第1電極は間隙を持たない面状電極である構成を採用することができる。このように構成すると、第2電極の個々の線状電極部はその全部が第1電極に平面視で重なり合うことになり、FFSモードを実現することができる。   In the present invention, the first electrode may be a planar electrode having no gap. If comprised in this way, all the individual linear electrode parts of a 2nd electrode will overlap with a 1st electrode in planar view, and can implement | achieve FFS mode.

ここで、第1電極は面状電極ではなく第2電極と同様に間隙と線状電極部とによって形成してもよい。この場合、第2電極の個々の線状電極部の全部ではなくて一部分が平面視で第1電極に重なり合うことがある。   Here, the first electrode may be formed not by a planar electrode but by a gap and a linear electrode portion in the same manner as the second electrode. In this case, not all of the individual linear electrode portions of the second electrode but a part thereof may overlap the first electrode in plan view.

本発明において、前記第1基板に設けられた第1配向膜及び第1偏光層と、前記第2基板に設けられた第2配向膜及び第2偏光層と、をさらに有し、前記第1配向膜及び前記第2配向膜にはラビングが施され、該ラビングの方向と前記線状電極部の延在方向との成す角度をαとするとき、
5°≦α≦20°
であり、前記第1偏光層の偏光透過軸の延在方向は前記第1配向膜に施されるラビングの方向と平行であり、前記第2配向膜に施されるラビングの方向は前記第1基板側のラビングの方向に対して逆平行であり、前記第2偏光層の偏光透過軸の延在方向は前記第1偏光層の偏光透過軸の延在方向に直交することが好ましい。このような構成を採用すると、FFSモードにおけるオン電圧印加時の液晶分子の配向変化を安定化することができ、しかもその配向変化が生じるしきい値電圧を低減でき、FFSモードにおいて高コントラストの表示を実現できる。
In the present invention, the first alignment film and the first polarizing layer provided on the first substrate, and the second alignment film and the second polarizing layer provided on the second substrate are further included. When the alignment film and the second alignment film are rubbed, and the angle formed by the rubbing direction and the extending direction of the linear electrode portion is α,
5 ° ≦ α ≦ 20 °
The extending direction of the polarization transmission axis of the first polarizing layer is parallel to the rubbing direction applied to the first alignment film, and the rubbing direction applied to the second alignment film is the first direction. It is preferable that the direction of the polarization transmission axis of the second polarizing layer is orthogonal to the direction of the polarization transmission axis of the first polarizing layer, which is antiparallel to the rubbing direction on the substrate side. By adopting such a configuration, it is possible to stabilize the alignment change of liquid crystal molecules when an on-voltage is applied in the FFS mode, and to reduce the threshold voltage at which the alignment change occurs, and to display a high contrast in the FFS mode. Can be realized.

本発明において、前記液晶層は正の誘電異方性を有するネマチック液晶を用いて形成されることが好ましい。ラビングの方向の角度範囲を上記の角度範囲内の角度αに設定した液晶装置は、液晶層に正の誘電異方性を有する液晶を用いることができる。また、FFSモードを実現する際、液晶は正の誘電異方性を有する液晶に代えて、負の誘電異方性を有する液晶を用いることもできる。誘電異方性が正負で異なる場合には、ラビング方向がそれぞれに対して適正な方向に選定される。一般には、適正なラビング方向が両者間で90°異なっている。   In the present invention, the liquid crystal layer is preferably formed using a nematic liquid crystal having positive dielectric anisotropy. A liquid crystal device in which the angle range in the rubbing direction is set to an angle α within the above angle range can use a liquid crystal having positive dielectric anisotropy in the liquid crystal layer. In realizing the FFS mode, a liquid crystal having a negative dielectric anisotropy can be used instead of a liquid crystal having a positive dielectric anisotropy. When the dielectric anisotropy is different between positive and negative, the rubbing direction is selected as an appropriate direction for each. In general, the proper rubbing direction differs by 90 ° between the two.

本発明を適用した液晶装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。本発明に係る液晶装置によれば、FFSモード等といった横電界モードの動作モードを実現できるので、広視野角及び高コントラストの表示を実現できる。また、第2電極と配線とを、第1電極と第2電極とを電気的に絶縁する誘電体膜を用いて絶縁することにしたので、配線と第2電極とを電気的に絶縁する構成を容易に形成できる。従って、本発明を適用した液晶装置を用いた本発明に係る電子機器においても、低コストで簡単に高品質の表示を実現できる。   A liquid crystal device to which the present invention is applied is used in an electronic device such as a mobile phone or a mobile computer. According to the liquid crystal device according to the present invention, a lateral electric field mode operation mode such as an FFS mode can be realized, and thus a wide viewing angle and high contrast display can be realized. In addition, since the second electrode and the wiring are insulated using a dielectric film that electrically insulates the first electrode and the second electrode, the wiring and the second electrode are electrically insulated. Can be easily formed. Accordingly, even in the electronic apparatus according to the present invention using the liquid crystal device to which the present invention is applied, high-quality display can be easily realized at low cost.

以下、本発明に係る液晶装置を実施形態に基づいて説明する。なお、本発明がこの実施形態に限定されないことはもちろんである。また、これからの説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素を分かり易く示すため、各要素を実際とは異なった相対的な寸法で示す場合がある。   Hereinafter, a liquid crystal device according to the present invention will be described based on embodiments. Of course, the present invention is not limited to this embodiment. Further, in the following description, the drawings will be referred to as necessary. In this drawing, in order to show the important components of the structure composed of a plurality of components in an easy-to-understand manner, May be indicated by dimensions.

[液晶装置の第1実施形態]
図1は本発明の一実施形態である液晶装置の平面構造を示している。図2は図1のZB−ZB線に従った液晶装置の行方向Xに沿った断面構造を示している。図1において、左右方向を行方向Xとし、上下方向を列方向Yとしている。図2では、左右方向が行方向Xであり、紙面垂直方向が列方向Yである。行方向Xと列方向Yは互いに直交する方向である。本実施形態において、行方向Xは、後述するサブ画素の短手方向または後述する走査線の延在方向である。一方、列方向Yは、サブ画素の長手方向または後述するデータ線の延在方向である。
[First Embodiment of Liquid Crystal Device]
FIG. 1 shows a planar structure of a liquid crystal device according to an embodiment of the present invention. FIG. 2 shows a cross-sectional structure along the row direction X of the liquid crystal device according to the ZB-ZB line of FIG. In FIG. 1, the horizontal direction is the row direction X, and the vertical direction is the column direction Y. In FIG. 2, the horizontal direction is the row direction X, and the vertical direction on the paper is the column direction Y. The row direction X and the column direction Y are directions orthogonal to each other. In the present embodiment, the row direction X is a short direction of a sub-pixel described later or a scanning line extending direction described later. On the other hand, the column direction Y is the longitudinal direction of the sub-pixel or the extending direction of the data line described later.

図2において、液晶装置1は液晶パネル2及び照明装置3を有する。矢印Aで示す側が観察側であり、照明装置3は観察側と反対側に配置されてバックライトとして作用する。液晶パネル2は互いに対向する素子基板4及びカラーフィルタ基板5を有する。これらの基板は矢印A方向(基板法線方向ということがある)から見て環状すなわち枠状のシール材7によって貼り合わされている。本実施形態では、カラーフィルタ基板5が観察側に配置され、素子基板4が背面側に配置される。   In FIG. 2, the liquid crystal device 1 includes a liquid crystal panel 2 and an illumination device 3. The side indicated by the arrow A is the observation side, and the illumination device 3 is arranged on the side opposite to the observation side and acts as a backlight. The liquid crystal panel 2 includes an element substrate 4 and a color filter substrate 5 that face each other. These substrates are bonded together by an annular or frame-shaped sealing material 7 as viewed from the direction of arrow A (sometimes referred to as a substrate normal direction). In the present embodiment, the color filter substrate 5 is disposed on the observation side, and the element substrate 4 is disposed on the back side.

素子基板4とカラーフィルタ基板5の間には所定(例えば5μm程度)の間隙であるセルギャップが形成され、そのセルギャップ内に液晶が封入されて液晶層6が形成されている。液晶層は正の誘電異方性を有するネマチック液晶によって形成されている。正の誘電異方性を有する液晶は、電界が作用したときに液晶分子の長軸方向が電界方向と平行になるように旋回移動する性質を有している。   A cell gap which is a predetermined gap (for example, about 5 μm) is formed between the element substrate 4 and the color filter substrate 5, and liquid crystal is sealed in the cell gap to form a liquid crystal layer 6. The liquid crystal layer is made of nematic liquid crystal having positive dielectric anisotropy. The liquid crystal having positive dielectric anisotropy has a property of rotating so that the major axis direction of liquid crystal molecules is parallel to the electric field direction when an electric field is applied.

素子基板4は、石英ガラス、プラスチック等といった透光性を有する材料によって形成された第1基板11を有している。第1基板11は基板法線方向から見て図1に示すように列方向Yに長い長方形状に形成されている。第1基板11は正方形状であっても良い。図2において第1基板11の外側の面上に第1偏光板12が設けられている。必要に応じて、第1偏光板12と第1基板11との間に位相差膜を設けても良い。   The element substrate 4 includes a first substrate 11 made of a light-transmitting material such as quartz glass or plastic. The first substrate 11 is formed in a rectangular shape that is long in the column direction Y as shown in FIG. The first substrate 11 may be square. In FIG. 2, the first polarizing plate 12 is provided on the outer surface of the first substrate 11. A retardation film may be provided between the first polarizing plate 12 and the first substrate 11 as necessary.

第1基板11の内側(液晶層側)の面上には、2端子型スイッチング素子であるTFD素子13と、TFD素子13に導電接続された信号線としてのセグメントライン14と、第1電極としての島状の画素電極15とが設けられている。TFD素子13は2つのTFD要素を逆極性で直列に接続した、いわゆるバック・ツー・バック(Back-to-Back)構造(詳しくは後述する)として形成されている。セグメントライン14は、Cr(クロム)又はCr合金から成り、例えばフォトエッチング処理によって形成されている。セグメントライン14は複数形成されており、図1に示すように、個々は列方向Yに延びる細い線状であり、それらの複数が行方向Xに所定間隔で互いに平行に形成されている。セグメントライン14は、例えば液晶を駆動するための1つの信号であるデータ信号を伝送する。1本のセグメントライン14に接続される複数のTFD素子13はそのセグメントライン14に沿って間隔を空けて設けられている。   On the inner surface (liquid crystal layer side) of the first substrate 11, a TFD element 13 that is a two-terminal switching element, a segment line 14 as a signal line conductively connected to the TFD element 13, and a first electrode Insular pixel electrodes 15 are provided. The TFD element 13 is formed as a so-called back-to-back structure (described in detail later) in which two TFD elements are connected in series with opposite polarities. The segment line 14 is made of Cr (chromium) or a Cr alloy, and is formed by, for example, a photoetching process. A plurality of segment lines 14 are formed. As shown in FIG. 1, each segment line 14 is a thin line extending in the column direction Y, and a plurality of the segment lines 14 are formed in parallel in the row direction X at predetermined intervals. The segment line 14 transmits a data signal which is one signal for driving the liquid crystal, for example. A plurality of TFD elements 13 connected to one segment line 14 are provided at intervals along the segment line 14.

図2において、画素電極15は、ITO(Indium Tin Oxide:インジウム・スズ酸化物)、IZO(Indium Zinc Oxide:インジウム亜鉛酸化物)等といった透光性を有する金属酸化物から成り、例えばフォトエッチング処理によって形成されている。画素電極15は複数形成されており、図1に示すように、個々は基板法線方向から見て列方向Yに長い長方形状の島状であり、それらの複数が行方向X及び列方向Yに列状に並ぶ状態に(いわゆる、ドットマトリクス状に)形成されている。   In FIG. 2, a pixel electrode 15 is made of a light-transmitting metal oxide such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), etc. Is formed by. A plurality of pixel electrodes 15 are formed. As shown in FIG. 1, each pixel electrode 15 has a rectangular island shape that is long in the column direction Y as viewed from the substrate normal direction. Are arranged in a row (in a so-called dot matrix).

図2において、第1基板11の両側の側方領域にコモンラインとしての複数の配線17が設けられている。これらの配線17は、いわゆる引回し配線である。これらの配線17は、第1層であるCrの配線上に第2層であるITOの配線を積層することによって形成されている。これらの配線17は、例えばフォトエッチング処理によって形成されている。配線17は、例えば液晶を駆動するための他の信号である走査信号を伝送する。なお、配線17は、Cr又はその他の導電性金属によって単層で形成することもできる。   In FIG. 2, a plurality of wirings 17 as common lines are provided in lateral regions on both sides of the first substrate 11. These wirings 17 are so-called lead wirings. These wirings 17 are formed by laminating the ITO wiring as the second layer on the Cr wiring as the first layer. These wirings 17 are formed by, for example, a photoetching process. For example, the wiring 17 transmits a scanning signal which is another signal for driving the liquid crystal. Note that the wiring 17 can also be formed of a single layer of Cr or other conductive metal.

配線17は、図1に示すように列方向Yへ異なった長さで線状に延びる部分17aと、行方向Xへ異なった長さで線状に延びる部分17bとを有する。この配線17の詳細については後述する。   As shown in FIG. 1, the wiring 17 has a portion 17 a extending linearly with a different length in the column direction Y, and a portion 17 b extending linearly with a different length in the row direction X. Details of the wiring 17 will be described later.

図2において、TFD素子13、セグメントライン14、画素電極15及び配線17を覆って誘電体膜16が設けられている。誘電体膜16は、例えばSiNx(窒化シリコン)、SiO2(酸化シリコン)等といった窒化膜や酸化膜、その他の有機系の透明樹脂によって形成されている。窒化膜及び酸化膜は無機膜である。誘電体膜16はフォトエッチング処理によって、図1に示すように、全ての画素電極15を覆う状態の長方形状に形成されている。   In FIG. 2, a dielectric film 16 is provided so as to cover the TFD element 13, the segment line 14, the pixel electrode 15, and the wiring 17. The dielectric film 16 is made of, for example, a nitride film such as SiNx (silicon nitride) or SiO2 (silicon oxide), an oxide film, or other organic transparent resin. The nitride film and the oxide film are inorganic films. As shown in FIG. 1, the dielectric film 16 is formed in a rectangular shape covering all the pixel electrodes 15 by photoetching.

図2において、誘電体膜16の上に第2電極としての共通電極18が形成されている。共通電極は複数のサブ画素間にわたって設けられる共通の電極である。共通電極18はITO、IZO等といった透光性を有する金属酸化物から成り、例えばフォトエッチング処理によって形成されている。共通電極18は、図1に示すように複数形成されており、個々は行方向Xに延びる帯状であり、それらの複数が列方向Yに間隔をおいて互いに平行に形成されている。複数の共通電極18は1本ずつ左右へ交互に張り出す状態に形成されている。この張り出した共通電極18の端部が配線17に導電接続される。この共通電極18と配線17との接続構造についての詳細は後述する。   In FIG. 2, a common electrode 18 as a second electrode is formed on the dielectric film 16. The common electrode is a common electrode provided across a plurality of subpixels. The common electrode 18 is made of a light-transmitting metal oxide such as ITO or IZO, and is formed by, for example, a photoetching process. A plurality of common electrodes 18 are formed as shown in FIG. 1, and each of them has a strip shape extending in the row direction X. A plurality of the common electrodes 18 are formed in parallel to each other at intervals in the column direction Y. The plurality of common electrodes 18 are formed so as to protrude alternately left and right one by one. The end of the protruding common electrode 18 is conductively connected to the wiring 17. Details of the connection structure between the common electrode 18 and the wiring 17 will be described later.

個々が島状に形成された複数の画素電極15は行方向X及び列方向Yに並べて配置されており、いわゆるドットマトリクス状に配置されている。一方、行方向Xに延びる帯状の共通電極18は行方向Xに並んだ複数の画素電極15と平面視で重なっている。画素電極15と共通電極18とが平面視で重なり合うドット状、すなわち島状の領域は複数の画素電極15と同じくドットマトリクス状、すなわち行列状に並んでいる。これらの個々の島状領域は液晶駆動の制御単位であるサブ画素Pを構成する。そして、ドットマトリクス状に配置された複数のサブ画素Pによって表示領域Vが構成されている。   The plurality of pixel electrodes 15 each formed in an island shape are arranged side by side in the row direction X and the column direction Y, and are arranged in a so-called dot matrix shape. On the other hand, the strip-shaped common electrode 18 extending in the row direction X overlaps with the plurality of pixel electrodes 15 arranged in the row direction X in plan view. Similar to the plurality of pixel electrodes 15, dot-like regions, ie, island-like regions, in which the pixel electrodes 15 and the common electrode 18 overlap in a plan view are arranged in a dot matrix. These individual island-like regions constitute sub-pixels P which are liquid crystal driving control units. A display region V is constituted by a plurality of sub-pixels P arranged in a dot matrix.

共通電極18には、FFSモードを実現するために、個々のサブ画素Pに対応して、間隙としての複数のスリット27及びそれらのスリット27の間に形成された複数の線状電極部28とが形成されている。これらのスリット27及び線状電極部28についての詳細は後述する。   In order to realize the FFS mode, the common electrode 18 includes a plurality of slits 27 as gaps and a plurality of linear electrode portions 28 formed between the slits 27 corresponding to each subpixel P. Is formed. Details of the slits 27 and the linear electrode portions 28 will be described later.

本実施形態の液晶装置において、例えば、R(赤色)、G(緑色)、B(青色)の3色を用いてカラー表示を行う場合には、個々のサブ画素Pにそれら3色のうちの各1色が割り当てられ、R、G、Bに対応した3つのサブ画素Pによって1つの表示画素が構成され、その表示画素がドットマトリクス状に集まって表示領域Vが構成される。R、G、Bの3色に他の1色(例えば、青緑)を加えて4色でカラー表示を行う場合は、4つのサブ画素Pによって1つの表示画素が構成される。また、白黒2色やその他の任意の2色によって表示を行う場合には、個々のサブ画素Pがそのまま1つの表示画素になる。   In the liquid crystal device of the present embodiment, for example, when color display is performed using three colors of R (red), G (green), and B (blue), each of the three colors is displayed on each sub-pixel P. Each color is assigned, and one display pixel is constituted by three sub-pixels P corresponding to R, G, and B, and the display pixels are gathered in a dot matrix to constitute a display region V. When color display is performed with four colors by adding another color (for example, blue-green) to the three colors R, G, and B, one display pixel is constituted by four sub-pixels P. Further, in the case of performing display with two colors of black and white or any other two colors, each sub pixel P becomes one display pixel as it is.

図2において、共通電極18及び誘電体膜16を覆って第1基板11上に第1配向膜19が設けられている。図1では第1配向膜19の図示を省略している。図2の第1配向膜19は、例えばポリイミドから成り、例えば印刷法や転写法によって所定形状に形成されている。第1配向膜19には、液晶層6内の液晶分子を所望の方向へ配向させるためのラビング処理が施されている。   In FIG. 2, a first alignment film 19 is provided on the first substrate 11 so as to cover the common electrode 18 and the dielectric film 16. In FIG. 1, the first alignment film 19 is not shown. The first alignment film 19 in FIG. 2 is made of polyimide, for example, and is formed in a predetermined shape by, for example, a printing method or a transfer method. The first alignment film 19 is subjected to a rubbing process for aligning the liquid crystal molecules in the liquid crystal layer 6 in a desired direction.

次に、素子基板4に対向するカラーフィルタ基板5は、石英ガラス、プラスチック等といった透光性を有する材料によって形成された第2基板22を有している。第2基板22は基板法線方向から見て図1に鎖線で示すように列方向Yに長い長方形状に形成されている。第2基板22は正方形状であっても良い。第2基板22の列方向Yに沿った長さは第1基板11よりも短くなっており、第1基板11は1つの端辺部分において第2基板22の外側へ張り出している。この第1基板11の張出し部分上に駆動用IC21がACF(Anisotropic Conductive Film:異方性導電膜)を用いたCOG(Chip On Glass)技術によって実装されている。第1基板11上に設けたセグメントライン14及び配線17はそれぞれ駆動用IC21の出力端子に導電接続されている。駆動用IC21は、例えばセグメントライン14にデータ信号を供給し、配線17に走査信号を供給する。本実施形態においては、駆動用IC21を3個設け、別個の駆動用IC21によってセグメントライン14と配線17のそれぞれに信号が供給される構成となっている。この構成に代えて、1個の駆動用IC21によってセグメントライン14と配線17の両方に信号を供給することもできる。   Next, the color filter substrate 5 facing the element substrate 4 has a second substrate 22 formed of a light-transmitting material such as quartz glass or plastic. The second substrate 22 is formed in a rectangular shape that is long in the column direction Y as shown by a chain line in FIG. The second substrate 22 may be square. The length of the second substrate 22 along the column direction Y is shorter than that of the first substrate 11, and the first substrate 11 protrudes outside the second substrate 22 at one end portion. A driving IC 21 is mounted on the projecting portion of the first substrate 11 by a COG (Chip On Glass) technique using an ACF (Anisotropic Conductive Film). The segment line 14 and the wiring 17 provided on the first substrate 11 are conductively connected to the output terminal of the driving IC 21. For example, the driving IC 21 supplies a data signal to the segment line 14 and supplies a scanning signal to the wiring 17. In the present embodiment, three drive ICs 21 are provided, and signals are supplied to the segment lines 14 and the wirings 17 by separate drive ICs 21. Instead of this configuration, a single driving IC 21 can supply signals to both the segment line 14 and the wiring 17.

なお、第1基板11と第2基板12の張出し部以外の3つの辺端は、図1では構造を分かり易く示すために互いに位置がずれた状態で示されているが、実際には、それら3つの辺端は平面視で略一致して重なった状態となっている。   Note that the three edges of the first substrate 11 and the second substrate 12 other than the overhanging portions are shown in FIG. 1 in a state where they are shifted from each other for easy understanding of the structure. The three side edges are substantially coincident and overlap in a plan view.

図2において第2基板22の外側の面上に第2偏光板23が設けられている。必要に応じて、第2偏光板23と第2基板22との間に視角補償用あるいはその他の用途の位相差膜を設けても良い。第2基板22の内側(液晶層側)の面上には、カラーフィルタを構成する着色膜24が設けられ、それらの周囲に遮光膜25が設けられている。着色膜24に括弧書きで付されたR、G、Bの符号は、それらの着色膜がR(赤色)、G(緑色)、B(青色)の各色を透過する特性を有することを示している。本実施形態では着色膜の配列形態としてストライプ配列が採用されており、行方向Xに沿ってR、G、Bの異なる色が交互に並び、列方向YにR、G、Bの同色が並んでいる。しかしながら、着色膜24の色の配列形態はその他の任意の配列、例えばモザイク配列、デルタ配列でも良い。   In FIG. 2, a second polarizing plate 23 is provided on the outer surface of the second substrate 22. If necessary, a retardation film for viewing angle compensation or other purposes may be provided between the second polarizing plate 23 and the second substrate 22. A colored film 24 constituting a color filter is provided on the inner surface (liquid crystal layer side) of the second substrate 22, and a light shielding film 25 is provided around them. The R, G, and B symbols attached to the colored film 24 in parentheses indicate that the colored films have characteristics of transmitting R (red), G (green), and B (blue) colors. Yes. In this embodiment, a stripe arrangement is adopted as an arrangement form of the colored films, different colors of R, G, and B are alternately arranged along the row direction X, and the same colors of R, G, and B are arranged in the column direction Y. It is out. However, the color arrangement form of the colored film 24 may be any other arrangement, for example, a mosaic arrangement or a delta arrangement.

着色膜24は、例えば感光性樹脂に顔料や染料を混合させて成る樹脂材料から成り、例えばフォトリソグラフィ処理によって所定の配列のパターンに形成されている。遮光膜25は、遮光性の樹脂材料、遮光性の金属材料、又は色の異なる着色膜24を2色又は3色重ねることによって形成されている。   The colored film 24 is made of, for example, a resin material obtained by mixing a pigment or a dye with a photosensitive resin, and is formed in a predetermined array pattern by, for example, photolithography. The light shielding film 25 is formed by overlapping two or three colors of a light shielding resin material, a light shielding metal material, or colored films 24 of different colors.

着色膜24及び遮光膜25の上にオーバーコート層29が設けられている。オーバーコート層29は着色膜24の層の平坦化及び液晶層6の保護のため等に用いられる。オーバーコート層29は、例えばアクリル系有機樹脂膜や、シリコン酸化膜等といった無機膜等を印刷することによって形成されている。そして、オーバーコート層29の上に第2配向膜30が設けられている。第2配向膜30は、例えばポリイミドから成り、例えば印刷法や転写法によって所定形状に形成されている。第2配向膜30には、液晶層6内の液晶分子を所望の方向へ配向させるためのラビング処理が施される。   An overcoat layer 29 is provided on the coloring film 24 and the light shielding film 25. The overcoat layer 29 is used for flattening the colored film 24 and protecting the liquid crystal layer 6. The overcoat layer 29 is formed by printing an inorganic film such as an acrylic organic resin film or a silicon oxide film. A second alignment film 30 is provided on the overcoat layer 29. The second alignment film 30 is made of, for example, polyimide, and is formed in a predetermined shape by, for example, a printing method or a transfer method. The second alignment film 30 is subjected to a rubbing process for aligning the liquid crystal molecules in the liquid crystal layer 6 in a desired direction.

素子基板4上の第1配向膜19に対して行われるラビングの方向と、カラーフィルタ基板5上の第2配向膜30に対して行われるラビングの方向は逆平行(アンチパラレル)の関係にあり、これらのラビングによって配向性を持ったそれらの配向膜により、液晶層6はホモジニアス配向に配向する。ホモジニアス配向は、周知の通り、基板に対してプレチルトを持った略平行の配向である。   The direction of rubbing performed on the first alignment film 19 on the element substrate 4 and the direction of rubbing performed on the second alignment film 30 on the color filter substrate 5 are in an antiparallel relationship. The liquid crystal layer 6 is aligned in a homogeneous alignment by these alignment films having alignment by rubbing. As is well known, the homogeneous alignment is a substantially parallel alignment with a pretilt with respect to the substrate.

次に、1つのサブ画素P及びその周辺の構成を図3及び図4に基づいて説明する。図3(a)は図1の素子基板4において第1基板11上に誘電体膜16を形成する前の段階の平面構造を示している。図3(b)は第1基板11上に帯状の共通電極18を形成した段階の平面構造を示している。図4(a)は、図3(a)のTFD素子を拡大して示している。図4(b)は、図4(a)のZD−ZD線に従った断面構造を示している。   Next, the configuration of one subpixel P and its periphery will be described with reference to FIGS. FIG. 3A shows a planar structure at a stage before the dielectric film 16 is formed on the first substrate 11 in the element substrate 4 of FIG. FIG. 3B shows a planar structure at the stage where the strip-shaped common electrode 18 is formed on the first substrate 11. FIG. 4A shows an enlarged view of the TFD element shown in FIG. FIG. 4B shows a cross-sectional structure according to the ZD-ZD line in FIG.

図3(a)において、個々のサブ画素Pの隅部にスイッチング素子としての薄膜ダイオードであるTFD素子13が設けられている。TFD素子13は図4(a)に示すように2つのTFD要素13a及び13bを直列に接続して成る、いわゆるバック・ツー・バック構造に形成されている。TFD素子13は、もちろん、バック・ツー・バック構造でなく1つのTFD要素によって形成することもできる。個々のTFD要素13a、13bは、図4(b)に示すように、第1基板11上に形成された第1導電膜32と、第1導電膜32上に形成された絶縁膜33と、絶縁膜33上に形成された第2導電膜34a、34bとによって形成されている。   In FIG. 3A, a TFD element 13 which is a thin film diode as a switching element is provided at the corner of each sub-pixel P. The TFD element 13 is formed in a so-called back-to-back structure in which two TFD elements 13a and 13b are connected in series as shown in FIG. Of course, the TFD element 13 can also be formed by one TFD element instead of a back-to-back structure. As shown in FIG. 4B, the individual TFD elements 13a and 13b include a first conductive film 32 formed on the first substrate 11, an insulating film 33 formed on the first conductive film 32, The second conductive films 34 a and 34 b are formed on the insulating film 33.

第1導電膜32は、例えばTa(タンタル)又はTa合金から成り、例えばフォトエッチング処理によって島状に形成されている。絶縁膜33は、例えば陽極酸化処理によってTaOx(酸化タンタル)として形成されている。第2導電膜34a、34bは、例えばCrによってセグメントライン14をフォトエッチング処理によって形成する際に同時に形成される。第1TFD要素13aと第2TFD要素13bは電気的には逆極性のダイオード素子であり、これらを直列に接続することにより、安定した電圧− 電流特性が得られるようになっている。第1TFD要素13aの入力端子である第2導電膜34aはセグメントライン14から一体的に延びている。第2TFD要素13bの出力端子である第2導電膜34bは画素電極15に導電接続されている。画素電極15はサブ画素Pの領域内で面状に形成されている。   The first conductive film 32 is made of, for example, Ta (tantalum) or a Ta alloy, and is formed in an island shape by, for example, a photoetching process. The insulating film 33 is formed as TaOx (tantalum oxide) by, for example, anodizing. The second conductive films 34a and 34b are formed at the same time when the segment line 14 is formed by, for example, Cr by photoetching. The first TFD element 13a and the second TFD element 13b are electrically reverse diode elements, and by connecting them in series, a stable voltage-current characteristic can be obtained. The second conductive film 34a that is an input terminal of the first TFD element 13a extends integrally from the segment line 14. The second conductive film 34b, which is the output terminal of the second TFD element 13b, is conductively connected to the pixel electrode 15. The pixel electrode 15 is formed in a planar shape within the region of the sub-pixel P.

図3(b)において、画素電極15上に重ねて形成された帯状の共通電極18は、個々のサブ画素Pに対応して間隙としての複数のスリット27と、これらのスリット27の間に形成された複数の線状電極部28とを有している。複数のスリット27及び複数の線状電極部28は互いに平行に形成されている。スリット27の延在方向(従って線状電極部28の延在方向)とサブ画素Pの短手方向(行方向X)との成す角βは、例えば
5°≦β≦20°
の範囲内の角度に設定することができる。
In FIG. 3B, the strip-shaped common electrode 18 formed over the pixel electrode 15 is formed between a plurality of slits 27 as gaps corresponding to the individual subpixels P and between these slits 27. The plurality of linear electrode portions 28 are provided. The plurality of slits 27 and the plurality of linear electrode portions 28 are formed in parallel to each other. An angle β formed by the extending direction of the slit 27 (and hence the extending direction of the linear electrode portion 28) and the short direction (row direction X) of the sub-pixel P is, for example, 5 ° ≦ β ≦ 20 °
Can be set to an angle within the range.

図5は、図3(b)におけるZE線に従った断面構造を示している。図5において、画素電極15は面状電極として形成されているので、共通電極18の線状電極部28はその幅全域が平面視で画素電極15に重なり合っている。線状電極部28と画素電極15が平面視で重なり合った部分の誘電体膜16には静電容量が形成される。画素電極15と共通電極18との間にしきい値電圧以上の電圧が印加されると、TFD素子13がオン状態になり、画素電極15と共通電極18の線状電極部28との間に電界Eが形成される。電界Eが生じると、液晶層6を形成する正の誘電異方性の液晶の液晶分子6aの長軸がその電界方向と平行になるように基板と平行の面内で旋回移動して配向が変化する。この液晶分子6aの旋回移動により、液晶層6を通過する偏光が変調される。本実施形態における液晶分子6aの配向制御は上記の通りに基板と平行の面内で行われるので、TNモード等のような基板垂直方向での配向制御に比べて、広視野角及び高コントラストの表示を行うことができる。   FIG. 5 shows a cross-sectional structure according to the ZE line in FIG. In FIG. 5, since the pixel electrode 15 is formed as a planar electrode, the entire width of the linear electrode portion 28 of the common electrode 18 overlaps the pixel electrode 15 in plan view. Capacitance is formed in the dielectric film 16 where the linear electrode portion 28 and the pixel electrode 15 overlap in plan view. When a voltage equal to or higher than the threshold voltage is applied between the pixel electrode 15 and the common electrode 18, the TFD element 13 is turned on, and an electric field is generated between the pixel electrode 15 and the linear electrode portion 28 of the common electrode 18. E is formed. When the electric field E is generated, the liquid crystal molecules 6a of the liquid crystal having positive dielectric anisotropy forming the liquid crystal layer 6 are swung in a plane parallel to the substrate so that the major axis is parallel to the electric field direction. Change. Due to the rotational movement of the liquid crystal molecules 6a, the polarized light passing through the liquid crystal layer 6 is modulated. Since the alignment control of the liquid crystal molecules 6a in the present embodiment is performed in a plane parallel to the substrate as described above, it has a wider viewing angle and higher contrast than the alignment control in the substrate vertical direction such as the TN mode. Display can be made.

横電界モードとしてFFSモードの他にIPS(In-Plain Switching)モードが知られている。IPSモードの場合には、図5において、画素電極15が面状電極ではなく共通電極18と同様な線状電極又は枠状電極として形成される。そして、共通電極18の線状電極部28が画素電極15と平面視で重なり合うことなく、共通電極18の線状電極部28と画素電極15の線状電極部分又は枠状電極部分との間に平面視で大きな間隔が形成される構造となっている。この構成のため、IPSモードの場合には、画素電極と共通電極との間に横電界を発生させることはできるが、共通電極の直上領域に十分な強度の電界を形成することができなかった。これに対し、FFSモードの場合には、共通電極18の線状電極部28が画素電極15に平面視で重なっているので、線状電極部28の直上領域にも十分な強度の電界を形成することができ、該領域を表示領域として十分に活用できる。このため、本実施形態のFFSモードによれば、IPSモードの場合に比べて、より一層の広視野角化、より一層の高コントラスト化、より一層の高透過率化を得ることができる。   In addition to the FFS mode, an IPS (In-Plain Switching) mode is known as the transverse electric field mode. In the case of the IPS mode, in FIG. 5, the pixel electrode 15 is not a planar electrode but is formed as a linear electrode or a frame electrode similar to the common electrode 18. The linear electrode portion 28 of the common electrode 18 does not overlap with the pixel electrode 15 in plan view, and the linear electrode portion 28 of the common electrode 18 and the linear electrode portion or the frame electrode portion of the pixel electrode 15 are not overlapped. The structure is such that a large interval is formed in plan view. Due to this configuration, in the case of the IPS mode, a horizontal electric field can be generated between the pixel electrode and the common electrode, but an electric field having a sufficient strength cannot be formed in a region immediately above the common electrode. . On the other hand, in the case of the FFS mode, the linear electrode portion 28 of the common electrode 18 overlaps the pixel electrode 15 in plan view, so that an electric field having a sufficient strength is formed also in the region immediately above the linear electrode portion 28. This area can be fully utilized as a display area. For this reason, according to the FFS mode of the present embodiment, it is possible to obtain a wider viewing angle, a higher contrast, and a higher transmittance as compared with the case of the IPS mode.

次に、図2の素子基板4上の第1偏光板12及び第1配向膜19、並びにカラーフィルタ基板5上の第2偏光板23及び第2配向膜30の光軸関係について、図6に基づいて説明する。図6(a)において、符号R1で示す矢印は素子基板4側の第1配向膜19(図2参照)に対して行われるラビングの方向を示している。このラビング方向R1はサブ画素Pの短手方向(行方向X)に対して平行に設定されている。   Next, the optical axis relationship between the first polarizing plate 12 and the first alignment film 19 on the element substrate 4 in FIG. 2 and the second polarizing plate 23 and the second alignment film 30 on the color filter substrate 5 is shown in FIG. This will be explained based on. In FIG. 6A, the arrow indicated by reference numeral R1 indicates the direction of rubbing performed on the first alignment film 19 (see FIG. 2) on the element substrate 4 side. The rubbing direction R1 is set in parallel to the short direction (row direction X) of the sub-pixel P.

そして、素子基板4上の共通電極18内に形成されたスリット27の延在方向(従って線状電極部28の延在方向)とラビング方向R1との成す角度αは、例えば
5°≦α≦20°
の範囲内の任意の角度に設定することができる。図3(b)においてスリット27の延在方向とサブ画素Pの短手方向(行方向X)との成す角βが、例えば
5°≦β≦20°
の範囲内の角度に設定できることは既述したが、サブ画素Pの短手方向(行方向X)に対するスリット27の成す角度βと、スリット27に対するラビング方向R1の成す角度αとが等しければ、ラビング方向R1はサブ画素Pの短手方向と同じ方向である。α≠βであれば、ラビング方向R1はサブ画素Pの短手方向に対してずれた方向となる。
The angle α formed between the extending direction of the slit 27 formed in the common electrode 18 on the element substrate 4 (therefore, the extending direction of the linear electrode portion 28) and the rubbing direction R1 is, for example, 5 ° ≦ α ≦ 20 °
Can be set to any angle within the range. In FIG. 3B, an angle β formed between the extending direction of the slit 27 and the short direction (row direction X) of the sub-pixel P is, for example, 5 ° ≦ β ≦ 20 °.
As described above, the angle β formed by the slit 27 with respect to the short direction (row direction X) of the sub-pixel P is equal to the angle α formed by the rubbing direction R1 with respect to the slit 27. The rubbing direction R1 is the same direction as the short direction of the sub-pixel P. If α ≠ β, the rubbing direction R1 is shifted from the short direction of the sub-pixel P.

スリット27に対するラビング方向R1の成す角度αを、5°≦α≦20°に設定すれば、FFSモードにおけるオン電圧印加時の液晶分子の配向変化を安定化することができ、しかもその配向変化が生じるしきい値電圧を低減できる。   If the angle α formed by the rubbing direction R1 with respect to the slit 27 is set to 5 ° ≦ α ≦ 20 °, the alignment change of the liquid crystal molecules when the on-voltage is applied in the FFS mode can be stabilized. The generated threshold voltage can be reduced.

図7は偏光板の透過軸とラビング方向との関係を図式的に描いている。図7に示すように、素子基板4に対向するカラーフィルタ基板5上の第2配向膜30(図2参照)に対して行われるラビングの方向は、符号R2で示すように素子基板4側のラビング方向R1に対して逆平行である。そして、素子基板4側の第1偏光板12の偏光透過軸212は素子基板4側のラビング方向R1と平行であり、カラーフィルタ基板5側の第2偏光板23の偏光透過軸223は素子基板4側の偏光透過軸212に直交している。以上の光軸関係の設定により、FFSモードによる白表示と黒表示の切り替えを安定して実現できる。   FIG. 7 schematically shows the relationship between the transmission axis of the polarizing plate and the rubbing direction. As shown in FIG. 7, the rubbing direction performed on the second alignment film 30 (see FIG. 2) on the color filter substrate 5 facing the element substrate 4 is the element substrate 4 side as indicated by reference numeral R2. It is antiparallel to the rubbing direction R1. The polarization transmission axis 212 of the first polarizing plate 12 on the element substrate 4 side is parallel to the rubbing direction R1 on the element substrate 4 side, and the polarization transmission axis 223 of the second polarizing plate 23 on the color filter substrate 5 side is the element substrate. It is orthogonal to the polarization transmission axis 212 on the four side. By setting the optical axis relationship as described above, switching between white display and black display in the FFS mode can be realized stably.

図6(a)は画素電極15と共通電極18との間にTFD素子のしきい値電圧以下の電圧であるオフ電圧を印加した黒表示の状態を示している。このオフ電圧印加時、液晶分子6aはその長軸がラビング方向R1と平行である初期配向状態にある。画素電極15と共通電極18との間にTFD素子のしきい値電圧以上の電圧であるオン電圧が印加されて白表示の状態になると、図6(b)において、スリット27の延在方向(従って、線状電極部28の延在方向)に対して直角の方向に基板と平行な電界、いわゆる横電界が発生する。また、本実施形態では、共通電極18の線状電極部28と画素電極15とが平面視で重なり合う位置関係になっているので、スリット27と線状電極部28との境界部分において基板に対して垂直方向の電界(いわゆる横斜め電界、放物線電界等と呼ばれる電界)が発生する。このような基板垂直方向の電界が発生する領域が、いわゆるフリンジフィールドと呼ばれている。正の誘電異方性を有する液晶の液晶分子6aはその長軸が電界方向と同じ方向を向くように、基板と平行な平面内で旋回移動して配向が変化する。   FIG. 6A shows a black display state in which an off voltage, which is a voltage equal to or lower than the threshold voltage of the TFD element, is applied between the pixel electrode 15 and the common electrode 18. When this off voltage is applied, the liquid crystal molecules 6a are in an initial alignment state in which the major axis is parallel to the rubbing direction R1. When an ON voltage that is equal to or higher than the threshold voltage of the TFD element is applied between the pixel electrode 15 and the common electrode 18 to achieve a white display state, the extending direction of the slit 27 ( Accordingly, an electric field parallel to the substrate, that is, a so-called lateral electric field is generated in a direction perpendicular to the extending direction of the linear electrode portion 28. In this embodiment, since the linear electrode portion 28 of the common electrode 18 and the pixel electrode 15 are in a positional relationship overlapping in plan view, the boundary portion between the slit 27 and the linear electrode portion 28 is relative to the substrate. Thus, a vertical electric field (a so-called lateral oblique electric field, a parabolic electric field or the like) is generated. Such a region where an electric field in the direction perpendicular to the substrate is generated is called a so-called fringe field. The orientation of the liquid crystal molecules 6a of the liquid crystal having positive dielectric anisotropy changes by rotating in a plane parallel to the substrate so that the major axis thereof is in the same direction as the electric field direction.

以上に説明した本実施形態の液晶装置によれば、図2において照明装置3から液晶パネル2へ供給された面状の光は第1偏光板12によって偏光された状態で液晶層6へ供給される。そして、図1の駆動用IC21からの走査信号とデータ信号とによって図2の液晶層6に印加する電圧をサブ画素Pごとに制御することにより、液晶層6内の液晶分子6a(図6参照)の配向をサブ画素Pごとに制御し、液晶層6を通過する照明装置3からの光をサブ画素Pごとに変調する。こうして変調された光が第2偏光板23へ供給され、第2偏光板23で吸収されずに当該偏光板を透過した偏光によって図1の表示領域V内に画像が表示される。こうして透過型の表示が行われる。   According to the liquid crystal device of the present embodiment described above, the planar light supplied from the illumination device 3 to the liquid crystal panel 2 in FIG. 2 is supplied to the liquid crystal layer 6 while being polarized by the first polarizing plate 12. The Then, the liquid crystal molecules 6a in the liquid crystal layer 6 (see FIG. 6) are controlled by controlling the voltage applied to the liquid crystal layer 6 in FIG. 2 for each sub-pixel P by the scanning signal and the data signal from the driving IC 21 in FIG. ) Is controlled for each sub-pixel P, and the light from the illumination device 3 passing through the liquid crystal layer 6 is modulated for each sub-pixel P. The light thus modulated is supplied to the second polarizing plate 23, and an image is displayed in the display region V of FIG. 1 by the polarized light that has passed through the polarizing plate without being absorbed by the second polarizing plate 23. In this way, transmissive display is performed.

以上のように構成された本実施形態の液晶装置は、図2に示すように、画素電極15と共通電極18の両電極が1つの基板である素子基板4上に設けられる構成の横電界型の液晶装置であるので、液晶分子は基板に対して平行な面内で配向制御される。このため、本実施形態の液晶装置によれば、TN型に代表される縦電界型の液晶装置に比べて、広視野角及び高コントラストの表示を実現できる。   As shown in FIG. 2, the liquid crystal device of the present embodiment configured as described above has a lateral electric field type in which both the pixel electrode 15 and the common electrode 18 are provided on the element substrate 4 which is a single substrate. Therefore, the orientation of liquid crystal molecules is controlled in a plane parallel to the substrate. Therefore, according to the liquid crystal device of the present embodiment, display with a wide viewing angle and high contrast can be realized as compared with a vertical electric field type liquid crystal device typified by a TN type.

さらに、本実施形態の液晶装置は、図3(a)及び図3(b)に示すように、共通電極18の線状電極部28が画素電極15に平面視で重なり合う構造のFFSモードの液晶装置であるので、線状電極部28の直上領域にも十分な電界を形成することができる。このため、線状電極部28の直上領域に十分な電界を形成することができないIPSモードに比べて、本実施形態の液晶装置は、より一層広視野角で、より一層高透過率の表示を実現できる。   Further, as shown in FIGS. 3A and 3B, the liquid crystal device according to the present embodiment is an FFS mode liquid crystal having a structure in which the linear electrode portion 28 of the common electrode 18 overlaps the pixel electrode 15 in plan view. Since it is a device, a sufficient electric field can be formed also in the region immediately above the linear electrode portion 28. For this reason, compared with the IPS mode in which a sufficient electric field cannot be formed in the region immediately above the linear electrode portion 28, the liquid crystal device of this embodiment has a wider viewing angle and a higher transmittance. realizable.

本実施形態の液晶装置1によれば、TFD素子13をスイッチング素子として用いてFFSモードの動作モードを実現できる。従来、スイッチング素子としてTFT素子に代表される3端子型スイッチング素子を用いる液晶装置が知られているが、3端子型スイッチング素子を用いた液晶装置は構成が複雑であり、その製造にあたって多くの工数を必要とし、コストアップは避けられない。これに対し、スイッチング素子としてTFD素子を用いた本実施形態の液晶装置1は少ない工数で容易に低コストで製造できる。   According to the liquid crystal device 1 of the present embodiment, an FFS mode operation mode can be realized using the TFD element 13 as a switching element. Conventionally, a liquid crystal device using a three-terminal switching element typified by a TFT element as a switching element is known. However, a liquid crystal device using a three-terminal switching element has a complicated configuration, and requires a lot of man-hours for manufacturing the liquid crystal device. Cost is inevitable. On the other hand, the liquid crystal device 1 of this embodiment using a TFD element as a switching element can be easily manufactured at a low cost with a small number of man-hours.

このように本実施形態の液晶装置1は低コストで簡単に製造できるにも関らず、その動作モードはFFSモード(すなわち、基板と平行な電界、いわゆる横電界によって液晶分子の配向を制御するモード)であるので、TNモードに代表される縦電界モードの場合に比べて、広視野角及び高コントラストの表示を実現できる。   As described above, although the liquid crystal device 1 of the present embodiment can be easily manufactured at low cost, the operation mode is the FFS mode (that is, the alignment of liquid crystal molecules is controlled by an electric field parallel to the substrate, that is, a so-called lateral electric field). Mode), display with a wider viewing angle and higher contrast can be realized as compared to the vertical electric field mode represented by the TN mode.

次に、図1に示す第1基板11上における誘電体膜16、配線17及び共通電極18の構成について詳しく説明する。   Next, the configuration of the dielectric film 16, the wiring 17, and the common electrode 18 on the first substrate 11 shown in FIG. 1 will be described in detail.

まず、配線17の構成について説明する。各配線17は、共通電極18と平面視で交差する方向(列方向Y)に線状に延びる第1部分としての線状部分17aと、当該線状部分17aから略直角に曲げて設けられ、共通電極18と平面視で平行の方向に延在する第2部分としての面状部分17bとを有する。線状部分17aのシール材7よりも外側の端部は駆動用IC21の出力端子(図示せず)に、例えばACF等といった接着材によって導電接続されている。この線状部分17aは、駆動用IC21から各共通電極18までの間に設けられている。また、線状部分17aは、表示領域Vの外側の領域(いわゆる額縁領域)に配設されている。線状部分17aは駆動用IC21と共通電極18を接続するための引回し配線である。   First, the configuration of the wiring 17 will be described. Each wiring 17 is provided with a linear portion 17a as a first portion extending linearly in a direction (column direction Y) intersecting with the common electrode 18 in plan view, and bent substantially at a right angle from the linear portion 17a. It has the common electrode 18 and the planar part 17b as a 2nd part extended in a parallel direction by planar view. The end of the linear portion 17a outside the sealing material 7 is conductively connected to an output terminal (not shown) of the driving IC 21 by an adhesive such as ACF. The linear portion 17 a is provided between the driving IC 21 and each common electrode 18. The linear portion 17a is disposed in a region outside the display region V (a so-called frame region). The linear portion 17 a is a lead wiring for connecting the driving IC 21 and the common electrode 18.

一方、面状部分17bは、線状部分17aを挟んで表示領域Vの反対側へ向けて行方向Xに延在する部分である。すなわち、線状部分17aから基板11の端辺11b又は11cへ向けて延在する部分である。各面状部分17bは、それぞれが共通電極18に平面視で重なる位置に配設されている。この面状部分17bは、共通電極18に導電接続される部分である。線状部分17a及び面状部分17bの一方又は両方は、Cr単体、Cr合金、Al(アルミニウム)単体、Al合金又は他の導電性金属材料によって単層に形成できる。また、その上にITO、IZO又は他の金属酸化物を積層しても良い。   On the other hand, the planar portion 17b is a portion that extends in the row direction X toward the opposite side of the display region V across the linear portion 17a. That is, it is a portion extending from the linear portion 17 a toward the end side 11 b or 11 c of the substrate 11. Each planar portion 17b is disposed at a position where it overlaps the common electrode 18 in plan view. The planar portion 17 b is a portion that is conductively connected to the common electrode 18. One or both of the linear portion 17a and the planar portion 17b can be formed in a single layer with Cr alone, Cr alloy, Al (aluminum) alone, Al alloy, or other conductive metal material. Further, ITO, IZO, or other metal oxide may be laminated thereon.

本実施形態において、配線17の面状部分17bは線状部分17aに比べて太く形成されている。すなわち、面状部分17bの延在方向に直交する方向(列方向Y)の当該面状部分17bの幅W1は、線状部分17aの延在方向に直交する方向(行方向X)の当該線状部分17aの幅W0に比べて大きく形成されている(W0<W1)。面状部分17bは共通電極18と導電接続される部分であり、この面状部分17bの幅W1を大きくすることにより、共通電極18との接触面積を大きくとることができる。その結果、配線17と共通電極18とを確実に接触させることができる。一方、線状部分17aは、表示領域Vの外側領域に引回される配線である。この線状部分17aの幅W0を小さくすることにより、外側領域を狭くできるので、液晶パネル2を小さく形成して液晶装置の小型化に寄与できる。また、表示領域Vを大きく形成して液晶装置の大画面化に寄与できる。   In the present embodiment, the planar portion 17b of the wiring 17 is formed thicker than the linear portion 17a. That is, the width W1 of the planar portion 17b in the direction orthogonal to the extending direction of the planar portion 17b (column direction Y) is the line in the direction orthogonal to the extending direction of the linear portion 17a (row direction X). The portion 17a is formed larger than the width W0 (W0 <W1). The planar portion 17b is a portion that is conductively connected to the common electrode 18, and the contact area with the common electrode 18 can be increased by increasing the width W1 of the planar portion 17b. As a result, the wiring 17 and the common electrode 18 can be reliably brought into contact with each other. On the other hand, the linear portion 17a is a wiring routed to the outside area of the display area V. By reducing the width W0 of the linear portion 17a, the outer region can be narrowed, so that the liquid crystal panel 2 can be formed small and contribute to downsizing of the liquid crystal device. In addition, the display region V can be formed large, which can contribute to an increase in the screen of the liquid crystal device.

次に、誘電体膜16、配線17及び共通電極18の相互の構造について説明する。複数の配線17上には、図2に示すように、誘電体膜16が設けられている。すなわち、配線17は誘電体膜16によって覆われている。この誘電体膜16は、画素電極15と共通電極18の間に設けられてそれらの電極15と電極18とを電気的に絶縁する膜である。この誘電体膜16を配線17上まで延在させることにより、配線17を覆っている。誘電体膜16は、行方向Xに関して、面状部分17bの途中まで延在しているため、誘電体膜16が存在していない領域がある。従って、誘電体膜16が存在していない領域では、面状部分17bの一部が誘電体膜16の端辺から露出している。   Next, the mutual structure of the dielectric film 16, the wiring 17, and the common electrode 18 will be described. A dielectric film 16 is provided on the plurality of wirings 17 as shown in FIG. That is, the wiring 17 is covered with the dielectric film 16. The dielectric film 16 is a film provided between the pixel electrode 15 and the common electrode 18 to electrically insulate the electrodes 15 and 18 from each other. By extending the dielectric film 16 over the wiring 17, the wiring 17 is covered. Since the dielectric film 16 extends to the middle of the planar portion 17b in the row direction X, there is a region where the dielectric film 16 does not exist. Therefore, in the region where the dielectric film 16 does not exist, a part of the planar portion 17 b is exposed from the end side of the dielectric film 16.

なお、誘電体膜16は、図1に示すように、シール材7より内側の領域に形成されており、線状部分17aのうちシール材7の外側に延びる部分(すなわち、第1基板11の張出し部上に延びる部分)は誘電体膜16から露出している。   As shown in FIG. 1, the dielectric film 16 is formed in a region inside the sealing material 7, and a portion of the linear portion 17 a that extends outside the sealing material 7 (that is, the first substrate 11). The portion extending on the overhanging portion) is exposed from the dielectric film 16.

誘電体膜16上において行方向Xに帯状に形成された共通電極18は、それぞれが面状部分17bに平面視で重なる部分において誘電体膜16の端辺から外側に延出している。すなわち、共通電極18は誘電体膜16上から当該誘電体膜16が形成されていない領域に向けて導出されている。このように共通電極18の延出した部分が、図2に示すように、誘電体膜16が形成されていない領域において、誘電体膜16の端辺から露出した配線17の面状部分17b上に載って接触する。これにより、共通電極18と配線17とが導電接続する。   The common electrode 18 formed in a strip shape in the row direction X on the dielectric film 16 extends outward from the end side of the dielectric film 16 in a portion that overlaps the planar portion 17b in plan view. That is, the common electrode 18 is led out from the dielectric film 16 toward a region where the dielectric film 16 is not formed. As shown in FIG. 2, the extended portion of the common electrode 18 is formed on the planar portion 17b of the wiring 17 exposed from the edge of the dielectric film 16 in the region where the dielectric film 16 is not formed. On and touch. Thereby, the common electrode 18 and the wiring 17 are conductively connected.

TFD素子を用いたFFSモードの液晶装置では、図1に示すように、複数の共通電極18とそれらの共通電極18に導電接続される複数の配線17とが同じ基板11上に配設されている。この構成において、列方向Yに延びる線状部分17aと行方向Xに延びる共通電極18とが平面視で重なる部分(例えば、図1において斜線で示す部分)が生じる。この部分は、複数の配線17と複数の共通電極18のうち、互いに導電接続されないもの同士が交差する部分であり、電気的に絶縁する必要がある。   In an FFS mode liquid crystal device using a TFD element, as shown in FIG. 1, a plurality of common electrodes 18 and a plurality of wirings 17 conductively connected to the common electrodes 18 are disposed on the same substrate 11. Yes. In this configuration, there is a portion (for example, a portion indicated by hatching in FIG. 1) where the linear portion 17a extending in the column direction Y and the common electrode 18 extending in the row direction X overlap in plan view. This portion is a portion where a plurality of wirings 17 and a plurality of common electrodes 18 that are not conductively connected to each other intersect each other, and need to be electrically insulated.

本実施形態では、図2に示すように、画素電極15と共通電極18とを電気的に絶縁する誘電体膜16によって配線17を覆う構成とした。これにより、当該誘電体膜16を用いて、配線17とその配線17に接続されるものとは別の共通電極18とを電気的に絶縁することができるので、配線17を絶縁する構造を特別に設ける必要がなくなる。その結果、配線17と共通電極18とを電気的に絶縁する構成を容易に形成できる。   In the present embodiment, as shown in FIG. 2, the wiring 17 is covered with a dielectric film 16 that electrically insulates the pixel electrode 15 and the common electrode 18. Accordingly, since the dielectric film 16 can be used to electrically insulate the wiring 17 from the common electrode 18 different from that connected to the wiring 17, the structure for insulating the wiring 17 is special. There is no need to provide it. As a result, a configuration that electrically insulates the wiring 17 from the common electrode 18 can be easily formed.

また、配線17の面状部分17bの一部を誘電体膜16の端辺から露出させ、その露出した部分に共通電極18が載って接触する構成とした。こうすれば、誘電体膜16の外側で面状部分17bと共通電極18とが確実に接触できるので、それらの間に誘電体膜が介在することなく、配線17と共通電極18とを確実に導電接続できる。   In addition, a part of the planar portion 17b of the wiring 17 is exposed from the end side of the dielectric film 16, and the common electrode 18 is placed on and contacts the exposed portion. In this way, the planar portion 17b and the common electrode 18 can be reliably in contact with each other outside the dielectric film 16, so that the wiring 17 and the common electrode 18 can be securely connected without any dielectric film interposed therebetween. Conductive connection is possible.

[液晶装置の第2実施形態]
次に、本発明に係る液晶装置の第2の実施形態を説明する。図8は、本発明に係る液晶装置の第2の実施形態を示す図であり、液晶装置の観察側から見た平面図である。図9は、図8のZI− ZI線に従った断面構造を示す図である。図8及び図9において、図1及び図2に示した液晶装置1と同じ構成要素は同じ符号を付して示すことにしてそれらについての説明は省略する。
[Second Embodiment of Liquid Crystal Device]
Next, a second embodiment of the liquid crystal device according to the present invention will be described. FIG. 8 is a diagram showing a second embodiment of the liquid crystal device according to the present invention, and is a plan view seen from the observation side of the liquid crystal device. FIG. 9 is a diagram showing a cross-sectional structure according to the ZI-ZI line of FIG. 8 and 9, the same components as those of the liquid crystal device 1 shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.

図1に示した第1実施形態に係る液晶装置1では、素子基板4の構成要素である第1基板11上において、配線である配線17を誘電体膜16で覆い、配線17の一部を誘電体膜16の端辺から露出させ、その露出した部分において第2電極としての帯状の共通電極18と導電接続する構成としている。これに対して本実施形態では、共通電極とコモンラインとの接続構造に改変を加えている。   In the liquid crystal device 1 according to the first embodiment shown in FIG. 1, on the first substrate 11 that is a component of the element substrate 4, the wiring 17 that is a wiring is covered with the dielectric film 16, and a part of the wiring 17 is covered. The dielectric film 16 is exposed from the end side and is electrically connected to the strip-shaped common electrode 18 as the second electrode in the exposed portion. In contrast, in this embodiment, the connection structure between the common electrode and the common line is modified.

図8において、誘電体膜16が全ての画素電極15及び全ての配線17を覆うことは、図1に示す実施形態と同じである。図8の実施形態が図1の実施形態と異なっているのは、図1では面状部分17bの一部が誘電体膜16の端辺から露出しているのに対し、図8では面状部分17bの全体が誘電体膜16で覆われていることである。   In FIG. 8, the dielectric film 16 covers all the pixel electrodes 15 and all the wirings 17 as in the embodiment shown in FIG. The embodiment of FIG. 8 differs from the embodiment of FIG. 1 in that part of the planar portion 17b is exposed from the edge of the dielectric film 16 in FIG. That is, the entire portion 17 b is covered with the dielectric film 16.

誘電体膜16の各面状部分17aに平面視で重なる部分には、コンタクトホール46(誘電体膜が存在していない領域)が形成されている。このコンタクトホール46は、図9に示すように、誘電体膜16の厚み方向(図の上下方向)に貫通する穴である。従って、面状部分17bの表面はコンタクトホール46において誘電体膜16から露出している。なお、図8に示すコンタクトホール46は平面形状が矩形状であるが、これに代えて円形状としても良い。   Contact holes 46 (regions where no dielectric film is present) are formed in portions that overlap each planar portion 17a of the dielectric film 16 in plan view. As shown in FIG. 9, the contact hole 46 is a hole penetrating in the thickness direction of the dielectric film 16 (vertical direction in the figure). Accordingly, the surface of the planar portion 17 b is exposed from the dielectric film 16 in the contact hole 46. The contact hole 46 shown in FIG. 8 has a rectangular planar shape, but may be a circular shape instead.

このように、コンタクトホール46が形成された誘電体膜16上に、共通電極18が形成されている。共通電極18は、行方向Xに帯状に形成されており、その端部が面状部分17bに平面視で重なっている。この共通電極18は、図9に示すように、コンタクトホール46の内側にも形成され、そのコンタクトホール46の底部で配線17の面状部分17b上に載って接触することにより、配線17と導電接続されている。   Thus, the common electrode 18 is formed on the dielectric film 16 in which the contact hole 46 is formed. The common electrode 18 is formed in a strip shape in the row direction X, and an end thereof overlaps the planar portion 17b in plan view. As shown in FIG. 9, the common electrode 18 is also formed inside the contact hole 46, and is placed on and contacted with the planar portion 17 b of the wiring 17 at the bottom of the contact hole 46. It is connected.

本実施形態においても、図8に示すように、画素電極15と共通電極18とを電気的に絶縁する誘電体膜16によって配線17を覆う構成としたことにより、当該誘電体膜16を用いて、配線17とその配線17に接続されるものとは別の共通電極18とを電気的に絶縁することができる。具体的には、配線17の線状部分17aと共通電極18とが平面的に重なる部分(図の斜線部分)を誘電体膜16によって絶縁することができる。従って、配線17を絶縁する構造を特別に設ける必要がなくなる。その結果、配線17と共通電極18とを電気的に絶縁する構成を容易に形成できる。   Also in the present embodiment, as shown in FIG. 8, the wiring film 17 is covered with the dielectric film 16 that electrically insulates the pixel electrode 15 and the common electrode 18, so that the dielectric film 16 is used. The wiring 17 and the common electrode 18 different from that connected to the wiring 17 can be electrically insulated. Specifically, the dielectric film 16 can insulate the portion where the linear portion 17 a of the wiring 17 and the common electrode 18 overlap in a plane (shaded portion in the drawing). Therefore, it is not necessary to provide a special structure for insulating the wiring 17. As a result, a configuration that electrically insulates the wiring 17 from the common electrode 18 can be easily formed.

また、配線17の面状部分17bに平面視で重なる部分の誘電体膜16にコンタクトホール46を形成し、そのコンタクトホール46を介して共通電極18と配線17の面状部分17bとを導電接続する構成とした。こうすれば、配線17の線状部分17aと共通電極18とが平面的に重なる部分(図の斜線部分)を絶縁しつつ、コンタクトホール46において面状部分17bと共通電極18とが接触できるので、配線17と共通電極18とを確実に導電接続できる。   Further, a contact hole 46 is formed in the portion of the dielectric film 16 that overlaps the planar portion 17 b of the wiring 17 in plan view, and the common electrode 18 and the planar portion 17 b of the wiring 17 are conductively connected through the contact hole 46. It was set as the structure to do. By doing so, the planar portion 17b and the common electrode 18 can be in contact with each other in the contact hole 46 while insulating the portion where the linear portion 17a of the wiring 17 and the common electrode 18 overlap in a plane (shaded portion in the figure). The wiring 17 and the common electrode 18 can be reliably conductively connected.

液晶装置において導電接続をするために設けられるコンタクトホールは、一般に、面状部分の幅に対して小さい幅に形成される。しかしながら、本実施形態では、コンタクトホール46を、面状部分17bの延在方向に直交する方向(列方向Y)の幅W1と略同じであって、できるだけ幅W1に近くなるように大きく形成している。また、コンタクトホール46の幅は、面状部分17bの幅W1と全く同じ幅にすることもできるし、場合によっては幅W1より広くすることもできる。いずれの場合においても、共通電極18と面状部分17bとが接触する面積を大きくできるので、それらの接触性を良好にできる。なお、コンタクトホール46は、共通電極18と面状部分17bとの接触性を阻害することがない程度に面状部分17bの幅W1より小さい幅に形成することもできる。   A contact hole provided for conducting a conductive connection in a liquid crystal device is generally formed with a width smaller than the width of the planar portion. However, in the present embodiment, the contact hole 46 is formed to be as large as possible so as to be as close to the width W1 as possible, which is substantially the same as the width W1 in the direction orthogonal to the extending direction of the planar portion 17b (column direction Y). ing. Further, the width of the contact hole 46 can be exactly the same as the width W1 of the planar portion 17b, or in some cases, can be wider than the width W1. In any case, since the area where the common electrode 18 and the planar portion 17b come into contact with each other can be increased, the contactability between them can be improved. The contact hole 46 can also be formed with a width smaller than the width W1 of the planar portion 17b to the extent that the contact between the common electrode 18 and the planar portion 17b is not hindered.

[液晶装置の第3実施形態]
上記の第1実施形態および第2実施形態では、スイッチング素子として二端子素子を用いたが、以下に説明する第3実施形態では、スイッチング素子として薄膜トランジスタ(三端子素子)を用いた例を説明する。なお、本形態の基本的な構成は、第1実施形態と同様であるため、可能な限り、共通する部分には同一の符号を付して説明する。また、薄膜トランジスタを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。
[Third Embodiment of Liquid Crystal Device]
In the first and second embodiments described above, a two-terminal element is used as a switching element. In the third embodiment described below, an example in which a thin film transistor (three-terminal element) is used as a switching element will be described. . In addition, since the basic structure of this form is the same as that of 1st Embodiment, it attaches | subjects and demonstrates the same code | symbol to a common part as much as possible. In addition, when the direction of the current flowing through the thin film transistor is reversed, the source and the drain are interchanged. In the following description, for convenience, the side to which the pixel electrode is connected is referred to as the drain, and the side to which the data line is connected is the source. Will be described.

(全体構成)
図10は、本発明を適用した液晶装置1に用いた素子基板4の表示領域Vの電気的な構成を示す等価回路図である。図10に示すように、液晶装置1の表示領域Vには複数のサブ画素Pがマトリクス状に形成されている。複数のサブ画素Pの各々には、第1電極としての画素電極15、および画素電極15を制御するための画素スイッチング用の薄膜トランジスタ80が形成されており、データ信号(画像信号)を線順次で供給するデータ線8aが薄膜トランジスタ80のソースに導電接続されている。薄膜トランジスタ80のゲートには走査線9aが導電接続されている。画素電極15は、薄膜トランジスタ80のドレインに導電接続されており、薄膜トランジスタ80を一定期間だけそのオン状態とすることにより、データ線8aから供給されるデータ信号を各サブ画素Pに所定のタイミングで書き込む。このようにして画素電極15を介して、液晶6に書き込まれた所定レベルの画素信号は、素子基板4に形成された第2電極としての共通電極18との間で一定期間保持される。ここで、画素電極15と共通電極18との間には保持容量60が形成されており、画素電極15の電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置1が実現できる。
(overall structure)
FIG. 10 is an equivalent circuit diagram showing an electrical configuration of the display region V of the element substrate 4 used in the liquid crystal device 1 to which the present invention is applied. As shown in FIG. 10, a plurality of subpixels P are formed in a matrix in the display region V of the liquid crystal device 1. In each of the plurality of subpixels P, a pixel electrode 15 as a first electrode and a pixel switching thin film transistor 80 for controlling the pixel electrode 15 are formed, and data signals (image signals) are line-sequentially transmitted. The supplied data line 8 a is conductively connected to the source of the thin film transistor 80. A scanning line 9 a is conductively connected to the gate of the thin film transistor 80. The pixel electrode 15 is conductively connected to the drain of the thin film transistor 80, and the data signal supplied from the data line 8a is written to each subpixel P at a predetermined timing by turning on the thin film transistor 80 for a certain period. . Thus, the pixel signal of a predetermined level written in the liquid crystal 6 through the pixel electrode 15 is held for a certain period with the common electrode 18 as the second electrode formed on the element substrate 4. Here, a storage capacitor 60 is formed between the pixel electrode 15 and the common electrode 18, and the voltage of the pixel electrode 15 is held for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. The Thereby, the charge retention characteristic is improved, and the liquid crystal device 1 capable of performing display with a high contrast ratio can be realized.

(各画素の詳細な構成)
図11は、本発明を適用した液晶装置1に用いた素子基板の複数のサブ画素を抜き出して示す平面図である。図12(a)、(b)は、本形態の液晶装置のサブ画素1つ分の断面図、および共通電極と配線との接続部分の構造を示す断面図である。図12(a)は、図11のA−A′線に相当する位置で液晶装置を切断したときの断面図に相当し、図12(b)は、図11のB−B′線に相当する位置で液晶装置を切断したときの断面図に相当する。
(Detailed configuration of each pixel)
FIG. 11 is a plan view showing a plurality of sub-pixels extracted from the element substrate used in the liquid crystal device 1 to which the present invention is applied. 12A and 12B are a cross-sectional view of one subpixel of the liquid crystal device of the present embodiment and a cross-sectional view illustrating a structure of a connection portion between the common electrode and the wiring. 12A corresponds to a cross-sectional view when the liquid crystal device is cut at a position corresponding to the line AA ′ in FIG. 11, and FIG. 12B corresponds to the line BB ′ in FIG. This corresponds to a cross-sectional view when the liquid crystal device is cut at a position where the liquid crystal device is cut.

図11および図12(a)に示すように、素子基板4上には、マトリクス状にITO膜からなる複数の透明な画素電極15(第1電極)が各サブ画素P毎に形成され、画素電極15の縦横の境界領域に沿ってデータ線8aおよび走査線9aが形成されている。画素電極15は、間隙を持たない面状電極である。   As shown in FIGS. 11 and 12A, a plurality of transparent pixel electrodes 15 (first electrodes) made of an ITO film in a matrix are formed on the element substrate 4 for each sub-pixel P. Data lines 8a and scanning lines 9a are formed along the vertical and horizontal boundary regions of the electrodes 15. The pixel electrode 15 is a planar electrode having no gap.

また、素子基板4の表示領域Vには、走査線9aの延在方向に延びたITO膜からなる帯状の共通電極18が形成されており、かかる共通電極18は、データ線8aが延びている方向に複数、並列している。共通電極18には、スリット27(間隙)が複数、形成されており、複数のスリット27の各間に線状電極部28が形成されている。本形態において、複数のスリット27および線状電極部28は、走査線9aの延設方向に対して斜めに延びており、複数のスリット27同士、および線状電極部28同士は互いに平行に延びている。スリット27の延在方向(線状電極部28の延在方向)とサブ画素Pの短手方向(行方向X)との成す角βは、例えば
5°≦β≦20°
の範囲内の角度に設定することができる。なお、素子基板4に対向するカラーフィルタ基板5上の第2配向膜30に対して行われるラビングの方向は、素子基板4側の第1配向膜19に対して行われるラビング方向に対して逆平行である。なお、図示を省略するが、素子基板4側の第1偏光板の偏光透過軸は素子基板4側の第1配向膜19に対するラビング方向と平行であり、カラーフィルタ基板5側の第2偏光板の偏光透過軸は素子基板4側の偏光透過軸に直交している。
A strip-shaped common electrode 18 made of an ITO film extending in the extending direction of the scanning line 9a is formed in the display region V of the element substrate 4, and the data line 8a extends in the common electrode 18. Multiple parallel in the direction. A plurality of slits 27 (gap) are formed in the common electrode 18, and a linear electrode portion 28 is formed between each of the plurality of slits 27. In this embodiment, the plurality of slits 27 and the linear electrode portions 28 extend obliquely with respect to the extending direction of the scanning line 9a, and the plurality of slits 27 and the linear electrode portions 28 extend in parallel to each other. ing. An angle β formed by the extending direction of the slit 27 (extending direction of the linear electrode portion 28) and the short direction of the sub-pixel P (row direction X) is, for example, 5 ° ≦ β ≦ 20 °.
Can be set to an angle within the range. The rubbing direction performed on the second alignment film 30 on the color filter substrate 5 facing the element substrate 4 is opposite to the rubbing direction performed on the first alignment film 19 on the element substrate 4 side. Parallel. Although not shown, the polarization transmission axis of the first polarizing plate on the element substrate 4 side is parallel to the rubbing direction with respect to the first alignment film 19 on the element substrate 4 side, and the second polarizing plate on the color filter substrate 5 side. Is perpendicular to the polarization transmission axis on the element substrate 4 side.

図12(a)に示す素子基板4の基体は、石英基板や耐熱性のガラス基板などの第1基板11からなり、カラーフィルタ基板5の基体は、石英基板や耐熱性のガラス基板などの第2基板22からなる。本形態では、第1基板11および第2基板22のいずれについてもガラス基板が用いられている。カラーフィルタ基板5では、第2基板22にカラーフィルタ24およびオーバーコート層29が形成されている。   The substrate of the element substrate 4 shown in FIG. 12A is composed of a first substrate 11 such as a quartz substrate or a heat resistant glass substrate, and the substrate of the color filter substrate 5 is a first substrate such as a quartz substrate or a heat resistant glass substrate. It consists of two substrates 22. In this embodiment, a glass substrate is used for both the first substrate 11 and the second substrate 22. In the color filter substrate 5, the color filter 24 and the overcoat layer 29 are formed on the second substrate 22.

素子基板4には、第1基板11の表面にシリコン酸化膜などからなる下地保護膜11aが形成されているとともに、その表面側において、各画素電極15と重なる位置にトップゲート構造の薄膜トランジスタ80が形成されている。図11および図12(a)に示すように、薄膜トランジスタ80は、島状の半導体膜84に対して、チャネル領域84a、ソース領域84b、ドレイン領域84cが形成された構造を備えており、チャネル領域84aの両側に低濃度領域を備えたLDD(Lightly Doped Drain)構造を有するように形成されることもある。本形態において、半導体膜84は、アモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。   In the element substrate 4, a base protective film 11 a made of a silicon oxide film or the like is formed on the surface of the first substrate 11, and a thin film transistor 80 having a top gate structure is formed on the surface side so as to overlap with each pixel electrode 15. Is formed. As shown in FIGS. 11 and 12A, the thin film transistor 80 has a structure in which a channel region 84a, a source region 84b, and a drain region 84c are formed on an island-shaped semiconductor film 84. It may be formed to have an LDD (Lightly Doped Drain) structure with low concentration regions on both sides of 84a. In this embodiment, the semiconductor film 84 is a polysilicon film that is polycrystallized by laser annealing or lamp annealing after an amorphous silicon film is formed.

半導体膜84の上層には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなるゲート絶縁膜81が形成され、ゲート絶縁膜81の上層には、チャネル領域84aと対向するように、走査線9aの一部がゲート電極として重なっている。本形態では、ゲート電極は、チャネル方向における2箇所に形成されたツインゲート構造を有する場合がある。   A gate insulating film 81 made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the semiconductor film 84, and the upper layer of the gate insulating film 81 is scanned so as to face the channel region 84a. A part of the line 9a overlaps as a gate electrode. In this embodiment, the gate electrode may have a twin gate structure formed in two places in the channel direction.

ゲート電極(走査線9a)の上層にはシリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる層間絶縁膜82が形成されている。層間絶縁膜82の表面にはデータ線8aが形成され、このデータ線8aは、層間絶縁膜82に形成されたコンタクトホール47aを介してソース領域84bに導電接続している。また、層間絶縁膜82の表面にはドレイン電極8bが形成されており、ドレイン電極8bは、データ線8aと同時形成された導電膜である。   Over the gate electrode (scanning line 9a), an interlayer insulating film 82 made of a silicon oxide film, a silicon nitride film, or a laminated film thereof is formed. A data line 8 a is formed on the surface of the interlayer insulating film 82, and the data line 8 a is conductively connected to the source region 84 b through a contact hole 47 a formed in the interlayer insulating film 82. A drain electrode 8b is formed on the surface of the interlayer insulating film 82, and the drain electrode 8b is a conductive film formed simultaneously with the data line 8a.

データ線8aおよびドレイン電極8bの上層側には、層間絶縁膜83が形成されている。本形態において、層間絶縁膜83は、厚さが1.5〜2.0μmの厚い感光性樹脂からなる平坦化膜として形成されている。   An interlayer insulating film 83 is formed on the upper side of the data line 8a and the drain electrode 8b. In this embodiment, the interlayer insulating film 83 is formed as a planarizing film made of a thick photosensitive resin having a thickness of 1.5 to 2.0 μm.

層間絶縁膜83の表面にはITO膜からなる画素電極15が島状に形成されている。画素電極15は、層間絶縁膜83に形成されたコンタクトホール48を介してドレイン電極8bに導電接続し、このドレイン電極8bは、層間絶縁膜82およびゲート絶縁膜81に形成されたコンタクトホール47bを介してドレイン領域84cに導電接続している。   Pixel electrodes 15 made of an ITO film are formed in an island shape on the surface of the interlayer insulating film 83. The pixel electrode 15 is conductively connected to the drain electrode 8b through a contact hole 48 formed in the interlayer insulating film 83. The drain electrode 8b connects the contact hole 47b formed in the interlayer insulating film 82 and the gate insulating film 81. Through the drain region 84c.

画素電極15の表面には誘電体膜16が形成されている。本形態において、誘電体膜16は、膜厚が400nm以下のシリコン酸化膜あるいはシリコン窒化膜からなる。   A dielectric film 16 is formed on the surface of the pixel electrode 15. In this embodiment, the dielectric film 16 is made of a silicon oxide film or a silicon nitride film having a thickness of 400 nm or less.

誘電体膜16の上層には、ITO膜からなる共通電極18が形成されている。共通電極18は、画素電極15に対する対向電極と機能し、画素電極15と共通電極18との間に形成された電界によって液晶層6を駆動することができる。また、共通電極18は、画素電極15に対して誘電体膜16を介して対向し、保持容量60が形成されている。   A common electrode 18 made of an ITO film is formed on the dielectric film 16. The common electrode 18 functions as a counter electrode with respect to the pixel electrode 15, and can drive the liquid crystal layer 6 by an electric field formed between the pixel electrode 15 and the common electrode 18. The common electrode 18 faces the pixel electrode 15 with the dielectric film 16 therebetween, and a storage capacitor 60 is formed.

(共通電極18と配線との導電接続構造)
本形態の液晶装置1において、複数の走査線9aは、表示領域Vの外側領域で走査線駆動回路(図示せず)まで引き回されている。また、外側領域Wには、共通電極18と導電接続される複数の配線17が引き回されている。図11および図12(b)に示す例では、共通電極18に対する複数の配線17は、表示領域Vの外側領域Wで走査線9aの引き回し配線9eよりもさらに外側で引き回されている。
(Conductive connection structure between common electrode 18 and wiring)
In the liquid crystal device 1 of the present embodiment, the plurality of scanning lines 9 a are routed to the scanning line driving circuit (not shown) in the outer region of the display region V. In the outer region W, a plurality of wirings 17 that are conductively connected to the common electrode 18 are routed. In the example shown in FIG. 11 and FIG. 12B, the plurality of wirings 17 for the common electrode 18 are routed further outside in the outer region W of the display region V than the routing wire 9 e of the scanning line 9 a.

配線17は、共通電極18の延在方向と交差する方向に延在する第1部分としての線状部分17aと、線状部分17aに接続されて共通電極18が延在する方向に延在する第2部分としての面状部分17bを有している。本形態では、面状部分17bは、線状部分17aから表示領域Vが位置する側と同一側に延在している。また、面状部分17bにおいて、面状部分17bの延在方向と直交する方向の幅W1は、線状部分17aにおいて、線状部分17aの延在方向と直交する方向の幅W0に比べて広くなっている。   The wiring 17 extends in a direction in which the common electrode 18 extends by being connected to the linear portion 17a and a linear portion 17a as a first portion extending in a direction intersecting the extending direction of the common electrode 18. It has a planar portion 17b as a second portion. In this embodiment, the planar portion 17b extends from the linear portion 17a on the same side as the side where the display region V is located. In the planar portion 17b, the width W1 in the direction orthogonal to the extending direction of the planar portion 17b is wider in the linear portion 17a than the width W0 in the direction orthogonal to the extending direction of the linear portion 17a. It has become.

ここで、配線17は、走査線9aと同時形成された導電膜であり、ゲート絶縁層81と層間絶縁膜82との層間に形成されている。   Here, the wiring 17 is a conductive film formed simultaneously with the scanning line 9 a and is formed between the gate insulating layer 81 and the interlayer insulating film 82.

このように構成した液晶装置1において、共通電極18と配線17とを導電接続するにあたって、本形態では、層間絶縁膜82、83および誘電体膜16において、配線17と重なる位置にコンタクトホール49(誘電体膜が存在していない領域)が形成されており、かかるコンタクトホール49の底部では配線17が露出している。従って、本形態では、共通電極18をコンタクトホール49と重なる位置まで導出し、コンタクトホール49を経由して、共通電極18と配線17とを導電接続している。その際、共通電極18と走査線9aの引き回し配線9eが交差することになるが、共通電極18と走査線9aの引き回し配線9eとの間には、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。   In the liquid crystal device 1 configured as described above, when the common electrode 18 and the wiring 17 are conductively connected, in this embodiment, in the interlayer insulating films 82 and 83 and the dielectric film 16, the contact hole 49 ( A region where no dielectric film is present is formed, and the wiring 17 is exposed at the bottom of the contact hole 49. Therefore, in this embodiment, the common electrode 18 is led out to a position overlapping the contact hole 49, and the common electrode 18 and the wiring 17 are conductively connected via the contact hole 49. At this time, the routing wiring 9e of the common electrode 18 and the scanning line 9a intersects, but between the common electrode 18 and the routing wiring 9e of the scanning line 9a, the interlayer insulating films 82 and 83 and the dielectric film 16 are provided. Will not cause a short circuit.

また、共通電極18は、他の共通電極18と導電接続する配線17と交差するが、共通電極18と配線17との間にも、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。   Further, the common electrode 18 intersects the wiring 17 that is conductively connected to the other common electrode 18, but the interlayer insulating films 82 and 83 and the dielectric film 16 are interposed between the common electrode 18 and the wiring 17. No short circuit.

このように、本形態によれば、共通電極18の絶縁分離に誘電体膜19を利用したので、絶縁膜を追加しなくてもよい。また、本形態では、複数の共通電極18の各々に配線17を接続したため、複数の共通電極18において異なる信号を供給する駆動方式を採用することができる。   As described above, according to this embodiment, since the dielectric film 19 is used for the insulation separation of the common electrode 18, it is not necessary to add an insulating film. In this embodiment, since the wiring 17 is connected to each of the plurality of common electrodes 18, a driving method for supplying different signals to the plurality of common electrodes 18 can be employed.

また、複数の共通電極18を共通の配線17に導電接続した構造を採用することもでき、この場合も、共通電極18と配線17との導電接続には、図11および図12(b)に示す構造を採用すればよい。   Further, a structure in which a plurality of common electrodes 18 are conductively connected to the common wiring 17 can also be adopted. In this case as well, the conductive connection between the common electrode 18 and the wiring 17 is shown in FIG. 11 and FIG. The structure shown may be adopted.

なお、上記の説明では、便宜上、表示領域Vの外側領域Wの一方のみで共通電極18と配線17との導電接続を行なった例を説明したが、表示領域Vの外側領域Wのうち、表示領域Vを挟む両側を利用して共通電極18と配線17との導電接続を行なってもよい。   In the above description, for the sake of convenience, the example in which the conductive connection between the common electrode 18 and the wiring 17 is performed in only one of the outer regions W of the display region V has been described. Conductive connection between the common electrode 18 and the wiring 17 may be performed using both sides of the region V.

[液晶装置の第4実施形態]
図13(a)、(b)は各々、本発明の第4実施形態に係る液晶装置1に用いた素子基板の複数のサブ画素を抜き出して示す平面図、および共通電極と配線との接続部分の構造を示す断面図である。なお、本形態の基本的な構成は、第3実施形態と同様であるため、共通する部分には同一の符号を付して説明するとともに、サブ画素Pの構成は、図12(a)などを参照して説明する。
[Fourth Embodiment of Liquid Crystal Device]
FIGS. 13A and 13B are plan views showing a plurality of subpixels extracted from the element substrate used in the liquid crystal device 1 according to the fourth embodiment of the present invention, and a connection portion between the common electrode and the wiring. It is sectional drawing which shows this structure. Since the basic configuration of the present embodiment is the same as that of the third embodiment, common portions are denoted by the same reference numerals, and the configuration of the subpixel P is illustrated in FIG. Will be described with reference to FIG.

図13(a)、(b)に示すように、本形態の液晶装置1においても、第3実施形態と同様、外側領域Wには、共通電極18と導電接続される複数の配線17が引き回されている。また、ここに示す例では、共通電極18に対する複数の配線17は、表示領域Vの外側領域Wで走査線9aの引き回し配線9eよりもさらに外側で引き回されている。配線17は、共通電極18の延在方向と交差する方向に延在する第1部分としての線状部分17aと、線状部分17aに接続されて共通電極18が延在する方向に延在する第2部分としての面状部分17bを有している。本形態では、面状部分17bは、線状部分17aから表示領域Vが位置する側と同一側に延在している。   As shown in FIGS. 13A and 13B, also in the liquid crystal device 1 of this embodiment, a plurality of wirings 17 that are conductively connected to the common electrode 18 are drawn in the outer region W, as in the third embodiment. It has been turned. In the example shown here, the plurality of wirings 17 for the common electrode 18 are routed further outside the lead-out wiring 9e of the scanning line 9a in the outer region W of the display region V. The wiring 17 extends in a direction in which the common electrode 18 extends by being connected to the linear portion 17a and a linear portion 17a as a first portion extending in a direction intersecting the extending direction of the common electrode 18. It has a planar portion 17b as a second portion. In this embodiment, the planar portion 17b extends from the linear portion 17a on the same side as the side where the display region V is located.

ここで、配線17は、図12(a)を参照して説明したデータ8aと同時形成された導電膜であり、層間絶縁膜82と層間絶縁膜83との層間に形成されている。   Here, the wiring 17 is a conductive film formed simultaneously with the data 8 a described with reference to FIG. 12A, and is formed between the interlayer insulating film 82 and the interlayer insulating film 83.

このように構成した液晶装置1において、共通電極18と配線17とを導電接続するにあたって、本形態では、層間絶縁膜83および誘電体膜16において、配線17と重なる位置にコンタクトホール49が形成されており、かかるコンタクトホール49の底部では配線17が露出している。従って、本形態では、共通電極18をコンタクトホール49と重なる位置まで導出し、コンタクトホール49を経由して、共通電極18と配線17とを導電接続している。その際、共通電極18と走査線9aの引き回し配線9eが交差することになるが、共通電極18と走査線9aの引き回し配線9eとの間には、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。また、共通電極18は、他の共通電極18と導電接続する配線17と交差するが、共通電極18と配線17との間にも、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。それ故、本形態によれば、共通電極18の絶縁分離に誘電体膜19を利用したので、絶縁膜を追加しなくてもよい。また、本形態では、複数の共通電極18の各々に配線17を接続したため、複数の共通電極18において異なる信号を供給する駆動方式を採用することができる。   In the liquid crystal device 1 configured as described above, when the common electrode 18 and the wiring 17 are conductively connected, in this embodiment, a contact hole 49 is formed at a position overlapping the wiring 17 in the interlayer insulating film 83 and the dielectric film 16. The wiring 17 is exposed at the bottom of the contact hole 49. Therefore, in this embodiment, the common electrode 18 is led out to a position overlapping the contact hole 49, and the common electrode 18 and the wiring 17 are conductively connected via the contact hole 49. At this time, the routing wiring 9e of the common electrode 18 and the scanning line 9a intersects, but between the common electrode 18 and the routing wiring 9e of the scanning line 9a, the interlayer insulating films 82 and 83 and the dielectric film 16 are provided. Will not cause a short circuit. Further, the common electrode 18 intersects the wiring 17 that is conductively connected to the other common electrode 18, but the interlayer insulating films 82 and 83 and the dielectric film 16 are interposed between the common electrode 18 and the wiring 17. No short circuit. Therefore, according to this embodiment, since the dielectric film 19 is used for the insulation separation of the common electrode 18, it is not necessary to add an insulating film. In this embodiment, since the wiring 17 is connected to each of the plurality of common electrodes 18, a driving method for supplying different signals to the plurality of common electrodes 18 can be employed.

また、複数の共通電極18を共通の配線17に導電接続した構造を採用することもでき、この場合も、共通電極18と配線17との導電接続には、図11および図12(b)に示す構造を採用すればよい。なお、上記の説明では、便宜上、表示領域Vの外側領域Wの一方のみで共通電極18と配線17との導電接続を行なった例を説明したが、表示領域Vの外側領域Wのうち、表示領域Vを挟む両側を利用して共通電極18と配線17との導電接続を行なってもよい。   Further, a structure in which a plurality of common electrodes 18 are conductively connected to the common wiring 17 can also be adopted. In this case as well, the conductive connection between the common electrode 18 and the wiring 17 is shown in FIG. 11 and FIG. The structure shown may be adopted. In the above description, for the sake of convenience, the example in which the conductive connection between the common electrode 18 and the wiring 17 is performed in only one of the outer regions W of the display region V has been described. Conductive connection between the common electrode 18 and the wiring 17 may be performed using both sides of the region V.

[液晶装置の第5実施形態]
図14(a)、(b)は各々、本発明の第5実施形態に係る液晶装置1に用いた素子基板の複数のサブ画素を抜き出して示す平面図、および共通電極と配線との接続部分の構造を示す断面図である。なお、本形態の基本的な構成は、第3実施形態と同様であるため、共通する部分には同一の符号を付して説明するとともに、サブ画素Pの構成は、図12(a)などを参照して説明する。
[Fifth Embodiment of Liquid Crystal Device]
14A and 14B are plan views showing a plurality of sub-pixels extracted from the element substrate used in the liquid crystal device 1 according to the fifth embodiment of the present invention, and a connection portion between the common electrode and the wiring. It is sectional drawing which shows this structure. Since the basic configuration of the present embodiment is the same as that of the third embodiment, common portions are denoted by the same reference numerals, and the configuration of the subpixel P is illustrated in FIG. Will be described with reference to FIG.

図14(a)、(b)に示すように、本形態の液晶装置1においても、第3実施形態と同様、外側領域Wには、共通電極18と導電接続される複数の配線17が引き回されている。但し、ここに示す例では、第3実施形態と違って、共通電極18に対する複数の配線17は、表示領域Vの外側領域Wで走査線9aの引き回し配線9eよりも内側で引き回されている。配線17は、共通電極18の延在方向と交差する方向に延在する第1部分としての線状部分17aと、線状部分17aに接続されて共通電極18が延在する方向に延在する第2部分としての面状部分17bを有している。本形態では、面状部分17bは、線状部分17aから表示領域Vが位置する側と同一側に延在している。   As shown in FIGS. 14A and 14B, also in the liquid crystal device 1 of this embodiment, a plurality of wirings 17 conductively connected to the common electrode 18 are drawn in the outer region W, as in the third embodiment. It has been turned. However, in the example shown here, unlike the third embodiment, the plurality of wirings 17 for the common electrode 18 are routed on the inner side of the lead-out wiring 9e of the scanning line 9a in the outer region W of the display region V. . The wiring 17 extends in a direction in which the common electrode 18 extends by being connected to the linear portion 17a and a linear portion 17a as a first portion extending in a direction intersecting the extending direction of the common electrode 18. It has a planar portion 17b as a second portion. In this embodiment, the planar portion 17b extends from the linear portion 17a on the same side as the side where the display region V is located.

ここで、配線17は、第4実施形態と同様、図12(a)を参照して説明したデータ線8aと同時形成された導電膜であり、層間絶縁膜82と層間絶縁膜83との層間に形成されている。このため、層間絶縁膜83および誘電体膜16において、配線17と重なる位置にコンタクトホール49が形成されており、かかるコンタクトホール49を経由して、共通電極18と配線17とを導電接続している。その際、共通電極18と走査線9aの引き回し配線9eが交差することになるが、共通電極18と走査線9aの引き回し配線9eとの間には、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。また、共通電極18は、他の共通電極18と導電接続する配線17と交差するが、共通電極18と配線17との間にも、層間絶縁膜82、83および誘電体膜16が介在するので、短絡することがない。それ故、本形態によれば、共通電極18の絶縁分離に誘電体膜19を利用したので、絶縁膜を追加しなくてもよい。   Here, as in the fourth embodiment, the wiring 17 is a conductive film formed simultaneously with the data line 8a described with reference to FIG. 12A, and is an interlayer between the interlayer insulating film 82 and the interlayer insulating film 83. Is formed. Therefore, a contact hole 49 is formed in the interlayer insulating film 83 and the dielectric film 16 so as to overlap with the wiring 17, and the common electrode 18 and the wiring 17 are conductively connected via the contact hole 49. Yes. At this time, the routing wiring 9e of the common electrode 18 and the scanning line 9a intersects, but between the common electrode 18 and the routing wiring 9e of the scanning line 9a, the interlayer insulating films 82 and 83 and the dielectric film 16 are provided. Will not cause a short circuit. Further, the common electrode 18 intersects the wiring 17 that is conductively connected to the other common electrode 18, but the interlayer insulating films 82 and 83 and the dielectric film 16 are interposed between the common electrode 18 and the wiring 17. No short circuit. Therefore, according to this embodiment, since the dielectric film 19 is used for the insulation separation of the common electrode 18, it is not necessary to add an insulating film.

[液晶装置の第6実施形態]
図15は、本発明の第6実施形態に係る液晶装置1に用いた素子基板の複数のサブ画素を抜き出して示す平面図である。なお、本形態の基本的な構成は、第3実施形態と同様であるため、共通する部分には同一の符号を付して説明する。
[Sixth Embodiment of Liquid Crystal Device]
FIG. 15 is a plan view showing a plurality of subpixels extracted from the element substrate used in the liquid crystal device 1 according to the sixth embodiment of the present invention. Since the basic configuration of this embodiment is the same as that of the third embodiment, common portions will be described with the same reference numerals.

第3実施形態などでは、平面視で矩形のコンタクトホール49を1つ用いて共通電極18と配線17とを導電接続したが、図15に示すように、例えば、平面視で円形のコンタクトホール49を複数、用いて共通電極18と配線17とを導電接続してもよい。   In the third embodiment and the like, the common electrode 18 and the wiring 17 are conductively connected using one rectangular contact hole 49 in plan view. However, for example, as shown in FIG. The common electrode 18 and the wiring 17 may be conductively connected by using a plurality of them.

[液晶装置の第7実施形態]
図16は、本発明の第7実施形態に係る液晶装置1に用いた素子基板に形成した薄膜トランジスタの断面図である。上記第3実施形態などでは、半導体膜84として、ポリシコン膜を用いたが、図16に示すように、アモルファスシリコン膜を用いてもよい。この場合、素子基板4には、第1基板11の表面にシリコン酸化膜などからなる下地保護膜(図示せず)が形成されているとともに、その表面側には、走査線9a、ゲート絶縁層81、アモルファスシリコンからなる半導体膜84、およびデータ線8aがこの順に形成される。また、半導体膜84には、データ線8aと同層のドレイン電極8bが部分的に重なって、ボトムゲート構造の薄膜トランジスタ80が形成されている。データ線8aおよびドレイン電極8bの上層側には、シリコン窒化膜からなる層間絶縁膜82、および感光性樹脂からなる層間絶縁膜83が形成されている。層間絶縁膜83の表面にはITO膜からなる画素電極15が島状に形成されている。画素電極15は、層間絶縁膜82、83に形成されたコンタクトホール48を介してドレイン電極8bに導電接続している。画素電極15の表面には誘電体膜16が形成されている。本形態において、誘電体膜16は、膜厚が400nm以下のシリコン酸化膜あるいはシリコン窒化膜からなる。誘電体膜16の上層には、ITO膜からなる共通電極18が形成されている。共通電極18は、画素電極15に対する対向電極と機能し、画素電極15と共通電極18との間に形成された電界によって液晶層6を駆動することができる。なお、共通電極18には、スリット27および線状電極部28が形成されている。
[Seventh Embodiment of Liquid Crystal Device]
FIG. 16 is a cross-sectional view of the thin film transistor formed on the element substrate used in the liquid crystal device 1 according to the seventh embodiment of the present invention. In the third embodiment and the like, a polysilicon film is used as the semiconductor film 84, but an amorphous silicon film may be used as shown in FIG. In this case, a base protective film (not shown) made of a silicon oxide film or the like is formed on the surface of the first substrate 11 on the element substrate 4, and the scanning line 9 a and the gate insulating layer are formed on the surface side. 81, a semiconductor film 84 made of amorphous silicon, and a data line 8a are formed in this order. Further, the drain electrode 8b in the same layer as the data line 8a is partially overlapped with the semiconductor film 84, thereby forming a bottom gate thin film transistor 80. Over the data line 8a and the drain electrode 8b, an interlayer insulating film 82 made of a silicon nitride film and an interlayer insulating film 83 made of a photosensitive resin are formed. Pixel electrodes 15 made of an ITO film are formed in an island shape on the surface of the interlayer insulating film 83. The pixel electrode 15 is conductively connected to the drain electrode 8 b through a contact hole 48 formed in the interlayer insulating films 82 and 83. A dielectric film 16 is formed on the surface of the pixel electrode 15. In this embodiment, the dielectric film 16 is made of a silicon oxide film or a silicon nitride film having a thickness of 400 nm or less. A common electrode 18 made of an ITO film is formed on the dielectric film 16. The common electrode 18 functions as a counter electrode with respect to the pixel electrode 15, and can drive the liquid crystal layer 6 by an electric field formed between the pixel electrode 15 and the common electrode 18. The common electrode 18 is formed with slits 27 and linear electrode portions 28.

このような構成の液晶装置1でも、共通電極18は、表示領域の外側領域で配線と導電接続される。配線は、走査線9aあるいはデータ線8aと同層の導電膜を用いることができ、いずれの場合も、誘電体層16およびゲート絶縁層81を貫通するコンタクトホール(誘電体層16が存在していない領域)を経由して、共通電極18と配線とを導電接続することができる。   Even in the liquid crystal device 1 having such a configuration, the common electrode 18 is conductively connected to the wiring in the outer region of the display region. As the wiring, a conductive film in the same layer as the scanning line 9a or the data line 8a can be used. In any case, a contact hole (dielectric layer 16 exists) that penetrates the dielectric layer 16 and the gate insulating layer 81. The common electrode 18 and the wiring can be conductively connected via a non-existing region.

[液晶装置の第8実施形態]
上記実施形態では、共通電極18と配線17は直接、導電接続している構成であったが、共通電極18が中継電極を介して配線17に導電接続している構成を採用してもよい。例えば、図12(b)に示す構造において、データ線と同時形成された中継電極と、共通電極18とを層間絶縁膜83および誘電体膜18を貫通するコンタクトホールを介して導電接続させ、走査線と同時形成された配線17と、中継電極とを層間絶縁膜82およびゲート絶縁層81を貫通するコンタクトホールを介して導電接続させてもよい。この場合、中継電極と共通電極18とを導電接続するコンタクトホール(誘電体層16が存在していない領域)と、中継電極と配線とを導電接続するコンタクトホールについては、平面視で重なっている構成に限らず、平面視でずれた位置に形成されていてもよい。
[Eighth Embodiment of Liquid Crystal Device]
In the above embodiment, the common electrode 18 and the wiring 17 are directly conductively connected. However, a configuration in which the common electrode 18 is conductively connected to the wiring 17 via the relay electrode may be adopted. For example, in the structure shown in FIG. 12B, the relay electrode formed simultaneously with the data line and the common electrode 18 are conductively connected through a contact hole penetrating the interlayer insulating film 83 and the dielectric film 18, and scanned. The wiring 17 formed simultaneously with the line and the relay electrode may be conductively connected through a contact hole penetrating the interlayer insulating film 82 and the gate insulating layer 81. In this case, the contact hole for conductively connecting the relay electrode and the common electrode 18 (region where the dielectric layer 16 does not exist) and the contact hole for conductively connecting the relay electrode and the wiring overlap in plan view. Not limited to the configuration, it may be formed at a position shifted in plan view.

かかる構成の場合、配線と平面視で重なる位置には、誘電体膜が厚み方向に除去されたコンタクトホールが形成されていないが、誘電体膜において、共通電極と平面視で重なる位置には、誘電体膜が厚み方向に除去されたコンタクトホールが設けられ、共通電極は、当該コンタクトホールを経由して配線に導電接続されることになる。   In such a configuration, a contact hole in which the dielectric film is removed in the thickness direction is not formed at a position overlapping the wiring in plan view, but in the dielectric film, a position overlapping the common electrode in plan view is A contact hole from which the dielectric film is removed in the thickness direction is provided, and the common electrode is conductively connected to the wiring via the contact hole.

[その他の実施形態]
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。例えば、以上の各実施形態では、図1又は図8等に示すように、帯状電極である共通電極18内にスリット27及び線状電極部28が形成され、これらのスリット27及び線状電極部28と、対向する画素電極15との協働により、基板と平行な電界及びフリンジフィールド領域に形成される斜め電界が形成される。そして、スリット27及び線状電極部28を個々の画素電極15に対応する領域(従って、個々のサブ画素Pに対応する領域)ごとに形成している。但し、この構成に代えて、スリット27及び線状電極部28を複数のサブ画素Pにわたって連続状態で形成することも可能である。
[Other Embodiments]
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims. For example, in each of the above embodiments, as shown in FIG. 1 or FIG. 8 and the like, the slit 27 and the linear electrode portion 28 are formed in the common electrode 18 that is a strip electrode, and the slit 27 and the linear electrode portion. 28 and the opposing pixel electrode 15 form an electric field parallel to the substrate and an oblique electric field formed in the fringe field region. Then, the slit 27 and the linear electrode portion 28 are formed for each region corresponding to each pixel electrode 15 (accordingly, a region corresponding to each sub-pixel P). However, instead of this configuration, the slit 27 and the linear electrode portion 28 can be formed continuously over the plurality of sub-pixels P.

スリット27及び線状電極部28を個々のサブ画素Pごとに形成する場合には、共通電極18の面積を大きく確保できるので、その共通電極18の配線抵抗を低く維持できる。一方、スリット27及び線状電極部28を複数のサブ画素Pにわたって連続して形成する場合には、スリット27及び線状電極部28のパターニングを容易にできる。   When the slit 27 and the linear electrode portion 28 are formed for each sub-pixel P, a large area of the common electrode 18 can be secured, so that the wiring resistance of the common electrode 18 can be kept low. On the other hand, when the slit 27 and the linear electrode portion 28 are continuously formed over the plurality of subpixels P, the patterning of the slit 27 and the linear electrode portion 28 can be facilitated.

また、本実施形態では、図2又は図9などに示す液晶層6を形成する液晶として、正の誘電異方性を有するネマチック液晶を用いた。この正の誘電異方性のネマチック液晶に代えて、負の誘電異方性を有するネマチック液晶を用いることもできる。どちらの液晶を用いる場合でも、ラビング方向を適切に選定することにより、FFSモードのための液晶分子の適正な初期配向を得ることができる。一般には、適正なラビング方向は両者間で90°異なっている。   In the present embodiment, nematic liquid crystal having positive dielectric anisotropy is used as the liquid crystal forming the liquid crystal layer 6 shown in FIG. Instead of the nematic liquid crystal having positive dielectric anisotropy, nematic liquid crystal having negative dielectric anisotropy may be used. Regardless of which liquid crystal is used, appropriate initial alignment of liquid crystal molecules for the FFS mode can be obtained by appropriately selecting the rubbing direction. In general, the proper rubbing direction differs by 90 ° between the two.

[電子機器の第1実施形態]
次に、本発明に係る電子機器の一実施形態を説明する。なお、この実施形態は本発明の一例を示すものであり、本発明はこの実施形態に限定されるものではない。図17は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、液晶装置101と、これを制御する制御回路102とを有する。液晶装置101は液晶パネル103及び駆動回路104を有する。また、制御回路102は、表示情報出力源105、表示情報処理回路106、電源回路107及びタイミングジェネレータ108によって構成される。
[First Embodiment of Electronic Apparatus]
Next, an embodiment of an electronic device according to the present invention will be described. In addition, this embodiment shows an example of this invention and this invention is not limited to this embodiment. FIG. 17 shows an embodiment of an electronic apparatus according to the invention. The electronic device shown here includes a liquid crystal device 101 and a control circuit 102 that controls the liquid crystal device 101. The liquid crystal device 101 includes a liquid crystal panel 103 and a drive circuit 104. The control circuit 102 includes a display information output source 105, a display information processing circuit 106, a power supply circuit 107, and a timing generator 108.

表示情報出力源105は、RAM(Random Access Memory)等といったメモリや、各種ディスク等といったストレージユニットや、ディジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ108により生成される各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路106に供給する。   The display information output source 105 includes a memory such as a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and various clock signals generated by the timing generator 108. The display information processing circuit 106 is supplied with display information such as a predetermined format image signal.

表示情報処理回路106は、増幅・反転回路や、ローテーション回路や、ガンマ補正回路や、クランプ回路等といった周知の回路を多数備え、入力した表示情報の処理を実行して、画像信号をクロック信号CLKと共に駆動回路104へ供給する。ここで、駆動回路104は、走査線駆動回路やデータ線駆動回路と共に、検査回路等を総称したものである。また、電源回路107は、上記の各構成要素に所定の電源電圧を供給する。   The display information processing circuit 106 includes a number of well-known circuits such as an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like, executes processing of input display information, and converts an image signal into a clock signal CLK. At the same time, it is supplied to the drive circuit 104. Here, the drive circuit 104 is a generic term for an inspection circuit and the like together with a scanning line drive circuit and a data line drive circuit. The power supply circuit 107 supplies a predetermined power supply voltage to each of the above components.

液晶装置101は、図1〜図16を参照して説明した液晶装置1を用いて構成できる。この液晶装置1によれば、TFD素子13や薄膜トランジスタ80をスイッチング素子として用いてFFSモードの動作モードを実現できる。スイッチング素子としてTFD素子を用いれば、液晶装置1を少ない工数で容易に低コストで製造できる。また、共通電極18と配線17とを、画素電極15と共通電極18の間の誘電体膜16を用いて絶縁することにしたので、配線17と共通電極18とを電気的に絶縁する構成を容易に形成できる。それにも関らず、液晶装置1はFFSモードの液晶装置であるので、電子機器の表示装置として好適である広視野角及び高コントラストの表示を実現できる。   The liquid crystal device 101 can be configured using the liquid crystal device 1 described with reference to FIGS. According to the liquid crystal device 1, the FFS mode operation mode can be realized by using the TFD element 13 and the thin film transistor 80 as a switching element. If a TFD element is used as the switching element, the liquid crystal device 1 can be easily manufactured at a low cost with a small number of man-hours. In addition, since the common electrode 18 and the wiring 17 are insulated by using the dielectric film 16 between the pixel electrode 15 and the common electrode 18, the wiring 17 and the common electrode 18 are electrically insulated. Can be easily formed. Nevertheless, since the liquid crystal device 1 is an FFS mode liquid crystal device, it is possible to realize display with a wide viewing angle and high contrast that is suitable as a display device for electronic devices.

[電子機器の第2実施形態]
図18は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機110は、本体部111と、この本体部111に対して開閉可能に設けられた表示体部112とを有する。表示体部112には表示装置113及び受話部114が設けられる。電話通信に関する各種表示は、表示装置113の表示画面115に表示される。表示装置113の動作を制御するための制御部は、携帯電話機の全体の制御を司る制御部の一部として、又はその制御部とは別に、本体部111又は表示体部112の内部に格納される。本体部111には操作ボタン116及び送話部117が設けられる。
[Second Embodiment of Electronic Apparatus]
FIG. 18 shows a mobile phone which is another embodiment of the electronic apparatus according to the invention. A cellular phone 110 shown here includes a main body 111 and a display body 112 that can be opened and closed with respect to the main body 111. The display unit 112 is provided with a display device 113 and a receiver 114. Various displays relating to telephone communication are displayed on the display screen 115 of the display device 113. A control unit for controlling the operation of the display device 113 is stored inside the main body unit 111 or the display body unit 112 as a part of the control unit that controls the entire mobile phone or separately from the control unit. The The main body 111 is provided with an operation button 116 and a transmitter 117.

表示装置113は、例えば、図1〜図16を参照して説明した液晶装置1を用いて構成できる。この液晶装置1によれば、TFD素子13や薄膜トランジスタ80をスイッチング素子として用いてFFSモードの動作モードを実現できる。スイッチング素子としてTFD素子を用いれば、液晶装置1を少ない工数で容易に低コストで製造できる。また、共通電極18と配線17とを、画素電極15と共通電極18の間の誘電体膜16を用いて絶縁することにしたので、配線17と共通電極18とを電気的に絶縁する構成を容易に形成できる。それにも関らず、液晶装置1はFFSモードの液晶装置であるので、電子機器の表示装置として好適である広視野角及び高コントラストの表示を実現できる。   The display device 113 can be configured using, for example, the liquid crystal device 1 described with reference to FIGS. According to the liquid crystal device 1, the FFS mode operation mode can be realized by using the TFD element 13 and the thin film transistor 80 as a switching element. If a TFD element is used as the switching element, the liquid crystal device 1 can be easily manufactured at a low cost with a small number of man-hours. In addition, since the common electrode 18 and the wiring 17 are insulated by using the dielectric film 16 between the pixel electrode 15 and the common electrode 18, the wiring 17 and the common electrode 18 are electrically insulated. Can be easily formed. Nevertheless, since the liquid crystal device 1 is an FFS mode liquid crystal device, it is possible to realize a display with a wide viewing angle and high contrast that is suitable as a display device for electronic devices.

以上、好ましい実施形態を挙げて本発明の電子機器を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。例えば、本発明は、携帯電話機に限られず、パーソナルコンピュータ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話装置、POS端末、デジタルスチルカメラ、電子ブック、等といった各種の電子機器に適用できる。   The electronic device of the present invention has been described with reference to the preferred embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made within the scope of the invention described in the claims. For example, the present invention is not limited to a mobile phone, but a personal computer, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a videophone device, The present invention can be applied to various electronic devices such as a POS terminal, a digital still camera, and an electronic book.

本発明に係る液晶装置の一実施形態を示す平面断面図である。1 is a plan sectional view showing an embodiment of a liquid crystal device according to the present invention. 図1のZB− ZB線に従った液晶装置の行方向Xに沿った断面図である。FIG. 3 is a cross-sectional view along the row direction X of the liquid crystal device according to the ZB-ZB line of FIG. 1. 図1の液晶装置のサブ画素及びその近傍の平面図であり、(a)は共通電極形成前の状態を示し、(b)は共通電極形成後の状態を示している。2A and 2B are plan views of a sub-pixel of the liquid crystal device of FIG. 1 and its vicinity, in which FIG. 1A shows a state before formation of a common electrode, and FIG. TFD素子の一実施形態を示す図であり、(a)は平面図、(b)は断面図である。It is a figure which shows one Embodiment of a TFD element, (a) is a top view, (b) is sectional drawing. 図3(b)におけるZE線に従った断面図である。It is sectional drawing according to the ZE line | wire in FIG.3 (b). 液晶分子の配向状態を示す平面図であり、(a)はオフ電圧印加時の初期配向状態、(b)はオン電圧印加時の状態を示している。It is a top view which shows the orientation state of a liquid crystal molecule, (a) shows the initial orientation state at the time of off voltage application, (b) has shown the state at the time of on voltage application. ラビング方向及び偏光透過軸の光軸関係を図式的に示す図である。It is a figure which shows typically the optical axis relationship of a rubbing direction and a polarization transmission axis. 本発明に係る液晶装置の他の実施形態を示す平面断面図である。It is a plane sectional view showing other embodiments of a liquid crystal device concerning the present invention. 図8のZI− ZI線に従った液晶装置の行方向Xに沿った断面図である。It is sectional drawing along the row direction X of the liquid crystal device according to the ZI-ZI line of FIG. 本発明の第3実施形態に係る液晶装置に用いた素子基板の表示領域の電気的な構成を示す等価回路図である。It is an equivalent circuit diagram which shows the electrical constitution of the display area of the element substrate used for the liquid crystal device which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る液晶装置に用いた素子基板の複数のサブ画素を抜き出して示す平面図である。It is a top view which extracts and shows the several sub pixel of the element substrate used for the liquid crystal device which concerns on 3rd Embodiment of this invention. (a)、(b)は、本形態の液晶装置のサブ画素1つ分の断面図、および共通電極と配線との接続部分の構造を示す断面図である。(A), (b) is sectional drawing for one sub pixel of the liquid crystal device of this form, and sectional drawing which shows the structure of the connection part of a common electrode and wiring. (a)、(b)は各々、本発明の第4実施形態に係る液晶装置に用いた素子基板の複数のサブ画素を抜き出して示す平面図、および共通電極と配線との接続部分の構造を示す断面図である。(A), (b) is the top view which extracts and shows several sub pixel of the element substrate used for the liquid crystal device based on 4th Embodiment of this invention, respectively, and the structure of the connection part of a common electrode and wiring It is sectional drawing shown. (a)、(b)は各々、本発明の第5実施形態に係る液晶装置に用いた素子基板の複数のサブ画素を抜き出して示す平面図、および共通電極と配線との接続部分の構造を示す断面図である。(A), (b) is the top view which extracts and shows several sub pixel of the element substrate used for the liquid crystal device which concerns on 5th Embodiment of this invention, respectively, and the structure of the connection part of a common electrode and wiring It is sectional drawing shown. 本発明の第6実施形態に係る液晶装置に用いた素子基板の複数のサブ画素を抜き出して示す平面図である。It is a top view which extracts and shows the several sub pixel of the element substrate used for the liquid crystal device which concerns on 6th Embodiment of this invention. 本発明の第7実施形態に係る液晶装置に用いた素子基板に形成した薄膜トランジスタの断面図である。It is sectional drawing of the thin-film transistor formed in the element substrate used for the liquid crystal device which concerns on 7th Embodiment of this invention. 本発明に係る電子機器の一実施形態を示す回路ブロック図である。It is a circuit block diagram which shows one Embodiment of the electronic device which concerns on this invention. 本発明に係る電子機器の他の実施形態である携帯電話機を示す斜視図である。It is a perspective view which shows the mobile telephone which is other Embodiment of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

1、41、51.液晶装置、 2.液晶パネル、 3.照明装置、 4.素子基板、 5.カラーフィルタ基板、 6.液晶層、 6a.液晶分子、 7.シール材、 8a.データ線、 9a.走査線、 11.第1基板、 12.第1偏光板、 13.TFD素子(スイッチング素子)、 13a.第1TFD要素、 13b.第2TFD要素、 14.セグメントライン(信号線)、 15.画素電極(第1電極)、 16.誘電体膜、 17.配線、 17a.線状部分(第1部分)、17b.面状部分(第2部分)、 18.共通電極(第2電極)、 19.第1配向膜、21.駆動用IC、 22.第2基板、 23.第2偏光板、 24.着色膜、25.遮光膜、 27.スリット(間隙)、 28.線状電極部、29.オーバーコート層、 30.第2配向膜、 32.第1導電膜、 33.絶縁膜、 34a、34b.第2導電膜、 46、49.コンタクトホール(誘電体膜が存在していない領域)、 80.薄膜トランジスタ、 101.液晶装置、 110.携帯電話機(電子機器)、 212、223.偏光透過軸、 E.電界、 P.サブ画素、 V.表示領域、 W0.線状部分の幅、 W1.面状部分の幅 1, 41, 51. 1. liquid crystal device 2. Liquid crystal panel 3. lighting device; 4. an element substrate; 5. Color filter substrate Liquid crystal layer, 6a. 6. liquid crystal molecules, Sealing material, 8a. Data line, 9a. 10. scanning line; First substrate, 12. 12. first polarizing plate; TFD element (switching element), 13a. First TFD element, 13b. Second TFD element; 14. 14. Segment line (signal line) 15. pixel electrode (first electrode); 17. dielectric film; Wiring, 17a. Linear part (first part), 17b. 18. Planar part (second part), 18. Common electrode (second electrode), First alignment film, 21. Driving IC, 22. Second substrate, 23. Second polarizing plate, 24. Colored film, 25. Light shielding film, 27. Slit (gap), 28. Linear electrode portion, 29. Overcoat layer, 30. Second alignment film, 32. First conductive film, 33. Insulating films, 34a, 34b. Second conductive film 46, 49. 80. contact hole (region where no dielectric film is present); 101 thin film transistor; Liquid crystal device, 110. Mobile phones (electronic devices), 212, 223. Polarization transmission axis; Electric field, P.I. Sub-pixels, V. Display area, W0. The width of the linear portion, W1. Width of planar area

Claims (8)

液晶層を挟んで互いに対向する第1基板及び第2基板を有し、複数配列されたサブ画素によって表示領域を構成する液晶装置において、
前記第1基板上には、信号線と、該信号線に導電接続したスイッチング素子と、該スイッチング素子に導電接続した第1電極と、前記表示領域の外側領域に形成されて同一方向に複数が並列して延在した配線と、前記第1電極前記スイッチング素子前記配線を覆う誘電体膜と、該誘電体膜上で前記第1電極に対向するとともに間隙を有して並列する複数の線状電極部を備えた第2電極と、を有し、
前記第2電極は、前記誘電体膜上において、複数の前記第1電極と平面視で重なり合って、前記信号線の延在方向と交差する方向に延在して前記表示領域の外側領域に向けて導出された帯状電極であり、当該帯状電極は、前記信号線の延在方向で所定の間隔を空けて複数本が並列して設けられており、
前記誘電体膜の前記配線及び前記第2電極と平面視で重なる位置には、当該誘電体膜が厚み方向に除去されたコンタクトホールが設けられ、前記第2電極は前記コンタクトホールを経由して前記配線に導電接続していることを特徴とする液晶装置。
Have a first substrate and a second substrate facing each other across the liquid crystal layer, the liquid crystal device forming the display area by a plurality arranged sub-pixel,
On the first substrate, a signal line, a switching element conductively connected to the signal line, a first electrode conductively connected to the switching element, and a plurality of electrodes formed in an outer region of the display area in the same direction. A wiring extending in parallel , a dielectric film covering the first electrode , the switching element, and the wiring, and a plurality of parallel electrodes facing the first electrode on the dielectric film and having a gap A second electrode provided with a linear electrode portion of
The second electrode overlaps the plurality of first electrodes in a plan view on the dielectric film, extends in a direction intersecting with the extending direction of the signal lines, and faces the outer region of the display region. A plurality of strip electrodes arranged in parallel at a predetermined interval in the extending direction of the signal line,
A contact hole in which the dielectric film is removed in the thickness direction is provided at a position overlapping the wiring and the second electrode in a plan view of the dielectric film, and the second electrode passes through the contact hole. A liquid crystal device, wherein the wiring is conductively connected.
前記スイッチング素子は、前記信号線が導電接続するソース領域、チャネル領域、および前記第1電極が導電接続するドレイン領域を備えた半導体層と、前記チャネル領域に対してゲート絶縁層を介して対向するゲート電極とを有する3端子型スイッチング素子であることを特徴とする請求項1に記載の液晶装置。   The switching element opposes a semiconductor layer including a source region to which the signal line is conductively connected, a channel region, and a drain region to which the first electrode is conductively connected to the channel region via a gate insulating layer. The liquid crystal device according to claim 1, wherein the liquid crystal device is a three-terminal switching element having a gate electrode. 前記配線は、前記ゲート電極および前記信号線のうちの一方と同層に形成されていることを特徴とする請求項に記載の液晶装置。 The liquid crystal device according to claim 2 , wherein the wiring is formed in the same layer as one of the gate electrode and the signal line. 前記配線は、前記表示領域の外側領域のうち、当該表示領域を間に挟む両側に形成されていることを特徴とする請求項に記載の液晶装置。 The liquid crystal device according to claim 1 , wherein the wiring is formed on both sides of the display area between the display areas. 前記配線は、前記第2電極の延在方向と交差する方向に延在する第1部分と、該第1部分に接続されて前記第2電極と平行な方向に延在する第2部分とを有し、
前記第2電極は前記第2部分に導電接続されることを特徴とする請求項に記載の液晶装置。
The wiring includes a first portion extending in a direction intersecting with an extending direction of the second electrode, and a second portion connected to the first portion and extending in a direction parallel to the second electrode. Have
The liquid crystal device according to claim 1 , wherein the second electrode is conductively connected to the second portion.
前記第2部分は、前記第1部分から前記表示領域が位置する側と反対側に延在していることを特徴とする請求項に記載の液晶装置。 The liquid crystal device according to claim 5 , wherein the second portion extends from the first portion to a side opposite to a side where the display region is located. 前記第2部分は、前記第1部分から前記表示領域が位置する側と同一側に延在していることを特徴とする請求項に記載の液晶装置。 The liquid crystal device according to claim 5 , wherein the second portion extends from the first portion to the same side as the side where the display area is located. 前記第2部分において、当該第2部分の延在方向と直交する方向の幅W1は、前記第1部分において、当該第1部分の延在方向と直交する方向の幅W0に比べて広いことを特徴とする請求項に記載の液晶装置。 In the second portion, the width W1 in the direction orthogonal to the extending direction of the second portion is wider in the first portion than the width W0 in the direction orthogonal to the extending direction of the first portion. The liquid crystal device according to claim 5 .
JP2007250751A 2007-03-15 2007-09-27 Liquid crystal device Active JP4466708B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007250751A JP4466708B2 (en) 2007-03-15 2007-09-27 Liquid crystal device
US11/984,524 US8068202B2 (en) 2007-03-15 2007-11-19 Liquid crystal device
KR1020080023284A KR100962892B1 (en) 2007-03-15 2008-03-13 Liquid crystal device
TW097108895A TWI369555B (en) 2007-03-15 2008-03-13 Liquid crystal device
CN2008100860708A CN101266370B (en) 2007-03-15 2008-03-14 Liquid crystal device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007066294 2007-03-15
JP2007250751A JP4466708B2 (en) 2007-03-15 2007-09-27 Liquid crystal device

Publications (2)

Publication Number Publication Date
JP2008257168A JP2008257168A (en) 2008-10-23
JP4466708B2 true JP4466708B2 (en) 2010-05-26

Family

ID=39980763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007250751A Active JP4466708B2 (en) 2007-03-15 2007-09-27 Liquid crystal device

Country Status (4)

Country Link
JP (1) JP4466708B2 (en)
KR (1) KR100962892B1 (en)
CN (1) CN101266370B (en)
TW (1) TWI369555B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789061B (en) * 2012-08-10 2014-04-02 京东方科技集团股份有限公司 Parallax baffle and display device
KR101987320B1 (en) 2012-12-31 2019-06-11 삼성디스플레이 주식회사 Display device
JP2014209212A (en) * 2013-03-29 2014-11-06 株式会社ジャパンディスプレイ Liquid crystal display device and electronic equipment
JP6238712B2 (en) * 2013-12-05 2017-11-29 三菱電機株式会社 Thin film transistor substrate and manufacturing method thereof
KR102232868B1 (en) * 2014-10-24 2021-03-26 엘지디스플레이 주식회사 Liquid Crystal Display and Driving Method of the same
US10620743B2 (en) * 2016-10-21 2020-04-14 Japan Display Inc. Detection apparatus and display apparatus
US11829211B2 (en) * 2018-09-28 2023-11-28 Sharp Kabushiki Kaisha Display device
CN114566114B (en) * 2022-04-29 2022-08-09 惠科股份有限公司 Display panel and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428528T2 (en) * 1994-01-01 2002-04-11 Koninklijke Philips Electronics N.V., Eindhoven LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING A NUMBER OF LIQUID CRYSTAL DISPLAY DEVICES
JP3702859B2 (en) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
TWI369555B (en) 2012-08-01
KR20080084673A (en) 2008-09-19
JP2008257168A (en) 2008-10-23
TW200844615A (en) 2008-11-16
CN101266370B (en) 2010-10-06
KR100962892B1 (en) 2010-06-10
CN101266370A (en) 2008-09-17

Similar Documents

Publication Publication Date Title
JP6373596B2 (en) Liquid crystal display
JP4434166B2 (en) Liquid crystal device and electronic device
JP4466708B2 (en) Liquid crystal device
US7944536B2 (en) Reflective bilateral liquid crystal device and electronic apparatus
KR101938716B1 (en) Liquid crystal display
KR100882999B1 (en) Liquid crystal display device and eletronic equipment
JP2008052161A (en) Liquid crystal device and electronic apparatus
JP5764665B2 (en) Thin film transistor array substrate and liquid crystal display device
US9804432B2 (en) Liquid crystal display device
US8068202B2 (en) Liquid crystal device
JP5522243B2 (en) Electric field driving apparatus and electronic apparatus
TWI382260B (en) Liquid crystal device
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
US7046315B2 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
JP2007226200A (en) Liquid crystal device, and electronic device
JP4857775B2 (en) Electro-optic device
KR20050078762A (en) Thin film transistor array panel and liquid crystal display including the panel
JP5177984B2 (en) Liquid crystal device and electronic device
JP4905011B2 (en) Liquid crystal device and electronic device
JP2008233142A (en) Electro-optical device, manufacturing method thereof, and electronic equipment
JP2011237836A (en) Liquid crystal device and electronic apparatus
KR101687227B1 (en) Chip on glass type array substrate
JP2007226199A (en) Liquid crystal device, and electronic equipment
JP4552780B2 (en) Electro-optical device and electronic apparatus
JP2007248491A (en) Electrooptic device and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R150 Certificate of patent or registration of utility model

Ref document number: 4466708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250