JP4466495B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4466495B2 JP4466495B2 JP2005210210A JP2005210210A JP4466495B2 JP 4466495 B2 JP4466495 B2 JP 4466495B2 JP 2005210210 A JP2005210210 A JP 2005210210A JP 2005210210 A JP2005210210 A JP 2005210210A JP 4466495 B2 JP4466495 B2 JP 4466495B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- metal film
- semiconductor device
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Milling, Broaching, Filing, Reaming, And Others (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法に関するものである。 The present invention, when performing the isolation between the electrodes by grinding or cutting, a method for manufacturing a semiconductor device can be suppressed to cause the element characteristic variations due to static electricity or the like generated during grinding or cutting.
従来より、パワー素子やダイオードなど半導体素子が形成された半導体装置の電極として一般的にAlが用いられているが、Alは腐食の問題があったり、ボンディングワイヤとの密着性が十分でないという問題がある。このため、Al表面に例えばNiやAu等の金属層を無電解メッキ法によって積層する手法が用いられている。
しかしながら、上記のような無電解メッキによると例えばNi等の金属層が厚くなってしまい、Ni等の金属層の線膨張係数と半導体装置内の他の材質の線膨張係数との相違により、半導体チップに反りが発生することがある。 However, the electroless plating as described above, for example, increases the thickness of the metal layer such as Ni, and the difference between the linear expansion coefficient of the metal layer such as Ni and the linear expansion coefficient of other materials in the semiconductor device results in the semiconductor. The chip may be warped.
このため、無電解メッキではなく、例えばデポジション、スパッタ、蒸着などによってNi等の金属層を形成することで、Ni等の金属層を薄く形成できるようにすれば上記のような半導体チップの反りを抑制できると考えられる。 For this reason, if the metal layer such as Ni is formed by deposition, sputtering, vapor deposition or the like instead of electroless plating so that the metal layer such as Ni can be formed thin, the warp of the semiconductor chip as described above Can be suppressed.
ところが、デポジション、スパッタ、蒸着などによってNi等の金属層を形成した場合、ウェハ全面に形成されることになるため、電極間の絶縁のために、デポジション、スパッタもしくは蒸着でNi等の金属層を形成した後でそれをパターニングしなければならない。このとき、Ni等の金属層の種類に応じてエッチング時に使用する材料が異なってくるため、金属層が多層化するほど、沢山の種類のエッチング材料を用意しなければならない。 However, when a metal layer such as Ni is formed by deposition, sputtering, vapor deposition, etc., it will be formed on the entire surface of the wafer. Therefore, for insulation between electrodes, a metal such as Ni by deposition, sputtering or vapor deposition. After the layer is formed, it must be patterned. At this time, the material used at the time of etching differs depending on the type of the metal layer such as Ni. Therefore, as the metal layer is multi-layered, more types of etching materials must be prepared.
このため、本発明者らは、機械加工によってNi等の金属層を部分的に研削することで、金属層の材質に関わらず、一挙に金属層の除去を行うことを考えた。しかしながら、このような機械加工を行う場合には、研削時にそれまで一体であった部分が切り離されたことにより発生する電荷や研削用のバイトとの摩擦によって発生する静電気により、半導体素子内に電荷がチャージされ、素子特性変動を起こしてしまう。このような電荷のチャージの対策として、半導体装置が構成される半導体チップ内に保護回路を別途設けることも考えられるが、保護回路が必要となる分、半導体チップの面積拡大を招くこと、保護回路の機能が十分でない場合に素子特性変動を防ぐことができず、阻止破壊に至る可能性があるということ等から、好ましくない。 For this reason, the present inventors considered removing the metal layer all at once regardless of the material of the metal layer by partially grinding the metal layer such as Ni by machining. However, when performing such machining, electric charges are generated in the semiconductor element due to electric charges generated by cutting off the previously integrated part during grinding or static electricity generated by friction with a grinding tool. Will be charged, causing variations in device characteristics. As a countermeasure against such charge, it is conceivable to separately provide a protection circuit in a semiconductor chip constituting the semiconductor device. However, since the protection circuit is required, the area of the semiconductor chip is increased. In the case where the above function is not sufficient, fluctuations in device characteristics cannot be prevented, and there is a possibility of blocking destruction.
本発明は上記点に鑑みて、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法を提供することを目的とする。 In view of the above points, the present invention provides a method for manufacturing a semiconductor device capable of suppressing element characteristic fluctuations due to static electricity or the like generated during grinding or cutting when insulating separation between electrodes is performed by grinding or cutting . With the goal.
上記目的を達成するため、請求項1ないし4に記載の発明では、半導体素子が形成された半導体基板(1)の上に、半導体素子の所望場所と電気的に接続される第1金属膜(2)と、第1金属膜(2)におけるパッドとなる領域を露出させるコンタクトホール(3a)を有する保護膜(3)を形成したのち、保護膜(3)の表面と第1金属膜(2)におけるパッドとなる領域の表面とに、デポジションとスパッタと蒸着法のいずれか1つの手法にて、第2金属膜(4)を形成し、さらに、機械加工にて、該機械加工に用いる冶具(10)を接地状態にした状態で用いて、保護膜(3)および第2金属膜(4)を保護膜(3)の厚みの途中まで研削または切削し、保護膜(3)におけるコンタクトホール(3a)の側壁面と第1金属膜(2)におけるパッドとなる領域の表面に第2金属膜(4)を残すことを特徴としている。 In order to achieve the above object, according to the first to fourth aspects of the present invention, a first metal film (1) electrically connected to a desired location of a semiconductor element is formed on the semiconductor substrate (1) on which the semiconductor element is formed. 2) and a protective film (3) having a contact hole (3a) exposing a region to be a pad in the first metal film (2), and then the surface of the protective film (3) and the first metal film (2 ), A second metal film (4) is formed on the surface of the region to be a pad by any one of deposition, sputtering, and vapor deposition, and is further used for machining by machining. Using the jig (10) in a grounded state, the protective film (3) and the second metal film (4) are ground or cut to the middle of the thickness of the protective film (3) to contact the protective film (3). On the side wall surface of the hole (3a) and the first metal film (2) Is characterized by leaving the second metal film (4) takes on the surface of the region to be a pad.
このように、デポジション、スパッタもしくは蒸着によって第2金属膜(4)を形成しつつ、ウェハ全面に形成される第2金属膜(4)を保護膜(3)の表面に形成することで、保護膜(3)の一部と共に第2金属膜(4)のうちの不要部分を除去するようにしている。このとき、不要部分の除去を機械加工によって行うと共に、冶具(10)を接地状態としているため、研削または切削時に発生する静電気や保護膜(3)などが切り離されたときに発生する電荷が冶具(10)を伝って吸収され、半導体素子がチャージされてしまうことを防止することができる。 Thus, by forming the second metal film (4) formed on the entire surface of the wafer on the surface of the protective film (3) while forming the second metal film (4) by deposition, sputtering or vapor deposition, An unnecessary part of the second metal film (4) is removed together with a part of the protective film (3). At this time, unnecessary parts are removed by machining and the jig (10) is in a grounded state. Therefore, static electricity generated at the time of grinding or cutting , electric charges generated when the protective film (3), etc. are cut off are removed from the jig. It is possible to prevent the semiconductor element from being absorbed through (10) and being charged.
このため、電極間の絶縁分離を研削または切削によって行う場合に、研削または切削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法にできる。 For this reason, when performing insulation isolation between electrodes by grinding or cutting , it can be set as the manufacturing method of the semiconductor device which can suppress an element characteristic fluctuation | variation by the static electricity etc. which generate | occur | produce at the time of grinding or cutting .
例えば、請求項2に示されるように、保護膜(3)としては有機樹脂材料を用いることができる。
For example, as shown in
請求項4に記載の発明では、機械加工中に、少なくとも研削または切削が行われる部分の雰囲気を導電性雰囲気とすることを特徴としている。
The invention according to
このように、研削または切削部位を導電性雰囲気で包むようにすれば、より電荷のチャージを防止できる。 In this way, if the grinding or cutting part is wrapped in a conductive atmosphere, the charge can be prevented from being charged.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
(第1実施形態)
以下、本発明の一実施形態が適用された製造方法を用いて製造された半導体装置の断面図を図1に示す。
(First embodiment)
1 is a cross-sectional view of a semiconductor device manufactured using a manufacturing method to which an embodiment of the present invention is applied.
図1に示されるように、半導体装置は、パワー素子やダイオードなどの半導体素子が作り込まれた半導体チップ1の表面にはSO2等で構成された図示しない絶縁膜を介して、Al膜2が形成されている。このAl膜2は、本発明における第1金属膜に相当するもので、図示しない絶縁膜に形成されたコンタクトホールを通じて半導体チップ1に作りこまれた半導体素子の所望部位と電気的に接続された構造となっている。
As shown in FIG. 1, the semiconductor device includes an
Al膜2の表面および図示しない絶縁膜の表面には、保護膜3が形成されている。この保護膜3は、後述するバイト10(図2(b)参照)によって形崩れすることなく削ることができる材質、つまり脆性材料ではない材質で、かつ、Auとの密着性が高い材質の材料、例えばポリイミド等の有機樹脂材料で構成されている。例えば、図1において、保護膜3の膜厚は、10μm程度とされている。
A protective film 3 is formed on the surface of the
なお、ここでは保護膜3の膜厚を10μmとしているが、必ずしもこの値でなければならない訳ではない。例えば、保護膜3の膜厚を2μm〜30μmの範囲で変更可能である。ここで、下限値を2μmとしたのは、切削加工、研削加工などの装置側で位置決め精度を考慮したものであり、上限値を30μmとしたのはスピンコートによって膜厚の分布を小さくして塗布できる上限がこの値となるためである。また、保護膜3の膜厚を7μm〜20μmとすると好ましい。現状のウェハの厚さばらつき、切削の機械加工精度で加工するとき、量産時の工程能力を考慮すると、保護膜3の膜厚を7μm以上とするのが好ましい。一方、1回の切削量に上限があるので、あまり厚いと繰り返し切削しなければならず、合計加工時間が長くなるため、保護膜3の膜厚を20μm以下とするのが好ましい。さらに、加工歩留まりに対する量産時の工程能力、経済性を考慮すると、保護膜3の膜厚を10μm以上かつ15μm以下とすると最適である。 Although the thickness of the protective film 3 is 10 μm here, it does not necessarily have to be this value. For example, the thickness of the protective film 3 can be changed within a range of 2 μm to 30 μm. Here, the lower limit is set to 2 μm in consideration of positioning accuracy on the machine side such as cutting and grinding, and the upper limit is set to 30 μm because the film thickness distribution is reduced by spin coating. This is because the upper limit that can be applied is this value. Moreover, it is preferable when the film thickness of the protective film 3 shall be 7 micrometers-20 micrometers. When processing with the current wafer thickness variation and cutting machining accuracy, the film thickness of the protective film 3 is preferably 7 μm or more in consideration of the process capability at the time of mass production. On the other hand, since there is an upper limit on the amount of cutting once, if it is too thick, it must be cut repeatedly, and the total processing time becomes longer. Further, considering the process capability and the economic efficiency in mass production with respect to the processing yield, it is optimal that the thickness of the protective film 3 is 10 μm or more and 15 μm or less.
さらに、保護膜3のコンタクトホール3aの側壁面と保護膜3の開口部から露出したAl膜2の表面には、Al膜2と電気的に接続された金属膜4が形成されている。この金属膜4は、本発明における第2金属膜に相当するものである。
Further, a
この金属膜4は、本実施形態では複数種類の金属が積層された積層膜で構成され、最下層から順に、Al膜2との密着の信頼性の高いAl層(第1層)、Al層との密着性および金属膜4の表面にはんだを接合するときにボンディングワイヤ6内のスズの拡散をブロックする役割を果たすTi層(第2層)、Ti層と同様にスズのブロックを行うNi層(第3層)およびNi層の表面の酸化防止とはんだの濡れ性の向上のためのAu層(第4層)を有した構成となっている。
In the present embodiment, the
そして、この金属膜4の表面に図示しないはんだが接合され、金属膜4やAl膜2を介して、はんだが半導体チップ1に形成された半導体素子と電気的に接合された構造となっている。
A solder (not shown) is joined to the surface of the
続いて、本実施形態における半導体装置の製造方法について説明する。図2に、本実施形態における半導体装置の製造工程中の断面図を示し、この図に基づいて説明する。 Next, a method for manufacturing a semiconductor device in the present embodiment will be described. FIG. 2 shows a cross-sectional view of the semiconductor device in the present embodiment during the manufacturing process, which will be described based on this drawing.
図2(a)に示されるように、パワー素子やダイオードなどが作り込まれた半導体チップ1の表面に、図示しない絶縁膜を形成後、この絶縁膜の所望位置にコンタクトホールを形成する。そして、絶縁膜上にAl膜2を形成すると共に、Al膜2をパターニングすることで、絶縁膜に形成したコンタクトホールを通じて半導体素子の所望位置と電気的な接続が行われる。続いて、Al膜2および図示しない絶縁膜の表面に、例えばポリイミドによって保護膜3を例えば15μm程度で形成したのち、フォトエッチング等を行うことで、コンタクトホール3aを形成し、Al膜2の所望位置を露出させる。そして、デポジション、スパッタもしくは蒸着により、金属膜4を成膜する。このとき、金属膜4はウェハ全面に形成されることになる。
As shown in FIG. 2A, after forming an insulating film (not shown) on the surface of the semiconductor chip 1 in which a power element, a diode, and the like are formed, a contact hole is formed at a desired position of the insulating film. Then, the Al
また、図2(b)に示す工程では、研削用のダイヤモンド製のバイト10をGND配線11に接続することで接地状態とし、バイト10に電荷が蓄積されないようにしつつ、ウェハ面内においてバイト10を走査することで、バイト10によって金属膜4および保護膜3の上部を削り取る。このとき、例えば、保護膜3の表面から数μm程度のみがバイト10によって除去できるように、バイト10を走査する。換言すれば、保護膜3の厚みの途中までバイト10で削り取り、金属膜4のうちAl膜2の表面に形成された表面よりも上の位置まで保護膜3を残すようにしている。
In the step shown in FIG. 2B, the cutting
なお、バイト10による表面研削は、一般的に金属加工技術において使用されているものであるが、その研削深さには幾らかバラツキが生じることになる。このバラツキを考慮し、バラツキが発生しても研削表面が金属膜4のうち保護膜3の表面に形成されたものの表面から保護膜3の研削前の表面までの間に位置するように、保護膜3の厚みを設定している。
The surface grinding with the cutting
このようにして、図1に示されるように、保護膜3のコンタクトホール3aの側壁面とコンタクトホール3aから露出したAl膜2の表面にのみ金属膜4が形成された構造が完成する。
In this manner, as shown in FIG. 1, a structure in which the
この後、はんだ等による接合を行うことで、半導体装置と外部配線などとの電気的な接続構造が完成する。 Thereafter, by joining with solder or the like, an electrical connection structure between the semiconductor device and the external wiring is completed.
以上説明した本実施形態の半導体装置の製造方法によれば、金属膜4と保護膜3との間からの腐食媒体の透過をし難くできるデポジション、スパッタもしくは蒸着によって金属膜4を形成しつつ、ウェハ全面に形成される金属膜4を保護膜3の表面に形成することで、保護膜3の一部と共に金属膜4のうちの不要部分を除去するようにしている。このとき、不要部分の除去をバイト10を用いた機械加工によって行うと共に、バイト10を接地状態としているため、研削時に発生する静電気や保護膜3などが切り離されたときに発生する電荷がバイト10を伝って吸収され、半導体素子がチャージされてしまうことを防止することができる。
According to the manufacturing method of the semiconductor device of the present embodiment described above, the
このため、電極間の絶縁分離を研削によって行う場合に、研削時に発生する静電気等によって素子特性変動を起こすことを抑制できる半導体装置の製造方法にできる。 For this reason, when performing insulation separation between electrodes by grinding, it can be set as the manufacturing method of the semiconductor device which can suppress that an element characteristic fluctuation | variation arises by the static electricity etc. which generate | occur | produce at the time of grinding.
(他の実施形態)
上記実施形態では、バイト10を接地状態にすることで静電気等による電荷のチャージを防止するようにしたが、図3に示す半導体装置の製造工程図に表したように、バイト10での研削中にエアブローやCO2バブラー等の雰囲気調整装置20を用いて、研削が行われる装置内もしくは研削部位を導電性雰囲気、つまり導電性の高められた気体で包まれるようにしても良い。このように、研削部位を導電性雰囲気で包むようにすれば、より電荷のチャージを防止できる。例えば、CO2バブラーのように、CO2を雰囲気中に導入することで、雰囲気中の気体の導電性を高めることが可能である。
(Other embodiments)
In the above embodiment, the
上記実施形態では、冶具としてバイト10を用い、バイト10によって金属膜4や保護膜3を研削する機械加工について説明したが、その他、冶具として多刃工具を用いて切削を行っても良い。
In the above embodiment, using the
1…半導体チップ(半導体基板)、2…Al膜、3…保護膜、4…金属膜、
10…バイト、20…雰囲気調整装置。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip (semiconductor substrate), 2 ... Al film, 3 ... Protective film, 4 ... Metal film,
10 ... bite, 20 ... atmosphere adjusting device.
Claims (4)
前記半導体基板(1)の上に、前記半導体素子の所望場所と電気的に接続される第1金属膜(2)を形成する工程と、
前記第1金属膜(2)の上に、前記第1金属膜(2)におけるパッドとなる領域を露出させるコンタクトホール(3a)を有する保護膜(3)を形成する工程と、
前記保護膜(3)の表面と前記第1金属膜(2)における前記パッドとなる領域の表面とに、デポジションとスパッタと蒸着法のいずれか1つの手法にて、第2金属膜(4)を形成する工程と、
機械加工にて、該機械加工に用いる冶具(10)を接地状態にした状態で用いて、前記保護膜(3)および前記第2金属膜(4)を前記保護膜(3)の厚みの途中まで研削または切削し、前記保護膜(3)における前記コンタクトホール(3a)の側壁面と前記第1金属膜(2)における前記パッドとなる領域の表面に前記第2金属膜(4)を残す工程と、を有していることを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate (1) on which a semiconductor element is formed;
Forming a first metal film (2) electrically connected to a desired location of the semiconductor element on the semiconductor substrate (1);
Forming a protective film (3) having a contact hole (3a) exposing a region to be a pad in the first metal film (2) on the first metal film (2);
The second metal film (4) is formed on the surface of the protective film (3) and the surface of the region to be the pad in the first metal film (2) by any one of deposition, sputtering, and vapor deposition. )
In the machining, the jig (10) used for machining is used in a grounded state, and the protective film (3) and the second metal film (4) are in the middle of the thickness of the protective film (3). grinding or cutting up, leaving the second metal film (4) on the surface of the region to be the pad in the the side wall surface first metal layer (2) of the contact hole in the protective film (3) (3a) And a method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210210A JP4466495B2 (en) | 2005-07-20 | 2005-07-20 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210210A JP4466495B2 (en) | 2005-07-20 | 2005-07-20 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027565A JP2007027565A (en) | 2007-02-01 |
JP4466495B2 true JP4466495B2 (en) | 2010-05-26 |
Family
ID=37787902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210210A Expired - Fee Related JP4466495B2 (en) | 2005-07-20 | 2005-07-20 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4466495B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7800232B2 (en) | 2007-03-06 | 2010-09-21 | Denso Corporation | Metallic electrode forming method and semiconductor device having metallic electrode |
DE102010038933A1 (en) | 2009-08-18 | 2011-02-24 | Denso Corporation, Kariya-City | Semiconductor chip and metal plate semiconductor device and method of manufacturing the same |
JP2011066371A (en) * | 2009-08-18 | 2011-03-31 | Denso Corp | Semiconductor device and method of manufacturing the same |
JP5115573B2 (en) | 2010-03-03 | 2013-01-09 | オムロン株式会社 | Method for manufacturing connection pad |
JP5981094B2 (en) * | 2010-06-24 | 2016-08-31 | 東芝機械株式会社 | Dicing method |
-
2005
- 2005-07-20 JP JP2005210210A patent/JP4466495B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007027565A (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5141076B2 (en) | Semiconductor device | |
JP4708399B2 (en) | Electronic device manufacturing method and electronic device | |
JP5596919B2 (en) | Manufacturing method of semiconductor device | |
US20030232492A1 (en) | Semiconductor device package and method of making the same | |
JP5279180B2 (en) | Semiconductor device | |
JP4466495B2 (en) | Manufacturing method of semiconductor device | |
JP2009277895A (en) | Silicon interposer and its method for manufacturing | |
US20140041907A1 (en) | Core substrate and printed circuit board using the same | |
JP4501533B2 (en) | Manufacturing method of semiconductor device | |
JP2009099838A (en) | Semiconductor device and manufacturing method thereof | |
JP5300470B2 (en) | Semiconductor package and method for forming the same | |
JP2009110983A (en) | Silicon interposer and semiconductor device package, and semiconductor device incorporating the same | |
JP4418177B2 (en) | Manufacturing method of heat spreader for high voltage BGA package | |
JP2011192847A (en) | Electrode structure and package for microdevice having electrode structure | |
JP2008053430A (en) | Semiconductor device and manufacturing method thereof | |
US10483180B2 (en) | Process for the wafer-scale fabrication of hermetic electronic modules | |
WO2009113267A1 (en) | Semiconductor device and semiconductor device fabrication method | |
JP4501806B2 (en) | Manufacturing method of semiconductor device | |
US20050253258A1 (en) | Solder flow stops for semiconductor die substrates | |
CN108242438A (en) | With the semiconductor device for stretching out conductive through hole and the method for manufacture such device | |
CN112038025B (en) | Resistor and packaging method thereof | |
JP4889466B2 (en) | Method for manufacturing electronic device package | |
JP6562161B2 (en) | Thin film device and method for manufacturing thin film device | |
JP4564968B2 (en) | Temperature measuring device and method for manufacturing the device | |
JP5093922B2 (en) | Method for manufacturing piezoelectric device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |