JP4455738B2

JP4455738B2 - Multiplexing method and apparatus

Info

Publication number: JP4455738B2
Application number: JP2000221068A
Authority: JP
Inventors: 佳広安岡; 真木夫片桐; 芳彦八木; 裕樹大津
Original assignee: 日立情報通信エンジニアリング株式会社
Priority date: 2000-03-24
Filing date: 2000-07-17
Publication date: 2010-04-21
Anticipated expiration: 2020-07-17
Also published as: JP2001339439A

Description

【０００１】
【発明の属する技術分野】
本発明は、パケット形成時刻を示す時間情報が搭載されたパケットを含むようにして、複数系統各々からのパケットが一時蓄積された上、所定順に、かつサイクリックにそれら複数系統間で多重化された状態として出力されるようにした多重化方法とその装置に係わり、特に多重化効率大として、更には、多重化動作が容易に診断可として、複数系統各々からのパケットが多重化されるようにした多重化方法とその装置に関するものである。
【０００２】
【従来の技術】
これまでに、既に、映像データおよび音声データの符号化圧縮方法としては、ＭＰＥＧ２（Moving Picture Experts Group Phase 2）と称されるものが知られており、ＩＴＵ−Ｔ（国際電気通信連合電気通信標準化部門）等の機関によって、勧告Ｈ．２２２．０等として標準化されたものとなっている。映像データおよび音声データは符号化圧縮された後、多重化処理された上、プログラムストリーム（Program Stream：ＰＳ）形式で蓄積されたり、またはトランスポートストリーム（Transport Stream：ＴＳ）形式で伝送される目的で規格化されているものである。このＭＰＥＧ２による符号化圧縮方法により、映像データおよび音声データは符号化圧縮後に多重化処理された状態として、地上波や衛星波、ケーブル等を介し受信側に伝送された上、映像および音声として再生されるといった具合に、そのような符号化圧縮方法は、具体的には、ディジタル放送システムへの適用が考えられているものである。
【０００３】
ところで、そのようなディジタル放送システムでは、符号化圧縮された映像データおよび音声データはパケット化された状態として多重化処理されることによって、１回線で複数のテレビジョン番組が放送可能となっている。これを具体的に可能ならしめるためには、システム送信側では、２７ＭＨz 基本動作クロックに基づき、映像データ、音声データ各々に対するＭＰＥＧ２によるパケットが形成されるが、システム受信側にこの２７ＭＨz クロック情報が伝達されるべく、パケット各々が形成されるに際しては、所定のパケット（例えば映像データ、または音声データの１フレーム分を構成する複数パケットのうち、先頭パケットがそれに該当）に対しては、そのパケットが形成された時刻を示す時間情報（以下、これを、単にＰＣＲ（Program Clock Reference ）と称す）が搭載される必要があるものとなっている。２７ＭＨz クロックが分周されることで、時刻情報が容易に生成されるが、所定のパケットに対しては、そのパケット形成時点での時刻情報がＰＣＲとして格納された状態でシステム受信側に伝送されているものである。システム受信側では、動作クロックがそのＰＣＲに基づき送信側動作クロックに位相同期制御されることで、映像データおよび音声データが忠実に再生され得るものである。
【０００４】
ここで、従来技術に係るディジタル放送システムのうち、先ずシステム送信側について簡単ながら説明すれば、図４はその一例での概要構成を示したものである。これによる場合、一般に複数設置されている送信データ作成装置（Ａ１〜Ａｎ）５０各々においては、データソース５０１からのテレビジョン番組対応の映像データ（ Video）、音声データ（Audio）およびデータ（ Data）は符号化装置５０２で符号化圧縮された上、データ種別毎にパケットとして形成されるが、パケット各々が形成された時点での時刻はＰＣＲ発生回路５０４から取得されるものとなっている。クロック発生回路５０３からのクロックがＰＣＲ発生回路５０４でカウントされることによって、時刻情報がＰＣＲ発生回路５０４から符号化装置（ＭＰＥＧ２エンコーダ）５０２に常時与えられているものである。さて、符号化装置５０２からは、データ種別毎にパケットが順次多重化装置６０に向けて出力されているが、一般に、送信データ作成装置５０各々から出力されるパケットは同一パケット長ながらも、そのデータ速度は送信データ作成装置５０毎に異なるものとなっている。
【０００５】
一方、多重化装置６０では、送信データ作成装置５０各々からのパケットａ１〜ａｎは、送信データ作成装置５０対応のメモリ（具体的には、ＦＩＦＯやエラスティックメモリとして構成）６０１上に一旦蓄積された後、読み出し制御回路６０３による制御下に、それらメモリ６０１上からパケット単位に順次、かつサイクリックに同一速度で多重化回路６０２に読み出されることによって、多重化回路６０２で多重化処理が行われているものである。この多重化処理の結果として、送信データ作成装置５０各々からのパケットａ１〜ａｎは、１つのトランスポートストリームＭＯＵＴとして得られた上、暗号化・変調処理された状態で地上波や衛星波、ケーブル等を介しシステム受信側に伝送されているものである。
【０００６】
一方、図５に示すように、そのシステム受信側としての受信端末７０では、地上波や衛星波、ケーブル等からの信号は受信回路７０１で受信された上、復調・誤り訂正処理等が行われるものとなっている。その後、パケット分離回路７０２では、受信対象番組に対応するＰＩＤ（番組対応パケット認識用ＩＤ情報）値にもとづき、その受信対象番組対応のパケットが抽出された上、映像／音声復号化回路７０３でＭＰＥＧ２デコード処理が行われることで、受信対象番組対応の映像／音声信号が再生出力されているものである。ところで、このような受信処理に必要とされている内部クロックは内部クロック発生回路７０４から得られるものとなっている。内部クロック発生回路７０４では、パケット分離回路７０２から別途抽出されているＰＣＲが搭載されているパケット（ＰＣＲ搭載パケット）の受信間隔とそのパケット内のＰＣＲとに基づき、送信側動作クロックへの位相同期制御が行われることで、内部クロックが受信側動作クロックとして発生されているものである。
【０００７】
【発明が解決しようとする課題】
ところで、以上の如く構成されるディジタル放送システム上で考慮されるべき事項としては、先ず多重化効率が挙げられるものとなっている。通常、トランスポートストリームＭＯＵＴのデータ速度は送信データ作成装置５０各々からのパケットａ１〜ａｎのデータ速度とは無関係に設定されるが、多重化効率の向上を考えた場合、トランスポートストリームＭＯＵＴのデータ速度はパケットａ１〜ａｎ各々のデータ速度の総和に限りなく等しくされつつも、その総和よりも大とされるのが望ましいが、仮に多重化装置６０内において、パケットａ１〜ａｎ各々に冗長制御ビット等が付加されることは、見掛け上、パケットａ１〜ａｎ各々のデータ速度が増加したこととなり、その分、多重化効率が低下することは否めないというものである。
【０００８】
以上の事情に加え、また、送信データ作成装置５０各々からのパケットａ１〜ａｎを１つのトランスポートストリームＭＯＵＴとして外部に出力する場合には、パケットａ１〜ａｎ各々はトランスポートストリームＭＯＵＴとしての多重化順序により、実際に多重化されるまでに、メモリ６０１上にて不規則な多重化待ち時間が発生するが、この多重化待ち時間はＰＣＲ搭載パケット内に搭載されているＰＣＲの値を狂わせることとなり、多重化装置６０内にてそれが正常な値となるように、適切な処理（この処理を、以下、ＰＣＲの再スタンプと称す）が必要であるというものである。しかしながら、このＰＣＲの再スタンプを行う方法として、特開平１１−４２０４号公報に記載されているように、受信パケットに冗長制御ビット等を付加することは、多重化効率の低下を招くというものである。これとは別に、入力ポート対応に（送信データ作成装置１対応に）ＰＬＬ回路によりクロック同期を個別に行い、ＰＣＲ値の補正を行う方法は、徒に回路規模が大きく、かつ煩雑になり、実施上、不利であるというものである。因みに、ＰＣＲの再スタンプが行われない場合には、システム受信側では、受信側動作クロックが必然的に正常に発生されなくなる結果として、ＭＰＥＧ２デコード処理、したがって、再生映像にブロックノイズが発生したり、映像と音声との同期関係が崩れる等の現象が引起こされるものとなっている。
【０００９】
更に、多重化装置６０自体は外来ノイズ等の影響により内部回路が誤動作し易く、したがって、エラーを含むパケットが外部に出力されてしまう虞があるが、これを防止すべく、データチェック機能が必要であるというものである。
【００１０】
本発明の第１の目的は、多重化効率を低下させることなく、しかもＰＣＲ値の修正が容易として、パケット形成時刻を示す時間情報が搭載されたパケットを含むようにして、複数系統各々からのパケットがそれら複数系統間で多重化された状態として出力され得る多重化方法とその装置を供するにある。
本発明の第２の目的は、多重化効率を低下させることなく、しかもＰＣＲ値の修正が容易として、かつ多重化動作の診断が容易として、パケット形成時刻を示す時間情報が搭載されたパケットを含むようにして、複数系統各々からのパケットがそれら複数系統間で多重化された状態として出力され得る多重化方法とその装置を供するにある。
【００１１】
【課題を解決するための手段】
上記第１の目的は、系統対応に、該系統からパケットが到着する度に、該パケットが到着した時刻を示す到着時間と、該パケットから抽出されたＰＣＲとを含むようにして、同一パケット長の制御パケットが対として生成された上、一時蓄積されつつ、複数系統間でのパケット多重化処理に同期並行して、系統対応に生成された制御パケットが複数系統間で多重化処理される一方では、多重化状態として出力されている制御パケットからは、ＰＣＲが搭載されている制御パケットの到着が検出される度に、該制御パケットが到着した時刻を示す到着時間に対する、該制御パケット内に含まれている到着時間の差が多重化待ち時間として算出された後、該多重化待ち時間に上記制御パケットに含まれているＰＣＲが加算された上、該加算の結果が、該制御パケットと対として同期多重化出力されているパケット上にＰＣＲとして更新搭載されつつ、複数系統各々から供給されるパケットが該複数系統間で多重化された状態として外部に出力されることで達成される。これとは別に、系統対応に、該系統からのパケット各々から、ＰＣＲパケット表示ＰＩＤ値、あるいはＰＣＲフラグが検出されたことを以て、ＰＣＲ搭載パケットの到着が検出される度に、検出ＰＣＲパケット表示ＰＩＤ値をアドレスとして該ＰＣＲ搭載パケットが到着した時刻を示す到着時間が一時記憶される一方、多重化状態として出力されているパケット各々から、ＰＣＲパケット表示ＰＩＤ値、あるいはＰＣＲフラグが検出されたことを以て、ＰＣＲ搭載パケットの到着が検出される度に、検出ＰＣＲパケット表示ＰＩＤ値をアドレスとして一時記憶されている到着時間が読み出された上、該ＰＣＲ搭載パケットが到着した時刻を示す到着時間との差が多重化待ち時間として算出された後、該多重化待ち時間に上記ＰＣＲ搭載パケットに含まれている時間情報が加算された上、該加算の結果が該ＰＣＲ搭載パケット上に時間情報として更新搭載されるようにしてもよいものである。
【００１２】
上記第２の目的は、上記第１の目的を達成する上での内容に加え、制御パケット内には、更に、対としてのパケット内のデータから反転生成された多重化動作診断データが含まれるようにして、多重化状態として制御パケットが出力される度に、該制御パケットに含まれている多重化動作診断データの、該制御パケットと対として同期多重化出力されているパケットに含まれているデータとの比較照合により多重化動作診断が行われることで達成される。
【００１３】
【発明の実施の形態】
以下、図１により、本発明の実施形態について説明する。
さて、その図１であるが、これは、本発明によるディジタル放送システム送信側の一例での概要構成を示したものである。この図１において、送信データ作成装置（Ａ１〜Ａｎ）５０各々については、既に図４において説明したものと同様とされた上、送信データ作成装置５０各々から多重化装置８０に対しては、パケットａ１〜ａｎが同一パケット長ながらも、データ速度が異なる状態として、順次出力されたものとなっている。その多重化装置８０では、先ず送信データ作成装置５０対応のインタフェース部（ＩＦ―１〜ＩＦ―ｎ）１０各々により、それらパケットａ１〜ａｎ各々からは、対としての制御パケットが内部処理用パケットとして生成されているが、この制御パケット生成処理について、説明の便宜上、インタフェース部ＩＦ―１でのパケット生成処理について説明すれば以下のようである。
【００１４】
即ち、送信データ作成装置５０からのパケットａ１各々は順次インタフェース部ＩＦ―１内に入力データＩＮ１として入力された上、パケット属性検証回路８１１上をそのまま通過された上、出力データＯＵＴ１として出力されるが、その通過の際に、パケット属性検証回路８１１によりそのパケットの属性が検証されるものとなっている。ここにいうパケットの属性とは、ＭＰＥＧ２システム上で規定されているものであり、その１つとしてＰＣＲ搭載パケットが挙げられるものとなっている。パケット属性検証回路８１１では、パケットａ１が順次到着する度に、そのパケットａ１がＰＣＲ搭載パケットであるか否かが検出されているものである。ＰＣＲ搭載パケットの到着が検出される度に、そのＰＣＲ搭載パケット内に含まれているＰＣＲが抽出された上、時間情報格納ＢＵＦＦ８１２に転送記憶されているものである。また、それと同時に、ＰＣＲ搭載パケットの到着有無の検出結果が到着時間格納ＢＵＦＦ８１３に通知されることで、到着時間格納ＢＵＦＦ８１３では、ＰＣＲ搭載パケット到着有りが通知された場合のみ、内部時計８２で発生されている時刻情報、即ち、ＰＣＲ搭載パケットの到着時刻を示す到着時間が保持されているものである。
【００１５】
以上のようにして、時間情報格納ＢＵＦＦ８１２にはＰＣＲが記憶され、また、到着時間格納ＢＵＦＦ８１３には到着時間が保持されているが、これらＰＣＲ、到着時間は内部処理用パケット生成回路８１４に転送された上、パケットａ１と同一パケット長とされた、内部処理用の制御パケットＣＴＬＰＫＴが作成されているものである。結局、ＰＣＲ搭載パケットの到着が検出された場合のみ、ＰＣＲや到着時間が格納された状態としての制御パケット（ＰＣＲ搭載制御パケット）が、また、非ＰＣＲ搭載パケット（通常のパケット）の到着が検出された場合には、ＰＣＲや到着時間が空き状態とされた制御パケット（非ＰＣＲ搭載制御パケット）が生成されているものである。また、このようにして生成される制御パケット内に、対とされるパケット内のデータから反転生成された多重化動作診断データが格納される場合は、後述のように、連続的な多重化動作診断が容易に行い得るものである。制御パケット各々の生成に際し、制御パケット内にＰＣＲ有無識別ビットが併せて格納される場合は、後段回路側では、ＰＣＲ搭載制御パケットであるか、非ＰＣＲ搭載制御パケットであるかが容易に識別され得るものである。このようにして、内部処理用パケット生成回路８１４では、パケットａ１到着の度に、これと対としての制御パケットＣＴＬＰＫＴが生成・出力されているものである。よって、その制御パケットＣＴＬＰＫＴの生成処理に要される時間分、パケット属性検証回路８１１からの出力データＯＵＴ１が遅延回路８１５で遅延された上、遅延出力ＯＲＧＰＫＴとして得られるようにすれば、パケットａ１と、これと対とされた制御パケットＣＴＬＰＫＴとは、同期してメモリ（具体的には、ＦＩＦＯやエラスティックメモリとして構成）８１６，８１７上に一時蓄積され得るものである。このような事情は、他のインタフェース部ＩＦ―２〜ＩＦ―ｎ各々でも同様とされているものである。
【００１６】
さて、メモリ８１６各々に一時蓄積されているパケットａ１〜ａｎは、出力タイミング発生回路８５による読出し制御下に、順次、かつサイクリックにパケット単位に読出し出力ＯＵＴ―ＰＡ１として読み出された上、多重化回路８３から選択出力されることで、パケットａ１〜ａｎ各々に対する多重化出力ＯＵＴ―ＰＡ２が得られているものである。これに同期並行して、メモリ８１７各々に一時蓄積されている制御パケットも、出力タイミング発生回路８５による読出し制御下に、順次、かつサイクリックにパケット単位に読出し出力ＯＵＴ―ＰＢ１として読み出された上、多重化回路８４から選択出力されることで、制御パケット各々に対する多重化出力ＯＵＴ―ＰＢ２が得られているものである。このように、多重化回路８３，８４各々での同期並行多重化処理により、多重化出力ＯＵＴ―ＰＡ２上にあるパケットが出現する場合は、そのパケットと対とされている制御パケットもまた、同期して同時に出現され得るものである。因みに、出力タイミング発生回路８５について補足説明すれば、ここでの出力タイミング発生は、後述の多重化装置出力ＭＵＸ―ＯＵＴに同期した外部クロック、または内部クロックにより制御されたものとなっている。
【００１７】
多重化回路８４からの多重化出力ＯＵＴ―ＰＢ２にもとづいては、ＰＣＲ修正や多重化動作診断が行われているわけであるが、先ずはＰＣＲ修正について説明すれば以下のようである。
即ち、その多重化出力ＯＵＴ―ＰＢ２は検出演算回路８７で常時監視されることによって、その多重化出力ＯＵＴ―ＰＢ２上でのＰＣＲ搭載制御パケットの出現（到着）が、その制御パケット内に格納されているＰＣＲ有無識別ビットから検出されるものとなっている。検出演算回路８７では、ＰＣＲ搭載制御パケットの到着が検出される度に、その制御パケットが到着した時刻が到着時間として内部時計８２から取得された上、その到着時間とその制御パケット内に含まれている到着時間との差が多重化待ち時間として算出されているものである。この多重化待ち時間にその制御パケット内に含まれているＰＣＲが加算されることによって、その加算結果ＡＬＵ―Ｏとして修正済のＰＣＲが得られるものである。一方、多重化出力ＯＵＴ―ＰＡ２上のＰＣＲ搭載パケットは、検出演算回路８７での加減算処理に要される時間分、遅延回路８６上で遅延された上、遅延出力ＯＵＴ―ＰＡ３として得られ、したがって、その加算結果ＡＬＵ―Ｏと同期して得られるものとなっている。よって、ＰＣＲの再スタンプ、即ち、そのＰＣＲ搭載パケット内に含まれているＰＣＲが加算結果ＡＬＵ―Ｏに置換されるべく、そのＰＣＲの出現期間内にセレクタ８８から加算結果ＡＬＵ―Ｏが選択出力されるようにすれば、複数系統としての送信データ作成装置１各々からのパケットは、ＰＣＲ搭載パケット内に含まれるＰＣＲが所望に修正された状態として、かつそれら複数系統間で多重化された状態の多重化装置出力ＭＵＸ―ＯＵＴとして外部に出力され得るものである。
【００１８】
次に、多重化動作診断について説明すれば、既述のように、多重化動作診断が行われるに際しては、内部処理用パケット生成回路８１４による制御パケットＣＴＬＰＫＴの生成に際し、全制御パケットＣＴＬＰＫＴには多重化動作診断データが併せて格納される必要があるものとなっている。本例での多重化動作診断データは、対とされているパケット内データが反転されたものとされているが、これに必ずしも限定される必要はないものとなっている。
【００１９】
さて、その多重化動作診断について詳細に説明すれば、送信データ作成装置５０各々からのパケットａ１〜ａｎに対しては、多重化装置８０上で各種処理が施されつつ、最終的には多重化処理されているが、ビットエラー検出回路８９では、それら各種処理過程途中で発生する虞があるビットエラー等が、常時パケット単位に容易に検出され得るものとなっている。即ち、図示のように、ビットエラー検出回路８９では、多重化出力ＯＵＴ―ＰＡ２上のパケット各々に含まれているデータと、これと同期多重化出力されている多重化出力ＯＵＴ―ＰＢ２上の制御パケット各々に含まれている多重化動作診断データとが比較照合、例えばビット対応に排他的論理和されることによって、その排他的論理和結果からビットエラー等の有無が検出されているものである。ビットエラー等が検出された場合には、ビットエラー等の発生に係るパケットはヌル（ＮＵＬＬ）パケットに置換される等の措置が採られているものである。
【００２０】
以上、多重化動作診断が併せて可とされた多重化方法、あるいは多重化装置について説明したが、以上とは異なり多重化動作診断は不可とされながらも、他にも、多重化効率を低下させることなく、しかもＰＣＲ値の修正が容易とされた多重化方法、あるいは多重化装置が考えられるものとなっている。その他の多重化方法、多重化装置について説明すれば以下のようである。
【００２１】
即ち、細かな遅延処理についてはその説明を省略するとして、図２は本発明によるディジタル放送システム送信側の他の例での概要構成を示したものである。これによる場合、図１の場合と同様にして、送信データ作成装置各々からのＴＳパケット入力＃１〜＃ｉ（ａ１〜ａｎに同一）はそのまま、ＦＩＦＯ２を介し速度変換された状態として多重（化）部３でパケット単位に多重化されているが、これとは別に、ＦＩＦＯ２へのＴＳパケット入力＃１〜＃ｉ各々からはＰＣＲ搭載パケット検出処理が行われるものとなっている。ここで、代表として、ＴＳパケット入力＃１に対してのＰＣＲ搭載パケット検出処理について説明すれば、ＴＳパケット入力＃１はＰＣＲパケット検出部１によりそのＰＩＤ値（パケット認識用ＩＤ情報であり、全ＭＰＥＧ２パケットヘッダに付加されている）が監視された上、ＰＣＲパケット表示ＰＩＤ値（既知）、またはＰＣＲフラグの検出を以て、ＰＣＲ搭載パケットの出現が検出されるものとなっている。ＰＣＲ搭載パケットが検出される度に、ＰＣＲ検出パルスが発生される一方では、そのＰＣＲ搭載パケットからはＰＣＲパケットＰＩＤ値が抽出されるものとなっている。このＰＣＲパケットＰＩＤ値はメモリアドレス指定部Ｗ４、アドレス切替部５を介し書込みアドレスとしてメモリ部６に与えられることによって、そのＰＣＲ搭載パケットが検出された時点での時刻情報がメモリ部６に記憶されているものである。図示のように、時刻作成機能として２７ＭＨｚ源発振器８が用意されており、これからの発振クロック信号が内部時刻カウンタ部９で分周されることで、時刻情報（４２ビット）が常時発生されているが、この時刻情報がＰＣＲ検出パルスにより一時保持部７に保持された上、書込みデータとしてメモリ部６に与えられているものである。
【００２２】
一方、多重部３からは多重化状態のＴＳパケット列が出力されているが、このＴＳパケット列からはＰＣＲパケット再検出部１４によりそのＰＩＤ値が監視された上、ＰＣＲパケット表示ＰＩＤ値（既知）、またはＰＣＲフラグの検出を以て、ＰＣＲ搭載パケットの出現が再検出されるものとなっている。ＰＣＲ搭載パケットが再検出される度に、ＰＣＲ再検出パルスが発生される一方では、そのＰＣＲ搭載パケットからはＰＣＲパケットＰＩＤ値が抽出されているものである。この抽出されたＰＣＲパケットＰＩＤ値は、アドレス切替部５がメモリアドレス指定部１５側に切替された状態で、メモリアドレス指定部１５からメモリ部６に読出しアドレスとして与えられることで、メモリ部６上からはそのＰＣＲパケットＰＩＤ値対応の時刻情報（ＳＴＣＣ値）が読み出された上、一時保持部１０に一時保持されるものとなっている。ＰＣＲ搭載パケットが再検出された時点での時刻情報（ＳＴＣＢ値）はまた、ＰＣＲ再検出パルスにより一時保持部１１に一時保持されるが、差分演算部１２では、それら一時保持部１０，１１各々からの時刻情報（ＳＴＣＣ値，ＳＴＣＢ値）の差分（ＳＴＣＣ値−ＳＴＣＢ値＝差分値ｄＴ）が多重化待ち時間として求められているものである。この多重化待ち時間は、ＰＣＲ加算部１３において、検出されたＰＣＲ搭載パケット内に搭載されているＰＣＲ値（ＰＣＲｉ）と加算演算されることで、そのＰＣＲ値はＰＣＲｉ＋ｄＴに修正された上、ＰＣＲ再挿入部１６で元のＰＣＲｉと置換されるべく、その検出されたＰＣＲ搭載パケット内に再挿入されているものである。これにより、ＰＣＲ搭載パケットの多重待ち遅延時間分のＰＣＲ搭載パケット位相変動値がＰＣＲ値の修正という形で確実に補正され得るものである。
【００２３】
因みに、図２に示すものはハードウェアのみで構成されているが、そのうちの一部のハードウェアは、図３に示すように、マイクロプロセッサ２３上のソフトウェア処理に置換され得るものとなっている。図示のように、そのソフトウェア処理はＰＣＲ再検出パルスを割込み信号として起動されることによって、先ず読出しアドレス指定処理１８によりＰＣＲパケットＰＩＤ値が読出しアドレスとしてメモリ部６に設定された後、メモリ部６上から読み出された時刻情報（ＳＴＣＣ値）は（ＳＴＣＣ）読出し処理１９によりマイクロプロセッサ内のレジスタに一時保持されるものとなっている。また、これと同時に、（ＳＴＣＢ）認識処理２０により時刻情報（ＳＴＣＢ）が読取られた上、マイクロプロセッサ内のレジスタに一時保持されるものとなっている。その後、差分演算処理２１では、（ＳＴＣＣ）−（ＳＴＣＢ）の差分演算が行われることで、差分値ｄＴが多重化待ち時間として求められているものである。また、ＰＣＲパケット再検出部１４で再検出されたＰＣＲ搭載パケットからはＰＣＲｉ値が抽出されているが、このＰＣＲｉ値はＰＣＲｉ認識処理１７で認識された上、ＰＣＲ加算処理２２により差分値ｄＴと加算されることによって、そのＰＣＲ値はＰＣＲｉ＋ｄＴに修正された上、再検出されたＰＣＲ搭載パケット内に再挿入されているものである。
【００２４】
【発明の効果】
以上、説明したように、請求項１〜４による場合は、多重化効率を低下させることなく、しかもＰＣＲ値の修正が容易として、パケット形成時刻を示す時間情報が搭載されたパケットを含むようにして、複数系統各々からのパケットがそれら複数系統間で多重化された状態として出力され得る多重化方法とその装置が得られ、請求項５，６による場合にはまた、多重化効率を低下させることなく、しかもＰＣＲ値の修正が容易として、かつ多重化動作の診断が容易として、パケット形成時刻を示す時間情報が搭載されたパケットを含むようにして、複数系統各々からのパケットがそれら複数系統間で多重化された状態として出力され得る多重化方法とその装置が得られるものとなっている。
【図面の簡単な説明】
【図１】図１は、本発明によるディジタル放送システム送信側の一例での概要構成を示す図
【図２】図２は、本発明によるディジタル放送システム送信側の他の例での概要構成を示す図
【図３】図３は、同じく、本発明によるディジタル放送システム送信側の更に異なる他の例での概要構成を示す図
【図４】図４は、従来技術に係るディジタル放送システムのうち、システム送信側の一例での概要構成を示す図
【図５】図５は、従来技術に係るディジタル放送システムのうち、システム受信側の一例での概要構成を示す図
【符号の説明】
１…ＰＣＲパケット検出部、２…ＦＩＦＯ、３…多重（化）部、４，１５…メモリアドレス指定部、５…アドレス切替部、６…メモリ部、８…源発振器、９…内部時刻カウンタ部、１０，１１…一時保持部、１２…差分演算部、１３…ＰＣＲ加算部、１４…ＰＣＲパケット再検出部、１６…ＰＣＲ再挿入部、５０…送信データ作成装置、８０…多重化装置、８１１…パケット属性検証回路、８１２…時間情報格納ＢＵＦＦ、８１３…到着時間格納ＢＵＦＦ、８２…内部時計、８１４…内部処理用パケット生成回路、８１５，８６…遅延回路１、８７…検出演算回路、８８…セレクタ、８９…ビットエラー検出回路、８１６，８１７…メモリ、８３，８４…多重化回路[0001]
BACKGROUND OF THE INVENTION
The present invention includes a packet in which time information indicating a packet formation time is included, packets from each of a plurality of systems are temporarily accumulated, and are multiplexed between the plurality of systems in a predetermined order and cyclically. In particular, the multiplexing method and the apparatus are designed to be output as a packet. Especially, the multiplexing efficiency is high, and further, the multiplexing operation can be easily diagnosed, and packets from each of a plurality of systems are multiplexed. The present invention relates to a multiplexing method and an apparatus therefor.
[0002]
[Prior art]
Up to now, MPEG2 (Moving Picture Experts Group Phase 2) has been known as an encoding and compression method for video data and audio data, and ITU-T (International Telecommunication Union Telecommunication Standardization). Recommendations H., etc. Standardized as 222.0. Video data and audio data are encoded and compressed, multiplexed, stored in a program stream (PS) format, or transmitted in a transport stream (TS) format Is standardized. By this MPEG2 encoding / compression method, video data and audio data are multiplexed and processed after encoding and compression, transmitted to the receiving side via terrestrial waves, satellite waves, cables, etc., and reproduced as video and audio. Specifically, such an encoding and compression method is considered to be applied to a digital broadcasting system.
[0003]
By the way, in such a digital broadcasting system, a plurality of television programs can be broadcast on one line by multiplexing the encoded and compressed video data and audio data in a packetized state. . In order to make this concretely possible, on the system transmission side, MPEG2 packets for video data and audio data are formed on the basis of the 27 MHz basic operation clock, but this 27 MHz clock information is transmitted to the system reception side. Therefore, when each packet is formed, for a predetermined packet (for example, the first packet corresponds to a plurality of packets constituting one frame of video data or audio data), the packet is Time information indicating the formed time (hereinafter, simply referred to as PCR (Program Clock Reference)) needs to be mounted. The time information is easily generated by dividing the 27 MHz clock, but for a given packet, the time information at the time of packet formation is transmitted to the system receiving side in a state stored as a PCR. It is what. On the system reception side, the operation clock is phase-synchronized with the transmission operation clock based on the PCR, so that video data and audio data can be reproduced faithfully.
[0004]
Here, in the digital broadcasting system according to the prior art, first, the system transmission side will be briefly described. FIG. 4 shows a schematic configuration in one example. In this case, in each of a plurality of transmission data creation devices (A1 to An) 50 generally installed, video data (Video), audio data (Audio), and data (Data) corresponding to a television program from the data source 501 are used. Is encoded and compressed by the encoding device 502 and formed as a packet for each data type. The time when each packet is formed is obtained from the PCR generation circuit 504. The clock information from the clock generation circuit 503 is counted by the PCR generation circuit 504, so that time information is always given from the PCR generation circuit 504 to the encoding device (MPEG2 encoder) 502. Now, packets are sequentially output from the encoding device 502 to the multiplexing device 60 for each data type. In general, packets output from each of the transmission data creation devices 50 have the same packet length. The data rate is different for each transmission data creation device 50.
[0005]
On the other hand, in the multiplexing device 60, the packets a1 to an from each of the transmission data creation devices 50 are temporarily stored in a memory (specifically, configured as a FIFO or an elastic memory) 601 corresponding to the transmission data creation device 50. Then, under the control of the read control circuit 603, the data is sequentially read from the memory 601 in units of packets and cyclically at the same speed to the multiplexing circuit 602, whereby the multiplexing circuit 602 performs multiplexing processing. It is what. As a result of this multiplexing processing, packets a1 to an from each transmission data creation device 50 are obtained as one transport stream MOUT, and after being encrypted and modulated, terrestrial waves, satellite waves, cables Etc. are transmitted to the system receiving side via the network.
[0006]
On the other hand, as shown in FIG. 5, in the receiving terminal 70 as the system receiving side, signals from terrestrial waves, satellite waves, cables, etc. are received by the receiving circuit 701 and subjected to demodulation / error correction processing and the like. It has become a thing. Thereafter, the packet separation circuit 702 extracts the packet corresponding to the reception target program based on the PID (program-corresponding packet recognition ID information) value corresponding to the reception target program, and the video / audio decoding circuit 703 performs MPEG2 By performing the decoding process, the video / audio signal corresponding to the reception target program is reproduced and output. Incidentally, the internal clock required for such reception processing is obtained from the internal clock generation circuit 704. In the internal clock generation circuit 704, the phase synchronization to the operation clock on the transmission side is based on the reception interval of the packet carrying the PCR extracted separately from the packet separation circuit 702 (PCR loading packet) and the PCR in the packet. As a result of the control, the internal clock is generated as the receiving-side operation clock.
[0007]
[Problems to be solved by the invention]
By the way, as a matter to be considered on the digital broadcasting system configured as described above, first, multiplexing efficiency is cited. Normally, the data rate of the transport stream MOUT is set regardless of the data rate of the packets a1 to an from each of the transmission data creation devices 50. However, when improvement of multiplexing efficiency is considered, the data of the transport stream MOUT Although the rate is not limited to the sum of the data rates of each of the packets a1 to an, it is desirable that the rate be larger than the sum. However, in the multiplexing device 60, each packet a1 to an has a redundant control bit. And so on is an apparent increase in the data rate of each of the packets a1 to an, and it cannot be denied that the multiplexing efficiency is reduced accordingly.
[0008]
In addition to the above circumstances, when the packets a1 to an from each transmission data creation device 50 are output to the outside as one transport stream MOUT, the packets a1 to an are multiplexed as the transport stream MOUT. Depending on the order, an irregular multiplexing waiting time is generated on the memory 601 before it is actually multiplexed. Pa An appropriate process (this process is hereinafter referred to as PCR re-stamping) is performed so that the value of the PCR mounted in the packet is distorted and becomes a normal value in the multiplexing device 60. It is necessary. However, as described in Japanese Patent Laid-Open No. 11-4204, as a method for performing PCR re-stamping, adding a redundant control bit or the like to a received packet causes a decrease in multiplexing efficiency. is there. Apart from this, the method of performing the clock synchronization individually by the PLL circuit corresponding to the input port (corresponding to the transmission data creation device 1) and correcting the PCR value is complicated and large in circuit scale. It is also disadvantageous. Incidentally, if the PCR is not re-stamped, the reception side operation clock is inevitably not generated normally on the system reception side, and as a result, block noise is generated in the MPEG2 decoding process, and thus the reproduced video. As a result, phenomena such as the loss of synchronization between video and audio are caused.
[0009]
Furthermore, the multiplexing device 60 itself is prone to malfunction of the internal circuit due to the influence of external noise and the like. Therefore, there is a possibility that a packet including an error may be output to the outside, but a data check function is necessary to prevent this. It is that.
[0010]
The first object of the present invention is to make it easy to correct the PCR value without degrading the multiplexing efficiency, and to include packets with time information indicating the packet formation time so that packets from each of a plurality of systems can be received. The present invention provides a multiplexing method and apparatus capable of being output as a multiplexed state among the plurality of systems.
The second object of the present invention is to make it easy to correct the PCR value and to make the diagnosis of the multiplexing operation easy without reducing the multiplexing efficiency. Thus, there is provided a multiplexing method and apparatus capable of outputting a packet from each of a plurality of systems as a multiplexed state between the plurality of systems.
[0011]
[Means for Solving the Problems]
The first object is to control the same packet length so as to include an arrival time indicating the arrival time of the packet and a PCR extracted from the packet every time a packet arrives from the system, corresponding to the system. While the packets are generated as a pair and temporarily accumulated, the control packet generated corresponding to the system is multiplexed between the multiple systems in parallel with the packet multiplexing process between the multiple systems. From the control packet output as a multiplexed state, it is included in the control packet for the arrival time indicating the arrival time of the control packet every time the arrival of the control packet equipped with the PCR is detected. After the difference in arrival time is calculated as the multiplexing waiting time, the PCR included in the control packet is added to the multiplexing waiting time, and the result of the addition A packet supplied from each of a plurality of systems is output to the outside as being multiplexed between the plurality of systems while being updated and loaded as a PCR on a packet that is synchronously multiplexed and output as a pair with the control packet. To be achieved. Separately from this, whenever a PCR-packeted packet arrival is detected from the packet corresponding to the system, the PCR packet display PID value or the PCR flag is detected, so that the detected PCR packet display PID is detected. The arrival time indicating the arrival time of the PCR-packeted packet is temporarily stored with the value as an address, while the PCR packet display PID value or the PCR flag is detected from each of the packets output as the multiplexed state. Each time an arrival of a PCR-packeted packet is detected, an arrival time temporarily stored with the detected PCR packet display PID value as an address is read, and an arrival time indicating the arrival time of the PCR-packeted packet is After the difference is calculated as the multiplexing waiting time, the PCR-equipped packet is added to the multiplexing waiting time. On time information included in is added, the result of the addition is what may be updated mounted as time information on the PCR mounting packets.
[0012]
In the second object, in addition to the contents for achieving the first object, the control packet further includes multiplexed operation diagnosis data inverted from the data in the packet as a pair. Thus, every time a control packet is output as a multiplexed state, the multiplexing operation diagnosis data included in the control packet is included in the packet that is synchronously multiplexed and output as a pair with the control packet. This is achieved by performing a multiplex operation diagnosis by comparing and collating with existing data.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
FIG. 1 shows a schematic configuration of an example of the digital broadcasting system transmission side according to the present invention. In FIG. 1, each of the transmission data creation devices (A1 to An) 50 is the same as that already described in FIG. 4, and each of the transmission data creation devices 50 sends a packet to the multiplexing device 80. Although a1 to an have the same packet length, the data rates are sequentially output as different data rates. In the multiplexing device 80, first, each interface unit (IF-1 to IF-n) 10 corresponding to the transmission data creation device 50 causes a pair of control packets as internal processing packets from each of the packets a1 to an. Although it has been generated, the packet generation processing in the interface unit IF-1 will be described as follows for the convenience of explanation.
[0014]
That is, each packet a1 from the transmission data creation device 50 is sequentially input as input data IN1 into the interface unit IF-1, passed through the packet attribute verification circuit 811 as it is, and output as output data OUT1. However, when the packet passes, the packet attribute verification circuit 811 verifies the attribute of the packet. The packet attribute here is defined on the MPEG2 system, and one of them is a PCR-equipped packet. The packet attribute verification circuit 811 detects whether the packet a1 is a PCR-equipped packet every time the packet a1 arrives sequentially. Each time the arrival of a PCR-equipped packet is detected, the PCR contained in the PCR-equipped packet is extracted and transferred and stored in the time information storage BUFF 812. At the same time, the arrival time storage BUFF 813 notifies the arrival time storage BUFF 813 of the detection result of the presence or absence of arrival of the PCR-packeted packet. Time information, that is, an arrival time indicating an arrival time of a PCR-mounted packet is held.
[0015]
As described above, the PCR is stored in the time information storage BUFF 812, and the arrival time is stored in the arrival time storage BUFF 813. These PCR and arrival time are transferred to the internal processing packet generation circuit 814. In addition, a control packet CTLPKT for internal processing having the same packet length as the packet a1 is created. Eventually, only when the arrival of a PCR-packeted packet is detected, a control packet (PCR-packed control packet) in which PCR and arrival time are stored, and the arrival of a non-PCR-packeted packet (normal packet) are detected. In such a case, a control packet (non-PCR mounting control packet) in which the PCR or arrival time is left empty is generated. In addition, when the multiplexed operation diagnosis data inverted from the data in the paired packet is stored in the control packet generated in this way, as described later, continuous multiplexing operation is performed. Diagnosis can be easily performed. When generating each control packet, if a PCR presence / absence identification bit is also stored in the control packet, the subsequent circuit side can easily identify whether it is a PCR-mounted control packet or a non-PCR-mounted control packet. To get. In this way, the internal processing packet generation circuit 814 generates and outputs a control packet CTLPKT as a pair each time the packet a1 arrives. Therefore, if the output data OUT1 from the packet attribute verification circuit 811 is delayed by the delay circuit 815 for the time required for the generation process of the control packet CTLPKT, the packet a1 and the packet a1 can be obtained as the delayed output ORGPKT. The control packet CTLPKT paired therewith can be temporarily stored in memory (specifically, configured as a FIFO or an elastic memory) 816, 817 synchronously. Such a situation is the same in each of the other interface units IF-2 to IF-n.
[0016]
The packets a1 to an temporarily stored in each of the memories 816 are read out sequentially and cyclically in units of packets under the read control by the output timing generation circuit 85, and then multiplexed. The multiplexed output OUT-PA2 for each of the packets a1 to an is obtained by being selectively output from the conversion circuit 83. In parallel with this, the control packets temporarily stored in each of the memories 817 are also read out as output OUT-PB1 sequentially and cyclically in units of packets under the read control by the output timing generation circuit 85. Further, the multiplexed output OUT-PB2 for each control packet is obtained by being selectively output from the multiplexing circuit 84. As described above, when a packet on the multiplexed output OUT-PA2 appears by the synchronous parallel multiplexing process in each of the multiplexing circuits 83 and 84, the control packet paired with the packet is also synchronized. Can appear at the same time. Incidentally, if the output timing generation circuit 85 is supplementarily described, the output timing generation here is controlled by an external clock or an internal clock synchronized with a multiplexer output MUX-OUT described later.
[0017]
PCR correction and multiplex operation diagnosis are performed based on the multiplexed output OUT-PB2 from the multiplexing circuit 84. First, PCR correction will be described as follows.
That is, the multiplexed output OUT-PB2 is constantly monitored by the detection arithmetic circuit 87, so that the appearance (arrival) of the PCR-mounted control packet on the multiplexed output OUT-PB2 is stored in the control packet. It is detected from the PCR presence / absence identification bit. The detection arithmetic circuit 87 obtains the arrival time of the control packet from the internal clock 82 as the arrival time each time the arrival of the PCR-mounted control packet is detected, and includes the arrival time and the control packet. The difference from the arrival time is calculated as the multiplexing waiting time. By adding the PCR included in the control packet to the multiplexing waiting time, a corrected PCR is obtained as the addition result ALU-O. On the other hand, the PCR-equipped packet on the multiplexed output OUT-PA2 is delayed on the delay circuit 86 by the time required for the addition / subtraction processing in the detection arithmetic circuit 87, and is obtained as the delayed output OUT-PA3. The addition result is obtained in synchronization with the ALU-O. Therefore, the re-stamp of the PCR, that is, the addition result ALU-O is selectively output from the selector 88 within the appearance period of the PCR so that the PCR included in the PCR-equipped packet is replaced with the addition result ALU-O. If so, the packet from each of the transmission data creation devices 1 as a plurality of systems is in a state in which the PCR included in the PCR-installed packet is modified as desired and multiplexed between the systems. Multiplexer output MUX-OUT can be output to the outside.
[0018]
Next, the multiplexing operation diagnosis will be described. As described above, when the multiplexing operation diagnosis is performed, when the control packet CTLPKT is generated by the internal processing packet generation circuit 814, it is multiplexed in all the control packets CTLPKT. The operation diagnosis data needs to be stored together. The multiplexed operation diagnosis data in this example is obtained by inverting the data in the paired packet, but is not necessarily limited to this.
[0019]
Now, the multiplexing operation diagnosis will be described in detail. The packets a1 to an from each of the transmission data creation devices 50 are subjected to various processes on the multiplexing device 80 and finally multiplexed. Although being processed, the bit error detection circuit 89 can easily detect a bit error or the like that may occur in the middle of the various processing steps on a packet basis. That is, as shown in the figure, the bit error detection circuit 89 controls the data included in each packet on the multiplexed output OUT-PA2 and the control on the multiplexed output OUT-PB2 that is synchronously multiplexed with this data. By comparing or collating with multiplexed operation diagnosis data included in each packet, for example, exclusive OR is performed corresponding to bits, the presence or absence of a bit error or the like is detected from the exclusive OR result. . When a bit error or the like is detected, a measure is taken such that a packet related to the occurrence of the bit error or the like is replaced with a null packet.
[0020]
In the above, the multiplexing method or the multiplexing apparatus in which the multiplexing operation diagnosis is enabled has been described. Unlike the above, the multiplexing operation diagnosis is not possible, but the multiplexing efficiency is also lowered. In addition, a multiplexing method or a multiplexing device in which the correction of the PCR value is facilitated without being considered can be considered. Other multiplexing methods and multiplexers will be described as follows.
[0021]
That is, detailed description of the delay processing is omitted, and FIG. 2 shows a schematic configuration of another example of the digital broadcasting system transmission side according to the present invention. In this case, as in the case of FIG. 1, TS packet inputs # 1 to #i (same as a1 to an) from the respective transmission data creation apparatuses are directly multiplexed as a state in which the speed conversion is performed via the FIFO2. ) Is multiplexed on a packet basis by the unit 3, but separately from this, each of the TS packet inputs # 1 to #i to the FIFO 2 performs a PCR-mounted packet detection process. Here, as a representative, the PCR-mounted packet detection process for TS packet input # 1 will be described. TS packet input # 1 is detected by the PCR packet detection unit 1 as its PID value (packet recognition ID information, all (Added to the MPEG2 packet header) is monitored, and the appearance of a PCR-mounted packet is detected by detecting a PCR packet display PID value (known) or a PCR flag. Each time a PCR-equipped packet is detected, a PCR detection pulse is generated, while a PCR packet PID value is extracted from the PCR-equipped packet. The PCR packet PID value is given to the memory unit 6 as a write address via the memory address designating unit W4 and the address switching unit 5, so that time information at the time when the PCR-equipped packet is detected is stored in the memory unit 6. It is what. As shown in the figure, a 27 MHz source oscillator 8 is prepared as a time creation function, and time information (42 bits) is constantly generated by dividing the oscillation clock signal from now on by the internal time counter unit 9. However, this time information is held in the temporary holding unit 7 by the PCR detection pulse and is given to the memory unit 6 as write data.
[0022]
On the other hand, the multiplexing unit 3 outputs a multiplexed TS packet sequence. The PID value is monitored from the TS packet sequence by the PCR packet redetection unit 14, and the PCR packet display PID value (known ) Or detection of a PCR flag, the appearance of a PCR-mounted packet is re-detected. Each time a PCR-equipped packet is re-detected, a PCR re-detection pulse is generated, while a PCR packet PID value is extracted from the PCR-equipped packet. The extracted PCR packet PID value is given as a read address from the memory address designating unit 15 to the memory unit 6 in a state where the address switching unit 5 is switched to the memory address designating unit 15 side. Is read from the time information (STC C value) corresponding to the PCR packet PID value, and is temporarily held in the temporary holding unit 10. The time information (STC B value) at the time when the PCR-equipped packet is re-detected is also temporarily held in the temporary holding unit 11 by the PCR re-detection pulse, but in the difference calculation unit 12, these temporary holding units 10 and 11 The difference (STC C value−STC B value = difference value dT) of time information (STC C value, STC B value) from each is obtained as the multiplexing waiting time. This multiplexing waiting time is added and calculated with the PCR value (PCRi) mounted in the detected PCR mounting packet in the PCR adding unit 13, so that the PCR value is corrected to PCRi + dT and then PCR is performed. In order to replace the original PCRi by the reinsertion unit 16, it is reinserted in the detected PCR-equipped packet. As a result, the PCR mounted packet phase fluctuation value corresponding to the multiple waiting delay time of the PCR mounted packet can be reliably corrected in the form of correction of the PCR value.
[0023]
Incidentally, what is shown in FIG. 2 includes only hardware, but some of the hardware can be replaced with software processing on the microprocessor 23 as shown in FIG. . As shown in the figure, the software process is started by using a PCR redetection pulse as an interrupt signal. First, the read address designation process 18 sets the PCR packet PID value as a read address in the memory unit 6, and then the memory unit 6 The time information (STCC value) read from above is temporarily held in a register in the microprocessor by (STC C) read processing 19. At the same time, the time information (STC B) is read by the (STC B) recognition process 20 and temporarily stored in a register in the microprocessor. Thereafter, in the difference calculation process 21, the difference value dT is obtained as the multiplexing waiting time by performing the difference calculation of (STC C) − (STC B). The PCRi value is extracted from the PCR-installed packet re-detected by the PCR packet re-detection unit 14. This PCRi value is recognized by the PCRi recognition process 17, and the PCR addition process 22 determines the difference value dT. As a result of addition, the PCR value is corrected to PCRi + dT and re-inserted into the re-detected PCR-equipped packet.
[0024]
【The invention's effect】
As described above, in the cases according to claims 1 to 4, it is possible to easily correct the PCR value without reducing the multiplexing efficiency, and to include a packet in which time information indicating the packet formation time is mounted, A multiplexing method and apparatus capable of outputting a packet from each of a plurality of systems as being multiplexed between the plurality of systems are obtained, and in the case of claims 5 and 6, the multiplexing efficiency is not reduced. In addition, it is easy to correct the PCR value, and it is easy to diagnose the multiplexing operation, so that packets including time information indicating the packet formation time are included, and packets from each of the multiple systems are multiplexed between the multiple systems. Thus, a multiplexing method and apparatus that can output the state are obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of an example of a digital broadcasting system transmission side according to the present invention.
FIG. 2 is a diagram showing a schematic configuration of another example of the transmission side of the digital broadcasting system according to the present invention.
FIG. 3 is also a diagram showing a schematic configuration in still another example on the digital broadcasting system transmission side according to the present invention.
FIG. 4 is a diagram showing a schematic configuration of an example of a system transmission side in a digital broadcasting system according to the prior art.
FIG. 5 is a diagram showing a schematic configuration of an example of a system receiving side in a digital broadcasting system according to the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... PCR packet detection part, 2 ... FIFO, 3 ... Multiplexing (multiplexing) part, 4, 15 ... Memory address designation part, 5 ... Address switching part, 6 ... Memory part, 8 ... Source oscillator, 9 ... Internal time counter part DESCRIPTION OF SYMBOLS 10,11 ... Temporary holding part, 12 ... Difference calculating part, 13 ... PCR addition part, 14 ... PCR packet redetection part, 16 ... PCR reinsertion part, 50 ... Transmission data creation apparatus, 80 ... Multiplexing apparatus, 811 ... packet attribute verification circuit, 812 ... time information storage BUFF, 813 ... arrival time storage BUFF, 82 ... internal clock, 814 ... internal processing packet generation circuit, 815, 86 ... delay circuits 1, 87 ... detection arithmetic circuit, 88 ... Selector, 89 ... bit error detection circuit, 816, 817 ... memory, 83, 84 ... multiplexing circuit

Claims

Packets supplied from each of the multiple systems are temporarily stored so that the time information indicating the packet formation time is included, and then output in a predetermined order and cyclically multiplexed between the multiple systems. In this case, the data rate of the multiplexed packets should be made equal to the sum of the data rates of the packets from each of the plurality of systems, but larger than the sum. In correspondence with the system, every time a packet arrives from the system, a control packet having the same packet length is generated as a pair so as to include the arrival time indicating the arrival time of the packet and the time information extracted from the packet. In addition, while being temporarily stored, the control packet generated corresponding to the system is transmitted between the multiple systems in parallel with the packet multiplexing process between the multiple systems. Are processed multiplexed, the multiplexed processed by the control packet to be outputted, every time the arrival of the control packet time information is mounted is detected, for arrival time indicating the time at which the control packet arrives After the arrival time difference included in the control packet is calculated as a multiplexing waiting time, the time information included in the control packet is added to the multiplexing waiting time, and the addition The result is updated and mounted as time information on the packet that is synchronously multiplexed and output as a pair with the control packet, and the packet supplied from each of the multiple systems is output to the outside as being multiplexed between the multiple systems Multiplexing method designed to be done.

The data rate of the multiplexed packet is not limited to the sum of the data rates of the packets from each of the multiple systems, but is larger than the sum and includes a packet with time information indicating the packet formation time. Thus, a multiplexing device for temporarily storing packets supplied from each of the plurality of systems and outputting the packets in a predetermined order and cyclically multiplexed between the plurality of systems, A system-corresponding packet temporary storage means for temporarily storing a packet, and each time a packet arrives from the system, an arrival time indicating the arrival time of the packet and time information extracted from the packet System-corresponding control packet generating means for generating control packets in pairs, and control packets from the system-corresponding control packet generating means System-corresponding control packet temporary accumulating means for temporarily accumulating in synchronization with the packet paired with the control packet, and system common for multiplexing packets read from each of the system-corresponding packet temporary accumulating means among a plurality of systems System common control for multiplexing control packets read from each of the system-corresponding control packet temporary accumulating means among a plurality of systems in parallel with the packet multiplexing means and the packet multiplexing processing in the system common packet multiplexing means The control packet arrives every time it detects the arrival of the control packet carrying the time information from the packet multiplexing means and the control packet output as multiplexed state from the system common control packet multiplexing means. The difference in the arrival time included in the control packet with respect to the arrival time indicating the time is used as a multiplexing waiting time. After adding, the time information included in the control packet is added to the multiplexing waiting time, and the result of the addition is added as time information on the packet that is synchronously multiplexed and output as a pair with the control packet. A multiplexing apparatus having a configuration including at least system common time information correcting means to be updated.

Packets supplied from each of the multiple systems are temporarily stored so that the time information indicating the packet formation time is included, and then output in a predetermined order and cyclically multiplexed between the multiple systems. In this case, the data rate of the multiplexed packets should be made equal to the sum of the data rates of the packets from each of the plurality of systems, but larger than the sum. In response to the system, each time a packet arrives from the system, the time of arrival indicating the arrival time of the packet, the time information extracted from the packet, and the multiplexing operation inverted from the data in the packet In addition to the diagnostic data, control packets having the same packet length are generated as a pair and temporarily stored, while the packet multiplexing process between the multiple systems is performed. Synchronous parallel, the control packet generated in the line corresponding is processed multiplexed, each time the control packet as a multiplexed state is output, multiplexed operation diagnosis data contained in the control packet, the Multiplexing operation diagnosis is performed by comparing and collating with the data included in the packet that is synchronously multiplexed and output as a pair with the control packet, and time information is installed from the control packet that is output as the multiplexed state Each time the arrival of a control packet is detected, the difference between the arrival time indicating the time when the control packet arrived and the arrival time included in the control packet is calculated as the multiplexing waiting time. The time information included in the control packet is added to the multiplexing waiting time, and the result of the addition is synchronously multiplexed and output as a pair with the control packet. That being updated mounted on a packet as time information, the multiplexing method as packets supplied from a plurality of systems each of which is output as a state of being multiplexed between said plurality of lines.

The data rate of the multiplexed packet is not limited to the sum of the data rates of the packets from each of the multiple systems, but is larger than the sum and includes a packet with time information indicating the packet formation time. Thus, a multiplexing device for temporarily storing packets supplied from each of the plurality of systems and outputting the packets in a predetermined order and cyclically multiplexed between the plurality of systems, A system-corresponding packet temporary storage means for temporarily storing a packet; an arrival time indicating a time at which the packet arrives each time a packet arrives from the system; time information extracted from the packet; and multiplexing for error detection of the packet so as to include a reduction operation diagnostic data, and the system response control packet generator for generating a pair a control packet of the same packet length, System-corresponding control packet temporary accumulating means for temporarily accumulating the control packet from the system-corresponding control packet generating means in synchronization with the packet paired with the control packet, and a packet read from each of the system-corresponding packet temporary accumulating means In parallel with the packet multiplexing process in the system common packet multiplexing means, control packet read from each of the system corresponding control packet temporary storage means System common control packet multiplexing means for multiplexing among a plurality of systems, and multiplexing operation diagnosis included in the control packet every time a control packet is output as a multiplexed state from the system common control packet multiplexing means Data included in a packet that is synchronously multiplexed and output as a pair with the control packet; The arrival of a control packet carrying time information from the system common multiplexing operation diagnosis means for performing a multiplexing operation diagnosis by comparison and the control packet output as a multiplexed state from the system common control packet multiplexing means Each time the control packet is detected, a difference between the arrival time included in the control packet and the arrival time indicating the arrival time of the control packet is calculated as a multiplexing waiting time, and then the control is performed at the multiplexing waiting time. At least a system common time information correcting means for adding time information included in the packet, and updating and mounting the result of the addition as time information on a packet that is synchronously multiplexed and output as a pair with the control packet. Multiplexer having a configuration including the same.