JP4442089B2

JP4442089B2 - Boost converter circuit

Info

Publication number: JP4442089B2
Application number: JP2002356330A
Authority: JP
Inventors: 直樹熊谷; 道生根本
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-12-09
Filing date: 2002-12-09
Publication date: 2010-03-31
Anticipated expiration: 2022-12-09
Also published as: JP2004194372A

Description

【０００１】
【発明の属する技術分野】
この発明は、アクティブフィルタ等に使用される昇圧コンバータ回路に関し、特に、少数キャリアの注入量を制御可能な３端子整流器を使用して、低損失、低ノイズの昇圧コンバータを実現する昇圧コンバータ回路に関する。
【０００２】
【従来の技術】
図６は、従来の昇圧コンバータの基本的な回路構成を示すブロック図である。図６において、一次電源１の正極とパワーＭＯＳＦＥＴ３のドレインとはインダクタ２を介して接続され、さらにパワーＭＯＳＦＥＴ３のドレインはダイオード１６を介して出力コンデンサＣの正極端子に接続されている。また、一次電源１の負極、パワーＭＯＳＦＥＴ３のソース電極、及び出力コンデンサＣの負極端子は、それぞれ基準電位（ＧＮＤ）に接続されている。パワーＭＯＳＦＥＴ３のゲートは第１駆動回路５と接続されて駆動され、この第１駆動回路５は制御回路４によって制御される。ここでは、制御回路４と第１駆動回路５の制御駆動電源は図示されていないが、通常は、一次電源１から供給される電源によって動作する。また、制御回路４は、ＰＷＭ回路等を備えて構成され、出力コンデンサＣの正極端子の電圧を検出し、昇圧コンバータの出力端子８，９間の電圧を一定の値に保つように、第１駆動回路５を介してパワーＭＯＳＦＥＴ３のゲートを制御する。
【０００３】
以下に、昇圧コンバータ回路の動作を簡単に説明する。
図７は、従来の昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。同図（ａ）には、連続モードでのパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ、（ｂ）にパワーＭＯＳＦＥＴ３に流れる電流Ｉｄ、（ｃ）にダイオード１６に流れるアノード電流Ｉ、（ｄ）にパワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄを、いずれも横軸に時間をとってあらわしたものである。
【０００４】
いま、出力コンデンサＣに所定の電荷が蓄積されておらず、出力電圧＋ＤＣが所定の電圧より低い場合で、パワーＭＯＳＦＥＴ３がオフしている状態を初期状態として考える。この場合に制御回路４は、第１駆動回路５に制御信号を送出して、第１駆動回路５からはパワーＭＯＳＦＥＴ３を所定の時間だけオンするゲート制御信号Ｖｇが出力される。パワーＭＯＳＦＥＴ３がオフしている初期状態では、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄは一次電源１の電圧と等しいが、パワーＭＯＳＦＥＴ３がオンすると、ドレイン電圧Ｖｄは基準電位（正確には基準電位よりパワーＭＯＳＦＥＴ３のオン電圧分だけ高い電位となるが、以下ではオン電圧は無視する。）まで低下する。このため、インダクタ２には一次電源１の電圧Ｖが印加されるから、パワーＭＯＳＦＥＴ３に流れる電流Ｉｄが、
【０００５】
【数１】
Ｖ＝Ｌ・di/dt ・・・・・（１）
で決まる割合（di/dt＝Ｖ／Ｌ）で増加する。ここで、Ｖは一次電源１の電圧、Ｌはインダクタ２のインダクタンスである。
【０００６】
次に、所定の時間が経過してパワーＭＯＳＦＥＴ３がオフすると、パワーＭＯＳＦＥＴ３に流れていた電流Ｉｄが低下するためインダクタ２には電流を流し続けようとする逆起電力が発生し、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄは上昇する。このドレイン電圧Ｖｄが出力コンデンサＣの電圧（正確には、ダイオード１６の沿層電圧分高い電圧であるが、以下では沿層電圧成分は無視する。）より高くなると、ダイオード１６は導通して、インダクタ２に蓄えられたエネルギーが出力コンデンサＣの充電に使用される。ダイオード１６が導通している期間にインダクタ２に印加される逆電圧は、出力コンデンサＣの電圧と一次電源１の電圧Ｖとの差であって、ダイオード１６に流れるアノード電流Ｉは、
【０００７】
【数２】
Ｖｃ−Ｖ＝−L・di/dt ・・・・・（２）
で決まる割合（di/dt＝Ｖ−Ｖｃ／Ｌ）で減少する。ここで、Ｖｃは出力コンデンサＣの電圧、即ち出力端子８、９間の出力電圧である。
【０００８】
さらに、ダイオード１６に流れるアノード電流Ｉが０、即ちインダクタ２に流れる電流が０になる前に再度パワーＭＯＳＦＥＴ３がオンする（以下、連続モードという。）と、インダクタ２に流れる電流はこの状態から再度Ｖ＝Ｌ・di/dtで決まる増加率（di/dt）で電流が増加する。
【０００９】
この連続モードは、出力コンデンサＣの充電電圧が所定の値になるまで繰り返される。通常、＋ＤＣの出力端子８と基準電位（ＧＮＤ）の出力端子９との間には負荷が接続され、その大きさに応じて負荷電流が流れるため、一次電源１側から常に電流を供給しなければ出力コンデンサＣの電圧が低下する。そのため、大きな負荷電流が流れる場合は、この連続モードが継続する。
【００１０】
このように、パワーＭＯＳＦＥＴ３のオン期間ＴonにパワーＭＯＳＦＥＴ３に流れる電流Ｉｄが増加し、パワーＭＯＳＦＥＴ３のオフ期間Ｔoffには、それまでパワーＭＯＳＦＥＴ３に流れていた電流Ｉｄがダイオード１６に転流することで、この電流Ｉｄがその後に減少していく様子を、図７に示している。制御回路４では、出力コンデンサＣの電圧を検出して、その値と設定値との差が大きいほどパワーＭＯＳＦＥＴ３のオン期間比（デューティ）を上昇させるように第１駆動回路５を制御し、負荷電流が変動しても出力コンデンサＣの電圧が変動しないように駆動する。
【００１１】
図８は、オフ期間Ｔoffからオン期間Ｔonへのタイミングでの信号波形を拡大して示す図である。ここでは、ダイオード１６に流れるアノード電流Ｉ（太線で示す。）とともに、ダイオード１６に印加される電圧−Ｖｒ（細線で示す。）を、同じ時間軸上で逆バイアス方向を正にとって表している。
【００１２】
図８に示すように、ダイオード１６には、パワーＭＯＳＦＥＴ３がオフしているｔ０〜ｔ１の期間、順方向にほぼ一定のアノード電流Ｉが流れている。時刻ｔ１でパワーＭＯＳＦＥＴ３がオンすると、ダイオード１６に流れていたアノード電流Ｉは徐々にパワーＭＯＳＦＥＴ３に転流し、やがてゼロになる。しかし、ダイオード１６がＰＮダイオードなどの伝導度変調を利用した、いわゆるバイポーラ素子であると、順方向電流が流れている期間に注入された少数キャリアが残存するために、逆方向にいわゆる逆回復電流が流れはじめて、時刻ｔ２まで逆回復電流が徐々に増加する。
【００１３】
この逆回復電流の増加は、パワーＭＯＳＦＥＴ３のゲート電圧のオーバーシュートにも起因するが、増加の主たる原因はダイオード１６に過剰のキャリアが残っていて、ダイオード１６がなかなか逆回復せず（キャリア蓄積効果）、パワーＭＯＳＦＥＴ３に印加されている電圧が急速に低下しないことである。この逆回復電流はパワーＭＯＳＦＥＴ３にも流れるため、従来の昇圧コンバータ回路にとって大きなスイッチング損失の原因となることから、この逆回復電流をできるだけ低減することが望ましい。そのためには少数キャリアのライフタイムを短くし、過剰のキャリアをすばやく消滅させることが必要である。
【００１４】
この出願の発明の３端子整流器に関連する先行技術文献情報としては、次のものがある。
【００１５】
【特許文献１】
特開平０６−１６９０８７号公報（段落番号〔００１９〕〜〔００２２〕、図２）
【００１６】
【発明が解決しようとする課題】
しかしながら、少数キャリアのライフタイムを短くすることで過剰のキャリアをすばやく消滅させると、一般に過剰のキャリアの減少に伴い逆回復電流が急激に減少して、ダイオード１６のリカバリ特性はハードリカバリとなりやすい。
【００１７】
すなわち、ダイオード１６にハードリカバリ特性をもつ素子を使用した場合には、図８に示す時刻ｔ２〜ｔ３での電流変化率（‐di/dt）が大きいために、逆方向電流の回復時（時刻ｔ２以降）に傾斜が急峻になって、出力コンデンサＣ、ダイオード１６、パワーＭＯＳＦＥＴ３の電流経路内の浮遊インダクタンスに大きな逆起電力が発生し、ダイオード１６に過大な電圧が印加され、これが素子破壊の原因となるという問題があった。
【００１８】
また、素子破壊が起こらない場合でも、この過電圧をトリガーとする電流及び電圧の振動が発生して、昇圧コンバータ回路の大きなノイズ源となるという問題もあった。
【００１９】
この発明の目的は、過大な電圧の発生を防止するとともに、ノイズの発生を低減できる昇圧コンバータ回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、一次電源からインダクタを介してコンデンサに蓄電する昇圧コンバータ回路が提供される。この昇圧コンバータ回路は、前記インダクタを介して前記一次電源にアノード電極が接続される３端子整流器と、前記３端子整流器と基準電位点との間を接続する第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子のゲート端子の電圧を制御してオンオフ駆動する第１の駆動回路と、前記３端子整流器の前記アノード電極とゲート電極との間に接続された抵抗、及び前記３端子整流器の前記ゲート電極と前記基準電位点との間に接続された第２の半導体スイッチング素子から構成され、前記３端子整流器の前記ゲート電極の電圧を制御して該３端子整流器の導通モードを切り替える第２の駆動回路と、前記第１の半導体スイッチング素子を導通させるより所定の時間前に前記第２の半導体スイッチング素子を非導通としてユニポーラモードに切り替え、さらに所定の時間後に前記第２の半導体スイッチング素子を再度導通させてバイポーラモードに切り替えるように、前記第１、第２の駆動回路を制御する制御回路と、から構成される。
【００２１】
この昇圧コンバータ回路では、従来のダイオードを、ゲートにより少数キャリアの注入を制御しバイポーラモードとユニポーラモードに切替え可能な注入制御型３端子整流器に置き換えているので、順方向導通時にはバイポーラモード、逆回復直前ではユニポーラモードに切り替えることができる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、第１の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。ここで、図６の従来回路の構成と対応する部分には、同一の符号を付けてある。従来回路の構成と異なる点は、ダイオード１６の代わりに、少数キャリアの注入を制御可能な注入制御型の３端子整流器６が使用されている点、及びこの３端子整流器６のゲートを制御し駆動するための回路として、ゲート制御ＭＯＳＦＥＴ７、抵抗Ｒ１及び定電圧ダイオードＺＤが追加されている点である。
【００２３】
図２は、注入制御型３端子整流器の断面構造の一例を示す図である。なお、このような注入制御型の３端子整流器については、先行技術文献情報として前述した特許文献１、あるいは米国特許ＵＳＰ５,４３０,３２３号などに開示されている。
【００２４】
図２において、ｎ⁺半導体基板２１上にはｎ型半導体層２２が形成され、ｎ型半導体層２２の表面からｐ⁺ソース領域２４とそれより深いｐドレイン領域２５とが形成されている。また、ｎ型半導体層２２の表面近傍にはｐドレイン領域２５に接し、ｐ⁺ソース領域２４の直下近傍まで横方向に延在するｐ注入領域２３が形成されている。これらｐ⁺ソース領域２４とｐドレイン領域２５との間に挟まれたｎ型半導体層２２の表面にはゲート酸化膜２６を介してゲート電極２７が形成されている。さらに、アノード電極２８がｐ⁺ソース領域２４上及びｐ⁺ソース領域２４に挟まれたｎ型半導体層２２表面に跨って形成されている。このアノード電極２８は、ｐ⁺ソース領域２４との間でオーミック接合を形成するとともに、ｎ型半導体層２２との間でショットキー接合２９を形成している。
【００２５】
なお、このｎ⁺半導体基板２１のｎ型半導体層２２とは反対側の面には、カソード電極３０が形成されている。また、図２の一点鎖線により囲まれる領域は、注入制御型３端子整流器の単位構造を示していて、複数のゲート電極２７からゲート制御端子Ｇが導出され、アノード電極２８からはアノード端子Ａが導出され、カソード電極３０からはカソード端子Ｋが導出されている。
【００２６】
次に、このように構成された注入制御型３端子整流器の動作について、簡単に説明する。
注入制御型３端子整流器は、基本的にアノード電極２８及びｎ型半導体層２２で構成されるショットキーダイオードと、ｐ注入領域２３及びｎ型半導体層２２で構成されるＰＮダイオードとが並列接続されており、このＰＮダイオードに直列に、ｐ⁺ソース領域２４、ｐドレイン領域２５、ゲート電極２７で構成されるｐチャネルＭＯＳＦＥＴスイッチを接続して、ＰＮダイオードと切離し可能な構造としている。
【００２７】
まず、この注入制御型３端子整流器に逆バイアス（カソード電極３０に正の電圧、アノード電極２８に負の電圧）を印加した場合を考える。
この場合は、ショットキー接合２９が逆バイアスとなるため電流は流れない。通常、ショットキーバリアダイオードは逆バイアス印加時に接合付近の電界が増加しトンネル電流が増加するため漏れ電流が非常に大きくなる。これは高耐圧素子ほど顕著である。しかしながら、この素子では逆バイアスによりｐ注入領域２３から伸びる空乏層によりｎ型半導体層２２がピンチオフされ、ショットキー接合２９付近の電界を緩和するため、漏れ電流を大幅に減少させることができる。これは上記のｐチャネルＭＯＳＦＥＴスイッチがオンしている時だけではなく、ｐチャネルＭＯＳＦＥＴスイッチがオフの時でも、ｐ⁺ソース領域２４とｐドレイン領域２５あるいはｐ注入領域２３が比較的低い電圧でパンチスルーするように設計することで実現できる。即ち、ｐチャネルＭＯＳＦＥＴスイッチがオフした状態ではｐ注入領域２３はフローティングとなるが、逆バイアス時にはｐ⁺ソース領域２４から伸びる空乏層がｐドレイン領域２５あるいはｐ注入領域２３に到達するとｐ注入領域２３の電位はｐ⁺ソース領域２４の電位に追従して、ｐ注入領域２３とｎ型半導体層２２との間の接合が逆バイアスされるからである。
【００２８】
次に、この注入制御型３端子整流器に順バイアス（カソード電極３０に負の電圧、アノード電極２８に正の電圧）を印加した場合を考える。
この場合、ｐチャネルＭＯＳＦＥＴスイッチがオンしている時とオフしている時とで大きく異なる。アノード電極２８の電位に対してゲート電極２７にゲート閾値以下の負の電圧を印加すると、ｐチャネルＭＯＳＦＥＴスイッチがオンしてｐ注入領域２３はアノード電極２８に接続される。ショットキー接合２９の沿層電圧は通常ＰＮ接合のそれより小さいため、順バイアスが低い段階ではショットキー接合２９にのみ電流が流れる。しかしながら、順方向バイアスが増加するとショットキー接合２９を介してｎ型半導体層２２に流れる電流によりｎ型半導体層２２に電圧降下が発生し、ｐ注入領域２３の底部とｎ型半導体層２２との間の接合が順方向にバイアスされる。このため、ｐ注入領域２３からｎ型半導体層２２に正孔が注入され、いわゆる伝導度変調が発生して低い順方向電圧で大電流を流すことができる。すなわち、このとき注入制御型３端子整流器はバイポーラ素子であるＰＮダイオードとして動作する。
【００２９】
一方、ｐチャネルＭＯＳＦＥＴスイッチがオフしている時には、ｐ注入領域２３はフローティング状態となるため、ｐ注入領域２３からｎ型半導体層２２には継続的な正孔の注入が起こらない。このため、この注入制御型３端子整流器はユニポーラデバイスであるショットキーバリアダイオードとして動作する。
【００３０】
上記のように、この素子はｐチャネルＭＯＳＦＥＴスイッチのゲート電極２７により少数キャリアの注入を制御し、ショットキーバリアダイオードと同様の少数キャリアの注入がなく逆回復電流の少ない、いわゆるユニポーラモードと、少数キャリアの注入によりＰＮダイオードと同様にオン電圧の低い、いわゆるバイポーラモードとに切り替えて動作させることが可能である。
【００３１】
図３は、昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
次に、この図３に基づいて、図１に示した昇圧コンバータ回路の動作について説明する。ただし、以下の説明では簡単にするため回路の浮遊インダクタンス等は無視している。
【００３２】
図３には、図７と同様に、同図（ａ）に連続モードでのパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１、同図（ｃ）（ｄ）にパワーＭＯＳＦＥＴ３及び注入制御型３端子整流器６に流れる電流Ｉｄ及びＩ、同図（ｅ）にパワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄを、それぞれ横軸に時間をとってあらわしているが、これらに加えて、同図（ｂ）には、注入制御型３端子整流器６のゲートを制御するゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２を示している。
【００３３】
図３において、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１がＨ（ハイ）の期間には、パワーＭＯＳＦＥＴ３のドレイン電圧と注入制御型３端子整流器６のアノード電圧が基準電位（ＧＮＤ）となって、注入制御型３端子整流器６は逆バイアス状態となるので、アノード電流Ｉは流れない。次に、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１をＬ（ロウ）にするとパワーＭＯＳＦＥＴ３はオフし、パワーＭＯＳＦＥＴ３のドレイン電圧Ｖｄと注入制御型３端子整流器６のアノード電圧とが上昇する。この時点でゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２がＨになっているとゲート制御ＭＯＳＦＥＴ７はオンし、このゲート制御ＭＯＳＦＥＴ７に流れる電流により抵抗Ｒ１に電圧降下が発生する。これにより、注入制御型３端子整流器６のゲートがそのアノード電圧に対し自動的に負にバイアスされるから、注入制御型３端子整流器６はバイポーラモードで動作するようになり、低いオン電圧で多くのアノード電流Ｉを流すことが可能となる。
【００３４】
次に、パワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を再度Ｈにするタイミングより時間τ１だけ早いタイミングでゲート制御ＭＯＳＦＥＴ７のゲート信号Ｖｇ２をＬにすると、注入制御型３端子整流器６のゲート電位はアノード電位と等しくなって、注入制御型３端子整流器６は少数キャリアの注入のないユニポーラモードで動作するようになる。このため注入制御型３端子整流器６に存在していた過剰キャリアは再結合により減少する。注入制御型３端子整流器６のｎ型半導体層２２内でのキャリアライフタイムと時間τ１とを適当な値に設定することにより、時間τ１後にパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を再度Ｈにして、注入制御型３端子整流器６が逆回復する時間に、殆どの過剰キャリアを消滅させることが可能となる。この場合、理想的には逆回復電流として、注入制御型３端子整流器６の接合容量分の電流しか流れない。
【００３５】
図４は、図８の場合と同様、図３におけるオフ期間Ｔoffからオン期間Ｔonへのタイミングでの信号波形を拡大して示す図である。細線は注入制御型３端子整流器６のアノード、カソード間の電圧（−Ｖｒ）を示しており、太線はアノード電流（Ｉ）を示している。
【００３６】
注入制御型３端子整流器６は、時刻ｔ１以前ではバイポーラモードで動作するため低い順方向電圧を維持しているが、時刻ｔ１においてユニポーラモードに切り替わることでキャリアが減少して、それにより順方向電圧−Ｖｒは上昇する。一方、パワーＭＯＳＦＥＴ３が時刻ｔ２でオンして、注入制御型３端子整流器６のアノード電極から流れ込んでいたアノード電流ＩがパワーＭＯＳＦＥＴ３に転流し始めると、このアノード電流Ｉは減少する。このため、順方向電圧−Ｖｒはやがて減少し、時刻ｔ２にはＶｒ＝０となる。パワーＭＯＳＦＥＴ３に流れる電流Ｉｄがさらに増加すると、注入制御型３端子整流器６には逆回復電流が流れるが、ｎ型半導体層２２に過剰キャリアが殆どないため接合容量を充電する電流しか流れない。このため、従来の昇圧コンバータ回路におけるような、逆回復電流の発生によるスイッチング損失を大幅に低減できる。
【００３７】
また、逆回復電流の絶対値が小さいため、逆回復電流の変化率（di/dt）も小さく、通常のＰＮダイオードの場合に見られたようなサージ電圧とこれに伴う電圧及び電流の振動現象も殆どなくなる。したがって、これによるノイズの発生を大幅に低減することが可能となる。パワーＭＯＳＦＥＴ３が十分オンし注入制御型３端子整流器６のアノード電位が基準電位近くまで低下すると、ゲート制御ＭＯＳＦＥＴ７のオンオフにかかわらず注入制御型３端子整流器６のゲート電位はアノード電位とほぼ等しくなるため、ゲート制御ＭＯＳＦＥＴ７は次のサイクルに備えて短い時間τ２後に再度オンしておくことが望ましい。
【００３８】
なお、図１に示す定電圧ダイオードＺＤは、注入制御型３端子整流器６のゲートを保護するために、ゲート制御ＭＯＳＦＥＴ７のドレイン側に抵抗Ｒ１と並列接続されているが、ゲート制御ＭＯＳＦＥＴ７の定電流領域での抵抗Ｒ１における電圧降下が適当な値になるよう設計することで、省略することも可能である。
【００３９】
（第２の実施の形態）
図５は、第２の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。図１の構成と対応する部分には、同一の符号を付けてそれらの説明は省略する。
【００４０】
ここで、図１における第１の実施の形態に係る昇圧コンバータ回路と異なるところは、一次電源１の代わりに商用電源１２及びこれを整流するダイオードブリッジ１１が接続されている点、制御回路４の代わりにダイオードブリッジ１１の電圧を検出する検出端子１３を備えた制御回路１４が接続されている点、ゲート制御ＭＯＳＦＥＴ７のソースと基準電位間に帰還抵抗Ｒ２が接続されている点、及び抵抗Ｒ１に並列接続された定電圧ダイオードＺＤが省略されている点である。
【００４１】
この実施の形態に係る昇圧コンバータ回路はアクティブフィルタに適用したもので、制御回路１４は掛け算器、ＰＷＭ回路等を備えている。制御回路１４は全波整流されたダイオードブリッジ１１の出力電圧を検出し、出力電圧（＋ＤＣ）との積演算を基にＰＷＭ回路によりダイオードブリッジ１１の出力電圧と出力コンデンサＣの正極端子側の電圧（＋ＤＣ）とに比例したアノード電流Ｉを流すように、第１駆動回路５を介してパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１を形成している。
【００４２】
この昇圧コンバータ回路の動作は、基本的に図１の回路と同様である。ただ、図３に示すパワーＭＯＳＦＥＴ３のゲート制御信号Ｖｇ１のオン期間比（デューティ）を、ダイオードブリッジ１１の出力電圧の大きさに依存して変化させている点で異なる。
【００４３】
図５において、帰還抵抗Ｒ２はゲート制御ＭＯＳＦＥＴ７の定電流性を改善するためのもので必ずしも必要ではない。しかし、この帰還抵抗Ｒ２と抵抗Ｒ１を適当な値に設計することでゲート制御ＭＯＳＦＥＴ７にばらつきがあってもゲート制御ＭＯＳＦＥＴ７のオン時に発生する抵抗Ｒ１での電圧降下を、注入制御型３端子整流器６のゲート耐圧以下に制限することが容易となる。したがって、図１に示すような、注入制御型３端子整流器６のゲート保護のための定電圧ダイオードＺＤは省略できる。もちろん、この定電圧ダイオードＺＤを省略しないで抵抗Ｒ１と並列に設ければ、なお安全であることは言うまでもない。
【００４４】
【発明の効果】
以上に説明したように、この発明の昇圧コンバータ回路によれば、注入制御型の３端子整流器を使用することにより、３端子整流器の順方向導通時にはバイポーラモードに設定して積極的にバイポーラ動作を利用して低いオン電圧で多くの電流を流すとともに、逆回復電圧が印加される直前でユニポーラモードに切り替えて、少数キャリアを低減することができる。これにより、バイポーラ素子で問題となる逆回復電流を低減させてスイッチング損失を防止するとともに、逆回復電流の急激な減少をなくして、大きな逆起電力による過大な電圧の発生とノイズの発生を低減できる利点がある。
【図面の簡単な説明】
【図１】第１の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。
【図２】注入制御型３端子整流器の断面構造の一例を示す図である。
【図３】昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
【図４】第１の実施の形態に係る昇圧コンバータ回路のオフ期間（Ｔoff）からオン期間（Ｔon）へのタイミングでの信号波形を拡大して示す図である。
【図５】第２の実施の形態に係る昇圧コンバータ回路の構成を示すブロック図である。
【図６】従来の昇圧コンバータの基本的な回路構成を示すブロック図である。
【図７】従来の昇圧コンバータ回路の各部の動作電圧・電流波形を示す信号波形図である。
【図８】従来の昇圧コンバータ回路のオフ期間（Ｔoff）からオン期間（Ｔon）へのタイミングでの信号波形を拡大して示す図である。
【符号の説明】
１一次電源
２インダクタ
３パワーＭＯＳＦＥＴ
４制御回路
５第１駆動回路
６注入制御型３端子整流器
７ゲート制御ＭＯＳＦＥＴ
８，９出力端子
１１ダイオードブリッジ
１２商用電源
１４制御回路
Ｃ出力コンデンサ
Ｒ１抵抗
ＺＤ定電圧ダイオード
Ｒ２帰還抵抗
Ｖｇ１パワーＭＯＳＦＥＴ３のゲート制御信号
Ｖｇ２ゲート制御ＭＯＳＦＥＴ７のゲート信号
ＩｄパワーＭＯＳＦＥＴ３のドレイン電流
Ｉ注入制御型３端子整流器６のアノード電流
ＶｄパワーＭＯＳＦＥＴ３のドレイン電圧
２１ｎ⁺半導体基板
２２ｎ型半導体層
２３ｐ注入領域
２４ｐ⁺ソース領域
２５ｐドレイン領域
２６ゲート酸化膜
２７ゲート電極
２８アノード電極
２９ショットキー接合
３０カソード電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a boost converter circuit used for an active filter or the like, and more particularly to a boost converter circuit that realizes a low-loss, low-noise boost converter using a three-terminal rectifier that can control the injection amount of minority carriers. .
[0002]
[Prior art]
FIG. 6 is a block diagram showing a basic circuit configuration of a conventional boost converter. In FIG. 6, the positive electrode of the primary power supply 1 and the drain of the power MOSFET 3 are connected via the inductor 2, and the drain of the power MOSFET 3 is connected to the positive electrode terminal of the output capacitor C via the diode 16. Further, the negative electrode of the primary power source 1, the source electrode of the power MOSFET 3, and the negative electrode terminal of the output capacitor C are each connected to a reference potential (GND). The gate of the power MOSFET 3 is connected to and driven by the first drive circuit 5, and the first drive circuit 5 is controlled by the control circuit 4. Here, the control drive power supply of the control circuit 4 and the first drive circuit 5 is not shown, but normally, the control circuit 4 and the first drive circuit 5 operate with the power supplied from the primary power supply 1. The control circuit 4 includes a PWM circuit and the like, detects the voltage of the positive terminal of the output capacitor C, and maintains the voltage between the output terminals 8 and 9 of the boost converter at a constant value. The gate of the power MOSFET 3 is controlled via the drive circuit 5.
[0003]
The operation of the boost converter circuit will be briefly described below.
FIG. 7 is a signal waveform diagram showing an operating voltage / current waveform of each part of a conventional boost converter circuit. FIG. 6A shows the gate control signal Vg of the power MOSFET 3 in the continuous mode, (b) the current Id flowing through the power MOSFET 3, (c) the anode current I flowing through the diode 16, and (d) the power MOSFET 3 in the continuous mode. The drain voltage Vd is expressed with time on the horizontal axis.
[0004]
Now, let us consider that the state in which the power MOSFET 3 is turned off when the predetermined charge is not accumulated in the output capacitor C and the output voltage + DC is lower than the predetermined voltage is the initial state. In this case, the control circuit 4 sends a control signal to the first drive circuit 5, and the first drive circuit 5 outputs a gate control signal Vg that turns on the power MOSFET 3 for a predetermined time. In the initial state in which the power MOSFET 3 is turned off, the drain voltage Vd of the power MOSFET 3 is equal to the voltage of the primary power supply 1, but when the power MOSFET 3 is turned on, the drain voltage Vd becomes the reference potential (more precisely, the power MOSFET 3 is turned on from the reference potential). However, the on-voltage is ignored below. For this reason, since the voltage V of the primary power supply 1 is applied to the inductor 2, the current Id flowing through the power MOSFET 3 is
[0005]
[Expression 1]
V = L · di / dt (1)
It increases at a rate determined by (di / dt = V / L). Here, V is the voltage of the primary power supply 1, and L is the inductance of the inductor 2.
[0006]
Next, when the power MOSFET 3 is turned off after a lapse of a predetermined time, the current Id flowing through the power MOSFET 3 is reduced, so that a counter electromotive force is generated in the inductor 2 so as to continue the current flow. The voltage Vd increases. When the drain voltage Vd becomes higher than the voltage of the output capacitor C (precisely, it is a voltage higher than the voltage of the diode 16 by the voltage, but in the following, the voltage component of the voltage is ignored), the diode 16 becomes conductive, The energy stored in the inductor 2 is used for charging the output capacitor C. The reverse voltage applied to the inductor 2 during the period in which the diode 16 is conducting is the difference between the voltage of the output capacitor C and the voltage V of the primary power supply 1, and the anode current I flowing through the diode 16 is
[0007]
[Expression 2]
Vc−V = −L · di / dt (2)
(Di / dt = V−Vc / L). Here, Vc is the voltage of the output capacitor C, that is, the output voltage between the output terminals 8 and 9.
[0008]
Furthermore, when the power MOSFET 3 is turned on again (hereinafter referred to as a continuous mode) before the anode current I flowing through the diode 16 becomes zero, that is, the current flowing through the inductor 2 becomes zero, the current flowing through the inductor 2 starts again from this state. The current increases at an increase rate (di / dt) determined by V = L · di / dt.
[0009]
This continuous mode is repeated until the charging voltage of the output capacitor C reaches a predetermined value. Normally, a load is connected between the + DC output terminal 8 and the reference potential (GND) output terminal 9, and a load current flows in accordance with the magnitude of the load. Therefore, a current must always be supplied from the primary power supply 1 side. As a result, the voltage of the output capacitor C decreases. Therefore, this continuous mode continues when a large load current flows.
[0010]
Thus, the current Id flowing through the power MOSFET 3 increases during the on-period Ton of the power MOSFET 3, and the current Id that has been flowing through the power MOSFET 3 is commutated to the diode 16 during the off-period Toff of the power MOSFET 3. FIG. 7 shows how the current Id decreases thereafter. The control circuit 4 detects the voltage of the output capacitor C, and controls the first drive circuit 5 to increase the on-period ratio (duty) of the power MOSFET 3 as the difference between the value and the set value increases. Driving is performed so that the voltage of the output capacitor C does not fluctuate even if the current fluctuates.
[0011]
FIG. 8 is an enlarged view of the signal waveform at the timing from the off period Toff to the on period Ton. Here, the anode current I flowing through the diode 16 (indicated by a thick line) and the voltage −Vr (indicated by a thin line) applied to the diode 16 are represented with the reverse bias direction being positive on the same time axis.
[0012]
As shown in FIG. 8, a substantially constant anode current I flows through the diode 16 in the forward direction during the period from t0 to t1 when the power MOSFET 3 is off. When the power MOSFET 3 is turned on at time t1, the anode current I flowing through the diode 16 gradually commutates to the power MOSFET 3 and eventually becomes zero. However, if the diode 16 is a so-called bipolar element using conductivity modulation such as a PN diode, since minority carriers injected during the period in which the forward current flows are left, so-called reverse recovery current in the reverse direction. Begins to flow, and the reverse recovery current gradually increases until time t2.
[0013]
The increase in the reverse recovery current is also caused by the overshoot of the gate voltage of the power MOSFET 3, but the main cause of the increase is that excessive carriers remain in the diode 16 and the diode 16 does not readily reversely recover (carrier accumulation effect). ), The voltage applied to the power MOSFET 3 does not drop rapidly. Since this reverse recovery current also flows in the power MOSFET 3, it causes a large switching loss for the conventional boost converter circuit. Therefore, it is desirable to reduce this reverse recovery current as much as possible. For this purpose, it is necessary to shorten the lifetime of minority carriers and quickly eliminate excess carriers.
[0014]
Prior art document information related to the three-terminal rectifier of the invention of this application includes the following.
[0015]
[Patent Document 1]
Japanese Patent Laid-Open No. 06-169087 (paragraph numbers [0019] to [0022], FIG. 2)
[0016]
[Problems to be solved by the invention]
However, if the excess carriers are quickly eliminated by shortening the lifetime of the minority carriers, generally, the reverse recovery current rapidly decreases with the decrease of the excess carriers, and the recovery characteristic of the diode 16 tends to be hard recovery.
[0017]
That is, when an element having a hard recovery characteristic is used for the diode 16, the current change rate (-di / dt) at time t2 to t3 shown in FIG. After t2, the slope becomes steep, and a large back electromotive force is generated in the stray inductance in the current path of the output capacitor C, the diode 16, and the power MOSFET 3, and an excessive voltage is applied to the diode 16, which causes element destruction. There was a problem that caused it.
[0018]
In addition, even when element destruction does not occur, there has been a problem that current and voltage oscillations triggered by this overvoltage are generated, resulting in a large noise source in the boost converter circuit.
[0019]
An object of the present invention is to provide a boost converter circuit that can prevent generation of an excessive voltage and reduce generation of noise.
[0020]
[Means for Solving the Problems]
In order to achieve the above object, there is provided a boost converter circuit that charges a capacitor from a primary power supply via an inductor. The boost converter circuit includes a three-terminal rectifier having an anode electrode connected to the primary power supply via the inductor, a first semiconductor switching element connecting the three-terminal rectifier and a reference potential point, first drive circuit and, resistance, and the three-terminal rectifier connected between said anode electrode and the gate electrode of the three-terminal rectifier for controlling to off driving voltage of the gate terminal of the first semiconductor switching element is composed from the second semiconductor switching element connected between said reference potential point and the gate electrode, turn off the conduction mode of the three-terminal rectifier by controlling the voltage of the gate electrode of the three-terminal rectifier a second driving circuit for changing, as a non-conductive the second semiconductor switching element before a predetermined time than to conduct the first semiconductor switching element Switch to two polar mode, to switch to bipolar mode by further conducting the second semiconductor switching element again after a predetermined time, and a, and a control circuit for controlling said first, second driving circuit .
[0021]
In this step-up converter circuit, the conventional diode is replaced with an injection-controlled three-terminal rectifier that can switch between the bipolar mode and the unipolar mode by controlling the injection of minority carriers by the gate. Just before, you can switch to unipolar mode.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram showing the configuration of the boost converter circuit according to the first embodiment. Here, the same reference numerals are given to the portions corresponding to the configuration of the conventional circuit of FIG. The difference from the configuration of the conventional circuit is that, instead of the diode 16, an injection control type three-terminal rectifier 6 capable of controlling the injection of minority carriers is used, and the gate of the three-terminal rectifier 6 is controlled and driven. As a circuit for this purpose, a gate control MOSFET 7, a resistor R1, and a constant voltage diode ZD are added.
[0023]
FIG. 2 is a diagram illustrating an example of a cross-sectional structure of an injection control type three-terminal rectifier. Such an injection control type three-terminal rectifier is disclosed in the above-mentioned Patent Document 1 or US Pat. No. 5,430,323 as prior art document information.
[0024]
In FIG. 2, an n-type semiconductor layer 22 is formed on an n ⁺ semiconductor substrate 21, and a p ⁺ source region 24 and a deeper p drain region 25 are formed from the surface of the n-type semiconductor layer 22. Further, near the surface of the n-type semiconductor layer 22 is formed a p-implanted region 23 that is in contact with the p-drain region 25 and extends in the lateral direction to the vicinity immediately below the p ⁺ source region 24. A gate electrode 27 is formed on the surface of the n-type semiconductor layer 22 sandwiched between the p ⁺ source region 24 and the p drain region 25 via a gate oxide film 26. Further, an anode electrode 28 is formed on the p ⁺ source region 24 and across the surface of the n-type semiconductor layer 22 sandwiched between the p ⁺ source regions 24. The anode electrode 28 forms an ohmic junction with the p ⁺ source region 24 and forms a Schottky junction 29 with the n-type semiconductor layer 22.
[0025]
A cathode electrode 30 is formed on the surface of the n ⁺ semiconductor substrate 21 opposite to the n-type semiconductor layer 22. Also, the region surrounded by one-dot chain line in Figure 2, shows the unit structure of the injection-controlled triode rectifier, the gate control terminal G of a plurality of gate electrodes 27 is derived and the anode terminal A from the anode electrode 28 And a cathode terminal K is led out from the cathode electrode 30.
[0026]
Next, the operation of the injection control type three-terminal rectifier configured as described above will be briefly described.
In the injection control type three-terminal rectifier, a Schottky diode basically composed of an anode electrode 28 and an n-type semiconductor layer 22 and a PN diode composed of a p-injection region 23 and an n-type semiconductor layer 22 are connected in parallel. A p-channel MOSFET switch composed of a p ⁺ source region 24, a p drain region 25, and a gate electrode 27 is connected in series with the PN diode so as to be separated from the PN diode.
[0027]
First, consider a case where a reverse bias (a positive voltage is applied to the cathode electrode 30 and a negative voltage is applied to the anode electrode 28) is applied to the injection control type three-terminal rectifier.
In this case, no current flows because the Schottky junction 29 is reverse-biased. Normally, a Schottky barrier diode has a very large leakage current because an electric field near the junction increases and a tunnel current increases when a reverse bias is applied. This is more conspicuous as the high breakdown voltage element. However, in this element, the n-type semiconductor layer 22 is pinched off by the depletion layer extending from the p injection region 23 due to the reverse bias, and the electric field in the vicinity of the Schottky junction 29 is relaxed, so that the leakage current can be greatly reduced. This is not only when the p-channel MOSFET switch is on but also when the p-channel MOSFET switch is off, the p ⁺ source region 24 and the p drain region 25 or the p implantation region 23 are punched at a relatively low voltage. This can be achieved by designing to pass through. That is, when the p-channel MOSFET switch is turned off, the p implantation region 23 is in a floating state, but when the depletion layer extending from the p ⁺ source region 24 reaches the p drain region 25 or the p implantation region 23 at the time of reverse bias, the p implantation region 23. This is because the junction between the p implantation region 23 and the n-type semiconductor layer 22 is reverse-biased following the potential of the p ⁺ source region 24.
[0028]
Next, consider a case where a forward bias (a negative voltage is applied to the cathode electrode 30 and a positive voltage is applied to the anode electrode 28) is applied to the injection control type three-terminal rectifier.
In this case, there is a great difference between when the p-channel MOSFET switch is on and when it is off. When a negative voltage equal to or lower than the gate threshold is applied to the gate electrode 27 with respect to the potential of the anode electrode 28, the p-channel MOSFET switch is turned on and the p injection region 23 is connected to the anode electrode 28. Since the layering voltage of the Schottky junction 29 is usually smaller than that of the PN junction, current flows only through the Schottky junction 29 when the forward bias is low. However, when the forward bias increases, a voltage drop occurs in the n-type semiconductor layer 22 due to the current flowing through the n-type semiconductor layer 22 through the Schottky junction 29, and the bottom of the p-implanted region 23 and the n-type semiconductor layer 22 The junction between them is forward biased. For this reason, holes are injected from the p injection region 23 into the n-type semiconductor layer 22, so-called conductivity modulation occurs, and a large current can flow with a low forward voltage. That is, at this time, the injection controlled three-terminal rectifier operates as a PN diode that is a bipolar element.
[0029]
On the other hand, when the p-channel MOSFET switch is off, the p-injection region 23 is in a floating state, so that continuous hole injection does not occur from the p-injection region 23 to the n-type semiconductor layer 22. Therefore, this injection control type three-terminal rectifier operates as a Schottky barrier diode that is a unipolar device.
[0030]
As described above, this element controls the injection of minority carriers by the gate electrode 27 of the p-channel MOSFET switch, and does not have the minority carrier injection similar to the Schottky barrier diode and has a small reverse recovery current, so-called unipolar mode. It is possible to operate by switching to a so-called bipolar mode having a low on-voltage as in the PN diode by carrier injection.
[0031]
FIG. 3 is a signal waveform diagram showing an operating voltage / current waveform of each part of the boost converter circuit.
Next, the operation of the boost converter circuit shown in FIG. 1 will be described with reference to FIG. However, in the following description, the floating inductance of the circuit is ignored for the sake of simplicity.
[0032]
In FIG. 3, as in FIG. 7, the gate control signal Vg <b> 1 of the power MOSFET 3 in the continuous mode is shown in FIG. 7A, and the power MOSFET 3 and the injection control type three-terminal rectifier 6 are shown in FIGS. The currents Id and I, and the drain voltage Vd of the power MOSFET 3 are shown in FIG. 9E with time on the horizontal axis. In addition to these, the injection control type 3 terminal is shown in FIG. The gate signal Vg2 of the gate control MOSFET 7 that controls the gate of the rectifier 6 is shown.
[0033]
In FIG. 3, during the period when the gate control signal Vg1 of the power MOSFET 3 is H (high), the drain voltage of the power MOSFET 3 and the anode voltage of the injection control type three-terminal rectifier 6 become the reference potential (GND). Since the three-terminal rectifier 6 is in a reverse bias state, the anode current I does not flow. Next, when the gate control signal Vg1 of the power MOSFET 3 is set to L (low), the power MOSFET 3 is turned off, and the drain voltage Vd of the power MOSFET 3 and the anode voltage of the injection control type three-terminal rectifier 6 rise. At this time, if the gate signal Vg2 of the gate control MOSFET 7 is H, the gate control MOSFET 7 is turned on, and a voltage drop occurs in the resistor R1 due to the current flowing through the gate control MOSFET 7. As a result, the gate of the injection control type three-terminal rectifier 6 is automatically negatively biased with respect to its anode voltage, so that the injection control type three-terminal rectifier 6 operates in the bipolar mode, and is often reduced with a low on-voltage. It is possible to flow the anode current I.
[0034]
Next, when the gate signal Vg2 of the gate control MOSFET 7 is set to L at a timing earlier by the time τ1 than the timing at which the gate control signal Vg1 of the power MOSFET 3 is set to H again, the gate potential of the injection control type three-terminal rectifier 6 is equal to the anode potential. Thus, the injection control type three-terminal rectifier 6 operates in a unipolar mode without injection of minority carriers. Therefore, excess carriers existing in the injection control type three-terminal rectifier 6 are reduced by recombination. By setting the carrier lifetime and time τ1 in the n-type semiconductor layer 22 of the injection control type three-terminal rectifier 6 to appropriate values, the gate control signal Vg1 of the power MOSFET 3 is set to H again after the time τ1, and the injection is performed. It is possible to eliminate most of the excess carriers during the time when the control type three-terminal rectifier 6 reversely recovers. In this case, ideally, only a current corresponding to the junction capacitance of the injection control type three-terminal rectifier 6 flows as the reverse recovery current.
[0035]
4 is an enlarged view of the signal waveform at the timing from the off period Toff to the on period Ton in FIG. 3, as in FIG. The thin line indicates the voltage (−Vr) between the anode and cathode of the injection control type three-terminal rectifier 6, and the thick line indicates the anode current (I).
[0036]
The injection control type three-terminal rectifier 6 operates in the bipolar mode before time t1, and maintains a low forward voltage. However, the carrier is reduced by switching to the unipolar mode at time t1, thereby reducing the forward voltage. -Vr rises. On the other hand, when the power MOSFET 3 is turned on at time t2 and the anode current I flowing from the anode electrode of the injection control type three-terminal rectifier 6 begins to commutate to the power MOSFET 3, the anode current I decreases. For this reason, the forward voltage −Vr eventually decreases, and Vr = 0 at time t2. When the current Id flowing through the power MOSFET 3 further increases, a reverse recovery current flows through the injection control type three-terminal rectifier 6, but since there is almost no excess carrier in the n-type semiconductor layer 22, only a current for charging the junction capacitance flows. For this reason, the switching loss due to the generation of the reverse recovery current as in the conventional boost converter circuit can be greatly reduced.
[0037]
In addition, since the absolute value of the reverse recovery current is small, the rate of change (di / dt) of the reverse recovery current is also small, and the surge voltage and the associated voltage and current oscillation phenomenon as seen with ordinary PN diodes. Is almost gone. Therefore, it is possible to greatly reduce the occurrence of noise due to this. When the power MOSFET 3 is sufficiently turned on and the anode potential of the injection control type three-terminal rectifier 6 is lowered to near the reference potential, the gate potential of the injection control type three terminal rectifier 6 becomes almost equal to the anode potential regardless of whether the gate control MOSFET 7 is turned on or off. The gate control MOSFET 7 is preferably turned on again after a short time τ2 in preparation for the next cycle.
[0038]
The constant voltage diode ZD shown in FIG. 1 is connected in parallel with the resistor R1 on the drain side of the gate control MOSFET 7 in order to protect the gate of the injection control type three-terminal rectifier 6, but the constant current of the gate control MOSFET 7 is not limited. It can be omitted by designing the voltage drop in the resistor R1 in the region to have an appropriate value.
[0039]
(Second Embodiment)
FIG. 5 is a block diagram showing a configuration of the boost converter circuit according to the second embodiment. Parts corresponding to those in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.
[0040]
1 is different from the boost converter circuit according to the first embodiment in FIG. 1 in that a commercial power supply 12 and a diode bridge 11 for rectifying the commercial power supply 12 are connected instead of the primary power supply 1, and the control circuit 4 Instead, a control circuit 14 having a detection terminal 13 for detecting the voltage of the diode bridge 11 is connected, a feedback resistor R2 is connected between the source of the gate control MOSFET 7 and a reference potential, and the resistor R1 The constant voltage diode ZD connected in parallel is omitted.
[0041]
The boost converter circuit according to this embodiment is applied to an active filter, and the control circuit 14 includes a multiplier, a PWM circuit, and the like. The control circuit 14 detects the output voltage of the diode bridge 11 subjected to full-wave rectification, and based on the product operation with the output voltage (+ DC), the PWM circuit outputs the output voltage of the diode bridge 11 and the voltage on the positive terminal side of the output capacitor C. The gate control signal Vg1 of the power MOSFET 3 is formed through the first drive circuit 5 so that the anode current I proportional to (+ DC) flows.
[0042]
The operation of the boost converter circuit is basically the same as that of the circuit of FIG. However, the difference is that the ON period ratio (duty) of the gate control signal Vg1 of the power MOSFET 3 shown in FIG. 3 is changed depending on the magnitude of the output voltage of the diode bridge 11.
[0043]
In FIG. 5, the feedback resistor R <b> 2 is for improving the constant current property of the gate control MOSFET 7 and is not necessarily required. However, by designing the feedback resistor R2 and the resistor R1 to appropriate values, the voltage drop at the resistor R1 that occurs when the gate control MOSFET 7 is turned on even if the gate control MOSFET 7 is varied can be reduced. It becomes easy to limit to below the gate breakdown voltage. Therefore, the constant voltage diode ZD for protecting the gate of the injection control type three-terminal rectifier 6 as shown in FIG. 1 can be omitted. Of course, it goes without saying that it is still safe if the constant voltage diode ZD is not provided and provided in parallel with the resistor R1.
[0044]
【The invention's effect】
As described above, according to the step-up converter circuit of the present invention, by using a three-terminal rectifier injection controlled, actively bipolar operation is set to bipolar mode when forward conduction of the three-terminal rectifier with flowing a large current at a low on-voltage by utilizing, just before the reverse recovery voltage is applied by switching the unipolar mode, to reduce the minority carrier. Thus, The rewritable prevent switching losses by reducing the reverse recovery current becomes a problem in the bipolar device, eliminating sharp decrease in the reverse recovery current, the occurrence of generation and noise excessive voltage due to a large back electromotive force There is an advantage that can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a boost converter circuit according to a first embodiment.
FIG. 2 is a diagram showing an example of a cross-sectional structure of an injection control type three-terminal rectifier.
FIG. 3 is a signal waveform diagram showing an operating voltage / current waveform of each part of the boost converter circuit;
FIG. 4 is an enlarged view of a signal waveform at a timing from an off period (Toff) to an on period (Ton) of the boost converter circuit according to the first embodiment.
FIG. 5 is a block diagram showing a configuration of a boost converter circuit according to a second embodiment.
FIG. 6 is a block diagram showing a basic circuit configuration of a conventional boost converter.
FIG. 7 is a signal waveform diagram showing operating voltage / current waveforms of various parts of a conventional boost converter circuit;
FIG. 8 is an enlarged view showing a signal waveform at a timing from an off period (Toff) to an on period (Ton) of a conventional boost converter circuit.
[Explanation of symbols]
1 Primary power supply 2 Inductor 3 Power MOSFET
4 Control Circuit 5 First Drive Circuit 6 Injection Control Type 3 Terminal Rectifier 7 Gate Control MOSFET
8, 9 Output terminal 11 Diode bridge 12 Commercial power supply 14 Control circuit C Output capacitor R1 Resistance ZD Constant voltage diode R2 Feedback resistance Vg1 Gate control signal Vg2 of power MOSFET 3 Gate signal Id of gate control MOSFET 7 Drain current I of power MOSFET 3 Injection control type Three-terminal rectifier 6 anode current Vd Power MOSFET 3 drain voltage 21 n ⁺ semiconductor substrate 22 n-type semiconductor layer 23 p injection region 24 p ⁺ source region 25 p drain region 26 gate oxide film 27 gate electrode 28 anode electrode 29 Schottky junction 30 Cathode electrode

Claims

In a boost converter circuit that stores electricity from a primary power supply to a capacitor via an inductor,
A three-terminal rectifier having an anode electrode connected to the primary power source via the inductor;
A first semiconductor switching element connecting between the three-terminal rectifier and a reference potential point;
A first driving circuit for controlling on-off driving by controlling a voltage of a gate terminal of the first semiconductor switching element;
Configuration from the second semiconductor switching element connected between the resistor and the reference potential point and the gate electrode of the three-terminal rectifier connected between the anode electrode and the gate electrode of the three-terminal rectifier by a second driving circuit which controls the voltage of the gate electrode of the three-terminal rectifier switch the conduction mode of the three-terminal rectifier,
The second semiconductor switching element is turned off and switched to the unipolar mode for a predetermined time before the first semiconductor switching element is turned on, and the second semiconductor switching element is turned on again after a predetermined time and then bipolar. A control circuit for controlling the first and second drive circuits so as to switch to a mode;
A boost converter circuit comprising:

The three-terminal rectifier
A first conductivity type semiconductor substrate;
A second conductivity type source region formed on the first main surface of the semiconductor substrate;
An implantation region of a second conductivity type isolated from the source region and extending into the first main surface;
A gate electrode formed on the first main surface of the semiconductor substrate sandwiched between the implantation region and the source region via a gate insulating film;
An anode electrode that forms a Schottky junction with the semiconductor substrate of the first conductivity type and is in ohmic junction with the source region;
A cathode electrode forming the ohmic contact to the second major surface of said first conductivity type semiconductor substrate,
2. The boost converter circuit according to claim 1, wherein the boost converter circuit is an injection control type three-terminal rectifier including

2. The boost converter circuit according to claim 1, wherein constant voltage means is provided between the gate electrode and the anode electrode of the three-terminal rectifier.

2. The boost converter circuit according to claim 1, further comprising a feedback resistor connecting between a source terminal of the second semiconductor switching element and the reference potential point.

2. The boost converter circuit according to claim 1, wherein a commercial power source and a diode bridge for rectifying the commercial power source are used as the primary power source.

6. The boost converter circuit according to claim 5, wherein a duty of the second semiconductor switching element is changed according to a voltage value rectified by the diode bridge.