JP4438081B2 - Reception AGC circuit - Google Patents

Reception AGC circuit Download PDF

Info

Publication number
JP4438081B2
JP4438081B2 JP2003169302A JP2003169302A JP4438081B2 JP 4438081 B2 JP4438081 B2 JP 4438081B2 JP 2003169302 A JP2003169302 A JP 2003169302A JP 2003169302 A JP2003169302 A JP 2003169302A JP 4438081 B2 JP4438081 B2 JP 4438081B2
Authority
JP
Japan
Prior art keywords
signal
amplitude
power
agc
baseband signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003169302A
Other languages
Japanese (ja)
Other versions
JP2005006173A (en
Inventor
和弘 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003169302A priority Critical patent/JP4438081B2/en
Publication of JP2005006173A publication Critical patent/JP2005006173A/en
Application granted granted Critical
Publication of JP4438081B2 publication Critical patent/JP4438081B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、受信AGC回路に関し、特に、無線基地局と無線移動局とを用いたCDMA(Code Division Multiple Access)無線システムに適用される受信AGC回路に関する。
【0002】
【従来の技術】
受信AGC回路は、無線基地局と無線移動局とを用いたCDMA方式(CDMA無線システム)に適用される。以下、CDMA方式をW−CDMA(Wideband CDMA)方式として説明する。
【0003】
図6は、従来の受信AGC回路の構成を示すブロック図である。従来の受信AGC回路は、アンテナ101と、フロントエンド回路102と、AGC(Auto Gain Control)アンプ103と、直交復調器104と、A/D変換器105と、ベースバンド信号処理回路106と、電力測定器107と、電力比較器108と、RSSI生成回路109と、AGC電圧発生器110とを備えている。
【0004】
アンテナ101は、外部からタイムスロット(667usec)毎に送信された送信信号を受信信号として受信する。受信信号は、アナログベースバンド信号であるアナログ同相成分信号とアナログ直交成分信号を同相搬送波と直交搬送波で直交変調された、搬送波周波数を有する信号である。この受信信号にはデータが含まれる。
フロントエンド回路102は、アンテナ101により受信された受信信号から受信高周波信号{受信RF(Radio Frequency)信号}のみを抽出し、その受信信号(受信RF信号)を所望のレベルに増幅し、妨害波の除去として搬送波周波数帯域以外の不要の周波数成分を除去する。フロントエンド回路102は、不要の周波数成分が除去された受信信号(受信RF信号)を、図示しない発振器により生成された発振信号を混合し、搬送波周波数帯域が選択された受信中間周波信号{受信IF(Intermediate Frequency)信号}に変換して、その受信信号(受信IF信号)をAGCアンプ103に出力する。
AGCアンプ103は、AGCアンプ103のゲインにより受信信号(受信IF信号)を後述の復調処理を行うために十分なレベルまで増幅して増幅受信信号を生成する。
【0005】
直交復調器104は復調処理を行う。直交復調器104は、AGCアンプ103により生成された増幅受信信号をアナログベースバンド信号{アナログ同相成分信号(アナログI信号)、アナログ直交成分信号(アナログQ信号)}に変換する。このアナログベースバンド信号(アナログI信号、アナログQ信号)には上記のデータが含まれる。
A/D変換器105(第1A/D変換器105a、第2A/D変換器105b)は、増幅受信信号から得られる信号として、直交復調器104によって変換されたアナログベースバンド信号(アナログI信号、アナログQ信号)をディジタルベースバンド信号{ディジタル同相成分信号(以下、ディジタルI信号、又は、I信号と称する)、デジタル直交成分信号(以下、ディジタルQ信号、又は、Q信号と称する)}に変換する。このディジタルベースバンド信号(I信号、Q信号)には上記のデータが含まれる。A/D変換器105(第1A/D変換器105a、第2A/D変換器105b)は、変換したディジタルベースバンド信号(I信号、Q信号)をベースバンド信号処理回路106、電力測定器107に出力する。
ディジタルベースバンド信号(I信号、Q信号)はチップ毎に電力を表す振幅を有する。1タイムスロットは1番目からm番目(mは1以上の整数)までのm個のチップを有する。
ベースバンド信号処理回路106は、A/D変換器105(第1A/D変換器105a、第2A/D変換器105b)から出力されたディジタルベースバンド信号(I信号、Q信号)に逆拡散を施し符号化する(拡散符号に変換する)。ベースバンド信号処理回路106は、ディジタルベースバンド信号(I信号、Q信号)を符号化したとき、拡散符号ごとに割り当てられたチャネルの電力RSCP(Received Signal Code Power)と受信信号全電力{ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が表す全電力}との比を算出する。この比とRSSI生成回路109から出力されるRSSI(Received Signal Strength Indicator)値を用いて各RSCPの絶対電力を算出する。
【0006】
電力測定器107、電力比較器108、RSSI生成回路109、AGC電圧発生器110は、タイムスロットと同じ時間(タイムスロット単位)でAGCアンプ103のゲインを制御する。
電力測定器107は、ディジタルベースバンド信号のm個の振幅が表す電力の平均値として平均電力を算出し、算出結果として電力比較器108に出力する。
電力比較器108は、平均電力と基準電力とを比較して、平均電力と基準電力との差分を表す差分電力を算出し、算出結果としてRSSI生成回路109に出力する。
RSSI生成回路109は、電力比較器108から出力された差分電力に対応する電界強度値をRSSI値に加算し、算出結果としてベースバンド信号処理回路106、AGC電圧発生器110に出力する。RSSI生成回路109には、予めにRSSI値の初期値が与えられている。AGC回路14(携帯端末16)の初期時として1回目のタイムスロットでは、RSSI生成回路109は、予めに与えられたRSSI値の初期値に、差分電力に対応する電界強度値を加算する。2回目以降のタイムスロット(次のタイムスロット)では、RSSI生成回路109は、前回のタイムスロットのときに加算されたRSSI値に、次のタイムスロットのときに電力比較器108により算出された差分電力に対応する電界強度値を加算する。
AGC電圧発生器110は、RSSI生成回路109から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ103に出力する。AGCアンプ103は、制御電圧に応じたゲインで受信信号を増幅する。
【0007】
受信電界(受信信号が表す電力に対応する電界)が安定した状態にある場合、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅はA/D変換器105(第1A/D変換器105a、第2A/D変換器105b)の入力ダイナミックレンジに対してある比率をもって一定値に収束する。
ところが、受信信号(受信電界)がフェージング波により急激に変化する場合がある。この場合、AGCアンプ103は受信電界の急激な変化に追従することができず、ディジタルベースバンド信号(I信号、Q信号)の振幅に変動が発生する。W−CDMA方式の場合、AGCアンプ103のゲインが一定である1SLOT間に、受信信号(受信電界)が急激に減少することもある。従来の受信AGC回路では、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅は、1番目の振幅からm番目の振幅までの順に、受信電界の減少に合わせて小さくなる。また、受信電界(ディジタルベースバンド信号の振幅)が大き過ぎる場合もある。
【0008】
ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が、目標振幅(ディジタルベースバンド信号のm個の振幅が収束するべき振幅値)に比べて小さ過ぎると、量子化誤差、雑音の影響が増大し、目標振幅に比べて大き過ぎると、A/D変換器105の入力ダイナミックレンジを超えて飽和する。どちらも復号誤りを増加させる原因になる。
この問題が生じる理由は、AGCアンプ103のゲインを一定周期(タイムスロット)間隔で更新しているため、一定ゲインの間にフェージングなどの影響により受信信号(受信電界)が急激に変動すると、ディジタルベースバンド信号(I信号、Q信号)の振幅も同様に変動するからである。AGCの更新間隔を短くするという方法もあるが、その場合、高速フェージングに追従するためには更新間隔が非常に短くなり、ディジタルベースバンド信号(I信号、Q信号)の振幅が表す平均電力を測定する回数が減少し、安定した電界においてもRSSIにふらつきが発生するという問題がある。
このように、フェージングの影響により受信電界(受信信号)が急激に変化する場合、AGCアンプ103が受信電界の急激な変化に追従することができず、AGCアンプ103のゲインを正確に制御することができない。
【0009】
従来の受信AGC回路に類似する技術を紹介する。
【0010】
特許文献1に記載された受信装置は、ゲインコントロールアンプと、ゲインコントロールアンプのゲインを制御するゲインコントロール器と、レベル検出回路とを具備する。レベル検出回路は、ゲインコントロールアンプの入力信号に基づいて、受信信号の強度の範囲を特定する。ゲインコントロール器は、受信信号の強度の範囲に基づいて、ゲインコントロールアンプのゲインを制御することを特徴としている。
【0011】
特許文献2に記載された無線通信装置は、受信手段と、測定手段と、選択手段と、設定手段と、自動利得制御手段とを含むことを特徴としている。受信手段は、無線信号を受信する。測定手段は、所定の測定時間内の受信電界強度を測定する。選択手段は、測定手段において測定された受信電界強度に基づいて使用する無線通信システムを選択する。設定手段は、選択手段において選択された無線通信システムに基づいて測定時間を設定する。自動利得制御手段は、設定手段において設定された測定時間内に測定された受信電界強度に基づいて受信手段における増幅率を制御する。
【0012】
【特許文献1】
特開2003−46353号公報(請求項1)
【特許文献2】
特開2001−16638号公報(請求項10)
【0013】
【発明が解決しようとする課題】
本発明の目的は、受信信号(受信電界)の急激な変化にAGCアンプが追従することができるAGC回路を提供することにある。
本発明の他の目的は、AGCアンプのゲインを正確に制御することができるAGC回路を提供することにある。
【0014】
【課題を解決するための手段】
以下に、[発明の実施の形態]で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明の実施の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【0015】
本発明の受信AGC回路(14)は、受信部(11)と、AGC(Auto Gain Control)アンプ(3)と、制御回路(12)とを具備する。
受信部(11)は、外部からタイムスロット毎に送信された送信信号を受信信号として受信する(S1)。
AGCアンプ(3)は、AGCアンプ(3)のゲインにより受信信号を増幅して増幅受信信号を生成する(S1)。
制御回路(12)は、増幅受信信号から得られる信号の振幅が所定範囲内ではないとき(S2、S3−NO)、タイムスロットよりも短い時間でAGCアンプ(3)のゲインを制御する(S5)。
従来のAGC回路では、AGCアンプ(103)のゲインを一定周期(タイムスロット)間隔で更新しているため、フェージングの影響により受信電界(受信信号が表す電力に対応する電界)が急激に変化する場合、AGCアンプ(103)は、受信信号の急激な変化に追従することができない。
フェージングの影響により受信電界が急激に変化する場合とは、増幅受信信号から得られる信号の振幅が所定範囲内ではないときである。このように、本発明のAGC回路(14)によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、タイムスロットよりも短い時間でAGCアンプ(3)のゲインを制御するため、AGCアンプ(3)は、受信信号の急激な変化に追従することができる。
【0016】
制御回路(12)は、直交復調器(4)と、A/D変換器(5)と、ゲイン制御回路(13)とを備えている。
直交復調器(4)は、増幅受信信号をアナログベースバンド信号に変換する(S2)。
A/D変換器(5)は、増幅受信信号から得られる信号として、アナログベースバンド信号をディジタルベースバンド信号(I信号、Q信号)に変換する(S2)。ディジタルベースバンド信号(I信号、Q信号)はチップ毎に電力を表す振幅を有する。1タイムスロットは1番目からm番目(mは1以上の整数)までのm個のチップを有する。
ゲイン制御回路(13)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの少なくとも1つの振幅が所定範囲内ではないとき(S3−NO)、タイムスロットよりも短い時間としてチップ単位でAGCアンプ(3)のゲインを制御する(S5)。
このように、本発明のAGC回路(14)によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、タイムスロットよりも短い時間でAGCアンプ(3)のゲインを制御するには、チップ単位で行うことが好ましい。
【0017】
ゲイン制御回路(13)は、ディジタルベースバンド信号(I信号、Q信号)のi番目の振幅(iは、1≦i<mを満たす整数)が所定範囲内ではないとき(S3−NO)、タイムスロットよりも短い時間として(i+1)番目のチップでAGCアンプ(3)のゲインを制御する(S5)。
このように、本発明のAGC回路(14)によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、AGCアンプ(3)が受信信号の急激な変化に追従するために、次のチップでAGCアンプ(3)のゲインを制御することが好ましい。
【0018】
所定範囲は、予め決められた第1規定振幅(THL)より大きく予め決められた第2規定振幅(THH)より小さい範囲である。
上記の所定範囲{第1規定振幅(THL)より大きく第2規定振幅(THH)より小さい範囲}は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が、目標振幅(ディジタルベースバンド信号のm個の振幅が収束するべき振幅値)に比べて小さ過ぎず(量子化誤差、雑音の影響がない)、目標振幅に比べて大き過ぎない{A/D変換器(5)の入力ダイナミックレンジ(R)を超えて飽和しない}範囲に設定されている。
【0019】
ゲイン制御回路(13)は、AGC電圧発生器(10)と、電力測定器(7)と、RSSI生成回路(9)とを備えている。ゲイン制御回路(13)は、以下のようにしてAGCアンプ(3)のゲインを制御する。
電力測定器(7)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの第1振幅が第1規定振幅(THL)以下であるとき(S3−NO)、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が収束するべき目標振幅と第1規定振幅(THL)との差分に対応する第1更新電力を更新電力として算出する(S5)。
電力測定器(7)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの第2振幅が第2規定振幅(THH)以上であるとき(S3−NO)、目標振幅と第2規定振幅(THH)との差分に対応する第2更新電力を更新電力として算出する(S5)。
RSSI生成回路(9)は、RSSI(Received Signal Strength Indicator)値に更新電力に対応する電界強度値を加算してAGC電圧発生器(10)に出力する(S5)。
AGC電圧発生器(10)は、RSSI生成回路(9)から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ(3)に出力する(S5)。AGCアンプ(3)は、制御電圧に応じたゲインで受信信号を増幅する。
【0020】
1タイムスロットは1番目からn番目(nは1以上m以下の整数)までのn個の分割時間を有する。
電力測定器(7)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が所定範囲内であるとき(S3−YES)、m個の振幅が表す電力の平均値として第1平均電力を算出する(S4)。
電力測定器(7)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの第3振幅が所定範囲内ではなく、且つ、1番目の分割時間からj番目の分割時間(jは、1≦j<nを満たす整数)までの間に第3振幅があるとき(S3−NO、S5)、m個の振幅のうちの、(j+1)番目の分割時間からn番目の分割時間までの振幅が表す電力の平均値として第2平均電力を算出する(S6)。第3振幅は、上記の第1振幅と上記の第2振幅との少なくとも1つを含む。
ゲイン制御回路(13)は、電力比較器(8)を更に備えている。
電力比較器(8)は、第1平均電力と第2平均電力との一方の平均電力と基準電力とを比較して、一方の平均電力と基準電力との差分を表す差分電力を算出する(S4、S6)。
RSSI生成回路(9)は、差分電力に対応する電界強度値をRSSI値に加算してAGC電圧発生器(10)に出力する(S4、S6)。
このように、本発明のAGC回路(14)によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、電力測定器(7)が、1タイムスロットのうち、1番目の分割時間からj番目の分割時間までの時間領域を平均電力の計算から除外し、(j+1)番目の分割時間からn番目の分割時間までの時間領域で平均電力(第2平均電力)を算出し、算出結果として電力比較器(8)に出力するため、AGCアンプ(3)のゲインを正確に制御することができる。
【0021】
上記の受信AGC回路(14)は、携帯電話機、PDA(Personal Digital Assistant)で例示される携帯端末(16)に適用される。
この携帯端末(16)は、上記の受信AGC回路(14)と、信号処理部(6、15)とを具備する。上記の受信信号にはデータが含まれる。信号処理部(6、15)は、上記の増幅受信信号から得られる信号(ディジタルベースバンド信号)を入力して、増幅受信信号(ディジタルベースバンド信号)からデータを取得する。
【0022】
【発明の実施の形態】
添付図面を参照して、本発明による受信AGC回路の実施の形態を以下に説明する。本発明の受信AGC回路は、無線基地局と無線移動局とを用いたCDMA方式(CDMA無線システム)に適用される。本発明の受信AGC回路が無線移動局に適用される場合、無線移動局は携帯端末として使われる。携帯端末としては携帯電話機、PDA(Personal Digital Assistant)が例示される。本実施例では、CDMA方式をW−CDMA(Wideband CDMA)方式として説明する。
【0023】
図1は、本発明の受信AGC回路が適用された携帯端末の構成を示すブロック図である。図1では、本発明に関連しない構成要件については省略する。図1に示されるように、携帯端末16は、本発明の受信AGC回路14と、携帯端末制御部15とを具備する。
【0024】
受信AGC回路14の構成について説明する。受信AGC回路14は、受信部11と、AGC(Auto Gain Control)アンプ3と、制御回路12とを備えている。
受信部11は、アンテナ1と、フロントエンド回路2とを備えている。アンテナ1は、フロントエンド回路2に接続されている。フロントエンド回路2は、AGCアンプ3の入力に接続されている。
【0025】
アンテナ1は、外部からタイムスロット(667usec)毎に送信された送信信号を受信信号として受信する。受信信号は、アナログベースバンド信号であるアナログ同相成分信号とアナログ直交成分信号を同相搬送波と直交搬送波で直交変調された、搬送波周波数を有する信号である。この受信信号にはデータが含まれる。
フロントエンド回路2は、アンテナ1により受信された受信信号から受信高周波信号{受信RF(Radio Frequency)信号}のみを抽出し、その受信信号(受信RF信号)を所望のレベルに増幅し、妨害波の除去として搬送波周波数帯域以外の不要の周波数成分を除去する。フロントエンド回路2は、不要の周波数成分が除去された受信信号(受信RF信号)を、図示しない発振器により生成された発振信号を混合し、搬送波周波数帯域が選択された受信中間周波信号{受信IF(Intermediate Frequency)信号}に変換して、その受信信号(受信IF信号)をAGCアンプ3に出力する。
AGCアンプ3は、AGCアンプ3のゲインにより受信信号(受信IF信号)を後述の復調処理を行うために十分なレベルまで増幅して増幅受信信号を生成する。
【0026】
フェージングの影響により受信電界(受信信号が表す電力に対応する電界)が急激に変化すると、増幅受信信号から得られる信号の振幅も急激に変動する。このため、制御回路12(後述する電力測定器7)には、予め決められた第1規定振幅THLと、予め決められた第2規定振幅THHとが予めに与えられる。所定範囲は、第1規定振幅THLより大きく第2規定振幅THHより小さい範囲である。制御回路12は、(A)増幅受信信号から得られる信号の振幅が所定範囲内であるとき、受信信号(受信電界)が急激に変化していないものと認識し、タイムスロットと同じ時間でAGCアンプ3のゲインを制御する。制御回路12は、(B)増幅受信信号から得られる信号の振幅が所定範囲内ではないとき、受信信号(受信電界)が急激に変化したものと認識し、タイムスロットよりも短い時間でAGCアンプ3のゲインを制御する。
フェージングの影響により受信電界が急激に変化する場合とは、増幅受信信号から得られる信号の振幅が所定範囲内ではないときである。このように、本発明のAGC回路14によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、制御回路12は、タイムスロットよりも短い時間でAGCアンプ3のゲインを制御する。このため、AGCアンプ3は、受信信号(受信電界)の急激な変化に追従することができる。
【0027】
受信AGC回路14は、更に、ベースバンド信号処理回路6を備えている。
受信AGC回路14の制御回路12の構成について説明する。制御回路12は、直交復調器4と、A/D変換器5と、ゲイン制御回路13とを備えている。
直交復調器4の入力は、AGCアンプ3の出力に接続されている。A/D変換器5は、第1A/D変換器5aと、第2A/D変換器5bとを含む。直交復調器4の出力は、A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)の入力に接続されている。A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)の出力は、ベースバンド信号処理回路6の第1入力に接続されている。ベースバンド信号処理回路6の出力には、上記の携帯端末制御部15が接続されている。
【0028】
直交復調器4は復調処理を行う。直交復調器4は、AGCアンプ3により生成された増幅受信信号をアナログベースバンド信号{アナログ同相成分信号(アナログI信号)、アナログ直交成分信号(アナログQ信号)}に変換する。このアナログベースバンド信号(アナログI信号、アナログQ信号)には上記のデータが含まれる。
A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)は、増幅受信信号から得られる信号として、直交復調器4によって変換されたアナログベースバンド信号(アナログI信号、アナログQ信号)をディジタルベースバンド信号{ディジタル同相成分信号(以下、ディジタルI信号、又は、I信号と称する)、デジタル直交成分信号(以下、ディジタルQ信号、又は、Q信号と称する)}に変換する。このディジタルベースバンド信号(I信号、Q信号)には上記のデータが含まれる。A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)は、変換したディジタルベースバンド信号(I信号、Q信号)をベースバンド信号処理回路6、ゲイン制御回路13に出力する。
上記の所定範囲(第1規定振幅THLより大きく第2規定振幅THHより小さい範囲)は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が、目標振幅(ディジタルベースバンド信号のm個の振幅が収束するべき振幅値)に比べて小さ過ぎず(量子化誤差、雑音の影響がない)、目標振幅に比べて大き過ぎない(A/D変換器5の入力ダイナミックレンジを超えて飽和しない)範囲に設定されている。
【0029】
ディジタルベースバンド信号(I信号、Q信号)はチップ毎に電力を表す振幅を有する。1タイムスロットは1番目からm番目(mは1以上の整数)までのm個のチップを有する。
ベースバンド信号処理回路6は、A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)から出力されたディジタルベースバンド信号(I信号、Q信号)に逆拡散を施し符号化して(拡散符号に変換して)、上記の携帯端末制御部15に出力する。この拡散符号には上記のデータが含まれ、携帯端末制御部15は、拡散符号からデータを取得する。ベースバンド信号処理回路6は、ディジタルベースバンド信号(I信号、Q信号)を符号化したとき、拡散符号ごとに割り当てられたチャネルの電力RSCP(Received Signal Code Power)と受信信号全電力{ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が表す全電力}との比を算出する。この比とゲイン制御回路13(後述するRSSI生成回路9)から出力されるRSSI(Received Signal Strength Indicator)値を用いて各RSCPの絶対電力を算出する。
【0030】
上記(A)の場合として、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が所定範囲(第1規定振幅THLより大きく第2規定振幅THHより小さい範囲)内である。このとき、ゲイン制御回路13は、受信信号(受信電界)が急激に変化していないものと認識し、タイムスロットと同じ時間(タイムスロット単位)でAGCアンプ3のゲインを制御する。
上記(B)の場合として、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの少なくとも1つの振幅が所定範囲(第1規定振幅THLより大きく第2規定振幅THHより小さい範囲)内ではない。このとき、ゲイン制御回路13は、受信信号(受信電界)が急激に変化したものと認識し、タイムスロットよりも短い時間としてチップ単位でAGCアンプ3のゲインを制御する。
このように、本発明のAGC回路14によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、ゲイン制御回路13は、チップ単位でAGCアンプ3のゲインを制御する。このため、AGCアンプ3は、受信信号(受信電界)の急激な変化に追従することができる。
【0031】
受信AGC回路14の制御回路12のゲイン制御回路13の構成について説明する。ゲイン制御回路13は、電力測定器7と、電力比較器8と、RSSI生成回路9と、AGC電圧発生器10とを備えている。
電力測定器7の入力は、A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)の出力に接続されている。電力測定器7の第1出力は、電力比較器8の入力に接続されている。電力比較器8の出力は、RSSI生成回路9の第1入力に接続されている。電力測定器7の第2出力は、RSSI生成回路9の第2入力に接続されている。RSSI生成回路9の第1出力は、AGC電圧発生器10の入力に接続されている。RSSI生成回路9の第2出力は、ベースバンド信号処理回路6の第2入力に接続されている。
【0032】
電力測定器7は、上記(A)の場合{受信信号(受信電界)が急激に変化していない場合}、又は、上記(B)の場合{受信信号(受信電界)が急激に変化した場合}を認識するために、m個の振幅のうちの所定範囲に存在しない振幅があるか否かを判定する。m個の振幅のうちの所定範囲に存在しない振幅には、単発的に所定範囲内に存在しない振幅(単発変動振幅と称する)、又は、連続的に所定範囲内に存在しない振幅(連続変動振幅と称する)が含まれる。また、m個の振幅のうちの所定範囲に存在しない振幅には、単発変動振幅と連続変動振幅との両方が含まれる場合がある。
例えば、単発変動振幅の場合、第1規定振幅THL以下である振幅が存在するものとする。この場合、電力測定器7は、上記(B)の場合として、第1規定振幅THL以下である振幅を上記の少なくとも1つの振幅であると認識する。
例えば、連続変動振幅の場合、ノイズの影響により第2規定振幅THH以上である振幅が連続的に存在するものとする。この場合、連続変動振幅は、1番目からY番目(Yは、1≦Y<mを満たす整数)までのY個の振幅を有する。電力測定器7は、例えば、第2規定振幅THH以上である連続変動振幅(Y個の振幅)のうちの1番目から、予め決められたZ番目までの振幅を、ノイズであると認識することが好ましい。これは、ノイズの影響により第2規定振幅THH以上である振幅が存在する場合に、ゲイン制御回路13がAGCアンプ3のゲインを制御したとき、AGCアンプ3のゲインが的確な値ではなくなる可能性があるからである。ここで、Z>Yであるとき、電力測定器7は、第2規定振幅THH以上である連続変動振幅(Y個の振幅)のうちの1番目からY番目までの振幅をノイズであると認識する。Z≦Yであるとき、電力測定器7は、第2規定振幅THH以上である連続変動振幅(Y個の振幅)のうちの1番目からZ番目までの振幅をノイズであると認識し、上記(B)の場合として、第2規定振幅THH以上である連続変動振幅(Y個の振幅)のうちの(Z+1)番目からY番目までの振幅を上記の少なくとも1つの振幅であると認識する。
【0033】
電力測定器7は、(A)の場合{受信信号(受信電界)が急激に変化していない場合}として、ディジタルベースバンド信号のm個の振幅が所定範囲内であると認識する。このとき、電力測定器7は、m個の振幅が表す電力の平均値として第1平均電力を算出し、算出結果として電力比較器8に出力する。
電力比較器8は、第1平均電力と基準電力とを比較して、第1平均電力と基準電力との差分を表す差分電力を算出し、算出結果としてRSSI生成回路9に出力する。
RSSI生成回路9は、電力比較器8から出力された差分電力に対応する電界強度値をRSSI値に加算し、算出結果としてベースバンド信号処理回路6、AGC電圧発生器10に出力する。RSSI生成回路9には、予めにRSSI値の初期値が与えられている。AGC回路14(携帯端末16)の初期時として1回目のタイムスロットでは、RSSI生成回路9は、予めに与えられたRSSI値の初期値に、差分電力に対応する電界強度値を加算する。2回目以降のタイムスロット(次のタイムスロット)では、RSSI生成回路9は、前回のタイムスロットのときに加算されたRSSI値に、次のタイムスロットのときに電力比較器8により算出された差分電力に対応する電界強度値を加算する。
AGC電圧発生器10は、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。AGCアンプ3は、制御電圧に応じたゲインで受信信号を増幅する。
【0034】
電力測定器7は、(B)の場合{受信信号(受信電界)が急激に変化した場合}として、(B1)ディジタルベースバンド信号のm個の振幅のうちの第1振幅が第1規定振幅THL以下であると認識する。(B1)の場合、電力測定器7は、ディジタルベースバンド信号のm個の振幅が収束するべき目標振幅と第1規定振幅THLとの差分に対応する第1更新電力を更新電力として算出し、算出結果としてRSSI生成回路9に出力する。
電力測定器7は、(B)の場合{受信信号(受信電界)が急激に変化した場合}として、(B2)ディジタルベースバンド信号のm個の振幅のうちの第2振幅が第2規定振幅THH以上であると認識する。(B2)の場合、電力測定器7は、目標振幅と第2規定振幅THHとの差分に対応する第2更新電力を更新電力として算出し、算出結果としてRSSI生成回路9に出力する。
RSSI生成回路9は、上記の更新電力に対応する電界強度値をRSSI値に加算し、算出結果としてAGC電圧発生器10に出力する。RSSI生成回路9は、更新電力に対応する電界強度値をRSSI値に加算した場合、その算出結果をベースバンド信号処理回路6に出力しない。
AGC電圧発生器10は、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。AGCアンプ3は、制御電圧に応じたゲインで受信信号を増幅する。
このように、本発明のAGC回路14によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、電力測定器7、RSSI生成回路9、AGC電圧発生器10により、チップ単位でAGCアンプ3のゲインを制御する。
【0035】
電力測定器7には、1タイムスロットをn分割するための定数nが予めに与えられ、1タイムスロットは、1番目からn番目(nは1以上m以下の整数)までのn個の分割時間を有する。
(B)の場合{受信信号(受信電界)が急激に変化した場合}、電力測定器7は、ディジタルベースバンド信号のm個の振幅のうちの第3振幅が所定範囲内ではなく、且つ、1番目の分割時間からj番目の分割時間(jは、1≦j<nを満たす整数)までの間に第3振幅があると認識する。第3振幅は、上記の(B1)の場合の第1振幅と、上記の(B2)の場合の第2振幅との少なくとも1つを含む。電力測定器7は、m個の振幅のうちの、(j+1)番目の分割時間からn番目の分割時間までの振幅が表す電力の平均値として第2平均電力を算出し、算出結果として電力比較器8に出力する。
電力比較器8は、第2平均電力と基準電力とを比較して、第2平均電力と基準電力との差分を表す差分電力を算出し、算出結果としてRSSI生成回路9に出力する。
RSSI生成回路9は、電力比較器8から出力された差分電力に対応する電界強度値をRSSI値に加算し、算出結果としてベースバンド信号処理回路6、AGC電圧発生器10に出力する。
AGC電圧発生器10は、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。AGCアンプ3は、制御電圧に応じたゲインで受信信号を増幅する。
このように、本発明のAGC回路14によれば、ゲイン制御回路13の電力測定器7は、フェージングの影響により受信電界(受信信号)が急激に変化する1番目の分割時間からj番目の分割時間までの時間領域を平均電力の計算から除外し、(j+1)番目の分割時間からn番目の分割時間までの時間領域で平均電力(第2平均電力)を算出し、算出結果として電力比較器8に出力する。このため、ゲイン制御回路13は、AGCアンプ3のゲインを正確に制御することができる。
【0036】
次に、図1に示された受信AGC回路14の動作について、図2〜図5を用いて説明する。
図2は、受信電界が安定した状態にある場合のディジタルベースバンド信号(I信号、Q信号)を表す。
図3(a)は、受信電界が安定していない状態にある場合の受信信号を表し、図3(b)は、図3(a)のX部分を拡大した図である。
図4(a)は、従来のAGC回路において、受信電界が安定していない状態にある場合のディジタルベースバンド信号(I信号、Q信号)を表し、図4(b)は、本発明のAGC回路14において、受信電界が安定していない状態にある場合に、後述のチップ間ゲイン制御処理を行ったときのディジタルベースバンド信号(I信号、Q信号)を表す。
図5は、本発明のAGC回路14の動作を示すフローチャートである。
【0037】
まず、受信AGC回路14は、受信処理を行う(図5のステップS1)。
受信処理では、アンテナ1が、外部からタイムスロット毎に送信された送信信号を受信信号として受信する。フロントエンド回路2が、1タイムスロット間に、受信信号(受信RF信号)を所望のレベルに増幅して妨害波の除去し、受信信号(受信IF信号)に変換する。AGCアンプ3が、1タイムスロット間に、AGC電圧発生器10から出力された制御電圧に応じたゲインで受信信号(受信IF信号)を増幅して増幅受信信号を生成する。
【0038】
次に、受信AGC回路14は、信号変換処理を行う(図5のステップS2)。
信号変換処理では、直交復調器4が、1タイムスロット間に、AGCアンプ3により生成された増幅受信信号をアナログベースバンド信号(アナログI信号、アナログQ信号)に変換する。A/D変換器5(第1A/D変換器5a、第2A/D変換器5b)が、1タイムスロット間に、直交復調器4によって変換されたアナログベースバンド信号(アナログI信号、アナログQ信号)をディジタルベースバンド信号(I信号、Q信号)に変換し、ベースバンド信号処理回路6、電力測定器7に出力する。
【0039】
電力測定器7は、1タイムスロット間に、電力測定器7は、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が所定範囲内である否かを判定する(図5のステップS3)。
【0040】
ディジタルベースバンド信号(I信号、Q信号)のm個の振幅が所定範囲内であるとき(図5のステップS3−YES)、すなわち、(A)の場合、受信信号(受信電界)が安定した状態にある。
受信信号(受信電界)が安定した状態にある場合、図2に示されるように、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅はA/D変換器5(第1A/D変換器5a、第2A/D変換器5b)の入力ダイナミックレンジRに対してある比率をもって一定値に収束する。
【0041】
(A)の場合、受信AGC回路14は、第1ゲイン制御処理を行う(図5のステップS4)。
第1ゲイン制御処理では、電力測定器7が、1タイムスロット間に、m個の振幅が表す電力の平均値として第1平均電力を算出し、算出結果として電力比較器8に出力する。電力比較器8が、1タイムスロット間に、第1平均電力と基準電力とを比較して、第1平均電力と基準電力との差分を表す差分電力を算出し、算出結果としてRSSI生成回路9に出力する。RSSI生成回路9が、1タイムスロット間に、電力比較器8から出力された差分電力に対応する電界強度値をRSSI値に加算し、算出結果としてベースバンド信号処理回路6、AGC電圧発生器10に出力する。AGC電圧発生器10が、1タイムスロット間に、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。
【0042】
ディジタルベースバンド信号(I信号、Q信号)のm個の振幅のうちの少なくとも1つの振幅が所定範囲内ではないとき(図5のステップS3−NO)、すなわち、(B)の場合、受信信号(受信電界)が安定していない状態にある。
(A)の場合のように受信信号(受信電界)が安定した状態にある場合、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅はA/D変換器5(第1A/D変換器5a、第2A/D変換器5b)の入力ダイナミックレンジRに対してある比率をもって一定値に収束するが、(B)の場合として、受信信号(受信電界)が図3(a)に示されるようなフェージング波により急激に変化する場合がある。この場合、AGCアンプは受信信号(受信電界)の急激な変化に追従することができず、ディジタルベースバンド信号(I信号、Q信号)の振幅に変動が発生する。W−CDMA方式の場合、1タイムスロット(1SLOT)が667usecであり、時速120kmのフェージング波では、図3(b)に示されるように、AGCアンプ3のゲインが一定である1SLOT間に、受信信号(受信電界)が急激に減少することもある。従来の受信AGC回路では、ディジタルベースバンド信号(I信号、Q信号)のm個の振幅は、図4(a)に示されるように、1番目の振幅からm番目の振幅までの順に、受信電界の減少に合わせて小さくなる。
【0043】
(B)の場合、まず、受信AGC回路14は、チップ間ゲイン制御処理を行う(図5のステップS5)。
図4(b)のa点に示されるように、(B1)ディジタルベースバンド信号のm個の振幅のうちの第1振幅としてi番目(iは、1≦i<mを満たす整数)の振幅が第1規定振幅THL以下である。この場合、電力測定器7が、1チップ間に、ディジタルベースバンド信号のm個の振幅が収束するべき目標振幅と第1規定振幅THLとの差分に対応する第1更新電力を更新電力として算出し、算出結果としてRSSI生成回路9に出力する。RSSI生成回路9が、1チップ間に、上記の更新電力に対応する電界強度値をRSSI値に加算し、算出結果としてAGC電圧発生器10に出力する。AGC電圧発生器10が、1チップ間に、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。このとき、AGCアンプ3は、AGC電圧発生器10から出力された制御電圧に応じたゲインで受信信号(受信IF信号)を増幅して増幅受信信号を生成する。
チップ間ゲイン制御処理(図5のステップS5)により、図4(b)のa点の直後である(i+1)番目のチップでは、AGCアンプ3のゲインが更新されるため、AGCアンプ3は受信信号(受信電界)の急激な変化に追従することができる。このため、上記の(i+1)番目のチップでは、ディジタルベースバンド信号(I信号、Q信号)の振幅が、図4(b)のa点に示されるディジタルベースバンド信号(I信号、Q信号)のi番目の振幅から、目標振幅にまで回復する。
【0044】
図4(b)に示されるb点においてもチップ間ゲイン制御処理(図5のステップS5)が行われる。
図4(b)のb点に示されるように、(B1)ディジタルベースバンド信号のm個の振幅のうちの第1振幅としてi番目の振幅が第1規定振幅THL以下である。この場合でも、受信AGC回路14では、1チップ間に、チップ間ゲイン制御処理を行い、図4(b)のb点の直後である(i+1)番目のチップでは、AGCアンプ3のゲインが更新されるため、AGCアンプ3は受信信号(受信電界)の急激な変化に追従することができる。このため、上記の(i+1)番目のチップでは、ディジタルベースバンド信号(I信号、Q信号)の振幅が、図4(b)のb点に示されるディジタルベースバンド信号(I信号、Q信号)のi番目の振幅から、目標振幅にまで回復する。
【0045】
また、受信電界(ディジタルベースバンド信号の振幅)が大き過ぎる場合もあり、例えば、図4(b)のc点に示されるように、(B2)ディジタルベースバンド信号のm個の振幅のうちの第2振幅としてi番目の振幅(i=1)が第2規定振幅THH以上である、とする。ここで、説明を簡略するために、上記のY(上記の連続変動振幅が有するY個の振幅)と、上記のZ(上記の連続変動振幅のうちの予め決められたZ番目)とを1とする。この場合でもチップ間ゲイン制御処理(図5のステップS5)が行われる。受信AGC回路14では、1チップ間に、チップ間ゲイン制御処理を行い、図4(b)のc点の直後である(i+1)番目のチップでは、AGCアンプ3のゲインが更新されるため、AGCアンプ3は受信信号(受信電界)の急激な変化に追従することができる。このため、上記の(i+1)番目のチップでは、ディジタルベースバンド信号(I信号、Q信号)の振幅が、図4(b)のc点に示されるディジタルベースバンド信号(I信号、Q信号)のi番目の振幅から、目標振幅にまで回復する。
【0046】
(B)の場合、次に、受信AGC回路14は、第2ゲイン制御処理を行う(図5のステップS6)。
上述のように、1タイムスロットは1番目からn番目までのn個の分割時間を有する。本実施例では、上記のnを4としている(n=4)。このため、図4(b)に示される例では、1番目の分割時間(0〜1/4SLOT)に第3振幅として第2振幅(上記のc点における振幅)がある。2番目の分割時間(1/4SLOT〜2/4SLOT)に第3振幅として第1振幅(上記のa点における振幅)がある。3番目の分割時間(2/4SLOT〜3/4SLOT)に第3振幅として第1振幅(上記のb点における振幅)がある。
第2ゲイン制御処理では、電力測定器7が、1タイムスロット間に、ディジタルベースバンド信号のm個の振幅のうちの第3振幅(上記のa点、b点、c点における振幅)が所定範囲内ではなく、且つ、0から3/4SLOTまでの間に第3振幅があると認識する。電力測定器7は、1SLOTのうち、0から3/4SLOTまでの時間領域を平均電力の計算から除外し、4番目の分割時間(3/4SLOT〜4/4SLOT)で第2平均電力を算出する。電力測定器7は、ディジタルベースバンド信号のm個の振幅のうちの4番目の分割時間にある振幅が表す電力の平均値として第2平均電力を算出し、算出結果として電力比較器8に出力する。電力比較器8が、1タイムスロット間に、第2平均電力と基準電力とを比較して、第2平均電力と基準電力との差分を表す差分電力を算出し、算出結果としてRSSI生成回路9に出力する。RSSI生成回路9が、1タイムスロット間に、電力比較器8から出力された差分電力に対応する電界強度値をRSSI値に加算し、算出結果としてベースバンド信号処理回路6、AGC電圧発生器10に出力する。AGC電圧発生器10が、1タイムスロット間に、RSSI生成回路9から出力されたRSSI値に対応する制御電圧を発生し、AGCアンプ3に出力する。AGCアンプ3は、制御電圧に応じたゲインで受信信号を増幅する。
【0047】
【発明の効果】
本発明のAGC回路14によれば、フェージングの影響により受信電界(受信信号)が急激に変化する場合、ゲイン制御回路13は、タイムスロットよりも短い時間(チップ単位)でAGCアンプ3のゲインを制御する。このため、AGCアンプ3は、受信信号(受信電界)の急激な変化に追従することができる。
【0048】
本発明のAGC回路14によれば、ゲイン制御回路13の電力測定器7は、フェージングの影響により受信電界(受信信号)が急激に変化する1番目の分割時間からj番目の分割時間までの時間領域を平均電力の計算から除外し、(j+1)番目の分割時間からn番目の分割時間までの時間領域で平均電力(第2平均電力)を算出して、算出結果として電力比較器8に出力する。このため、ゲイン制御回路13は、AGCアンプ3のゲインを正確に制御することができる。
【図面の簡単な説明】
【図1】図1は、本発明の受信AGC回路が適用された無線移動局の構成を示すブロック図である。
【図2】図2は、受信電界が安定した状態にある場合のディジタルベースバンド信号(I信号、Q信号)を表す。
【図3】図3(a)は、受信電界が安定していない状態にある場合の受信信号を表し、図3(b)は、図3(a)のX部分を拡大した図である。
【図4】図4(a)は、従来のAGC回路において、受信電界が安定していない状態にある場合のディジタルベースバンド信号(I信号、Q信号)を表し、図4(b)は、本発明のAGC回路において、受信電界が安定していない状態にある場合に、チップ間ゲイン制御処理を行ったときのディジタルベースバンド信号(I信号、Q信号)を表す。
【図5】図5は、本発明のAGC回路の動作を示すフローチャートである。
【図6】図6は、従来の受信AGC回路の構成を示すブロック図である。
【符号の説明】
1 アンテナ
2 フロントエンド回路
3 AGCアンプ
4 直交復調器
5 A/D変換器
6 ベースバンド信号処理回路
7 電力測定器
8 電力比較器
9 RSSI生成回路
10 AGC電圧発生器
11 受信部
12 制御回路
13 ゲイン制御回路
14 受信AGC回路
15 携帯端末制御部
16 携帯端末
101 アンテナ
102 フロントエンド回路
103 AGCアンプ
104 直交復調器
105 A/D変換器
106 ベースバンド信号処理回路
107 電力測定器
108 電力比較器
109 RSSI生成回路
110 AGC電圧発生器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a reception AGC circuit, and more particularly to a reception AGC circuit applied to a CDMA (Code Division Multiple Access) wireless system using a wireless base station and a wireless mobile station.
[0002]
[Prior art]
The reception AGC circuit is applied to a CDMA system (CDMA radio system) using a radio base station and a radio mobile station. Hereinafter, the CDMA system will be described as a W-CDMA (Wideband CDMA) system.
[0003]
FIG. 6 is a block diagram showing a configuration of a conventional reception AGC circuit. A conventional reception AGC circuit includes an antenna 101, a front end circuit 102, an AGC (Auto Gain Control) amplifier 103, a quadrature demodulator 104, an A / D converter 105, a baseband signal processing circuit 106, a power Measuring instrument 107, power comparator 108, RSSI generation circuit 109, and AGC voltage generator 110 are provided.
[0004]
The antenna 101 receives a transmission signal transmitted from the outside every time slot (667 usec) as a reception signal. The received signal is a signal having a carrier frequency obtained by orthogonally modulating an analog in-phase component signal and an analog quadrature component signal, which are analog baseband signals, with an in-phase carrier and a quadrature carrier. This received signal includes data.
The front-end circuit 102 extracts only the received high-frequency signal {received RF (Radio Frequency) signal} from the received signal received by the antenna 101, amplifies the received signal (received RF signal) to a desired level, and interferes As an elimination, unnecessary frequency components other than the carrier frequency band are removed. The front-end circuit 102 mixes a reception signal (reception RF signal) from which unnecessary frequency components have been removed with an oscillation signal generated by an oscillator (not shown), and a reception intermediate frequency signal {reception IF with a carrier frequency band selected. (Intermediate Frequency) signal} and the received signal (received IF signal) is output to the AGC amplifier 103.
The AGC amplifier 103 amplifies the received signal (received IF signal) with a gain of the AGC amplifier 103 to a level sufficient to perform a demodulation process described later, and generates an amplified received signal.
[0005]
The quadrature demodulator 104 performs demodulation processing. The quadrature demodulator 104 converts the amplified received signal generated by the AGC amplifier 103 into an analog baseband signal {analog in-phase component signal (analog I signal), analog quadrature component signal (analog Q signal)}. This analog baseband signal (analog I signal, analog Q signal) includes the above data.
The A / D converter 105 (first A / D converter 105a, second A / D converter 105b) is an analog baseband signal (analog I signal) converted by the quadrature demodulator 104 as a signal obtained from the amplified received signal. , Analog Q signal) to digital baseband signal {digital in-phase component signal (hereinafter referred to as digital I signal or I signal), digital quadrature component signal (hereinafter referred to as digital Q signal or Q signal)} Convert. This digital baseband signal (I signal, Q signal) includes the above data. The A / D converter 105 (the first A / D converter 105a and the second A / D converter 105b) is a baseband signal processing circuit 106 and a power measuring device 107 for the converted digital baseband signal (I signal, Q signal). Output to.
The digital baseband signal (I signal, Q signal) has an amplitude representing power for each chip. One time slot has m chips from the first to the m-th (m is an integer of 1 or more).
The baseband signal processing circuit 106 despreads the digital baseband signals (I signal and Q signal) output from the A / D converter 105 (first A / D converter 105a, second A / D converter 105b). Apply encoding (convert to spreading code). When the baseband signal processing circuit 106 encodes the digital baseband signal (I signal, Q signal), the channel power RSCP (Received Signal Code Power) assigned to each spreading code and the total power of the received signal {digital base A ratio of the total power represented by m amplitudes of the band signal (I signal, Q signal) is calculated. Using this ratio and an RSSI (Received Signal Strength Indicator) value output from the RSSI generation circuit 109, the absolute power of each RSCP is calculated.
[0006]
The power measuring device 107, the power comparator 108, the RSSI generating circuit 109, and the AGC voltage generator 110 control the gain of the AGC amplifier 103 in the same time as the time slot (time slot unit).
The power measuring device 107 calculates an average power as an average value of power represented by m amplitudes of the digital baseband signal, and outputs the average power to the power comparator 108 as a calculation result.
The power comparator 108 compares the average power with the reference power, calculates the difference power representing the difference between the average power and the reference power, and outputs the difference power to the RSSI generation circuit 109 as a calculation result.
The RSSI generation circuit 109 adds the electric field strength value corresponding to the differential power output from the power comparator 108 to the RSSI value, and outputs the result to the baseband signal processing circuit 106 and the AGC voltage generator 110 as a calculation result. An initial value of the RSSI value is given to the RSSI generation circuit 109 in advance. In the first time slot as the initial time of the AGC circuit 14 (mobile terminal 16), the RSSI generation circuit 109 adds the electric field strength value corresponding to the differential power to the initial value of the RSSI value given in advance. In the second and subsequent time slots (next time slot), the RSSI generation circuit 109 adds the difference calculated by the power comparator 108 in the next time slot to the RSSI value added in the previous time slot. Add the field strength value corresponding to the power.
The AGC voltage generator 110 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 109 and outputs the control voltage to the AGC amplifier 103. The AGC amplifier 103 amplifies the received signal with a gain corresponding to the control voltage.
[0007]
When the received electric field (the electric field corresponding to the power represented by the received signal) is in a stable state, the m amplitudes of the digital baseband signals (I signal, Q signal) are converted into the A / D converter 105 (first A / D conversion). 105a and the second A / D converter 105b) converge to a certain value with a certain ratio to the input dynamic range.
However, the received signal (received electric field) may change suddenly due to fading waves. In this case, the AGC amplifier 103 cannot follow a sudden change in the received electric field, and the amplitude of the digital baseband signal (I signal, Q signal) varies. In the case of the W-CDMA system, the received signal (received electric field) may rapidly decrease during 1 SLOT in which the gain of the AGC amplifier 103 is constant. In the conventional reception AGC circuit, the m amplitudes of the digital baseband signals (I signal and Q signal) become smaller in order from the first amplitude to the mth amplitude in accordance with the decrease in the reception electric field. In addition, the received electric field (the amplitude of the digital baseband signal) may be too large.
[0008]
If the m amplitudes of the digital baseband signal (I signal, Q signal) are too small compared to the target amplitude (the amplitude value at which the m amplitudes of the digital baseband signal should converge), quantization errors and noise If the influence increases and is too large compared to the target amplitude, the input dynamic range of the A / D converter 105 is saturated and saturated. Both cause an increase in decoding errors.
The reason why this problem occurs is that the gain of the AGC amplifier 103 is updated at a constant cycle (time slot) interval. Therefore, if the received signal (received electric field) fluctuates rapidly due to the influence of fading or the like during the constant gain, This is because the amplitude of the baseband signal (I signal, Q signal) also varies. There is also a method of shortening the AGC update interval, in which case the update interval becomes very short in order to follow fast fading, and the average power represented by the amplitude of the digital baseband signal (I signal, Q signal) is reduced. There is a problem that the number of times of measurement is reduced, and the RSSI fluctuates even in a stable electric field.
As described above, when the reception electric field (reception signal) changes suddenly due to the influence of fading, the AGC amplifier 103 cannot follow the rapid change of the reception electric field, and accurately controls the gain of the AGC amplifier 103. I can't.
[0009]
A technique similar to the conventional reception AGC circuit is introduced.
[0010]
The receiving apparatus described in Patent Document 1 includes a gain control amplifier, a gain controller that controls the gain of the gain control amplifier, and a level detection circuit. The level detection circuit specifies a range of received signal strength based on the input signal of the gain control amplifier. The gain controller controls the gain of the gain control amplifier based on the intensity range of the received signal.
[0011]
The wireless communication device described in Patent Document 2 includes a receiving unit, a measuring unit, a selecting unit, a setting unit, and an automatic gain control unit. The receiving means receives a radio signal. The measuring means measures the received electric field strength within a predetermined measurement time. The selection means selects a wireless communication system to be used based on the received electric field strength measured by the measurement means. The setting means sets the measurement time based on the wireless communication system selected by the selection means. The automatic gain control means controls the amplification factor in the receiving means based on the received electric field strength measured within the measurement time set by the setting means.
[0012]
[Patent Document 1]
JP 2003-46353 A (Claim 1)
[Patent Document 2]
JP 2001-16638 A (Claim 10)
[0013]
[Problems to be solved by the invention]
An object of the present invention is to provide an AGC circuit in which an AGC amplifier can follow a sudden change in a received signal (received electric field).
Another object of the present invention is to provide an AGC circuit capable of accurately controlling the gain of an AGC amplifier.
[0014]
[Means for Solving the Problems]
The means for solving the problem will be described below using the numbers and symbols used in the [Embodiments of the Invention]. These numbers and symbols are added to clarify the correspondence between the description of [Claims] and the description of [Mode for carrying out the invention]. It should not be used to interpret the technical scope of the described invention.
[0015]
The reception AGC circuit (14) of the present invention includes a reception unit (11), an AGC (Auto Gain Control) amplifier (3), and a control circuit (12).
The reception unit (11) receives a transmission signal transmitted from the outside for each time slot as a reception signal (S1).
The AGC amplifier (3) amplifies the reception signal by the gain of the AGC amplifier (3) and generates an amplified reception signal (S1).
When the amplitude of the signal obtained from the amplified received signal is not within the predetermined range (S2, S3-NO), the control circuit (12) controls the gain of the AGC amplifier (3) in a time shorter than the time slot (S5). ).
In the conventional AGC circuit, the gain of the AGC amplifier (103) is updated at a constant cycle (time slot) interval, so that the received electric field (electric field corresponding to the power represented by the received signal) changes rapidly due to fading. In this case, the AGC amplifier (103) cannot follow a sudden change in the received signal.
The case where the received electric field changes suddenly due to the influence of fading is when the amplitude of the signal obtained from the amplified received signal is not within a predetermined range. As described above, according to the AGC circuit (14) of the present invention, when the received electric field (received signal) changes suddenly due to fading, the gain of the AGC amplifier (3) is controlled in a time shorter than the time slot. Therefore, the AGC amplifier (3) can follow a sudden change in the received signal.
[0016]
The control circuit (12) includes a quadrature demodulator (4), an A / D converter (5), and a gain control circuit (13).
The quadrature demodulator (4) converts the amplified received signal into an analog baseband signal (S2).
The A / D converter (5) converts an analog baseband signal into a digital baseband signal (I signal, Q signal) as a signal obtained from the amplified received signal (S2). The digital baseband signal (I signal, Q signal) has an amplitude representing power for each chip. One time slot has m chips from the first to the m-th (m is an integer of 1 or more).
When the amplitude of at least one of the m amplitudes of the digital baseband signal (I signal, Q signal) is not within the predetermined range (S3-NO), the gain control circuit (13) is shorter than the time slot. The gain of the AGC amplifier (3) is controlled on a chip basis (S5).
As described above, according to the AGC circuit (14) of the present invention, when the received electric field (received signal) changes suddenly due to fading, the gain of the AGC amplifier (3) is controlled in a time shorter than the time slot. For this, it is preferable to carry out in units of chips.
[0017]
When the i-th amplitude (i is an integer satisfying 1 ≦ i <m) of the digital baseband signal (I signal, Q signal) is not within the predetermined range (S3-NO), the gain control circuit (13) As the time shorter than the time slot, the gain of the AGC amplifier (3) is controlled by the (i + 1) th chip (S5).
Thus, according to the AGC circuit (14) of the present invention, when the received electric field (received signal) changes abruptly due to the influence of fading, the AGC amplifier (3) follows the abrupt change of the received signal. The gain of the AGC amplifier (3) is preferably controlled by the next chip.
[0018]
The predetermined range is a range that is larger than a predetermined first specified amplitude (THL) and smaller than a predetermined second specified amplitude (THH).
The predetermined range {range larger than the first specified amplitude (THL) and smaller than the second specified amplitude (THH)} is that m amplitudes of the digital baseband signal (I signal, Q signal) are the target amplitude (digital base). The amplitude of the m band signals is not too small (there is no influence of quantization error or noise) and is not too large compared to the target amplitude {of the A / D converter (5) It is set to a range that does not saturate beyond the input dynamic range (R).
[0019]
The gain control circuit (13) includes an AGC voltage generator (10), a power measuring device (7), and an RSSI generation circuit (9). The gain control circuit (13) controls the gain of the AGC amplifier (3) as follows.
When the first amplitude of the m amplitudes of the digital baseband signal (I signal, Q signal) is equal to or less than the first specified amplitude (THL) (S3-NO), the power meter (7) The first update power corresponding to the difference between the target amplitude at which m amplitudes of the band signal (I signal, Q signal) should converge and the first specified amplitude (THL) is calculated as the update power (S5).
When the second amplitude of the m amplitudes of the digital baseband signal (I signal, Q signal) is equal to or greater than the second specified amplitude (THH) (S3-NO), the power meter (7) And the second update power corresponding to the difference between the second prescribed amplitude (THH) and the update power (S5).
The RSSI generation circuit (9) adds an electric field strength value corresponding to the updated power to an RSSI (Received Signal Strength Indicator) value and outputs it to the AGC voltage generator (10) (S5).
The AGC voltage generator (10) generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit (9) and outputs it to the AGC amplifier (3) (S5). The AGC amplifier (3) amplifies the received signal with a gain corresponding to the control voltage.
[0020]
One time slot has n division times from the first to the nth (n is an integer of 1 to m).
When the m amplitudes of the digital baseband signal (I signal, Q signal) are within a predetermined range (S3-YES), the power meter (7) is the first power average value represented by the m amplitudes. Average power is calculated (S4).
The power meter (7) is configured such that the third amplitude of the m amplitudes of the digital baseband signal (I signal, Q signal) is not within a predetermined range, and the jth divided time from the first divided time. (J is an integer satisfying 1 ≦ j <n) (S3-NO, S5), the mth amplitude from the (j + 1) th division time of the nth amplitude The second average power is calculated as the average value of the power represented by the amplitude up to the division time (S6). The third amplitude includes at least one of the first amplitude and the second amplitude.
The gain control circuit (13) further includes a power comparator (8).
The power comparator (8) compares one average power of the first average power and the second average power with the reference power, and calculates a difference power representing a difference between the one average power and the reference power ( S4, S6).
The RSSI generation circuit (9) adds the electric field strength value corresponding to the differential power to the RSSI value and outputs it to the AGC voltage generator (10) (S4, S6).
Thus, according to the AGC circuit (14) of the present invention, when the received electric field (received signal) changes abruptly due to the influence of fading, the power meter (7) is the first in one time slot. The time domain from the division time to the jth division time is excluded from the average power calculation, and the average power (second average power) is calculated in the time domain from the (j + 1) th division time to the nth division time. Since the calculation result is output to the power comparator (8), the gain of the AGC amplifier (3) can be accurately controlled.
[0021]
The reception AGC circuit (14) is applied to a mobile terminal (16) exemplified by a mobile phone and a PDA (Personal Digital Assistant).
The portable terminal (16) includes the reception AGC circuit (14) and a signal processing unit (6, 15). The received signal includes data. The signal processing unit (6, 15) receives a signal (digital baseband signal) obtained from the amplified reception signal and acquires data from the amplified reception signal (digital baseband signal).
[0022]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of a reception AGC circuit according to the present invention will be described below with reference to the accompanying drawings. The reception AGC circuit of the present invention is applied to a CDMA system (CDMA radio system) using a radio base station and a radio mobile station. When the reception AGC circuit of the present invention is applied to a radio mobile station, the radio mobile station is used as a mobile terminal. Examples of the portable terminal include a cellular phone and a PDA (Personal Digital Assistant). In the present embodiment, the CDMA system will be described as a W-CDMA (Wideband CDMA) system.
[0023]
FIG. 1 is a block diagram showing a configuration of a mobile terminal to which a reception AGC circuit of the present invention is applied. In FIG. 1, constituent elements not related to the present invention are omitted. As shown in FIG. 1, the mobile terminal 16 includes a reception AGC circuit 14 of the present invention and a mobile terminal control unit 15.
[0024]
The configuration of the reception AGC circuit 14 will be described. The reception AGC circuit 14 includes a reception unit 11, an AGC (Auto Gain Control) amplifier 3, and a control circuit 12.
The receiving unit 11 includes an antenna 1 and a front end circuit 2. The antenna 1 is connected to the front end circuit 2. The front end circuit 2 is connected to the input of the AGC amplifier 3.
[0025]
The antenna 1 receives a transmission signal transmitted from the outside every time slot (667 usec) as a reception signal. The received signal is a signal having a carrier frequency obtained by orthogonally modulating an analog in-phase component signal and an analog quadrature component signal, which are analog baseband signals, with an in-phase carrier and a quadrature carrier. This received signal includes data.
The front-end circuit 2 extracts only the received high-frequency signal {received RF (Radio Frequency) signal} from the received signal received by the antenna 1, amplifies the received signal (received RF signal) to a desired level, and interferes As an elimination, unnecessary frequency components other than the carrier frequency band are removed. The front-end circuit 2 mixes a reception signal (reception RF signal) from which unnecessary frequency components have been removed with an oscillation signal generated by an oscillator (not shown), and a reception intermediate frequency signal {reception IF where the carrier frequency band is selected {reception IF (Intermediate Frequency) signal} and the received signal (received IF signal) is output to the AGC amplifier 3.
The AGC amplifier 3 amplifies the received signal (received IF signal) with a gain of the AGC amplifier 3 to a level sufficient for performing a demodulation process described later, and generates an amplified received signal.
[0026]
When the received electric field (the electric field corresponding to the power represented by the received signal) changes suddenly due to the influence of fading, the amplitude of the signal obtained from the amplified received signal also changes rapidly. Therefore, a predetermined first specified amplitude THL and a predetermined second specified amplitude THH are given in advance to the control circuit 12 (power measuring device 7 described later). The predetermined range is a range that is larger than the first specified amplitude THL and smaller than the second specified amplitude THH. The control circuit 12 (A) recognizes that the received signal (received electric field) does not change abruptly when the amplitude of the signal obtained from the amplified received signal is within a predetermined range, and performs AGC at the same time as the time slot. The gain of the amplifier 3 is controlled. (B) When the amplitude of the signal obtained from the amplified received signal is not within the predetermined range, the control circuit 12 recognizes that the received signal (received electric field) has changed abruptly, and in a time shorter than the time slot, the AGC amplifier 3 gain is controlled.
The case where the received electric field changes suddenly due to the influence of fading is when the amplitude of the signal obtained from the amplified received signal is not within a predetermined range. Thus, according to the AGC circuit 14 of the present invention, when the received electric field (received signal) changes suddenly due to the influence of fading, the control circuit 12 controls the gain of the AGC amplifier 3 in a time shorter than the time slot. To do. For this reason, the AGC amplifier 3 can follow a sudden change in the received signal (received electric field).
[0027]
The reception AGC circuit 14 further includes a baseband signal processing circuit 6.
The configuration of the control circuit 12 of the reception AGC circuit 14 will be described. The control circuit 12 includes an orthogonal demodulator 4, an A / D converter 5, and a gain control circuit 13.
The input of the quadrature demodulator 4 is connected to the output of the AGC amplifier 3. The A / D converter 5 includes a first A / D converter 5a and a second A / D converter 5b. The output of the quadrature demodulator 4 is connected to the input of an A / D converter 5 (first A / D converter 5a, second A / D converter 5b). The outputs of the A / D converter 5 (the first A / D converter 5a and the second A / D converter 5b) are connected to the first input of the baseband signal processing circuit 6. The portable terminal control unit 15 is connected to the output of the baseband signal processing circuit 6.
[0028]
The quadrature demodulator 4 performs demodulation processing. The quadrature demodulator 4 converts the amplified received signal generated by the AGC amplifier 3 into an analog baseband signal {analog in-phase component signal (analog I signal), analog quadrature component signal (analog Q signal)}. This analog baseband signal (analog I signal, analog Q signal) includes the above data.
The A / D converter 5 (first A / D converter 5a, second A / D converter 5b) is an analog baseband signal (analog I signal) converted by the quadrature demodulator 4 as a signal obtained from the amplified received signal. , Analog Q signal) to digital baseband signal {digital in-phase component signal (hereinafter referred to as digital I signal or I signal), digital quadrature component signal (hereinafter referred to as digital Q signal or Q signal)} Convert. This digital baseband signal (I signal, Q signal) includes the above data. The A / D converter 5 (the first A / D converter 5a and the second A / D converter 5b) is a baseband signal processing circuit 6 and a gain control circuit 13 for the converted digital baseband signals (I signal and Q signal). Output to.
In the above predetermined range (range larger than the first specified amplitude THL and smaller than the second specified amplitude THH), the m amplitudes of the digital baseband signal (I signal, Q signal) are the target amplitude (m of the digital baseband signal). The amplitude is not too small (there is no influence of quantization error or noise) and not too large compared to the target amplitude (beyond the input dynamic range of the A / D converter 5). (Not saturated).
[0029]
The digital baseband signal (I signal, Q signal) has an amplitude representing power for each chip. One time slot has m chips from the first to the m-th (m is an integer of 1 or more).
The baseband signal processing circuit 6 despreads the digital baseband signal (I signal, Q signal) output from the A / D converter 5 (first A / D converter 5a, second A / D converter 5b). Application coding (converted into a spread code) is output to the portable terminal control unit 15. The spread code includes the above data, and the mobile terminal control unit 15 acquires data from the spread code. When the baseband signal processing circuit 6 encodes the digital baseband signal (I signal, Q signal), the channel power RSCP (Received Signal Code Power) assigned to each spreading code and the received signal total power {digital base A ratio of the total power represented by m amplitudes of the band signal (I signal, Q signal) is calculated. The absolute power of each RSCP is calculated using this ratio and the RSSI (Received Signal Strength Indicator) value output from the gain control circuit 13 (RSSI generation circuit 9 described later).
[0030]
In the case of (A) above, the m amplitudes of the digital baseband signal (I signal, Q signal) are within a predetermined range (a range greater than the first specified amplitude THL and less than the second specified amplitude THH). At this time, the gain control circuit 13 recognizes that the received signal (received electric field) has not changed abruptly, and controls the gain of the AGC amplifier 3 in the same time as the time slot (time slot unit).
In the case of (B) above, at least one of the m amplitudes of the digital baseband signal (I signal, Q signal) has a predetermined range (a range greater than the first specified amplitude THL and smaller than the second specified amplitude THH). Not in) At this time, the gain control circuit 13 recognizes that the received signal (received electric field) has suddenly changed, and controls the gain of the AGC amplifier 3 on a chip basis as a time shorter than the time slot.
Thus, according to the AGC circuit 14 of the present invention, the gain control circuit 13 controls the gain of the AGC amplifier 3 on a chip basis when the received electric field (received signal) changes suddenly due to the influence of fading. For this reason, the AGC amplifier 3 can follow a sudden change in the received signal (received electric field).
[0031]
A configuration of the gain control circuit 13 of the control circuit 12 of the reception AGC circuit 14 will be described. The gain control circuit 13 includes a power measuring device 7, a power comparator 8, an RSSI generating circuit 9, and an AGC voltage generator 10.
The input of the power meter 7 is connected to the output of the A / D converter 5 (first A / D converter 5a, second A / D converter 5b). The first output of the power meter 7 is connected to the input of the power comparator 8. The output of the power comparator 8 is connected to the first input of the RSSI generation circuit 9. The second output of the power meter 7 is connected to the second input of the RSSI generation circuit 9. The first output of the RSSI generation circuit 9 is connected to the input of the AGC voltage generator 10. The second output of the RSSI generation circuit 9 is connected to the second input of the baseband signal processing circuit 6.
[0032]
In the case of the above (A) {when the received signal (received electric field) does not change abruptly} or the case of the above (B) {when the received signal (received electric field) changes abruptly }, It is determined whether there is an amplitude that does not exist in the predetermined range among the m amplitudes. Among the m amplitudes that do not exist within the predetermined range, the amplitude that does not exist within the predetermined range (referred to as single fluctuation amplitude), or the amplitude that does not exist within the predetermined range (continuous fluctuation amplitude). Called). In addition, the amplitude that does not exist in the predetermined range among the m amplitudes may include both the single fluctuation amplitude and the continuous fluctuation amplitude.
For example, in the case of a single fluctuation amplitude, it is assumed that there is an amplitude that is equal to or less than the first specified amplitude THL. In this case, as in the case of (B), the power measuring device 7 recognizes an amplitude that is equal to or less than the first specified amplitude THL as the at least one amplitude.
For example, in the case of continuously fluctuating amplitude, it is assumed that an amplitude equal to or greater than the second specified amplitude THH exists continuously due to the influence of noise. In this case, the continuous variation amplitude has Y amplitudes from the first to the Yth (Y is an integer satisfying 1 ≦ Y <m). The power measuring device 7 recognizes, for example, the first to Zth amplitudes of continuous fluctuation amplitudes (Y amplitudes) that are equal to or greater than the second specified amplitude THH as noise. Is preferred. This is because the gain of the AGC amplifier 3 may not be an accurate value when the gain control circuit 13 controls the gain of the AGC amplifier 3 when there is an amplitude that is greater than or equal to the second specified amplitude THH due to the influence of noise. Because there is. Here, when Z> Y, the power meter 7 recognizes the first to Y-th amplitudes of continuous fluctuation amplitudes (Y amplitudes) that are equal to or greater than the second specified amplitude THH as noise. To do. When Z ≦ Y, the power measuring device 7 recognizes the first to Zth amplitudes of continuous fluctuation amplitudes (Y amplitudes) that are equal to or greater than the second specified amplitude THH as noise, and In the case of (B), the (Z + 1) -th to Y-th amplitudes among continuous fluctuation amplitudes (Y amplitudes) that are equal to or greater than the second specified amplitude THH are recognized as the at least one amplitude.
[0033]
The power measuring device 7 recognizes that the m amplitudes of the digital baseband signal are within a predetermined range in the case of (A) {when the received signal (received electric field) does not change abruptly}. At this time, the power measuring device 7 calculates the first average power as the average value of the power represented by the m amplitudes, and outputs the first average power to the power comparator 8 as the calculation result.
The power comparator 8 compares the first average power and the reference power, calculates a difference power representing a difference between the first average power and the reference power, and outputs the difference power to the RSSI generation circuit 9 as a calculation result.
The RSSI generation circuit 9 adds the electric field strength value corresponding to the differential power output from the power comparator 8 to the RSSI value, and outputs the result to the baseband signal processing circuit 6 and the AGC voltage generator 10 as a calculation result. An initial value of the RSSI value is given to the RSSI generation circuit 9 in advance. In the first time slot as the initial time of the AGC circuit 14 (mobile terminal 16), the RSSI generation circuit 9 adds the electric field strength value corresponding to the differential power to the initial value of the RSSI value given in advance. In the second and subsequent time slots (next time slot), the RSSI generation circuit 9 adds the difference calculated by the power comparator 8 at the next time slot to the RSSI value added at the previous time slot. Add the field strength value corresponding to the power.
The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 and outputs the control voltage to the AGC amplifier 3. The AGC amplifier 3 amplifies the received signal with a gain corresponding to the control voltage.
[0034]
In the case of (B) (when the received signal (received electric field) changes abruptly), the power meter 7 determines that (B1) the first amplitude of the m amplitudes of the digital baseband signal is the first specified amplitude. Recognize that it is below THL. In the case of (B1), the power measuring device 7 calculates the first update power corresponding to the difference between the target amplitude to which the m amplitudes of the digital baseband signal should converge and the first specified amplitude THL as the update power, The calculation result is output to the RSSI generation circuit 9.
In the case of (B) (when the received signal (received electric field) changes abruptly), the power meter 7 determines that (B2) the second amplitude of the m amplitudes of the digital baseband signal is the second specified amplitude. Recognize that THH or higher. In the case of (B2), the power meter 7 calculates the second update power corresponding to the difference between the target amplitude and the second specified amplitude THH as the update power, and outputs it as the calculation result to the RSSI generation circuit 9.
The RSSI generation circuit 9 adds the electric field strength value corresponding to the above update power to the RSSI value, and outputs it to the AGC voltage generator 10 as a calculation result. When the RSSI generation circuit 9 adds the electric field strength value corresponding to the updated power to the RSSI value, the RSSI generation circuit 9 does not output the calculation result to the baseband signal processing circuit 6.
The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 and outputs the control voltage to the AGC amplifier 3. The AGC amplifier 3 amplifies the received signal with a gain corresponding to the control voltage.
As described above, according to the AGC circuit 14 of the present invention, when the received electric field (received signal) changes suddenly due to the influence of fading, the power measuring device 7, the RSSI generating circuit 9, and the AGC voltage generator 10 can be used for each chip. Thus, the gain of the AGC amplifier 3 is controlled.
[0035]
The power meter 7 is given in advance a constant n for dividing one time slot into n, and one time slot is divided into n parts from the first to the nth (n is an integer from 1 to m). Have time.
In the case of (B) {when the received signal (received electric field) changes abruptly}, the power measuring instrument 7 is such that the third amplitude of the m amplitudes of the digital baseband signal is not within a predetermined range, and It is recognized that there is a third amplitude between the first division time and the j-th division time (j is an integer satisfying 1 ≦ j <n). The third amplitude includes at least one of the first amplitude in the case of (B1) and the second amplitude in the case of (B2). The power measuring device 7 calculates the second average power as the average value of the power represented by the amplitude from the (j + 1) -th divided time to the n-th divided time among the m amplitudes, and compares the power as a calculation result. To the device 8.
The power comparator 8 compares the second average power with the reference power, calculates a difference power representing the difference between the second average power and the reference power, and outputs the difference power to the RSSI generation circuit 9 as a calculation result.
The RSSI generation circuit 9 adds the electric field strength value corresponding to the differential power output from the power comparator 8 to the RSSI value, and outputs the result to the baseband signal processing circuit 6 and the AGC voltage generator 10 as a calculation result.
The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 and outputs the control voltage to the AGC amplifier 3. The AGC amplifier 3 amplifies the received signal with a gain corresponding to the control voltage.
As described above, according to the AGC circuit 14 of the present invention, the power measuring device 7 of the gain control circuit 13 performs the j-th division from the first division time in which the reception electric field (reception signal) rapidly changes due to the influence of fading. The time domain up to the time is excluded from the calculation of the average power, the average power (second average power) is calculated in the time domain from the (j + 1) th division time to the nth division time, and a power comparator is calculated as the calculation result. 8 is output. For this reason, the gain control circuit 13 can accurately control the gain of the AGC amplifier 3.
[0036]
Next, the operation of the reception AGC circuit 14 shown in FIG. 1 will be described with reference to FIGS.
FIG. 2 shows digital baseband signals (I signal, Q signal) when the received electric field is in a stable state.
FIG. 3A shows a received signal when the received electric field is not stable, and FIG. 3B is an enlarged view of the X portion of FIG.
4A shows a digital baseband signal (I signal, Q signal) when the received electric field is not stable in the conventional AGC circuit, and FIG. 4B shows the AGC of the present invention. In the circuit 14, when the received electric field is not stable, the digital baseband signal (I signal, Q signal) when an inter-chip gain control process described later is performed is shown.
FIG. 5 is a flowchart showing the operation of the AGC circuit 14 of the present invention.
[0037]
First, the reception AGC circuit 14 performs reception processing (step S1 in FIG. 5).
In the reception process, the antenna 1 receives a transmission signal transmitted from the outside for each time slot as a reception signal. The front end circuit 2 amplifies the received signal (received RF signal) to a desired level during one time slot, removes the interference wave, and converts it into a received signal (received IF signal). The AGC amplifier 3 amplifies the reception signal (reception IF signal) with a gain corresponding to the control voltage output from the AGC voltage generator 10 during one time slot to generate an amplified reception signal.
[0038]
Next, the reception AGC circuit 14 performs a signal conversion process (step S2 in FIG. 5).
In the signal conversion process, the quadrature demodulator 4 converts the amplified reception signal generated by the AGC amplifier 3 into an analog baseband signal (analog I signal, analog Q signal) during one time slot. An analog baseband signal (analog I signal, analog Q) converted by the quadrature demodulator 4 during one time slot by the A / D converter 5 (first A / D converter 5a, second A / D converter 5b). Signal) is converted into a digital baseband signal (I signal, Q signal) and output to the baseband signal processing circuit 6 and the power measuring device 7.
[0039]
The power meter 7 determines whether or not the m amplitudes of the digital baseband signals (I signal and Q signal) are within a predetermined range during one time slot (step of FIG. 5). S3).
[0040]
When m amplitudes of the digital baseband signal (I signal, Q signal) are within a predetermined range (step S3-YES in FIG. 5), that is, in the case of (A), the received signal (received electric field) is stable. Is in a state.
When the reception signal (reception electric field) is in a stable state, the m amplitudes of the digital baseband signals (I signal and Q signal) are converted into A / D converters 5 (first A / D) as shown in FIG. It converges to a constant value with a certain ratio to the input dynamic range R of the converter 5a and the second A / D converter 5b).
[0041]
In the case of (A), the reception AGC circuit 14 performs a first gain control process (step S4 in FIG. 5).
In the first gain control process, the power measuring device 7 calculates a first average power as an average value of power represented by m amplitudes during one time slot, and outputs the first average power to the power comparator 8 as a calculation result. The power comparator 8 compares the first average power and the reference power during one time slot, calculates the difference power representing the difference between the first average power and the reference power, and the RSSI generation circuit 9 as the calculation result Output to. The RSSI generation circuit 9 adds the electric field strength value corresponding to the differential power output from the power comparator 8 to the RSSI value during one time slot, and the baseband signal processing circuit 6 and the AGC voltage generator 10 are obtained as calculation results. Output to. The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 during one time slot, and outputs the control voltage to the AGC amplifier 3.
[0042]
When at least one of the m amplitudes of the digital baseband signal (I signal, Q signal) is not within the predetermined range (step S3-NO in FIG. 5), that is, in the case of (B), the received signal (Receiving electric field) is not stable.
When the received signal (received electric field) is in a stable state as in (A), the m amplitudes of the digital baseband signals (I signal, Q signal) are converted into A / D converters 5 (first A / D). The converter 5a and the second A / D converter 5b) converge to a certain value with a certain ratio with respect to the input dynamic range R, but in the case of (B), the received signal (received electric field) is shown in FIG. There may be a sudden change due to a fading wave as shown. In this case, the AGC amplifier cannot follow a sudden change in the received signal (received electric field), and the amplitude of the digital baseband signal (I signal, Q signal) varies. In the case of the W-CDMA system, one time slot (1 SLOT) is 667 usec, and a fading wave of 120 km / h is received during 1 SLOT in which the gain of the AGC amplifier 3 is constant as shown in FIG. The signal (received electric field) may decrease rapidly. In the conventional reception AGC circuit, the m amplitudes of the digital baseband signals (I signal and Q signal) are received in the order from the first amplitude to the mth amplitude as shown in FIG. It becomes smaller as the electric field decreases.
[0043]
In the case of (B), first, the reception AGC circuit 14 performs an inter-chip gain control process (step S5 in FIG. 5).
4B, (B1) the i-th amplitude (i is an integer satisfying 1 ≦ i <m) as the first amplitude among the m amplitudes of the digital baseband signal. Is less than or equal to the first specified amplitude THL. In this case, the power measuring device 7 calculates, as the update power, the first update power corresponding to the difference between the target amplitude to which the m amplitudes of the digital baseband signal should converge and the first specified amplitude THL between one chip. And it outputs to the RSSI generation circuit 9 as a calculation result. The RSSI generation circuit 9 adds the electric field strength value corresponding to the above update power to the RSSI value between one chip and outputs it to the AGC voltage generator 10 as a calculation result. The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 between one chip and outputs it to the AGC amplifier 3. At this time, the AGC amplifier 3 amplifies the reception signal (reception IF signal) with a gain corresponding to the control voltage output from the AGC voltage generator 10 to generate an amplified reception signal.
The gain of the AGC amplifier 3 is updated in the (i + 1) -th chip immediately after the point a in FIG. 4B by the inter-chip gain control process (step S5 in FIG. 5). It is possible to follow a rapid change in a signal (reception electric field). For this reason, in the above (i + 1) th chip, the amplitude of the digital baseband signal (I signal, Q signal) is the digital baseband signal (I signal, Q signal) indicated by point a in FIG. From the i-th amplitude to the target amplitude.
[0044]
Inter-chip gain control processing (step S5 in FIG. 5) is also performed at point b shown in FIG. 4B.
As shown at point b in FIG. 4B, the i-th amplitude as the first amplitude of the m amplitudes of (B1) the digital baseband signal is equal to or less than the first specified amplitude THL. Even in this case, the reception AGC circuit 14 performs the inter-chip gain control process between the chips, and the gain of the AGC amplifier 3 is updated in the (i + 1) -th chip immediately after the point b in FIG. Therefore, the AGC amplifier 3 can follow a sudden change in the received signal (received electric field). For this reason, in the above (i + 1) -th chip, the amplitude of the digital baseband signal (I signal, Q signal) is the digital baseband signal (I signal, Q signal) indicated by point b in FIG. 4B. From the i-th amplitude to the target amplitude.
[0045]
Also, the received electric field (the amplitude of the digital baseband signal) may be too large. For example, as shown at point c in FIG. 4B, (B2) of the m amplitudes of the digital baseband signal. It is assumed that the i-th amplitude (i = 1) is equal to or greater than the second specified amplitude THH as the second amplitude. Here, in order to simplify the description, the above Y (Y amplitudes of the continuous fluctuation amplitude) and the Z (predetermined Z-th of the continuous fluctuation amplitudes) are set to 1. And Even in this case, the inter-chip gain control process (step S5 in FIG. 5) is performed. The reception AGC circuit 14 performs inter-chip gain control processing between one chip, and the gain of the AGC amplifier 3 is updated in the (i + 1) -th chip immediately after the point c in FIG. The AGC amplifier 3 can follow a sudden change in the received signal (received electric field). Therefore, in the above (i + 1) th chip, the amplitude of the digital baseband signal (I signal, Q signal) is the digital baseband signal (I signal, Q signal) indicated by point c in FIG. 4B. From the i-th amplitude to the target amplitude.
[0046]
In the case of (B), next, the reception AGC circuit 14 performs the second gain control process (step S6 in FIG. 5).
As described above, one time slot has n division times from the first to the nth. In this embodiment, n is 4 (n = 4). For this reason, in the example shown in FIG. 4B, there is a second amplitude (amplitude at the above point c) as the third amplitude in the first division time (0 to 1/4 SLOT). There is a first amplitude (amplitude at the above point a) as the third amplitude in the second division time (1/4 SLOT to 2/4 SLOT). In the third division time (2/4 SLOT to 3/4 SLOT), there is a first amplitude (amplitude at the above-described point b) as the third amplitude.
In the second gain control process, the power meter 7 determines a third amplitude (amplitudes at the above points a, b, and c) out of m amplitudes of the digital baseband signal during one time slot. It is recognized that there is a third amplitude that is not within the range and is between 0 and 3/4 SLOT. The power meter 7 excludes the time region from 0 to 3/4 SLOT in 1 SLOT from the calculation of average power, and calculates the second average power in the fourth division time (3/4 SLOT to 4/4 SLOT). . The power measuring device 7 calculates the second average power as the average value of the power represented by the amplitude in the fourth division time out of the m amplitudes of the digital baseband signal, and outputs it to the power comparator 8 as the calculation result. To do. The power comparator 8 compares the second average power and the reference power during one time slot, calculates the difference power representing the difference between the second average power and the reference power, and outputs the RSSI generation circuit 9 as the calculation result. Output to. The RSSI generation circuit 9 adds the electric field strength value corresponding to the differential power output from the power comparator 8 to the RSSI value during one time slot, and the baseband signal processing circuit 6 and the AGC voltage generator 10 are obtained as calculation results. Output to. The AGC voltage generator 10 generates a control voltage corresponding to the RSSI value output from the RSSI generation circuit 9 during one time slot, and outputs the control voltage to the AGC amplifier 3. The AGC amplifier 3 amplifies the received signal with a gain corresponding to the control voltage.
[0047]
【The invention's effect】
According to the AGC circuit 14 of the present invention, when the received electric field (received signal) changes abruptly due to the influence of fading, the gain control circuit 13 increases the gain of the AGC amplifier 3 in a time (chip unit) shorter than the time slot. Control. For this reason, the AGC amplifier 3 can follow a sudden change in the received signal (received electric field).
[0048]
According to the AGC circuit 14 of the present invention, the power measuring device 7 of the gain control circuit 13 has a time from the first division time in which the received electric field (reception signal) rapidly changes due to fading to the j-th division time. The area is excluded from the calculation of the average power, the average power (second average power) is calculated in the time domain from the (j + 1) th division time to the nth division time, and output to the power comparator 8 as the calculation result To do. For this reason, the gain control circuit 13 can accurately control the gain of the AGC amplifier 3.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a radio mobile station to which a reception AGC circuit of the present invention is applied.
FIG. 2 shows digital baseband signals (I signal, Q signal) when the received electric field is in a stable state.
FIG. 3A shows a received signal when the received electric field is not stable, and FIG. 3B is an enlarged view of a portion X in FIG. 3A.
FIG. 4A shows a digital baseband signal (I signal, Q signal) when the received electric field is not stable in the conventional AGC circuit, and FIG. In the AGC circuit of the present invention, the digital baseband signal (I signal, Q signal) when the inter-chip gain control processing is performed when the received electric field is not stable is shown.
FIG. 5 is a flowchart showing the operation of the AGC circuit of the present invention.
FIG. 6 is a block diagram showing a configuration of a conventional reception AGC circuit.
[Explanation of symbols]
1 Antenna
2 Front-end circuit
3 AGC amplifier
4 Quadrature demodulator
5 A / D converter
6 Baseband signal processing circuit
7 Power meter
8 Power comparator
9 RSSI generation circuit
10 AGC voltage generator
11 Receiver
12 Control circuit
13 Gain control circuit
14 Reception AGC circuit
15 Mobile terminal controller
16 Mobile devices
101 Antenna
102 Front-end circuit
103 AGC amplifier
104 Quadrature demodulator
105 A / D converter
106 Baseband signal processing circuit
107 Power meter
108 Power comparator
109 RSSI generation circuit
110 AGC voltage generator

Claims (7)

外部からタイムスロット毎に送信された送信信号を受信信号として受信する受信部と、
そのゲインにより前記受信信号を増幅して増幅受信信号を生成するAGC(Auto Gain Control)アンプと、
前記増幅受信信号をアナログベースバンド信号に変換する直交復調器と、
前記増幅受信信号から得られる信号として、前記アナログベースバンド信号をディジタルベースバンド信号に変換するA/D変換器と、前記ディジタルベースバンド信号はチップ毎に電力を表す振幅を有し、1タイムスロットは1番目からm番目(mは1以上の整数)までのm個のチップを有し、
前記ディジタルベースバンド信号の前記m個の振幅のうちの少なくとも1つの振幅が所定範囲内ではないとき、前記タイムスロットよりも短い時間としてチップ単位で前記AGCアンプのゲインを制御するゲイン制御回路と、
を具備し、
前記所定範囲は、予め決められた第1規定振幅より大きく予め決められた第2規定振幅より小さい範囲であり、
前記ゲイン制御回路は、
前記ディジタルベースバンド信号の前記m個の振幅のうちのi番目(iは、1≦i<mを満たす整数)の振幅が前記第1規定振幅以下であるとき、前記ディジタルベースバンド信号の前記m個の振幅が収束するべき目標振幅と前記第1規定振幅との差分に対応する第1更新電力を更新電力として算出し、前記ディジタルベースバンド信号の前記i番目の振幅が前記第2規定振幅以上であるとき、前記目標振幅と前記第2規定振幅との差分に対応する第2更新電力を前記更新電力として算出する電力測定器と、
1番目の前記タイムスロットにおいて、予め決められたRSSI(Received Signal Strength Indicator)値に前記更新電力に対応する電界強度値を加算して、その算出結果を更新RSSI値として出力し、2番目以降の前記タイムスロットにおいて、前回のタイムスロットのRSSI値に前記更新電力に対応する電界強度値を加算して、その算出結果を前記更新RSSI値として出力するRSSI生成回路と、
前記RSSI生成回路から出力された前記更新RSSI値に対応する制御電圧を発生し、前記AGCアンプに出力するAGC電圧発生器と、
を備え、
前記AGCアンプは、前記制御電圧に応じたゲインで前記受信信号を増幅する、
受信AGC回路。
A reception unit that receives a transmission signal transmitted from the outside for each time slot as a reception signal;
An AGC (Auto Gain Control) amplifier that amplifies the received signal by the gain to generate an amplified received signal;
A quadrature demodulator that converts the amplified received signal into an analog baseband signal;
An A / D converter that converts the analog baseband signal into a digital baseband signal as a signal obtained from the amplified received signal, and the digital baseband signal has an amplitude representing power for each chip, and is one time slot. Has m chips from the 1st to the m-th (m is an integer greater than or equal to 1),
A gain control circuit for controlling the gain of the AGC amplifier in units of chips as a time shorter than the time slot when at least one of the m amplitudes of the digital baseband signal is not within a predetermined range;
Comprising
The predetermined range is a range larger than a predetermined first specified amplitude and smaller than a predetermined second specified amplitude,
The gain control circuit includes:
When the i-th amplitude (i is an integer satisfying 1 ≦ i <m) of the m amplitudes of the digital baseband signal is equal to or less than the first specified amplitude, the m of the digital baseband signal The first update power corresponding to the difference between the target amplitude that should be converged and the first specified amplitude is calculated as the update power, and the i-th amplitude of the digital baseband signal is greater than or equal to the second specified amplitude A power measuring device that calculates a second update power corresponding to a difference between the target amplitude and the second specified amplitude as the update power;
In the first time slot, an electric field strength value corresponding to the updated power is added to a predetermined RSSI (Received Signal Strength Indicator) value, and the calculation result is output as an updated RSSI value . In the time slot, an RSSI generation circuit that adds the electric field strength value corresponding to the updated power to the RSSI value of the previous time slot and outputs the calculation result as the updated RSSI value ;
An AGC voltage generator that generates a control voltage corresponding to the updated RSSI value output from the RSSI generation circuit and outputs the control voltage to the AGC amplifier;
With
The AGC amplifier amplifies the received signal with a gain according to the control voltage;
Reception AGC circuit.
請求項1に記載された受信AGC回路において、
前記ゲイン制御回路は、前記ディジタルベースバンド信号の前記i番目の振幅が前記所定範囲内ではないとき、前記タイムスロットよりも短い時間として(i+1)番目のチップで前記AGCアンプのゲインを制御する、
受信AGC回路。
The receiving AGC circuit according to claim 1,
The gain control circuit, when the i-th amplitude of the digital baseband signal is not within the predetermined range, controls the gain of the a shorter time than the time slot (i + 1) -th said AGC amplifier chip ,
Reception AGC circuit.
請求項1又は2に記載された受信AGC回路において、
1タイムスロットは1番目からn番目(nは1以上m以下の整数)までのn個の分割時間を有し、
前記電力測定器は、
前記ディジタルベースバンド信号の前記m個の振幅が前記所定範囲内であるとき、前記m個の振幅が表す電力の平均値として第1平均電力を算出し、
前記ディジタルベースバンド信号の前記m個の振幅のうちの、前記第1規定振幅以下である第1振幅と前記第2規定振幅以上である第2振幅との少なくとも1つを含む第3振幅が前記所定範囲内ではなく、且つ、1番目の分割時間からj番目の分割時間(jは、1≦j<nを満たす整数)までの間に前記第3振幅があるとき、前記m個の振幅のうちの、(j+1)番目の分割時間からn番目の分割時間までの振幅が表す電力の平均値として第2平均電力を算出し
記ゲイン制御回路は、
前記第1平均電力と前記第2平均電力との一方の平均電力と前記基準電力とを比較して、前記一方の平均電力と前記基準電力との差分を表す差分電力を算出する電力比較器、
を更に備え、
前記RSSI生成回路は、前記差分電力に対応する電界強度値を前記RSSI値に加算して、前記更新RSSI値として前記AGC電圧発生器に出力する、
受信AGC回路。
In the receiving AGC circuit according to claim 1 or 2,
One time slot has n division times from the first to the nth (n is an integer of 1 to m),
The power meter is
When the m amplitudes of the digital baseband signal are within the predetermined range, a first average power is calculated as an average value of the power represented by the m amplitudes,
Of the m amplitudes of the digital baseband signal, a third amplitude including at least one of a first amplitude that is less than or equal to the first specified amplitude and a second amplitude that is greater than or equal to the second specified amplitude is When the third amplitude is not within the predetermined range and between the first division time and the j-th division time (j is an integer satisfying 1 ≦ j <n), the m amplitudes The second average power is calculated as an average value of the power represented by the amplitude from the (j + 1) -th divided time to the n-th divided time ,
Before Symbol gain control circuit,
A power comparator that compares one average power of the first average power and the second average power with the reference power and calculates a differential power that represents a difference between the one average power and the reference power;
Further comprising
The RSSI generation circuit adds an electric field strength value corresponding to the differential power to the RSSI value and outputs the updated RSSI value to the AGC voltage generator.
Reception AGC circuit.
請求項1〜3のいずれか一項に記載された受信AGC回路と、前記受信信号にはデータが含まれ、
前記増幅受信信号から得られる信号を入力して、前記増幅受信信号から前記データを取得する信号処理部と、
を具備する携帯端末。
The reception AGC circuit according to any one of claims 1 to 3 and the reception signal include data,
A signal processing unit that inputs a signal obtained from the amplified received signal and acquires the data from the amplified received signal;
A mobile terminal comprising:
そのゲインにより受信信号を増幅して増幅受信信号を生成するAGC(Auto Gain Control)アンプを具備する装置に適用され、前記AGCアンプのゲインを制御するゲイン制御方法であって、
外部からタイムスロット毎に送信された送信信号を前記受信信号として受信するステップと、
前記増幅受信信号をアナログベースバンド信号に変換するステップと、
前記増幅受信信号から得られる信号として、前記アナログベースバンド信号をディジタルベースバンド信号に変換するステップと、前記ディジタルベースバンド信号はチップ毎に電力を表す振幅を有し、1タイムスロットは1番目からm番目(mは1以上の整数)までのm個のチップを有し、
前記ディジタルベースバンド信号の前記m個の振幅のうちの少なくとも1つの振幅が所定範囲内ではないとき、前記タイムスロットよりも短い時間としてチップ単位で前記AGCアンプのゲインを制御するステップと、
を具備し、
前記所定範囲は、予め決められた第1規定振幅より大きく予め決められた第2規定振幅より小さい範囲であり、
前記AGCアンプのゲインを制御するステップは、
前記ディジタルベースバンド信号の前記m個の振幅のうちのi番目(iは、1≦i<mを満たす整数)の振幅が前記第1規定振幅以下であるとき、前記ディジタルベースバンド信号の前記m個の振幅が収束するべき目標振幅と前記第1規定振幅との差分に対応する第1更新電力を更新電力として算出するステップと、
前記ディジタルベースバンド信号の前記i番目の振幅が前記第2規定振幅以上であるとき、前記目標振幅と前記第2規定振幅との差分に対応する第2更新電力を前記更新電力として算出するステップと、
1番目の前記タイムスロットにおいて、予め決められたRSSI(Received Signal Strength Indicator)値に前記更新電力に対応する電界強度値を加算して、その算出結果を更新RSSI値として出力するステップと、
2番目以降の前記タイムスロットにおいて、前回のタイムスロットのRSSI値に前記更新電力に対応する電界強度値を加算して、その算出結果を前記更新RSSI値として出力するステップと、
前記更新RSSI値に対応する制御電圧を発生し、前記AGCアンプに出力するステップと、
を含み、
前記AGCアンプは、前記制御電圧に応じたゲインで前記受信信号を増幅する、
ゲイン制御方法。
A gain control method applied to an apparatus including an AGC (Auto Gain Control) amplifier that amplifies a reception signal by the gain to generate an amplified reception signal, and controls the gain of the AGC amplifier,
Receiving a transmission signal transmitted from the outside for each time slot as the reception signal;
Converting the amplified received signal into an analog baseband signal;
Converting the analog baseband signal into a digital baseband signal as a signal obtained from the amplified received signal, the digital baseband signal having an amplitude representing power for each chip, and one time slot from the first It has m chips up to m-th (m is an integer of 1 or more),
Controlling the gain of the AGC amplifier on a chip basis as a time shorter than the time slot when at least one of the m amplitudes of the digital baseband signal is not within a predetermined range;
Comprising
The predetermined range is a range larger than a predetermined first specified amplitude and smaller than a predetermined second specified amplitude,
The step of controlling the gain of the AGC amplifier includes:
When the i-th amplitude (i is an integer satisfying 1 ≦ i <m) of the m amplitudes of the digital baseband signal is equal to or less than the first specified amplitude, the m of the digital baseband signal Calculating the first update power corresponding to the difference between the target amplitude to which the individual amplitudes should converge and the first specified amplitude as the update power;
Calculating the second update power corresponding to the difference between the target amplitude and the second specified amplitude as the update power when the i-th amplitude of the digital baseband signal is greater than or equal to the second specified amplitude; ,
Adding a field strength value corresponding to the updated power to a predetermined RSSI (Received Signal Strength Indicator) value in the first time slot, and outputting the calculated result as an updated RSSI value;
In the second and subsequent time slots, adding a field strength value corresponding to the updated power to the RSSI value of the previous time slot and outputting the calculation result as the updated RSSI value;
Generating a control voltage corresponding to the updated RSSI value and outputting it to the AGC amplifier;
Including
The AGC amplifier amplifies the received signal with a gain according to the control voltage;
Gain control method.
請求項5に記載されたゲイン制御方法において、
前記AGCアンプのゲインを制御するステップは、
前記ディジタルベースバンド信号の前記i番目の振幅が前記所定範囲内ではないとき、前記タイムスロットよりも短い時間として(i+1)番目のチップで前記AGCアンプのゲインを制御するステップ、
を更に含むゲイン制御方法。
The gain control method according to claim 5, wherein
The step of controlling the gain of the AGC amplifier includes:
Wherein when said i-th amplitude of the digital baseband signal is not within the predetermined range, the step of controlling the gain of the a time shorter than the time slot (i + 1) -th said AGC amplifier in the chip,
A gain control method further comprising:
請求項5又は6に記載されたゲイン制御方法において、
前記AGCアンプのゲインを制御するステップは、
前記ディジタルベースバンド信号の前記m個の振幅が前記所定範囲内であるとき、前記m個の振幅が表す電力の平均値として第1平均電力を算出するステップと、1タイムスロットは1番目からn番目(nは1以上m以下の整数)までのn個の分割時間を有し、
前記ディジタルベースバンド信号の前記m個の振幅のうちの、前記第1規定振幅以下である第1振幅と前記第2規定振幅以上である第2振幅との少なくとも1つを含む第3振幅が前記所定範囲内ではなく、且つ、1番目の分割時間からj番目の分割時間(jは、1≦j<nを満たす整数)までの間に前記第3振幅があるとき、前記m個の振幅のうちの、(j+1)番目の分割時間からn番目の分割時間までの振幅が表す電力の平均値として第2平均電力を算出するステップと
記第1平均電力と前記第2平均電力との一方の平均電力と前記基準電力とを比較して、前記一方の平均電力と前記基準電力との差分を表す差分電力を算出するステップと、
1番目の前記タイムスロットにおいて、予め決められたRSSI値に前記差分電力に対応する電界強度値を加算して前記更新RSSI値を生成するステップと、
2番目以降の前記タイムスロットにおいて、前回のタイムスロットのRSSI値に前記更新電力に対応する電界強度値を加算して前記更新RSSI値を生成するステップと、
前記更新RSSI値に対応する前記制御電圧を発生して前記AGCアンプに出力するステップと、
を含むゲイン制御方法。
In the gain control method according to claim 5 or 6,
The step of controlling the gain of the AGC amplifier includes:
When the m amplitudes of the digital baseband signal are within the predetermined range, a step of calculating a first average power as an average value of power represented by the m amplitudes, and one time slot from the first n N division times up to (n is an integer from 1 to m),
Of the m amplitude of the digital baseband signal, a third amplitude, including at least one of said first second amplitude defines at first amplitude and is an amplitude less than or equal to the second specified amplitude or When there is the third amplitude not within the predetermined range and between the first division time and the j-th division time (j is an integer satisfying 1 ≦ j <n), the m amplitudes Calculating a second average power as an average value of the power represented by the amplitude from the (j + 1) -th divided time to the n-th divided time ,
By comparing the one of the average power and the reference power of the previous SL first average power and the second average power, calculating a differential power representing the difference between the the one of the average power to the reference power,
In the first of said time slot, and generating the updated RSSI value field strength value corresponding to the difference power to a predetermined RSSI value to the summing,
In the second and subsequent time slots, adding the electric field strength value corresponding to the updated power to the RSSI value of the previous time slot to generate the updated RSSI value;
Generating and outputting the control voltage corresponding to the updated RSSI value to the AGC amplifier;
Including a gain control method.
JP2003169302A 2003-06-13 2003-06-13 Reception AGC circuit Expired - Fee Related JP4438081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003169302A JP4438081B2 (en) 2003-06-13 2003-06-13 Reception AGC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003169302A JP4438081B2 (en) 2003-06-13 2003-06-13 Reception AGC circuit

Publications (2)

Publication Number Publication Date
JP2005006173A JP2005006173A (en) 2005-01-06
JP4438081B2 true JP4438081B2 (en) 2010-03-24

Family

ID=34094481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169302A Expired - Fee Related JP4438081B2 (en) 2003-06-13 2003-06-13 Reception AGC circuit

Country Status (1)

Country Link
JP (1) JP4438081B2 (en)

Also Published As

Publication number Publication date
JP2005006173A (en) 2005-01-06

Similar Documents

Publication Publication Date Title
JP3444270B2 (en) Array antenna receiver calibration system
KR100615022B1 (en) A wireless receiver and a method of processing wireless signal
KR100810875B1 (en) Radio transmission power control circuit and method for controlling radio transmission power
EP1303053A1 (en) Method and apparatus for continuously controlling the dynamic range from an analog to digital converter
US20050159148A1 (en) Radio communication system and radio-frequency integrated circuit
JP4706871B2 (en) Diversity receiving apparatus and gain adjusting method thereof
WO2003088522A1 (en) Adaptive array antenna receiver apparatus and antenna array calibration method
JP2006005525A (en) Transmission apparatus
JP2002135034A (en) Array antenna calibration method and receiver thereof
JP2009065312A (en) Radio receiver
EP1515428B1 (en) Automatic gain control method for radio communication mobile station
US20100118917A1 (en) Automatic gain control apparatus and method using effective receiving structure of impulse radio ultra-wide band wireless communication system
US20030006839A1 (en) Extended range power detector and amplifier and method
US6404757B1 (en) Reception method and apparatus in CDMA system
US6295445B1 (en) Automatic gain controlling method, automatic gain controlling apparatus, and communication receiving apparatus
JP4438081B2 (en) Reception AGC circuit
US20020181628A1 (en) Path selection device and path selection method
US7978786B2 (en) Apparatus and method for quantization in digital communication system
JP2009194693A (en) Demodulator, and demodulation method
JP2000059158A (en) Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function
JP3125804B2 (en) Received signal strength measurement device
KR100666985B1 (en) Method and apparatus for calibrating in adaptive array antenna system
JP5267389B2 (en) Transmitting apparatus and transmitting method
JP2005184367A (en) Mobile terminal testing apparatus
US7532905B2 (en) Filter device and transmission power control apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees