JP4420273B2 - Integrated electronic device and manufacturing method thereof - Google Patents
Integrated electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4420273B2 JP4420273B2 JP2003270389A JP2003270389A JP4420273B2 JP 4420273 B2 JP4420273 B2 JP 4420273B2 JP 2003270389 A JP2003270389 A JP 2003270389A JP 2003270389 A JP2003270389 A JP 2003270389A JP 4420273 B2 JP4420273 B2 JP 4420273B2
- Authority
- JP
- Japan
- Prior art keywords
- functional
- substrate
- electronic device
- input
- integrated electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、非常に微細なデバイス構造を集積化して用いる集積化電子装置およびその製造方法に関する。 The present invention relates to an integrated electronic device that uses a very fine device structure in an integrated manner and a method for manufacturing the same.
Si−LSIに代表される電子デバイスの微細化は年々進み、100nm以下の大きさの微細電子デバイスが実現されようとしている。また、マイクロマシンに代表される微小機械デバイスも、より微細なものが作製されようとしている。 Miniaturization of electronic devices represented by Si-LSI is progressing year by year, and a fine electronic device having a size of 100 nm or less is about to be realized. In addition, a finer mechanical device represented by a micromachine is about to be manufactured.
現在、リソグラフィーを基盤とする微細加工技術により実現されるLSIチップの大きさ、あるいは、マイクロマシンの大きさは、大はウエハレベル(数10cm)から小は100ミクロンメートル前後まで及ぶ。大きい方はウエハサイズによって決められ、小さい方はハンドリングの限界によって決められる。この限界を決める制約は、以前から変化がない。 Currently, the size of LSI chips or micromachines realized by microfabrication technology based on lithography ranges from the wafer level (several tens of centimeters) to as small as about 100 microns. The larger one is determined by the wafer size, and the smaller one is determined by the handling limit. The constraints that determine this limit have not changed.
一方、LSIチップ、あるいは、マイクロマシンの構成デバイスは、リソグラフィーの高度化に伴い、微細化が急速に進んでいる。このため、ある機能を実現するために必要なデバイスの集合体の大きさは、微細化に対応して小さくなっている。たとえば、1ミクロンメートル級の微細加工技術で10mm角に集積化されていた機能デバイスは、例えば2010年以降に実現されると期待される、20nm級の微細加工技術を用いれば、20ミクロンメートル角の領域に集積化が可能である。また、現状の100nm級の加工技術を用いれば、100ミクロンメートル角に10000個以上のトランジスタを集積化することが可能であり、十分に高い能力の機能デバイスを実現できる。 On the other hand, LSI chips or micromachine component devices are rapidly miniaturized with the advancement of lithography. For this reason, the size of the assembly of devices necessary for realizing a certain function is reduced corresponding to miniaturization. For example, a functional device that has been integrated into a 10 mm square by a 1 micrometer-class microfabrication technology is expected to be realized after 2010, for example, if a 20 nm microfabrication technology is used, a 20 micron square It is possible to integrate in this area. Further, if the current processing technique of 100 nm class is used, it is possible to integrate 10,000 or more transistors in a 100 micrometer square, and it is possible to realize a functional device having a sufficiently high capacity.
現状では、必要な機能デバイスが100ミクロンメートル角に収まる場合でも、外部との接続用端子およびハンドリングの制約のため、1mm角程度以上のチップとする必要がある。これは、1mm以上の長さの不要な配線が必要になることを意味し、微細なデバイスにとっては大きな負担(寄生効果)となる。また、このような機能デバイスを複数個実装したシステムを構築する場合には、このような寄生効果は大きな性能低下の原因になる。 At present, even when a necessary functional device can be accommodated in a 100 micrometer square, it is necessary to use a chip of about 1 mm square or more because of restrictions on terminals for external connection and handling. This means that an unnecessary wiring having a length of 1 mm or more is required, which is a great burden (parasitic effect) for a fine device. Further, when a system in which a plurality of such functional devices are mounted is constructed, such a parasitic effect causes a large performance degradation.
デバイスの機能の高度化は、従来は別プロセスによる別チップで作製されていた機能デバイスを複合化して、単一の機能デバイスを作製したいという要請を生む。たとえば、高電圧の発生とその伝達が必要なシステムと、低電圧で動作する機能デバイス群とを、同一のチップ内に集積化する必要がある場合がある。コスト的に有利という側面もあるが、高速化などの要請で、高密度に配置したい場合も多々ある。この場合、異なるプロセスで作製されたデバイスを1つのウエハ上で実現するため、プロセスの大幅な改良が必要であり、しばしば現実的な解決法が無い場合がある。 The advancement of device functions has created a demand for producing a single functional device by combining functional devices that have conventionally been produced in different chips by different processes. For example, a system that requires generation and transmission of a high voltage and a functional device group that operates at a low voltage may need to be integrated in the same chip. Although there is an aspect that is advantageous in terms of cost, there are many cases where it is desired to arrange them at high density due to a demand for higher speed. In this case, in order to realize devices manufactured by different processes on one wafer, a significant improvement of the process is required, and there is often no practical solution.
また、別の例として、マイクロマシン上に制御または計測用の回路を形成する必要がある場合がある。この場合にも、非常に大きく異なるプロセスを統合する必要があるため、それぞれのプロセスに大きな制約を課すことになり、性能的には不利なものとなる。 As another example, it may be necessary to form a control or measurement circuit on a micromachine. In this case as well, it is necessary to integrate very different processes, which imposes great restrictions on each process, which is disadvantageous in terms of performance.
以上のように、原理的には微細化に伴い、非常に小さな面積で高度の機能デバイスが実現可能な状況にあるにもかかわらず、そのメリットを利用できていない現状がある。これは、チップとして扱える大きさに限界があること、また、異種デバイスの製造プロセスの統合が困難であることが原因である。 As described above, in principle, with the miniaturization, there is a present situation where the merit cannot be used even though a highly functional device can be realized with a very small area. This is because there is a limit to the size that can be handled as a chip, and it is difficult to integrate the manufacturing processes of different devices.
異種デバイスの製造プロセスの統合は、克服するのが困難な問題を多数抱えている。したがって、製造プロセスの統合とは異なる、別の手段が望まれる。この手段の1つに、チップとして扱える大きさの限界を引き下げ、チップ同士を結合し、複合的な機能デバイスシステム構築する手段がある。 Integration of heterogeneous device manufacturing processes has many problems that are difficult to overcome. Therefore, another means different from the integration of the manufacturing process is desired. As one of the means, there is a means for lowering the limit of the size that can be handled as a chip and connecting the chips to construct a complex functional device system.
まず、従来の技術の共通的な概要について考察する。従来の異種デバイスの複合化は、いわゆるボード(基盤)上にLSIや抵抗等の部品を適宜配置し、これを相互に配線するという手法をとる。図14に示すように、最新のベアチップ実装においても、Si基板である機能デバイス基板100から切り出した機能デバイス101を、プリント基板110の所望の位置に設置し、ボードのパターン111と、機能デバイス101の接続用端子とを、ボンディングワイヤー120で接続して配線を行う。この場合、機能デバイス基板100の厚さおよびハンドリングの制限により、機能デバイス101としてSi基板から切り出せる大きさは、数100ミクロンメートル程度である。また、接続用の電極も小さくても1つ当り数10ミクロンメートル角の大きさがあり、これによっても、切り出せる大きさが制限される。
First, let us consider a common overview of conventional technologies. Conventional compounding of different devices employs a technique in which components such as LSIs and resistors are appropriately arranged on a so-called board (substrate) and wired together. As shown in FIG. 14, even in the latest bare chip mounting, the
技術の進歩により、かなりの高機能なデバイスを数ミクロンメートル角以下の領域に作製することが可能となっている。しかし、このような機能デバイスをシステムに組み上げる場合に、機能デバイスの領域の大きさよりも、システムへの接続用領域、あるいは、ハンドリングのための余裕領域の方が大きいことになる。この場合、機能デバイス以外の領域が機能デバイス特性に寄生的な効果として働き、機能デバイスの性能を低下させる。 Advances in technology have made it possible to fabricate fairly sophisticated devices in the area of a few microns square. However, when such a functional device is assembled in the system, the area for connection to the system or the margin area for handling is larger than the size of the area of the functional device. In this case, a region other than the functional device acts as a parasitic effect on the functional device characteristics, and degrades the performance of the functional device.
同様のことが、微細な機能デバイスを検査するような場合にも起きる。プローブとして用いる構造体が、被測定対象である機能デバイスに対してあまりに大きいため、寄生的な効果が生じて、正確なデバイス性能の計測が困難になる。 The same thing happens when testing fine functional devices. Since the structure used as the probe is too large for the functional device to be measured, a parasitic effect occurs, and accurate device performance measurement becomes difficult.
これを解決するには、より微細な構造体の切り出し、ハンドリング、配線接続を行えればよい。最近、特に、TEM(透過電子顕微鏡)用の試料作製法の発達によって、非常に微細な構造の切り出し、ハンドリングが容易に行える技術が公知となっている。たとえば、マイクロサンプリング技術として知られる技術(特許文献1、2)を用いれば、ミクロンメートルオーダーの構造体の切り出し、移送、所望位置への配置が可能である。 In order to solve this, it is only necessary to cut out, handle, and connect a finer structure. Recently, in particular, a technique has been known in which a very fine structure can be easily cut out and handled by the development of a sample preparation method for a TEM (transmission electron microscope). For example, if a technique known as a microsampling technique (Patent Documents 1 and 2) is used, a structure of a micrometer order can be cut out, transferred, and placed at a desired position.
また、ワイヤーボンディング等の従来の配線接続方法に代わる接続手法としては、FIB(収束イオンビーム)あるいはSEM(走査電子顕微鏡)を用いた、ビーム励起反応を利用したCVD(化学的気相膜形成法)が利用可能である(非特許文献1)。これらの技術を利用することにより、100ミクロンメートル以下の微細構造体上の機能デバイスをハンドリングして、他の機能デバイスを含む基盤構造体に複合させることが可能となる。 In addition, as a connection method replacing the conventional wiring connection method such as wire bonding, a chemical vapor deposition method using a beam excitation reaction using FIB (focused ion beam) or SEM (scanning electron microscope). ) Can be used (Non-Patent Document 1). By utilizing these techniques, it becomes possible to handle a functional device on a fine structure of 100 μm or less and combine it with a base structure including other functional devices.
しかし、マイクロサンプリングに代表されるTEM試料作製法は、破壊検査であり、デバイス性能を保持した状態でハンドリングすることは考慮されていない。また、FIBによる配線形成(欠陥修正)技術は、既に配線があるべき場所に形成する技術であり、これまで、異種機能デバイスを接続する例はない。機能デバイスの加工・ハンドリング(移送)・配線には、従来のマイクロサンプリング、あるいはFIB配線修正技術を大幅に改良し適用する必要がある。 However, a TEM sample preparation method represented by microsampling is a destructive inspection, and handling in a state where device performance is maintained is not considered. Further, the FIB wiring formation (defect correction) technique is a technique for forming a wiring at a place where wiring should already exist, and there has been no example of connecting different kinds of functional devices so far. For processing / handling (transfer) / wiring of functional devices, it is necessary to greatly improve and apply conventional microsampling or FIB wiring correction techniques.
まず、マイクロサンプリング技術に代表される試料作製技術は、原則的には破壊検査である。このため、その技術を機能デバイスの加工に適用する際には、幾つかの問題点がある。その中で最も深刻な問題は、ビームダメージである。試料作製時のFIB加工の際には、ビームダメージの軽減のために、観察対象上に保護膜を形成する。一般には、保護膜を通して観察することは無く、加工面に垂直な方向から観察を行うため、保護膜が観察の妨げになることはない。このため、十分に厚い保護膜を観察対象構造に対して形成した後、加工を行うことができる。 First, the sample preparation technique represented by the microsampling technique is in principle a destructive inspection. For this reason, there are some problems in applying the technology to the processing of functional devices. The most serious problem among them is beam damage. At the time of FIB processing at the time of sample preparation, a protective film is formed on the observation target in order to reduce beam damage. In general, the observation is not performed through the protective film, and the observation is performed from a direction perpendicular to the processed surface, so that the protective film does not hinder the observation. For this reason, after forming a sufficiently thick protective film on the observation target structure, the processing can be performed.
しかし、機能デバイス、特に、マイクロマシン系のデバイスを作製する場合には、このような保護膜を設けることが出来ない。また、電子デバイスで既にパッシベーション膜等の保護膜に覆われているものであっても、ビームの直接的な照射は、デバイス特性に対して影響を及ぼすため、極力避ける必要がある。このため、機能デバイス加工の際には、機能デバイス領域に直接ビームが照射されないような工夫が必要である。具体的には、ビームを良く絞った状態で加工する必要がある。特に、いわゆるフレアと呼ばれる、強度は弱いが無視できないビームの拡がり(主に引き出し電極系・レンズ系の収差によって生じる)を極力小さくしたビームで、加工を行う必要がある。TEM用試料作製時には問題ないフレアの量であっても、微細加工体形成時には大いに問題になる。保護膜なしでも加工が可能な状況を現出できるFIB装置と条件とで、加工を行う必要がある。 However, such a protective film cannot be provided when a functional device, in particular, a micromachine device is manufactured. Further, even if the electronic device is already covered with a protective film such as a passivation film, direct irradiation of the beam has an influence on the device characteristics, so it is necessary to avoid it as much as possible. For this reason, when processing the functional device, it is necessary to devise such that the functional device region is not directly irradiated with the beam. Specifically, it is necessary to perform processing with the beam well squeezed. In particular, it is necessary to perform processing with a so-called flare beam having a beam intensity that is weak but is not negligible but that is as small as possible (mainly caused by aberrations in the extraction electrode system and the lens system). Even if the amount of flare is not a problem when preparing a TEM sample, there is a great problem when forming a microfabricated body. It is necessary to perform processing with an FIB apparatus and conditions that can reveal a situation where processing is possible without a protective film.
また、配線形成については特別の配慮が必要である。従来、ウエハからのチップ切り出しでは、先の図14に示すような、直方体形状のチップが切り出されていた。このような構造体上の接続用電極と、基盤構造体上の電極とを接続する場合には、大きな段差(構造体膜厚)を超える必要がある。従来技術のワイヤーボンディングの場合、これは問題とならない。 In addition, special consideration is necessary for the wiring formation. Conventionally, in cutting out a chip from a wafer, a rectangular parallelepiped chip as shown in FIG. 14 has been cut out. When connecting the connection electrode on the structure and the electrode on the base structure, it is necessary to exceed a large step (structure film thickness). This is not a problem in the case of prior art wire bonding.
しかし、FIBによるビーム励起反応を利用した金属堆積法では、大きな段差を超えて配線形成を行うことは困難である。このため、配線接続部の段差を無視できる状況にする必要がある。具体的には、段差超えが問題にならないほど、段差を小さくする。つまり、加工体の厚さを薄くする必要がある。 However, in the metal deposition method using the beam excitation reaction by FIB, it is difficult to perform wiring formation beyond a large step. For this reason, it is necessary to be in a state where the step of the wiring connection portion can be ignored. Specifically, the step is made small so that exceeding the step is not a problem. That is, it is necessary to reduce the thickness of the processed body.
さらに、配線により電極を接続する際には、接続部分のコンタクト抵抗を確保するために、コンタクト領域をクリーニングする必要がある。 Furthermore, when the electrodes are connected by wiring, it is necessary to clean the contact region in order to ensure the contact resistance of the connection portion.
機能デバイスの微細化は今後も進み、将来的には1デバイス−1分子の時代も到来する可能性がある。このような時代になれば、1ミクロンメートル角程度でも、高機能を有するデバイスを実現することが可能である。また、デバイス性能の計測分野でも、たとえば、分子デバイスの特性を把握するためのプローブとしては、先端径が10nm以下で、全体でも数100nmの大きさがあれば十分である。 Miniaturization of functional devices will continue, and there is a possibility that the era of one device and one molecule will come in the future. In such an era, it is possible to realize a device having a high function even at about 1 micrometer square. In the field of device performance measurement, for example, as a probe for grasping the characteristics of a molecular device, it is sufficient that the tip diameter is 10 nm or less and the size is several hundred nm in total.
しかし、このようなミクロン級、あるいは、サブミクロン級の微細機能デバイス構造体をシステム基盤上に集積化して、システムを構築するのは、既存の技術では不可能である。これを解決するためには、主に、以下の3つの課題を解決する手法が必要である。
(あ)微細機能デバイスの必要な部分のみを切り出す。
(い)切り出した機能デバイスを含む微細構造体(数ミクロン以下)をハンドリングして、システムを構築する基盤上に設置する。
(う)微細機能デバイス上の電極と、システム基盤上の電極とを接続する。
However, it is impossible to build a system by integrating such micron-level or sub-micron-level fine functional device structures on a system base to build a system. In order to solve this, a technique for solving the following three problems is mainly required.
(A) Cut out only the necessary parts of the micro functional device.
(Ii) A fine structure (several microns or less) including the cut out functional device is handled and installed on a base for constructing the system.
(Iii) Connect the electrode on the micro functional device and the electrode on the system board.
本発明は、前記の課題を解決し、ミクロン級、あるいは、サブミクロン級の微細機能デバイス構造体をシステム基盤上に集積化してシステムを構築する集積化電子装置およびその製造方法を提供することにある。 The present invention solves the above-described problems and provides an integrated electronic device and a method for manufacturing the same, in which a micron-class or sub-micron-class fine functional device structure is integrated on a system base to construct a system. is there.
前記課題を解決するために、請求項1の発明は、第1のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスが、前記基板から切り離されて形成された機能構造体と、前記機能構造体を搭載する領域と、前記複数の入出力電極に接続される複数の入出力電極とを有し、第2のプロセスにより作製された基盤構造体と、前記基盤構造体の前記複数の入出力電極と前記機能構造体の対応する前記複数の入出力電極とを接続する、ビーム励起反応堆積により形成された配線とを備え、前記機能構造体は、前記配線の経路中の段差が抑制された形状を有し、前記基盤構造体が走査プローブ顕微鏡のプローブのカンチレバー部であり、当該カンチレバー部の先端に前記機能構造体が搭載されていることを特徴とする集積化電子装置である。
請求項2の発明は、請求項1に記載の集積化電子装置において、前記機能構造体は、側部が傾斜した形状であることを特徴とする。
請求項3の発明は、請求項1に記載の集積化電子装置において、前記機能構造体は、前記機能デバイスと前記入出力電極とが形成された基板表面が傾斜しており、断面形状が楔形であることを特徴とする。
請求項4の発明は、請求項1に記載の集積化電子装置において、前記ビーム励起反応堆積は、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方であることを特徴とする。
請求項5の発明は、請求項1〜4のいずれか1項に記載の集積化電子装置において、前記機能構造体が電荷センサーであることを特徴とする。
請求項6の発明は、請求項1〜5のいずれか1項に記載の集積化電子装置において、前記機能構造体が単電子デバイスであることを特徴とする。
請求項7の発明は、第1のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスを、前記基板から、機能構造体として顕微鏡下で切り出す第1の工程と、第2のプロセスにより作製され、複数の入出力電極を有する基盤構造体上に、前記機能構造体を搭載する第2の工程と、前記機能構造体を前記基盤構造体に顕微鏡下で固定し、前記基盤構造体の有する前記複数の入出力電極と前記機能構造体の有する前記複数の入出力電極とを、ビーム励起反応堆積により形成した配線によって接続する第3の工程とを含み、前記第1の工程において前記機能構造体を前記基盤から切り離す際に、前記第3の工程において形成される前記配線の経路中の段差が抑制された形状を有するように前記機能構造体を前記基盤から切り離すことを特徴とする請求項1〜6のいずれか1項に記載の集積化電子装置を製造するための集積化電子装置の製造方法である。
請求項8の発明は、請求項7に記載の集積化電子装置の製造方法において、前記第1の工程では、側部が傾斜した形状で前記機能デバイスを前記基板から切り離すことを特徴とする。
請求項9の発明は、請求項7に記載の集積化電子装置の製造方法において、前記第1の工程では、前記機能デバイスの入出力電極が形成された基板表面が傾斜するように断面形状を楔形にして、前記基板から切り離すことを特徴とする。
請求項10の発明は、請求項7〜9のいずれか1項に記載の集積化電子装置の製造方法において、前記第1の工程での前記機能デバイスの切り出しおよび切り離しに、集束イオンビーム加工を用いることを特徴とする。
請求項11の発明は、請求項7〜10のいずれか1項に記載の集積化電子装置の製造方法において、前記第3の工程において、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方により形成された堆積膜を用いて、前記機能デバイスを前記基盤構造体に固定または電極接続することを特徴とする。
In order to solve the above-mentioned problem, the invention of claim 1 is characterized in that a functional device having a plurality of input / output electrodes manufactured on a substrate by a first process is formed by being separated from the substrate. A substrate structure having a region on which the functional structure is mounted and a plurality of input / output electrodes connected to the plurality of input / output electrodes, and manufactured by a second process; A wiring formed by beam excitation reaction deposition that connects the plurality of input / output electrodes and the corresponding plurality of input / output electrodes of the functional structure, and the functional structure includes a step in the path of the wiring There has been suppressed shape, the base structure is a cantilever of the scanning probe microscope probe, integrated electronic device according to claim Rukoto the functional structure to the tip of the cantilever portion is equipped with A.
According to a second aspect of the present invention, in the integrated electronic device according to the first aspect, the functional structure has a shape in which a side portion is inclined.
According to a third aspect of the present invention, there is provided the integrated electronic device according to the first aspect, wherein the functional structure has an inclined substrate surface on which the functional device and the input / output electrodes are formed, and has a wedge-shaped cross section. It is characterized by being.
According to a fourth aspect of the present invention, in the integrated electronic device according to the first aspect, the beam excitation reaction deposition is one of focused ion beam deposition and electron beam excitation deposition.
According to a fifth aspect of the present invention, in the integrated electronic device according to any one of the first to fourth aspects, the functional structure is a charge sensor.
A sixth aspect of the present invention is the integrated electronic device according to any one of the first to fifth aspects, wherein the functional structure is a single electronic device.
According to a seventh aspect of the present invention, there is provided a first step of cutting out a functional device having a plurality of input / output electrodes fabricated on a substrate by the first process from the substrate as a functional structure under a microscope; A second step of mounting the functional structure on a base structure having a plurality of input / output electrodes fabricated by a process; and fixing the functional structure to the base structure under a microscope; A third step of connecting the plurality of input / output electrodes of the body and the plurality of input / output electrodes of the functional structure by wires formed by beam excitation reaction deposition, and in the first step When the functional structure is separated from the base, the functional structure is separated from the base so that a step in the wiring path formed in the third step is suppressed. Which is a manufacturing method of an integrated electronic device for manufacturing the integrated electronic device according to any one of claims 1 to 6, wherein.
According to an eighth aspect of the present invention, in the method for manufacturing an integrated electronic device according to the seventh aspect , in the first step, the functional device is separated from the substrate in a shape in which a side portion is inclined.
According to a ninth aspect of the present invention, in the integrated electronic device manufacturing method according to the seventh aspect , in the first step, the cross-sectional shape is set so that the substrate surface on which the input / output electrodes of the functional device are formed is inclined. It is formed into a wedge shape and separated from the substrate.
The invention of
The invention of claim 11 is the method of manufacturing an integrated electronic device according to any one of claims 7 to 10 , wherein in the third step, either one of focused ion beam deposition and electron beam excitation deposition is used. The functional device is fixed or electrode-connected to the base structure using the deposited film formed by the above.
本発明では、第1の工程〜第3の工程によって、基板に作製された機能デバイスを、別のプロセスで作製された基盤構造体に移して固定するので、ミクロン級、あるいは、サブミクロン級の機能デバイス構造体をシステム基盤上に集積化してシステムを構築することができる。また、本発明では、機能デバイスを基板から切り離す際に、機能構造体の側部を傾斜するか、機能構造体の配線接続部をくさび形に加工して基盤構造体との段差が無いようにするので、機能デバイスを基盤構造上に確実に設けることができる。 In the present invention, the functional device manufactured on the substrate is transferred and fixed to the base structure manufactured by another process in the first to third steps. A system can be constructed by integrating functional device structures on a system board. In the present invention, when the functional device is separated from the substrate, the side portion of the functional structure is inclined, or the wiring connection portion of the functional structure is processed into a wedge shape so that there is no step with the base structure. Therefore, the functional device can be reliably provided on the base structure.
本発明によれば、集束イオンビーム装置の有する、任意形状加工(エッチング・膜堆積)機能を利用して、複数電極を有する極微細デバイスを含む微細構造体を切り出し、これを、対応する複数電極を有する基盤構造体上へ設置、配線をすることにより、従来には無かった、高機能な複合電子デバイスが実現できる。その応用範囲は広く、電子回路から、その計測、走査プローブ顕微鏡のような特殊な計測機器まで適用が可能である。基盤構造体と微細構造体を別々に作製するため、それぞれ、作製上の各種の制約が無く、高い機能の集積が可能となる。 According to the present invention, a microstructure including an ultrafine device having a plurality of electrodes is cut out using an arbitrary shape processing (etching / film deposition) function of the focused ion beam apparatus, and this is divided into the corresponding plurality of electrodes. By installing and wiring on the substrate structure having the above, it is possible to realize a high-performance composite electronic device that has never existed before. Its application range is wide, and it can be applied from electronic circuits to special measurement instruments such as measurement and scanning probe microscopes. Since the base structure and the fine structure are manufactured separately, there are no various restrictions in manufacturing, and high function integration is possible.
さらに、本発明では、微細構造体の側部を傾斜し、また、基板表面が傾斜するように、微細構造体を楔形に加工して、配線接続部と基盤構造体との段差が無いようにしたので、微細構造体と基板構造体との接続を確実にすることができる。 Furthermore, in the present invention, the fine structure is processed into a wedge shape so that the side of the fine structure is inclined and the substrate surface is inclined so that there is no step between the wiring connection portion and the base structure. Therefore, the connection between the fine structure and the substrate structure can be ensured.
つぎに、本発明の実施形態について説明する。本実施形態では、微細機能デバイスを用いたシステム構築を可能にするための、前記の3つの課題(あ)〜(う)を解決する手法として、集束イオンビーム加工機を用いる。 Next, an embodiment of the present invention will be described. In the present embodiment, a focused ion beam processing machine is used as a method for solving the above three problems (a) to (u) for enabling system construction using a micro functional device.
集束イオンビーム(FIB)装置は、従来、集積デバイスの配線修正、フォトマスタのパターン修正、断面TEMサンプルの加工等に用いられてきた。高速のイオンビームの照射により、エッチング、および、ガス導入による膜堆積が行える。また、ビームを走査することにより、任意形状の加工、構造形成が可能である。 Conventionally, a focused ion beam (FIB) apparatus has been used for wiring correction of an integrated device, pattern correction of a photo master, processing of a cross-sectional TEM sample, and the like. Etching and film deposition by gas introduction can be performed by high-speed ion beam irradiation. In addition, by scanning the beam, it is possible to process and form an arbitrary shape.
近年、FIB装置のイオン光学系、ガス導入手法の向上により、急速に最小加工寸法が改善されている。現在、エッチング、膜堆積共に100nmを切るまでになっており、FIB装置は、ミクロンオーダーの構造体の直接的な加工、形成が可能な、ほぼ唯一の手法である。このFIB装置と本発明の製造方法とを用いれば、前記の3つの課題(あ)〜(う)を解決することが可能であり、目的の機能デバイスの集積化が実現可能である。 In recent years, the minimum processing dimension has been rapidly improved by improving the ion optical system and gas introduction method of the FIB apparatus. At present, both etching and film deposition are performed to a thickness of less than 100 nm, and the FIB apparatus is almost the only method that can directly process and form a micron-order structure. By using this FIB apparatus and the manufacturing method of the present invention, the above three problems (a) to (u) can be solved, and integration of the target functional devices can be realized.
本実施形態では、まず、既存技術を用いて基板上に作製した微細機能デバイスの必要部分のみを、FIBを用いて切り出す。現時点で、最小で幅100nm、長さ数ミクロン、高さ数ミクロン程度、最大で数十ミクロン立方の極微細構造体の切り出しが可能である。FIBの加工性能内の構造であれば、切り出しの形状には、かなりの自由度がある。 In this embodiment, first, only a necessary part of a micro functional device manufactured on a substrate using an existing technique is cut out using FIB. At present, it is possible to cut out an ultrafine structure having a minimum width of 100 nm, a length of several microns, a height of several microns, and a maximum of several tens of microns. If the structure is within the processing performance of the FIB, the cutout shape has a considerable degree of freedom.
さらに、本実施形態では、切り出しの際には、微細機能デバイスを接続するための電極に対する配線を確実にするために、極微細構造体の側部を傾斜し、また、基板表面が傾斜するように極微細構造体を楔形に加工して、配線接続部と基盤構造体との段差が無いようにした。配線接続部は、極微細構造体の電極に対する配線経路である。こうした加工によって、極微細構造体と基板構造体との接続を確実にすることができる。 Furthermore, in this embodiment, when cutting out, in order to ensure the wiring to the electrode for connecting the micro functional device, the side of the ultrafine structure is inclined, and the substrate surface is inclined. The ultrafine structure was processed into a wedge shape so that there was no step between the wiring connection portion and the base structure. A wiring connection part is a wiring path | route with respect to the electrode of a micro structure. By such processing, the connection between the ultrafine structure and the substrate structure can be ensured.
つぎに、FIB加工により切り出した微細機能デバイスを含む極微細構造体を、適切なプローブによりピックアップして、システム構築用の基盤上の所定位置に移動し固定する。固定には、FIBによる堆積膜を用いることができる。システム構築用の基盤上には、あらかじめ接続用の電極を用意しておく。 Next, the ultrafine structure including the micro functional device cut out by FIB processing is picked up by an appropriate probe, and moved to a predetermined position on the base for system construction and fixed. For fixing, a deposited film by FIB can be used. A connection electrode is prepared in advance on the base for system construction.
最後に、FIB堆積膜により、極微細構造体上の電極と、システム構築用基盤上の電極とを接続する。電極接続に際して、極微細構造体の配線接続部と、基盤構造体との段差が無いようにしたので、配線のための堆積膜を確実に形成することができる。 Finally, the FIB deposited film connects the electrode on the ultrafine structure and the electrode on the system construction base. Since there is no step between the wiring connection portion of the ultrafine structure and the base structure when connecting the electrodes, a deposited film for wiring can be reliably formed.
以上のような手順により、微細機能デバイスを含むシステムを構成することができる。この手法の従来技術との大きな違いは、加工・配線にFIB装置を用いる点だけではなく、対象となる微細機能デバイスが微細であるため、集積化の操作が顕微鏡下で行われる点である。さらに、極微細構造体の配線接続部と、基盤構造体との段差が無いようにしたので、配線のための堆積膜を確実に形成することができる。 The system including the micro functional device can be configured by the above procedure. The major difference between this method and the prior art is not only that the FIB apparatus is used for processing and wiring, but also that the operation of integration is performed under a microscope because the target micro functional device is fine. Further, since there is no step between the wiring connection portion of the ultrafine structure and the base structure, a deposited film for wiring can be reliably formed.
このシステム構成の技術を用いれば、例えば従来のCMOS−LSIの機能ブロックの一部を、例えば単電子デバイス、カーボンナノチューブデバイス等の従来のCMOSプロセスとは統合することが困難な、新しいタイプの極微細機能デバイスで置き換えることが可能となる。また、この技術は、デバイスの性能評価、あるいは、故障解析にも適用可能である。たとえば、微細機能デバイスの各種の性能測定が可能な回路を含む基盤を用意しておき、その上に被測定対象となる微細機能デバイスを集積化すれば、高精度にデバイスの性能評価が可能である。 Using this system configuration technology, for example, a new type of pole that is difficult to integrate with a conventional CMOS process such as a single electron device or a carbon nanotube device, for example, with a part of functional blocks of a conventional CMOS-LSI. It can be replaced with a micro functional device. This technique can also be applied to device performance evaluation or failure analysis. For example, it is possible to evaluate the performance of a device with a high degree of accuracy by preparing a base that includes a circuit capable of measuring various performances of a micro functional device and then integrating the micro functional device to be measured on it. is there.
さらに、この技術はLSIと言った電子デバイス以外の分野にも適用が可能である。たとえば、走査プローブ顕微鏡のプローブ上に、微細な物性評価用のデバイスを搭載することも可能である。あるいは、石英基板上のマイクロ流路内に計測用のデバイスを設置することも可能である。 Furthermore, this technology can be applied to fields other than electronic devices such as LSI. For example, a device for evaluating minute physical properties can be mounted on a probe of a scanning probe microscope. Alternatively, a measurement device can be installed in the microchannel on the quartz substrate.
本発明の背景には、FIB技術が取り扱う構造体を機能デバイスとして動作させることを可能にするナノ加工技術の急速な進歩がある。両技術の進歩により、今後、本発明の応用領域が拡大することが予想される。 The background of the present invention is the rapid advancement of nanofabrication technology that allows the structures handled by FIB technology to operate as functional devices. With the advancement of both technologies, the application area of the present invention is expected to expand in the future.
本参考例では、LSI上のSi単電子デバイス回路を例としている。まず、図1に示すように、基盤構造体となるCMOS−LSI10を従来技術で作製する。CMOS−LSI10には、機能回路ブロック11や電極12が形成されている。設計段階で、極微細機能デバイスを搭載する10ミクロンm角程度の搭載領域13を設けておく。搭載領域13の周囲には、CMOS−LSIと極微細機能デバイスとが入出力電気信号をやりとりするための複数の電極構造を形成しておく。この電極構造は接続電極13Aで構成される。
In this reference example, an Si single electronic device circuit on an LSI is taken as an example. First, as shown in FIG. 1, a CMOS-
さらに、極微細機能デバイスを別途作製する。本参考例では、図2に示すように、極微細機能デバイス基板20にSi単電子デバイスである極微細機能デバイス21Aを形成している。このデバイスについては、次の参考文献1に記載されている。
参考文献1:Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwadate, Y. Nakajima, S. Horiguchi, K. Murase and M. Tabe : Electron. Lett. 31 (1995) 136.
Furthermore, an ultrafine functional device is manufactured separately. In this reference example, as shown in FIG. 2, an ultrafine
Reference 1: Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwadate, Y. Nakajima, S. Horiguchi, K. Murase and M. Tabe: Electron. Lett. 31 (1995) 136.
Si単電子デバイスは、通常のCMOS−LSIと同様の設備で作製可能である。しかし、Si単電子デバイスの構造パラメータはCMOSのそれと大きく異なるため、Si単電子デバイスをCMOSデバイスと同一基板上に混載することは困難である。また、1つの単電子デバイスは、動作に必須の部分が10nm角という極微細である上に、デバイスを流れる電流がゲート電圧によって周期的に変調されるという特異な特性のために、論理回路を構成する際に、従来と異なる回路構成が可能であり、少ない素子数でCMOS回路と同じ論理を実現することが可能である。さらに、原理的に低消費電力デバイスであるため、高密度な配置が可能である。このため、10ミクロンメートル角程度でも十分に高機能なデバイスが作製できる。 The Si single-electron device can be manufactured with the same equipment as a normal CMOS-LSI. However, since the structural parameters of the Si single electronic device are greatly different from those of the CMOS, it is difficult to mount the Si single electronic device on the same substrate as the CMOS device. In addition, one single-electron device has an extremely small portion of 10 nm square that is indispensable for operation, and has a unique characteristic that the current flowing through the device is periodically modulated by the gate voltage. In the configuration, a circuit configuration different from the conventional one is possible, and the same logic as the CMOS circuit can be realized with a small number of elements. Furthermore, since it is a low power consumption device in principle, a high density arrangement is possible. For this reason, a sufficiently high-functional device can be manufactured even with a size of about 10 μm square.
Si単電子デバイスは前述のような長所を持つ一方、駆動能力が小さいという短所がある。駆動能力が小さいため、単電子デバイスを出力デバイスとして使用することは困難である。単電子デバイスで論理回路を構成した場合であっても、効率的な回路動作を行うためには、出力回路をCMOS回路等によって構成し、単電子デバイスの出力を増幅する必要がある。 Si single-electron devices have the above-mentioned advantages, but also have a disadvantage of low driving capability. Since the driving capability is small, it is difficult to use a single-electronic device as an output device. Even when a logic circuit is configured with a single electronic device, in order to perform an efficient circuit operation, the output circuit must be configured with a CMOS circuit or the like to amplify the output of the single electronic device.
そこで、本参考例では、単電子デバイスのみで構成される論理回路である極微細機能デバイス21Aと入出力端子21Bとを有する極微細デバイスを、CMOS−LSI10の一部として構成した例を示す。先に説明したように、従来技術で作製した基盤構造体であるCMOS−LSI10の一部に搭載されているのが、別途作製した単電子デバイス論理回路である。接続用電極まで形成した単電子デバイス論理回路部分を、FIBを用いて基板から切り離して、極微細構造体21とする。
Therefore, in this reference example, an example is shown in which an ultrafine device having an ultrafine
このとき、入出力端子21Bが設けられている基板面21Cから底面に向かって、極微細構造体21の側面21Dが広がるように、極微細機能デバイス基板20から単電子デバイス論理回路部分を切り離す。つまり、極微細構造体21の側面21Dが傾斜をしている。側面21Dを傾斜するためには、切り離しの際に、極微細機能デバイス基板20を傾ければよい。このとき用いられる、良く絞った集束イオンビームは、30kV程度に加速したGaイオンビームであり、ビーム径は5〜30nmである。また、傾斜した側面21Dが、入出力端子21Bに対する配線経路の一部となる。
At this time, the single electronic device logic circuit portion is separated from the ultrafine functional device substrate 20 so that the
この後、図3に示すように、極微細構造体21を基盤構造体であるCMOS−LSI10に移し、図4に示すように、CMOS−LSI11の所定の位置つまり搭載領域13に搭載する。その後、単電子デバイス回路上の接続電極である入出力端子21Bと、対応する基盤構造体上の接続電極13Aとを、FIBの機能の一部である、タングステン膜堆積機能を用いて配線を行う。
After that, as shown in FIG. 3, the
図5に示すように、入出力端子21Bと接続電極13Aとを接続する場合、タングステン膜堆積機能による金属配線を形成するとき、極微細構造体21の側面21Dが傾斜している。つまり、傾斜した側面21Dが配線接続部の一部となり、配線接続部とCMOS−LSI10との段差が無くなるので、側面21Dでの金属配線用の膜堆積を確実に行うことができる。
As shown in FIG. 5, when connecting the input /
これにより、基盤構造体上の回路と、単電子デバイス回路とが電気的に接続され、1つの機能デバイスとして動作するようになる。ここで用いた基盤構造体と極微細デバイスとを相互接続する電極配線は、従来の手法で形成される実装用の電極に比べて、大幅に小さいものとなる。このため、適切な入出力回路を介してCMOS−LSI10と接続することにより、単電子デバイスのような低消費電力デバイスの特徴を損なうことなく、集積化が可能である。
Thereby, the circuit on the base structure and the single electronic device circuit are electrically connected to operate as one functional device. The electrode wiring interconnecting the substrate structure and the ultrafine device used here is significantly smaller than the mounting electrode formed by the conventional method. For this reason, by connecting to the CMOS-
ここまでの参考例では、基盤構造体として比較的、簡単な回路構成のLSIを例示したが、図6に示すような、より複雑で高機能なLSI系でも適用が可能である。図6では、CMOS−LSI30に機能回路ブロック31〜33、入出力回路34などが形成されている。入出力回路を適切に設計することにより、前述のSi単電子デバイス回路のみならず、カーボンナノチューブ(CNT)デバイス、DNAデバイス、自己組織化デバイス等々の非Si系デバイスが、CMOS−LSI30上へ、図1〜5と同様に、極微細構造体35として搭載が可能となる。
In the reference examples so far, an LSI having a relatively simple circuit configuration is exemplified as the base structure, but the present invention can also be applied to a more complicated and highly functional LSI system as shown in FIG. In FIG. 6, functional circuit blocks 31 to 33, an input / output circuit 34, and the like are formed in the CMOS-
また、基盤構造体としては、たとえば、生体情報計測用の石英基板上のマイクロ流路内への計測用の極微細デバイスの集積化に本発明が適用可能なことは明白である。要は、十分に高機能な微細構造体を、従来技術で形成可能な機能を有する基盤構造体上に集積化して、より有効な機能を得られる組み合わせであれば、その種類は問わない。もちろん、複数の極微細構造デバイスを1つの基盤構造体上へ集積化することも可能である。 In addition, as the base structure, it is apparent that the present invention can be applied to, for example, integration of an ultrafine device for measurement into a microchannel on a quartz substrate for biological information measurement. The point is that any combination is possible as long as a sufficiently high-functional fine structure is integrated on a base structure having a function that can be formed by a conventional technique to obtain a more effective function. Of course, it is also possible to integrate a plurality of ultrafine structure devices on one base structure.
電極接続用の金属として本参考例では最も広く用いられているタングステン(原料ガス W(CO)6)を例として挙げているが、十分に低い抵抗値が得られれば、他の金属系(例えばPt等)でも構わない。要は、FIBによるビーム誘起反応により任意形状での堆積が可能な導電性膜であれば構わない。また、本参考例では、金属配線のみに言及しているが、配線時に分離用の絶縁構造体が必要であれば、絶縁性薄膜が堆積できるガス種を用いることにより、FIBによるビーム誘起反応により、任意形状の絶縁構造体も形成可能である。また、装置構成上の制約が無ければ、観察用のSEM(走査電子顕微鏡)の電子ビームを用いた、電子ビーム励起の堆積膜を利用することも可能である。 In this reference example, tungsten (source gas W (CO) 6), which is the most widely used metal for electrode connection, is taken as an example. However, if a sufficiently low resistance value is obtained, other metals (for example, Pt or the like). In short, any conductive film can be used as long as it can be deposited in an arbitrary shape by a beam-induced reaction by FIB. Further, in this reference example, only metal wiring is mentioned. However, if an insulating structure for separation is required at the time of wiring, by using a gas species capable of depositing an insulating thin film, a beam-induced reaction by FIB is performed. Any shape of insulating structure can also be formed. If there is no restriction on the apparatus configuration, it is also possible to use a deposited film excited by an electron beam using an electron beam of an SEM (scanning electron microscope) for observation.
加工(切断・配線)を行う位置を指定する場合、FIBに標準的に装備されているSIM(二次イオン顕微鏡)機能を用いてもよいが、他の、よりダメージの少ない顕微鏡手法、たとえば、SEM(走査電子顕微鏡)を併用しても構わないことは言うまでもない。 When designating the position to perform processing (cutting / wiring), the SIM (secondary ion microscope) function that is standardly equipped in the FIB may be used. However, other microscopic techniques with less damage, for example, Needless to say, an SEM (scanning electron microscope) may be used in combination.
基板から切断した極微細デバイスを含む構造体を基盤構造体上に移送する手段については、微細な構造体を顕微鏡下(SIMやSEM)でハンドリング出来る手法であれば、手段は問わない。一般的には、先鋭な先端を有する針状の可動棒を用いて移送する手法が知られている。微細構造体を基板から切断する際に、その一端を可動棒の先端部に固定した後、微細構造体を含んでいた基板と基盤構造体を入れ替えて、基盤構造体上の所望の位置に、切り出した微細構造体を設置できればよいわけで、微細構造体の移送用の棒は、上下動のみでも移送は可能である。勿論、三次元的に移動が可能であっても差し支えない。 The means for transferring the structure including the ultrafine device cut from the substrate onto the base structure is not particularly limited as long as the fine structure can be handled under a microscope (SIM or SEM). In general, a method of transferring using a needle-shaped movable rod having a sharp tip is known. When cutting the fine structure from the substrate, after fixing its one end to the tip of the movable rod, replace the substrate containing the fine structure and the base structure, and at a desired position on the base structure, It is only necessary to install the cut out fine structure, and the fine structure transfer rod can be transferred only by vertical movement. Of course, there is no problem even if movement in three dimensions is possible.
本参考例では、計測回路用基盤構造体上へのSi単電子デバイスおよび回路の搭載を例としている。デバイスが微細になるにつれて、単体のテストデバイスの性能を計測することは困難となる。これは、単体デバイスに接続される計測用の電極の大きさが、対象デバイスに比べて巨大であるために、各種の寄生効果が生じるためである。 In this reference example, the mounting of a Si single electronic device and a circuit on the measurement circuit board structure is taken as an example. As devices become smaller, it becomes difficult to measure the performance of a single test device. This is because various parasitic effects occur because the size of the measurement electrodes connected to the single device is larger than that of the target device.
寄生効果を防ぐためには、デバイス単体を直接、計測用の回路に接続することが効果的である。計測用の回路を同一プロセス・同一基板上に形成できる場合は問題が無いが、たとえば、参考例1で挙げたような単電子デバイスあるいはCNTデバイスのような最先端デバイスの場合、これは不可能である。このため、FIBを用いて単体デバイスを切り出し、計測用の回路をあらかじめ形成してある基盤構造体上へ設置・配線すれば、その特性の計測が可能となる。 In order to prevent parasitic effects, it is effective to connect a single device directly to a measurement circuit. There is no problem if the measurement circuit can be formed on the same process and the same substrate, but this is not possible, for example, in the case of a state-of-the-art device such as a single-electron device or a CNT device as mentioned in Reference Example 1. It is. For this reason, if a single device is cut out using FIB and installed and wired on a base structure in which a circuit for measurement is formed in advance, the characteristics can be measured.
この技術は、たとえば、特定の故障個所のデバイスをFIB加工により抜き出して計測し、その故障原因を解明すると言った応用も可能である。FIB加工により扱える範囲の大きさであれば、単体デバイスのみでなく、ある程度の機能ブロック単位でも計測が可能である。要は、所望の場所の切り出しが可能であり、これをFIBの配線機能により基板構造体上の電極に配線が可能であればよい。 This technique can be applied to, for example, to extract a device at a specific failure location by FIB processing and measure it, and to elucidate the cause of the failure. If the size is within the range that can be handled by FIB processing, not only a single device but also a certain functional block unit can be measured. In short, it is only necessary that a desired location can be cut out, and this can be wired to the electrode on the substrate structure by the wiring function of the FIB.
図7と図8とは、前記の微細デバイスの特性解析に、本発明を適用した例を示している。本参考例では、計測回路用基盤構造体40に計測回路ブロック41、外部接続用電極42があらかじめ形成されている。計測回路ブロック41の所定の領域43には、それぞれ4つの接続用電極が2組形成されている。つまり、4つの接続用電極43Aと4つの接続用電極43Bとが形成されている。
7 and 8 show an example in which the present invention is applied to the characteristic analysis of the fine device. In this reference example, the measurement circuit block 41 and the external connection electrode 42 are formed in advance on the measurement circuit board structure 40. In the
本参考例では、極微細機能デバイス基板上に、Si単電子デバイス51Aを1つ作製し、4つの接続用電極51Bに配線したものと、複数の単電子デバイスより構成される単電子デバイス回路52Aに4つの接続用電極52Bを配線したものとを、それぞれFIB加工により切り出す。
In this reference example, one Si single-
極微細構造体51、52の切り出しは、次の様にして行う。図9に示すように、極微細機能デバイス基板50に作成されたデバイスを切り出す際に、FIB傾斜加工(+60度)を行う。つまり、イオンビームの照射方向に対して極微細機能デバイス基板50を傾斜させる。これによって、A方向からの良く絞ったイオンビームによって、溝501が形成される。このとき用いられる、良く絞った集束イオンビームは、30kV程度に加速したGaイオンビームであり、ビーム径は5〜30nmである。つぎに、FIB傾斜加工(−30度)を行う。これによって、B方向からの良く絞ったイオンビームによって、溝502が形成される。さらに、構造体の両端部(図9の紙面の手前側と奥側)をFIB加工することにより、微細構造体が基盤から切り出される。加工により完全に基板から構造体が切り離される直前に、微細構造体の移送機構の一部を構造体の一部に接触、固定しておく。このFIB加工の際に用いる、Gaイオンビームは、極微細構造体上のデバイスに損傷を与えないように良く絞られている必要がある。一般的な、FIB加工の場合には加工対象構造上に損傷防止の保護膜を堆積するため、多少のビームの拡がりは許容されるが、本参考例ではイオンビーム損傷はデバイス特性に影響を及ぼす可能性があるため、極力低減する必要がある。
The
この後、計測回路用基盤構造体40の所定の位置つまり領域43へ、極微細構造体51を搭載する。そして、FIBのビーム励起反応を利用して堆積した複数の金属配線で、基盤構造体上の電極と、対応する極微細構造体51上の単電子デバイスの電極とを接続する。
Thereafter, the
さらに、極微細構造体51と同様に単電子デバイス回路を含む極微細構造体52もFIB加工による切り出し、計測回路用基盤構造体40の所定の位置つまり領域43への移送、FIB配線形成を行う。
Further, similarly to the
このとき、図10に示すように、極微細構造体51の断面形状は楔形であり、極微細構造体51の基板表面511に4つの接続用電極51Bが作製されている。楔形に加工した極微細構造体51を、基板表面511を傾斜させて計測回路用基盤構造体40に搭載することにより、図10に示すように、極微細構造体51の配線接続部と計測回路用基盤構造体40との段差が無くなるので、FIB機能の一部であるタングステン膜堆積機能を用いて、FIB配線53Aの形成を行ったときに、接続用電極51Bと接続用電極43Aとの電気的接続を確実に行うことができる。接続用電極52Bと接続用電極43Bとの間のFIB配線53Bも同様である。
In this case, the cross-sectional shape of the way, very
本参考例では、基盤構造体上へ計測用回路が形成されている例を述べているが、単に、外部の計測器に接続可能な適当な電極群を形成した基盤構造体でも構わない。 In this reference example, an example in which a measurement circuit is formed on a base structure is described, but a base structure in which an appropriate electrode group that can be connected to an external measuring instrument is simply formed.
計測対象のデバイスは、FIBにより堆積可能な金属で形成した電極により、電気的に接続が可能であれば、特にあらかじめ金属電極を形成していなくともよい。FIB堆積膜により任意形状に形成した電極により、例えばソース・ドレイン・ゲートの機能を実現させることができれば、これをあらかじめ作製しておく必要はない。また、計測対象の配線電極が絶縁膜に覆われている状況でも、FIB加工により絶縁膜を除去した後に、FIB堆積膜により配線を施して、電気的な接続が確保できれば問題がない。 The device to be measured need not have a metal electrode formed in advance as long as it can be electrically connected by an electrode formed of a metal that can be deposited by FIB. If, for example, the functions of the source, drain, and gate can be realized by the electrode formed in an arbitrary shape by the FIB deposited film, it is not necessary to prepare this in advance. Even in a situation where the wiring electrode to be measured is covered with an insulating film, there is no problem if the insulating film is removed by FIB processing and then the wiring is provided by the FIB deposited film to ensure electrical connection.
本実施例では、極微細デバイスが走査プローブ顕微鏡(SPM)用プローブ上の単電子デバイスセンサーである場合を例としている。走査プローブ顕微鏡用のプローブは、一般的に単一のプローブで観察対象の表面を走査することにより、各種の情報を得ている。この単一のプローブの換わりに、各種の計測機能を有する極微細デバイスを用いることができれば、その機能は飛躍的に向上する。 In this embodiment, the case where the ultrafine device is a single electron device sensor on a probe for a scanning probe microscope (SPM) is taken as an example. A probe for a scanning probe microscope generally obtains various types of information by scanning the surface of an observation target with a single probe. If an ultrafine device having various measurement functions can be used in place of the single probe, the function is dramatically improved.
図11は、SPM用のプローブ60のカンチレバー部61の先端部に、別途作製した計測用の極微細デバイスを搭載した実施例を示す図である。プローブ60は、四配線SPM用プローブである。ここでは、高感度の電荷センサーとしてSi単電子デバイスを搭載した例を示してある。プローブ60の先端部には、極微細構造体70が設けられている。
FIG. 11 is a diagram showing an embodiment in which a separately prepared ultrafine device for measurement is mounted on the tip of the cantilever portion 61 of the probe 60 for SPM. The probe 60 is a four-wire SPM probe. Here, an example is shown in which a Si single-electron device is mounted as a highly sensitive charge sensor. An
極微細構造体70の構成を図12および図13に示す。図12は、図11の極微細構造体を示す平面図である。図13は、図12の部分断面を示す断面図であり、(a)が図12の線L1に沿った断面を示し、(b)が図12の線L2に沿った断面を示す。センス用Si単電子デバイス71CがSOI基板上に既存の技術により形成されており、SOI基板上のMOSFETとして動作する適切にパターニングされたSOI−Si層711(一部に単電子デバイスとして動作する極微細細線構造を含む)を、適当な条件で熱酸化することにより単電子デバイス化してある(前述の参考文献1参照)。極微細構造体70では、単電子デバイス部にSOI−Si層711をパターニングして、センス用サイドゲート71Dと制御用サイドゲート71Eとを取り付けた構造としてある。
The structure of the
センス用Si単電子デバイス71Cとセンス用サイドゲート71Dと制御用のサイドゲート71Eとは、Siの基板71Aに、埋込酸化膜層71Bを介して設けられている。また、センス用Si単電子デバイス71Cとセンス用サイドゲート71Dと制御用のサイドゲート71Eとは熱酸化膜71Fで覆われている。
The sense Si single-
センス用単電子デバイス71Cの特性の制御には、2種類のゲートを用いることが効果的であるため、基板コンタクト電極を利用して埋込酸化膜を介して、基板自体を裏面ゲートとして用いる。このため、このデバイスを動作させるためには、ソース電極と、ドレイン電極と、2つの制御ゲート電極(サイドゲートと基板コンタクト)とが必要であり、この電極領域をセンス用サイドゲートプローブ電極の反対側に形成してある。Si単電子デバイスを含む基板を、参考例2と同様な手法で加工し、極微細構造体70を形成する。この例では、FIB傾斜加工(+60度)とFIB傾斜加工(−45度)を行い、楔形形状を形成している。基板からの切り離し直前に、移動用のプローブに接合した後、単電子デバイスを含んでいた基板をどけて、換わりに走査プローブ顕微鏡用のプローブ60をFIB装置内に導入する。
Since it is effective to use two types of gates for controlling the characteristics of the sensing single-
プローブ60のカンチレバー部61には、あらかじめ4本のAl配線61A〜61Dを形成しておく。走査プローブ顕微鏡用のプローブ60、および、単電子デバイスの位置調整を行った後、カンチレバー部61の先端部の所望の位置に、単電子デバイスが形成されている極微細構造体70を設置する。その後、デバイスのソース・ドレイン・サイドゲート・基板コンタクト部のシリコン層を、FIBによるエッチングにより露出させ、コンタクト領域を形成する。これにより、ソース電極7111と、ドレイン電極7112と、基板コンタクト7113と、Si層コンタクト7114とが形成される。
In the cantilever portion 61 of the probe 60, four Al wirings 61A to 61D are formed in advance. After adjusting the position of the probe 60 for the scanning probe microscope and the single-electron device, the
ソース・ドレイン・サイドゲート用のコンタクト形成のエッチングは、Si層上の熱酸化膜71Fを除去できればよい。基板コンタクト形成の場合は、埋込酸化膜71Bを除去する必要がある。コンタクト領域形成後、つまり、ソース電極7111、ドレイン電極7112、基板コンタクト7113、およびSi層コンタクト7114の形成後、各電極とカンチレバーのAI配線61A〜61DとをFIBにより堆積したW電極62A〜62Dにより接続する。
Etching for contact formation for the source, drain, and side gate is sufficient if the
このようにして作製したプローブを走査プローブ顕微鏡に取り付けた後、4つの電極に適当な電圧を印加して、デバイスを動作させることにより、このプローブを超高感度の電荷計として用い、高分解能に各種の電荷分布を計測することが可能である。 After attaching the probe prepared in this way to the scanning probe microscope, the device is operated by applying an appropriate voltage to the four electrodes. Various charge distributions can be measured.
本実施例では、プローブ先端に搭載する極微細デバイスの例として、高感度の電荷計の一種である単電子デバイスを挙げたが、他の有益な機能を有するデバイスでも構わない。たとえば、局所的な抵抗測定が可能な四探針プローブ、あるいは、極微細な複数の可動プローブ(ナノマニピュレター)等、各種のデバイスが搭載可能である。走査用のプローブと先端の構造体とを別々に作製することにより、利用できる先端の構造体の作製の自由度が大幅に増大し、各種の高感度な機能デバイスをセンサーとして利用することが可能となる。 In this embodiment, as an example of the ultrafine device mounted on the probe tip, a single-electron device which is a kind of highly sensitive charge meter has been described. However, a device having other useful functions may be used. For example, various devices such as a four-probe probe capable of local resistance measurement or a plurality of ultrafine movable probes (nanomanipulators) can be mounted. By fabricating the scanning probe and the tip structure separately, the degree of freedom in the use of the tip structure that can be used is greatly increased, and various high-sensitivity functional devices can be used as sensors. It becomes.
また、基盤構造体であるプローブとして、単純な配線のみを有する構造を挙げたが、自己検知機能(ピエゾ抵抗体により撓みの検知が可能)のような、より複雑な機能を有するプローブのカンチレバー部を利用してもよい。 In addition, although a structure having only a simple wiring is cited as a probe that is a base structure, a cantilever part of a probe having a more complicated function such as a self-detection function (deflection can be detected by a piezoresistor) May be used.
また、カンチレバー上に配置する配線は4本に限定されている訳ではなく、先端に搭載する機能デバイスの必要に応じて増減させればよい。要は、既存技術で実現可能なプローブのカンチレバー先端部に、通常の特別な機能を有さない1本の単純なプローブの換わりに、別途作製した複数の電極を有する機能デバイスを、FIB加工技術を用いて搭載してあれば良い。 Further, the number of wirings arranged on the cantilever is not limited to four, and may be increased or decreased as necessary for the functional device mounted on the tip. In short, instead of a single simple probe that does not have a normal special function at the tip of the cantilever of a probe that can be realized with existing technology, a functional device having a plurality of separately manufactured electrodes is used in FIB processing technology. It only has to be mounted using.
本発明は、非常に微細なデバイス構造を集積化して用いる分野、たとえば、微細半導体装置に利用可能である。また、非常に微細なデバイス構造を検査する分野、たとえば、微細半導体装置の検査工程に利用可能である。さらに、今後、極微細なデバイスを集積化することにより、より高機能な装置が実現できる分野、たとえば、走査プローブ顕微鏡やマイクロ流路応用技術といった、微小電子機械の分野に利用可能である。 The present invention can be used in a field where very fine device structures are integrated, for example, in a fine semiconductor device. Further, it can be used in the field of inspecting a very fine device structure, for example, an inspection process of a fine semiconductor device. Furthermore, in the future, it can be used in the field where higher-performance devices can be realized by integrating ultrafine devices, for example, in the field of microelectronic machines such as scanning probe microscopes and microchannel application technology.
10、30 CMOS−LSI
11、31〜33 機能回路ブロック
12 電極
13 搭載領域
13A 接続電極
20 極微細機能デバイス基板
21、35 極微細構造体
21A 極微細機能デバイス
21B 入出力端子
21C 基板面
21D 側部
34 入出力回路
40 計測回路用基盤構造体
41 計測回路ブロック
42 外部接続用電極
43A、43B 接続用電極
50 極微細機能デバイス基板
501 溝
51、52 極微細構造体
511 基板表面
51A Si単電子デバイス
51B 接続用電極
60 プローブ
61 カンチレバー部
61A〜61D Al配線
62A〜62D W電極
70 極微細構造体
711 SOI−Si層
7111 ソース電極
7112 ドレイン電極
7113 基板コンタクト
7114 Si層コンタクト
71A 基板
71B 埋込酸化膜層
71C センス用Si単電子デバイス
71D センス用サイドゲート
71E 制御用のサイドゲート
71F 熱酸化膜
10, 30 CMOS-LSI
DESCRIPTION OF SYMBOLS 11, 31-33 Functional circuit block 12
Claims (11)
前記機能構造体を搭載する領域と、前記複数の入出力電極に接続される複数の入出力電極とを有し、第2のプロセスにより作製された基盤構造体と、
前記基盤構造体の前記複数の入出力電極と前記機能構造体の対応する前記複数の入出力電極とを接続する、ビーム励起反応堆積により形成された配線とを備え、
前記機能構造体は、前記配線の経路中の段差が抑制された形状を有し、
前記基盤構造体が走査プローブ顕微鏡のプローブのカンチレバー部であり、当該カンチレバー部の先端に前記機能構造体が搭載されていることを特徴とする集積化電子装置。 A functional device formed on a substrate by a first process and having a plurality of input / output electrodes separated from the substrate;
A substrate structure having a region on which the functional structure is mounted and a plurality of input / output electrodes connected to the plurality of input / output electrodes, and manufactured by a second process;
A wiring formed by beam-excited reaction deposition that connects the plurality of input / output electrodes of the base structure and the corresponding input / output electrodes of the functional structure;
The functional structure has a shape in which a step in the route of the wiring is suppressed,
The base structure is a cantilever of the scanning probe microscope probe, integrated electronic device according to claim that you have the functional structure to the tip of the cantilever portion is mounted.
第1のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスを、前記基板から、機能構造体として顕微鏡下で切り出す第1の工程と、
第2のプロセスにより作製され、複数の入出力電極を有する基盤構造体上に、前記機能構造体を搭載する第2の工程と、
前記機能構造体を前記基盤構造体に顕微鏡下で固定し、前記基盤構造体の有する前記複数の入出力電極と前記機能構造体の有する前記複数の入出力電極とを、ビーム励起反応堆積により形成した配線によって接続する第3の工程とを含み、
前記第1の工程において前記機能構造体を前記基盤から切り離す際に、前記第3の工程において形成される前記配線の経路中の段差が抑制された形状を有するように前記機能構造体を前記基盤から切り離すことを特徴とする集積化電子装置の製造方法。 A manufacturing method of an integrated electronic device for manufacturing the integrated electronic device according to any one of claims 1 to 6
A first step of cutting out a functional device having a plurality of input / output electrodes produced on a substrate by a first process from the substrate as a functional structure under a microscope;
A second step of mounting the functional structure on a base structure having a plurality of input / output electrodes fabricated by a second process;
The functional structure is fixed to the base structure under a microscope, and the input / output electrodes of the base structure and the input / output electrodes of the functional structure are formed by beam excitation reaction deposition. A third step of connecting by the connected wiring,
When the functional structure is separated from the base in the first step, the base is formed so that a step in the path of the wiring formed in the third step is suppressed. A method of manufacturing an integrated electronic device, characterized in that it is separated from the device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270389A JP4420273B2 (en) | 2003-07-02 | 2003-07-02 | Integrated electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270389A JP4420273B2 (en) | 2003-07-02 | 2003-07-02 | Integrated electronic device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005026609A JP2005026609A (en) | 2005-01-27 |
JP4420273B2 true JP4420273B2 (en) | 2010-02-24 |
Family
ID=34190350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003270389A Expired - Fee Related JP4420273B2 (en) | 2003-07-02 | 2003-07-02 | Integrated electronic device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4420273B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5250018B2 (en) * | 2010-12-13 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2003
- 2003-07-02 JP JP2003270389A patent/JP4420273B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005026609A (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7964143B2 (en) | Nanotube device and method of fabrication | |
Petersen et al. | Scanning microscopic four-point conductivity probes | |
CN100478666C (en) | Micro structure, cantilever, scanning probe microscope and a method of measuring deformation quantity for the fine structure | |
US11573247B2 (en) | Systems and methods for manufacturing nano-electro-mechanical-system probes | |
US7199305B2 (en) | Protosubstrates | |
US20060213259A1 (en) | Sensors for electrochemical, electrical or topographical analysis | |
JP2002543439A (en) | Integrated micro column and scanning probe microscope array | |
Nafari et al. | MEMS sensor for in situ TEM atomic force microscopy | |
JP4420273B2 (en) | Integrated electronic device and manufacturing method thereof | |
EP2801831B1 (en) | Vertical embedded sensor and process of manufacturing thereof | |
JP2006126190A (en) | Self-detection type spm probe | |
Sarkar et al. | Modular MEMS experimental platform for transmission electron microscopy | |
Sarkar et al. | A CMOS-MEMS scanning probe microscope with integrated position sensors | |
JP2007047059A (en) | Probe unit, manufacturing method of probe unit, and inspection method of electronic device | |
Dong et al. | Design, fabrication and testing of CNT based ISFET for Nano pH sensor application: A preliminary study | |
Nagase et al. | A method for assembling nano-electromechanical devices on microcantilevers using focused ion beam technology | |
Dong et al. | Design, fabrication and measurement of CNT based ISFET for NANO devices | |
KR20080101455A (en) | Semiconductor probe and fabricating method thereof | |
Harris | Development of a nanostructure thermal property measurement platform compatible with a transmission electron microscope | |
Nafari | Microsensors for in situ electron microscopy applications | |
JP2004047901A (en) | Method of lithography using scanning tunneling microscope and scanning tunneling microscope for it | |
JPH06124986A (en) | Semiconductor device and its manufacture and evaluation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20091125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |