JP4419599B2 - Chip-type surge absorber and manufacturing method thereof - Google Patents
Chip-type surge absorber and manufacturing method thereof Download PDFInfo
- Publication number
- JP4419599B2 JP4419599B2 JP2004046191A JP2004046191A JP4419599B2 JP 4419599 B2 JP4419599 B2 JP 4419599B2 JP 2004046191 A JP2004046191 A JP 2004046191A JP 2004046191 A JP2004046191 A JP 2004046191A JP 4419599 B2 JP4419599 B2 JP 4419599B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- surge absorber
- type surge
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
本発明は、サージから種々の電子機器等を保護し、事故を未然に防ぐために使用されるチップ型サージアブソーバ及びその製造方法に関するものである。 The present invention relates to a chip-type surge absorber used for protecting various electronic devices and the like from surges and preventing accidents, and a method for manufacturing the same.
サージアブソーバは、電話機やモデム等の電子機器が通信線と接続する部分、或いはCRT駆動回路など、雷サージや静電気等の異常電圧による電撃を受け易い部分に接続され、外部から浸入する異常電圧によって電子機器が破壊されるのを防ぐために使用されている。 Surge absorbers are connected to parts where electronic devices such as telephones and modems are connected to communication lines, or parts that are susceptible to electric shock caused by abnormal voltage such as lightning surge or static electricity, such as CRT drive circuits, and are caused by abnormal voltage entering from outside Used to prevent electronic equipment from being destroyed.
このようなサージアブソーバは様々なものが知られているが、その一つとしてガラス等からなる絶縁性の管体と、一対の封止電極とを備えたものが知られている。管体は円筒形状に形成され、その内周面には導電性皮膜が被着されている。この導電性皮膜には、管体の長手方向略中央部で導電性皮膜を軸方向に分割するようにマイクロギャップが形成されている。一対の封止電極は、管体の両端部に封着されて導電性皮膜に電気的に接続されている。また、管体内には、不活性ガスが封入されている。 Various types of such surge absorbers are known, and one of them is provided with an insulating tube made of glass or the like and a pair of sealing electrodes. The tubular body is formed in a cylindrical shape, and a conductive film is deposited on the inner peripheral surface thereof. In this conductive film, a micro gap is formed so as to divide the conductive film in the axial direction at a substantially central portion in the longitudinal direction of the tubular body. The pair of sealing electrodes are sealed at both ends of the tubular body and are electrically connected to the conductive film. In addition, an inert gas is sealed in the tube.
このサージアブソーバにおいては、異常電圧(サージ電圧)が一対の封止電極に印加されると、マイクロギャップでグロー放電がトリガされる。この放電は、導電性皮膜に沿って管体の両端部に達し、最終的に対向する一対の封止電極間でアーク放電が発生する。これによりサージ電圧は、サージアブソーバに吸収され電子機器等が保護される。
ここで、管体と一対の封止電極との間には、接触をよくするためにはんだ等を介在させている場合が多く、この場合、サージ電流(放電電流)が流れるとフラックスやはんだが分解し、これらが管体内に飛散することがある。この飛散した一部がマイクロギャップ内に堆積すると、マイクロギャップの絶縁性が劣化し、サージアブソーバの寿命に悪影響を及ぼすので、マイクロギャップの深さや幅は任意に設定できることが好ましい。
In this surge absorber, when an abnormal voltage (surge voltage) is applied to a pair of sealing electrodes, glow discharge is triggered in the micro gap. This discharge reaches both ends of the tube along the conductive film, and arc discharge is finally generated between a pair of sealing electrodes opposed to each other. As a result, the surge voltage is absorbed by the surge absorber and the electronic device or the like is protected.
Here, in many cases, solder or the like is interposed between the tube body and the pair of sealing electrodes to improve contact. In this case, when a surge current (discharge current) flows, flux and solder are They can decompose and scatter into the tube. If the scattered part accumulates in the microgap, the insulating property of the microgap deteriorates and adversely affects the life of the surge absorber. Therefore, it is preferable that the depth and width of the microgap can be arbitrarily set.
ここで、前述のようなサージアブソーバの製造方法としては、管体全体に導電性皮膜を被着させた後、これをカーボンヒータ内に入れて全体を加熱させ、管体の両端部に封止電極をそれぞれ溶着させる。この際、同時に管体内に不活性ガスを導入して封入させる。その後、管体の外周面の導電性皮膜を除去し、管体の外側からレーザを照射させ、管体の内周面の導電性皮膜をカットしてマイクロギャップを形成することによりサージアブソーバを得ている(例えば特許文献1参照)。
ところで、前記従来のサージアブソーバの製造方法においては、管体の外側からレーザを照射させ、管体の内周面の導電性皮膜をカットしてマイクロギャップを形成していた。従って、マイクロギャップの深さを、導電性皮膜の厚さより大きくすることができず、このマイクロギャップの深さを深く形成することが困難であるという問題があった。また、レーザによる照射によりマイクロギャップを形成することから、この幅を広くかつ高精度に形成することが困難であるという問題があり、さらに、同様の理由により、このマイクロギャップを挟んで対向する導電性皮膜の端面は、微視的に見ると鋸歯状となるので、この皮膜間の放電開始電圧が安定しないという問題があった。 By the way, in the conventional method of manufacturing a surge absorber, a laser is irradiated from the outside of the tubular body, and the conductive film on the inner peripheral surface of the tubular body is cut to form a micro gap. Therefore, there is a problem that the depth of the micro gap cannot be made larger than the thickness of the conductive film, and it is difficult to form the depth of the micro gap deeply. In addition, since the microgap is formed by laser irradiation, there is a problem that it is difficult to form the width wide and with high accuracy. Further, for the same reason, there is a problem in that the conductive layers are opposed to each other with the microgap interposed therebetween. Since the end face of the conductive film has a sawtooth shape when viewed microscopically, there is a problem that the discharge start voltage between the films is not stable.
この発明は、このような事情を考慮してなされたもので、マイクロギャップの深さ,幅を高精度かつ容易に設定することができるとともに、放電開始電圧が安定したチップ型サージアブソーバ及びその製造方法を提供することを目的とする。 The present invention has been made in consideration of such circumstances, and can provide a chip-type surge absorber that can set the depth and width of the microgap with high precision and ease, and has a stable discharge start voltage, and its manufacture. It aims to provide a method.
前記課題を解決して、このような目的を達成するために、本発明は以下の手段を提案している。
本発明のチップ型サージアブソーバは、第1の貫通孔を有する第1の絶縁素体と、中間貫通孔を有する中間絶縁板と、第2の貫通孔を有する第2の絶縁素体とがこの順に前記各貫通孔を連通状態にして接合され、連通状態の前記各貫通孔で構成された貫通孔の両端部が、封止電極で封止され、前記第1の貫通孔及び前記第2の貫通孔の内周面のみに、前記封止電極に接続された導電性皮膜が被着されており、一方の前記封止電極の一部が、前記第1の貫通孔内に配置され、他方の前記封止電極の一部が、前記第2の貫通孔内に配置されていることを特徴とする。
In order to solve the above-described problems and achieve such an object, the present invention proposes the following means.
The chip type surge absorber according to the present invention includes a first insulating element having a first through hole, an intermediate insulating plate having an intermediate through hole, and a second insulating element having a second through hole. The through-holes are joined in such a state that the through-holes are connected in order, and both end portions of the through-holes configured by the connected through-holes are sealed with sealing electrodes, and the first through-hole and the second through-hole are sealed. only the inner peripheral surface of the through hole, the connected conductive film on the sealing electrodes are deposited, a portion of one of the sealing electrodes, disposed in said first through hole, the other A part of the sealing electrode is arranged in the second through hole .
このチップ型サージアブソーバでは、前記中間絶縁板に形成された中間貫通孔をいわゆるマイクロギャップとすることができるので、このマイクロギャップの深さの設定は前記中間貫通孔の径を設定し、幅の設定は前記中間絶縁板の厚さを設定することにより行うことができる。すなわち、マイクロギャップの深さ及び幅の設定を容易かつ高精度に行うことができるようになる。
また、前記第1,第2の貫通孔の内周面に被着された導電性皮膜の外表面のうち、前記マイクロギャップを挟んで対向する端面を容易に平滑面とすることができるので、放電開始電圧を確実に安定させることができる。
In this chip-type surge absorber, the intermediate through hole formed in the intermediate insulating plate can be a so-called micro gap, so the setting of the depth of the micro gap sets the diameter of the intermediate through hole, The setting can be performed by setting the thickness of the intermediate insulating plate. That is, the depth and width of the microgap can be set easily and with high accuracy.
Further, among the outer surfaces of the conductive film deposited on the inner peripheral surfaces of the first and second through holes, the end surfaces facing each other across the micro gap can be easily made smooth. The discharge start voltage can be reliably stabilized.
また、本発明のチップ型サージアブソーバは、請求項1記載のチップ型サージアブソーバにおいて、前記中間貫通孔、前記第1の貫通孔及び前記第2の貫通孔が、それぞれ同軸上に形成され、前記中間貫通孔が、前記第1の貫通孔及び前記第2の貫通孔よりも内径が大きいことを特徴とする。 The chip type surge absorber according to the present invention is the chip type surge absorber according to claim 1, wherein the intermediate through hole, the first through hole, and the second through hole are formed coaxially, The intermediate through hole has an inner diameter larger than that of the first through hole and the second through hole.
このチップ型サージアブソーバでは、前記第1,第2の貫通孔がそれぞれ同軸上に形成され、前記中間貫通孔が前記第1,第2の貫通孔よりも内径が大きいので、深さの深いマイクロギャップを容易に得ることができる。従って、このチップ型サージアブソーバにサージ電流が流れ、封止電極と前記第1,第2の絶縁素体との間に介在してあるフラックス等が分解しこれらが飛散して、この飛散した一部がマイクロギャップ内に堆積した場合においても、このマイクロギャップの絶縁性劣化や、このサージアブソーバの短命化を確実に抑制することができる。 In this chip type surge absorber, the first and second through holes are formed coaxially, and the intermediate through hole has an inner diameter larger than that of the first and second through holes. A gap can be easily obtained. Therefore, a surge current flows through the chip-type surge absorber, and flux and the like interposed between the sealing electrode and the first and second insulators are decomposed and scattered, and the scattered one Even when the portion is deposited in the micro gap, it is possible to reliably suppress the deterioration of the insulating property of the micro gap and the shortening of the life of the surge absorber.
また、本発明のチップ型サージアブソーバの製造方法は、導電性皮膜が内周面に形成された複数の第1の貫通孔を有する第1の絶縁基板と、複数の中間貫通孔を有する中間絶縁基板と、導電性皮膜が内周面に形成された複数の第2の貫通孔を有する第2の絶縁基板とをこの順に前記各貫通孔を連通状態にして接合させ積層板とする接合工程と、前記積層板を格子状に切断してチップ体とする切断工程と、前記連通状態の前記各貫通孔で形成された貫通孔の両端部を封止電極で封止してこれら封止電極と前記導電性皮膜とを接続させ、一方の前記封止電極の一部が前記第1の貫通孔内に配置されると共に他方の前記封止電極の一部が前記第2の貫通孔内に配置される封止工程とを備えていることを特徴とする。 The method of manufacturing a chip-type surge absorber according to the present invention includes a first insulating substrate having a plurality of first through-holes having a conductive film formed on an inner peripheral surface, and an intermediate insulation having a plurality of intermediate through-holes. A bonding step in which a substrate and a second insulating substrate having a plurality of second through-holes each having a conductive film formed on an inner peripheral surface are joined in this order with the through-holes in communication with each other; A step of cutting the laminated plate into a lattice shape to form a chip body, and sealing both ends of the through holes formed by the through holes in the communication state with sealing electrodes, The conductive film is connected , a part of one of the sealing electrodes is disposed in the first through hole and a part of the other sealing electrode is disposed in the second through hole. And a sealing process.
また、本発明のチップ型サージアブソーバの製造方法は、請求項3記載のチップ型サージアブソーバの製造方法において、前記第1の絶縁基板及び前記第2の絶縁基板は、表面にそれぞれ格子状の第1のスクライブライン及び第2のスクライブラインが形成され、前記切断工程は、前記第1,第2のスクライブラインに沿って切断することを特徴とする。
Further, the chip type surge absorber manufacturing method of the present invention is the chip type surge absorber manufacturing method according to
また、本発明のチップ型サージアブソーバの製造方法は、請求項4記載のチップ型サージアブソーバの製造方法において、前記第1の絶縁基板及び前記第2の絶縁基板は、格子状の前記第1,第2のスクライブラインがそれぞれ形成されたセラミックス用の第1,第2のグリーンシートに、前記第1,第2の貫通孔をそれぞれ形成するグリーンシート形成工程と、これら第1,第2のグリーンシートを焼成する焼成工程と、焼成後に前記第1の貫通孔及び前記第2の貫通孔の内周面に導電性皮膜を形成する皮膜形成工程とを経て製造されることを特徴とする。
The chip type surge absorber manufacturing method according to the present invention is the chip type surge absorber manufacturing method according to
これらのチップ型サージアブソーバの製造方法では、深さ及び幅が高精度とされたマイクロギャップを容易に形成することができ、マイクロギャップの絶縁性劣化や、このサージアブソーバの短命化を抑制できるチップ型サージアブソーバを容易にかつ低コストで形成することができる。
また、前記第1,第2の貫通孔の内周面に被着された導電性皮膜の表面のうち、前記マイクロギャップを挟んで対向する端面を容易に平滑面とすることができるので、この導電性皮膜間の放電開始電圧が安定したチップ型サージアブソーバを確実にかつ低コストで形成することができる。
さらに、前記第1の絶縁基板及び前記第2の絶縁基板は、表面にそれぞれ格子状の第1のスクライブライン及び第2のスクライブラインが形成され、前記切断工程は、前記第1,第2のスクライブラインに沿って切断するので、この切断を容易かつ高精度に行うことができるようになる。
In these chip type surge absorber manufacturing methods, a microgap having a high depth and width can be easily formed, and a chip capable of suppressing the insulation degradation of the microgap and the shortening of the life of the surge absorber. Type surge absorber can be formed easily and at low cost.
Moreover, since the end faces facing each other across the micro gap can be easily made smooth among the surfaces of the conductive film deposited on the inner peripheral surfaces of the first and second through-holes, A chip-type surge absorber having a stable discharge start voltage between the conductive films can be formed reliably and at low cost.
Furthermore, the first insulating substrate and the second insulating substrate have a lattice-shaped first scribe line and second scribe line formed on the surface, respectively, and the cutting step includes the first and second scribe lines. Since cutting is performed along the scribe line, this cutting can be performed easily and with high accuracy.
本発明に係るチップ型サージアブソーバ及びその製造方法によれば、深さ及び幅が高精度とされたマイクロギャップを容易に形成することができ、マイクロギャップの絶縁性劣化や、このサージアブソーバの短命化を抑制できるチップ型サージアブソーバを提供することができる。
また、前記第1,第2の貫通孔の内周面に被着された導電性皮膜の外表面のうち、前記マイクロギャップを挟んで対向する端面を容易に平滑面とすることができるので、放電開始電圧を確実に安定させることができる。
According to the chip type surge absorber and the manufacturing method thereof according to the present invention, it is possible to easily form a microgap having a high depth and width, and to reduce the insulation property of the microgap and to shorten the life of the surge absorber. It is possible to provide a chip-type surge absorber that can suppress the increase in the size.
Further, among the outer surfaces of the conductive film deposited on the inner peripheral surfaces of the first and second through holes, the end surfaces facing each other across the micro gap can be easily made smooth. The discharge start voltage can be reliably stabilized.
以下、本発明に係るチップ型サージアブソーバ及びその製造方法の一実施形態を、図1,図2を参照しながら説明する。
図1に示すチップ型サージアブソーバ1は、第1の貫通孔2aを有する第1の絶縁素体2と、中間貫通孔3aを有する中間絶縁板3と、第2の貫通孔4aを有する第2の絶縁素体4とがこの順に、前記各貫通孔2a,3a,4aを連通状態にして接合されている。本実施形態においては、前記各貫通孔2a,3a,4aがそれぞれ同軸上に形成され、中間貫通孔3aは、第1の貫通孔2a及び第2の貫通孔4aよりも内径が大きく形成されている。
Hereinafter, an embodiment of a chip-type surge absorber and a manufacturing method thereof according to the present invention will be described with reference to FIGS.
The chip type surge absorber 1 shown in FIG. 1 includes a first
そして、この連通状態の前記各貫通孔2a,3a,4aで構成された貫通孔の両端部が、Ag、Ag−Cu、Ag−In系等からなるろう材15を介して、封止電極5で封止され、第1の貫通孔2a及び第2の貫通孔4aの内周面のみに、封止電極5に接続された導電性皮膜6が被着されている。ここで、第1,第2の絶縁素体2,4及び中間絶縁板3は、例えば、Al2O3等からなるセラミックス材料により形成されている。また、第1,第2の絶縁素体2,4は、厚さ(前記連通方向の大きさ)が例えば0.5mm以上1.5mm以下で形成され、中間絶縁板3は、厚さが例えば30μm以上50μm以下で形成されている。
Then, both end portions of the through holes constituted by the through
以上の構成において、このチップ型サージアブソーバ1は、第1,第2の貫通孔2a,4aの内周面に被着された導電性皮膜6が、前記各貫通孔2a,3a,4aの連通方向略中央部でこの皮膜6が分割されるように、マイクロギャップ8を有する構成となっている。すなわち、マイクロギャップ8は、その深さが、中間貫通孔3aの内周面と導電性皮膜6の表面との距離により設定され、その幅が、中間絶縁板3の厚さにより設定されるようになっている。
In the above configuration, the chip type surge absorber 1 has a
封止電極5は、Fe−Ni42%合金により、二段円柱状に形成され、大径部5aと小径部5bとを備えている。大径部5aは、その外径が第1,第2の絶縁素体2,4の外径と略同一の大きさに形成され、小径部5bは、その外径が、内周面に導電性皮膜6を備えた第1,第2の貫通孔2a,4aの内径と略同等若しくは若干小径に形成され、小径部5bの外周面と導電性皮膜6の表面とは接続した状態となっている。ここで、小径部5bと導電性皮膜6と中間貫通孔3aとで密閉された内部空間9には、アルゴンガス、ネオンガス、窒素ガス等の混合ガスが封入されている。
そして、このチップ型サージアブソーバ1は、封止電極5を介して例えば、電話機、ファクシミリ、モデム等の通信機器の通信回路に接続される。
The sealing
The chip-type surge absorber 1 is connected via a sealing
このように構成されたサージアブソーバ1において、雷や静電気等により異常電圧(サージ電圧)が発生した場合には、サージ電圧は封止電極5に印加される。印加された電圧は、導電性皮膜6を通じてマイクロギャップ8に達し、強い電界集中を生じさせて沿面放電(グロー放電)を起こさせる。この放電は、導電性皮膜6に沿って第1,第2の絶縁素体2,4の封止電極5が形成されている側の端部に達し、最終的に対向する一対の封止電極5間でアーク放電を発生させる。これによりチップ型サージアブソーバ1は、サージ電圧を吸収することができ、回路を保護することができる。
In the surge absorber 1 configured as described above, when an abnormal voltage (surge voltage) is generated due to lightning or static electricity, the surge voltage is applied to the sealing
次に、以上のように構成されたチップ型サージアブソーバ1の製造方法について図2,図3に従い説明する。
まず、格子状の第1,第2のスクライブラインL1,L2がそれぞれ形成されたセラミックス用の第1,第2のグリーンシートにおける、第1,第2のスクライブラインL1,L2により画成された各格子内の略中央部に、第1,第2の貫通孔2a,4aをそれぞれ形成する。そして、これら第1,第2のグリーンシートを焼成した後、第1の貫通孔2a及び第2の貫通孔4aの内周面に化学的気相成長法(CVD法)、無電解メッキ法等の成膜方法によりMo−Mn層、Mo−W層等の導電性皮膜6を形成し、第1,第2の絶縁基板20,21を形成する。
また、セラミックス材料からなる中間絶縁基板22の表面に、所定の間隙を介して複数の中間貫通孔3aを形成する。この際、中間貫通孔3aは、前述したように、第1,第2の貫通孔2a,4aの内径より大径に形成し、かつ、第1,第2の貫通孔2a,4aの配設ピッチと同一のピッチで形成する。
Next, a manufacturing method of the chip type surge absorber 1 configured as described above will be described with reference to FIGS.
First, lattice-shaped first and second scribe lines L1 and L2 were defined by the first and second scribe lines L1 and L2 in the first and second green sheets for ceramics, respectively. First and second through-
Further, a plurality of intermediate through
そして、図2,図3に示すように、第1の絶縁基板20と、中間絶縁基板22と、第2の絶縁基板21とがこの順に、前記各貫通孔2a,3a,4aを連通状態に、具体的には、互いが同軸上に配設されるように、図示しないろう材を介して接合し、積層板23を形成する。
As shown in FIGS. 2 and 3, the first insulating
次に、積層板23を第1,第2のスクライブラインL1,L2に沿って格子状に切断してチップ体24を形成した後、このチップ体24の表裏面に、第1,第2の貫通孔2a,4aを回避し、かつ、導電性皮膜6の端面のうち少なくとも一部と接するように、ろう材15を載置する。そして、これらのろう材15の表面に、図1に示すように封止電極5を載置し、前記連通状態の前記各貫通孔2a,3a,4aで形成された貫通孔の両端部を封止電極5で封止してこれら封止電極5と導電性皮膜6とを接続させる。この状態で、これらを図示しないカーボンヒータ内に入れて全体を加熱させ、チップ体24の表裏面に封止電極5を各々溶着させる。この際、同時に封止電極5と導電性皮膜6と中間貫通孔3aとにより画成された内部空間9内にアルゴンガス、ネオンガス、窒素ガス等の混合ガスを導入してこれらを封入させ、チップ型サージアブソーバ1が形成される。
Next, after the
以上説明したように、本実施形態によるチップ型サージアブソーバ及びその製造方法によれば、第1,第2の絶縁素体2,4に各々、第1,第2の貫通孔2a,4aが形成されるとともに、この内周面に導電性皮膜6が形成され、かつ、中間絶縁板3に中間貫通孔3aが形成され、前記各貫通孔2a,3a,4aが連通状態となるように、第1の絶縁素体2と中間絶縁板3と第2の絶縁素体4とがこの順に積層接合されているので、中間貫通孔3aをマイクロギャップ8とすることができる。従って、マイクロギャップ8は、その深さの設定を中間貫通孔3aの内径を設定することにより行い、幅の設定を中間絶縁板3の厚さを設定することにより行うことができる。これにより、マイクロギャップ8の深さ及び幅の設定を容易かつ高精度に行うことができる。
また、マイクロギャップ8を形成するに際し、導電性皮膜6をレーザにより切断加工することを要さないので、このマイクロギャップ8を挟んで対向する導電性皮膜6の端面を容易に平滑面とすることができる。従って、この導電性皮膜6間の放電開始電圧を確実に安定させることができる。
As described above, according to the chip type surge absorber and the manufacturing method thereof according to the present embodiment, the first and second through
Further, since it is not necessary to cut the
さらに、中間貫通孔3aが第1,第2の貫通孔2a,4aより大径に形成され、かつ、これらは互いが同軸上に配設されているので、深さの深いマイクロギャップ8を容易に形成することができる。従って、このチップ型サージアブソーバ1にサージ電流が流れ、封止電極5と第1,第2の絶縁素体2,4との間に介在してあるフラックス等が分解してこれらが飛散し、この飛散した一部がマイクロギャップ8内に堆積しても、このマイクロギャップ8の絶縁性劣化や、このサージアブソーバ1の短命化を確実に抑制することができる。
Further, since the intermediate through
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
深さ及び幅が高精度とされたマイクロギャップを容易に形成することができ、マイクロギャップの絶縁性劣化や、このサージアブソーバの短命化を抑制できるチップ型サージアブソーバを提供することができる。
また、前記第1,第2の貫通孔の内周面に被着された導電性皮膜の外表面のうち、前記マイクロギャップを挟んで対向する端面を容易に平滑面とすることができるので、放電開始電圧を確実に安定させることができる。
It is possible to provide a chip type surge absorber that can easily form a microgap having a high depth and width, and can suppress the deterioration of the insulation property of the microgap and the shortening of the life of the surge absorber.
Further, among the outer surfaces of the conductive film deposited on the inner peripheral surfaces of the first and second through holes, the end surfaces facing each other across the micro gap can be easily made smooth. The discharge start voltage can be reliably stabilized.
1 チップ型サージアブソーバ
2 第1の絶縁素体
2a 第1の貫通孔
3 中間絶縁板
3a 中間貫通孔
4 第2の絶縁素体
4a 第2の貫通孔
5 封止電極
6 導電性皮膜
8 マイクロギャップ
20 第1の絶縁基板
21 第2の絶縁基板
22 中間絶縁基板
23 積層体
24 チップ体
L1 第1のスクライブライン
L2 第2のスクライブライン
DESCRIPTION OF SYMBOLS 1 Chip
Claims (5)
連通状態の前記各貫通孔で構成された貫通孔の両端部が、封止電極で封止され、
前記第1の貫通孔及び前記第2の貫通孔の内周面のみに、前記封止電極に接続された導電性皮膜が被着されており、
一方の前記封止電極の一部が、前記第1の貫通孔内に配置され、
他方の前記封止電極の一部が、前記第2の貫通孔内に配置されていることを特徴とするチップ型サージアブソーバ。 The first insulating element having the first through hole, the intermediate insulating plate having the intermediate through hole, and the second insulating element having the second through hole bring the through holes into communication in this order. Joined together
Both end portions of the through holes constituted by the respective through holes in a communication state are sealed with a sealing electrode,
A conductive film connected to the sealing electrode is attached only to the inner peripheral surfaces of the first through hole and the second through hole,
A part of one of the sealing electrodes is disposed in the first through hole ,
A chip-type surge absorber , wherein a part of the other sealing electrode is disposed in the second through hole .
前記中間貫通孔、前記第1の貫通孔及び前記第2の貫通孔が、それぞれ同軸上に形成され、
前記中間貫通孔が、前記第1の貫通孔及び前記第2の貫通孔よりも内径が大きいことを特徴とするチップ型サージアブソーバ。 In the chip type surge absorber according to claim 1,
The intermediate through hole, the first through hole, and the second through hole are each formed on the same axis,
The tip type surge absorber, wherein the intermediate through hole has an inner diameter larger than that of the first through hole and the second through hole.
前記積層板を格子状に切断してチップ体とする切断工程と、
前記連通状態の前記各貫通孔で形成された貫通孔の両端部を封止電極で封止してこれら封止電極と前記導電性皮膜とを接続させ、一方の前記封止電極の一部が前記第1の貫通孔内に配置されると共に他方の前記封止電極の一部が前記第2の貫通孔内に配置される封止工程とを備えていることを特徴とするチップ型サージアブソーバの製造方法。 A first insulating substrate having a plurality of first through-holes having a conductive coating formed on the inner peripheral surface, an intermediate insulating substrate having a plurality of intermediate through-holes, and a conductive coating formed on the inner peripheral surface A joining step in which a plurality of second through-holes and a second insulating substrate are joined in this order with the through-holes in communication with each other;
A cutting step of cutting the laminated plate into a lattice to form a chip body;
Both ends of the through-holes formed by the through-holes in the communication state are sealed with a sealing electrode to connect the sealing electrode and the conductive film, and a part of the one sealing electrode is chip type surge absorber, characterized in that a sealing step of the part of the first other of the sealing electrodes while being disposed in the through hole is disposed in the second through hole Manufacturing method.
前記第1の絶縁基板及び前記第2の絶縁基板は、表面にそれぞれ格子状の第1のスクライブライン及び第2のスクライブラインが形成され、
前記切断工程は、前記第1,第2のスクライブラインに沿って切断することを特徴とするチップ型サージアブソーバの製造方法。 In the manufacturing method of the chip type surge absorber according to claim 3,
The first insulating substrate and the second insulating substrate have a lattice-shaped first scribe line and second scribe line formed on the surface, respectively.
The method of manufacturing a chip type surge absorber, wherein the cutting step cuts along the first and second scribe lines.
前記第1の絶縁基板及び前記第2の絶縁基板は、
格子状の前記第1,第2のスクライブラインがそれぞれ形成されたセラミックス用の第1,第2のグリーンシートに、前記第1,第2の貫通孔をそれぞれ形成するグリーンシート形成工程と、
これら第1,第2のグリーンシートを焼成する焼成工程と、
焼成後に前記第1の貫通孔及び前記第2の貫通孔の内周面に導電性皮膜を形成する皮膜形成工程とを経て製造されることを特徴とするチップ型サージアブソーバの製造方法。 In the manufacturing method of the chip type surge absorber according to claim 4,
The first insulating substrate and the second insulating substrate are:
A green sheet forming step of forming the first and second through holes in the first and second green sheets for ceramics in which the grid-like first and second scribe lines are respectively formed;
A firing step of firing the first and second green sheets;
A chip type surge absorber manufacturing method, wherein the chip type surge absorber is manufactured through a film forming step of forming a conductive film on the inner peripheral surfaces of the first through hole and the second through hole after firing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046191A JP4419599B2 (en) | 2004-02-23 | 2004-02-23 | Chip-type surge absorber and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046191A JP4419599B2 (en) | 2004-02-23 | 2004-02-23 | Chip-type surge absorber and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235681A JP2005235681A (en) | 2005-09-02 |
JP4419599B2 true JP4419599B2 (en) | 2010-02-24 |
Family
ID=35018400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004046191A Expired - Fee Related JP4419599B2 (en) | 2004-02-23 | 2004-02-23 | Chip-type surge absorber and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4419599B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107507756B (en) * | 2013-02-22 | 2020-06-05 | 伯恩斯公司 | Device and method relating to gas discharge tubes |
-
2004
- 2004-02-23 JP JP2004046191A patent/JP4419599B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005235681A (en) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6441242B2 (en) | Device and method for flat gas discharge tubes | |
JP4770550B2 (en) | surge absorber | |
JP4419599B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
TWI702763B (en) | Surge protection components | |
JP3439746B2 (en) | Surface mount type surge absorbing element and method of manufacturing the same | |
WO2005008853A1 (en) | Surge absorber | |
JP4894361B2 (en) | surge absorber | |
JP2007048759A (en) | Surge absorber | |
KR100723572B1 (en) | Chip type surge absorber and method of manufacturing the same | |
JP2007242404A (en) | Surge absorber | |
JP3817995B2 (en) | Surge absorbing element and manufacturing method thereof | |
JP2007188754A (en) | Process of manufacturing surge absorber | |
JP4479470B2 (en) | surge absorber | |
JP3778073B2 (en) | Surge absorber and manufacturing method thereof | |
JP7459767B2 (en) | surge protection element | |
JP4407259B2 (en) | Surge absorber and manufacturing method thereof | |
JP2005251458A (en) | Chip type surge absorber, and manufacturing method of the same | |
JP3969098B2 (en) | surge absorber | |
KR20110119660A (en) | Surge absorber | |
JP2005078968A (en) | Surge absorber | |
JP4265319B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
JP4687503B2 (en) | surge absorber | |
JP4802772B2 (en) | surge absorber | |
JP4930053B2 (en) | surge absorber | |
JP4123981B2 (en) | Chip-type surge absorber and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4419599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |