JP4419573B2 - Constant current circuit - Google Patents

Constant current circuit Download PDF

Info

Publication number
JP4419573B2
JP4419573B2 JP2004005295A JP2004005295A JP4419573B2 JP 4419573 B2 JP4419573 B2 JP 4419573B2 JP 2004005295 A JP2004005295 A JP 2004005295A JP 2004005295 A JP2004005295 A JP 2004005295A JP 4419573 B2 JP4419573 B2 JP 4419573B2
Authority
JP
Japan
Prior art keywords
current
transistor
source
drain
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004005295A
Other languages
Japanese (ja)
Other versions
JP2005202470A (en
Inventor
絢一郎 楠田
美智也 迫
和恵 高吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004005295A priority Critical patent/JP4419573B2/en
Publication of JP2005202470A publication Critical patent/JP2005202470A/en
Application granted granted Critical
Publication of JP4419573B2 publication Critical patent/JP4419573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、定電流回路に関するものである。   The present invention relates to a constant current circuit.

従来より半導体集積回路においては、一定の電流を通電する定電流回路が内部回路として広く用いられていた。   Conventionally, in a semiconductor integrated circuit, a constant current circuit for supplying a constant current has been widely used as an internal circuit.

この定電流回路11の代表的なものとしては、図４に示すように、カレントミラー接続した一対の第１及び第２のトランジスタTr11,Tr12からなる電流出力部12と、カレントミラー接続した一対の第３及び第４のトランジスタTr13,Tr14からなる電流折返し部13とをカスコード接続したカスコード接続型カレントミラー回路14を有する構成となっていた（たとえば、特許文献１参照）。   As a typical example of the constant current circuit 11, as shown in FIG. 4, a current output unit 12 including a pair of first and second transistors Tr11 and Tr12 connected in a current mirror and a pair of current mirror connected. The configuration includes a cascode-connected current mirror circuit 14 that cascode-connects the current return portion 13 including the third and fourth transistors Tr13 and Tr14 (see, for example, Patent Document 1).

この定電流回路11の具体的な構成について説明すると、定電流回路11は、図４に示すように、電源端子VCCに電流源I11を接続するとともに、この電流源I11にＮチャンネルＭＯＳ構造の第１のトランジスタTr11のドレインを接続し、一方、電源端子VCCに抵抗R11を接続するとともに、この抵抗R11にＮチャンネルＭＯＳ構造の第２のトランジスタTr12のドレインを接続し、この第２のトランジスタTr12のゲートに第１のトランジスタTr11のゲートとドレインとを接続することによって第１のトランジスタTr11と第２のトランジスタTr12とをカレントミラー接続しており、これらの第１及び第２のトランジスタTr11,Tr12によって電流出力部12を構成していた。   The specific configuration of the constant current circuit 11 will be described. As shown in FIG. 4, the constant current circuit 11 has a current source I11 connected to the power supply terminal VCC, and the current source I11 has an N-channel MOS structure. The drain of one transistor Tr11 is connected, while the resistor R11 is connected to the power supply terminal VCC, and the drain of the second transistor Tr12 having an N-channel MOS structure is connected to the resistor R11. By connecting the gate and drain of the first transistor Tr11 to the gate, the first transistor Tr11 and the second transistor Tr12 are connected in a current mirror, and these first and second transistors Tr11 and Tr12 The current output unit 12 was configured.

また、定電流回路11は、図４に示すように、第１のトランジスタTr11のソースにＮチャンネルＭＯＳ構造の第３のトランジスタTr13のドレインをカスコード接続するとともに、この第３のトランジスタTr13のソースにグランド端子GNDを接続し、一方、第２のトランジスタTr12のソースにＮチャンネルＭＯＳ構造の第４のトランジスタTr14のドレインをカスコード接続するとともに、この第４のトランジスタTr14のソースにグランド端子GNDを接続し、この第４のトランジスタTr14のゲートに第３のトランジスタTr13のゲートとドレインとを接続することによって第３のトランジスタTr13と第４のトランジスタTr14とをカレントミラー接続しており、これらの第３及び第４のトランジスタTr13,Tr14によって電流折返し部13を構成していた。   Further, as shown in FIG. 4, the constant current circuit 11 cascode-connects the drain of the third transistor Tr13 having the N-channel MOS structure to the source of the first transistor Tr11, and connects the source of the third transistor Tr13 to the source of the third transistor Tr13. The ground terminal GND is connected, while the drain of the fourth transistor Tr14 having an N-channel MOS structure is cascode-connected to the source of the second transistor Tr12, and the ground terminal GND is connected to the source of the fourth transistor Tr14. The third transistor Tr13 and the fourth transistor Tr14 are connected in a current mirror connection by connecting the gate and drain of the third transistor Tr13 to the gate of the fourth transistor Tr14. The current turning portion 13 is configured by the fourth transistors Tr13 and Tr14.

なお、上記の定電流回路11は、全てのトランジスタTr11〜Tr14の特性が同一となるように半導体基板上に製造されていた。   The constant current circuit 11 is manufactured on a semiconductor substrate so that the characteristics of all the transistors Tr11 to Tr14 are the same.

そして、上記の定電流回路11では、電流折返し部13において、電流源I11で発生した基準電流i11をカレントミラー接続した第３及び第４のトランジスタTr13,Tr14で折返すことによって抵抗R11に流れる出力電流i'11を生成するとともに、電流出力部12において、第１のトランジスタTr11が基準電流i11を通電する一方、第２のトランジスタTr12が出力電流i'11を通電して、出力電流i'11を取出せるようにしていた。
特開２０００−２３６２２６号公報 In the constant current circuit 11 described above, in the current folding unit 13, the reference current i11 generated by the current source I11 is folded by the third and fourth transistors Tr13 and Tr14 connected in a current mirror, and the output flowing through the resistor R11. In addition to generating the current i′11, in the current output unit 12, the first transistor Tr11 energizes the reference current i11, while the second transistor Tr12 energizes the output current i′11 and outputs the output current i′11. Was able to be taken out.
JP 2000-236226 A

ところが、上記した従来の定電流回路11にあっては、第２のトランジスタTr12のドレイン・ソース間電圧がドレイン・ソース降伏電圧の定格値を超えないようにするために、正負電源や高電圧電源を用いた回路構成とすることができなかった。   However, in the above-described conventional constant current circuit 11, in order to prevent the drain-source voltage of the second transistor Tr12 from exceeding the rated value of the drain-source breakdown voltage, a positive / negative power source or a high voltage power source is used. The circuit configuration using was not able to be made.

すなわち、上記の定電流回路11では、各トランジスタTr11〜Tr14のゲート・ソース間電圧をそれぞれVGS1,VGS2,VGS3,VGS4とすると、第１及び第２のトランジスタTr11,Tr12のゲート電位V11は、
V11＝VGS1＋VGS3
となり、これから、第２のトランジスタTr12のソース電位V12は、
V12＝V11−VGS2＝VGS1＋VGS3−VGS2
となる。 That is, in the constant current circuit 11 described above, assuming that the gate-source voltages of the transistors Tr11 to Tr14 are V GS1 , V GS2 , V GS3 , and V GS4 , the gate potentials of the first and second transistors Tr11 and Tr12, respectively. V11 is
V11 = V GS1 + V GS3
From now on, the source potential V12 of the second transistor Tr12 becomes
V12 = V11-V GS2 = V GS1 + V GS3- V GS2
It becomes.

ここで、全てのトランジスタTr11〜Tr14のゲート・ソース間電圧VGS1,VGS2,VGS3,VGS4が等しいとすると、
V12＝VGS1
となる。 Here, assuming that the gate-source voltages V GS1 , V GS2 , V GS3 , V GS4 of all the transistors Tr11 to Tr14 are equal,
V12 ＝ V GS1
It becomes.

一方、電源電圧をVccとし、抵抗R11の抵抗値をr11とし、i11＝i'11とすると、第２のトランジスタTr12のドレイン電位V13は、
V13＝Vcc−r11・i11
となる。 On the other hand, when the power supply voltage is Vcc, the resistance value of the resistor R11 is r11, and i11 = i′11, the drain potential V13 of the second transistor Tr12 is
V13 ＝ Vcc−r11 ・ i11
It becomes.

したがって、第２のトランジスタTr12のドレイン・ソース間電圧V14は、
V14＝V13−V12＝Vcc−r11・i11−VGS1
となる。 Therefore, the drain-source voltage V14 of the second transistor Tr12 is
V14 = V13−V12 = Vcc−r11 ・ i11−V GS1
It becomes.

ここで、電源電圧Vccを５(V)とし、全てのトランジスタTr11〜Tr14のゲート・ソース間電圧VGS1,VGS2,VGS3,VGS4を0.9(v)とすると、
V14＝4.1(v)−r11・i11
となる。 Here, if the power supply voltage Vcc is 5 (V) and the gate-source voltages V GS1 , V GS2 , V GS3 , V GS4 of all the transistors Tr11 to Tr14 are 0.9 (v),
V14 = 4.1 (v) −r11 ・ i11
It becomes.

そのため、抵抗R11の抵抗値r11が小さい場合には、第２のトランジスタTr12のドレイン・ソース間電圧V14がドレイン・ソース降伏電圧の定格値（約３(V)）を超えることになる。   Therefore, when the resistance value r11 of the resistor R11 is small, the drain-source voltage V14 of the second transistor Tr12 exceeds the rated value (about 3 (V)) of the drain-source breakdown voltage.

そして、上記定電流回路11では、電源電圧Vccの値を高くすればするほど、第２のトランジスタTr12のドレイン・ソース間電圧V14がドレイン・ソース降伏電圧の定格値を超えるおそれが高くなる。   In the constant current circuit 11, the higher the value of the power supply voltage Vcc, the higher the risk that the drain-source voltage V14 of the second transistor Tr12 will exceed the rated value of the drain-source breakdown voltage.

そこで、請求項１に係る本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続しており、前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成することにした。 Therefore, in the present invention according to claim 1, a current output unit in which a first transistor for energizing a reference current and a second transistor for energizing an output current are connected in a current mirror, and cascode-connected to the first transistor. In a constant current circuit having a current folding unit in which a third transistor and a fourth transistor that is cascode-connected to the second transistor are current-mirror connected, the current output unit includes the first and second transistors. A gate voltage adjusting means for adjusting the gate voltage is connected , and a drain-source voltage holding means for holding the drain-source voltage of the third and fourth transistors constant at the current folding portion. The drain-source voltage holding means passes a part of the reference current according to the gate voltage. A fifth transistor which was to be composed of a resistor for determining the drain-source voltage of the third and fourth transistors by current applied to the fifth transistor.

また、請求項２に係る本発明では、前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成することにした。 Further, in the present invention according to claim 2, wherein the gate voltage adjusting means, and the Rukoto forming structure to adjust the gate voltage by the variable voltage source connected to the gate of said first and second transistors.

そして、本発明では、以下に記載する効果を奏する。   And in this invention, there exists an effect described below.

すなわち、請求項１に係る本発明では、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続しているため、このゲート電圧調整手段を用いて第１及び第２のトランジスタのゲート電圧を調整することによって、第１及び第２のトランジスタのドレイン・ソース間電圧をドレイン・ソース降伏電圧の定格値よりも低く設定することができ、これにより、正負電源や高電圧電源を用いた定電流回路とすることができる。また、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続しており、前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成することにしているため、ドレイン・ソース間電圧保持手段の回路構成を簡略化することができ、機能追加による定電流回路の回路規模の増大やコストの増大を抑制することができる。 That is, in the present invention according to claim 1, a current output unit in which a first transistor for energizing a reference current and a second transistor for energizing an output current are connected in a current mirror, and cascode-connected to the first transistor. In a constant current circuit having a current folding unit in which a third transistor and a fourth transistor that is cascode-connected to the second transistor are current-mirror connected, the current output unit includes the first and second transistors. Since the gate voltage adjusting means for adjusting the gate voltage is connected, the gate voltage of the first and second transistors is adjusted by using the gate voltage adjusting means to adjust the gate voltages of the first and second transistors. The drain-source voltage can be set lower than the rated value of the drain-source breakdown voltage. Ri can be a constant current circuit using a negative power supply and the high voltage power supply. Further, the drain-source voltage holding means for holding the drain-source voltage of the third and fourth transistors constant is connected to the current turn-back section, and the drain-source voltage holding means Determines the drain-source voltage of the third and fourth transistors according to the fifth transistor that supplies a part of the reference current according to the gate voltage and the current that is supplied to the fifth transistor. Since the circuit is composed of resistors, the circuit configuration of the drain-source voltage holding means can be simplified, and the increase in the circuit scale and cost of the constant current circuit due to the addition of functions can be suppressed. .

また、請求項２に係る本発明では、前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成することにしているため、ゲート電圧調整手段の回路構成を簡略化することができ、機能追加による定電流回路の回路規模の増大やコストの増大を抑制することができる。 Further, in the present invention according to claim 2, wherein the gate voltage adjusting means is in the Rukoto forming structure to adjust the gate voltage by the variable voltage source connected to the gate of said first and second transistors Therefore, the circuit configuration of the gate voltage adjusting means can be simplified, and the increase in circuit scale and cost of the constant current circuit due to the addition of functions can be suppressed.

本発明に係る定電流回路は、カレントミラー接続した一対の第１及び第２のトランジスタからなる電流出力部と、カレントミラー接続した一対の第３及び第４のトランジスタからなる電流折返し部とをカスコード接続したカスコード接続型カレントミラー回路を有するものである。   A constant current circuit according to the present invention includes a cascode including a current output unit including a pair of first and second transistors connected in a current mirror and a current return unit including a pair of third and fourth transistors connected in a current mirror. It has a connected cascode connection type current mirror circuit.

ここで、電流出力部は、基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した構成としており、また、電流折返し部は、第１のトランジスタにカスコード接続した第３のトランジスタと第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した構成としている。   Here, the current output unit has a configuration in which a first transistor that supplies a reference current and a second transistor that supplies an output current are connected in a current mirror, and the current return unit includes a cascode connected to the first transistor. The third transistor connected and the fourth transistor cascode-connected to the second transistor are configured to be current mirror connected.

しかも、電流出力部には、第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、また、電流折返し部には、第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続している。   In addition, a gate voltage adjusting means for adjusting the gate voltages of the first and second transistors is connected to the current output unit, and drains and sources of the third and fourth transistors are connected to the current return unit. A drain-source voltage holding means for holding the voltage between the electrodes constant is connected.

そのため、このゲート電圧調整手段を用いて第１及び第２のトランジスタのゲート電圧を調整することによって、第１及び第２のトランジスタのドレイン・ソース間電圧をドレイン・ソース降伏電圧の定格値よりも低く設定することができる。したがって、電位差の大きい正負電源や高電圧電源を用いた回路構成としても、第１及び第２のトランジスタのドレイン・ソース間電圧がドレイン・ソース降伏電圧の定格値を超えてしまうのを未然に防止することができるので、正負電源や高電圧電源を用いた定電流回路とすることができる。   Therefore, by adjusting the gate voltage of the first and second transistors using this gate voltage adjusting means, the drain-source voltage of the first and second transistors is made to be higher than the rated value of the drain-source breakdown voltage. Can be set low. Therefore, even in a circuit configuration using a positive / negative power source or a high voltage power source with a large potential difference, the drain-source voltage of the first and second transistors is prevented from exceeding the rated value of the drain-source breakdown voltage. Therefore, a constant current circuit using a positive / negative power source or a high voltage power source can be obtained.

また、ドレイン・ソース間電圧保持手段によって第３及び第４のトランジスタのドレイン・ソース間電圧が一定値に保持されているために、ドレイン・ソース間電圧の変動に応じてドレイン・ソース間電流が変動するといったチャネル長変調の影響を受けることがなくなり、基準電流に対応した出力電流を精度良く生成することができる。   In addition, since the drain-source voltage of the third and fourth transistors is held at a constant value by the drain-source voltage holding means, the drain-source current varies depending on the fluctuation of the drain-source voltage. The output current corresponding to the reference current can be generated with high accuracy without being affected by channel length modulation such as fluctuation.

特に、第１及び第２のトランジスタのゲートに接続した可変電圧源によってゲート電圧を調整するようにゲート電圧調整手段を構成し、ゲート電圧に応じて基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とからドレイン・ソース間電圧保持手段を構成するようにした場合には、ゲート電圧調整手段及びドレイン・ソース間電圧保持手段の回路構成を簡略化することができ、機能追加による定電流回路の回路規模の増大やコストの増大を抑制することができる。   In particular, the fifth transistor is configured to adjust the gate voltage by a variable voltage source connected to the gates of the first and second transistors so as to adjust part of the reference current according to the gate voltage. When the drain-source voltage holding means is configured from the resistor that determines the drain-source voltage of the third and fourth transistors by the current passed through the fifth transistor, the gate voltage The circuit configuration of the adjusting means and the drain-source voltage holding means can be simplified, and the increase in the circuit scale and cost of the constant current circuit due to the addition of functions can be suppressed.

以下に、本発明に係る定電流回路の具体的な構成について図面を参照しながら説明する。   The specific configuration of the constant current circuit according to the present invention will be described below with reference to the drawings.

本発明に係る定電流回路１は、図１に示すように、カレントミラー接続した一対の第１及び第２のトランジスタTr1,Tr2からなる電流出力部２と、カレントミラー接続した一対の第３及び第４のトランジスタTr3,Tr4からなる電流折返し部３とをカスコード接続したカスコード接続型カレントミラー回路４を有する構成となっている。   As shown in FIG. 1, a constant current circuit 1 according to the present invention includes a current output unit 2 including a pair of first and second transistors Tr1 and Tr2 connected in a current mirror, and a pair of third and second transistors connected in a current mirror. It has a configuration having a cascode-connected current mirror circuit 4 in which the current folding portion 3 including the fourth transistors Tr3 and Tr4 is cascode-connected.

この定電流回路１は、図１に示すように、電源端子VCCに電流源I1を接続するとともに、この電流源I1にＮチャンネルＭＯＳ構造の第１のトランジスタTr1のドレインを接続し、一方、電源端子VCCに抵抗R1を接続するとともに、この抵抗R1にＮチャンネルＭＯＳ構造の第２のトランジスタTr2のドレインを接続し、この第２のトランジスタTr2のゲートに第１のトランジスタTr1のゲートとドレインとを接続することによって第１のトランジスタTr1と第２のトランジスタTr2とをカレントミラー接続しており、これらの第１及び第２のトランジスタTr1,Tr2によって電流出力部２を構成している。   As shown in FIG. 1, the constant current circuit 1 has a current source I1 connected to a power supply terminal VCC and a drain of the first transistor Tr1 having an N-channel MOS structure connected to the current source I1. The resistor R1 is connected to the terminal VCC, the drain of the second transistor Tr2 having an N-channel MOS structure is connected to the resistor R1, and the gate and drain of the first transistor Tr1 are connected to the gate of the second transistor Tr2. By connecting, the first transistor Tr1 and the second transistor Tr2 are current-mirror connected, and the first and second transistors Tr1 and Tr2 constitute the current output unit 2.

また、定電流回路１は、図１に示すように、第１のトランジスタTr1のソースにＮチャンネルＭＯＳ構造の第３のトランジスタTr3のドレインをカスコード接続するとともに、この第３のトランジスタTr3のソースにグランド端子GNDを接続し、一方、第２のトランジスタTr2のソースにＮチャンネルＭＯＳ構造の第４のトランジスタTr4のドレインをカスコード接続するとともに、この第４のトランジスタTr4のソースにグランド端子GNDを接続し、この第４のトランジスタTr4のゲートに第３のトランジスタTr3のゲートとドレインとを接続することによって第３のトランジスタTr3と第４のトランジスタTr4とをカレントミラー接続しており、これらの第３及び第４のトランジスタTr3,Tr4によって電流折返し部３を構成している。   Further, as shown in FIG. 1, the constant current circuit 1 cascode-connects the drain of the third transistor Tr3 of the N-channel MOS structure to the source of the first transistor Tr1, and connects the source of the third transistor Tr3 The ground terminal GND is connected. On the other hand, the drain of the N-channel MOS structure fourth transistor Tr4 is cascode-connected to the source of the second transistor Tr2, and the ground terminal GND is connected to the source of the fourth transistor Tr4. The third transistor Tr3 and the fourth transistor Tr4 are connected in a current mirror manner by connecting the gate and drain of the third transistor Tr3 to the gate of the fourth transistor Tr4. The fourth transistor Tr3, Tr4 constitutes the current return part 3.

なお、定電流回路１を実際に半導体基板上に製造する際には、全てのトランジスタTr1〜Tr4の特性が同一となるように同一形状に製造している。   When the constant current circuit 1 is actually manufactured on a semiconductor substrate, the constant current circuit 1 is manufactured in the same shape so that the characteristics of all the transistors Tr1 to Tr4 are the same.

そして、定電流回路１では、電流折返し部３において、電流源I1で発生した基準電流i1をカレントミラー接続した第３及び第４のトランジスタTr3,Tr4で折返すことによって抵抗R1に流れる出力電流i'1を生成するとともに、電流出力部２において、第１のトランジスタTr1が基準電流i1を通電する一方、第２のトランジスタTr2が出力電流i'1を通電して、出力電流i'1を取出せるようにしている。   In the constant current circuit 1, the output current i flowing in the resistor R <b> 1 is obtained by folding the reference current i <b> 1 generated by the current source I <b> 1 by the third and fourth transistors Tr <b> 3 and Tr <b> 4 connected in the current mirror in the current folding unit 3. '1 is generated, and in the current output unit 2, the first transistor Tr1 energizes the reference current i1, while the second transistor Tr2 energizes the output current i'1 to obtain the output current i'1. I am trying to put it out.

また、定電流回路１は、図１に示すように、電流出力部２に、第１及び第２のトランジスタTr1,Tr2のゲート電圧を調整するためのゲート電圧調整手段５を接続している。   In the constant current circuit 1, as shown in FIG. 1, a gate voltage adjusting means 5 for adjusting the gate voltages of the first and second transistors Tr 1 and Tr 2 is connected to the current output unit 2.

さらに、定電流回路１は、図１に示すように、電流折返し部３に、第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段６を接続している。   Further, as shown in FIG. 1, the constant current circuit 1 holds the drain-source voltage for holding the drain-source voltage of the third and fourth transistors Tr3, Tr4 constant in the current folding unit 3. Means 6 is connected.

これらのゲート電圧調整手段５とドレイン・ソース間電圧保持手段６の具体的な回路構成の一例について以下に説明する。   An example of specific circuit configurations of the gate voltage adjusting means 5 and the drain-source voltage holding means 6 will be described below.

ゲート電圧調整手段５は、図２に示すように、第１及び第２のトランジスタTr1,Tr2のゲートとグランド端子GNDとの間に可変電圧源VE1を接続した構成としている。   As shown in FIG. 2, the gate voltage adjusting means 5 has a configuration in which a variable voltage source VE1 is connected between the gates of the first and second transistors Tr1 and Tr2 and the ground terminal GND.

そして、ゲート電圧調整手段５は、可変電圧源VE1で発生する電圧を調整することによって第１及び第２のトランジスタTr1,Tr2のゲート電圧を調整できるようにしている。   The gate voltage adjusting means 5 is configured to adjust the gate voltages of the first and second transistors Tr1 and Tr2 by adjusting the voltage generated by the variable voltage source VE1.

また、ドレイン・ソース間電圧保持手段６は、図２に示すように、基準電流i1の一部（i3）を通電するＰチャンネル型ＭＯＳ構造の第５のトランジスタTr5と、この第５のトランジスタTr5に通電される電流i3によって第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧を決める抵抗R2とて構成している。   As shown in FIG. 2, the drain-source voltage holding means 6 includes a fifth transistor Tr5 having a P-channel MOS structure for supplying a part (i3) of the reference current i1, and the fifth transistor Tr5. The resistor R2 determines the voltage between the drain and source of the third and fourth transistors Tr3 and Tr4 by the current i3 supplied to the transistor.

すなわち、ドレイン・ソース間電圧保持手段６は、可変電圧源VE1に第５のトランジスタTr5のゲートを接続するとともに、この第５のトランジスタTr5のソースに電流源I1と第１のトランジスタTr1のドレインとを接続し、さらには、第５のトランジスタTr5のドレインに第３及び第４のトランジスタTr3,Tr4のゲートを接続し、この第３及び第４のトランジスタTr3,Tr4のゲートとグランド端子GNDとの間に抵抗R2を接続している。   That is, the drain-source voltage holding means 6 connects the gate of the fifth transistor Tr5 to the variable voltage source VE1, and the current source I1 and the drain of the first transistor Tr1 to the source of the fifth transistor Tr5. And the gates of the third and fourth transistors Tr3 and Tr4 are connected to the drain of the fifth transistor Tr5, and the gates of the third and fourth transistors Tr3 and Tr4 are connected to the ground terminal GND. A resistor R2 is connected between them.

そして、ドレイン・ソース間電圧保持手段６は、可変電圧源VE1によって発生したゲート電圧に応じて基準電流i1の一部（i3）を第５のトランジスタTr5を介して抵抗R2に通電し、この抵抗R2での降下電圧（i3・r2）が第３及び第４のトランジスタTr3,Tr4のドレイン・ソース間電圧となるようにしている。   The drain-source voltage holding means 6 supplies a part (i3) of the reference current i1 to the resistor R2 through the fifth transistor Tr5 in accordance with the gate voltage generated by the variable voltage source VE1, and this resistor The voltage drop (i3 · r2) at R2 is set to the drain-source voltage of the third and fourth transistors Tr3 and Tr4.

ここで、電流源I1で発生する基準電流i1は、第１のトランジスタTr1に流れ込む電流i2と第５のトランジスタTr5に流れ込む電流i3とに分流することになるが、抵抗R2の抵抗値r2を十分に大きい値にすることによって、i1とi2とをほぼ等しくすることができ、これにより、抵抗R1に流れる出力電流i'1を基準電流i1とほぼ等しくすることができる。   Here, the reference current i1 generated by the current source I1 is divided into the current i2 flowing into the first transistor Tr1 and the current i3 flowing into the fifth transistor Tr5, but the resistance value r2 of the resistor R2 is sufficient. By making the value larger, i1 and i2 can be made substantially equal, and thereby the output current i′1 flowing through the resistor R1 can be made almost equal to the reference current i1.

なお、上記説明では、正の電源端子VCCとグランド端子GNDとを用いた定電流回路１の構成について説明したが、本発明に係る定電流回路は、このような単一電源回路構成とした場合に限られず、図３に示すように、正の電源端子VCCと負の電源端子VEEとを用いた正負電源回路構成とすることもできる。この図３では、図２に示した定電流回路１と同一機能を有する素子には図２と同一の符号を付している。   In the above description, the configuration of the constant current circuit 1 using the positive power supply terminal VCC and the ground terminal GND has been described. However, the constant current circuit according to the present invention has such a single power supply circuit configuration. However, as shown in FIG. 3, a positive / negative power supply circuit configuration using a positive power supply terminal VCC and a negative power supply terminal VEE may be employed. In FIG. 3, elements having the same functions as those of the constant current circuit 1 shown in FIG.

本発明に係る定電流回路を示すブロック図。The block diagram which shows the constant current circuit which concerns on this invention. 同回路図。The circuit diagram. 正負電源を用いた場合の定電流回路を示す回路図。The circuit diagram which shows the constant current circuit at the time of using a positive / negative power supply. 従来の定電流回路を示す回路図。The circuit diagram which shows the conventional constant current circuit.

符号の説明Explanation of symbols

１ 定電流回路
２ 電流出力部
３ 電流折返し部
４ カスコード接続型カレントミラー回路
５ ゲート電圧調整手段
６ ドレイン・ソース間電圧保持手段
Tr1〜Tr5 トランジスタ
R1,R2 抵抗
I1 電流源
VE1 可変電圧源
i1 基準電流
i'1 出力電流 DESCRIPTION OF SYMBOLS 1 Constant current circuit 2 Current output part 3 Current return part 4 Cascode connection type current mirror circuit 5 Gate voltage adjustment means 6 Drain-source voltage holding means
Tr1 to Tr5 transistors
R1, R2 resistance
I1 current source
VE1 variable voltage source
i1 Reference current
i'1 Output current

Claims (2)

基準電流を通電する第１のトランジスタと出力電流を通電する第２のトランジスタとをカレントミラー接続した電流出力部と、前記第１のトランジスタにカスコード接続した第３のトランジスタと前記第２のトランジスタにカスコード接続した第４のトランジスタとをカレントミラー接続した電流折返し部とを有する定電流回路において、
前記電流出力部に、前記第１及び第２のトランジスタのゲート電圧を調整するためのゲート電圧調整手段を接続し、前記電流折返し部に、前記第３及び第４のトランジスタのドレイン・ソース間電圧を一定に保持するためのドレイン・ソース間電圧保持手段を接続しており、
前記ドレイン・ソース間電圧保持手段は、前記ゲート電圧に応じて前記基準電流の一部を通電する第５のトランジスタと、この第５のトランジスタに通電される電流によって前記第３及び第４のトランジスタのドレイン・ソース間電圧を決める抵抗とから構成した定電流回路。 A current output unit in which a first transistor for energizing a reference current and a second transistor for energizing an output current are connected in a current mirror; a third transistor in cascode connection to the first transistor; and a second transistor in the second transistor In a constant current circuit having a current folding portion in which a fourth transistor connected in cascode is connected in a current mirror manner,
A gate voltage adjusting means for adjusting the gate voltages of the first and second transistors is connected to the current output unit, and drain-source voltages of the third and fourth transistors are connected to the current return unit. Is connected to a drain-source voltage holding means for holding the voltage constant,
The drain-source voltage holding means includes a fifth transistor for energizing a part of the reference current according to the gate voltage, and the third and fourth transistors according to the current energized for the fifth transistor. Constant current circuit composed of resistors that determine the drain-source voltage of the 前記ゲート電圧調整手段は、前記第１及び第２のトランジスタのゲートに接続した可変電圧源によって前記ゲート電圧を調整するように構成した請求項１に記載の定電流回路。 2. The constant current circuit according to claim 1, wherein the gate voltage adjusting means is configured to adjust the gate voltage by a variable voltage source connected to gates of the first and second transistors .
JP2004005295A 2004-01-13 2004-01-13 Constant current circuit Expired - Fee Related JP4419573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004005295A JP4419573B2 (en) 2004-01-13 2004-01-13 Constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005295A JP4419573B2 (en) 2004-01-13 2004-01-13 Constant current circuit

Publications (2)

Publication Number Publication Date
JP2005202470A JP2005202470A (en) 2005-07-28
JP4419573B2 true JP4419573B2 (en) 2010-02-24

Family

ID=34819669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005295A Expired - Fee Related JP4419573B2 (en) 2004-01-13 2004-01-13 Constant current circuit

Country Status (1)

Country Link
JP (1) JP4419573B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168910B2 (en) 2007-01-18 2013-03-27 株式会社リコー Light-emitting diode driving device using constant current circuit and constant current circuit

Also Published As

Publication number Publication date
JP2005202470A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US6563371B2 (en) Current bandgap voltage reference circuits and related methods
US6791396B2 (en) Stack element circuit
US7479822B2 (en) Current drive circuit reducing VDS dependency
US7852142B2 (en) Reference voltage generating circuit for use of integrated circuit
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
KR101411812B1 (en) Voltage regulator
US7872519B2 (en) Voltage divider circuit
JP2009193190A (en) Power supply circuit, overcurrent protection circuit therefor, and electronic apparatus
JP4008459B2 (en) Control signal supply circuit and signal output circuit
CN111505542B (en) Stress compensation control circuit and semiconductor sensor device
US6008632A (en) Constant-current power supply circuit and digital/analog converter using the same
JPH11202955A (en) Internal voltage generating circuit for semiconductor device
US10503197B2 (en) Current generation circuit
JP4477373B2 (en) Constant current circuit
JP2006338434A (en) Reference voltage generation circuit
JP2008152632A (en) Reference voltage generation circuit
KR101952961B1 (en) Reference voltage circuit
JP5074139B2 (en) Reference voltage generation circuit
JP7177720B2 (en) Load current detection circuit
JP7522176B2 (en) Constant Current Circuit
JP4259941B2 (en) Reference voltage generator
JP4263056B2 (en) Reference voltage generator
JP4419573B2 (en) Constant current circuit
JP4607482B2 (en) Constant current circuit
JP7511459B2 (en) Overcurrent protection circuit and load driver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees