JP4419409B2 - CVD epitaxial growth method - Google Patents

CVD epitaxial growth method Download PDF

Info

Publication number
JP4419409B2
JP4419409B2 JP2003071972A JP2003071972A JP4419409B2 JP 4419409 B2 JP4419409 B2 JP 4419409B2 JP 2003071972 A JP2003071972 A JP 2003071972A JP 2003071972 A JP2003071972 A JP 2003071972A JP 4419409 B2 JP4419409 B2 JP 4419409B2
Authority
JP
Japan
Prior art keywords
crystal growth
range
epitaxial growth
cvd
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003071972A
Other languages
Japanese (ja)
Other versions
JP2004253751A (en
Inventor
真 原田
一洋 藤川
弘之 松波
恒暢 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003071972A priority Critical patent/JP4419409B2/en
Publication of JP2004253751A publication Critical patent/JP2004253751A/en
Application granted granted Critical
Publication of JP4419409B2 publication Critical patent/JP4419409B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、気相化学蒸着法(CVD)を用いて炭化ケイ素をエピタキシャル成長させる方法に関し、より詳細には、コールドウォール方式を用いる場合においても、成長膜厚の変動を低減することができるCVDエピタキシャル成長方法に関する。
【0002】
【従来の技術】
近年のパワー半導体素子の著しい性能向上に伴い、パワーエレクトロニクス技術の適用範囲が大きく拡大している。直流送電システムや周波数変換所、高速電力制御装置などの開発が所望される電力分野においては、パワーエレクトロニクス技術を用いた電力変換容量はますます増加すると考えられ、パワーエレクトロニクスにおいて心臓部となり得るパワー半導体素子の一層の高効率化、高電圧化、および大容量化が求められている。
【0003】
炭化ケイ素(SiC)は、シリコン単結晶に比べて、優れた絶縁破壊電界強度および熱伝導率を有するとともに、比較的大きな電子移動度を有するので、Si系の半導体素子に比べて性能向上を可能とする半導体材料として期待されている。また、SiCは、熱的および化学的にも安定であり、耐放射線性にも優れており、また、多数のポリタイプが存在し、それらの中には可視領域での発光を可能にするものもあるという点で、非常に注目されている材料である。
【0004】
SiCは、不純物の熱拡散が困難であり、イオン注入技術も十分に確立されていないので、キャリア濃度制御方法としては、エピタキシャル成長中にドーパントを添加する気相ドーピングが有効である。かかる気相ドーピングの手法としては、一般的に気相化学蒸着法(CVD)が用いられている。CVD法は、不純物濃度やpn接合界面などの制御が可能であり、また、大型基板にも利用できる点で有用である。
【0005】
ステップ制御エピタキシーは、SiC基板表面に数度のオフ角を意図的に導入して基板表面の原子的ステップ密度を増大させ、ステップの横方向への成長によるステップフローによって結晶成長を行なう技術である。かかる技術は、多数のポリタイプを有するSiCにおいて、ステップから原子配置の周期の情報が与えられるために、基板と同一のポリタイプの単結晶が成長する点で好ましい。また、従来のCVD法によるSiC単結晶の成長に比べて、成長の際の温度を低くすることができ、さらにデバイスに適用するのに十分な品質をも得られる点で好ましい。
【0006】
下記非特許文献1には、(0001)面から傾斜させられた所定のオフ角を有するSiC基板面上に、ステップ制御エピタキシーを用いてコールドウォール方式にてSiCをホモエピタキシャル成長させた技術が開示されている。図4は、当該非特許文献1において使用するCVD結晶成長装置の概略図である。図4において、当該CVD結晶成長装置は、原料ガスおよびドーパントガスなどを含むボンベ1と、当該ボンベ1から供給されたガスの流量をコントロールするマスフローコントローラー2と、マスフローコントローラー2によって制御されたガスが送り出されることにより、CVD結晶成長反応を行なう結晶成長炉3と、排気ガス清浄システム4とを含む。
【0007】
結晶成長炉3は、矢印Xの方向に水が流されることにより壁5が冷却されるコールドウォール方式であり、結晶成長炉3内には、サセプタ6上に基板7が設置される。また、壁5は、加熱装置8が取り付けられている。また、ボンベ1のうち水素ガスを含有するボンベには、水素ガス精製機9が取り付けられており、当該水素ガス精製機9により供給される水素ガスは精製されるものである。
【0008】
当該CVD結晶成長装置において、ボンベ1から供給されたガスは、マスフローコントローラー2によりその流量が制御されて結晶成長炉3に送り込まれ、当該結晶成長炉3において、CVDエピタキシャル成長が行なわれる。結晶成長炉3を通過したガスは、排気ガス清浄システム4を介して矢印Yの方向に放出される。
【0009】
【非特許文献1】
Phys. stat. sol. (b) 202, 247頁 (1997)
【0010】
【発明が解決しようとする課題】
しかしながら、上記非特許文献1のCVD結晶成長装置において、成膜室の壁5が冷却されるコールドウォール方式では、サセプタ6の温度が周囲で低下してしまうので、基板7の中心と端部とに温度差が生じてしまい、その結果、成長膜厚の変動に高低差が生じてしまう。よって、半導体デバイスとして使用する場合の特性バラツキの原因となり得る。
【0011】
本発明は、上記従来技術の問題を解決するためになされたものであり、CVDエピタキシャル成長方法において、コールドウォール方式を用いた場合におけるサセプタ周囲の温度に差がある場合でも膜厚分布のバラツキを低減してホモエピタキシャル成長をすることができる方法を提供することを目的とする。また、本発明は、ホモエピタキシャル成長された膜における、不純物濃度分布のバラツキを低減させる方法をも提供する。
【0012】
【課題を解決するための手段】
本発明は、CVDを用いて、コールドウォール方式にて、(0001)面から(11−20)面方向に7°〜9°の範囲内のオフ角を有する4H−SiC基板面上に、SiCをホモエピタキシャル成長させる方法において、原料ガス中に存在するケイ素原子に対する炭素原子の比(C/Si)が2〜4の範囲内で、1400℃〜1800℃の範囲内の基板温度で、結晶成長速度を2μm/時以上で成長させることを特徴とするCVDエピタキシャル成長方法を提供する。
【0013】
本発明に従えば、コールドウォール方式を用いるCVDエピタキシャル成長方法において生じ得る、サセプタ周辺の温度低下がある場合においても、膜厚のバラツキを減少することができる。
【0014】
好ましくは、結晶成長膜厚の平均からのずれは、成長面のいずれの領域においても、−10%〜+10%の範囲内である。これにより、良好な半導体材料を得ることができる。
【0016】
好ましくは、ドーパントとして窒素ガスを用い、該窒素ガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-7mol/cm3〜1×10-12mol/cm3の範囲内として結晶成長を行なう。また、ドーパントとしてジボランガスを用い、該ジボランガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-11mol/cm3〜1×10-16mol/cm3の範囲内として結晶成長を行なうことが好ましい。これにより、結晶成長膜の不純物濃度のバラツキを低減することができる。
【0017】
本発明では、原料ガス中に存在するケイ素原子に対する炭素原子の比(Si/C)2〜4の範囲とすることにより、膜厚のバラツキを低減でき、さらに不純物濃度を均一にすることができる。
【0018】
【発明の実施の形態】
本発明は、CVD(気相化学蒸着法)を用いて、コールドウォール方式にて炭化ケイ素をホモエピタキシャル成長させる方法において、結晶成長速度を2μm/時以上で成長させることを特徴とするCVDエピタキシャル成長方法を提供するものである。2μm/時未満であると、基板の中心付近において、成長速度と比較して無視できない程度に成長種がクラウン運動により移動し、基板端が厚くなる。これによって膜厚のバラツキが生じてしまうという不具合が生じるからである。
【0019】
本発明において、結晶成長速度を求めるために、形成された結晶膜を破壊しない非破壊的方法として、結晶成長前後の質量差から求める質量換算や、特定の結晶欠陥の長さ、また、エピタキシャル成長層最表面で反射した光と、エピタキシャル成長層と基板との界面で反射した光との干渉現象を利用する光学的手法などを用いることができる。当該光学的手法では、波長および膜厚に応じてエピタキシャル成長層と基板との界面の光が、エピタキシャル成長層表面で反射した光に対して位相差を生じるため、反射光の強弱を測定することにより求めることができる。また、破壊的方法としては、形成されたエピタキシャル成長層を破壊してSIMS分析する手法などがある。
【0020】
本発明においては、結晶成長速度を2μm/時以上にすることにより、結晶成長膜厚が、成長面のいずれの領域においても、該結晶成長膜厚の平均からのずれを、−10%〜+10%の範囲内にすることができ、成長膜厚の高低差を低減することができる。
【0021】
ここで、成長膜厚の平均からのずれは、膜厚の平均値と基板上の各場所における膜厚とを比較することにより決定することができる。当該膜厚の平均値は、結晶成長前後の質量差から求めることができ、当該基板上の各場所における膜厚は、SIMS、C−VおよびFTIRなど用いて測定することができる。
【0022】
本発明のCVDエピタキシャル成長方法は、コールドウォール方式にて結晶成長させたときの膜厚に関する不具合を解決できるものである。コールドウォール方式を用いてCVDエピタキシャル成長を行なう場合、サセプタ周囲温度は、基板中心温度と比較して温度が低下し、これにより当該サセプタ上に設置された基板の温度も基板中心温度と比較すると低下している。このような基板上における温度分布の格差により、結晶成長した膜厚変動にも大きな高低差が生じてしまう。
【0023】
この膜厚の高低差は、結晶成長種のクラウン運動によると考えられている。すなわち、基板上の温度に高低差があると、成長種は温度の高い部分から低い部分へクラウン運動により移動すると考えられている。したがって、膜厚の成長速度が遅ければ遅いほど、成長種がクラウン運動をすることができる時間は長くなり、膜厚の高低差も大きくなることになる。
【0024】
本発明者らは、結晶成長速度を2μm/時以上とすることにより、クラウン運動可能な時間を抑えることで、形成された膜厚の高低差を低減することができることを見出した。すなわち、上記非特許文献1に記載された方法では、形成された膜厚には、成長膜厚の平均から−90%〜+14%の範囲のずれが生じていたが、本発明のCVDエピタキシャル成長法を用いると、成長膜厚の平均からのずれが−10%〜+10%までに低減することができたものである。
【0025】
なお、一般に、結晶成長速度と原料ガスの流量とには相関がある。本発明において、結晶成長速度は、図5に示されるように、SiH4の流速と比例して増加するが、一定以上のSiH4の流速においては飽和することにより、結晶成長速度は一定になる。ここで、図5は、本発明において、結晶成長温度1500℃での、結晶成長速度とSiH4流速との関係を表わすグラフである(Silicon Carbide and Related Materials 2001第184項)。
【0026】
本発明において、SiC基板の(0001)面から(11−20)面方向に3°〜5°の範囲内のオフ角を有する6H−SiC基板面を用いることが好ましい。また、(0001)面から(11−20)面方向に7°〜9°の範囲内のオフ角を有する4H−SiC基板面を用いることが好ましい。
【0027】
当該基板を用いることで、ステップフローによるホモエピタキシャル成長が可能となるからである。ステップフローにより結晶成長することにより、ステップからの原子配置の周期の情報が与えられるために、基板と同一のポリタイプの単結晶が成長する。したがって、多数のポリタイプを有するSiCにおいては基板と同一のタイプの結晶成長が行なわれる点で好ましい。また、オフ角を導入しない場合と比較して、成長の際の温度を低温にすることができる点で好ましい。しかし、本発明においては、上記基板に限定されず、ステップフローによる結晶成長が可能であれば、上記オフ角度の範囲に限定されるわけではない。また、本発明においては、ステップフローによる結晶成長に限定されず、オフ角度を導入しないジャスト基板を用いて、双晶による結晶成長を行なってもよい。
【0028】
本発明において、形成されたエピタキシャル成長膜のドーパント濃度のバラツキを低減させるために、ドーパントとして窒素ガスを用いる場合は、当該窒素ガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-7mol/cm3〜1×10-12mol/cm3の範囲内として結晶成長行なうことが好ましい。1×10-12mol/cm3未満では、バックグラウンドの窒素濃度と同程度という理由で制御性が失われるからであり、また、1×10-7を超えると、窒素が結晶内に多量にとりこまれて、結晶性が低下するからである。好ましくは、10-8〜10-11mol/cm3の範囲内として、より好ましくは、10-9〜10-10mol/cm3の範囲内として結晶成長することがよい。
【0029】
また、本発明において、ドーパントとしてジボランガスを用いる場合は、当該ジボランガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-11mol/cm3〜1×10-16mol/cm3の範囲内として結晶成長行なうことが好ましい。1×10-16mol/cm3未満では、バックグラウンドのボロン濃度と同程度という理由で制御性が失われるからであり、また、1×10-11を超えると、ボロンが多量にとりこまれて結晶性が低下するからである。好ましくは、1×10-11mol/cm3〜1×10-14mol/cm3の範囲内として、より好ましくは、1×10-11mol/cm3〜1×10-12mol/cm3の範囲内として結晶成長することがよい。
【0030】
本発明において、形成された結晶における不純物濃度のバラツキは、C−VやSIMSで結晶成長面内の複数箇所を測定することによって確認することができる。
【0031】
また、本発明において、原料ガス中に存在するケイ素原子に対する炭素原子の比(C/Si)が1〜6の範囲内であることが好ましい。C/Siが1未満の場合は、結晶成長速度が低下してしまうため好ましくない。また、C/Siが6を超えると、結晶性低下のため好ましくない。より好ましくは、C/Siが2〜4である。
【0032】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【0033】
【実施例】
(実施例1)
本発明のCVDエピタキシャル成長を行なうための手順を以下に説明する。まず、成長を行なう前に、水素ガス雰囲気中で、温度を1500℃として10分間サセプタを加熱し、ベーキングを行なった。ここで、本実施例において用いる水素ガスは、銀パラジウム合金膜を利用した水素純化装置を通して純化した水素ガスである。次いで、昇華法によって作製した、(0001)面から(11−20)面方向に8°のオフ角を有する4H−SiCウェハをサセプタにセットし、当該サセプタをサセプタホルダとともに成長炉内に入れ、真空排気を行なった。
【0034】
その後、排気を止めて水素ガスを導入し、大気圧にした。このときの温度プロファイルとガス導入量との関係を図1に示す。図1において、横軸は時間であり、縦軸は温度である。本実施例においては、水素ガス中で1300℃に達した後、その温度で塩化水素ガスを10分間流した。また、水素ガスおよび塩化水素ガスの流量の例としては、それぞれ1mL/分および0.03mL/分である。
【0035】
10分経過後、1500℃まで昇温して、塩化水素ガスを止め、エピタキシャル成長を開始した。エピタキシャル成長の際に用いた原料ガスは、SiH4(1.0%H2希釈)およびC38(1.0%H2希釈)であり、当該原料ガスの流量をそれぞれ50sccmおよび33sccmとした。また、水素ガスを3slmの流量で流した。このときの結晶成長速度は、3μm/時であった。
【0036】
(実施例2)
上記実施例1において、n型のドーピングを行なうために、ドーピング材料としての窒素ガス(水素中0.5%)をさらに6sccmの流量で流した。このとき、窒素ガスについての、結晶成長炉内の単位体積あたりの濃度は、4.3×10-10mol/cm3であった。このときの結晶成長速度は、3μm/時であった。結晶成長面内の複数箇所をSIMSで測定したところ、不純物濃度のバラツキはほとんどなかった。
【0037】
(実施例3)
実施例1において、p型のドーピングを行なうために、ドーピング材料としてのジボランガス(水素中5ppm)を40sccmの流量でさらに添加した。また、実施例3においては、C38の流量を66sccmとした。このとき、ジボランガスについての、結晶成長炉内の単位体積あたりの濃度は、2.8×10-12mol/cm3であった。このときの結晶成長速度は、2.5μm/時であった。結晶成長面内の複数箇所をSIMSで測定したところ、不純物濃度のバラツキはほとんどなかった。
【0038】
上記実施例1〜3において、SiC基板上に結晶成長されたエピタキシャル膜の膜厚分布を、SIMSを用いて分析した結果を図2に示す。表面の成長膜厚の平均からのずれは、基板面のいずれの領域おいても、−10%〜+10%の範囲内にあり、良好な表面モホロジーであることがわかる。
【0039】
(比較例1)
SiH4の流量を15sccmにし、C38の流量を10sccmにした以外は、すべて上記実施例1と同じ手順を用いてエピタキシャル成長をした。このときの結晶成長速度は、1.2μm/時であった。
【0040】
(比較例2)
窒素ガス(水素中100ppm)を用い、当該窒素ガスの流速を、100sccmにした以外は、すべて上記実施例2と同じ手順を用いてCVDエピタキシャル成長を行なった。このとき、窒素ガスについての、結晶成長炉内の単位体積あたりの濃度は、1.4×10-10mol/cm3であった。このときの結晶成長速度は、1.2μm/時であった。
【0041】
(比較例3)
ジボランガス(水素中5ppm)を用い、当該窒素ガスの流量を、100sccmにした以外は、すべて上記実施例3と同じ手順を用いてCVDエピタキシャル成長を行なった。このとき、ジボランガスについての、結晶成長炉内の単位体積あたりの濃度は、7.1×10-12mol/cm3であった。このときの結晶成長速度は、1.2μm/時であった。
【0042】
上記比較例1〜3において、得られたエピタキシャル膜の膜厚分布を、SIMSを用いて分析した結果を図3に示す。表面の成長膜厚の平均からのずれは、−90%〜+14%と広範囲にわたり、膜厚のバラツキは大きい。
【0043】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0044】
【発明の効果】
本発明のCVDエピタキシャル成長方法によれば、コールドウォール方式を用いた場合においても、成長膜厚の平均からのずれを−10%〜+10%の範囲内にすることができ、表面のモホロジーを良好にすることができる。また、形成された結晶膜厚における不純物濃度のバラツキも良好である。
【図面の簡単な説明】
【図1】 エピタキシャル成長の際の温度プロファイルとガス導入量との関係を示すグラフである。
【図2】 本発明のCVDエピタキシャル成長方法を用いて形成された成長膜厚の表面を、SIMSを用いて分析した結果を示す概略図である。
【図3】 従来のCVDエピタキシャル成長方法を用いて形成された成長膜厚の表面を、SIMSを用いて分析した結果を示す概略図である。
【図4】 コールドウォール方式を用いた、CVDエピタキシャル成長を行なうための装置の概略図である。
【図5】 結晶成長温度1500℃での、結晶成長速度とSiH4流速との関係を表わすグラフである。
【符号の説明】
1 ボンベ、2 マスフローコントローラ、3 結晶成長炉、4 排気ガス清浄システム、5 壁、6 サセプタ、7 基板、8 加熱装置、9 水素ガス精製機。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of epitaxially growing silicon carbide using vapor phase chemical vapor deposition (CVD), and more particularly, CVD epitaxial growth that can reduce fluctuations in growth film thickness even when a cold wall method is used. Regarding the method.
[0002]
[Prior art]
With the remarkable performance improvement of power semiconductor elements in recent years, the application range of power electronics technology has been greatly expanded. In the power field where development of DC power transmission systems, frequency converters, high-speed power control devices, etc. is desired, power conversion capacity using power electronics technology is expected to increase more and more, and power semiconductors that can be the heart of power electronics There is a demand for further higher efficiency, higher voltage, and larger capacity of the device.
[0003]
Silicon carbide (SiC) has superior dielectric breakdown field strength and thermal conductivity compared to silicon single crystal, and has relatively large electron mobility, so performance can be improved compared to Si-based semiconductor devices. It is expected as a semiconductor material. In addition, SiC is thermally and chemically stable, has excellent radiation resistance, and there are a number of polytypes, some of which enable light emission in the visible region. It is a material that has received much attention in that
[0004]
SiC is difficult to thermally diffuse impurities, and the ion implantation technique is not sufficiently established. Therefore, as a carrier concentration control method, vapor phase doping in which a dopant is added during epitaxial growth is effective. As such a vapor phase doping method, vapor phase chemical vapor deposition (CVD) is generally used. The CVD method is useful in that it can control the impurity concentration, the pn junction interface, etc., and can be used for a large substrate.
[0005]
Step-controlled epitaxy is a technology that intentionally introduces an off-angle of several degrees into the SiC substrate surface to increase the atomic step density on the substrate surface, and performs crystal growth by step flow by lateral growth of the steps. . Such a technique is preferable in that a single crystal of the same polytype as that of the substrate grows in SiC having a large number of polytypes because information on the period of atomic arrangement is given from the step. Further, it is preferable in that the temperature at the time of growth can be lowered as compared with the growth of a SiC single crystal by a conventional CVD method, and a quality sufficient for application to a device can be obtained.
[0006]
The following Non-Patent Document 1 discloses a technique in which SiC is homoepitaxially grown by a cold wall method on a SiC substrate surface having a predetermined off angle inclined from the (0001) plane by using step control epitaxy. ing. FIG. 4 is a schematic view of a CVD crystal growth apparatus used in Non-Patent Document 1. In FIG. 4, the CVD crystal growth apparatus includes a cylinder 1 containing a source gas and a dopant gas, a mass flow controller 2 for controlling the flow rate of the gas supplied from the cylinder 1, and a gas controlled by the mass flow controller 2 By being sent out, a crystal growth furnace 3 for performing a CVD crystal growth reaction and an exhaust gas cleaning system 4 are included.
[0007]
The crystal growth furnace 3 is a cold wall system in which the wall 5 is cooled by flowing water in the direction of arrow X, and a substrate 7 is installed on a susceptor 6 in the crystal growth furnace 3. The wall 5 is attached with a heating device 8. Moreover, the hydrogen gas refiner 9 is attached to the cylinder containing hydrogen gas in the cylinder 1, and the hydrogen gas supplied by the hydrogen gas refiner 9 is purified.
[0008]
In the CVD crystal growth apparatus, the gas supplied from the cylinder 1 is sent to the crystal growth furnace 3 with the flow rate controlled by the mass flow controller 2, and CVD epitaxial growth is performed in the crystal growth furnace 3. The gas that has passed through the crystal growth furnace 3 is released in the direction of arrow Y through the exhaust gas cleaning system 4.
[0009]
[Non-Patent Document 1]
Phys.stat.sol. (B) 202, 247 (1997)
[0010]
[Problems to be solved by the invention]
However, in the CVD crystal growth apparatus of Non-Patent Document 1, in the cold wall method in which the wall 5 of the film forming chamber is cooled, the temperature of the susceptor 6 is decreased in the surroundings. As a result, a temperature difference occurs, and as a result, a difference in height occurs in the variation of the growth film thickness. Therefore, it may cause variation in characteristics when used as a semiconductor device.
[0011]
The present invention has been made to solve the above-described problems of the prior art, and in the CVD epitaxial growth method, even when there is a difference in the temperature around the susceptor when the cold wall method is used, variation in film thickness distribution is reduced. It is an object of the present invention to provide a method capable of homoepitaxial growth. The present invention also provides a method for reducing variations in impurity concentration distribution in a homoepitaxially grown film.
[0012]
[Means for Solving the Problems]
The present invention employs a CVD method on a 4H-SiC substrate surface having an off angle in the range of 7 ° to 9 ° from the (0001) plane to the (11-20) plane direction by a cold wall method. In the method of homoepitaxially growing , the crystal growth rate at a substrate temperature within a range of 1400 ° C. to 1800 ° C. in a ratio of carbon atoms to silicon atoms (C / Si) existing in a source gas within a range of 2 to 4 wherein the growing at 2 [mu] m / hr or more, to provide a CVD epitaxial growth method.
[0013]
According to the present invention, even when there is a temperature drop around the susceptor, which can occur in a CVD epitaxial growth method using a cold wall method, variations in film thickness can be reduced.
[0014]
Preferably, the deviation from the average of the crystal growth film thickness is within a range of −10% to + 10% in any region of the growth surface. Thereby, a good semiconductor material can be obtained.
[0016]
Preferably, nitrogen gas is used as a dopant, and the concentration of the nitrogen gas is within a range of 1 × 10 −7 mol / cm 3 to 1 × 10 −12 mol / cm 3 per unit volume of the crystal growth reactor. Growing up. Further, diborane gas is used as a dopant, and crystal growth is performed with the concentration of the diborane gas within a range of 1 × 10 −11 mol / cm 3 to 1 × 10 −16 mol / cm 3 per unit volume of the crystal growth reactor. It is preferable. Thereby, the variation in the impurity concentration of the crystal growth film can be reduced.
[0017]
In the present invention, by setting the ratio of carbon atoms to silicon atoms (Si / C) in the source gas in the range of 2 to 4 , the variation in film thickness can be reduced, and the impurity concentration can be made uniform. it can.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
The present invention relates to a CVD epitaxial growth method characterized in that a silicon carbide is homoepitaxially grown by a cold wall method using CVD (vapor phase chemical vapor deposition), and the crystal growth rate is grown at 2 μm / hour or more. It is to provide. If it is less than 2 μm / hour, the growth species move by the crown motion near the center of the substrate and cannot be ignored as compared with the growth rate, and the substrate edge becomes thick. This is because there arises a problem that the film thickness varies due to this.
[0019]
In the present invention, in order to determine the crystal growth rate, as a non-destructive method that does not destroy the formed crystal film, the mass conversion obtained from the mass difference before and after crystal growth, the length of a specific crystal defect, and the epitaxial growth layer An optical method using an interference phenomenon between the light reflected on the outermost surface and the light reflected on the interface between the epitaxial growth layer and the substrate can be used. In this optical method, the light at the interface between the epitaxial growth layer and the substrate produces a phase difference with respect to the light reflected on the surface of the epitaxial growth layer according to the wavelength and film thickness, and thus is obtained by measuring the intensity of the reflected light. be able to. In addition, as a destructive method, there is a method of performing SIMS analysis by destroying the formed epitaxial growth layer.
[0020]
In the present invention, by setting the crystal growth rate to 2 μm / hour or more, the crystal growth film thickness varies from −10% to + 10% from the average of the crystal growth film thickness in any region of the growth surface. %, And the height difference in the grown film thickness can be reduced.
[0021]
Here, the deviation from the average of the grown film thickness can be determined by comparing the average value of the film thickness with the film thickness at each location on the substrate. The average value of the film thickness can be obtained from a mass difference before and after crystal growth, and the film thickness at each location on the substrate can be measured using SIMS, C-V, FTIR, or the like.
[0022]
The CVD epitaxial growth method of the present invention can solve the problems related to the film thickness when crystals are grown by the cold wall method. When CVD epitaxial growth is performed using the cold wall method, the susceptor ambient temperature decreases compared to the substrate center temperature, and the temperature of the substrate placed on the susceptor also decreases compared to the substrate center temperature. ing. Due to the difference in temperature distribution on the substrate, a large difference in height also occurs in the film thickness variation of the crystal growth.
[0023]
This difference in film thickness is considered to be due to the crown motion of the crystal growth seed. That is, it is considered that when there is a difference in temperature on the substrate, the growth species move from the high temperature portion to the low temperature portion by the crown motion. Therefore, the slower the growth rate of the film thickness, the longer the time during which the growth species can perform the crown movement, and the greater the difference in film thickness.
[0024]
The present inventors have found that the difference in height of the formed film thickness can be reduced by suppressing the time during which crown movement is possible by setting the crystal growth rate to 2 μm / hour or more. That is, in the method described in Non-Patent Document 1, the formed film thickness has shifted from the average of the grown film thickness in the range of −90% to + 14%. Is used, the deviation from the average growth film thickness can be reduced to -10% to + 10%.
[0025]
In general, there is a correlation between the crystal growth rate and the flow rate of the source gas. In the present invention, as shown in FIG. 5, the crystal growth rate increases in proportion to the flow rate of SiH 4 , but the crystal growth rate becomes constant when saturated at a flow rate of SiH 4 above a certain level. . FIG. 5 is a graph showing the relationship between the crystal growth rate and the SiH 4 flow rate at a crystal growth temperature of 1500 ° C. in the present invention (Silicon Carbide and Related Materials 2001, item 184).
[0026]
In the present invention, it is preferable to use a 6H—SiC substrate surface having an off angle in the range of 3 ° to 5 ° in the (11-20) plane direction from the (0001) plane of the SiC substrate. Further, it is preferable to use a 4H—SiC substrate surface having an off angle in the range of 7 ° to 9 ° in the (11-20) plane direction from the (0001) plane.
[0027]
This is because homoepitaxial growth by step flow is possible by using the substrate. By growing the crystal by the step flow, information on the period of atomic arrangement from the step is given, so that a single crystal of the same polytype as the substrate grows. Therefore, SiC having a large number of polytypes is preferable in that the same type of crystal growth as that of the substrate is performed. Further, it is preferable in that the temperature during growth can be lowered as compared with the case where no off-angle is introduced. However, the present invention is not limited to the substrate, and is not limited to the range of the off angle as long as crystal growth by a step flow is possible. Further, in the present invention, the crystal growth is not limited to the crystal growth by the step flow, and the crystal growth by the twin crystal may be performed using the just substrate that does not introduce the off angle.
[0028]
In the present invention, when nitrogen gas is used as the dopant in order to reduce the variation in the dopant concentration of the formed epitaxial growth film, the concentration of the nitrogen gas is set to 1 × 10 −7 per unit volume of the crystal growth reactor. Crystal growth is preferably performed within a range of mol / cm 3 to 1 × 10 −12 mol / cm 3 . This is because if it is less than 1 × 10 −12 mol / cm 3 , controllability is lost because it is comparable to the background nitrogen concentration, and if it exceeds 1 × 10 −7 , a large amount of nitrogen is contained in the crystal. It is because it is taken in and crystallinity falls. Crystal growth is preferably performed within a range of 10 −8 to 10 −11 mol / cm 3 , and more preferably within a range of 10 −9 to 10 −10 mol / cm 3 .
[0029]
In the present invention, when diborane gas is used as the dopant, the concentration of the diborane gas is in the range of 1 × 10 −11 mol / cm 3 to 1 × 10 −16 mol / cm 3 per unit volume of the crystal growth reactor. It is preferable to carry out crystal growth inside. This is because if it is less than 1 × 10 −16 mol / cm 3 , controllability is lost because it is comparable to the background boron concentration, and if it exceeds 1 × 10 −11 , a large amount of boron is taken in. This is because crystallinity is lowered. Preferably, it is in the range of 1 × 10 −11 mol / cm 3 to 1 × 10 −14 mol / cm 3 , more preferably 1 × 10 −11 mol / cm 3 to 1 × 10 −12 mol / cm 3. It is preferable that the crystal grow within this range.
[0030]
In the present invention, the variation in impurity concentration in the formed crystal can be confirmed by measuring a plurality of locations in the crystal growth surface by CV or SIMS.
[0031]
Moreover, in this invention, it is preferable that ratio (C / Si) of the carbon atom with respect to the silicon atom which exists in source gas exists in the range of 1-6. When C / Si is less than 1, the crystal growth rate decreases, which is not preferable. Moreover, when C / Si exceeds 6, it is not preferable because crystallinity is lowered. More preferably, C / Si is 2-4.
[0032]
EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.
[0033]
【Example】
Example 1
The procedure for performing the CVD epitaxial growth of the present invention will be described below. First, before the growth, baking was performed by heating the susceptor for 10 minutes at a temperature of 1500 ° C. in a hydrogen gas atmosphere. Here, the hydrogen gas used in this example is hydrogen gas purified through a hydrogen purifier using a silver palladium alloy film. Next, a 4H—SiC wafer having an off angle of 8 ° from the (0001) plane to the (11-20) plane direction, which was prepared by a sublimation method, was set on the susceptor, and the susceptor was placed in a growth furnace together with the susceptor holder. Evacuation was performed.
[0034]
Thereafter, the exhaust was stopped and hydrogen gas was introduced to bring it to atmospheric pressure. The relationship between the temperature profile and the gas introduction amount at this time is shown in FIG. In FIG. 1, the horizontal axis is time, and the vertical axis is temperature. In this example, after reaching 1300 ° C. in hydrogen gas, hydrogen chloride gas was allowed to flow at that temperature for 10 minutes. Examples of the flow rates of hydrogen gas and hydrogen chloride gas are 1 mL / min and 0.03 mL / min, respectively.
[0035]
After 10 minutes, the temperature was raised to 1500 ° C., hydrogen chloride gas was stopped, and epitaxial growth was started. The source gases used for the epitaxial growth were SiH 4 (1.0% H 2 dilution) and C 3 H 8 (1.0% H 2 dilution), and the flow rates of the source gases were 50 sccm and 33 sccm, respectively. . Moreover, hydrogen gas was flowed at a flow rate of 3 slm. The crystal growth rate at this time was 3 μm / hour.
[0036]
(Example 2)
In Example 1 above, in order to perform n-type doping, nitrogen gas (0.5% in hydrogen) as a doping material was further flowed at a flow rate of 6 sccm. At this time, the concentration of nitrogen gas per unit volume in the crystal growth furnace was 4.3 × 10 −10 mol / cm 3 . The crystal growth rate at this time was 3 μm / hour. When a plurality of locations in the crystal growth plane were measured by SIMS, there was almost no variation in impurity concentration.
[0037]
(Example 3)
In Example 1, in order to perform p-type doping, diborane gas (5 ppm in hydrogen) as a doping material was further added at a flow rate of 40 sccm. In Example 3, the flow rate of C 3 H 8 was 66 sccm. At this time, the concentration of diborane gas per unit volume in the crystal growth furnace was 2.8 × 10 −12 mol / cm 3 . The crystal growth rate at this time was 2.5 μm / hour. When a plurality of locations in the crystal growth plane were measured by SIMS, there was almost no variation in impurity concentration.
[0038]
In the said Examples 1-3, the result of having analyzed the film thickness distribution of the epitaxial film crystal-grown on the SiC substrate using SIMS is shown in FIG. The deviation from the average of the growth film thickness on the surface is in the range of −10% to + 10% in any region of the substrate surface, which indicates that the surface morphology is good.
[0039]
(Comparative Example 1)
Except that the flow rate of SiH 4 was set to 15 sccm and the flow rate of C 3 H 8 was changed to 10 sccm, epitaxial growth was performed using the same procedure as in Example 1 above. The crystal growth rate at this time was 1.2 μm / hour.
[0040]
(Comparative Example 2)
CVD epitaxial growth was performed using the same procedure as in Example 2 except that nitrogen gas (100 ppm in hydrogen) was used and the flow rate of the nitrogen gas was set to 100 sccm. At this time, the concentration of nitrogen gas per unit volume in the crystal growth furnace was 1.4 × 10 −10 mol / cm 3 . The crystal growth rate at this time was 1.2 μm / hour.
[0041]
(Comparative Example 3)
CVD epitaxial growth was performed using the same procedure as in Example 3 except that diborane gas (5 ppm in hydrogen) was used and the flow rate of the nitrogen gas was 100 sccm. At this time, the concentration of diborane gas per unit volume in the crystal growth furnace was 7.1 × 10 −12 mol / cm 3 . The crystal growth rate at this time was 1.2 μm / hour.
[0042]
FIG. 3 shows the result of analyzing the film thickness distribution of the obtained epitaxial films in SIMS 1 to 3 using SIMS. The deviation from the average of the growth film thickness on the surface is in a wide range of −90% to + 14%, and the film thickness variation is large.
[0043]
It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0044]
【The invention's effect】
According to the CVD epitaxial growth method of the present invention, even when the cold wall method is used, the deviation of the growth film thickness from the average can be within the range of −10% to + 10%, and the surface morphology is improved. can do. Also, the variation in impurity concentration in the formed crystal film thickness is good.
[Brief description of the drawings]
FIG. 1 is a graph showing the relationship between a temperature profile and the amount of gas introduced during epitaxial growth.
FIG. 2 is a schematic view showing the result of analyzing the surface of the grown film thickness formed using the CVD epitaxial growth method of the present invention using SIMS.
FIG. 3 is a schematic view showing the result of analyzing the surface of the grown film thickness formed using a conventional CVD epitaxial growth method using SIMS.
FIG. 4 is a schematic view of an apparatus for performing CVD epitaxial growth using a cold wall method.
FIG. 5 is a graph showing the relationship between the crystal growth rate and the SiH 4 flow rate at a crystal growth temperature of 1500 ° C.
[Explanation of symbols]
1 cylinder, 2 mass flow controller, 3 crystal growth furnace, 4 exhaust gas cleaning system, 5 walls, 6 susceptor, 7 substrate, 8 heating device, 9 hydrogen gas purifier.

Claims (3)

CVDを用いて、コールドウォール方式にて、(0001)面から(11−20)面方向に7°〜9°の範囲内のオフ角を有する4H−SiC基板面上において、SiCをホモエピタキシャル成長させる方法において、原料ガス中に存在するケイ素原子に対する炭素原子の比(C/Si)が2〜4の範囲内で、1400℃〜1800℃の範囲内の温度で、結晶成長速度を2μm/時以上で成長させ、結晶成長膜厚の平均からのずれは、デバイス作製領域において、−10%〜+10%の範囲内であることを特徴とする、CVDエピタキシャル成長方法。Using CVD, in a cold wall type, (0001) Oite on 4H-SiC substrate surface having off-angles in the range from plane (11-20) plane direction of 7 ° to 9 °, SiC homo In the epitaxial growth method, the ratio of carbon atoms to silicon atoms in the source gas (C / Si) is in the range of 2 to 4, and the crystal growth rate is 2 μm / at a temperature in the range of 1400 ° C. to 1800 ° C. grown over time, deviations from the average of the crystal growth film thickness, the device fabrication region, characterized in der Rukoto the range of -10% ~ + 10%, CVD epitaxial growth method. ドーパントとして窒素ガスを用い、該窒素ガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-7mol/cm3〜1×10-12mol/cm3の範囲内として結晶成長を行なうことを特徴とする、請求項1に記載のCVDエピタキシャル成長方法。Nitrogen gas is used as a dopant, and the concentration of the nitrogen gas is within a range of 1 × 10 −7 mol / cm 3 to 1 × 10 −12 mol / cm 3 per unit volume of the crystal growth reactor. The CVD epitaxial growth method according to claim 1 , wherein: ドーパントとしてジボランガスを用い、該ジボランガスの濃度を、結晶成長反応炉の単位体積あたり、1×10-11mol/cm3〜1×10-16mol/cm3の範囲内として結晶成長を行なうことを特徴とする、請求項1または2に記載のCVDエピタキシャル成長方法。Using diborane gas as a dopant, the concentration of the diborane gas is within a range of 1 × 10 −11 mol / cm 3 to 1 × 10 −16 mol / cm 3 per unit volume of the crystal growth reactor. The CVD epitaxial growth method according to claim 1, wherein the CVD epitaxial growth method is characterized.
JP2003071972A 2002-12-25 2003-03-17 CVD epitaxial growth method Expired - Fee Related JP4419409B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003071972A JP4419409B2 (en) 2002-12-25 2003-03-17 CVD epitaxial growth method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002374152 2002-12-25
JP2003071972A JP4419409B2 (en) 2002-12-25 2003-03-17 CVD epitaxial growth method

Publications (2)

Publication Number Publication Date
JP2004253751A JP2004253751A (en) 2004-09-09
JP4419409B2 true JP4419409B2 (en) 2010-02-24

Family

ID=33031779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003071972A Expired - Fee Related JP4419409B2 (en) 2002-12-25 2003-03-17 CVD epitaxial growth method

Country Status (1)

Country Link
JP (1) JP4419409B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818805B1 (en) * 2012-08-01 2018-01-15 도까이 카본 가부시끼가이샤 SiC MOLDED BODY AND METHOD FOR PRODUCING SiC MOLDED BODY

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613078B2 (en) * 2005-03-01 2011-01-12 学校法人 名城大学 Manufacturing method of semiconductor substrate
DE102005045338B4 (en) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers
WO2008011022A1 (en) * 2006-07-19 2008-01-24 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP5803979B2 (en) 2013-05-29 2015-11-04 住友電気工業株式会社 Silicon carbide substrate and silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate and silicon carbide semiconductor device
WO2017013445A1 (en) 2015-07-23 2017-01-26 The University Of Warwick Growing expitaxial 3c-sic on single-crystal silicon
GB2540608A (en) * 2015-07-23 2017-01-25 Univ Warwick Growing epitaxial 3C-SiC on single-crystal silicon
JP2016028009A (en) * 2015-09-02 2016-02-25 住友電気工業株式会社 Silicon carbide substrate and silicon carbide semiconductor device, and methods of producing silicon carbide substrate and silicon carbide semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP3659564B2 (en) * 1999-10-26 2005-06-15 財団法人電力中央研究所 Semiconductor crystal manufacturing method and manufacturing apparatus using the same
JP2001244496A (en) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd Photodetector
JP4843854B2 (en) * 2001-03-05 2011-12-21 住友電気工業株式会社 MOS device
JP4872158B2 (en) * 2001-03-05 2012-02-08 住友電気工業株式会社 Schottky diode, pn junction diode, pin junction diode, and manufacturing method
JP4042336B2 (en) * 2001-03-21 2008-02-06 富士電機ホールディングス株式会社 Silicon carbide semiconductor element
JP3811624B2 (en) * 2001-04-27 2006-08-23 松下電器産業株式会社 Semiconductor device
JP2003086516A (en) * 2001-09-10 2003-03-20 Sanyo Electric Co Ltd Susceptor, cvd unit, film-forming method and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818805B1 (en) * 2012-08-01 2018-01-15 도까이 카본 가부시끼가이샤 SiC MOLDED BODY AND METHOD FOR PRODUCING SiC MOLDED BODY
US9975779B2 (en) 2012-08-01 2018-05-22 Tokai Carbon Co., Ltd. SiC formed body and method for producing SiC formed body

Also Published As

Publication number Publication date
JP2004253751A (en) 2004-09-09

Similar Documents

Publication Publication Date Title
JP4979579B2 (en) Silicon carbide growth system and seed crystal sublimation method for growing silicon carbide large single crystals
EP1888821B1 (en) Low basal plane dislocation bulk grown sic wafers
EP1721031B1 (en) Reduction of carrot defects in silicon carbide epitaxy
EP2192211B1 (en) Stable Power Devices on Low-Angle Off-Cut Silicon Carbide Crystals
EP2584071B1 (en) Low 1c screw dislocation 3 inch silicon carbide wafer
EP2044244B1 (en) Method of manufacturing substrates having improved carrier lifetimes
CN111029246B (en) Method for reducing triangular defects in SiC epitaxial layer
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
CN113235047B (en) Preparation method of AlN thin film
JP2006321696A (en) Method for manufacturing silicon carbide single crystal
JP2007131504A (en) SiC EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP2006225232A (en) Method for producing silicon carbide single crystal, silicon carbide single crystal ingot, silicon carbide single crystal substrate, silicon carbide epitaxial wafer and thin film epitaxial wafer
JP2007217227A (en) METHOD FOR PRODUCING GaN CRYSTAL, GaN CRYSTAL SUBSTRATE, AND SEMICONDUCTOR DEVICE
US7371282B2 (en) Solid solution wide bandgap semiconductor materials
JP4853364B2 (en) Method for growing SiC single crystal epitaxial thin film
JP4419409B2 (en) CVD epitaxial growth method
JP4850663B2 (en) Method for producing SiC single crystal and method for producing SiC single crystal substrate
CN115832018A (en) 4H-SiC epitaxial structure for controlling TSD defects and growth method
JP3508519B2 (en) Epitaxial growth apparatus and epitaxial growth method
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2001181095A (en) Silicon carbide single crystal and its growing method
JPH07131067A (en) Method for manufacturing silicon carbide wafer and method for manufacturing silicon carbide light emitting diode element
JP2023069926A (en) Vapor growth method and vapor growth device
RU2370851C2 (en) METHOD OF SELF-ORGANISING ENDOTAXY OF MONO 3C-SiC ON Si SUBSTRATE
CN113073389B (en) {03-38} plane silicon carbide epitaxy and growth method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees