JP4416516B2 - Power supply voltage control system - Google Patents
Power supply voltage control system Download PDFInfo
- Publication number
- JP4416516B2 JP4416516B2 JP2004004880A JP2004004880A JP4416516B2 JP 4416516 B2 JP4416516 B2 JP 4416516B2 JP 2004004880 A JP2004004880 A JP 2004004880A JP 2004004880 A JP2004004880 A JP 2004004880A JP 4416516 B2 JP4416516 B2 JP 4416516B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- voltage
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000010355 oscillation Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明はモバイル機器に内蔵されたデータ処理装置に対して印加する電源電圧を制御する電源電圧システムに関するものである。 The present invention relates to a power supply voltage system for controlling a power supply voltage to be applied to a data processing device built in a mobile device.
近年、携帯電話を代表としたモバイル機器では、カメラ機能や多彩なアプリケーション搭載により大量のデータ処理能力が要求され、それに伴い、データ処理装置としての中央演算装置(以下、CPUと称す)等の消費電力も大幅に増加する傾向にある。これは電池を電源供給源とする携帯機器には大きな問題となっている。 In recent years, mobile devices such as mobile phones are required to have a large amount of data processing capability due to camera functions and various applications, and accordingly, consumption of a central processing unit (hereinafter referred to as CPU) as a data processing device is required. Electricity tends to increase significantly. This is a big problem for portable devices using batteries as a power supply source.
そこで、前記CPUの動作状況に応じてCPUの電源電圧をアクティブに変化させる技術が(特許文献1)などで提案されている。この種のCPU電源電圧制御方法を、図4を参照しながら説明する。 Therefore, a technique for actively changing the power supply voltage of the CPU in accordance with the operation state of the CPU is proposed in (Patent Document 1) and the like. This type of CPU power supply voltage control method will be described with reference to FIG.
この図4に示す従来の電源電圧システムは、CPU10に印加する時々の電源電圧を、シリアルデータDATAに基づいて制御するよう構成されている。
ここでは、パッドP1〜P6を有した基板11の外部に、CPU10の他、インダクタンスL1とダイオードD1およびコンデンサC1で構成される平滑回路8が設けられている。
The conventional power supply voltage system shown in FIG. 4 is configured to control the power supply voltage applied to the
Here, in addition to the
基板11には、パッドP6に印加された変換前電圧Vccをパルス電圧7aに変換するDC/DCコンバータ7の他に、シリアルコントロール回路1とD/A変換回路5が構成されている。
In addition to the DC / DC converter 7 that converts the pre-conversion voltage Vcc applied to the pad P6 into the
基板11のパッドP2,P1には、クロックCLKと、このクロックCLKに同期したシリアルデータDATAが供給され、シリアルコントロール回路1でパラレル変換された出力1aが、D/A変換回路5に入力されている。
A clock CLK and serial data DATA synchronized with the clock CLK are supplied to the pads P2 and P1 of the
一方、DC/DCコンバータ7では内部の基準発振信号によって前記変換前電圧Vccをパルス電圧7aに変換してパッドP4,P5の間に発生しており、このパルス電圧7aは前記平滑回路8によって直流電圧OUTPUTに変換されている。直流電圧OUTPUTはパッドP3を介して前記D/A変換回路5に与えられており、D/A変換回路5は直流電圧OUTPUTが前記出力1aに近づくようにアナログ信号5aを前記DC/DCコンバータ7にフィードバックしている。
On the other hand, in the DC / DC converter 7, the pre-conversion voltage Vcc is converted into a
このようにして、CPU10に電源電圧として印加される時々の直流電圧OUTPUTは、シリアルデータDATAの内容によって決まる。したがって、CPU10のデータ処理の負荷状態を検出し、電源電圧が最適な電圧になるようにシリアル信号DATAを入力することで消費電力を最適化することができる。
最近のCPU10は微細化が進み、耐圧が下がる傾向にあるため、オーバーシュートによるCPU10へのダメージが大きくなっている。データ処理の負荷状態が急激に増加したため、CPU10への電源電圧を現在の電源電圧から最終目標電圧値へ一気に変化させるように、シリアルデータDATAの内容を1回の転送で変化させると、DC/DCコンバータ7を用いた電源電圧制御システムでは、急激な電圧変動によりオーバーシュートやアンダーシュートが発生し、CPU10の破壊や誤動作の原因となる問題が起きる。
The
このようなオーバーシュートやアンダーシュートが発生しないように数回に分けてシリアルデータ転送を行った場合には、目標の電圧に到達するまでの時間がかかり、反応速度が低下する。 When serial data transfer is performed in several times so that such an overshoot or undershoot does not occur, it takes time to reach the target voltage, and the reaction speed decreases.
本発明はデータ処理の負荷状態が急激に変化して、データ処理装置への電源電圧を大きく変化させる場合に、目標電圧に到達するまでの遅れ時間をできるだけ短くするためにシリアルデータの転送の回数を少なくしても、従来のようなオーバーシュートやアンダーシュートが発生しない滑らかな電圧変化を実現できる電源電圧制御システムを提供することを目的とする。 In the present invention, when the load state of data processing changes drastically and the power supply voltage to the data processing device changes greatly, the number of serial data transfers in order to minimize the delay time until the target voltage is reached. It is an object of the present invention to provide a power supply voltage control system that can realize a smooth voltage change that does not cause overshoot and undershoot as in the prior art even if the number is reduced.
本発明の請求項1記載の電源電圧制御システムは、データ処理装置へ印加する電源電圧を可変する電源電圧制御システムにおいて、電源電圧の可変の傾きに応じた複数のステップデータを記憶する波形メモリー回路と、電源電圧の可変の傾きを指定するデータに従って前記波形メモリー回路から適切なステップデータを読み出すセレクター回路と、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算して時間経過に伴ってステップ状に変化する制御信号を形成する演算回路と、前記演算回路の出力に発生した制御信号に基づいてデータ処理装置へ印加する電源電圧を可変する電圧変換回路とを設けたことを特徴とする。
A power supply voltage control system according to
本発明の請求項2記載の電源電圧制御システムは、請求項1において、前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するDC/DCコンバータで構成し、前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電圧変換回路の前記基準発振信号のタイミングに同期して実行するように構成したことを特徴とする。
The power supply voltage control system according to claim 2 of the present invention is the power supply voltage control system according to
本発明の請求項3記載の電源電圧制御システムは、請求項1において、前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するDC/DCコンバータで構成し、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算する前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電源電圧の可変の傾きを指定するシリアルデータのクロックのタイミングに同期して実行するように構成したことを特徴とする。 A power supply voltage control system according to a third aspect of the present invention is the power supply voltage control system according to the first aspect , wherein the voltage conversion circuit includes a DC / DC converter that converts a pre-conversion voltage into a pulse voltage by an internal reference oscillation signal, and the selector The arithmetic circuit that repeatedly adds or subtracts step data read from the circuit repeatedly adds or subtracts step data read from the selector circuit, and a serial data clock that specifies a variable slope of the power supply voltage. It is characterized in that it is configured to execute in synchronization with the above timing.
この構成によると、単位時間毎にステップ状に電圧を変化させることで、電圧の時間変化(スルーレート)をコントロールし、過渡的な電圧異常の発生のない滑らかな電圧変化を実現することができる。 According to this configuration, by changing the voltage stepwise every unit time, it is possible to control the time change (slew rate) of the voltage and realize a smooth voltage change without occurrence of a transient voltage abnormality. .
以下、本発明の各実施の形態を図1〜図3に基づいて説明する。
(第1の実施形態)
図1と図2は本発明の(第1の実施形態)を示す。
Hereinafter, each embodiment of the present invention will be described with reference to FIGS.
(First embodiment)
1 and 2 show the first embodiment of the present invention.
この図1に示す(第1の実施形態)の電源電圧システムは、CPU10に印加する電源電圧の変化を、電圧可変の傾きを指定するシリアルデータDATAに基づいて制御するよう構成されている。
The power supply voltage system of the first embodiment shown in FIG. 1 is configured to control changes in the power supply voltage applied to the
ここでは、パッドP1〜P6を有した基板11の外部に、CPU10の他、インダクタンスL1とダイオードD1およびコンデンサC1で構成される平滑回路8が設けられている。
Here, in addition to the
基板11には、パッドP6に印加された変換前電圧Vccをパルス電圧7aに変換するDC/DCコンバータ7の他に、シリアルコントロール回路1とセレクター回路2と波形メモリー回路3と加算回路4とD/A変換回路5などが構成されている。
In addition to the DC / DC converter 7 that converts the pre-conversion voltage Vcc applied to the pad P6 to the
なお、この図1のDC/DCコンバータ7は、発振器6の出力に発生する基準発振信号6aによって前記変換前電圧Vccをパルス電圧7aに変換してパッドP4,P5の間に発生するように構成されている。
The DC / DC converter 7 shown in FIG. 1 is configured to convert the pre-conversion voltage Vcc into a
基板11のパッドP2,P1には、クロックCLKと、このクロックCLKに同期したシリアルデータDATAが供給され、シリアルコントロール回路1でパラレル変換された出力1aが、セレクター回路2に入力されている。
A clock CLK and serial data DATA synchronized with the clock CLK are supplied to the pads P 2 and
セレクター回路2aは、シリアルコントロール回路1の出力1aから入力された電圧可変の傾きに合ったデータを、波形メモリー回路3の内部から読み出してセレクター回路2の出力2aとする。これを具体的に説明する。
The
CPU10に印加すべき電源電圧の傾きの程度に応じて、波形メモリー回路3にはステップデータV1,V2,V3が設定されており、電圧レベルは
V1 > V2 > V3
である。前記シリアルデータDATAが、可変の傾きが“大”を表す内容であった場合に、セレクター回路2はステップアップデータV1を波形メモリー回路3から読み出して出力2aとする。前記シリアルデータDATAが、可変の傾きが“中”を表す内容であった場合に、セレクター回路2はステップアップデータV2を波形メモリー回路3から読み出して出力2aとする。前記シリアルデータDATAが、可変の傾きが“小”を表す内容であった場合に、セレクター回路2はステップアップデータV3を波形メモリー回路3から読み出して出力2aとする。
Step data V1, V2, and V3 are set in the waveform memory circuit 3 in accordance with the degree of inclination of the power supply voltage to be applied to the
It is. When the serial data DATA has a content indicating that the variable slope is “large”, the selector circuit 2 reads the step-up data V1 from the waveform memory circuit 3 and outputs it as the
加算回路4は、セレクター回路2の出力2aを前記基準発振信号6aの周期Tで加算を繰り返して時々の加算値4aを出力する。
一方、DC/DCコンバータ7では前記基準発振信号6aによって前記変換前電圧Vccをパルス電圧7aに変換してパッドP4,P5の間に発生しており、このパルス電圧7aは前記平滑回路8によって直流電圧OUTPUTに変換されている。直流電圧OUTPUTはパッドP3を介して前記D/A変換回路5に与えられており、D/A変換回路5は直流電圧OUTPUTが時々の前記出力4aに近づくようにアナログ信号5aを前記DC/DCコンバータ7にフィードバックしている。
The adder circuit 4 repeats the addition of the
On the other hand, in the DC / DC converter 7, the pre-conversion voltage Vcc is converted into a
このようにして、CPU10に電源電圧として印加される時々の直流電圧OUTPUTは、前記シリアルデータDATAによって指示された電圧可変の傾きが“大”であった場合には、図2に示す波形Aのように、周期Tごとに電圧v1ずつステップアップして目標電圧まで、自動的に上昇する。前記シリアルデータDATAによって指示された電圧可変の傾きが“中”であった場合には、図2に示す波形Bのように、周期Tごとに電圧v2ずつステップアップして目標電圧まで、自動的に上昇する。前記シリアルデータDATAによって指示された電圧可変の傾きが“小”であった場合には、図2に示す波形Cのように、周期Tごとに電圧v3ずつステップアップして目標電圧まで、自動的に上昇する。なお、v1 > v2 > v3 である。
In this way, the DC voltage OUTPUT that is sometimes applied as the power supply voltage to the
したがって、CPU10のデータ処理の負荷状態を検出し、シリアルデータDATAの1回の更新で電圧可変の傾きを指定するだけで、希望する傾きで電圧可変することができ、従来のシステムで問題となっていた電圧急変によるオーバーシュートやアンダーシュートを大幅に削減できる。
Therefore, it is possible to change the voltage with a desired inclination by simply detecting the load state of the data processing of the
また、一般的にDC/DCコンバータ7を動作させる基準発振信号6aの周波数は数百kHzから数MHzとなっており、シリアルコントロールで出力電圧を毎回、可変させるよりも高速に変化させることができ、且つ、データを1回だけ送れば電圧を変化させられるので、ホスト側の負荷を低減できる。
In general, the frequency of the
この実施の形態においては、CPU10に印加する電源電圧を所定の傾きで目標電圧まで可変する場合を想定して演算回路として加算回路4を使用してステップ状に上昇する出力4aを作成して直流電圧OUTPUTを制御したが、D/A変換回路5や電圧変換回路としてのDC/DCコンバータ7の構成によっては、加算回路4に代わる演算回路として減算回路を採用し、基準発振信号6aに同期して減算動作を繰り返し実施してステップ状に下降する出力4aを作成して直流電圧OUTPUTを図2の波形A,B,Cの傾きで上昇する直流電圧OUTPUTを作成することもできる。
In this embodiment, assuming that the power supply voltage applied to the
さらに、CPU10に印加する電源電圧を所定の傾きで上昇可変する場合を想定して説明したが、電源電圧を所定の傾きで下降可変する場合も同様に実施できる。
(第2の実施形態)
図3は本発明の(第2の実施形態)を示す。
Furthermore, the case where the power supply voltage applied to the
(Second Embodiment)
FIG. 3 shows a (second embodiment) of the present invention.
(第1の実施形態)では加算回路4はDC/DCコンバータ7を動作させる基準発振信号6aに同期して加算動作または減算動作を繰り返し実施しているため、基板11の外部から加算動作または減算動作を繰り返しの周期を変更することができなかったが、この(第2の実施形態)では基板11の外部から加算動作または減算動作を繰り返しの周期の変更を、クロックCLKの変更によって実現できる。
In the first embodiment, the addition circuit 4 repeatedly performs the addition operation or subtraction operation in synchronization with the
図3では、加算回路4が前記シリアルデータDATAのクロックCLKに同期して加算動作を繰り返し実施するように構成されている点だけが(第1の実施形態)とは異なっている。 FIG. 3 is different from the first embodiment only in that the addition circuit 4 is configured to repeatedly perform the addition operation in synchronization with the clock CLK of the serial data DATA.
本発明の電源電圧制御システムはデータ処理装置の電源電圧を制御する必要のある各種のモバイル機器に使用できる。 The power supply voltage control system of the present invention can be used for various mobile devices that need to control the power supply voltage of the data processing apparatus.
1 シリアルコントロール回路
2 セレクター回路
3 波形メモリー回路
4 加算回路(演算回路)
5 D/A変換回路
6 発振器
6a 基準発振信号
7 DC/DCコンバータ回路(電圧変換回路)
8 平滑回路
10 CPU(データ処理装置)
DATA シリアルデータ
CLK クロック
1 Serial control circuit 2 Selector circuit 3 Waveform memory circuit 4 Adder circuit (arithmetic circuit)
5 D / A conversion circuit 6
8 Smoothing
DATA Serial data CLK clock
Claims (3)
電源電圧の可変の傾きに応じた複数のステップデータを記憶する波形メモリー回路と、
電源電圧の可変の傾きを指定するデータに従って前記波形メモリー回路から適切なステップデータを読み出すセレクター回路と、
前記セレクター回路から読み出されたステップデータを繰り返し加算または減算して時間経過に伴ってステップ状に変化する制御信号を形成する演算回路と、
前記演算回路の出力に発生した制御信号に基づいてデータ処理装置へ印加する電源電圧を可変する電圧変換回路と
を設けた電源電圧制御システム。 In a power supply voltage control system that varies the power supply voltage applied to the data processing device,
A waveform memory circuit for storing a plurality of step data corresponding to the variable slope of the power supply voltage;
A selector circuit for reading out appropriate step data from the waveform memory circuit according to data designating a variable slope of the power supply voltage;
An arithmetic circuit that repeatedly adds or subtracts step data read from the selector circuit to form a control signal that changes stepwise with time; and
A power supply voltage control system provided with a voltage conversion circuit that varies a power supply voltage applied to the data processing device based on a control signal generated at the output of the arithmetic circuit.
前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電圧変換回路の前記基準発振信号のタイミングに同期して実行するように構成した
請求項1記載の電源電圧制御システム。 The voltage conversion circuit is constituted by a DC / DC converter that converts a voltage before conversion into a pulse voltage by an internal reference oscillation signal,
The arithmetic circuit is configured to repeatedly add or subtract step data read from the selector circuit in synchronization with the timing of the reference oscillation signal of the voltage conversion circuit.
The power supply voltage control system according to claim 1 .
前記セレクター回路から読み出されたステップデータを繰り返し加算または減算する前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電源電圧の可変の傾きを指定するシリアルデータのクロックのタイミングに同期して実行するように構成した
請求項1記載の電源電圧制御システム。 The voltage conversion circuit is constituted by a DC / DC converter that converts a voltage before conversion into a pulse voltage by an internal reference oscillation signal,
The arithmetic circuit for repeatedly adding or subtracting the step data read from the selector circuit repeatedly adds or subtracts the step data read from the selector circuit, serial data designating a variable slope of the power supply voltage Configured to run in sync with the clock timing of
The power supply voltage control system according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004880A JP4416516B2 (en) | 2004-01-13 | 2004-01-13 | Power supply voltage control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004880A JP4416516B2 (en) | 2004-01-13 | 2004-01-13 | Power supply voltage control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005204349A JP2005204349A (en) | 2005-07-28 |
JP4416516B2 true JP4416516B2 (en) | 2010-02-17 |
Family
ID=34819363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004004880A Expired - Lifetime JP4416516B2 (en) | 2004-01-13 | 2004-01-13 | Power supply voltage control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4416516B2 (en) |
-
2004
- 2004-01-13 JP JP2004004880A patent/JP4416516B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005204349A (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4098533B2 (en) | Control circuit for switching power supply device and switching power supply device using the same | |
Dancy et al. | High-efficiency multiple-output DC-DC conversion for low-voltage systems | |
JP5464695B2 (en) | DC-DC converter, DC voltage conversion method | |
JP5554910B2 (en) | Control circuit for charge pump circuit and power supply circuit using them | |
TWI424299B (en) | Current mode control with feed-forward for power devices | |
JP5154152B2 (en) | Boost power supply circuit | |
TWI581547B (en) | A device, a modulator, and a method for limiting current in a converter | |
CN103947093A (en) | Device for controlling a switching mode power supply | |
Liu et al. | Techniques of dual-path error amplifier and capacitor multiplier for on-chip compensation and soft-start function | |
KR102699043B1 (en) | Switching regulator generating and electronic device including thereof | |
US11431251B2 (en) | Power converter, synchronous power converter system and method of determining switching frequency | |
US20060031689A1 (en) | Switching frequency jitter having output ripple cancel for power supplies | |
WO2006055557A2 (en) | Control of parallel-connected voltage regulators for supplying power to integrated circuit | |
TW201415208A (en) | A power management device of a touchable control system | |
KR20070042969A (en) | Control circuit of switching regulator, and power source device and electronic device using the control circuit | |
JP4416516B2 (en) | Power supply voltage control system | |
US8947062B2 (en) | Power supply circuit | |
JP2006135377A (en) | Semiconductor device | |
JP2007028698A (en) | Dc-dc converter | |
JP4756936B2 (en) | Power control device | |
JP2012078782A (en) | High voltage power supply device, image forming apparatus, and color image forming apparatus | |
US20230213957A1 (en) | Voltage regulation circuit, device, and method | |
JP2007166865A (en) | Switching power supply circuit | |
KR101843560B1 (en) | Power supply circuit | |
JP4347661B2 (en) | Switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4416516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |