JP4409679B2 - Filament drive circuit for fluorescent display tube - Google Patents
Filament drive circuit for fluorescent display tube Download PDFInfo
- Publication number
- JP4409679B2 JP4409679B2 JP29074899A JP29074899A JP4409679B2 JP 4409679 B2 JP4409679 B2 JP 4409679B2 JP 29074899 A JP29074899 A JP 29074899A JP 29074899 A JP29074899 A JP 29074899A JP 4409679 B2 JP4409679 B2 JP 4409679B2
- Authority
- JP
- Japan
- Prior art keywords
- filament
- circuit
- width modulation
- display tube
- fluorescent display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、蛍光表示管のフィラメント駆動回路に関するものである。
【0002】
【従来の技術】
蛍光表示管(以下、VFDとする)は、セグメント(アノード)とグリットとフィラメント(カソード)とからなり、フィラメントに電力を供給してフィラメントを発熱させることで熱電子を発生させ、グリッドにより該熱電子を加速し、セグメントの蛍光体と熱電子が衝突することで発光する表示素子である。このVFDのフィラメントに印加するフィラメント電圧は、VFD内部のフィラメントの長さとフィラメントの径によって決定される。
【0003】
【発明が解決しようとする課題】
フィラメント電圧は交流電圧が好ましいため、従来のフィラメント駆動回路は図4に示すように電源トランス20を用いた構成となっている。図4において、21はVFDのフィラメントである。実際の製品では、VFDの大きさが多岐にわたるため、フィラメント電圧もVFDの種類毎に異なる値を持つ。このため、図4に示す従来のフィラメント駆動回路では、VFDの種類毎にトランス20の種類を変える必要があり、回路設計、信頼性試験及び部品手配等の作業が煩雑になるという問題点があった。また、従来のフィラメント駆動回路では、トランス20を変更しない限り、フィラメント電圧を変更することが難しいという問題点があった。
本発明は、上記課題を解決するためになされたもので、VFDの種類毎にトランスを用意する必要がなく、フィラメント電圧の変更が容易なフィラメント駆動回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明の蛍光表示管用フィラメント駆動回路は、外部から入力された設定データに応じたデューティー比のパルス幅変調信号を出力する制御手段(1〜6)と、この制御手段から出力された位相の異なる一対のパルス幅変調信号に応じて高電位側と低電位側に交互に接続することをパルス幅変調信号毎に行い、位相の異なる一対のパルス電圧F1,F2を発生させると共に、前記一対のパルス電圧F1,F2を蛍光表示管のフィラメントの両端に印加することで、前記フィラメントの両端が交互に高電位側に接続されるように交流のパルス電圧を前記フィラメントに印加する出力手段(8,9)とを有するものである。
また、本発明の蛍光表示管用フィラメント駆動回路の1構成例として、前記出力手段は、前記パルス幅変調信号に応じて前記パルス電圧F1,F2が共に印加停止となるフィラメント電圧のオフ時に、前記フィラメントの両端を低電位側に接続するものである。
【0005】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の実施の形態となるフィラメント駆動回路の構成を示すブロック図、図2は図1のフィラメント駆動回路の動作を示すタイミングチャート図である。
図1のフィラメント駆動回路は、外部から入力されたクロック信号CLKをカウントするバイナリカウンタ1と、外部から入力された設定データD0〜D5とバイナリカウンタ1から入力されたデータDK0〜DK5とを比較して、比較結果信号COMPを出力する比較回路2と、クロック信号CLKをカウントするカウンタ3と、カウンタ3の出力信号Tcを論理反転するインバータ4と、比較結果信号COMPと信号Tcとの論理積をとるAND回路5と、比較結果信号COMPとインバータ4から入力された信号バーTcとの論理積をとるAND回路6と、蛍光表示管11(以下、VFDとする)のフィラメント11aに正電圧Vfsを供給するためのフィラメント電源7と、電圧VfsをAND回路5から入力されたパルス幅変調信号CTL1に応じてオン/オフする出力回路8と、電圧VfsをAND回路6から入力されたパルス幅変調信号CTL2に応じてオン/オフする出力回路9と、VFD11のアノード11bとグリッド11cに電源電圧を供給するための駆動電源10とから構成される。
【0006】
バイナリカウンタ1、比較回路2、カウンタ3、インバータ4及びAND回路5,6は、外部から入力された設定データに応じたデューティー比のパルス幅変調信号CTL1,CTL2を出力する制御手段を構成している。
次に、このようなフィラメント駆動回路の動作を説明する。6ビットのバイナリカウンタ1は、外部から入力されたクロック信号CLKを0〜63までカウントすることを繰り返し、カウント値を6ビットのディジタルデータDK0〜DK5として出力する。
【0007】
比較回路2は、外部から入力された6ビットのディジタルデータ(設定データ)D0〜D5とバイナリカウンタ1から入力された6ビットのディジタルデータDK0〜DK5とを比較し、データDK0〜DK5がデータD0〜D5よりも小さいときには「H」レベルの比較結果信号COMPを出力し、データDK0〜DK5がデータD0〜D5以上のときには「L」レベルの比較結果信号COMPを出力する。これにより、図2(a)のような比較結果信号COMPが比較回路2から出力される。
【0008】
6ビットのディジタルデータD0〜D5は、フィラメント11aに印加されるパルス状の出力電圧F1,F2のデューティー比を設定するための設定データであり、0〜63の値をとることにより、デューティー比を0〜1に設定することができる。
【0009】
次に、カウンタ3は、外部から入力されたクロック信号CLKを0〜63までカウントすることを繰り返しながら、0〜63までの64回のカウントを終える度(カウント値が0にリセットされる度)に出力信号Tcを反転させる。これにより、出力信号Tcは、図2(b)に示すように「L」レベルと「H」レベルとを交互に繰り返す。
【0010】
インバータ4は、カウンタ3から入力された信号Tcを論理反転させ、出力信号バーTcを出力する(図2(c))。
AND回路5は、比較回路2から入力された比較結果信号COMPとカウンタ3から入力された信号Tcとの論理積をとり、この論理積の結果をパルス幅変調信号CTL1として出力する。
AND回路6は、比較回路2から入力された比較結果信号COMPとインバータ4から入力された信号バーTcとの論理積をとり、この論理積の結果をパルス幅変調信号CTL2として出力する。
【0011】
出力回路8,9は、フィラメント電源7から供給される正の直流電圧Vfsをパルス幅変調信号CTL1,CTL2に応じてオン/オフし、このオン/オフ制御によるパルス状の出力電圧F1,F2をフィラメント11aに印加する。
図3(a)は出力回路8,9の構成を示すブロック図、図3(b)は出力回路8,9の実際の回路構成の1例を示す回路図である。
【0012】
出力回路8を構成するスイッチ8aは、パルス幅変調信号CTL1が「H」レベルのときオン状態となってフィラメント11aの第1の端子を高電位側(電圧Vfs)に接続し、信号CTL1が「L」レベルのときオフ状態となって前記第1の端子を低電位側(接地)に接続する。
同様に、出力回路9を構成するスイッチ9aは、パルス幅変調信号CTL2が「H」レベルのときオン状態となってフィラメント11aの第2の端子を高電位側に接続し、信号CTL2が「L」レベルのときオフ状態となって前記第2の端子を低電位側に接続する。
【0013】
こうして、図2(d)、図2(e)に示すようなパルス状の出力電圧F1,F2がフィラメント11aに印加される。スイッチ8aがオンして、スイッチ9aがオフの場合、フィラメント電流は、スイッチ8a→フィラメント11a→スイッチ9a→接地の方向に流れる。スイッチ9aがオンして、スイッチ8aがオフの場合、フィラメント電流は、スイッチ9a→フィラメント11a→スイッチ8a→接地の方向に流れる。
【0014】
実際の回路では、スイッチ8aは、Nチャネルトランジスタ8bとPチャネルトランジスタ8cとから構成され、スイッチ9aはNチャネルトランジスタ9bとPチャネルトランジスタ9cとから構成される。
以上のように本実施の形態では、パルス幅変調方式の駆動回路を用いることにより、設定データによってフィラメント電圧を容易に変更することができる。
【0015】
また、フィラメント11aには、自己発熱するという働き以外に、カソード電流が流れ込む陰極(カソード)としての働きがある。本実施の形態では、フィラメント電圧のオフ時に、出力回路8,9がフィラメント11aの端子を低電位側(接地)に接続するようにしているので、フィラメント電圧のオフ時においても陰極として動作させることができ、発光効率を向上させることができる。
【0016】
【発明の効果】
本発明によれば、制御手段と出力手段とを設けることにより、外部から入力された設定データによって出力電圧のデューティー比を容易に変更することができ、これによりフィラメント電圧を容易に変更することができる。その結果、従来のように蛍光表示管の種類毎に電源トランスを用意する必要がなくなり、回路設計、信頼性試験及び部品手配等の作業が容易となる。また、フィラメント電圧を容易に変更することができるので、例えば夜間に省電力モードにしてフィラメント電圧を下げる等の従来の回路では不可能であった制御が可能となる。また、従来のフィラメント駆動回路のような電源トランスを用いる必要がなくなるので、回路の小型化が可能となる。
【0017】
また、出力手段が、パルス幅変調信号に応じてオフ状態となるとき、フィラメント端子を低電位側に接続することにより、フィラメント電圧のオフ時においてもフィラメントを陰極として動作させることができ、発光効率を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態となるフィラメント駆動回路の構成を示すブロック図である。
【図2】 図1のフィラメント駆動回路の動作を示すタイミングチャート図である。
【図3】 出力回路の構成を示すブロック図及び出力回路の実際の回路構成の1例を示す回路図である。
【図4】 従来のフィラメント駆動回路の回路図である。
【符号の説明】
1…バイナリカウンタ、2…比較回路、3…カウンタ、4…インバータ、5、6…AND回路、7…フィラメント電源、8、9…出力回路、10…駆動電源、11…蛍光表示管、11a…フィラメント、11b…アノード、11c…グリッド。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a filament driving circuit for a fluorescent display tube.
[0002]
[Prior art]
A fluorescent display tube (hereinafter referred to as VFD) is composed of a segment (anode), a grit, and a filament (cathode). Power is supplied to the filament to generate heat, thereby generating thermoelectrons. It is a display element that emits light by accelerating electrons and colliding the segment phosphors with thermionic electrons. The filament voltage applied to the VFD filament is determined by the filament length and filament diameter inside the VFD.
[0003]
[Problems to be solved by the invention]
Since the filament voltage is preferably an AC voltage, the conventional filament drive circuit has a configuration using a
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a filament driving circuit that does not require a transformer for each type of VFD and can easily change the filament voltage.
[0004]
[Means for Solving the Problems]
The filament driving circuit for a fluorescent display tube of the present invention has a control means (1-6) for outputting a pulse width modulation signal having a duty ratio according to setting data inputted from the outside, and a phase outputted from the control means is different. Alternately connecting the high potential side and the low potential side according to the pair of pulse width modulation signals is performed for each pulse width modulation signal to generate a pair of pulse voltages F1 and F2 having different phases , and the pair of pulses Output means (8, 9) for applying an alternating pulse voltage to the filament so that both ends of the filament are alternately connected to the high potential side by applying voltages F1, F2 to both ends of the filament of the fluorescent display tube. ).
Also, as one configuration example of the filament driving circuit for a fluorescent display tube of the present invention, the output means is configured such that when the filament voltage is turned off, the application of the pulse voltages F1 and F2 is stopped according to the pulse width modulation signal. Are connected to the low potential side.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a filament driving circuit according to an embodiment of the present invention, and FIG. 2 is a timing chart showing the operation of the filament driving circuit of FIG.
The filament driving circuit of FIG. 1 compares the binary counter 1 that counts the clock signal CLK input from the outside, the setting data D0 to D5 input from the outside, and the data DK0 to DK5 input from the binary counter 1. The comparison circuit 2 that outputs the comparison result signal COMP, the counter 3 that counts the clock signal CLK, the inverter 4 that logically inverts the output signal Tc of the counter 3, and the logical product of the comparison result signal COMP and the signal Tc. A positive voltage Vfs is applied to the AND circuit 6 that takes the logical product of the AND circuit 5 that takes the comparison result signal COMP and the signal bar Tc input from the inverter 4, and the
[0006]
The binary counter 1, the comparison circuit 2, the counter 3, the inverter 4, and the AND circuits 5 and 6 constitute control means for outputting pulse width modulation signals CTL1 and CTL2 having a duty ratio corresponding to setting data input from the outside. Yes.
Next, the operation of such a filament drive circuit will be described. The 6-bit binary counter 1 repeatedly counts an externally input clock signal CLK from 0 to 63, and outputs the count value as 6-bit digital data DK0 to DK5.
[0007]
The comparison circuit 2 compares the 6-bit digital data (setting data) D0 to D5 input from the outside with the 6-bit digital data DK0 to DK5 input from the binary counter 1, and the data DK0 to DK5 is the data D0. When it is smaller than .about.D5, the comparison result signal COMP of "H" level is output. When the data DK0 to DK5 is equal to or more than the data D0 to D5, the comparison result signal COMP of "L" level is output. As a result, a comparison result signal COMP as shown in FIG.
[0008]
The 6-bit digital data D0 to D5 is setting data for setting the duty ratio of the pulsed output voltages F1 and F2 applied to the
[0009]
Next, the counter 3 repeats counting the externally input clock signal CLK from 0 to 63 and finishes counting 64 times from 0 to 63 (every time the count value is reset to 0). The output signal Tc is inverted. As a result, the output signal Tc alternately repeats the “L” level and the “H” level as shown in FIG.
[0010]
The inverter 4 logically inverts the signal Tc input from the counter 3 and outputs the output signal bar Tc (FIG. 2 (c)).
The AND circuit 5 calculates the logical product of the comparison result signal COMP input from the comparison circuit 2 and the signal Tc input from the counter 3, and outputs the result of the logical product as a pulse width modulation signal CTL1.
The AND circuit 6 calculates the logical product of the comparison result signal COMP input from the comparison circuit 2 and the signal bar Tc input from the inverter 4, and outputs the result of the logical product as a pulse width modulation signal CTL2.
[0011]
The
FIG. 3A is a block diagram showing the configuration of the
[0012]
The
Similarly, the
[0013]
In this way, pulsed output voltages F1 and F2 as shown in FIGS. 2D and 2E are applied to the
[0014]
In an actual circuit, the
As described above, in this embodiment, the filament voltage can be easily changed by setting data by using a pulse width modulation type driving circuit.
[0015]
The
[0016]
【The invention's effect】
According to the present invention, by providing the control means and the output means, the duty ratio of the output voltage can be easily changed by the setting data inputted from the outside, whereby the filament voltage can be easily changed. it can. As a result, there is no need to prepare a power transformer for each type of fluorescent display tube as in the prior art, and operations such as circuit design, reliability test, and parts arrangement are facilitated. In addition, since the filament voltage can be easily changed, for example, control that is impossible with a conventional circuit such as lowering the filament voltage in the power saving mode at night becomes possible. Further, since it is not necessary to use a power transformer such as a conventional filament driving circuit, the circuit can be miniaturized.
[0017]
In addition, when the output means is turned off in response to the pulse width modulation signal, the filament terminal is connected to the low potential side, so that the filament can be operated as a cathode even when the filament voltage is turned off. Can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a filament drive circuit according to an embodiment of the present invention.
FIG. 2 is a timing chart showing the operation of the filament drive circuit of FIG.
FIG. 3 is a block diagram illustrating a configuration of an output circuit and a circuit diagram illustrating an example of an actual circuit configuration of the output circuit.
FIG. 4 is a circuit diagram of a conventional filament driving circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Binary counter, 2 ... Comparison circuit, 3 ... Counter, 4 ... Inverter, 5, 6 ... AND circuit, 7 ... Filament power supply, 8, 9 ... Output circuit, 10 ... Drive power supply, 11 ... Fluorescent display tube, 11a ... Filament, 11b ... anode, 11c ... grid.
Claims (2)
この制御手段から出力された位相の異なる一対のパルス幅変調信号に応じて高電位側と低電位側に交互に接続することをパルス幅変調信号毎に行い、位相の異なる一対のパルス電圧F1,F2を発生させると共に、前記一対のパルス電圧F1,F2を蛍光表示管のフィラメントの両端に印加することで、前記フィラメントの両端が交互に高電位側に接続されるように交流のパルス電圧を前記フィラメントに印加する出力手段とを有することを特徴とする蛍光表示管用フィラメント駆動回路。Control means for outputting a pulse width modulation signal having a duty ratio according to setting data inputted from the outside;
According to a pair of pulse width modulation signals with different phases output from the control means, the high potential side and the low potential side are alternately connected for each pulse width modulation signal, and a pair of pulse voltages F1, F1 with different phases are connected . By generating F2 and applying the pair of pulse voltages F1 and F2 to both ends of the filament of the fluorescent display tube, the AC pulse voltage is changed to connect the both ends of the filament alternately to the high potential side. And a filament driving circuit for a fluorescent display tube.
前記出力手段は、前記パルス幅変調信号に応じて前記パルス電圧F1,F2が共に印加停止となるフィラメント電圧のオフ時に、前記フィラメントの両端を低電位側に接続することを特徴とする蛍光表示管用フィラメント駆動回路。The filament drive circuit for a fluorescent display tube according to claim 1,
The output means connects the both ends of the filament to a low potential side when the filament voltage at which application of the pulse voltages F1 and F2 is stopped according to the pulse width modulation signal is turned off. Filament drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29074899A JP4409679B2 (en) | 1999-10-13 | 1999-10-13 | Filament drive circuit for fluorescent display tube |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29074899A JP4409679B2 (en) | 1999-10-13 | 1999-10-13 | Filament drive circuit for fluorescent display tube |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001109419A JP2001109419A (en) | 2001-04-20 |
JP4409679B2 true JP4409679B2 (en) | 2010-02-03 |
Family
ID=17760028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29074899A Expired - Fee Related JP4409679B2 (en) | 1999-10-13 | 1999-10-13 | Filament drive circuit for fluorescent display tube |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4409679B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003022052A (en) * | 2001-07-10 | 2003-01-24 | Sony Corp | Driving circuit for light emitting element and image displaying device |
JP5043261B2 (en) * | 2001-07-13 | 2012-10-10 | ノリタケ伊勢電子株式会社 | Method and circuit for driving fluorescent display tube |
JP4578060B2 (en) * | 2003-03-26 | 2010-11-10 | 三洋電機株式会社 | Fluorescent display tube drive circuit |
WO2005017407A1 (en) * | 2003-08-13 | 2005-02-24 | Fujitsu Limited | Illuminating device and liquid crystal display unit |
JP5107544B2 (en) * | 2006-09-08 | 2012-12-26 | Toa株式会社 | Fluorescent display tube drive circuit |
-
1999
- 1999-10-13 JP JP29074899A patent/JP4409679B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001109419A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6654268B2 (en) | Method and apparatus for controlling minimum brightness of a fluorescent lamp | |
US7948282B2 (en) | Triangular-wave generating circuit, and inverter, light emitting device and liquid crystal television using the circuit | |
US20040150355A1 (en) | Light emitting diode control device | |
JP4219997B2 (en) | Organic EL drive circuit | |
US20080246926A1 (en) | Method For Operating a High-Intensity Discharge Lamp, Lamp Driver and Projection System | |
KR100631987B1 (en) | Driving apparatus for ccfl | |
JP4409679B2 (en) | Filament drive circuit for fluorescent display tube | |
KR100631986B1 (en) | Driving apparatus for ccfl | |
JPS593892A (en) | Power source for load of low voltage incandescent bulb or the like | |
TW200425795A (en) | Fluorescent display tube driving circuit | |
JP5107544B2 (en) | Fluorescent display tube drive circuit | |
EP1332648B1 (en) | Circuit arrangement | |
JPS59176778A (en) | Fluorescent display tube power source unit for electronic range | |
JP2757643B2 (en) | Fluorescent display | |
US11751305B2 (en) | Biologically safe control of LED lamps | |
JP3306385B2 (en) | Current detection circuit | |
JP4268029B2 (en) | Fluorescent display power supply circuit | |
EP1635622A1 (en) | Electric discharge lamp operating device | |
KR100326604B1 (en) | Apparatus for Driving Electro-Luminescence Device | |
JPH01319786A (en) | Filament driving device for fluorescent display tube | |
RU2099799C1 (en) | Device for control of vacuum luminescent indicators | |
JPH0731270Y2 (en) | Fluorescent tube display | |
JPH03280083A (en) | Driving method for multi-digit fluorescent display tube | |
JPH06243987A (en) | Discharge lamp lighting device | |
JPH0683281A (en) | Fluorescent display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |