JP4400132B2 - Digital broadcast receiver - Google Patents

Digital broadcast receiver Download PDF

Info

Publication number
JP4400132B2
JP4400132B2 JP2003280704A JP2003280704A JP4400132B2 JP 4400132 B2 JP4400132 B2 JP 4400132B2 JP 2003280704 A JP2003280704 A JP 2003280704A JP 2003280704 A JP2003280704 A JP 2003280704A JP 4400132 B2 JP4400132 B2 JP 4400132B2
Authority
JP
Japan
Prior art keywords
cpu
boot
boot program
storage unit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003280704A
Other languages
Japanese (ja)
Other versions
JP2005051465A (en
Inventor
浩彰 森本
健一郎 横山
淳 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003280704A priority Critical patent/JP4400132B2/en
Publication of JP2005051465A publication Critical patent/JP2005051465A/en
Application granted granted Critical
Publication of JP4400132B2 publication Critical patent/JP4400132B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、デジタル放送を受信する受信機、例えばデジタル放送テレビジョン受信機、に関するものである。   The present invention relates to a receiver for receiving a digital broadcast, for example, a digital broadcast television receiver.

近年、デジタル放送が急速に増えてきており、地上波放送もデジタル化の準備が進められている。デジタル放送受信機能は、符号化された映像・音声信号を、デジタルチューナでトランスポートストリーム信号に復調し、MPEG2復号処理を行い、映像信号・音声信号としてディスプレイに表示するものである。   In recent years, digital broadcasting has increased rapidly, and terrestrial broadcasting is also being prepared for digitization. The digital broadcast receiving function demodulates an encoded video / audio signal into a transport stream signal by a digital tuner, performs an MPEG2 decoding process, and displays it on a display as a video signal / audio signal.

その各種制御については、ディスプレイ用のCPUとは別にデジタル放送受信用の専用CPUを有し、受信機の起動時にフラッシュメモリからプログラムをCPUのワークメモリに展開して動作させる。その動作はMPEG復号などを除くと起動・制御についてはパソコンのアーキテクチャと似ている。従来のデジタル放送を受信する受信機例について図を用いて説明する。   For the various controls, a dedicated CPU for receiving digital broadcasts is provided separately from the CPU for display, and a program is loaded from the flash memory into the work memory of the CPU for operation when the receiver is activated. The operation is similar to the architecture of a personal computer in terms of activation and control except for MPEG decoding. An example of a receiver that receives a conventional digital broadcast will be described with reference to the drawings.

図4は従来の実施例の構成図である。デジタル放送受信機の受信ユニット12は、第1のCPU1と、記憶部5、8、12と、MPEG2復号部11、フロントエンド復調部10とを備えている。そしてこの受信ユニット12と外部検査装置9はコネクタを通して接続されることが可能である。である。12は受信ユニットである。   FIG. 4 is a block diagram of a conventional embodiment. The reception unit 12 of the digital broadcast receiver includes a first CPU 1, storage units 5, 8, and 12, an MPEG2 decoding unit 11, and a front end demodulation unit 10. The receiving unit 12 and the external inspection device 9 can be connected through a connector. It is. Reference numeral 12 denotes a receiving unit.

外部からのデジタル放送受信信号が入力されると、フロントエンド復調部10でトランスポートストリーム信号に復調し、MPEG2復号部11で復号処理を行い、映像信号・音声信号としてディスプレイ(図示せず)に表示する。その制御を行う第1のCPU1はワークメモリとして第4の記憶部5を持っている。さらに前記第1のCPUの外部バスにはフラッシュメモリなどの第1の記憶部8を有し、さらに拡張可能な検査用のコネクタを有して、外部検査装置9を外部から接続することが可能である。   When an external digital broadcast reception signal is input, it is demodulated into a transport stream signal by the front-end demodulator 10, decoded by the MPEG2 decoder 11, and displayed on a display (not shown) as a video signal / audio signal. indicate. The first CPU 1 that performs the control has a fourth storage unit 5 as a work memory. Further, the external bus of the first CPU has a first storage unit 8 such as a flash memory, and further has an expandable inspection connector, so that an external inspection device 9 can be connected from the outside. It is.

次に図5を用いて従来のデジタル放送受信機の起動制御を行う方法について説明する。受信機の電源をオンすると、第1のCPU1のリセット解除を行う。次に外部バスにつなが外部検査装置があるかどうかを判定するブート制御信号を第1のCPU1に入力する。その信号を元に第1のCPU1が第1の記憶部8のブートプログラムで動作し、データを転送・展開するか、外部バスにつながる外部検査装置のブートプログラムで動作し、その検査装置のなかにあるデータを転送・展開するかを判定する。   Next, a method for performing activation control of a conventional digital broadcast receiver will be described with reference to FIG. When the power of the receiver is turned on, the reset of the first CPU 1 is cancelled. Next, a boot control signal for determining whether there is an external inspection device connected to the external bus is input to the first CPU 1. Based on the signal, the first CPU 1 operates with the boot program in the first storage unit 8 to transfer and expand data, or operates with the boot program of the external inspection device connected to the external bus. Determine whether to transfer or expand the data in

外部検査装置9が接続されている場合、外部バスからつながる外部検査装置9から起動するプログラムは主に工場でハードウエアの検査用のプログラムを起動したり、第1の記憶部8にプログラムをインストールするためのインストールプログラムを動作させるもので、必ずしも受信装置に常に接続されているものでもない。
特開平08−98098号公報
When the external inspection device 9 is connected, the program activated from the external inspection device 9 connected from the external bus mainly activates the hardware inspection program at the factory or installs the program in the first storage unit 8 Is installed, and is not necessarily always connected to the receiving device.
Japanese Patent Laid-Open No. 08-98098

このような構成の場合、市場で第1のCPU1のプログラムが破壊したときに、外部から起動させる場合、外部検査装置9をお客さまの自宅へ持ち込み、テレビジョン放送受信機のカバーを開けて作業はできない。従って、受信ユニット12の交換や、テレビジョン受信機本体の交換など非常に大きな工数が発生する。とくにパソコンは1人で運べるが、画像表示装置と一体化した大型のテレビジョン受像機では一人で運べない。   In the case of such a configuration, when the program of the first CPU 1 is destroyed in the market, when starting from the outside, the external inspection device 9 is brought into the customer's home and the work of the television broadcast receiver is opened. I can't. Therefore, a very large man-hour such as replacement of the receiving unit 12 and replacement of the television receiver main body occurs. In particular, a personal computer can be carried by one person, but a large television receiver integrated with an image display device cannot be carried by one person.

また、SDカードなどの小型メモリカードからプログラムダウンロードするしくみも可能であるが、旧バージョンのソフトが受信ユニット12で動いていることが条件である。   It is also possible to download a program from a small memory card such as an SD card, provided that an older version of the software is running on the receiving unit 12.

さらに、内蔵のフラッシュメモリのプログラムなどのデータといっしょにブートプログラムを持つ場合、ブートプログラム自体が壊れる可能性があり信頼性に問題がある。   In addition, when a boot program is stored together with data such as a program in a built-in flash memory, the boot program itself may be broken, which causes a problem in reliability.

以上の課題を解決するために本発明のデジタル放送受信機は、2つの外部記憶部の一方からブートするために、受信ユニットのCPU以外に、他のCPU、たとえばディスプレイ制御部のCPUからブート制御信号をもらうことにより、ブートさせるデータを格納しているメモリである記憶部を選択する。上記の構成により、非常時に外部小型メモリから、プログラムのブートアップをさせることができることとなる。   In order to solve the above-described problems, the digital broadcast receiver according to the present invention boots from one of the two external storage units in addition to the CPU of the receiving unit, for example, the CPU of the display control unit. By receiving a signal, a storage unit that is a memory storing data to be booted is selected. With the above configuration, the program can be booted from the external small memory in an emergency.

本発明のデジタル放送受信機において、ひとつのCPUのプログラムが破壊した場合、受信ユニットの交換・テレビジョン受信機の交換などをせずに、もうひとつのCPUでシステムを立ちあげて、受信ユニットのSDカードなどの小型メモリカードからハードウエアの検査のほか、プログラムの書込みを行うことができお客さまの自宅で簡単に復帰させることができ、効果大なるところがある。   In the digital broadcast receiver of the present invention, when the program of one CPU is destroyed, the system is started up with another CPU without replacing the receiving unit or the television receiver, and In addition to hardware inspection from a small memory card such as an SD card, programs can be written and can be easily restored at the customer's home, which has a great effect.

本発明は、内蔵されたひとつのCPUが破壊した場合でも受信ユニットの交換を行わずとも起動することを可能にするデジタル放送受信機に関するものであり、その具体的な構成例を、以下に図面を用いて説明する。   The present invention relates to a digital broadcast receiver that can be activated without replacing a receiving unit even when one built-in CPU is destroyed, and a specific configuration example thereof is described below. Will be described.

(実施の形態1)
本発明の一実施例について図面を参照しながら説明する。
(Embodiment 1)
An embodiment of the present invention will be described with reference to the drawings.

図1は本発明のデジタル放送受信機の構成図である。図2は本発明の実施例の動作を説明するためのフローチャートを示す図である。また図3は本発明の実施例のブートロム選択方法の動作を示すための図である。   FIG. 1 is a block diagram of a digital broadcast receiver according to the present invention. FIG. 2 is a flowchart for explaining the operation of the embodiment of the present invention. FIG. 3 is a diagram for illustrating the operation of the bootrom selection method according to the embodiment of the present invention.

図1において、デジタル放送受信機は、受信したデジタル放送を復調処理するための受信ユニット12と、表示装置(図示せず)の制御を行うディスプレイ制御部13とを備えている。受信ユニット12は、フロントエンドチューナ部10と、第1のCPU1と、記憶部8、5、第1のブートロム6を備える。また、受信ユニット12は外部コネクタ14を備え、外部の記憶部3との接続が可能である。   In FIG. 1, the digital broadcast receiver includes a receiving unit 12 for demodulating received digital broadcast, and a display control unit 13 for controlling a display device (not shown). The receiving unit 12 includes a front-end tuner unit 10, a first CPU 1, storage units 8 and 5, and a first boot ROM 6. The receiving unit 12 includes an external connector 14 and can be connected to an external storage unit 3.

ディスプレイ制御部13は、第2のCPU4と、記憶部2を備えており、第2のCPU4は、受信ユニット12の第1のCPU1との間で制御信号の送受信を行っている。   The display control unit 13 includes a second CPU 4 and a storage unit 2, and the second CPU 4 transmits and receives control signals to and from the first CPU 1 of the receiving unit 12.

第1のCPU1と第1の記憶部8、または第1のブートロム6とは高速なバスで接続され、また外部コネクタ14を介して取り外し可能な第2の記憶部3とが接続される。また第1のCPU1と接続するワークメモリとして利用する第4の記憶部5を有している。   The first CPU 1 and the first storage unit 8 or the first boot ROM 6 are connected by a high-speed bus, and are connected to the removable second storage unit 3 via the external connector 14. Moreover, it has the 4th memory | storage part 5 utilized as a work memory connected with 1st CPU1.

さらに受信ユニット12とは別のディスプレイ制御部13は、第2のCPU4と、これに接続されるEEPROMなどの第3の記憶部2とを有している。   Furthermore, the display control unit 13 different from the receiving unit 12 includes a second CPU 4 and a third storage unit 2 such as an EEPROM connected to the second CPU 4.

この第3の記憶部2の情報をもとに、例えば、受信ユニット12のプログラムが起動しなくなったときなど、受信ユニットの外部メモリである第2の記憶部からプログラムを起動して、その後、第1の記憶部8にプログラムをインストールしたいときには、第2のCPU4で第3の記憶部2のデータの一部を書き換える。   Based on the information in the third storage unit 2, for example, when the program of the reception unit 12 is not activated, the program is activated from the second storage unit that is an external memory of the reception unit, and then When it is desired to install a program in the first storage unit 8, a part of the data in the third storage unit 2 is rewritten by the second CPU 4.

データが1のときは第2のCPU4から第1のCPU1にHのブート制御信号7を出力する。制御信号を第1のCPU1のポートに入力する。第1のCPU1のブート時、ブート用に割り当てている第1のブートロム6にて起動し、そのブートの処理中に前記ポートの情報を入手し、第1の記憶部8のデータをワークメモリである第4の記憶部5にデータを転送・展開するか、第2の記憶部3からデータを転送・展開するかを切り替える。   When the data is 1, the H boot control signal 7 is output from the second CPU 4 to the first CPU 1. A control signal is input to the port of the first CPU 1. When the first CPU 1 is booted, it is started by the first boot ROM 6 assigned for booting, the port information is obtained during the boot process, and the data in the first storage unit 8 is stored in the work memory. Whether data is transferred / expanded to a certain fourth storage unit 5 or data is transferred / expanded from the second storage unit 3 is switched.

図では第1のCPU1がブート制御信号を検出したが、外部にあるデバイスで検出してもよい。そのときは、第1のCPUが外部のデバイスに状態を読みに行く動作が追加される。   Although the first CPU 1 detects the boot control signal in the figure, it may be detected by an external device. At that time, an operation for the first CPU to read the state to an external device is added.

次に図2を用いて実施例の動作をフローチャートとして説明する。   Next, the operation of the embodiment will be described as a flowchart with reference to FIG.

電源オン後、第1のCPUのリセットを解除して、ステップ1として、第2のCPUから出されたブート制御信号で第1のCPUがポートの状態を検出し、ステップ2としてブートロムを選択する。   After the power is turned on, the reset of the first CPU is released, and in step 1, the first CPU detects the state of the port by the boot control signal output from the second CPU, and in step 2, the boot ROM is selected. .

受信ユニット12のプログラムが破壊して、動作しない場合には、あらかじめ設定されたブート制御信号によってステップ5に移行し、小型メモリカードなどの第2の記憶部をリードする。   If the program of the receiving unit 12 is destroyed and does not operate, the process proceeds to step 5 by a preset boot control signal, and a second storage unit such as a small memory card is read.

第2の記憶部は常に接続されていない場合があるのでリードして、リードエラーが出たら元へ戻る。リードエラーがなければステップ6にて第2の記憶部からワークメモリである第4の記憶部へデータを転送・展開する。   Since there is a case where the second storage unit is not always connected, reading is performed, and if a read error occurs, the process returns to the original. If there is no read error, data is transferred and expanded from the second storage unit to the fourth storage unit, which is a work memory, in step 6.

一方で、通常の起動時はステップ1にて第2のCPUからLのブート制御信号をだし、第1のCPUで検出したのちステップ3で第1の記憶部から第4の記憶部へデータを転送・展開する。   On the other hand, at the time of normal startup, an L boot control signal is issued from the second CPU in step 1, and after the detection by the first CPU, data is transferred from the first storage unit to the fourth storage unit in step 3. Transfer and expand.

図3はブートロムの選択方法である。第2のCPUから第1のCPUへ接続されるブート制御信号をポート入力し3秒間検出を行い、その情報をもとにブートする記憶部を選択する。それによってブート選択の誤検出をなくす。   FIG. 3 shows a bootrom selection method. A boot control signal connected from the second CPU to the first CPU is input to the port, detection is performed for 3 seconds, and a storage unit to be booted is selected based on the information. This eliminates false detection of boot selection.

以上のように、本発明のデジタル放送受信機において、ひとつのCPUのプログラムが破壊した場合であっても、受信ユニットの交換・テレビジョン受信機の交換などをせずに、もうひとつのCPUでシステムを立ちあげることができるので、外部からのメンテナンス処理を行う必要がないという効果を奏するものである。   As described above, in the digital broadcast receiver of the present invention, even if the program of one CPU is destroyed, the other CPU does not replace the receiving unit or replace the television receiver. Since the system can be started up, there is an effect that it is not necessary to perform maintenance processing from the outside.

尚、本実施の形態では、受信ユニットのCPUのほかに、ディスプレイ制御部を活用した例を示したが、特にディスプレイ制御部に限る必要はなく、受信ユニットのCPUと信号の送受信が可能で、ブートプログラムを記憶可能な記憶手段を備えるものであれば、本発明と同様の効果を奏するものである。   In this embodiment, an example in which a display control unit is used in addition to the CPU of the receiving unit has been shown. However, the display control unit is not particularly limited, and signals can be transmitted to and received from the CPU of the receiving unit. As long as the storage means capable of storing the boot program is provided, the same effects as those of the present invention can be obtained.

本発明にかかるデジタル放送受信装置は、一つのCPUのプログラムが破壊した場合でも外部からのメンテナンスを行うことなく立ち上げることを可能視にするため、車載用の表示装置や、移動端末の表示装置などのさまざまなデジタル放送受信機に有用である。   The digital broadcast receiving apparatus according to the present invention can be started up without performing external maintenance even when a program of one CPU is destroyed. It is useful for various digital broadcast receivers.

本発明のデジタル放送受信機の構成を示した図The figure which showed the structure of the digital broadcast receiver of this invention 同デジタル放送受信機の第1の動作を示す図The figure which shows the 1st operation | movement of the digital broadcasting receiver 同デジタル放送受信機の第2の動作を示す図The figure which shows 2nd operation | movement of the digital broadcasting receiver 従来のデジタル放送受信機の構成を示した図Diagram showing the configuration of a conventional digital broadcast receiver 同デジタル放送受信機の動作を示す図Diagram showing operation of the digital broadcast receiver

符号の説明Explanation of symbols

1 第1のCPU
2 第3の記憶部
3 第2の記憶部
4 第2のCPU
5 第4の記憶部
6 第1のブートロム
7 ブート制御信号
8 第1の記憶部
9 第5の記憶部
10 フロントエンド復調部
11 MPEG2復号部
12 受信ユニット
13 ディスプレイ制御部
14 外部コネクタ
1 First CPU
2 3rd memory | storage part 3 2nd memory | storage part 4 2nd CPU
DESCRIPTION OF SYMBOLS 5 4th memory | storage part 6 1st bootrom 7 Boot control signal 8 1st memory | storage part 9 5th memory | storage part 10 Front end demodulation part 11 MPEG2 decoding part 12 Reception unit 13 Display control part 14 External connector

Claims (1)

後述する第1のCPUの第2段階の起動のための第2ブートプログラムを記憶し後述する外部コネクタを介して後述する第1のユニット内の前記第1のCPUと接続可能な第2の記憶手段と、
前記第2の記憶手段と接続するための外部コネクタと、
前記第1のCPUの第1段階の起動のための第1のブートロムと、
前記第1のCPUの第2段階の起動のための第1ブートプログラムを記憶する第1の記憶部と、
ワークメモリである第4の記憶部と、
前記第1のブートロムにより第1段階の起動を行い、前記第1段階の起動の処理中に後述する第2のCPUから受信したブート制御信号が前記第1ブートプログラムを起動する旨を示す場合には前記第1の記憶部に記憶された前記第1ブートプログラムを前記第4の記憶部に転送し展開し前記第1段階の起動の後に前記第1ブートプログラムに基いて第2段階の起動を行い、前記第1ブートプログラムが第2段階の起動を行わない場合にはその旨を前記第2のCPUに送信し、前記第1段階の起動の処理中に前記第2のCPUから受信した前記ブート制御信号が前記第2ブートプログラムを起動する旨を示す場合には前記第2の記憶手段に記憶された前記第2ブートプログラムを前記第4の記憶部に転送し展開し前記第1段階の起動の後に前記第2ブートプログラムに基いて第2段階の起動を行う第1のCPUと、
を備える第1のユニットと、
前記第1のCPUの第2段階の起動のために前記第1の記憶部に記憶された前記第1ブートプログラムと前記第2の記憶手段に記憶された前記第2ブートプログラムの何れを読出すかを示すブートプログラム起動情報を記憶する第3の記憶部と、
電源オン後に前記ブートプログラム起動情報を前記第3の記憶部から読み出し前記ブートプログラム起動情報に基いた前記ブート制御信号を前記第1のCPUに送信し、前記第1ブートプログラムが第2段階の起動を行わない旨を前記第1のCPUから受信した場合には前記ブートプログラム起動情報を前記第2ブートプログラムを読出す旨に書き換える第2のCPUと、
を備える第2のユニットと、
を有するデジタル放送受信機。
A second storage for storing a second boot program for starting the second stage of the first CPU described later and connectable to the first CPU in the first unit described later via an external connector described later Means,
An external connector for connecting to the second storage means;
A first boot ROM for starting the first stage of the first CPU;
A first storage unit for storing a first boot program for starting the second stage of the first CPU;
A fourth storage unit which is a work memory;
When the first boot ROM is activated in the first stage, and a boot control signal received from a second CPU (to be described later) during the first stage activation process indicates that the first boot program is to be activated. Transfers the first boot program stored in the first storage unit to the fourth storage unit and expands the second boot based on the first boot program after starting the first step. If the first boot program does not perform the second stage activation, the fact is transmitted to the second CPU, and the first CPU receives the second CPU during the first stage activation process. When the boot control signal indicates that the second boot program is to be activated, the second boot program stored in the second storage means is transferred to the fourth storage unit and expanded, and the first step Before after boot A first CPU for the second stage boot based on the second boot program,
A first unit comprising:
Which of the first boot program stored in the first storage unit and the second boot program stored in the second storage means is read for the second stage activation of the first CPU A third storage unit for storing boot program activation information indicating:
After the power is turned on, the boot program activation information is read from the third storage unit, the boot control signal based on the boot program activation information is transmitted to the first CPU, and the first boot program is activated in the second stage. A second CPU that rewrites the boot program activation information to read the second boot program when it receives from the first CPU that
A second unit comprising:
A digital broadcast receiver.
JP2003280704A 2003-07-28 2003-07-28 Digital broadcast receiver Expired - Fee Related JP4400132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003280704A JP4400132B2 (en) 2003-07-28 2003-07-28 Digital broadcast receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003280704A JP4400132B2 (en) 2003-07-28 2003-07-28 Digital broadcast receiver

Publications (2)

Publication Number Publication Date
JP2005051465A JP2005051465A (en) 2005-02-24
JP4400132B2 true JP4400132B2 (en) 2010-01-20

Family

ID=34266442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280704A Expired - Fee Related JP4400132B2 (en) 2003-07-28 2003-07-28 Digital broadcast receiver

Country Status (1)

Country Link
JP (1) JP4400132B2 (en)

Also Published As

Publication number Publication date
JP2005051465A (en) 2005-02-24

Similar Documents

Publication Publication Date Title
US6412082B1 (en) Method and apparatus for selecting computer programs based on an error detection mechanism
KR100555162B1 (en) Receiver and program updating method
US20020024616A1 (en) Television based on operating system and method of displaying an initial screen thereof
US20070061559A1 (en) Electronic apparatus and control method thereof and electronic apparatus system
US20090282434A1 (en) Digital broadcast receiver
US20020116701A1 (en) Information processing apparatus and method, recording medium, storage medium, and program
US20060288252A1 (en) Apparatuses, methods, and data structures for hard reset
JP4400132B2 (en) Digital broadcast receiver
KR100842971B1 (en) Method and apparatus for upgrade software of image display device
JP2003067284A (en) Digital broadcast receiver
KR100762583B1 (en) A software upgrade method and apparatus of digital television
JP4311407B2 (en) Digital broadcast receiving apparatus and digital broadcast reproduction method
JP2006197197A (en) Device, method, and program for receiving digital broadcast
JP2010092324A (en) Broadcast receiver and software update method
KR100790038B1 (en) Video display apparatus capable of application code data up-loading and control method thereof
JP5015093B2 (en) Receiver and receiver control method
JP3934091B2 (en) Broadcast receiver
JPH11175346A (en) Information processor, information processing method and provision medium
JP4665787B2 (en) Digital broadcast receiving apparatus, digital broadcast receiving method, program, and recording medium
JP4076389B2 (en) Digital tuner receiver for card tuner
JP2000165268A (en) Data receiver and its display control method
JP7164272B2 (en) Frequency list abnormality determination method, abnormality determination program, and digital broadcasting receiver
KR100252352B1 (en) Method for correcting error of on-screen display data in a satellite broadcasting receiver
JP2002229744A (en) Data writing device and data writing method
KR20030072533A (en) Repair apparatus for system software of digital television and repair method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees