JP4399682B2 - Image data processing apparatus and method, and recording medium - Google Patents

Image data processing apparatus and method, and recording medium Download PDF

Info

Publication number
JP4399682B2
JP4399682B2 JP17785199A JP17785199A JP4399682B2 JP 4399682 B2 JP4399682 B2 JP 4399682B2 JP 17785199 A JP17785199 A JP 17785199A JP 17785199 A JP17785199 A JP 17785199A JP 4399682 B2 JP4399682 B2 JP 4399682B2
Authority
JP
Japan
Prior art keywords
pixel
image
data
pixels
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17785199A
Other languages
Japanese (ja)
Other versions
JP2000082136A (en
Inventor
英彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17785199A priority Critical patent/JP4399682B2/en
Publication of JP2000082136A publication Critical patent/JP2000082136A/en
Application granted granted Critical
Publication of JP4399682B2 publication Critical patent/JP4399682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は画像データ処理装置および方法、並びに記録媒体に関し、特に、表示する画像の大きさを変化させるために行う画素数の変換の際に、変換前の画像の大きさと変換後の画像の大きさとが同じであると仮定し、これら2画面を重ねた場合に重なり合う面積比により、変換後の画素データを算出するようにした画像データ処理装置および方法、並びに記録媒体に関する。
【0002】
【従来の技術】
図15は、従来の画像表示システムの構成を示すブロック図である。パーソナルコンピュータ1で生成された画像データは、ディスプレイ2と、画像データ処理装置3を介してLCD(Liquid Crystal Display)プロジェクタ4に出力される。
【0003】
LCDプロジェクタ4の画面を構成する画素数が、ディスプレイ2の画面を構成する画素数と異なる場合、LCDプロジェクタ4に出力された画像データは、画像データ処理装置3により画素数が変換され、図示していないスクリーンなどに、投影される。画素数変換装置3の画素数変換方式としては、最近傍方式、バイリニア方式、キュービック方式などが用いられている。
【0004】
ここではキュービック方式を、画素数が640×480のVGA(Video Graphics Array)方式を、1024×768のXGA(eXtended Graphics Array)方式に変換する場合、換言すれば、5画素を8画素に変換する場合を例に挙げて説明する。
【0005】
キュービック方式では、図16に示したような重み付け関数が用いられ、画素数の変換が行われる。図16では、模式的にVGA方式の5画素の横幅とXGA方式の8画素の横幅は、同じ大きさであるとしてある。そして、XGA方式の4画素目の色の濃淡などの画素データを決定する場合、重み付け関数の最大値が、XGA方式の4画素目に位置するようにセットされる。
【0006】
このようにセットされた重み付け関数に対して、VGA方式の5画素の各画素から重み関数に対しておろした垂線と重み関数が交わるところの数値を用いて畳み演算を行うことにより、XGA方式の4画素目のデータが決定される。
【0007】
【発明が解決しようとする課題】
上述したキュービック方式などの画素数変換方式は、元の画素配列から目的とする画素配列に変換する際に、1画素のデータを決定するのに、複数の画素を参考にするため、例えば文字列など、その濃淡が急峻に変化する画像に対しては、関係のない画素の影響を受け、文字がぼけたり、変形したりする場合がある。
【0008】
本発明はこのような状況に鑑みてなされたものであり、画素数を変換する際に、変換される後の注目している画素と係わる、変換前の複数の画素との共有画像情報、例えば、面積比を考慮するようにし、もって、文字などの画像も綺麗に変換できるようにするものである。
【0009】
【課題を解決するための手段】
請求項1に記載の画像データ処理装置は、入力された第1の画像の画素データを記憶する第1の記憶手段と、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、第1の画像の各画素の第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第1の画像の各画素に乗算される係数を記憶する第2の記憶手段と、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第1の画像の画素の画素データを、その画素の配置順に第1の記憶手段から読み出して、注目画素と重なる第1の画像の画素の配置パターンに応じて、注目画素と重なる第1の画像上の画素の配置を、第1の方向、または第1の方向と垂直な第2の方向に入れ替えたときの第1の画像の画素の配置の順番に、読み出した第1の画像の画素の画素データを並び替えて出力する出力手段と、第2の記憶手段から出力された係数と、出力手段により出力された第1の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算手段とを含むことを特徴とする。
【0012】
前記出力手段は、第2の画像を、所定の画素数からなるブロックに分割し、ブロック毎に第2の画像の画素位置に対応する第1の画像の画素の画素データを出力することができる。
【0013】
前記演算手段による演算により得られた前記第2の画像を表示する表示手段をさらに含むようにすることができる。
【0014】
請求項4に記載の画像データ処理方法は、入力された第1の画像の画素データを第1の記憶手段に記憶する第1の記憶ステップと、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、第1の画像の各画素の第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第1の画像の各画素に乗算される係数を第2の記憶手段に記憶する第2の記憶ステップと、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第1の画像の画素の画素データを、その画素の配置順に第1の記憶手段から読み出して、注目画素と重なる第1の画像の画素の配置パターンに応じて、注目画素と重なる第1の画像上の画素の配置を、第1の方向、または第1の方向と垂直な第2の方向に入れ替えたときの第1の画像の画素の配置の順番に、読み出した第1の画像の画素の画素データを並び替えて出力する出力ステップと、第2の記憶手段から出力された係数と、出力ステップの処理により出力された第1の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算ステップとを含むことを特徴とする。
【0015】
請求項5に記載の記録媒体は、画像データ処理装置に、入力された第1の画像の画素データを第1の記憶手段に記憶する第1の記憶ステップと、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、第1の画像の各画素の第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第1の画像の各画素に乗算される係数を第2の記憶手段に記憶する第2の記憶ステップと、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第1の画像の画素の画素データを、その画素の配置順に第1の記憶手段から読み出して、注目画素と重なる第1の画像の画素の配置パターンに応じて、注目画素と重なる第1の画像上の画素の配置を、第1の方向、または第1の方向と垂直な第2の方向に入れ替えたときの第1の画像の画素の配置の順番に、読み出した第1の画像の画素の画素データを並び替えて出力する出力ステップと、第2の記憶手段から出力された係数と、出力ステップの処理により出力された第1の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする。
【0016】
請求項1に記載の画像データ処理装置、請求項4に記載の画像データ処理方法、および請求項5に記載の記録媒体においては、入力された第1の画像の画素データが記憶され、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、第1の画像の各画素の第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第1の画像の各画素に乗算される係数が記憶され、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第1の画像の画素の画素データが、その画素の配置順に読み出されて、注目画素と重なる第1の画像の画素の配置パターンに応じて、注目画素と重なる第1の画像上の画素の配置を、第1の方向、または第1の方向と垂直な第2の方向に入れ替えたときの第1の画像の画素の配置の順番に、読み出した第1の画像の画素の画素データが並び替えられて出力され、出力された係数と第1の画像の画素の画素データとが用いられて、注目画素の画素データが演算される。
【0017】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態(但し一例)を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【0018】
請求項1に記載の画像データ処理装置は、入力された第1の画像の画素データを記憶する第1の記憶手段(例えば、図2のフレームメモリ22)と、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、第1の画像の各画素の第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第1の画像の各画素に乗算される係数を記憶する第2の記憶手段(例えば、図2の演算係数選択部28)と、第1の画像と第2の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第1の画像の画素の画素データを、その画素の配置順に第1の記憶手段から読み出して、注目画素と重なる第1の画像の画素の配置パターンに応じて、注目画素と重なる第1の画像上の画素の配置を、第1の方向、または第1の方向と垂直な第2の方向に入れ替えたときの第1の画像の画素の配置の順番に、読み出した第1の画像の画素の画素データを並び替えて出力する出力手段(例えば、図2の演算データ選択部23)と、第2の記憶手段から出力された係数と、出力手段により出力された第1の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算手段(例えば、図2の演算部24)とを含むことを特徴とする。
【0019】
図1は、本発明を適用した画像表示システムの一実施の形態の構成を示している。パーソナルコンピュータ1で生成された画像データは、ディスプレイ2と画素数変換装置10に出力される。画素数変換装置10に入力された画像データは、LCDプロジェクタ4にあった画素数に変化されて、LCDプロジェクタ4に出力される。
【0020】
図2は、画素数変換装置10の内部構成を示すブロック図である。パーソナルコンピュータ1から出力された画像データは、A/D(Analog/Digital)変換部21に入力される。また、パーソナルコンピュータ1から出力された垂直同期信号V1と水平同期信号H1は、コントロール信号発生部26と演算制御信号発生部27に入力される。さらにコントロール信号発生部26は、入力された垂直同期信号V1と水平同期信号H1に同期したクロックC1を発生し、A/D変換部21に供給する。
【0021】
A/D変換部21は、クロックC1に基づいて、入力されたアナログ画像データをデジタル画像データに変換し、フレームメモリ22に出力する。勿論、パーソナルコンピュータ1が、デジタル画像データを出力する場合は、それがフレームメモリ22に直接供給される。フレームメモリ22には、コントロール信号発生部26で発生されたコントロール信号に基づいて、1フレーム分の画像データが記憶される。
【0022】
演算制御信号発生部27は、入力された垂直同期信号V1と水平同期信号H1に同期して新たな垂直同期信号V2と水平同期信号H2を発生し、さらにそれに基づいて発生したアドレスを、演算データ選択部23に出力する。演算データ選択部23は、入力された垂直同期信号V2と水平同期信号H2に基づいて、フレームメモリ22に記憶されている画像データから、演算に必要な画素データを読み出し、演算部24に出力する。
【0023】
また演算データ選択部23は、画素数を変換する際に用いるパターンのテーブルを保持しており、フレームメモリ22から読み出した画素データに対応するパターンを選択し、その選択したパターンのデータを演算係数選択部28に出力する。演算係数選択部28は、演算データ選択部23から出力されたパターンデータに対応する画素数変換に必要な演算係数を選択し、演算部24に出力する。
【0024】
演算部24は、演算係数選択部28から出力された演算係数と、演算データ選択部23から出力された画素データを用いて、新たな(変換後の)画素データを演算し、D/A変換部25に出力する。
【0025】
D/A変換部25は、演算部24で演算処理され、出力されたデジタル画像データをアナログ画像データに変換し、LCDプロジェクタ4に出力する。このようにして、1画素づつ演算処理が行われ、繰り返えされることにより、1画面を構成する画素数が出力される。
【0026】
次に、画素数変換装置10が行う画素数の変換処理について説明する。まず、図3を用いて、入力方式と出力方式の違いによる拡大率や縮小率について説明する。画素数変換装置10に入力される信号のフォーマットと、出力される信号のフォーマットには、VGA(Video Graphics Array)、SVGA(Super VGA)、XGA(eXended Graphics Array)、SXGA(Super XGA)、およびUXGA(Ultra XGA)がある。
【0027】
図3では、縦に入力方式、横に出力方式を示し、各入力方式と出力方式が交わるところには、入力方式の画素数対出力方式の画素数の比を示している。また、その下の数値は、比率(出力画素数/入力画素数)を表している(小数第2位を四捨五入して、表記している)。例えば、入力方式がVGA方式であり、出力方式がXGA方式の場合、第1の画像(VGA方式の画像)の画素データ数M1×N1は、640×480個に対応し、第2の画像(XGA方式の画像)の画素データ数M2×N2は、1024×768個に対応する。また、その入力方式の画素数と出力方式の画素数の比は、5:8であり、その比率は1.6である。この比率は、入力された画素数を1.6倍の画素数にすること、すなわち、拡大することを意味している。
【0028】
VGA方式、SVGA方式、XGA方式、およびUXGA方式は、それぞれ横の画素数対縦の画素数は4対3であるが、SXGA方式は、5対4である。従って、SXGA方式に変換、またはSXGA方式から変換する場合には、横の画素数を基準とするか、縦の画素数を基準とするかにより、拡大率、または縮小率が異なってくる。このことを考慮し、図3に示した表のSVGA方式に関するところの計算は、横の画素数を基準として行った場合の値を記している。
【0029】
以下、入力方式がVGA方式であり、出力方式がXGA方式である場合を例に挙げて画素数変換処理について説明する。図3に示したように、入力方式の画素数対出力方式の画素数は、5:8なので、この画素数変換処理は、図4に示したように、画素xm,n(m,n=1乃至5)からなる5×5の画素数のブロック(以下、画像ブロックと称する)を、画素yv,w(v,w=1乃至8)からなる8×8の画像ブロックにする処理である。このように考えると、VGA方式を用いた表示フォーマットの1画面は、5×5の画像ブロックが、横方向に128個、縦方向に96個で構成されていることになる。また同様に、XGA方式を用いた表示フォーマットの1画面は、8×8の画像ブロックが、横方向に128個、縦方向に96個で構成さていることになる。
【0030】
従って、VGA方式の5×5画素の画像ブロックを、XGA方式の8×8画素の画像ブロックに変換し、そのような変換を横方向に128回、縦方向に96回繰り返せば、画面全体の変換が終了することになる。以下の説明では、VGA方式の5×5画素の画像ブロックを、XGA方式の8×8画素の画像ブロックに変換することとする。また、この5×5画素の画像ブロックの面積と8×8画素の画像ブロックの面積は同じ大きさと想定する。
【0031】
図5は、図4の5×5画素の画像ブロックと、8×8の画像ブロックを重ねた図である。VGA方式の画素x1,1は、XGA方式の画素y1,1,y1,2,y2,1、およびy2,2と重なっており、画素x1,2は、画素y1,2,y1,3,y1,4,y2,2,y2,3、およびy2,4と重なっている。また同様に、他のxm,nも、複数のyV,Wと重なっている。
【0032】
さらに図6を参照して細かく見るに、画素x1,1は、100%(1)の画素y1,1、60%(0.6)の画素y1,2とy2,1、および36%(0.36)の画素y2,2から構成されている。同様に、画素x1,2は、40%の画素y1,2、100%の画素y1,3、20%の画素y1,4、24%の画素y2,2、60%の画素y2,3、および12%の画素y2,4から構成されている。また他の画素xm,nも、複数の画素yv,wから構成され、その画素yv,wの割合は、画素の存在位置に依存している。
【0033】
上述した説明では、画素xm,nが、画素yv,wから構成されているとしたが、逆に、画素yv,wが、画素xm,nから構成されているとして、以下の説明をする。画素y1,1は、画素x1,1のみから構成され、画素y1,2は、60%が画素x1,1で40%が画素x1,2で構成されている。また、画素y2,2は、36%が画素x1,1、24%が画素x1,2とx2,1、残り16%が画素x2,2から構成されている。他の画素yv,wも、1乃至4個の画素xm,nから構成されており、その画素xm,nの割合は、画素の存在位置に依存している。この割合を分類すると、図7に示すように6種類のパターンが存在していることがわかる。
【0034】
まずパターンAは、1つの画素yv,wが1つの画素xm,nから構成されていることを示している。パターンBは、1つの画素yv,wが2つの隣接する画素xm,n,xm,n+1とから構成されている。なお、2つの隣接する画素と言うことで、左右の画素xm,n,xm,n+1としたが、上下の画素の組み合わせの場合もある。すなわち、図7では、左側に0.6、右側に0.4が配されているが、その逆の、左側に0.4、右側に0.6の場合もパターンBとする。さらに、上側に0.6、下側に0.4の場合、上側に0.4、下側に0.6の場合もパターンBとする。他のパターンC乃至Fも、左右、上下、入れ替えたパターンも同一パターンとして考える。なお、0.6や0.4といった数字は、演算部24が演算する際に用いる係数であり、以下、演算係数と記述する。
【0035】
このように、パターンA乃至Fを用いて、XGA方式の画像ブロックを書き直すと、図8に示すようになる。XGA方式の画像ブロックは、この第1象限乃至第4の象限のうちのいずれかのパターンの組み合わせを有することになる。演算データ選択部23には、第1象限乃至第4象限の全てのパターンデータY1,1乃至Y8,8(このテーブルのデータと、データyv,wを区別するために、Yv,wと表す)がテーブルに記憶されており、演算係数選択部28には、図7に示した6パターンの演算係数のみが記憶されている。
【0036】
次に、図9のフローチャートを参照して、図2に示した画素数変換装置10の動作について説明する。まずステップS1において、画素数変換装置10に、パーソナルコンピュータ1から画像データ、垂直同期信号V1、および水平同期信号H1が入力される。画素数変換装置10に入力された垂直同期信号V1と水平同期信号H1は、コントロール信号発生部26に入力される。コントロール信号発生部26は、入力された垂直同期信号V1と水平同期信号H1に同期したクロックC1を発生する。
【0037】
コントロール信号発生部26で発生されたクロックC1は、画素数変換装置10に入力された画像データと共に、A/D変換部21に入力される。また、垂直同期信号V1、水平同期信号H1は演算制御信号発生部27にも入力される。
【0038】
ステップS2において、A/D変換部21に入力された画像データは、デジタル画像データに変換され、フレームメモリ22に出力され、記憶される。フレームメモリ22内には、表示状態における場合と同様に各画素が配置されている。そして、各画素に付けられたアドレスにより、画像内の画素の位置が容易に判断できるようになされている。
【0039】
このようにフレームメモリ22に画像データを記憶させるように、コントロール信号発生部26は、入力された垂直同期信号V1、水平同期信号H1、およびクロックC1を用いて、コントロール信号を発生し、フレームメモリ22の画像データの記録動作を制御している。
【0040】
ステップS3において、演算制御信号発生部27は、入力された垂直同期信号V1と水平同期信号H1に同期して、新たな画像信号の垂直同期信号V2と水平同期信号H2を発生する。そして、演算制御信号発生部27は、この発生された信号に基づいて、演算する画素(変換する画素)のアドレスyv ,w (v’=1乃至768,w’=1乃至1024)を発生する。この発生されたアドレスは、演算データ選択部23に出力される。
【0041】
演算データ選択部23は、ステップS4において、入力されたアドレスyv w が、図8に示したY1,1乃至Y8,8の、どの画素に相当する画素であるかを判別する。個の判別は、v’とw’をそれぞれ8で除算し、その余りを求めることにより行われる。以下に、アドレスy2,2,y1,1024,およびy322,324の3点を例に挙げて、この判断処理について説明する。
【0042】
アドレスy2,2は、v’=2,w’=2である。8で除算した結果、その余りは両方とも2となる。この結果より、アドレスy2,2は、画像ブロックのY2,2に相当すると判定される。また、同様に、アドレスy1,1024は、v’=1,w’=1024であるので、8で除算した余りは、v’の方が1、w’の方が0となる。この場合、アドレスy1,1024は、画像ブロックのY1,0に相当すると判定されることになるが、8×8の画像ブロックには、Y1,0は存在しない。このような不都合をなくすために、余りが0の時は、8とする。このように取り決めることにより、アドレスy1,1024は、画像ブロックのY1,8に相当すると判定される。
【0043】
さらにアドレスy322,324についても同様に8で除算し、その余りを求めると、v’の余りは2、w’の余りは4となる。この結果より、アドレスy322,324は、画像ブロックのY2,4に相当すると判定される。
【0044】
このようにして、演算データ選択部23は、入力されたアドレスyv ,w に相当する画像ブロックの画素Yv,wを判定したら、ステップS5に進む。ステップS5において、演算データ選択部23は、判定した画像ブロックの画素Yv,wが、図7に示したパターンA乃至Fの、いずれのパターンに相当するのかを判定する。例えば、上述したアドレスy2,2,y1,1024,およびy322,324は、それぞれ画像ブロックのY2,2,Y1,8、およびY2,4と判定されたので、そのパターンは、図8を参照することにより、パターンD、パターンA、およびパターンEと、それぞれ判定される。
【0045】
このようにして、演算データ選択部23は、パターンを判定し、その画素の画像データを演算するのに必要な画像データを、フレームメモリ22から読み出す。そして、この画像データの読み出しを行う一方で、演算データ選択部23は、ステップS6において、演算係数選択部28に対して、判定したパターンを出力し、それに対応する演算係数を選択させ、演算部24に出力させる。
【0046】
演算データ選択部23は、ステップS7において、ステップS5において、読み出した画像データを、演算部24に出力する。その際、演算係数選択部28が演算部24に出力した演算係数の配置に合わして、画像データの配置(出力順)を変更して、出力する。そして、演算部24は、ステップS8において、入力された画像データと演算係数を用いて、XGA方式の画素データを算出する。
【0047】
ステップS5乃至S8までの処理を、演算制御信号発生部27が発生したアドレスy2,2,y1,1024、およびy322,324を例に挙げて説明する。まずアドレスy2,2は、図6から、画素x1,1,x1,2,x2,1、およびx2,2から構成されていることがわかる。従って、ステップS5において、フレームメモリ22から読み出される画素データは、x1,1,x1,2,x2,1、およびx2,2のデータである。これらの演算に必要な画素データは、画面上の左上に存在する画素から順に右上、左下、そして右下の順にフレームメモリ22から読み出される。
【0048】
アドレスy2,2は、上述したように、画像ブロックの第1象限のY2,2と同じパターンDであると判断されているので、ステップS6において、演算係数選択部28は、パターンDの演算係数を選択し、演算部24に出力する。
【0049】
すなわち、演算係数としては、0.36,0.24,0.24、および0.16が選択され、出力される。これらの演算係数は、この順序で演算係数選択部28に記憶されている。すなわち、図7で示したパターンで説明すると、左上、右上、左下、右下の順で係数が記憶されている。以下に、パターン毎に括弧内に記録されている順に演算係数を記述する。
【0050】
パターンA (1)
パターンB (0.6,0.4)
パターンC (0.8,0.2)
パターンD (0.36,0.24,0.24,0.16)
パターンE (0.48,0.12,0.32,0.08)
パターンF (0.64,0.16,0.16,0.04)
ステップS7において、演算データ選択部23に読み出された画素データx1,1,x1,2,x2,1、およびx2,2は、演算部24が行う演算にあったデータ配列に並び変えられる。いまの場合、係数の配列と画素データの配列は同一の配列、すなわち、左上、右上、左下、右下の配列になっているので、並び変える必要はなく、次式に示すように、アドレスy2,2の画素データは演算される。
【0051】
2,2=0.36×x1,1+0.24×x1,2
+0.24×x2,1+0.16×x2,2
次に、ステップS3で発生されたアドレスが、y1,1024の場合を説明する。アドレスy1,1024は、ステップS4において、画像ブロック内のy1,8に相当する画素であると判断され、そして、パターンAであると判断される。従って、ステップS5においては、フレームメモリ22から、1つの画素データx1,640が読み出され、ステップS6においては、演算係数選択部28から演算係数として(1)が読み出される。
【0052】
ステップS7において、画素データの配置変更が行われるが、いまの場合、画素データおよび演算係数は1つしか存在していないので、変更する必要はない。従って、フレームメモリ22から読み出された画素データは、そのまま、演算部24に出力される。そして、演算部24は、次式に基づいて、画素データを演算する。
【0053】
1,1024=1×x1,640
次に、ステップS3で発生されたアドレスが、y322,324の場合を説明する。アドレスy322,324は、ステップS4において、画像ブロック内のY2,4に相当する画素であると判断され、そして、パターンEであると判断される。従って、ステップS5においては、フレームメモリ22から、4つの画素データx201,202、x201,203、x202,202、およびx202,203が、この順序で読み出される。そして、ステップS6において、演算係数選択部28から演算係数として(0.48,0.12,0.32,0.08)が読み出される。
【0054】
ステップS7において、画素データの配置変更が行われる。いまの場合、図6のy2,4と、図7のパターンEとを見比べればわかるが、左右逆の関係となっている。従って、フレームメモリ22から読み出した画素データも、左右逆の関係となるように配置変更して演算部24に出力する必要がある。すなわち、画素データx201,203、x201,202、x202,203、およびx202,202の順にして、出力する。このように画素データが出力されることにより、演算部24においては、次式に基づいて、アドレスy322,324の画素データを演算できる。
【0055】
322,324=0.48×x201,203+0.12×x201,202+0.32×x202,203+0.08×x202,202
図9のフローチャートに戻り、上述したように演算部24における演算が終了されたら、ステップS9に進む。ステップS9において、演算部24は、演算した画素データをD/A変換部25に出力する。D/A変換部25は、入力されたデジタルの画素データをアナログの画素データに変換し、LCDプロジェクタ4に出力する。
【0056】
ステップS10において、画素数変換の作業が終了か否かが判断される。この処理を換言すれば、フレームメモリ22に記憶されている画素データが全て読み出された否かの判断である。全ての画素データが読み出されたと判断された場合、このフローチャートの処理は終了され、全ての画素データは読み出されていないと判断された場合、ステップS3に戻り、それ以降の処理が繰り返される。
【0057】
次に、縮小処理を行う場合を説明する。ここでは、XGA方式からVGA方式に変換する場合を例に挙げて説明する。この場合、8×8画素の画像ブロックを5×5画素の画像ブロックに変換することになる。従って、図3より縮小率が0.6倍ということになる。
【0058】
既に図5で説明したように、画素x1,1は、画素y1,1,y1,2,y2,1、およびy2,2とから構成されている。ここでは、画素x1,1とx1,2を例にあげ、構成されている割合について、図10を参照して説明する。まず画素x1,1は、その40%(0.4)が画素y1,1、23%(0.23)ずつが画素y1,2とy2,1、および14%(0.14)が画素y2,2から構成されている。また、画素x1,2は、15%が画素y1,2、40%が画素y1,3、8%が画素y1,4、9%が画素y2,2、23%がy2,3、および5%がy2,4から構成されている。
【0059】
また同様に、他のxm,nも、複数のyv,wから構成され、そのyv,wの割合は、画素の存在位置に依存している。この割合を分類すると、図11に示すようにパターンa乃至fの6種類のパターンが存在していることがわかる。
【0060】
まずパターンaは、1つの画素xm,nが左上の画素を基準に記述すると、4つの画素yv,w,yv,w+1,yv+1,w、およびyv+1,w+1とから構成されていることを示している。なお図11では、左上側に0.4、右上側に0.23、右下側に0.23、および左下側に0.14が配されているが、その位置が入れ替わったパターンもパターンAとする。他のパターンb乃至fも、左右、上下の位置が、入れ替わったパターンも同一パターンとして考える。
【0061】
このように設定されたパターンa乃至fを用いて、VGA方式の5×5の画像ブロックを書き直すと、図12に示したすようになる。このパターンのテーブルは、演算データ選択部23に記憶されている。また、図11に示した各パターンの演算係数は、演算係数選択部28に記憶されている。
【0062】
縮小の場合の画素数変換装置10の動作は、拡大の場合と同じく、図9のフローチャートに従う。従って、その説明は省略し、演算の仕方だけを以下に示す。
【0063】
演算係数選択部28に記憶されている演算係数の配列は、以下に示すようになっており、この配列は、図11に示したパターンに従って決められている。
【0064】
パターンa (0.4,0.23,0.23,0.14)
パターンb (0.15,0.4,0.08,0.09,0.23,0,05)
パターンc (0.31,0.31,0.19,0.19)
パターンd (0.06,0.15,0.03,0.15,0.4,0.08,0.03,0.08,0.02)
パターンe (0.13,0.13,0.31,0.31,0.06,0.06)
パターンf (0.25,0.25,0.25,0.25)
図9のフローチャートのステップS3で発生されるアドレスは、VGA方式のxm ,n (m’=1乃至480,n’=1乃至640)である。そして、ステップS4において行われる画像ブロック内の相当する画素の判別は、m’,n’を、それぞれ5で除算し、その余りを得ることにより行われる。拡大のところで説明したように、余りが0の場合は、0を用いず、5とする。例えば、アドレスがx1,1の場合、m’=1、n’=1であり、5で除算すると余りはそれぞれ1となる。従って、アドレスx1,1は、画素ブロック内のX1,1に相当すると判断される。またパターンは、パターンaと判断される。
【0065】
また、アドレスがx480,640の場合、m’=480、n’=640であり、5で除算すると余りはそれぞれ0となる。従って、アドレスx480,640は、画素ブロック内のX5,5に相当すると判断される。またそのパターンは、パターンaと判断される。
【0066】
このように画像ブロック内の相当する画素が判別され、パターンが判別されると、ステップS5において、画像データが読み出される。例えば、上述したアドレスがx1、1とx480、640の場合、両方ともパターンaと判断されているので、4画素分の画像データが読み出される。すなわち、アドレスx1、1の場合、画素y1,1,y1,2,y2,1、およびy2,2の画素データが、この順で読み出される。アドレスx480、640の場合は、y767,1023,y767,1024,y768,1023,およびy768,1024の画素データが、この順で読み出される。
【0067】
アドレスx1、1とx480、640は、両方ともパターンaと判断されているので、ステップS6で演算係数選択部28で選択され、演算部24に出力される演算係数は、(0.4,0.23,0.23,0.14)である。
【0068】
ステップS7において、画素データの配列変更が行われる。いまの場合、アドレスX1、1は読み出しした画素データの配列と演算係数の配列が同一なので、配置変更する必要はない。従って、演算データ選択部23は、フレームメモリ22から読み出した画素データを、その配列のまま、演算部24に出力する。このように出力されることにより、演算部24は、次式に示すように、新たな画素データを演算する。
【0069】
1,1=0.4×y1,1+0.23×y1,2+0.23×y2,1+0.14×y2,2
しかしながら、アドレスx480、640は、同じパターンaでも、その演算係数の配列はアドレスx1、1とは異なる配列をもっており、上下左右が入れ替わった配列となっている。いまの場合、演算係数の配列は、固定されているので、フレームメモリ22から読み出した画素データの配列を変更して、演算部24に出力する必要がある。すなわち、演算データ選択部23は、読み出した画素データの配列y767,1023,y767,1024,y768,1023,およびy768,1024を、y768,1024,y768,1023,y767,1024、およびy767,1023の配列に変更して、演算部24に出力する。このように出力されることにより、演算部24は、次式に示すように、新たな画素データを演算する。
【0070】
480、640=0.4×y768,1024+0.23×y768,1023+0.23×y767,1024+0.14×y767,1023
このように、画素数を変換することにより、画像の拡大縮小を行う場合に、画素の存在位置により用いる演算係数を変えることにより、新たな画素データを算出することにより、急峻な変化をする、例えば文字列などに対しても、文字がぼやけたりすることなく、変換することができる。勿論、自然画などの急峻な変化をしない画像に対しても用いることは可能である。
【0071】
なお、上述した説明では、演算係数の配列は固定し、フレームメモリ22から読み出した画素データの方を演算に合う配列に変更して出力するようにしたが、フレームメモリ22から読み出した画素データの配列はそのまま用い、演算係数の配列の方を、演算に適した配列に変更しても良い。また、上述した説明では、VGA方式とXGA方式を取り上げて説明したが、他の方式に対して用いることができることは言うまでもない。
【0072】
また、演算係数選択部28に記録されている演算係数は、上述した値に限らず、例えば、その演算係数が0.1以下の値は用いないなどしてもよい。また、上述した説明では、面積比率により演算係数を決定していたが、画像情報により、画素位置に合わせて、例えば、Cubic方式など、面積比率以外の方法を併用して演算係数を決定してもよい。
【0073】
上述した説明では、画素数変換装置10が単独の装置として存在し、LCDプロジェクタ4に変換された画像データを供給する場合を例に挙げて説明したが、本発明は、このような実施の形態に限られるものではない。例えば、図13に示すように、LCDプロジェクタ30に、画素数変換装置10を内蔵させ、パーソナルコンピュータ1の出力を直接、LCDプロジェクタ30に入力させ、処理し、その信号を表示するような構成にしても良い。このような構成にした場合、LCDプロジェクタ30の内部構成は、図14に示すようになる。
【0074】
LCDプロジェクタ30は、通常、コンポジットビデオ信号、コンポーネントビデオ信号、RGB信号などの、各種の信号を入力できるように複数の入力端子を備えている。そのようなLCDプロジェクタ30は、画素数の異なる信号を所定の画素数のLCDパネル33に表示するため、画素数変換処理を行うスキャンコンバータを備えていることが多い。画素数変換装置10は、スキャンコンバータとして用いられる。
【0075】
所定の入力端子に接続された装置、例えば、パーソナルコンピュータ1から出力された画像信号は、LCDプロジェクタ30の入力信号処理部31に入力される。入力信号処理部31は、入力された画像信号から、必要に応じ、ビデオ信号の同期分離や、RGBデコード等の処理を行う。入力信号処理部31により処理され出力された水平同期信号H1、垂直同期信号V1、およびRGB画像データは、スキャンコンバータとしての画素数変換装置10に供給される。画素数変換装置10の構成は、上述した画素数変換装置10と同様の構成をしており、その動作も同様であるので、その説明は省略する。
【0076】
画素数変換装置10から出力された画像データは、ドライバ32に出力される。ドライバ32は、入力された画像データに基づいて、LCDパネル33を変調する。図示はしないが、光源からの光をLCDパネル33に光学的手段を用いて照射し、スクリーン等に投射することで、画像データが表示される。このように、本発明の画素数変換装置10をLCDプロジェクタ30に内蔵することで、急峻な変換をする画像に対してもぼやけたりすることなく、画素数を変換することが可能なLCDプロジェクタを低価で提供することができる。
【0077】
なお、本発明は、上述したLCDプロジェクタ4(30)の他に、デジタルミラーデバイス(DMD)に代表される反射型の空間変調素子を用いた投射型表示装置や、プラズマディスプレイ(PDP)、発行ダイオード(LED)ディスプレイに代表される直視型表示装置などにも適用できる。すなわち、固定画素を有し総画素数が決まっている表示装置であれば、本発明を適用することは可能である。
【0078】
本明細書中において、上記処理を実行するコンピュータプログラムをユーザに提供する提供媒体には、磁気ディスク、CD-ROMなどの情報記録媒体の他、インターネット、デジタル衛星などのネットワークによる伝送媒体も含まれる。
【0079】
【発明の効果】
以上の如く請求項1に記載の画像データ処理装置、請求項4に記載の画像データ処理方法、および請求項5に記載の記録媒体によれば、急峻な変化をする画像データ、例えば、文字列などに対しての拡大縮小に伴う画素数変換を、変換後の画像がぼやけたり、変形したりすることなしに行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の画像データ処理装置を適用した画像表示システムの一実施の形態の構成を示すブロック図である。
【図2】 画素数変換装置の内部構成を示すブロック図である。
【図3】入力方式と出力方式の違いによる画素比を示す図である。
【図4】 VGA方式をXGA方式に変換する際の画素数の変換を説明する図である。
【図5】 VGA方式の画面とXGA方式の画面を重ねた場合の図である。
【図6】図5の一部を拡大した図である。
【図7】パターンの種類を示す図である。
【図8】図7のパターンによりXGA方式の画面を分類した図である。
【図9】画素数変換装置の動作を説明するフローチャートである。
【図10】 XGA方式をVGA方式に変換する際の画素数の変換を説明する図である。
【図11】パターンの種類を示す図である。
【図12】図11のパターンによりVGA方式の画面を分類した図である。
【図13】画像表示システムの他の構成を示すブロック図である。
【図14】図13に示したLCDプロジェクタ30の内部構成を示すブロック図である。
【図15】従来の画像表示システムの一例の構成を示す図である。
【図16】キュービック方式を説明する図である。
【符号の説明】
1 パーソナルコンピュータ, 2 ディスプレイ, 4 LCDプロジェクタ, 10 画素数変換装置, 21 A/D変換部, 22 フレームメモリ,23 演算データ選択部, 24 演算部, 25 D/A変換部, 26 コントロール信号発生部, 27 演算制御信号発生部, 28 演算係数選択部
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an image data processing apparatus and method, andrecoding mediaIn particular, when converting the number of pixels to change the size of an image to be displayed, assuming that the size of the image before conversion and the size of the image after conversion are the same, An image data processing apparatus and method for calculating pixel data after conversion based on an overlapping area ratio when overlapping, andrecoding mediaAbout.
[0002]
[Prior art]
FIG. 15 is a block diagram showing a configuration of a conventional image display system. Image data generated by the personal computer 1 is output to an LCD (Liquid Crystal Display) projector 4 via a display 2 and an image data processing device 3.
[0003]
When the number of pixels constituting the screen of the LCD projector 4 is different from the number of pixels constituting the screen of the display 2, the image data output to the LCD projector 4 is converted in number by the image data processing device 3. Projected on a screen that does not. As the pixel number conversion method of the pixel number conversion device 3, a nearest neighbor method, a bilinear method, a cubic method, or the like is used.
[0004]
Here, when the cubic method is converted from the VGA (Video Graphics Array) method having the number of pixels of 640 × 480 into the 1024 × 768 XGA (eXtended Graphics Array) method, in other words, five pixels are converted to eight pixels. A case will be described as an example.
[0005]
In the cubic system, a weighting function as shown in FIG. 16 is used, and the number of pixels is converted. In FIG. 16, it is assumed that the horizontal width of five VGA pixels and the horizontal width of eight XGA pixels are the same. When determining pixel data such as the color density of the fourth pixel of the XGA system, the maximum value of the weighting function is set so as to be positioned at the fourth pixel of the XGA system.
[0006]
For the weighting function set in this way, by performing the convolution operation using the numerical value at the intersection of the vertical line and the weighting function from each of the five VGA pixels, the XGA method Data for the fourth pixel is determined.
[0007]
[Problems to be solved by the invention]
In the above-described cubic conversion method such as the cubic method, when converting from the original pixel arrangement to the target pixel arrangement, one pixel data is determined in order to determine a plurality of pixels. For an image whose density changes sharply, the character may be blurred or deformed due to the influence of unrelated pixels.
[0008]
The present invention has been made in view of such a situation, and when converting the number of pixels, shared image information with a plurality of pixels before conversion related to the pixel of interest after conversion, for example, Thus, the area ratio is taken into consideration, so that images such as characters can be converted neatly.
[0009]
[Means for Solving the Problems]
  The image data processing apparatus according to claim 1, wherein the first storage unit that stores the input pixel data of the first image, and the first image and the second image are overlapped on a screen having an equal size. In this case, the coefficient is determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image, and the pixel data of the target pixel is obtained in a predetermined order. When the second storage means for storing a coefficient that is output and multiplied by each pixel of the first image that overlaps the target pixel, and the first image and the second image are overlapped on a screen of equal size To the pixel data of the pixel of the first image that overlaps the target pixel., In the order of pixel arrangementRead from first storage meansdo it,Arrangement pattern of pixels of the first image that overlap with the target pixelAccordingly, the pixel arrangement of the first image when the arrangement of the pixels on the first image overlapping the target pixel is changed to the first direction or the second direction perpendicular to the first direction. In order, the pixel data of the pixels of the read first imageArithmetic processing for calculating pixel data of the pixel of interest using the output means for rearranging and outputting, the coefficient output from the second storage means, and the pixel data of the pixel of the first image output by the output means Means.
[0012]
  Said output meansDivides the second image into blocks each having a predetermined number of pixels, and each block corresponds to a pixel position of the second image.Output pixel data of pixels of the first imagebe able to.
[0013]
  Said computing meansObtained by the operationSaid second imageDisplayDisplay means can be further included.
[0014]
  The image data processing method according to claim 4, wherein the first storage step of storing the input pixel data of the first image in the first storage means is equal to the first image and the second image. When determining the pixel data of the pixel of interest, which is a coefficient determined by the area ratio of the portion of each pixel of the first image that overlaps the pixel of interest of the second image when overlaid on the screen of the size, A second storage step for storing in the second storage means a coefficient that is output in a predetermined order and is multiplied by each pixel of the first image that overlaps the target pixel; and the first image and the second When the image is superimposed on the screen of the same size, the pixel data of the pixel of the first image that overlaps the target pixel is obtained., In the order of pixel arrangementRead from first storage meansdo it,Arrangement pattern of pixels of the first image that overlap with the target pixelAccordingly, the pixel arrangement of the first image when the arrangement of the pixels on the first image overlapping the target pixel is changed to the first direction or the second direction perpendicular to the first direction. In order, the pixel data of the pixels of the read first imageThe pixel data of the pixel of interest is calculated using the output step of rearranging and outputting, the coefficient output from the second storage means, and the pixel data of the pixel of the first image output by the processing of the output step And a calculation step.
[0015]
  According to a fifth aspect of the present invention, there is provided a recording medium including a first storage step of storing pixel data of an input first image in a first storage unit, a first image, and a second image in the image data processing device. This is a coefficient determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image when the image is overlapped on a screen of equal size, and the pixel data of the target pixel is A second storage step for storing, in the second storage means, a coefficient that is output in a predetermined order and multiplied by each pixel of the first image that overlaps the pixel of interest; And the second image are superimposed on a screen of the same size, the pixel data of the pixel of the first image that overlaps the target pixel is obtained., In the order of pixel arrangementRead from first storage meansdo it,Arrangement pattern of pixels of the first image that overlap with the target pixelAccordingly, the pixel arrangement of the first image when the arrangement of the pixels on the first image overlapping the target pixel is changed to the first direction or the second direction perpendicular to the first direction. In order, the pixel data of the pixels of the read first imageThe pixel data of the pixel of interest is calculated using the output step of rearranging and outputting, the coefficient output from the second storage means, and the pixel data of the pixel of the first image output by the processing of the output step And a computer-readable program for executing a process including a calculation step.
[0016]
  In the image data processing device according to claim 1, the image data processing method according to claim 4, and the recording medium according to claim 5, the pixel data of the input first image is stored, and the first When the image and the second image are overlapped on a screen of the same size, the coefficient is determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image, When obtaining pixel data of the pixel of interest, a coefficient that is output in a predetermined order and multiplied by each pixel of the first image that overlaps the pixel of interest is stored, and the first image and the second image are stored. The pixel data of the pixel of the first image that overlaps the target pixel when overlapped on the screen of equal size, In the order of pixel arrangementRead outAndArrangement pattern of pixels of the first image that overlap with the target pixelAccordingly, the pixel arrangement of the first image when the arrangement of the pixels on the first image overlapping the target pixel is changed to the first direction or the second direction perpendicular to the first direction. In order, the pixel data of the pixels of the read first image issortIsThe pixel data of the pixel of interest is calculated using the output coefficient and the pixel data of the pixel of the first image.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below, but in order to clarify the correspondence between each means of the invention described in the claims and the following embodiments, in parentheses after each means, The features of the present invention will be described with the corresponding embodiment (however, an example) added. However, of course, this description does not mean that each means is limited to the description.
[0018]
  The image data processing apparatus according to claim 1 includes a first storage unit (for example, the frame memory 22 in FIG. 2) that stores the input pixel data of the first image, the first image, and the second image data. This is a coefficient determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image when the image is overlapped on a screen of equal size, and the pixel data of the target pixel is When obtaining the second storage means (for example, the calculation coefficient selection unit 28 in FIG. 2) that stores a coefficient that is output in a predetermined order and is multiplied by each pixel of the first image that overlaps the target pixel. When the first image and the second image are superimposed on a screen having the same size, the pixel data of the pixel of the first image that overlaps the target pixel is obtained., In the order of pixel arrangementRead from first storage meansdo it,Arrangement pattern of pixels of the first image that overlap with the target pixelAccordingly, the pixel arrangement of the first image when the arrangement of the pixels on the first image overlapping the target pixel is changed to the first direction or the second direction perpendicular to the first direction. In order, the pixel data of the pixels of the read first imageOutput means for rearranging and outputting (for example, the calculation data selection unit 23 in FIG. 2), the coefficient output from the second storage means, and the pixel data of the pixels of the first image output by the output means. And a calculation means (for example, the calculation unit 24 in FIG. 2) for calculating pixel data of the target pixel.
[0019]
FIG. 1 shows a configuration of an embodiment of an image display system to which the present invention is applied. The image data generated by the personal computer 1 is output to the display 2 and the pixel number conversion device 10. The image data input to the pixel number conversion device 10 is changed to the number of pixels that is in the LCD projector 4 and is output to the LCD projector 4.
[0020]
FIG. 2 is a block diagram showing an internal configuration of the pixel number conversion apparatus 10. Image data output from the personal computer 1 is input to an A / D (Analog / Digital) converter 21. The vertical synchronization signal V1 and the horizontal synchronization signal H1 output from the personal computer 1 are input to the control signal generation unit 26 and the calculation control signal generation unit 27. Further, the control signal generation unit 26 generates a clock C1 synchronized with the input vertical synchronization signal V1 and horizontal synchronization signal H1, and supplies it to the A / D conversion unit 21.
[0021]
The A / D converter 21 converts the input analog image data into digital image data based on the clock C 1 and outputs the digital image data to the frame memory 22. Of course, when the personal computer 1 outputs digital image data, it is directly supplied to the frame memory 22. The frame memory 22 stores image data for one frame based on the control signal generated by the control signal generator 26.
[0022]
The calculation control signal generator 27 generates a new vertical synchronization signal V2 and horizontal synchronization signal H2 in synchronization with the input vertical synchronization signal V1 and horizontal synchronization signal H1, and further generates an address generated based on the calculation data The data is output to the selection unit 23. The calculation data selection unit 23 reads out pixel data necessary for calculation from the image data stored in the frame memory 22 based on the input vertical synchronization signal V2 and horizontal synchronization signal H2, and outputs the pixel data to the calculation unit 24. .
[0023]
The calculation data selection unit 23 holds a table of patterns used when converting the number of pixels, selects a pattern corresponding to the pixel data read from the frame memory 22, and uses the selected pattern data as a calculation coefficient. The data is output to the selection unit 28. The calculation coefficient selection unit 28 selects a calculation coefficient necessary for pixel number conversion corresponding to the pattern data output from the calculation data selection unit 23 and outputs the calculation coefficient to the calculation unit 24.
[0024]
The calculation unit 24 calculates new (converted) pixel data using the calculation coefficient output from the calculation coefficient selection unit 28 and the pixel data output from the calculation data selection unit 23, and performs D / A conversion. To the unit 25.
[0025]
The D / A converter 25 converts the digital image data that has been arithmetically processed by the arithmetic unit 24 and output the analog image data, and outputs the analog image data to the LCD projector 4. In this way, calculation processing is performed for each pixel, and the number of pixels constituting one screen is output by being repeated.
[0026]
Next, the pixel number conversion process performed by the pixel number conversion apparatus 10 will be described. First, the enlargement ratio and reduction ratio due to the difference between the input method and the output method will be described with reference to FIG. The format of the signal input to the pixel number conversion device 10 and the format of the output signal include VGA (Video Graphics Array), SVGA (Super VGA), XGA (eXended Graphics Array), SXGA (Super XGA), and There is UXGA (Ultra XGA).
[0027]
In FIG. 3, the input method is shown vertically, the output method is shown horizontally, and the ratio of the number of pixels of the input method to the number of pixels of the output method is shown where each input method and the output method intersect. The numerical value below it represents the ratio (number of output pixels / number of input pixels) (represented by rounding off the second decimal place). For example, when the input method is the VGA method and the output method is the XGA method, the number of pixel data M of the first image (VGA image)1× N1Corresponds to 640 × 480, and the number M of pixel data of the second image (XGA image)2× N2Corresponds to 1024 × 768. The ratio of the number of pixels of the input method and the number of pixels of the output method is 5: 8, and the ratio is 1.6. This ratio means that the number of input pixels is 1.6 times the number of pixels, that is, enlargement.
[0028]
In the VGA method, SVGA method, XGA method, and UXGA method, the number of horizontal pixels is 4 to 3, while the SXGA method is 5 to 4. Therefore, when converting to the SXGA system or converting from the SXGA system, the enlargement ratio or the reduction ratio differs depending on whether the number of horizontal pixels is the reference or the number of vertical pixels. In consideration of this, the calculation related to the SVGA method in the table shown in FIG. 3 describes values when the calculation is performed based on the number of horizontal pixels.
[0029]
Hereinafter, the pixel number conversion process will be described by taking as an example a case where the input method is the VGA method and the output method is the XGA method. As shown in FIG. 3, the number of pixels of the input method is 5: 8, and this pixel number conversion processing is performed as shown in FIG.m, nA block of 5 × 5 pixels (hereinafter referred to as an image block) composed of (m, n = 1 to 5) is referred to as a pixel y.v, wThis is a process for making an 8 × 8 image block consisting of (v, w = 1 to 8). Considering this, one screen of the display format using the VGA method is composed of 128 5 × 5 image blocks in the horizontal direction and 96 in the vertical direction. Similarly, one screen of a display format using the XGA system is composed of 128 8 × 8 image blocks in the horizontal direction and 96 in the vertical direction.
[0030]
Therefore, if a VGA type 5 × 5 pixel image block is converted into an XGA type 8 × 8 pixel image block and such conversion is repeated 128 times in the horizontal direction and 96 times in the vertical direction, The conversion will end. In the following description, it is assumed that a VGA type 5 × 5 pixel image block is converted into an XGA type 8 × 8 pixel image block. Further, it is assumed that the area of the 5 × 5 pixel image block and the area of the 8 × 8 pixel image block are the same size.
[0031]
FIG. 5 is a diagram in which the 5 × 5 pixel image block of FIG. 4 and the 8 × 8 image block are overlaid. VGA pixel x1,1XGA pixel y1,1, Y1,2, Y2,1And y2,2Pixel x1,2Is the pixel y1,2, Y1,3, Y1,4, Y2,2, Y2,3And y2,4It overlaps with. Similarly, other xm, nAnd multiple yV, WIt overlaps with.
[0032]
Further, referring to FIG. 6, the pixel x1,1Is 100% (1) pixel y1,1, 60% (0.6) pixels y1,2And y2,1, And 36% (0.36) pixels y2,2It is composed of Similarly, pixel x1,2Is 40% pixel y1,2, 100% pixel y1,3, 20% pixel y1,424% pixel y2,2, 60% pixel y2,3, And 12% pixel y2,4It is composed of Another pixel xm, nA plurality of pixels yv, wAnd its pixel yv, wThis ratio depends on the position of the pixel.
[0033]
In the above description, the pixel xm, nIs pixel yv, wOn the contrary, the pixel yv, wIs pixel xm, nThe following explanation will be given assuming that the system is composed of: Pixel y1,1Is the pixel x1,1Pixel y1,2Is 60% pixel x1,140% are pixels x1,2It consists of Pixel y2,2Is 36% pixel x1,1, 24% are pixels x1,2And x2,1, The remaining 16% is pixel x2,2It is composed of Other pixel yv, w1 to 4 pixels xm, nAnd its pixel xm, nThis ratio depends on the position of the pixel. When this ratio is classified, it can be seen that there are six types of patterns as shown in FIG.
[0034]
First, pattern A has one pixel yv, wIs one pixel xm, nIt is shown that it is composed of. Pattern B is one pixel yv, wIs two adjacent pixels xm, n, Xm, n + 1It consists of and. Note that two adjacent pixels xm, n, Xm, n + 1However, there may be a combination of upper and lower pixels. That is, in FIG. 7, 0.6 is arranged on the left side and 0.4 on the right side, but conversely, the pattern B is also set to 0.4 on the left side and 0.6 on the right side. Further, when the upper side is 0.6 and the lower side is 0.4, the pattern B is also set when the upper side is 0.4 and the lower side is 0.6. The other patterns C to F are also considered as the same pattern in the left and right, top and bottom, and interchanged patterns. Note that numbers such as 0.6 and 0.4 are coefficients used when the calculation unit 24 calculates, and are hereinafter referred to as calculation coefficients.
[0035]
In this way, when the XGA image block is rewritten using the patterns A to F, the result is as shown in FIG. An XGA image block has a combination of patterns in any of the first to fourth quadrants. The calculation data selection unit 23 includes all pattern data Y in the first to fourth quadrants.1,1To Y8,8(This table data and data yv, wTo distinguish Yv, wIs stored in the table, and the calculation coefficient selection unit 28 stores only the six patterns of calculation coefficients shown in FIG.
[0036]
Next, the operation of the pixel number conversion apparatus 10 shown in FIG. 2 will be described with reference to the flowchart of FIG. First, in step S1, image data, a vertical synchronization signal V1, and a horizontal synchronization signal H1 are input from the personal computer 1 to the pixel number conversion device 10. The vertical synchronization signal V1 and the horizontal synchronization signal H1 input to the pixel number conversion device 10 are input to the control signal generator 26. The control signal generator 26 generates a clock C1 synchronized with the input vertical synchronization signal V1 and horizontal synchronization signal H1.
[0037]
The clock C1 generated by the control signal generator 26 is input to the A / D converter 21 together with the image data input to the pixel number conversion device 10. In addition, the vertical synchronization signal V1 and the horizontal synchronization signal H1 are also input to the arithmetic control signal generator 27.
[0038]
In step S <b> 2, the image data input to the A / D conversion unit 21 is converted into digital image data, output to the frame memory 22, and stored. Each pixel is arranged in the frame memory 22 as in the display state. Then, the position of the pixel in the image can be easily determined based on the address given to each pixel.
[0039]
In this manner, the control signal generator 26 generates a control signal using the input vertical synchronization signal V1, horizontal synchronization signal H1, and clock C1 so as to store the image data in the frame memory 22, and the frame memory The image data recording operation 22 is controlled.
[0040]
In step S3, the arithmetic control signal generation unit 27 generates a vertical synchronization signal V2 and a horizontal synchronization signal H2 of a new image signal in synchronization with the input vertical synchronization signal V1 and horizontal synchronization signal H1. Then, the calculation control signal generator 27 generates an address y of a pixel to be calculated (pixel to be converted) based on the generated signal.v ' , w '(V '= 1 to 768, w' = 1 to 1024). The generated address is output to the calculation data selection unit 23.
[0041]
The calculation data selection unit 23 receives the input address y in step S4.v ' w 'Is Y shown in FIG.1,1To Y8,8It is determined which pixel corresponds to the pixel. This determination is performed by dividing v ′ and w ′ by 8 and obtaining the remainder. The address y2,2, Y1,1024, And y322,324The determination process will be described by taking these three points as an example.
[0042]
Address y2,2V ′ = 2 and w ′ = 2. As a result of dividing by 8, both of the remainders are 2. From this result, address y2,2Is the Y of the image block2,2It is determined that it corresponds to. Similarly, the address y1,1024Since v '= 1 and w' = 1024, the remainder after division by 8 is 1 for v 'and 0 for w'. In this case, the address y1,1024Is the Y of the image block1,0However, for an 8 × 8 image block, Y1,0Does not exist. In order to eliminate such inconvenience, when the remainder is 0, it is set to 8. By negotiating in this way, the address y1,1024Is the Y of the image block1,8It is determined that it corresponds to.
[0043]
Further address y322,324Similarly, when dividing by 8 and obtaining the remainder, the remainder of v 'is 2 and the remainder of w' is 4. From this result, address y322,324Is the Y of the image block2,4It is determined that it corresponds to.
[0044]
In this way, the operation data selection unit 23 receives the input address yv ' , w 'Pixel Y of the image block corresponding tov, wIs determined, the process proceeds to step S5. In step S5, the calculation data selection unit 23 determines the pixel Y of the determined image block.v, wWhich pattern A to F shown in FIG. 7 corresponds to. For example, the address y described above2,2, Y1,1024, And y322,324Is Y for each image block2,2, Y1,8, And Y2,4Therefore, the patterns are determined as pattern D, pattern A, and pattern E, respectively, with reference to FIG.
[0045]
In this way, the calculation data selection unit 23 determines the pattern and reads out from the frame memory 22 the image data necessary for calculating the image data of the pixel. Then, while the image data is read, the calculation data selection unit 23 outputs the determined pattern to the calculation coefficient selection unit 28 in step S6, selects the calculation coefficient corresponding thereto, and calculates the calculation unit. 24.
[0046]
In step S <b> 7, the calculation data selection unit 23 outputs the image data read in step S <b> 5 to the calculation unit 24. At that time, the arrangement (output order) of the image data is changed in accordance with the arrangement of the calculation coefficients output to the calculation unit 24 by the calculation coefficient selection unit 28 and output. In step S8, the calculation unit 24 calculates XGA pixel data using the input image data and calculation coefficients.
[0047]
The processing from steps S5 to S8 is performed with the address y generated by the arithmetic control signal generator 27.2,2, Y1,1024And y322,324Will be described as an example. First address y2,2From FIG. 6, pixel x1,1, X1,2, X2,1,And x2,2It can be seen that Accordingly, in step S5, the pixel data read from the frame memory 22 is x1,1, X1,2, X2,1,And x2,2It is data of. Pixel data necessary for these calculations is read from the frame memory 22 in the order of upper right, lower left, and lower right in order from the pixel existing in the upper left on the screen.
[0048]
Address y2,2Is Y in the first quadrant of the image block, as described above.2,2Therefore, in step S6, the calculation coefficient selection unit 28 selects the calculation coefficient of the pattern D and outputs it to the calculation unit 24.
[0049]
That is, 0.36, 0.24, 0.24, and 0.16 are selected and output as calculation coefficients. These calculation coefficients are stored in the calculation coefficient selection unit 28 in this order. That is, with the pattern shown in FIG. 7, the coefficients are stored in the order of upper left, upper right, lower left, and lower right. The calculation coefficients are described below in the order recorded in parentheses for each pattern.
[0050]
Pattern A (1)
Pattern B (0.6, 0.4)
Pattern C (0.8, 0.2)
Pattern D (0.36, 0.24, 0.24, 0.16)
Pattern E (0.48, 0.12, 0.32, 0.08)
Pattern F (0.64, 0.16, 0.16, 0.04)
In step S7, the pixel data x read to the calculation data selection unit 231,1, X1,2, X2,1,And x2,2Are rearranged into a data array suitable for the calculation performed by the calculation unit 24. In this case, since the coefficient array and the pixel data array are the same array, that is, the upper left, upper right, lower left, and lower right arrays, there is no need to rearrange them.2,2The pixel data is calculated.
[0051]
y2,2= 0.36 × x1,1+ 0.24 × x1,2
+ 0.24 × x2,1+ 0.16 × x2,2
Next, the address generated in step S3 is y1,1024The case of will be described. Address y1,1024In step S4, y in the image block1,8And a pattern A is determined. Accordingly, in step S5, one pixel data x is read from the frame memory 22.1,640In step S6, (1) is read from the calculation coefficient selector 28 as a calculation coefficient.
[0052]
In step S7, the arrangement of the pixel data is changed. In this case, however, there is only one piece of pixel data and calculation coefficient, so there is no need to change the arrangement. Accordingly, the pixel data read from the frame memory 22 is output to the calculation unit 24 as it is. And the calculating part 24 calculates pixel data based on following Formula.
[0053]
y1,1024= 1 x1,640
Next, the address generated in step S3 is y322,324The case of will be described. Address y322,324In step S4, Y in the image block2,4And the pattern E is determined. Accordingly, in step S5, the four pixel data x are read from the frame memory 22.201,202, X201,203, X202,202And x202,203Are read in this order. In step S6, (0.48, 0.12, 0.32, 0.08) is read from the calculation coefficient selection unit 28 as the calculation coefficient.
[0054]
In step S7, the arrangement of the pixel data is changed. In this case, y in FIG.2,4As can be seen from a comparison with the pattern E in FIG. Therefore, it is necessary to change the arrangement of the pixel data read from the frame memory 22 so that the left-right relationship is reversed and to output it to the calculation unit 24. That is, pixel data x201,203, X201,202, X202,203And x202,202Output in this order. By outputting the pixel data in this way, the calculation unit 24 calculates the address y based on the following equation.322,324Can be calculated.
[0055]
y322,324= 0.48 × x201,203+ 0.12 × x201,202+ 0.32 × x202,203+ 0.08 × x202,202
Returning to the flowchart of FIG. 9, when the calculation in the calculation unit 24 is completed as described above, the process proceeds to step S9. In step S <b> 9, the calculation unit 24 outputs the calculated pixel data to the D / A conversion unit 25. The D / A converter 25 converts the input digital pixel data into analog pixel data and outputs the analog pixel data to the LCD projector 4.
[0056]
In step S10, it is determined whether or not the pixel number conversion operation is finished. In other words, this process is a determination as to whether or not all the pixel data stored in the frame memory 22 has been read. If it is determined that all the pixel data has been read, the process of this flowchart is terminated. If it is determined that all the pixel data has not been read, the process returns to step S3 and the subsequent processes are repeated. .
[0057]
Next, a case where a reduction process is performed will be described. Here, the case of converting from the XGA system to the VGA system will be described as an example. In this case, an 8 × 8 pixel image block is converted to a 5 × 5 pixel image block. Therefore, the reduction ratio is 0.6 times from FIG.
[0058]
As already explained in FIG. 5, the pixel x1,1Is the pixel y1,1, Y1,2, Y2,1,And y2,2It consists of and. Here, pixel x1,1And x1,2As an example, the ratio of the components will be described with reference to FIG. First, pixel x1,140% (0.4) of the pixel y1,1, 23% (0.23) each is pixel y1,2And y2,1, And 14% (0.14) are pixels y2,2It is composed of Pixel x1,2Is 15% pixel y1,240% is pixel y1,38% is pixel y1,49% is pixel y2,2, 23%2,3, And 5%2,4It is composed of
[0059]
Similarly, other xm, nAnd multiple yv, wThat yv, wThis ratio depends on the position of the pixel. When this ratio is classified, it can be seen that there are six types of patterns a to f as shown in FIG.
[0060]
First, the pattern a has one pixel xm, nIs described with reference to the upper left pixel, the four pixels yv, w, Yv, w + 1, Yv + 1, wAnd yv + 1, w + 1It is shown that it is composed of. In FIG. 11, 0.4 is arranged on the upper left side, 0.23 on the upper right side, 0.23 on the lower right side, and 0.14 on the lower left side. And The other patterns b to f are also considered as the same pattern when the left and right and top and bottom positions are switched.
[0061]
When the VGA 5 × 5 image block is rewritten using the patterns a to f set in this way, the result is as shown in FIG. The pattern table is stored in the calculation data selection unit 23. In addition, the calculation coefficient of each pattern illustrated in FIG. 11 is stored in the calculation coefficient selection unit 28.
[0062]
The operation of the pixel number conversion apparatus 10 in the case of reduction follows the flowchart of FIG. 9 as in the case of enlargement. Therefore, the explanation is omitted, and only the method of calculation is shown below.
[0063]
The array of operation coefficients stored in the operation coefficient selection unit 28 is as shown below, and this array is determined according to the pattern shown in FIG.
[0064]
Pattern a (0.4, 0.23, 0.23, 0.14)
Pattern b (0.15, 0.4, 0.08, 0.09, 0.23, 0, 05)
Pattern c (0.31, 0.31, 0.19, 0.19)
Pattern d (0.06, 0.15, 0.03, 0.15, 0.4, 0.08, 0.03, 0.08, 0.02)
Pattern e (0.13, 0.13, 0.31, 0.31, 0.06, 0.06)
Pattern f (0.25, 0.25, 0.25, 0.25)
The address generated in step S3 in the flowchart of FIG.m ' , n '(M ′ = 1 to 480, n ′ = 1 to 640). The determination of the corresponding pixel in the image block performed in step S4 is performed by dividing m ′ and n ′ by 5 and obtaining the remainder. As explained in the enlargement, when the remainder is 0, 0 is not used and 5 is set. For example, the address is x1,1In this case, m ′ = 1 and n ′ = 1, and when dividing by 5, the remainder becomes 1, respectively. Therefore, the address x1,1Is the X in the pixel block1,1It is judged that it corresponds to. The pattern is determined as pattern a.
[0065]
The address is x480,640In this case, m ′ = 480 and n ′ = 640, and when dividing by 5, the remainder becomes 0 respectively. Therefore, the address x480,640Is the X in the pixel block5,5It is judged that it corresponds to. The pattern is determined as pattern a.
[0066]
When the corresponding pixels in the image block are determined in this way and the pattern is determined, image data is read in step S5. For example, the above address is x1, 1And x480, 640In this case, since both are determined to be pattern a, image data for four pixels is read out. That is, address x1, 1The pixel y1,1, Y1,2, Y2,1And y2,2Are read in this order. Address x480, 640If y767,1023, Y767,1024, Y768,1023, And y768,1024Are read in this order.
[0067]
Address x1, 1And x480, 640Are determined to be the pattern a, the calculation coefficients selected by the calculation coefficient selection unit 28 in step S6 and output to the calculation unit 24 are (0.4, 0.23, 0.23, 0.14).
[0068]
In step S7, the arrangement of the pixel data is changed. In this case, address X1, 1Since the arrangement of the read pixel data and the arrangement of the operation coefficients are the same, there is no need to change the arrangement. Therefore, the calculation data selection unit 23 outputs the pixel data read from the frame memory 22 to the calculation unit 24 in the arrangement. By outputting in this way, the calculation unit 24 calculates new pixel data as shown in the following equation.
[0069]
x1,1= 0.4 × y1,1+ 0.23 × y1,2+ 0.23 × y2,1+ 0.14 × y2,2
However, address x480, 640Is the same as the pattern a, but the array of the operation coefficients is the address x1, 1It has a different arrangement and is an arrangement in which the top, bottom, left and right are interchanged. In this case, since the arrangement of the calculation coefficients is fixed, it is necessary to change the arrangement of the pixel data read from the frame memory 22 and output it to the calculation unit 24. That is, the calculation data selection unit 23 displays the array y of read pixel data.767,1023, Y767,1024, Y768,1023, And y768,1024Y768,1024, Y768,1023, Y767,1024And y767,1023To the arithmetic unit 24. By outputting in this way, the calculation unit 24 calculates new pixel data as shown in the following equation.
[0070]
x480, 640= 0.4 × y768,1024+ 0.23 × y768,1023+ 0.23 × y767,1024+ 0.14 × y767,1023
In this way, when the image is enlarged or reduced by converting the number of pixels, by changing the calculation coefficient used depending on the position where the pixel exists, by calculating new pixel data, a sharp change is made. For example, a character string or the like can be converted without blurring the characters. Of course, it can also be used for an image that does not change sharply, such as a natural image.
[0071]
In the above description, the array of calculation coefficients is fixed and the pixel data read from the frame memory 22 is changed to an array suitable for the calculation and output. However, the pixel data read from the frame memory 22 is output. The array may be used as it is, and the array of calculation coefficients may be changed to an array suitable for calculation. In the above description, the VGA method and the XGA method have been described, but it goes without saying that they can be used for other methods.
[0072]
Further, the calculation coefficient recorded in the calculation coefficient selection unit 28 is not limited to the above-described value. For example, a value having a calculation coefficient of 0.1 or less may not be used. In the above description, the calculation coefficient is determined based on the area ratio. However, according to the image information, the calculation coefficient is determined using a method other than the area ratio, such as the Cubic method, in accordance with the pixel position. Also good.
[0073]
In the above description, the case where the pixel number conversion device 10 exists as a single device and supplies the converted image data to the LCD projector 4 has been described as an example. However, the present invention is not limited to this embodiment. It is not limited to. For example, as shown in FIG. 13, the LCD projector 30 includes the pixel number conversion device 10, and the output of the personal computer 1 is directly input to the LCD projector 30, processed, and the signal is displayed. May be. In such a configuration, the internal configuration of the LCD projector 30 is as shown in FIG.
[0074]
The LCD projector 30 normally includes a plurality of input terminals so that various signals such as a composite video signal, a component video signal, and an RGB signal can be input. Such an LCD projector 30 is often provided with a scan converter that performs pixel number conversion processing in order to display signals having different numbers of pixels on the LCD panel 33 having a predetermined number of pixels. The pixel number conversion device 10 is used as a scan converter.
[0075]
An image signal output from a device connected to a predetermined input terminal, for example, the personal computer 1 is input to the input signal processing unit 31 of the LCD projector 30. The input signal processing unit 31 performs processing such as video signal synchronization separation and RGB decoding from the input image signal as necessary. The horizontal synchronization signal H1, the vertical synchronization signal V1, and the RGB image data processed and output by the input signal processing unit 31 are supplied to the pixel number conversion device 10 as a scan converter. The configuration of the pixel number conversion device 10 is the same as the configuration of the pixel number conversion device 10 described above, and the operation thereof is also the same, so the description thereof is omitted.
[0076]
The image data output from the pixel number conversion device 10 is output to the driver 32. The driver 32 modulates the LCD panel 33 based on the input image data. Although not shown, image data is displayed by irradiating light from the light source onto the LCD panel 33 using optical means and projecting it onto a screen or the like. As described above, by incorporating the pixel number conversion device 10 of the present invention in the LCD projector 30, an LCD projector capable of converting the number of pixels without blurring an image that undergoes steep conversion. It can be offered at a low price.
[0077]
In addition to the LCD projector 4 (30) described above, the present invention provides a projection display device using a reflective spatial modulation element typified by a digital mirror device (DMD), a plasma display (PDP), The present invention can also be applied to a direct view display device represented by a diode (LED) display. That is, the present invention can be applied to any display device that has fixed pixels and the total number of pixels is determined.
[0078]
In this specification, the medium for providing a computer program for executing the above processing to the user includes not only an information recording medium such as a magnetic disk and a CD-ROM, but also a transmission medium via a network such as the Internet and a digital satellite. .
[0079]
【The invention's effect】
  As described above, the image data processing device according to claim 1,Claim 4And the image data processing method described in 1.Claim 5Described inAccording to the recording mediumIt is possible to perform pixel number conversion accompanying enlargement / reduction on image data that changes sharply, for example, a character string, without the image after conversion being blurred or deformed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of an image display system to which an image data processing apparatus of the present invention is applied.
FIG. 2 is a block diagram showing an internal configuration of a pixel number conversion apparatus.
FIG. 3 is a diagram illustrating a pixel ratio depending on a difference between an input method and an output method.
FIG. 4 is a diagram for explaining conversion of the number of pixels when converting a VGA system to an XGA system.
FIG. 5 is a diagram when a VGA screen and an XGA screen are overlapped.
6 is an enlarged view of a part of FIG.
FIG. 7 is a diagram illustrating types of patterns.
FIG. 8 is a diagram in which XGA screens are classified according to the pattern of FIG.
FIG. 9 is a flowchart illustrating the operation of the pixel number conversion apparatus.
FIG. 10 is a diagram for explaining the conversion of the number of pixels when converting an XGA system to a VGA system.
FIG. 11 is a diagram illustrating types of patterns.
12 is a diagram in which VGA screens are classified according to the pattern of FIG.
FIG. 13 is a block diagram showing another configuration of the image display system.
14 is a block diagram showing an internal configuration of the LCD projector 30 shown in FIG.
FIG. 15 is a diagram illustrating a configuration of an example of a conventional image display system.
FIG. 16 is a diagram illustrating a cubic system.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Personal computer, 2 Display, 4 LCD projector, 10 Pixel number converter, 21 A / D conversion part, 22 Frame memory, 23 Calculation data selection part, 24 Calculation part, 25 D / A conversion part, 26 Control signal generation part , 27 Calculation control signal generator, 28 Calculation coefficient selector

Claims (5)

1×N1個の画素データの第1の画像を、M2×N2個の画素データの第2の画像に変換する画像データ処理装置において、
入力された前記第1の画像の画素データを記憶する第1の記憶手段と、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記第1の画像の各画素の前記第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第1の画像の各画素に乗算される係数を記憶する第2の記憶手段と、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第1の画像の画素の画素データを、その画素の配置順に前記第1の記憶手段から読み出して、前記注目画素と重なる前記第1の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第1の画像上の画素の配置を、第1の方向、または前記第1の方向と垂直な第2の方向に入れ替えたときの前記第1の画像の画素の配置の順番に、前記読み出した前記第1の画像の画素の画素データを並び替えて出力する出力手段と、
前記第2の記憶手段から出力された前記係数と、前記出力手段により出力された前記第1の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算手段と
を含むことを特徴とする画像データ処理装置。
In an image data processing apparatus for converting a first image of M 1 × N 1 pixel data into a second image of M 2 × N 2 pixel data,
First storage means for storing pixel data of the input first image;
When the first image and the second image are superimposed on a screen having the same size, it is determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image. A second coefficient that is output in a predetermined order and is multiplied by each pixel of the first image that overlaps the target pixel when obtaining pixel data of the target pixel. Storage means,
When the first image and the second image are overlapped on a screen having the same size, the pixel data of the pixel of the first image that overlaps the target pixel is converted to the first data in the pixel arrangement order. and read out from the storage means, wherein according to the arrangement pattern of pixels of the first image overlapping the pixel of interest, the arrangement of pixels on the first image overlapping the pixel of interest, a first direction or, Output that rearranges and outputs pixel data of the pixels of the first image in the order of arrangement of the pixels of the first image when the pixel is replaced in a second direction perpendicular to the first direction. Means,
Calculating means for calculating pixel data of the pixel of interest using the coefficient output from the second storage means and pixel data of the pixels of the first image output from the output means; An image data processing apparatus.
前記出力手段は、前記第2の画像を、所定の画素数からなるブロックに分割し、ブロック毎に前記第2の画像の画素位置に対応する前記第1の画像の画素の画素データを出力する
ことを特徴とする請求項1に記載の画像データ処理装置。
The output means divides the second image into blocks each having a predetermined number of pixels, and outputs pixel data of pixels of the first image corresponding to pixel positions of the second image for each block. The image data processing apparatus according to claim 1.
前記演算手段による演算により得られた前記第2の画像を表示する表示手段を
さらに含むことを特徴とする請求項1に記載の画像データ処理装置。
The image data processing apparatus according to claim 1, further comprising display means for displaying the second image obtained by calculation by the calculation means.
1×N1個の画素データの第1の画像を、M2×N2個の画素データの第2の画像に変換する画像データ処理装置の画像データ処理方法において、
入力された前記第1の画像の画素データを第1の記憶手段に記憶する第1の記憶ステップと、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記第1の画像の各画素の前記第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第1の画像の各画素に乗算される係数を第2の記憶手段に記憶する第2の記憶ステップと、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第1の画像の画素の画素データを、その画素の配置順に前記第1の記憶手段から読み出して、前記注目画素と重なる前記第1の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第1の画像上の画素の配置を、第1の方向、または前記第1の方向と垂直な第2の方向に入れ替えたときの前記第1の画像の画素の配置の順番に、前記読み出した前記第1の画像の画素の画素データを並び替えて出力する出力ステップと、
前記第2の記憶手段から出力された前記係数と、前記出力ステップの処理により出力された前記第1の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算ステップと
を含むことを特徴とする画像データ処理方法。
In an image data processing method of an image data processing apparatus for converting a first image of M 1 × N 1 pixel data into a second image of M 2 × N 2 pixel data,
A first storage step of storing the input pixel data of the first image in a first storage means;
When the first image and the second image are superimposed on a screen having the same size, it is determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image. A coefficient that is output in a predetermined order and is multiplied by each pixel of the first image that overlaps the pixel of interest when the pixel data of the pixel of interest is obtained. A second storage step for storing in the means;
When the first image and the second image are overlapped on a screen having the same size, the pixel data of the pixel of the first image that overlaps the target pixel is converted to the first data in the pixel arrangement order. and read out from the storage means, wherein according to the arrangement pattern of pixels of the first image overlapping the pixel of interest, the arrangement of pixels on the first image overlapping the pixel of interest, a first direction or, Output that rearranges and outputs pixel data of the pixels of the first image in the order of arrangement of the pixels of the first image when the pixel is replaced in a second direction perpendicular to the first direction. Steps,
A calculation step of calculating pixel data of the pixel of interest using the coefficient output from the second storage means and pixel data of the pixel of the first image output by the processing of the output step; An image data processing method comprising:
1×N1個の画素データの第1の画像を、M2×N2個の画素データの第2の画像に変換する画像データ処理装置に、
入力された前記第1の画像の画素データを第1の記憶手段に記憶する第1の記憶ステップと、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記第1の画像の各画素の前記第2の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第1の画像の各画素に乗算される係数を第2の記憶手段に記憶する第2の記憶ステップと、
前記第1の画像と前記第2の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第1の画像の画素の画素データを、その画素の配置順に前記第1の記憶手段から読み出して、前記注目画素と重なる前記第1の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第1の画像上の画素の配置を、第1の方向、または前記第1の方向と垂直な第2の方向に入れ替えたときの前記第1の画像の画素の配置の順番に、前記読み出した前記第1の画像の画素の画素データを並び替えて出力する出力ステップと、
前記第2の記憶手段から出力された前記係数と、前記出力ステップの処理により出力された前記第1の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算ステップと
を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする記録媒体。
An image data processing device that converts a first image of M 1 × N 1 pixel data into a second image of M 2 × N 2 pixel data,
A first storage step of storing the input pixel data of the first image in a first storage means;
When the first image and the second image are superimposed on a screen having the same size, it is determined by the area ratio of the portion of each pixel of the first image that overlaps the target pixel of the second image. A coefficient that is output in a predetermined order and is multiplied by each pixel of the first image that overlaps the pixel of interest when the pixel data of the pixel of interest is obtained. A second storage step for storing in the means;
When the first image and the second image are overlapped on a screen having the same size, the pixel data of the pixel of the first image that overlaps the target pixel is converted to the first data in the pixel arrangement order. and read out from the storage means, wherein according to the arrangement pattern of pixels of the first image overlapping the pixel of interest, the arrangement of pixels on the first image overlapping the pixel of interest, a first direction or, Output that rearranges and outputs pixel data of the pixels of the first image in the order of arrangement of the pixels of the first image when the pixel is replaced in a second direction perpendicular to the first direction. Steps,
A calculation step of calculating pixel data of the pixel of interest using the coefficient output from the second storage means and pixel data of the pixel of the first image output by the processing of the output step; A computer-readable program for executing a process including: a recording medium comprising:
JP17785199A 1998-06-29 1999-06-24 Image data processing apparatus and method, and recording medium Expired - Fee Related JP4399682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17785199A JP4399682B2 (en) 1998-06-29 1999-06-24 Image data processing apparatus and method, and recording medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-181925 1998-06-29
JP18192598 1998-06-29
JP17785199A JP4399682B2 (en) 1998-06-29 1999-06-24 Image data processing apparatus and method, and recording medium

Publications (2)

Publication Number Publication Date
JP2000082136A JP2000082136A (en) 2000-03-21
JP4399682B2 true JP4399682B2 (en) 2010-01-20

Family

ID=26498246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17785199A Expired - Fee Related JP4399682B2 (en) 1998-06-29 1999-06-24 Image data processing apparatus and method, and recording medium

Country Status (1)

Country Link
JP (1) JP4399682B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613093B2 (en) 1999-10-25 2005-01-26 日本電気株式会社 Video size conversion processing method and video size conversion processing device
JP4737852B2 (en) * 2001-03-19 2011-08-03 株式会社リコー Image processing apparatus and image display apparatus
TWI317915B (en) * 2006-08-23 2009-12-01 Princeton Technology Corp Image processing system and method for image scaling

Also Published As

Publication number Publication date
JP2000082136A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US6191772B1 (en) Resolution enhancement for video display using multi-line interpolation
US6360029B1 (en) Method and apparatus for variable magnification of an image
US6549682B2 (en) Image data processing apparatus and method, and provision medium
JPH04354287A (en) Image interpolation circuit
KR20050050614A (en) Image conversion device, image conversion method, and image projection device
KR100342124B1 (en) Image color blending processor
JP3300059B2 (en) Image processing system
JP2001230927A (en) Image display device, image displaying method, image processor and image processing method
JP2003302952A (en) Display device
JP4399682B2 (en) Image data processing apparatus and method, and recording medium
JP2005077522A (en) Image processor and image processing method
EP0774871A2 (en) Projector equipped with corrector circuit for color phase irregularities and brightness irregularities
US7616212B2 (en) Data conversion method for processor, texture producing method, program, recording medium, and projector
JP2005208413A (en) Image processor and image display device
JP2000324337A (en) Image magnification and reducing device
JP4165590B2 (en) Image data processing device, image display device, driving image data generation method, and computer program
JP2005346044A (en) Image signal processing circuit and image display apparatus
JP2003223644A (en) Image processor, image processing method, image processing program, and recording medium
JP2004184457A (en) Image processing apparatus and image display apparatus
JPH1020847A (en) Image processor and method therefor
JPH0764524A (en) Image display device
JPH08286658A (en) Resolution converting device and resolution converting method
JP4241078B2 (en) Content display device
JP2000314869A (en) Active matrix type liquid crystal display device and display method
JP3438921B2 (en) Moving image generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees