JP4395780B2 - Circuit board inspection equipment - Google Patents
Circuit board inspection equipment Download PDFInfo
- Publication number
- JP4395780B2 JP4395780B2 JP2006004861A JP2006004861A JP4395780B2 JP 4395780 B2 JP4395780 B2 JP 4395780B2 JP 2006004861 A JP2006004861 A JP 2006004861A JP 2006004861 A JP2006004861 A JP 2006004861A JP 4395780 B2 JP4395780 B2 JP 4395780B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- control signal
- circuit board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、集積回路が実装された回路基板において、集積回路の端子と回路基板に形成されたランドとが電気的に接合されているか否かを検査する回路基板検査装置に関する。 The present invention relates to a circuit board inspection apparatus for inspecting whether or not a terminal of an integrated circuit and a land formed on the circuit board are electrically joined to each other on a circuit board on which the integrated circuit is mounted.
集積回路が実装された回路基板において、集積回路の端子と回路基板に形成されたランドとが電気的に接合されているか否かを検査する回路基板検査装置がある。このような回路基板検査装置においては、回路基板における集積回路の入力端子と電気的に接合されるべきランドに係る入力配線に制御信号を入力し、この制御信号に対する応答信号を集積回路の出力端子と電気的に接合されるべきランドに係る出力配線から検知することによって、集積回路の端子と回路基板に形成されたランドとが電気的に接合されているか否かを検査する。近年、回路基板の小型化の要請により、回路基板における出力配線のランドが狭ピッチで多数形成されることがある。この場合、出力配線に係るランドにプローブを正確に接触させることが難しい。そこで、導電性を有する薄板状のプローブと出力配線とを絶縁膜を介して密着させることによって、両者を静電結合させる技術が知られている(例えば、特許文献1参照)。これによると、プローブを複数の出力配線と対向するように配置すればよいため、検査時におけるプローブの設置が容易となる。 There is a circuit board inspection apparatus that inspects whether or not a terminal of an integrated circuit and a land formed on the circuit board are electrically joined to each other on a circuit board on which the integrated circuit is mounted. In such a circuit board inspection apparatus, a control signal is input to an input wiring related to a land to be electrically joined to an input terminal of the integrated circuit on the circuit board, and a response signal to the control signal is output to the output terminal of the integrated circuit Is detected from the output wiring associated with the lands to be electrically connected to each other, thereby inspecting whether or not the terminals of the integrated circuit and the lands formed on the circuit board are electrically connected. In recent years, there are cases where a large number of lands of output wirings on a circuit board are formed at a narrow pitch due to a demand for miniaturization of the circuit board. In this case, it is difficult to accurately contact the probe with the land associated with the output wiring. Therefore, a technique is known in which a thin plate-like probe having conductivity and an output wiring are brought into close contact with each other through an insulating film to electrostatically couple them (for example, see Patent Document 1). According to this, since it suffices to arrange the probe so as to face the plurality of output wirings, it is easy to install the probe at the time of inspection.
上述した技術によると、出力端子からの応答信号を検知するために、プローブと静電結合された複数の出力配線に係る各出力端子から順に応答信号を出力させる必要があり、複数のランドと出力端子との接合状態を同時に検査することができない。このため、出力配線が多数形成されている場合には、検査に時間がかかってしまう。 According to the technique described above, in order to detect a response signal from the output terminal, it is necessary to output the response signal sequentially from each output terminal related to the plurality of output wirings that are electrostatically coupled to the probe. The joint state with the terminal cannot be inspected at the same time. For this reason, when many output wirings are formed, it takes time for inspection.
そこで、本発明の目的は、検査時間を短縮することができる回路基板検査装置を提供することである。 Accordingly, an object of the present invention is to provide a circuit board inspection apparatus capable of reducing the inspection time.
本発明の回路基板検査装置は、制御信号が入力される入力端子及び前記入力端子に入力された制御信号に基づいて応答信号を出力する複数の出力端子を有する集積回路が実装されていると共に、複数の前記出力端子と電気的に接合されるべき複数の出力配線が形成された回路基板を検査するための回路基板検査装置である。そして、前記入力端子と電気的に接続される入力プローブと、前記入力プローブから前記入力端子に入力される制御信号を生成する制御信号生成手段と、それぞれが2以上の前記出力配線から成る複数の出力配線群毎に前記応答信号を検知する検知装置と、前記検知装置の検知結果に基づいて前記出力端子と前記出力配線とが電気的に接合されているか否かを判定する判定手段とを備えている。前記制御信号生成手段が、共通の前記出力配線群に属する複数の前記出力端子からは、それぞれ同じ周波数を有していると共に互いに異なるタイミングで、且つ、互いに異なる前記出力配線群に属する前記出力端子からは、互いに異なる周波数を有する前記応答信号同士が時間的に重なるタイミングで前記応答信号が出力されるような制御信号を生成し、前記検知装置が、複数の前記出力配線群に跨って配置されると共に、当該複数の前記出力配線群にそれぞれ含まれる前記出力配線と静電結合することによって、当該出力配線と電気的に接合されるべき前記出力端子から前記制御信号に基づいて出力された前記応答信号が当該出力配線を介して入力される静電結合プローブを有しており、前記静電結合プローブから入力された複数の前記応答信号を周波数毎に独立して検知する。 The circuit board inspection apparatus of the present invention is mounted with an integrated circuit having an input terminal to which a control signal is input and a plurality of output terminals for outputting a response signal based on the control signal input to the input terminal. A circuit board inspection apparatus for inspecting a circuit board on which a plurality of output wirings to be electrically connected to the plurality of output terminals are formed. And an input probe electrically connected to the input terminal, a control signal generating means for generating a control signal input from the input probe to the input terminal, and a plurality of output wirings each including two or more output wirings A detection device that detects the response signal for each output wiring group, and a determination unit that determines whether or not the output terminal and the output wiring are electrically joined based on a detection result of the detection device. ing. Said control signal generating means, from the plurality of the output terminals which belong to a common said output wiring group, respectively at different timings with have the same frequency, and the output terminals belonging to different said output wiring group together from generates a control signal such as the response signal is output the response signal to each other at the timing overlap in time with frequencies different from each other, wherein the sensing device is disposed over a plurality of said output wiring group And output from the output terminal to be electrically connected to the output wiring based on the control signal by electrostatic coupling with the output wiring included in each of the plurality of output wiring groups. response signal has a capacitive coupling probe input via the output lines, a plurality of the response input from the electrostatic coupling probe Signal detecting independently for each frequency.
本発明によると、制御信号生成手段が、互いに異なる出力配線群に属する複数の出力端子から互いに異なる周波数を有する応答信号が出力されるような制御信号を生成したとき、検知装置が、静電結合プローブから入力された互いに周波数の異なる複数の応答信号を同時に検知することができる。これにより、判定手段が出力配線と出力端子とが電気的に接合されているか否かを複数同時に判定することができる。このため、回路基板の検査時間を短縮することができる。 According to the present invention, when the control signal generating means generates a control signal such that response signals having different frequencies are output from a plurality of output terminals belonging to different output wiring groups, the sensing device is electrostatically coupled. A plurality of response signals having different frequencies input from the probe can be detected simultaneously. Thereby, a plurality of determination means can simultaneously determine whether or not the output wiring and the output terminal are electrically joined. For this reason, the inspection time of a circuit board can be shortened.
本発明においては、前記検知装置が、前記静電結合プローブに入力された応答信号が有する周波数帯域の信号のみを通過させる複数のフィルタ回路をさらに有していることが好ましい。これによると、検知装置において、簡単な構成で互いに異なる周波数を有する複数の応答信号を検知することができる。 In the present invention, it is preferable that the detection device further includes a plurality of filter circuits that allow only a signal in a frequency band included in a response signal input to the electrostatic coupling probe to pass. According to this, the detection device can detect a plurality of response signals having different frequencies with a simple configuration.
また、本発明においては、前記検知装置が、前記静電結合プローブに入力された応答信号の信号強度を増幅する増幅回路をさらに有していることが好ましい。これによると、静電結合プローブからの応答信号が増幅されるため、静電結合プローブに入力された応答信号が微弱な場合であっても、応答信号を確実に検知することができる。 In the present invention, it is preferable that the detection device further includes an amplification circuit that amplifies the signal intensity of the response signal input to the electrostatic coupling probe. According to this, since the response signal from the electrostatic coupling probe is amplified, the response signal can be reliably detected even if the response signal input to the electrostatic coupling probe is weak.
さらに、本発明においては、前記検知装置が、前記静電結合プローブに入力された応答信号の積分値を出力する積分回路をさらに有していることが好ましい。これによると、静電結合プローブからの応答信号が積分されるため、静電結合プローブに入力された応答信号が微弱な場合であっても、応答信号を確実に検知することができる。 Furthermore, in the present invention, it is preferable that the detection device further includes an integration circuit that outputs an integration value of a response signal input to the electrostatic coupling probe. According to this, since the response signal from the electrostatic coupling probe is integrated, the response signal can be reliably detected even when the response signal input to the electrostatic coupling probe is weak.
加えて、本発明においては、前記検知装置を複数備えていてもよい。これによると、回路基板の検査時間をさらに短縮することができる。 In addition, in the present invention, a plurality of the detection devices may be provided. According to this, the inspection time of the circuit board can be further shortened.
また、本発明においては、前記制御信号生成手段が、互いに異なる前記出力配線群に属する前記出力端子からそれぞれ同じタイミングで互いに異なる周波数を有する応答信号が出力されるような制御信号を生成することが好ましい。これによると、出力配線群の数に応じて回路基板の検査時間を確実に短縮することができる。 In the present invention, the control signal generation means may generate a control signal such that response signals having different frequencies are output from the output terminals belonging to different output wiring groups at the same timing. preferable. According to this, the inspection time of the circuit board can be surely shortened according to the number of output wiring groups.
さらに、本発明においては、前記出力配線群に属する複数の前記出力配線は、前記静電結合プローブに静電結合される領域の面積が互いに同じになっていることが好ましい。これによると、静電結合プローブに入力される応答信号の信号強度が均一化される。加えて、本発明においては、前記制御信号生成手段が、前記制御信号を生成する毎に、前記出力配線群を構成する前記出力配線を変更してもよい。 Furthermore, in the present invention, it is preferable that the plurality of output wirings belonging to the output wiring group have the same area of the region that is electrostatically coupled to the electrostatic coupling probe. According to this, the signal intensity of the response signal input to the electrostatic coupling probe is made uniform. In addition, in the present invention, the control signal generation unit may change the output wiring that constitutes the output wiring group every time the control signal is generated.
以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
<第1実施形態>
図1は、本発明に係る第1実施形態の回路基板検査装置の概略構成図である。図2は、回路基板検査装置1の検査対象となるCOF(Chip On Film)の平面図である。図3は、図1に示すIII−III線に関する回路基板検査装置1の部分断面図である。回路基板検査装置1は、COF50に実装されたドライバIC(集積回路)52の入力端子52a及び出力端子52bとこれに対応するCOF50の回路入力ランド55及び回路出力ランド56とが電気的に接合されているか否かの検査を行うものである。図1に示すように、回路基板検査装置1は、基台2と、入力プローブ3と、静電結合プローブ4と、絶縁シート6と、制御装置10とを有している。
<First Embodiment>
FIG. 1 is a schematic configuration diagram of a circuit board inspection apparatus according to a first embodiment of the present invention. FIG. 2 is a plan view of a COF (Chip On Film) to be inspected by the circuit
図2に示すように、検査対象となるCOF50は、ポリイミドからなるシート基材51に、複数の外部入力ランド53、複数の入力配線54、複数の回路入力ランド55、多数の回路出力ランド56、多数の出力配線57及び多数の外部出力ランド58が形成されたフレキシブル回路基板にドライバIC52が実装されたものである。なお、COF50は、例えば、インクジェットヘッドに用いられるものである。インクジェットヘッドにおいては、インク滴が吐出されるノズルに連通している多数の圧力室が形成されているとともに、圧力室に圧力を付与する圧電素子上に多数の個別電極が2次元配列されている。各個別電極は、対応する圧力室とそれぞれ対向配置され、COF50はこの個別電極に圧電素子を駆動するための駆動電圧を印加するために用いられる。
As shown in FIG. 2, a
ドライバIC52は、その下面に配列された複数の入力端子52aと、入力端子52aと対向するように配列された多数の出力端子52bとが形成されている。また、ドライバIC52は、複数の入力端子52aに制御信号が入力されると、入力された制御信号によって決定される出力端子52bから応答信号を出力する。出力端子52bの数は入力端子52aの数よりも多くなっている。したがって、出力端子52bは入力端子52aより狭ピッチで配置されている。
The driver IC 52 is formed with a plurality of input terminals 52a arranged on the lower surface thereof and a large number of output terminals 52b arranged so as to face the input terminals 52a. Further, when a control signal is input to the plurality of input terminals 52a, the
外部入力ランド53は、入力端子52aに入力される制御信号が入力されるものであって、シート基材51の一端(図2中下方端)近傍に千鳥状に配列されている。回路入力ランド55は、ドライバIC52の入力端子52aと電気的に接合されるものであって、シート基材51の中央(図2中上下方向中央)近傍において外部入力ランド53と対向するように配列されている。入力配線54は、外部入力ランド53とこれに対応する回路入力ランド55とを電気的に接続するものである。回路出力ランド56は、ドライバIC52の出力端子52bと電気的に接合されるものであって、シート基材51の中央近傍において回路入力ランド55と対向するように配列されている。外部出力ランド58は、出力端子52bから出力された応答信号を出力するためのものであり、シート基材51の他端(図2中上方端)近傍に台形マトリックス状に配置されている。出力配線57は、回路出力ランド56とこれに対応する外部出力ランド58とを電気的に接続するものである。本実施の形態では、図2に示すように、複数の外部入力ランド53、複数の回路入力ランド55及び入力端子52a、複数の出力端子52b及び回路出力ランド56、複数の外部出力ランド58がそれぞれ互いに平行な列状に配置されている。
The
このように、COF50においては、回路出力ランド56が出力端子52bと同様に狭ピッチで配置されているため、特に、回路出力ランド56と出力端子52bとが電気的に接合されているか否かを検査する必要がある。
Thus, in the
図1に戻って、基台2は、検査対象となるCOF50が設置されるものである。入力プローブ3は、COF50の外部入力ランド53に接続されることによって、制御装置10からの制御信号を外部入力ランド53に入力するものである。静電結合プローブ4は、矩形状を有する導電性薄膜であり、COF50の全ての出力配線57と静電結合することによって、出力端子52bから出力された応答信号が、出力配線57を介して入力される。また、静電結合プローブ4は、同軸ケーブル5を介して制御装置10と接続されている。絶縁シート6は、図3に示すように、基台2に設置されたCOF50の出力配線57と静電結合プローブ4との間に配置するものである。これにより、COF50の出力配線57と静電結合プローブ4とが絶縁され、出力配線57と静電結合プローブ4との静電結合が可能となる。
Returning to FIG. 1, the
次に、COF50を検査するときにおける静電結合プローブ4の配置位置について図4を参照しつつ説明する。図4は、COF50を検査するときにおける静電結合プローブ4の配置位置を示す図である。なお、図4においては、説明の都合上、COF50の破線で示すべき領域を実線で示している。図4に示すように、COF50においては、互いに隣接する複数の出力配線57から成る2つの出力配線群A1、A2が形成されている。そして、静電結合プローブ4は、2つの出力配線群A1、A2に属する全ての出力配線57と静電結合されるように、その長手方向が出力配線57の配列方向に沿うように配置される。ここで、全ての出力配線57における、静電結合プローブ4に静電結合される領域の面積が互いに同じになっている。
Next, the arrangement position of the electrostatic coupling probe 4 when inspecting the
制御装置10について図5を参照しつつ説明する。図5は回路基板検査装置1の機能ブロック図である。制御装置10は、入力プローブ3から制御信号を出力させるとともに、静電結合プローブ4に出力された応答信号に基づいて、入力端子52a及び出力端子52bと対応するCOF50の回路入力ランド55及び回路出力ランド56とが電気的に接合されているか否かに加え、外部入力ランド53から静電結合プローブ4に至る配線の接続状態の良否の判定を行うものである。また、図5に示すように、制御装置10は、PC60に接続されている。ユーザはPC60を介して制御装置10を操作することができる。
The
制御装置10は、制御信号生成回路(制御信号生成手段)11と、ドライバIC駆動電源12と、2つのフィルタ回路13a、13bと、2つの増幅回路14a、14bと、2つの積分回路15a、15bと、判定回路(判定手段)16とを有している。制御信号生成回路11は、入力プローブ3と接続されており、入力プローブ3からCOF50の外部入力ランド53、入力配線54及び回路入力ランド55を介してドライバIC52の複数の入力端子52aに入力される制御信号を生成するものである。制御信号生成回路11が生成する制御信号は、ドライバIC52の入力端子52aに入力されると、出力端子群A1に係る出力端子52bの1つから20KHzの周波数を有する応答信号が出力され、出力端子群A2に係る出力端子52bの1つから40KHzの周波数を有する応答信号が出力される。言い換えれば、共通の出力配線群A1、A2に属する複数の出力端子52bからそれぞれ同じ周波数を有していると共に互いに異なるタイミングで、且つ、互いに異なる出力配線群A1、A2に係る出力端子52bから互いに異なる周波数を有する応答信号が出力される。ドライバIC駆動電源12は、ドライバIC52を駆動させるための電源回路である。
The
フィルタ回路13a、13bは、同軸ケーブル5を介して静電結合プローブ4に接続されている。フィルタ回路13aは、静電結合プローブ4に出力された応答信号のうち、主に20KHzを中心とし所定の幅の周波数を有する応答信号を通過させるバンドパスフィルタであり、フィルタ回路13bは、主に40KHzを中心とし所定の幅の周波数を有する応答信号を通過させるバンドパスフィルタである。つまり、フィルタ回路13aにおいては、出力配線群A1に係る出力端子52bから出力された20KHzの周波数を有する応答信号が優先的に通過し、フィルタ回路13bにおいては、出力配線群A2に係る出力端子52bから出力された40KHzの周波数を有する応答信号が優先的に通過する。フィルタ回路13a、13bを通過した応答信号は、対応する増幅回路14a、14bにそれぞれ出力される。2つの増幅回路14a、14bは、フィルタ回路13a、13bから入力された応答信号の信号強度を増幅するものである。増幅回路14a、14bにおいて増幅された応答信号は、対応する積分回路15a、15bにそれぞれ出力される。2つの積分回路15a、15bは、増幅回路14a、14bから入力された応答信号を積分するものである。増幅回路14a、14bにおいて積分された応答信号は、応答信号の検知結果として判定回路16に出力される。
The
ここで、静電結合プローブ4、フィルタ回路13a、13b、増幅回路14a、14b及び積分回路15a、15bが検知装置17を形成している。なお、検知装置17においては、増幅回路14a、14b及び積分回路15a、15bの順に接続されているが、積分回路15a、15b及び増幅回路14a、14bの順に接続されていてもよい。
Here, the electrostatic coupling probe 4, the
判定回路16は、制御信号生成回路11が生成した制御信号の内容、及び、検知装置17からの検知結果に基づいて、入力端子52a及び出力端子52bと対応するCOF50の回路入力ランド55及び回路出力ランド56とが電気的に接合されているか否かに加え、外部入力ランド53から静電結合プローブ4に至る配線の接続状態の良否の判定を行うものである。
The
回路基板検査装置1の作動について図6を参照しつつ説明する。図6は、COF50を検査するときにおける回路基板検査装置1の作動を示すフローチャートである。まず、入力プローブ3を、基台2に設置されたCOF50の外部入力ランド53に接続し、静電結合プローブ4を、対応する出力配線群A1、A2に属する全ての出力配線57と静電結合されるように絶縁シート6とともに設置する(図4参照)。
The operation of the circuit
そして、ユーザがPC60を操作することによって検査が開始されると、図6に示すように、ステップS101(以下、S101と略す。他のステップも同様)に移行し、制御信号生成回路11が、出力配線群A1に係る多数の出力端子52bのうちの1つから20KHzの周波数を有する応答信号が出力されるとともに、これと同じタイミングで出力配線群A2に係る多数の出力端子52bのうちの1つから40KHzの周波数を有する応答信号が出力されるような制御信号を生成する。生成された制御信号は、入力プローブ3を介してCOF50の外部入力ランド53に入力される。そして、入力端子52aとこれに対応する回路入力ランド55とが電気的に接合されている場合には、入力端子52aからドライバIC52に制御信号が入力され、出力配線群A1に係る1つの出力端子52bから20KHz周波数を有する応答信号が出力され、これと同じタイミングで出力配線群A2に係る1つの出力端子52bから40KHz周波数を有する応答信号が出力される。さらに、応答信号が出力される出力端子52bとこれに対応する回路出力ランド56とが電気的に接合されている場合には、これら各出力端子52bから電気的に接合された出力配線57に所定以上の信号強度を有する応答信号が出力される。そして、出力配線群A1に属する当該出力配線57から20KHzの周波数を有する応答信号が静電結合プローブ4に出力されるとともに、出力配線群A2に属する当該出力配線57から40KHzの周波数を有する応答信号が検知装置17の静電結合プローブ4に出力される。
Then, when the inspection is started by the user operating the
そして、S102に移行し、検知装置17において、静電結合プローブ4に出力された応答信号のうち、20KHz及びその近傍の周波数を有する応答信号がフィルタ回路13aを通過し、増幅回路14aによって信号強度が増幅され、積分回路15aによって積分されて検知結果が生成される。生成された検知結果は判定回路16に出力される。そして、S103に移行し、判定回路16が、検知装置17から出力された検知結果である応答信号の信号強度が所定以上になっているか否かに基づいて、入力端子52aとこれに対応する回路入力ランド55とが電気的に接合されているか否か、及び、当該応答信号を出力した出力配線群A1に係る出力端子52bとこれに対応する回路出力ランド56とが電気的に接合されているか否かを判定する。
Then, the process proceeds to S102, and in the
また、S102に移行すると同時にS104に移行し、検知装置17において、静電結合プローブ4に出力された応答信号のうち、40KHz及びその近傍の周波数を有する応答信号がフィルタ回路13bを通過し、増幅回路14bによって信号強度が増幅され、積分回路15bによって積分されて検知結果が生成される。生成された検知結果は判定回路16に出力される。そして、S105に移行し、判定回路16が、検知装置17から出力された検知結果である応答信号の信号強度が所定以上になっているか否かに基づいて、入力端子52aとこれに対応する回路入力ランド55とが電気的に接合されているか否か、及び、当該応答信号を出力した出力配線群A2に係る出力端子52bとこれに対応する回路出力ランド56とが電気的に接合されているか否かを判定する。
At the same time as the process proceeds to S102, the process proceeds to S104, and among the response signals output to the electrostatic coupling probe 4, the response signal having a frequency of 40 KHz and its vicinity passes through the
その後、S106に移行して、出力配線群A1、A2に係る検査すべき次の出力端子52bがあるか否を判断する。検査すべき次の出力端子52bがある場合には(S106:YES)、再びS101に移行し、検査すべき次の出力端子52bに関して上述した作動を繰り返す。検査すべき次の出力端子52bがない場合には(S106:NO)、COF50の検査を終了する。
Thereafter, the process proceeds to S106, and it is determined whether or not there is a next output terminal 52b to be inspected related to the output wiring groups A1 and A2. If there is a next output terminal 52b to be inspected (S106: YES), the process proceeds to S101 again, and the above-described operation is repeated for the next output terminal 52b to be inspected. If there is no next output terminal 52b to be inspected (S106: NO), the inspection of the
以上、説明した本実施形態によると、制御信号生成回路11が、出力配線群A1、A2に係る1つの出力端子52bから同じタイミングで、且つ、互いに異なる周波数(20KHz、40KHz)を有する2つの応答信号が出力されるような制御信号を生成したとき、検知装置17が、当該2つの応答信号を同時に検知する。これにより、判定回路16が、応答信号が出力される出力端子52bとこれに対応する回路出力ランド56とが電気的に接合されているか否かを2つ同時に判定することができる。このため、COF50の検査時間を短縮することができる。
As described above, according to the present embodiment described above, the control
また、検知装置17が、20KHz及びその近傍の周波数の応答信号を通過させるフィルタ回路13aと、40KHz及びその近傍の周波数の応答信号を通過させるフィルタ回路13bとを有しているため、簡単な構成で互いに異なる周波数を有する2つの応答信号を同時に検知することができる。
In addition, since the
さらに、検知装置17が、応答信号の信号強度を増幅する増幅回路14a、14b及び応答信号を積分する積分回路15a、15bを有しているため、静電結合プローブ4に入力された応答信号が微弱な場合であっても、応答信号を確実に検知することができる。
Furthermore, since the
加えて、全ての出力配線57における、静電結合プローブ4に静電結合される領域の面積が互いに同じになっているため、静電結合プローブ4に出力される応答信号の信号強度が均一化され、判定回路16が誤判定しにくくなる。
In addition, since the areas of the regions that are electrostatically coupled to the electrostatic coupling probe 4 in all the
<第2実施形態>
次に、本発明に係る第2実施形態について図7を参照しつつ説明する。図7は、第2実施形態の回路基板検査装置の機能ブロック図である。なお、第1実施形態と実質的に同じ部材及び回路については同一の符号を付して説明を省略する。図7に示すように、回路基板検査装置101は、2つの静電結合プローブ104a、104bと、制御装置110とを有している。制御装置110は、制御信号生成回路111と、ドライバIC駆動電源12と、4つのフィルタ回路13a〜13dと、4つの増幅回路14a〜14dと、4つの積分回路15a〜15dと、判定回路116とを有している。そして、静電結合プローブ104a、フィルタ回路13a、13b、増幅回路14a、14b及び積分回路15a、15bが検知装置117aを、静電結合プローブ4b、フィルタ回路13c、13d、増幅回路14c、14d及び積分回路15c、15dが検知装置117bをそれぞれ形成している。つまり、基板検査装置101が、2つの検知装置117a、117bを有している。検知装置117a、117bの構成及び作動は、第1実施形態の検知装置17と実質的に同じであるため説明を省略する。
<Second Embodiment>
Next, a second embodiment according to the present invention will be described with reference to FIG. FIG. 7 is a functional block diagram of the circuit board inspection apparatus of the second embodiment. In addition, about the substantially same member and circuit as 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted. As shown in FIG. 7, the circuit
ここで、COF50を検査するときにおける静電結合プローブ104a、104bの配置位置について図8を参照しつつ説明する。図8は、COF50を検査するときにおける静電結合プローブ104a、104bの配置位置を示す図である。なお、図8においては、説明の都合上、COF50の破線で示すべき領域を実線で示している。図8に示すように、COF50においては、互いに隣接する複数の出力配線57から成る4つの出力配線群B1〜B4が形成されている。そして、静電結合プローブ104aは、2つの出力配線群B1、B2に属する全ての出力配線57と静電結合されるように、その長手方向が出力配線57の配列方向に沿うように配置される。また、静電結合プローブ104bは、2つの出力配線群B3、B4に属する全ての出力配線57と静電結合されるように、その長手方向が出力配線57の配列方向に沿うように配置される。
Here, the arrangement positions of the
制御信号生成回路111は、COF50の検査が開始されると、各出力配線群B1、B3に係る出力端子52bの1つから20KHzの周波数を有する応答信号が出力配線57に出力され、これと同じタイミングで、各出力配線群B2、B4に係る1つの出力端子52bから40KHzの周波数を有する応答信号が出力配線57に出力されるような制御信号を出力する。これにより、検知装置117aが、静電結合プローブ104aに出力された出力配線群B1に属する当該出力配線57からの20KHzの周波数を有する応答信号と、出力配線群B2に属する出力配線57からの40KHzの周波数を有する応答信号とを検知する。これと同時に、検知装置117bが、静電結合プローブ104bに出力された出力配線群B3に属する当該出力配線57からの20KHzの周波数を有する応答信号と、出力配線群B4に属する出力配線57からの40KHzの周波数を有する応答信号とを検知し検知結果を生成する。判定回路116は、制御信号生成回路111が生成した制御信号の内容、及び、検知装置117a、117bからの検知結果に基づいて、入力端子52a及び出力端子52bと対応するCOF50の回路入力ランド55及び回路出力ランド56とが電気的に接合されているか否かの判定を行う。
When the inspection of the
以上、説明した本実施形態によると、基板検査装置101において、各検知装置117a、117bが互いに異なる周波数を有する2つの応答信号を同時に検知することができるため、判定回路116が、応答信号が出力される出力端子52bとこれに対応する回路出力ランド56とが電気的に接合されているか否かを4つ同時に判定することができる。これにより、COF50の検査時間をさらに短縮することができる。
As described above, according to the present embodiment described above, since each of the
また、判定回路116が、4つの応答信号を同時に判定できることについて、2つの静電結合プローブ104a、104bが用いられているとともに、互いに隣接する出力配線群B1〜B4間では互いに異なる周波数の応答信号が出力されるように制御されていることが寄与している。
In addition, the
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいてさまざまな設計変更が可能なものである。例えば、上述した第1実施形態によると、出力配線群A1、A2が、互いに隣接した出力配線57により形成される構成であるが、出力配線群が、互いに隣接していない出力配線57で形成されていてもよいし、制御信号生成回路11が制御信号を生成するごとに出力配線群を形成する出力配線57が変化してもよい。
The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various design changes can be made as long as they are described in the claims. For example, according to the first embodiment described above, the output wiring groups A1 and A2 are formed by the
さらに、上述した第1実施形態によると、制御信号生成回路11が、出力配線群A1に係る1つの出力端子52b及び出力配線群A2に係る1つの出力端子52bから同じタイミングで、且つ、互いに異なる周波数を有する応答信号が出力されるような制御信号を生成する構成であるが、制御信号生成回路が、出力配線群A1に係る1つの出力端子52b及び出力配線群A2に係る1つの出力端子52bから異なるタイミングで応答信号が出力されるような制御信号を生成する構成であってもよい。この場合、各応答信号が出力されている時間の一部が重なっていることが好ましい。
Furthermore, according to the first embodiment described above, the control
また、第2実施形態においては、回路基板検査装置1が2つの検知装置117a、17bを有する構成であるが、3つ以上の検知装置を有する構成であってもよい。
In the second embodiment, the circuit
さらに、第1及び第2実施形態においては、検知装置17、117a、117bが増幅回路14a〜14d、及び、積分回路15a〜15dを有する構成であるが、これらを有さない構成であってもよいし、いずれか一方のみを有する構成であってもよい。
Further, in the first and second embodiments, the
1、101 回路基板検査装置
3 入力プローブ
4、104a、104b 静電結合プローブ
5 同軸ケーブル
6 絶縁シート
10、110 制御装置
11、111 制御信号生成回路
12 駆動電源
13a〜13d フィルタ回路
14a〜14d 増幅回路
15a〜15d 積分回路
16、116 判定回路
17、117a、117b 検知装置
50 COF
51 シート基材
52 ドライバIC
52a 入力端子
52b 出力端子
53 外部入力ランド
54 入力配線
55 回路入力ランド
56 回路出力ランド
57 出力配線
58 外部出力ランド
A1、A2 出力配線群
B1〜B4 出力配線群
DESCRIPTION OF SYMBOLS 1,101 Circuit
51
52a input terminal
Claims (8)
前記入力端子と電気的に接続される入力プローブと、
前記入力プローブから前記入力端子に入力される制御信号を生成する制御信号生成手段と、
それぞれが2以上の前記出力配線から成る複数の出力配線群毎に前記応答信号を検知する検知装置と、
前記検知装置の検知結果に基づいて前記出力端子と前記出力配線とが電気的に接合されているか否かを判定する判定手段とを備えており、
前記制御信号生成手段が、共通の前記出力配線群に属する複数の前記出力端子からは、それぞれ同じ周波数を有していると共に互いに異なるタイミングで、且つ、互いに異なる前記出力配線群に属する前記出力端子からは、互いに異なる周波数を有する前記応答信号同士が時間的に重なるタイミングで前記応答信号が出力されるような制御信号を生成し、
前記検知装置が、複数の前記出力配線群に跨って配置されると共に、当該複数の前記出力配線群にそれぞれ含まれる前記出力配線と静電結合することによって、当該出力配線と電気的に接合されるべき前記出力端子から前記制御信号に基づいて出力された前記応答信号が当該出力配線を介して入力される静電結合プローブを有しており、前記静電結合プローブから入力された複数の前記応答信号を周波数毎に独立して検知することを特徴とする回路基板検査装置。 An integrated circuit having an input terminal to which a control signal is input and a plurality of output terminals for outputting a response signal based on the control signal input to the input terminal is mounted and electrically connected to the plurality of output terminals. A circuit board inspection apparatus for inspecting a circuit board on which a plurality of output wirings to be bonded are formed,
An input probe electrically connected to the input terminal;
Control signal generating means for generating a control signal input to the input terminal from the input probe;
A detection device, each of which detects the response signal for each of a plurality of output wiring group consisting of 2 or more of said output lines,
Determination means for determining whether or not the output terminal and the output wiring are electrically joined based on a detection result of the detection device;
Said control signal generating means, from the plurality of the output terminals which belong to a common said output wiring group, respectively at different timings with have the same frequency, and the output terminals belonging to different said output wiring group together From , generate a control signal such that the response signal is output at a timing when the response signals having different frequencies overlap each other in time ,
The detection device is disposed across the plurality of output wiring groups, and is electrically joined to the output wiring by electrostatically coupling with the output wirings included in the plurality of output wiring groups, respectively. Rubeki the response signal output based on the control signal from the output terminal has a capacitive coupling probe input via the output lines, a plurality of the input from the electrostatic coupling probe A circuit board inspection apparatus, wherein a response signal is detected independently for each frequency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004861A JP4395780B2 (en) | 2006-01-12 | 2006-01-12 | Circuit board inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006004861A JP4395780B2 (en) | 2006-01-12 | 2006-01-12 | Circuit board inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007187510A JP2007187510A (en) | 2007-07-26 |
JP4395780B2 true JP4395780B2 (en) | 2010-01-13 |
Family
ID=38342781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004861A Expired - Fee Related JP4395780B2 (en) | 2006-01-12 | 2006-01-12 | Circuit board inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395780B2 (en) |
-
2006
- 2006-01-12 JP JP2006004861A patent/JP4395780B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007187510A (en) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5034285B2 (en) | Multilayer wiring board and characteristic impedance measuring method | |
TWI612654B (en) | Pressure array sensor module and manufacturing method thereof and monitoring system and monitoring method using the same | |
CN111462666B (en) | Array substrate mother board, detection method thereof, array substrate and display device | |
TWM516781U (en) | Pressure array sensor module and monitoring system using the same | |
CN103675581B (en) | Electrical connection component and detection method thereof | |
US5982184A (en) | Test head for integrated circuits | |
JP4395780B2 (en) | Circuit board inspection equipment | |
JP4395781B2 (en) | Circuit board inspection equipment | |
JP6095735B2 (en) | Printed circuit board inspection apparatus and inspection method | |
JP5040281B2 (en) | Wiring board connection structure and connection inspection method thereof | |
JP2004177256A (en) | Device and method for inspecting substrate | |
JP5070886B2 (en) | Liquid ejection apparatus and inspection method thereof | |
JP4492544B2 (en) | Circuit board manufacturing method | |
JP2009049269A (en) | Semiconductor device | |
US6972573B2 (en) | Device and method for inspecting circuit board | |
KR101471391B1 (en) | Testing method for oled display device and tester for the same | |
JP5168207B2 (en) | Manufacturing method of drive unit | |
JP2007067008A (en) | Probing method for semiconductor inspection | |
JP4862638B2 (en) | Electronic component connection structure and connection inspection method thereof | |
JP4314246B2 (en) | Input device and input device measuring method | |
CN109310391B (en) | Semiconductor sensor chip, semiconductor sensor chip array, and ultrasonic diagnostic apparatus | |
JP3829545B2 (en) | Operation check device | |
JP3717502B2 (en) | Inspection apparatus and inspection method | |
US20150108997A1 (en) | Inspection apparatus and inspection method | |
JP2007278700A (en) | Device and method for recognizing conduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |