JP4390695B2 - Semiconductor element heat dissipation structure - Google Patents

Semiconductor element heat dissipation structure Download PDF

Info

Publication number
JP4390695B2
JP4390695B2 JP2004373283A JP2004373283A JP4390695B2 JP 4390695 B2 JP4390695 B2 JP 4390695B2 JP 2004373283 A JP2004373283 A JP 2004373283A JP 2004373283 A JP2004373283 A JP 2004373283A JP 4390695 B2 JP4390695 B2 JP 4390695B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
pasting
heat dissipation
dissipation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004373283A
Other languages
Japanese (ja)
Other versions
JP2006179783A (en
Inventor
義雄 青木
芳彦 菊地
靖之 貫井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2004373283A priority Critical patent/JP4390695B2/en
Publication of JP2006179783A publication Critical patent/JP2006179783A/en
Application granted granted Critical
Publication of JP4390695B2 publication Critical patent/JP4390695B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の放熱構造に係り、特に複数の半導体素子に対して放熱手段を取り付けるものに関する。   The present invention relates to a heat dissipation structure for a semiconductor element, and more particularly to a structure for attaching a heat dissipation means to a plurality of semiconductor elements.

電源装置においては、同一種の半導体素子を複数個設けていることが少なくない。このような場合、それらの半導体素子を引抜材又は押出材から形成したヒートシンクの素子貼付面に対して横に並べるように貼り付け又はビス留めして一体とする構成が良く知られている(例えば、特許文献1を参照)。   In a power supply device, a plurality of semiconductor elements of the same type are often provided. In such a case, a structure in which these semiconductor elements are integrally attached by being attached or screwed so as to be arranged side by side with respect to the element attaching surface of the heat sink formed from a drawn material or an extruded material is well known (for example, , See Patent Document 1).

しかしながら、半導体素子をヒートシンクの素子貼付面に対して横に並べる場合には、それぞれの半導体素子の同じ種類の端子を接続するために配線基板の配線が長く複雑になる。配線が長く複雑であると、ノイズやサージを発生することがある。また、複雑な配線構造を形成するためには、その分配線基板の面積を広げざるを得ない。   However, when semiconductor elements are arranged side by side with respect to the element attachment surface of the heat sink, the wiring of the wiring board becomes long and complicated in order to connect the same type of terminals of the respective semiconductor elements. Long and complex wiring can cause noise and surge. Further, in order to form a complicated wiring structure, the area of the wiring board must be increased accordingly.

さらに、複数の半導体素子に対応したヒートシンクは、引き抜き材又は押し出し材を所定の長さに切断し、切断したものに開口や切り込みを施すことによって製造することが多い。しかし、肉厚をあまり薄くすることができない引き抜き材又は押し出し材に開口等の2次加工を施すことは、板金加工などよりも加工費が高く、複雑な配線構造を形成することと相まって半導体素子の放熱構造の製造コストを高める要因となる。   Further, a heat sink corresponding to a plurality of semiconductor elements is often manufactured by cutting a drawn material or an extruded material into a predetermined length and opening or cutting the cut material. However, performing secondary processing such as opening on a drawn or extruded material that cannot be made very thin has a higher processing cost than sheet metal processing, and in combination with forming a complicated wiring structure This increases the manufacturing cost of the heat dissipation structure.

また、複数の半導体素子を設けることができるヒートシンクの中には、断面がE字状のヒートシンクがある。このようなヒートシンクに対しては、平行に設けられた素子貼付部の表裏に3個の半導体素子をクリップで留め付けして一体とする構成が知られている(例えば、特許文献2を参照)。   Among heat sinks that can be provided with a plurality of semiconductor elements, there is a heat sink having an E-shaped cross section. For such a heat sink, a configuration is known in which three semiconductor elements are fastened with clips on the front and back sides of the element pasting portion provided in parallel (for example, see Patent Document 2). .

この場合には、半導体素子同士がヒートシンクを挟んで重なり合った、つまり縦列した配置になる。したがって、半導体素子同士がヒートシンクを挟んで重なり合った配置になる場合には、それぞれの半導体素子の同じ種類の端子も重なり合うように配置されるので、横に並べる場合よりも配線構造は簡単になる。また、ヒートシンクの素子貼付面に対して横に並べる場合よりも半導体素子の実装面積を小さくすることもできる。   In this case, the semiconductor elements overlap with each other with the heat sink interposed therebetween, that is, in a vertical arrangement. Therefore, when the semiconductor elements are arranged so as to overlap each other with the heat sink interposed therebetween, the same type of terminals of the respective semiconductor elements are also arranged so as to overlap, so that the wiring structure becomes simpler than when they are arranged side by side. Further, the mounting area of the semiconductor element can be made smaller than the case where the heat sink is arranged side by side with respect to the element pasting surface.

しかし、すべての半導体素子が同じ向きを向いている訳ではないので、向きが異なる半導体素子に対しては、他の半導体素子と異なる配線を設ける必要がある。また、これらの半導体素子の同じ種類の端子同士の距離には差があるので、例えばこれらの半導体素子がオンする時に、互いの電力バランスが崩れることがある。電力バランスが崩れるとこれらの発熱温度にも差が現れる。このように電力バランスが崩れると、これらを実装した電源装置の動作の安定性を損なうこともある。
特開平8−107168号公報の図4 特開平10−256440号公報の図1
However, since not all semiconductor elements are oriented in the same direction, it is necessary to provide wiring different from other semiconductor elements for semiconductor elements having different orientations. Further, since there is a difference in the distance between terminals of the same type of these semiconductor elements, for example, when these semiconductor elements are turned on, the power balance between them may be lost. When the power balance is lost, a difference appears in these heat generation temperatures. If the power balance is lost in this way, the stability of the operation of the power supply device on which these are mounted may be impaired.
FIG. 4 of JP-A-8-107168 FIG. 1 of Japanese Patent Laid-Open No. 10-256440

本発明は、上述した事情に鑑みてなされたもので、半導体素子の放熱構造において、比較的低コストで製造可能な構造を提供することを第1の目的とする。また、半導体素子同士の電力バランスを維持することが容易なものを提供することを第2の目的とする。さらに、配線基板の配線に起因するノイズ及びサージを低減することを第3の目的とする。   The present invention has been made in view of the above-described circumstances, and a first object thereof is to provide a structure that can be manufactured at a relatively low cost in a heat dissipation structure of a semiconductor element. It is a second object to provide a device that can easily maintain a power balance between semiconductor elements. Furthermore, a third object is to reduce noise and surge caused by wiring on the wiring board.

上記の課題を解決する手段として、本発明は、半導体素子の放熱構造において、板状に形成された第1の素子張付部と、板状に形成され前記第1の素子張付部を各々左右両側から挟むようになされると共に前記第1の素子張付部と平行に配置された板状の第2の素子張付部及び第3の素子張付部と、前記第1の素子張付部の下端部と前記第2の素子張付部の下端部とを繋ぐ第1の連結部と、前記第2の素子張付部の上端部と前記第3の素子張付部の上端部とを繋ぐ第2の連結部と、前記第1の連結部を開口させた開口部とを備えた放熱体と、前記第1の素子張付部と前記第2の素子張付部との間に介在するように設けられると共に、前記開口部から端子が突出するように配置された第1の半導体素子と、前記第1の素子張付部と前記第3の素子張付部との間に介在するように設けられると共に、前記第1の素子張付部と前記第3の素子張付部との間から前記第1の半導体素子の前記端子と同方向に端子が突出するように配置された第2の半導体素子と、前記第3の素子張付部の前記第1の素子張付部と背向する面に接するように設けられると共に、前記第1の半導体素子の前記端子と同方向に端子が突出するように配置された第3の半導体素子と、を有することを特徴とするものとした。 As means for solving the above-described problems, the present invention provides a semiconductor element heat dissipation structure in which a first element sticking portion formed in a plate shape and the first element sticking portion formed in a plate shape are sandwiched from both left and right sides. And a plate-like second element tension part and a third element tension part arranged in parallel with the first element tension part, a lower end part of the first element tension part, and a second element tension part. A first connecting part connecting the lower end part, a second connecting part connecting the upper end part of the second element attaching part and the upper end part of the third element attaching part, and opening the first connecting part. And a heat dissipating body provided with an opening, and a first element sticking portion and a second element sticking portion provided so as to be interposed, and a terminal projecting from the opening. 1 semiconductor element, the first element pasting portion and the third element And a terminal projecting in the same direction as the terminal of the first semiconductor element from between the first element pasting part and the third element pasting part. The second semiconductor element is provided so as to be in contact with a surface that faces away from the first element sticking part of the third element sticking part, and a terminal is provided in the same direction as the terminal of the first semiconductor element. And a third semiconductor element arranged so as to protrude.

上記の手段によれば、第1の素子張付部、第2の素子張付部及び第3の素子張付部を渦巻き状に形成した放熱体に、第1、第2及び第3の半導体素子を重なり合うように、つまり縦列するように配置でき、さらに半導体素子の向きを揃えることができるので、配線基板の配線構造が簡単なものになる。   According to the above means, the first, second and third semiconductor elements are overlapped with the heat dissipating body in which the first element attaching part, the second element attaching part and the third element attaching part are formed in a spiral shape. That is, since the semiconductor elements can be arranged in a column and the orientation of the semiconductor elements can be made uniform, the wiring structure of the wiring board is simplified.

なお、上記の発明において、前記放熱体を、前記第1の素子張付部と前記第2の素子張付部との間隔と、前記第2の素子張付部と前記第3の素子張付部との間隔とが等しいものにできる。   In the above invention, the heat dissipating member has an equal interval between the first element attaching portion and the second element attaching portion and an interval between the second element attaching portion and the third element attaching portion. Can be.

さらに、上記の発明において、前記第1の素子張付部、前記第2の素子張付部、前記第3の素子張付部、前記第1の連結部及び前記第2の連結部は、板材を折曲加工することによって一体に形成できる。   Further, in the above invention, the first element pasting portion, the second element pasting portion, the third element pasting portion, the first connecting portion, and the second connecting portion are formed by bending a plate material. Can be formed integrally.

また、上記の発明において、前記第2の連結部と前記第1の素子張付部の先端部とを離隔させることもできる。   In the above invention, the second connecting portion and the tip of the first element attaching portion can be separated from each other.

本発明は、半導体素子同士が半導体素子同士の電力バランスを維持することが容易になるので、これらの半導体素子を実装した電源装置の動作の安定性を向上することができる。また、放熱体を板材の折曲加工で形成するので、放熱体の製造が容易であり、製造コストの低減が可能になる。さらに、配線基板の配線を短縮することが可能になるので、ノイズ及びサージの低減を図ることができる。   According to the present invention, it becomes easy for semiconductor elements to maintain the power balance between the semiconductor elements, so that it is possible to improve the stability of the operation of the power supply device on which these semiconductor elements are mounted. Further, since the heat radiating body is formed by bending the plate material, the heat radiating body can be easily manufactured, and the manufacturing cost can be reduced. Furthermore, since the wiring of the wiring board can be shortened, noise and surge can be reduced.

以下に、本発明の実施例について説明する。なお、以下の説明では、3端子の半導体素子における放熱構造について取り上げるが、本発明は3端子以外の半導体素子にも好ましく適用できる。また、本発明は、以下に説明する実施例に限定されるものではなく、例えば、取り付ける半導体素子の数や開口部の大きさ、別の放熱板の取り付け部位などに関する具体的な構成については、各請求項に記載した範囲を逸脱しない限りにおいて種々の変形を加えることが可能である。   Examples of the present invention will be described below. In the following description, a heat dissipation structure in a three-terminal semiconductor element is taken up, but the present invention can be preferably applied to semiconductor elements other than three terminals. Further, the present invention is not limited to the embodiments described below, for example, regarding the specific configuration relating to the number of semiconductor elements to be attached, the size of the opening, the attachment part of another heat sink, etc. Various modifications can be made without departing from the scope of the claims.

図1は、本発明の第1の実施例に係る半導体素子の放熱構造の斜視図である。図2は、本発明の第1の実施例に係る半導体素子の放熱構造の分解斜視図である。図3aは、本発明の第1の実施例に係る半導体素子の放熱構造の正面図である。図3bは、本発明の第1の実施例に係る半導体素子の放熱構造の背面図である。図3cは、本発明の第1の実施例に係る半導体素子の放熱構造の側面図である。図1、図2、図3a、図3b及び図3cの各図において、10は放熱体、11は第1素子張付部、12は第2素子張付部、13は第3素子張付部、14a,14bは切込部、15a,15bは下部連結部、16は上部連結部、18a,18bはビス孔、19はビーズコア、20は半導体素子、21はモールド樹脂、22は貫通孔、23は上端部、24は下端部、25a,25b,25cは端子、30は半導体素子、33は上端部、35cは端子、40は半導体素子、43は上端部、45a,45b,45cは端子、50はビスを示す。   FIG. 1 is a perspective view of a heat dissipation structure for a semiconductor device according to a first embodiment of the present invention. FIG. 2 is an exploded perspective view of a heat dissipation structure for a semiconductor device according to the first embodiment of the present invention. FIG. 3A is a front view of a heat dissipation structure for a semiconductor device according to the first embodiment of the present invention. FIG. 3B is a rear view of the semiconductor device heat dissipation structure according to the first embodiment of the present invention. FIG. 3c is a side view of the semiconductor device heat dissipation structure according to the first embodiment of the present invention. 1, 2, 3 a, 3 b, and 3 c, 10 is a radiator, 11 is a first element attachment portion, 12 is a second element attachment portion, 13 is a third element attachment portion, and 14 a and 14 b are cut. 15a, 15b is a lower connection part, 16 is an upper connection part, 18a, 18b are screw holes, 19 is a bead core, 20 is a semiconductor element, 21 is a molding resin, 22 is a through hole, 23 is an upper end part, 24 is Lower end portions, 25a, 25b, and 25c are terminals, 30 is a semiconductor element, 33 is an upper end portion, 35c is a terminal, 40 is a semiconductor element, 43 is an upper end portion, 45a, 45b, and 45c are terminals, and 50 is a screw.

図1に示すように、この実施例の放熱構造は、放熱体10によって3個の半導体素子の放熱を行うものである。放熱体10は、第1素子張付部11、第2素子張付部12及び第3素子張付部13の三つの素子張付部を持ち、半導体素子の放熱は主としてこれらの部分で行われる。そして、図1に示した状態で図示していない配線基板に実装される。配線基板に実装したときには、放熱体10の最も下に位置する下部連結部15a及び下部連結部15bが配線基板又は配線基板に貼り付けた絶縁物が接した状態になる。   As shown in FIG. 1, the heat dissipation structure of this embodiment performs heat dissipation of three semiconductor elements by a heat radiator 10. The heat radiating body 10 has three element pasting portions, ie, a first element pasting portion 11, a second element pasting portion 12, and a third element pasting portion 13, and heat radiation of the semiconductor element is mainly performed in these portions. Then, it is mounted on a wiring board (not shown) in the state shown in FIG. When mounted on the wiring board, the lower connecting portion 15a and the lower connecting portion 15b located at the bottom of the radiator 10 are in contact with the wiring board or an insulator attached to the wiring board.

また、図2に示すように、第1素子張付部11は、第2素子張付部12と第3素子張付部13との間に配置されており、その下端部で第2素子張付部12と下部連結部15a,15bを介して一体になっている。なお、第1素子張付部11の上端部は、半導体素子20及び半導体素子30の伝熱と放熱を容易にするために、これらのモールド樹脂の上端部23及び上端部33よりも上方まで延びていることが好ましい。   Further, as shown in FIG. 2, the first element sticking portion 11 is disposed between the second element sticking portion 12 and the third element sticking portion 13, and the second element sticking portion 12 and the lower connecting portion 15a are provided at the lower end portion thereof. , 15b. Note that the upper end portion of the first element sticking portion 11 extends above the upper end portion 23 and the upper end portion 33 of these mold resins in order to facilitate heat transfer and heat dissipation of the semiconductor element 20 and the semiconductor element 30. It is preferable.

第2素子張付部12は、第1素子張付部11と平行に形成されており、その下端部で第1素子張付部11と下部連結部15a及び下部連結部15bを介して一体になっている。くわえて、図3aに示すように、第2素子張付部12には、半導体素子20の挿入を容易にするために、下部連結部15a,15bの内側端部から上方に向かって切込部14a及び切込部14bが形成されている。すなわち、製造上のバラツキによって第1素子張付部11と第2素子張付部12との間隔が若干変化しても、切込部14aと切込部14bとの間の部分が若干動くことでこのばらつきを吸収することができる。   The 2nd element sticking part 12 is formed in parallel with the 1st element sticking part 11, and is united via the 1st element sticking part 11, the lower connection part 15a, and the lower connection part 15b in the lower end part. In addition, as shown in FIG. 3a, in order to facilitate the insertion of the semiconductor element 20, the second element sticking part 12 has a notch part 14a and an upward cut part 14a from the inner ends of the lower connecting parts 15a and 15b. A cut portion 14b is formed. That is, even if the distance between the first element pasting portion 11 and the second element pasting portion 12 is slightly changed due to manufacturing variations, the portion between the notched portion 14a and the notched portion 14b is slightly moved, thereby causing this variation. Can be absorbed.

さらに、図2に示すように、その上端部で第3素子張付部13と上部連結部16を介して一体になっている。第3素子張付部13は、第1素子張付部11と平行に形成されており、その上端部で第2素子張付部12と上部連結部16を介して一体になっている。結局のところ、図3cに示すように、放熱体10は、全体として渦巻き状(らせん状)になされており、第1素子張付部11が最も内側に巻き込まれた状態となるように形成されている。また、これらの素子張付部の間隔は同一となるように形成されている。さらに、図2に示すように、これらの素子張付部の中央付近には、それぞれビス孔18aなどのビス孔が形成されている   Furthermore, as shown in FIG. 2, the upper end portion is integrated with the third element attaching portion 13 and the upper connecting portion 16. The 3rd element sticking part 13 is formed in parallel with the 1st element sticking part 11, and is united via the 2nd element sticking part 12 and the upper connection part 16 in the upper end part. After all, as shown in FIG. 3c, the heat radiating body 10 is formed in a spiral shape (spiral shape) as a whole, and is formed so that the first element sticking portion 11 is wound most inwardly. . In addition, the spacing between these element pasting portions is the same. Further, as shown in FIG. 2, screw holes such as screw holes 18a are formed in the vicinity of the center of these element pasting portions.

下部連結部15a及び下部連結部15bは、第1素子張付部11及び第2素子張付部12の下端部の左右の端とその近傍を連結している。また、下部連結部15aと下部連結部15bとの間は、半導体素子20を挿入するための開口部となっている。上部連結部16は、第2素子張付部12及び第3素子張付部13の上端部全体を連結している。   The lower connecting portion 15a and the lower connecting portion 15b connect the left and right ends of the lower end portions of the first element attaching portion 11 and the second element attaching portion 12 to the vicinity thereof. Further, an opening for inserting the semiconductor element 20 is provided between the lower connecting portion 15a and the lower connecting portion 15b. The upper connecting portion 16 connects the entire upper ends of the second element attaching portion 12 and the third element attaching portion 13.

なお、この実施例においては、同一種の3個の半導体素子を設ける関係上、第1素子張付部11、第2素子張付部12及び第3素子張付部13の間隔は同一距離としている。しかし、本発明においては、これらの間隔を適宜変更することもできる。例えば異なる種類の半導体素子同士を接続する場合にこれらの間隔を異なるものとする。   In this embodiment, because the three semiconductor elements of the same type are provided, the intervals between the first element pasting portion 11, the second element pasting portion 12, and the third element pasting portion 13 are the same distance. However, in the present invention, these intervals can be appropriately changed. For example, when different types of semiconductor elements are connected, these intervals are different.

なお、放熱体10の構造は、アルミニウム合金1枚の板金材に対して、ビス孔や開口部に対応した打抜加工を施し、さらに薬研型などで折曲加工して形成することが好ましい。また、薬研型で加工する場合には、図3cに示すように、上部連結部16と第1素子張付部11の上端部とが離れるようにして加工を容易にすることが極めて望ましい。このような方法によって放熱体10を製造すると、押出材等を2次加工する場合に比べて非常に安価に製造することが可能になる。もちろん、複数の板材を溶接等で接続することによって同様の構造を形成することも可能である。また、放熱体10の材料は、伝熱性の高い金属であれば、銅合金など他の金属であっても良い。   The structure of the radiator 10 is preferably formed by punching a sheet metal material of one aluminum alloy corresponding to a screw hole or an opening, and further bending it with a Yakken mold or the like. In addition, when processing with a Yakken mold, it is highly desirable to facilitate processing by separating the upper connecting portion 16 and the upper end portion of the first element attaching portion 11 as shown in FIG. When the heat radiating body 10 is manufactured by such a method, it becomes possible to manufacture it at a very low cost compared to the case where the extruded material or the like is secondarily processed. Of course, a similar structure can be formed by connecting a plurality of plate members by welding or the like. Further, the material of the radiator 10 may be another metal such as a copper alloy as long as it is a metal having high heat conductivity.

また、図2に示すように、第1素子張付部11と第2素子張付部12及び第3素子張付部13の表面に接するように、半導体素子20,30,40を設けている。半導体素子20,30,40は、同一種の3端子素子であり、例えば半導体素子20であれば、モールド樹脂21から3個の端子25a,25b,25cが突出している。この構成は、半導体素子30及び半導体素子40においても同じである。また、半導体素子20,30,40は、放熱体10を正面から見たときに、それぞれの同じ種類の端子が重なり合うように配置されている。   Further, as shown in FIG. 2, semiconductor elements 20, 30, and 40 are provided so as to be in contact with the surfaces of the first element pasting portion 11, the second element pasting portion 12, and the third element pasting portion 13. The semiconductor elements 20, 30, and 40 are the same type of three-terminal elements. For example, in the case of the semiconductor element 20, three terminals 25 a, 25 b, and 25 c protrude from the mold resin 21. This configuration is the same in the semiconductor element 30 and the semiconductor element 40. The semiconductor elements 20, 30, and 40 are arranged so that terminals of the same type overlap each other when the radiator 10 is viewed from the front.

半導体素子20は、第1素子張付部11と第2素子張付部12の間に挿入されると共に、第1素子張付部11と第2素子張付部12との双方に接した状態で設けられる。また、モールド樹脂21に形成された貫通孔22に、図3aに示したビス50を通すことによって固定する。なお、ビス50を通すことによって固定することは、半導体素子20及び半導体素子30においても同様である。また、半導体素子20を第1素子張付部11と第2素子張付部12の間に位置させるときには、下部連結部15a及び下部連結部15bの間の開口部から挿入する。   The semiconductor element 20 is inserted between the first element tension part 11 and the second element tension part 12 and is provided in contact with both the first element tension part 11 and the second element tension part 12. Further, the screw 50 shown in FIG. 3A is passed through the through-hole 22 formed in the mold resin 21 to be fixed. The fixing by passing the screw 50 is the same in the semiconductor element 20 and the semiconductor element 30. Further, when the semiconductor element 20 is positioned between the first element attaching portion 11 and the second element attaching portion 12, the semiconductor element 20 is inserted from an opening between the lower connecting portion 15a and the lower connecting portion 15b.

半導体素子30は、第1素子張付部11と第3素子張付部13の間に挿入されると共に、第1素子張付部11と第3素子張付部13との双方に接した状態で設けられる。半導体素子40は、第3素子張付部13の外側の面に接した状態で設けられる。なお、これらの半導体素子は、素子張付面に対して伝熱性の良い接着剤で貼り付けてもよい。この場合、ビス50を省略することも可能である。   The semiconductor element 30 is inserted between the first element pasting portion 11 and the third element pasting portion 13 and is provided in contact with both the first element pasting portion 11 and the third element pasting portion 13. The semiconductor element 40 is provided in contact with the outer surface of the third element sticking portion 13. In addition, you may affix these semiconductor elements with the adhesive agent with good heat conductivity with respect to an element sticking surface. In this case, the screw 50 can be omitted.

さらに、この実施例の利点であるところの、半導体素子出力における電力バランスの崩れにくさについて説明する。図7aは、従来技術構造に係る半導体素子の温度上昇分布を示す説明図である。図7bは、本発明に係る半導体素子の構造の温度上昇分布を示す説明図である。図8aは、本発明の第1の実施例に対応したシミュレーションモデルを示す説明図である。図8bは、従来技術構造に対応したシミュレーションモデルを示す説明図である。また、図9aは、本発明の第1の実施例のシミュレーション結果を示すグラフである。図9bは、従来技術構造のシミュレーション結果を示すグラフである。図8a及び図9bにおいて、35a,35b,35cは端子、101,102,103は配線を示し、他の符号は図1と同じものを示す。   Furthermore, the difficulty of breaking the power balance in the semiconductor element output, which is an advantage of this embodiment, will be described. FIG. 7A is an explanatory diagram illustrating a temperature rise distribution of a semiconductor device according to the related art structure. FIG. 7 b is an explanatory diagram showing a temperature rise distribution of the structure of the semiconductor device according to the present invention. FIG. 8a is an explanatory diagram showing a simulation model corresponding to the first embodiment of the present invention. FIG. 8b is an explanatory diagram showing a simulation model corresponding to the structure of the prior art. FIG. 9a is a graph showing the simulation result of the first embodiment of the present invention. FIG. 9b is a graph showing the simulation results of the prior art structure. 8a and 9b, reference numerals 35a, 35b, and 35c denote terminals, reference numerals 101, 102, and 103 denote wirings, and other reference numerals denote the same elements as those in FIG.

図8a及び図8bに示したモデルでは、半導体素子20及び半導体素子30を同一種のMOSFETとし、端子25a及び端子35aをゲート端子、端子25b及び端子35bをドレイン端子、端子25c及び端子35cをソース端子としている。また、図8aでは、この実施例に対応するように半導体素子20と半導体素子30とを重なり合うように配置し、それぞれの端子間を直線的な配線101,102,103で接続している。一方、図8bでは、半導体素子20と半導体素子30とを横に並べる構成とし、配線101,102,103もこれに応じたものとしている。これらの構成についてシミュレーションを行った。   In the models shown in FIGS. 8a and 8b, the semiconductor element 20 and the semiconductor element 30 are the same type of MOSFET, the terminal 25a and the terminal 35a are the gate terminals, the terminal 25b and the terminal 35b are the drain terminals, and the terminal 25c and the terminal 35c are the sources. It is a terminal. Further, in FIG. 8a, the semiconductor element 20 and the semiconductor element 30 are arranged so as to overlap each other so as to correspond to this embodiment, and the respective terminals are connected by linear wirings 101, 102, and 103. On the other hand, in FIG. 8 b, the semiconductor element 20 and the semiconductor element 30 are arranged side by side, and the wirings 101, 102, and 103 correspond to this. These configurations were simulated.

その結果、図9aに示すように、この実施例に対応したモデルでは、半導体素子20及び半導体素子30がオンしたときのD,S間電圧U1及びU2は、ずれることなく完全に重なり合っている。発明者が知見したところによれば、これは3個半導体素子についても同じであり、この実施例に対応したモデルでは電力バランスが保たれることが分かった。また、図7bに示すように、風向きの影響が少ないので半導体素子の温度上昇を均一化することができる。   As a result, as shown in FIG. 9a, in the model corresponding to this embodiment, the voltages U1 and U2 between D and S when the semiconductor element 20 and the semiconductor element 30 are turned on are completely overlapped without deviation. According to the knowledge of the inventor, this is the same for the three semiconductor elements, and it has been found that the power balance is maintained in the model corresponding to this embodiment. Further, as shown in FIG. 7b, since the influence of the wind direction is small, the temperature rise of the semiconductor element can be made uniform.

これに対して、半導体素子20及び半導体素子30を横に並べた従来技術構造においては、D,S間電圧U1及びU2にずれを生じている。さらに、図7aに示すように、風下側にあたる半導体素子20の方が風上側にあたる半導体素子30より温度上昇が大きい。したがって、この実施例には、半導体素子を横に並べる従来技術構造よりも電力バランスを保持できる利点がある。   On the other hand, in the prior art structure in which the semiconductor element 20 and the semiconductor element 30 are arranged side by side, there is a deviation in the D and S voltages U1 and U2. Furthermore, as shown in FIG. 7a, the temperature rise of the semiconductor element 20 on the leeward side is larger than that of the semiconductor element 30 on the leeward side. Therefore, this embodiment has the advantage that the power balance can be maintained over the prior art structure in which the semiconductor elements are arranged side by side.

さらに、放熱体10には、強制循環による空冷に特に適した構造を有する。図3aに示すように、第1素子張付部11の下端部のうち、下部連結部15a及び下部連結部15bの間の部分は、開口部を形成した関係上、距離Wだけ下部連結部15a及び下部連結部15bの下端部よりも高くなる。したがって、この実施例の放熱構造を配線基板上設けたときには、下部連結部15a及び下部連結部15bの間の部分は、配線基板の表面との間に距離Wの隙間ができる。この隙間は、強制循環された空気の流路となる。   Furthermore, the radiator 10 has a structure particularly suitable for air cooling by forced circulation. As shown in FIG. 3a, a portion between the lower connecting portion 15a and the lower connecting portion 15b of the lower end portion of the first element sticking portion 11 is formed with an opening so that the lower connecting portion 15a and the lower portion are separated by a distance W. It becomes higher than the lower end part of the connection part 15b. Therefore, when the heat dissipation structure of this embodiment is provided on the wiring board, a gap with a distance W is formed between the lower connecting portion 15a and the lower connecting portion 15b with the surface of the wiring board. This gap becomes a flow path for forcedly circulated air.

発明者の知見によれば、半導体素子の端子の付け根付近の空気の流通が良いと、ビーズコア19を実装した場合、ビーズコア19の冷却に大きな効果がある。このような隙間は、押出材による従来技術構造のヒートシンクに形成することももちろん可能である。しかし、この種のヒートシンクは、このように切り欠くことは大変加工費を要することになる。これはビス孔などについても同じことが言える。   According to the inventor's knowledge, when the air circulation in the vicinity of the base of the terminal of the semiconductor element is good, when the bead core 19 is mounted, the bead core 19 is greatly cooled. Such a gap can of course be formed in a heat sink having a prior art structure made of extruded material. However, this type of heat sink is very expensive to cut. The same can be said for screw holes.

以上のように、この実施例においては、アルミニウム合金などの板材に打抜加工を施し、さらに折曲加工を施すことによって放熱体を形成するので、押出材を加工する通常のヒートシンクと比較して放熱体の製造が非常に容易になる。また、この放熱体に対して、3個の半導体素子を重なり合うように配置しているので、配線基板の配線構造が非常に簡単になり、配線基板の配線構造が大変簡単なものになる。また、3個の半導体素子の間隔を均一にできるので、それぞれの同一種の端子の間隔も均一化でき、電力バランスを安定的に保持することが容易になる。さらに、半導体素子の端子付近の冷却を効率的に行うことができる。くわえて、配線基板の配線も短くなるので、配線に起因するノイズ及びサージを低減することができる。   As described above, in this embodiment, since a heat radiator is formed by punching a plate material such as an aluminum alloy and further bending, compared with a normal heat sink that processes an extruded material. Manufacture of a heat radiator becomes very easy. Further, since the three semiconductor elements are arranged so as to overlap with the heat radiating body, the wiring structure of the wiring board becomes very simple, and the wiring structure of the wiring board becomes very simple. Further, since the intervals between the three semiconductor elements can be made uniform, the intervals between the same types of terminals can be made uniform, and it becomes easy to stably maintain the power balance. Furthermore, the vicinity of the terminals of the semiconductor element can be efficiently cooled. In addition, since the wiring of the wiring board is also shortened, noise and surge caused by the wiring can be reduced.

図4は、本発明の第2の実施例に係る半導体素子の放熱構造の斜視図である。図4において、17は中間部、60は半導体素子であり、その他の符号は図1の符号と同じものを示す。   FIG. 4 is a perspective view of a heat dissipation structure for a semiconductor device according to a second embodiment of the present invention. In FIG. 4, 17 is an intermediate portion, 60 is a semiconductor element, and other reference numerals are the same as those in FIG.

図4に示すように、この実施例の放熱構造は、2個の実施例1の構造を一体化したものに相当する。この構造によれば、半導体素子20等の3個の半導体素子に加えて、半導体素子60等の別の3個の半導体素子を設けることができる。半導体素子60等の3個の半導体素子は、半導体素子20等と重なり合うように配置されていないので、これら二つの半導体素子グループの間においては電力バランスを安定的に保持する効果は得られないが、放熱体10の加工の容易性などの利点は実施例1と同様に得られる。   As shown in FIG. 4, the heat dissipation structure of this embodiment corresponds to a structure obtained by integrating two structures of the first embodiment. According to this structure, in addition to the three semiconductor elements such as the semiconductor element 20, another three semiconductor elements such as the semiconductor element 60 can be provided. Since the three semiconductor elements such as the semiconductor element 60 are not arranged so as to overlap with the semiconductor element 20 or the like, the effect of stably maintaining the power balance between these two semiconductor element groups cannot be obtained. Advantages such as ease of processing of the radiator 10 can be obtained in the same manner as in the first embodiment.

図5は、本発明の第3の実施例に係る半導体素子の放熱構造の斜視図である。図5において、17a,17bは中間部、90は半導体素子であり、その他の符号は図1及び図4の符号と同じものを示す。   FIG. 5 is a perspective view of a heat dissipation structure for a semiconductor device according to a third embodiment of the present invention. In FIG. 5, 17a and 17b are intermediate portions, 90 is a semiconductor element, and other reference numerals are the same as those in FIGS.

図5に示すように、この実施例の放熱構造は、3個の実施例1の構造を一体化したものに相当する。この構造によれば、半導体素子20等の3個の半導体素子に加えて、半導体素子60等、半導体素子90等の別の6個の半導体素子を設けることができる。したがって、ヒートシンクの表裏に多数の半導体素子を貼り付ける従来技術構造と同様に、放熱体10を多数の半導体素子の放熱に利用することが可能である。ただし、半導体素子60等及び半導体素子90等のそれそれ3個の半導体素子は、半導体素子20等と重なり合うように配置されていないので、これら三つの半導体素子グループの間においては電力バランスを安定的に保持する効果は得られないが、放熱体10の加工の容易性などの利点は実施例1と同様に得られる。   As shown in FIG. 5, the heat dissipation structure of this embodiment corresponds to a structure obtained by integrating three structures of the first embodiment. According to this structure, in addition to the three semiconductor elements such as the semiconductor element 20, another six semiconductor elements such as the semiconductor element 60 and the semiconductor element 90 can be provided. Therefore, similarly to the prior art structure in which a large number of semiconductor elements are attached to the front and back of the heat sink, the radiator 10 can be used for heat dissipation of a large number of semiconductor elements. However, since the three semiconductor elements such as the semiconductor element 60 and the like and the semiconductor element 90 and the like are not arranged so as to overlap the semiconductor element 20 and the like, the power balance is stable between these three semiconductor element groups. However, advantages such as the ease of processing of the radiator 10 can be obtained as in the first embodiment.

図6は、本発明の第4の実施例に係る半導体素子の放熱構造の斜視図である。図6において、10a,10b,10c,10dは放熱体、52b,52dはビス孔、100は放熱板を示す。   FIG. 6 is a perspective view of a heat dissipation structure for a semiconductor device according to a fourth embodiment of the present invention. In FIG. 6, 10a, 10b, 10c, and 10d are radiators, 52b and 52d are screw holes, and 100 is a radiator plate.

図6に示すように、この実施例の放熱構造は、4個の実施例2の構造、すなわち放熱体10a,10b,10c,10dを一定間隔で配置し、これに放熱板100一体化したものである。また、放熱板100は、放熱体10bのビス孔52bなどのビス孔を利用して4個の放熱体に固着されている。この構造によれば、補助的な放熱手段として放熱板100を設けているので、放熱体10a,10b,10c,10dだけでは放熱能力が不足する場合に大変有効である。   As shown in FIG. 6, the heat dissipation structure of this embodiment is the structure of the four embodiments 2, that is, the heat dissipating bodies 10a, 10b, 10c, 10d are arranged at regular intervals and integrated with the heat dissipating plate 100. It is. Moreover, the heat sink 100 is fixed to the four heat sinks using screw holes such as the screw holes 52b of the heat sink 10b. According to this structure, since the heat radiating plate 100 is provided as auxiliary heat radiating means, the heat radiating bodies 10a, 10b, 10c, and 10d alone are very effective when the heat radiating capability is insufficient.

また、以上の各実施例においては、すべて3端子の半導体素子を取り上げて説明したが、2端子の半導体素子などに対しても同様に適用できることは言うまでもない。   In each of the above-described embodiments, the description has been made by taking the three-terminal semiconductor element as an example.

本発明の第1の実施例に係る半導体素子の放熱構造の斜視図である。1 is a perspective view of a heat dissipation structure for a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施例に係る半導体素子の放熱構造の分解斜視図である。1 is an exploded perspective view of a heat dissipation structure for a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施例に係る半導体素子の放熱構造の正面図である。It is a front view of the heat dissipation structure of the semiconductor element which concerns on the 1st Example of this invention. 本発明の第1の実施例に係る半導体素子の放熱構造の背面図である。It is a rear view of the heat dissipation structure of the semiconductor element concerning the 1st example of the present invention. 本発明の第1の実施例に係る半導体素子の放熱構造の側面図である。It is a side view of the heat dissipation structure of the semiconductor element concerning the 1st example of the present invention. 本発明の第2の実施例に係る半導体素子の放熱構造の斜視図である。It is a perspective view of the thermal radiation structure of the semiconductor element which concerns on the 2nd Example of this invention. 本発明の第3の実施例に係る半導体素子の放熱構造の斜視図である。It is a perspective view of the thermal radiation structure of the semiconductor element which concerns on the 3rd Example of this invention. 本発明の第4の実施例に係る半導体素子の放熱構造の斜視図である。It is a perspective view of the thermal radiation structure of the semiconductor element which concerns on the 4th Example of this invention. 従来技術構造に係る半導体素子の温度上昇分布を示す説明図である。It is explanatory drawing which shows the temperature rise distribution of the semiconductor element which concerns on a prior art structure. 本発明に係る半導体素子の構造の温度上昇分布を示す説明図である。It is explanatory drawing which shows the temperature rise distribution of the structure of the semiconductor element which concerns on this invention. 本発明の第1の実施例に対応したシミュレーションモデルを示す説明図である。It is explanatory drawing which shows the simulation model corresponding to the 1st Example of this invention. 従来技術構造に対応したシミュレーションモデルを示す説明図である。It is explanatory drawing which shows the simulation model corresponding to a prior art structure. 本発明の第1の実施例のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the 1st example of the present invention. 従来技術構造のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of a prior art structure.

符号の説明Explanation of symbols

10,10a,10b,10c,10d…放熱体、11…第1素子張付部、12…第2素子張付部、13…第3素子張付部、14a,14b,14c,14d,14e,14f…切込部、15a,15b…下部連結部、16…上部連結部、17,17a,17b…中間部、18a,18b…ビス孔、19…ビーズコア、20…半導体素子、21…モールド樹脂、22…貫通孔、23…上端部、24…下端部、25a,25b,25c…端子、30…半導体素子、33…上端部、35a,35b,35c…端子、40…半導体素子、43…上端部、45a,45b,45c…端子、50…ビス、52b,52d…ビス孔、60…半導体素子、90…半導体素子、100,101a,101b…放熱板、101,102,103…配線 10, 10a, 10b, 10c, 10d ... radiator, 11 ... first element tension part, 12 ... second element tension part, 13 ... third element tension part, 14a, 14b, 14c, 14d, 14e, 14f ... notch part, 15a, 15b ... lower connection part, 16 ... upper connection part, 17, 17a, 17b ... intermediate part, 18a, 18b ... screw hole, 19 ... bead core, 20 ... semiconductor element, 21 ... mold resin, 22 ... through hole, 23 ... upper end, 24 ... lower end, 25a, 25b, 25c ... terminal, 30 ... semiconductor element, 33 ... upper end, 35a, 35b, 35c ... terminal, 40 ... semiconductor element, 43 ... upper end, 45a, 45b, 45c ... Terminal, 50 ... Screw, 52b, 52d ... Screw hole, 60 ... Semiconductor element, 90 ... Semiconductor element, 100, 101a, 101b ... Heat sink, 101, 102, 103 ... Wiring

Claims (4)

板状に形成された第1の素子張付部と、板状に形成され前記第1の素子張付部を各々左右両側から挟むようになされると共に前記第1の素子張付部と平行に配置された板状の第2の素子張付部及び第3の素子張付部と、前記第1の素子張付部の下端部と前記第2の素子張付部の下端部とを繋ぐ第1の連結部と、前記第2の素子張付部の上端部と前記第3の素子張付部の上端部とを繋ぐ第2の連結部と、前記第1の連結部を開口させた開口部とを備えた放熱体と、
前記第1の素子張付部と前記第2の素子張付部との間に介在するように設けられると共に、前記開口部から端子が突出するように配置された第1の半導体素子と、
前記第1の素子張付部と前記第3の素子張付部との間に介在するように設けられると共に、前記第1の素子張付部と前記第3の素子張付部との間から前記第1の半導体素子の前記端子と同方向に端子が突出するように配置された第2の半導体素子と、
前記第3の素子張付部の前記第1の素子張付部と背向する面に接するように設けられると共に、前記第1の半導体素子の前記端子と同方向に端子が突出するように配置された第3の半導体素子と、
を有することを特徴とする半導体素子の放熱構造。
A first element pinning portion formed in a plate shape, arranged parallel to the plate-like and the first element pinning unit with made in the form of a plate so as to sandwich from each right and left sides of the first element pinning unit A second element pasting portion and a third element pasting portion; a first connecting portion connecting a lower end portion of the first element pasting portion and a lower end portion of the second element pasting portion; and an upper end of the second element pasting portion. A radiator that includes a second connecting portion that connects a portion and an upper end portion of the third element pasting portion, and an opening that opens the first connecting portion;
A first semiconductor element provided so as to be interposed between the first element attaching part and the second element attaching part, and arranged so that a terminal protrudes from the opening;
The first semiconductor element is provided so as to be interposed between the first element pasting portion and the third element pasting portion, and between the first element pasting portion and the third element pasting portion. A second semiconductor element arranged so that the terminal protrudes in the same direction as the terminal;
A third element is provided so as to be in contact with a surface of the third element sticking portion that faces away from the first element sticking portion, and is arranged so that a terminal protrudes in the same direction as the terminal of the first semiconductor element. A semiconductor element of
A heat dissipation structure for a semiconductor element, comprising:
前記放熱体は、前記第1の素子張付部と前記第2の素子張付部との間隔と、前記第1の素子張付部と前記第3の素子張付部との間隔とが等しいことを特徴とする請求項1に記載の半導体素子の放熱構造。 The space between the first element pasting portion and the second element pasting portion and the spacing between the first element pasting portion and the third element pasting portion are equal to each other in the heat radiator. 2. A heat dissipation structure for a semiconductor device according to 1. 前記第1の素子張付部、前記第2の素子張付部、前記第3の素子張付部、前記第1の連結部及び前記第2の連結部は、板材を折曲加工することによって一体に形成されていることを特徴とする請求項1又は請求項2に記載の半導体素子の放熱構造。 The first element attaching portion, the second element attaching portion, the third element attaching portion, the first connecting portion, and the second connecting portion are integrally formed by bending a plate material. The heat dissipation structure for a semiconductor element according to claim 1, wherein the heat dissipation structure is a semiconductor element. 前記第2の連結部と前記第1の素子張付部の先端部とを離隔させたことを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体素子の放熱構造。 4. The heat dissipation structure for a semiconductor element according to claim 1, wherein the second connection part and the tip part of the first element pasting part are separated from each other. 5.
JP2004373283A 2004-12-24 2004-12-24 Semiconductor element heat dissipation structure Active JP4390695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004373283A JP4390695B2 (en) 2004-12-24 2004-12-24 Semiconductor element heat dissipation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004373283A JP4390695B2 (en) 2004-12-24 2004-12-24 Semiconductor element heat dissipation structure

Publications (2)

Publication Number Publication Date
JP2006179783A JP2006179783A (en) 2006-07-06
JP4390695B2 true JP4390695B2 (en) 2009-12-24

Family

ID=36733572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004373283A Active JP4390695B2 (en) 2004-12-24 2004-12-24 Semiconductor element heat dissipation structure

Country Status (1)

Country Link
JP (1) JP4390695B2 (en)

Also Published As

Publication number Publication date
JP2006179783A (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4936019B2 (en) Motor control device
US7957143B2 (en) Motor controller
US7944695B2 (en) Motor controller
US7489513B2 (en) Heat dissipation device
US6819564B2 (en) Heat dissipation module
JP6775374B2 (en) Manufacturing method of heat dissipation unit
WO2018123387A1 (en) Radiator for liquid cooling type cooling device and manufacturing method therefor
JP2000323877A (en) Heat transfer device and its manufacture, electronic circuit device and cooling method of electronic part mounted on substrate
JP2004047998A (en) Heat radiator having a plurality of fin types
JP2008177314A (en) Motor controller
JP4390695B2 (en) Semiconductor element heat dissipation structure
US20130240194A1 (en) Heat exchanger and method for fabricating the same
JP3117925U (en) Fin connection structure
JP2006210611A (en) Heat sink equipped with radiation fin, and manufacturing method thereof
JP2012222069A (en) Semiconductor device
US20090165997A1 (en) Heat sink
US20050072563A1 (en) Heat sink structure
US20220167532A1 (en) Heat sink and electronic component package
JP2004104035A (en) Heat sink with fan
JP2004022830A (en) Heat sink
JP6044157B2 (en) Cooling parts
JP6331247B2 (en) Opposing tandem fin structure and cooling device
JP2003007935A (en) Heat sink
JPH06334374A (en) Cooling mechanism for electronic equipment
KR200364215Y1 (en) A aluminum radiator of a car sound amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4390695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250