JP4389983B2 - 相互接続装置、インタフェースボード及びトラフィック処理方法 - Google Patents

相互接続装置、インタフェースボード及びトラフィック処理方法 Download PDF

Info

Publication number
JP4389983B2
JP4389983B2 JP2007221165A JP2007221165A JP4389983B2 JP 4389983 B2 JP4389983 B2 JP 4389983B2 JP 2007221165 A JP2007221165 A JP 2007221165A JP 2007221165 A JP2007221165 A JP 2007221165A JP 4389983 B2 JP4389983 B2 JP 4389983B2
Authority
JP
Japan
Prior art keywords
traffic
input
layer processing
board
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007221165A
Other languages
English (en)
Other versions
JP2009055420A (ja
Inventor
浩一 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007221165A priority Critical patent/JP4389983B2/ja
Priority to CN2008101269594A priority patent/CN101378344B/zh
Priority to US12/230,281 priority patent/US8345687B2/en
Publication of JP2009055420A publication Critical patent/JP2009055420A/ja
Application granted granted Critical
Publication of JP4389983B2 publication Critical patent/JP4389983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • H04L12/4604LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462LAN interconnection over a bridge based backbone
    • H04L12/4625Single bridge functionality, e.g. connection of two networks over a single bridge
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/40Constructional details, e.g. power supply, mechanical construction or backplane
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/60Software-defined switches
    • H04L49/602Multilayer or multiprotocol switching, e.g. IP switching

Description

本発明は相互接続装置、インタフェースボード及びトラフィック処理方法に関し、例えば、複数の通信事業者網(キャリア網)間を接続する網間相互接続装置に適用し得るものである。
特許文献1には、バックプレーンベースの相互接続システムが記載されている。バックプレーンベースの相互接続システムは、回路基板を受け入れるための複数のスロットに接続された複数のトレースを具備したバックプレーンを有する。バックプレーントレースは、あるスロットから他の全てのスロットへのポイント間接続を形成するよう構成される。ハブ回路が各回路基板上に具備され、回路基板の間を、ハブ回路から他のハブ回路へのポイント間接続に接続する。回路基板は、直接接続あるいはポイント間接続あるいは間接的接続を介して、ポイント間接続とハブ回路を介してトラフィックを送信することにより通信する。
特開2001−356847号公報
しかしながら、特許文献1に記載の従来技術では、ポイント間接続には常にバックプレーンが介在するため、バックプレーンで処理可能なトラフィック容量がボトルネックとなり、同時処理可能なトラフィック容量が制限されてしまうという課題がある。
また、複数のポートからのトラフィックがバックプレーンのような共通インタフェースの部分で交じり合うような構成の場合、セキュリティの脆弱性が顕在化する懸念がある。
そのため、同時処理可能なトラフィック容量を増大できる、高セキュリティの網間相互接続装置、インタフェースボード及びトラフィック処理方法が望まれている。
第1の本発明は、自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置において、(1)複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、(2)トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、(3)上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、(1)上記各インタフェースボードは、(1−1)当該網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報が設定されているポートグループ情報設定部と、(1−2)確立しているセッションに係る情報が設定されているセッション情報設定部と、(1−3)トラフィックに対する低位レイヤの処理を行う低位レイヤ処理部と、(1−4)いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートにする経路設定部と、(1−5)入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときだけ、上記高位レイヤ処理ボードへの転送を実行させる必要処理判別部とを有し、(1−6)上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力することを特徴とする。
第2の本発明は、複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置における、上記インタフェースボードが該当するインタフェースボードにおいて、(1)上記網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報が設定されているポートグループ情報設定部と、(2)確立しているセッションに係る情報が設定されているセッション情報設定部と、(3)トラフィックに対する低位レイヤの処理を行う低位レイヤ処理部と、(4)いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートにする経路設定部と、(5)入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときだけ、上記高位レイヤ処理ボードへの転送を実行させる必要処理判別部とを有し、(6)上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力することを特徴とする。
第3の本発明は、複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置におけるトラフィック処理方法において、(1)上記各インタフェースボードは、ポートグループを情報設定部と、セッション情報設定部と、低位レイヤ処理部と、経路設定部と、必要処理判別部とを有し、(1)上記ポートグループ情報設定部には、上記網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報設定しておくと共に、上記セッション情報設定部には、確立しているセッションに係る情報設定しておき、(2)上記経路設定部は、いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートに決定し、(3)上記必要処理判別部は、入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときに、上記低位レイヤ処理部による低位レイヤの処理に加え、上記高位レイヤ処理ボードへの転送による高位レイヤの処理を実行させ、高位レイヤの処理が不要なときに、上記低位レイヤ処理部による低位レイヤの処理だけを実行させ、(4)上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力することを特徴とする。
本発明によれば、同時処理可能なトラフィック容量を増大できる、高セキュリティの網間相互接続装置、インタフェースボード及びトラフィック処理方法を提供できる。
(A)主たる実施形態
以下、本発明による相互接続装置、インタフェースボード及びトラフィック処理方法の一実施形態を、図面を参照しながら詳述する。実施形態の相互接続装置は、通信事業者網間相互接続装置(以下、網間相互接続装置と呼ぶ)である。
(A−1)実施形態の構成
図2は、実施形態の網間相互接続装置100のネットワーク上における位置を示す説明図である。
今日においては、図2に示すように、異なる通信事業者A、B、Cが運営主体や経営主体となる網(例えばIP網)1A、1B、1Cが存在している。ある通信事業者網1Aは、当該通信事業者網1Aのエンドに位置している網間相互接続装置100を介して、他の通信事業者網1B、1Cに接続可能となされており、通信事業者網1Aのユーザ端末2Aは、他の通信事業者網1B、1Cのユーザ端末2B、2Cと通信することができる。ユーザ端末2Aと網間相互接続装置100との間に存在する汎用ルータ3は、他の通信事業者網1B、1Cに向かうトラフィックの経路選択を行い、選択した経路に従って、出力するインタフェースを変更する。すなわち、汎用ルータ3が経路選択機能を担い、網間相互接続装置100には経路選択機能が搭載されていない。
ここで、トラフィックとは、符号化された電子情報に係る通信トラフィックであり、通信事業者網1A、1B、1C又はユーザ端末2A、2B、2Cによって符号化方式などが異なる場合には、網間相互接続装置100において、宛先側の通信事業者網又はユーザ端末に適合するように変換処理することを要するものである。
網間相互接続装置100と汎用ルータ3とは、接続先の通信事業者網(通信事業者)の数に応じた複数のインタフェースで接続されている。例えば、図2の例では、通信事業者網1Aが接続可能な他の通信事業者網が網1B及び1Cであるので、網間相互接続装置100と汎用ルータ3とは、通信事業者網1Bに係るインタフェース4Bと、通信事業者網1Cに係るインタフェース4Cとで接続されている
汎用ルータ3は、網間相互接続装置100における後述する各インタフェースブレード105−1〜108−1(105−2〜108−2)の各ポートが、どのルート用のものであるか否かに関する情報や、どの2個のポートが1組のポートグループを構成しているかの情報を保持しており、この保持情報を参照して、経路を選択する。
図3は、網間相互接続装置100における機能要素の物理的な配置例を示す説明図であり、図4は、網間相互接続装置100における主要な機能要素の接続関係を示すブロック図である。図3は、ATCA(Advanced TCA)プラットフォームを適用した場合の例を示している。図4では、図3における機能名からブレード(Blade)という文字列を除いて表記している。
なお、図3及び図4は、1個のシェルフについて記載しているが、網間相互接続装置100が複数のシェルフを有していることが一般的である。
ATCAでは、シェルフ(外枠)101の形状と、そこに挿入するブレード(Blade)のハードウェア仕様を規定している。バックプレーン102は、複数のブレードを収容し、異なるブレード間の情報授受に介在するものである。バックプレーン102には、番号1のスロットから番号14のスロットに向かって順に、スイッチ(SW)ブレード103−1、CPUブレード104−1、4枚のインタフェース(IF)ブレード105−1〜108−1、オプション(Option)ブレード109−1、CPUブレード104−2、4枚のインタフェースブレード105−2〜108−2、オプションブレード109−2、スイッチブレード103−2が挿入されている。また、シェルフ101には、2つのシェルフマネージャ(ShMM)110−1、110−2や、複数のファン部(FAN)111や複数の電源部(PEM)112も収容されている。
ここで、インタフェースブレード105−1〜108−1、105−2〜108−2が、本発明のインタフェースガードの実施形態となっている。
2つずつ設けられているスイッチブレード103−1及び103−2、CPUブレード104−1及び104−2、各インタフェースブレード105−1〜108−1及び105−2〜108−2、オプションブレード109−1及び109−2、並びに、シェルフマネージャ110−1及び110−2は、外部の通信環境の監視装置などからの制御により、一方がアクト系として機能し、他方がスタンバイ系として機能する冗長系を構成している。以下の説明においては、スイッチブレード103−1、103−2のように表記している箇所は、基本的には、そのうちのアクト系だけが処理を実行している。
なお、スイッチブレード103−1、CPUブレード104−1、CPUブレード104−2、スイッチブレード103−2のスロット位置はATCAで定まっているが、ATCAでは、他のブレード105−1〜109−1、105−2〜109−2のスロットの位置には任意のブレードを挿入し得るが、この実施形態の場合、図2に示すような各ブレードを配置している。図3の例では、スイッチブレード103−1及び103−2を除き、冗長系を構成している2枚のブレードは、間に他のブレードを5枚挟んだ位置に設けられている。
CPUブレード104−1、104−2は、当該網間相互接続装置100全体の制御を司るものである。この実施形態では、各インタフェースブレード105−1〜108−1、105−2〜108−2に対し、トラフィックの処理について、そのインタフェースブレードの入力ポートと出力ポートとの対応情報(パス設定情報)を設定させる。CPUブレード104−1、104−2は、このようなパス対応情報の設定動作を実行する。
スイッチブレード103−1、103−2は、複数のブレード間におけるバックプレーン102を介したトラフィックの交換処理を司るものである。
インタフェースブレード105−1〜108−1、105−2〜108−2は、レイヤ1〜4の情報を用いた各種情報の変換処理などを司るものである。例えば、自己のポート番号の管理、TCP/UDPの区別、アドレス・ポート変換、V4/V6変換などの処理を司っている。この明細書において、「レイヤX(Xは数字)」、ISOのOSI参照モデルにおけるレイヤXを表している。
オプションブレード109−1、109−2は、インタフェースブレード105−1〜108−1、105−2〜108−2内だけでは処理できない、コーデック(CODEC)変換やALG(アプリケーションレベルゲートウェイ)機能等の上位レイヤの処理を司るものである。
バックプレーン102は、全てのブレード103−1〜109−1、103−2〜109−2同士の接続配線を担当し、上述したように、異なるブレード間の情報授受に介在するものである。
シェルフマネージャ110−1、110−2は、挿入するブレードの種類が定まっていないスロットに対してどのようなブレードが挿入されているかなどのブレードの配置情報や、冗長構成の1対のブレードのうち、いずれがアクト系でいずれがスタンバイ系かなどを管理している。
図4は、バックプレーン102を介した接続線を省略し、主要な機能要素の接続関係を示している。
インタフェースブレード105−1〜108−1、105−2〜108−2やオプションブレード109−1、109−2はそれぞれ、一対のスイッチブレード103−1及び103−2に接続されている。一対のスイッチブレード103−1及び103−2は互いに接続されている。一対のスイッチブレード103−1及び103−2は、CPUブレード104−1、104−2の制御下にあり、また、シェルフマネージャ110−1、110−2と接続され、自己に接続されているインタフェースブレード105−1〜108−1、105−2〜108−2やオプションブレード109−1、109−2の配置や、アクト・スタンバイを認識し得るようになされている。CPUブレード104−1、104−2もシェルフマネージャ110−1、110−2と接続され、インタフェースブレード105−1〜108−1、105−2〜108−2やオプションブレード109−1、109−2の配置や、アクト・スタンバイを参照しながら、スイッチブレード103−1、103−2に対する制御動作を行うものである。
アドレス・ポート変換やV4/V6変換等のレイヤ1〜4のレイヤ処理(トラフィック処理)だけなら、インタフェースブレード105−1〜108−1、105−2〜108−2内で処理できるため、バックプレーン102やスイッチブレード103−1、103−2を介して、オプションブレード109−1、109−2やCPUブレード104−1、104−2などに与えて処理させる必要はない。
この実施形態は、アドレス・ポート変換やV4/V6変換等のレイヤ1〜4のトラフィック処理を、インタフェースブレード105−1〜108−1、105−2〜108−2内の処理とし(図4における折り返し矢印ALはこのことを表している)、このようなトラフィック処理では、バックプレーン102を介した情報授受をなくしたことに1つの特徴を有している。
インタフェースブレード105−1〜108−1、105−2〜108−2はそれぞれ、例えば、1ギガビットイーサネット(1GbE:図1では、その中の1000Base−Tで表している;イーサネットは登録商標)に従う信号線を収容する複数(例えば8個)のポートを有し、半数のポート(内部側ポート)が、当該通信事業者網(例えば、図2の1A)の汎用ルータ3と接続され、残りの半数のポート(外部側ポート)が、他の通信事業者網(例えば、図2の1B又は1C)側と接続されている。バックプレーン102を介さない情報授受は、汎用ルータ3から他の通信事業者網へのトラフィック、若しくは、他の通信事業者網から汎用ルータ3へのトラフィックについてなされる。ここで、インタフェースブレード200のある内部側ポートとある外部側ポートとは1組のポートグループを構成しており、インタフェースブレード105−1〜108−1、105−2〜108−2は、1組のポートグループに属する2個のポートの一方から他方へとトラフィックを通過させる。
図1は、網間相互接続装置100専用のインタフェースブレード200(105−1〜108−1、105−2〜108−2)の機能的構成を示すブロック図である。
図1において、インタフェースブレード200の左辺が複数(例えば8個)のポートを有する表面部であり、右辺がバックプレーン102と接続される裏面部を示している。裏面部における入出力端子は、ATCAに従っているものである。
インタフェースブレード200は、CAM/FPGA(Content Addressable Memory/Field Programmable Gate Array)部201、ネットワークプロセッサ202、電源・IPMC部203などを有している。
CAM/FPGA部201は、ヘッダ情報の処理機構、言い換えると、トラフィック(高速パケット)の識別・書換機構として動作するものである。例えば、そのトラフィックがどのセッション(呼)に係るものであるかなどを識別し、設定に応じて情報変換を行うものである。
ネットワークプロセッサ202は、NPU(Network Processing Unit)が該当するものであって、レイヤ1〜4のヘッダ情報に基づく、フィルタリング処理、帯域制御機能、パケットへのマーキング処理、アドレス・ポート変換処理等、低レイヤでのトラフィック処理機能を担当しているものである。
ネットワークプロセッサ202は、当該インタフェースブレード200の1組を構成している2個のポート(ポートグループ)の情報202Aを保持しており、ポートグループ情報202Aに基づいて、トラフィックが入力された入力ポートと組をなしているポートへトラフィックを出力させるものである。
ポートグループ情報202Aは、保守用端末から、専用線やネットワークを介して、CPUブレード104−1、104−2に与え、CPUブレード104−1、104−2が、該当するインタフェースブレード200にそのポートグループ情報202Aを転送し(転送にはバックプレーン102が介在することは勿論である)、インタフェースブレード200のネットワークプロセッサ202が、転送されたポートグループ情報202Aを、内蔵するメモリの所定のエリアに格納するものである。
また、ネットワークプロセッサ202は、現在、トラフィックの転送に供しているセッションの情報202Bを保持しており、そのセッション情報202Bに従い、入力されたトラフィックに対し、レイヤ4以下の処理だけですむのか、レイヤ5以上の処理も必要か否かを判断するものである。ネットワークプロセッサ202は、レイヤ5以上の処理が必要な場合には、バックプレーン102、スイッチブレード103−1、103−2を介して、オプションブレード109−1、109−2にトラフィックを与えて、レイヤ5以上の処理を実行させ、その実行後のトラフィックを、スイッチブレード103−1、103−2、バックプレーン102を介して取り込むものである。
なお、レイヤ5以上の処理の後においても、一部又は全てのレイヤ4以下の処理を行うこともあり、また、レイヤ5以上の処理を実行させる前に、一部又は全てのレイヤ4以下の処理を実行させておいても良い。
一方、ネットワークプロセッサ202は、オプションボード109−1、109−2による処理を必要としない場合には、当該ボード200内で入力信号経路を出力信号経路に折返すものである(レイヤ4以下の処理は実行される)。
セッション情報202Bは、CPUブレード104−1、104−2から設定されるものである(この設定時の情報授受にもバックプレーン102が介在することは勿論である)。セッションの確立時には、周知のように、シグナリング信号を用いたネゴシエーションによって、ユーザ端末同士が通信を実行できるように、各種の合わせ込みや相違の吸収方法の決定などを行う。例えば、適用する符号化方式(コーデックの種類)の合わせ込みを行うが、合わせられない場合には、当該網間相互接続装置100で相違を吸収するように、当該網間相互接続装置100でコーデック変換を行うことに決定する(当該網間相互接続装置100が搭載しているコーデック変換機能で対応できる場合)。そのため、セッション確立時のシグナリング信号はCPUブレード104−1、104−2を通過させるようになされており、CPUブレード104−1、104−2は、セッションについての各種の変換方法などを決定したり認識したりすることができ、インタフェースブレード200に与えるセッション情報202Bを形成する。このように形成されたセッション情報202Bが、バックプレーン102を介して、インタフェースブレード200に与えられ、ネットワークプロセッサ202に保持される。
ネットワークプロセッサ(NPU)202に代えて、汎用CPUを利用することも考えられる。しかし、汎用CPUを利用する場合に比べ、以下のメリットを有する。ネットワークプロセッサ202を適用すると、汎用CPUを実装した場合のインタフェースの制約による転送ボトルネックやOSカーネルを介した処理によるソフトウェアのオーバーヘッドに起因する遅延を避けることができる。例えば、文献『「次世代ネットワークにおける高速アドレス隠蔽機能」、沖テクニカルレビュー/第210号Vol.74 No.2 p.28、200年4月』に、汎用CPUではなく、ネットワークプロセッサ202を利用するメリットが記載されている。
なお、インタフェースブレード200とバックプレーン102との間のトラフィックの授受は、ファブリックインタフェース(Fabric interface)を介して実行され、インタフェースブレード200とバックプレーン102との間のシグナリング信号の授受は、ベースインタフェース(Base interface)介して実行される。
インタフェースブレード200内の符号GbEは、シグナリング信号線を表しており、符号PCIは、当該ブレード200内の汎用インタフェースバス(PCIバス)を表しており、内部での情報授受は汎用インタフェースバスを利用する。また、インタフェースブレード200は、シリアルインタフェースを有しており、RS232C規格に従い、コネクタはDsub9ピンになっている。さらに、電源・IPMC部203におけるIPMCとは、1チップCPUであり、ATCAのシェルフマネージャ110−1、110−2と通信するコントローラである。
(A−2)実施形態の動作
以下では、網間相互接続装置100におけるインタフェースブレード200の動作を説明する。
内部側ポート及び外部側ポート1の計2個を1組のポートグループとし、物理的にどのポートとどのポートを同じポートグループとして扱うかを、予めCPUブレード104−1、104−2を介してインタフェースブレード200に設定しておく。
インタフェースブレード200においては、ポートグループとして設定された後は、内部側ポートから入力されたトラフィックは廃棄分を除いて必ず外部側ポートに出力し、外部側ポートから入力されたトラフィックは廃棄分を除いて必ず内部側ポートに出力する。なお、網間相互接続装置100(のインタフェースブレード200)から除外された経路選択機能は、汎用ルータ3が担当している。
インタフェースブレード200におけるインタフェース処理の際において、CAM/FPGA部201が得たセッションの識別情報と、セッション確立時に得て格納しておいたセッション情報との照合により、コーデック変換やALG相当の処理が必要とされたトラフィックに関しては、バックプレーン102、スイッチブレード103−1、103−2を介して、オプションブレード109−1、109−2にトラフィックを配送し、規定の処理を実行させた後、再び、スイッチブレード103−1、103−2、バックプレーン102を介して、ポートグループの設定されている元のインタフェースブレード200に返送される。返送されたトラフィックは、再び、CAM/FPGA部201及びネットワークプロセッサ202での処理を経て出力ポートに出力される
(A−3)実施形態の効果
上記実施形態によれば、以下の効果を奏することができる。
インタフェースブレード内でネットワークプロセッサの並列処理等の工夫で処理容量を向上させることにより、バックプレーンの処理容量を超えるトラフィックを同時に処理することができる。例えば、インタフェースブレード1枚で30Gbpsの処理が可能な場合、レイヤ4以下のみの処理で十分であれば、1装置で冗長なしで最大300Gbpsのトラフィック処理容量が可能となる。上記実施形態では、冗長構成を採用しているので、上記の半分程度の処理が可能である。
また、インタフェースブレードにおいて、内部側ポート及び外部側ポートの計2つを1組のポートグループとし、内部側ポートから入力されたトラフィックは廃棄分を除いて必ず外部側ポートに出力し、外部側ポートから入力されたトラフィックは廃棄分を除いて必ず内部側ポートに出力する構成とすることにより、複数のポートグループを跨いだ入力ポート及び出力ポートの組み合わせはなく、セキュリティを確保することができる。
(B)他の実施形態
上記実施形態では、インタフェースブレードが担う処理がレイヤ4以下であり、オプションブレードが担う処理がレイヤ5以上であるものを示したが、処理の切り分けの境界を他のレイヤ境界に設けるようにしても良い。また例えば、オプションブレードが担う処理は、基本的にはレイヤ5以上であるが、レイヤ4のうち、TCP/UDP等のトランスポート層ヘッダの書換処理等を含み、インタフェースブレードが担う処理がそれ以外のレイヤ4以下の処理にしても良い。
また、上記実施形態では、通信事業者網間相互接続装置に本発明を適用したものを示したが、本発明の網間相互接続装置が接続処理する網は、双方共に異なる通信事業者網に限定されるものではなく、一方だけが通信事業者網であっても良く、両方共に、通信事業者網でなくても良い。
実施形態の網間相互接続装置におけるインタフェースブレードの機能的構成を示すブロック図である。 実施形態の網間相互接続装置のネットワーク上における位置を示す説明図である。 実施形態の網間相互接続装置における機能要素の物理的な配置例を示す説明図である。 実施形態の網間相互接続装置における主要な機能要素の接続関係を示すブロック図である。
符号の説明
1A、1B、1C…通信事業者網、3…汎用ルータ、100…網間相互接続装置、101…シェルフ、102…バックプレーン、103−1、103−2…スイッチブレード、104−1、104−2…CPUブレード、105−1〜108−1、105−2〜108−2、200…インタフェースブレード(インタフェースボード)、109−1、109−2…オプションブレード、110−1、110−2…シェルフマネージャ、201…CAM/FPGA部、202…ネットワークプロセッサ。

Claims (5)

  1. 自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置において、
    複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、
    トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、
    上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、
    上記各インタフェースボードは、
    当該網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報が設定されているポートグループ情報設定部と、
    確立しているセッションに係る情報が設定されているセッション情報設定部と、
    トラフィックに対する低位レイヤの処理を行う低位レイヤ処理部と、
    いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートにする経路設定部と、
    入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときだけ、上記高位レイヤ処理ボードへの転送を実行させる必要処理判別部とを有し、
    上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力する
    ことを特徴とする網間相互接続装置。
  2. 自己が属する通信網及び他の通信網が通信事業者網であることを特徴とする請求項1に記載の網間相互接続装置。
  3. 上記高位レイヤ処理ボードがレイヤ4以上の処理を行うものであり、上記低位レイヤ処理部がレイヤ4以下の処理を行うものであることを特徴とする請求項1又は2に記載の網間相互接続装置。
  4. 複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置における、上記インタフェースボードが該当するインタフェースボードにおいて、
    上記網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報が設定されているポートグループ情報設定部と、
    確立しているセッションに係る情報が設定されているセッション情報設定部と、
    トラフィックに対する低位レイヤの処理を行う低位レイヤ処理部と、
    いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートにする経路設定部と、
    入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときだけ、上記高位レイヤ処理ボードへの転送を実行させる必要処理判別部とを有し、
    上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力することを特徴とするインタフェースボード。
  5. 複数の入出力ポートを有し、トラフィックに対する低位レイヤの処理を行う1又は複数のインタフェースボードと、トラフィックに対する高位レイヤの処理を行う高位レイヤ処理ボードと、上記各インタフェースボードと高位レイヤ処理ボードとの情報転送に介在するボード間接続用ボードとを備え、自己が属する通信網と他の通信網との境界に設けられ、両通信網を相互に接続させる網間相互接続装置におけるトラフィック処理方法において、
    上記各インタフェースボードは、ポートグループを情報設定部と、セッション情報設定部と、低位レイヤ処理部と、経路設定部と、必要処理判別部とを有し、
    上記ポートグループ情報設定部には、上記網間相互接続装置が属する通信網側とのトラフィックを入出力する入出力ポートと他の通信網側とのトラフィックを入出力する入出力ポートとの2個で組をなしているポートグループの情報設定しておくと共に、上記セッション情報設定部には、確立しているセッションに係る情報設定しておき、
    上記経路設定部は、いずれかの入出力ポートからトラフィックが入力されたときに、その入出力ポートと同一の組の他方の入出力ポートをそのトラフィックに係る出力ポートに決定し、
    上記必要処理判別部は、入力されたトラフィックのセッション識別情報と、上記セッション情報設定部に設定されているセッション情報との照合により、入力されたトラフィックに対し、高位レイヤの処理を必要とするか否かを判別し、高位レイヤの処理が必要なときに、上記低位レイヤ処理部による低位レイヤの処理に加え、上記高位レイヤ処理ボードへの転送による高位レイヤの処理を実行させ、高位レイヤの処理が不要なときに、上記低位レイヤ処理部による低位レイヤの処理だけを実行させ、
    上記低位レイヤ処理部だけで処理されたトラフィック、又は、上記低位レイヤ処理部及び上記高位レイヤ処理ボードの双方で処理されたトラフィックを、そのトラフィックが当該インタフェースボードに入力された際の入出力ポートと同一の組の他方の入出力ポートから出力する
    ことを特徴とするトラフィック処理方法。
JP2007221165A 2007-08-28 2007-08-28 相互接続装置、インタフェースボード及びトラフィック処理方法 Active JP4389983B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007221165A JP4389983B2 (ja) 2007-08-28 2007-08-28 相互接続装置、インタフェースボード及びトラフィック処理方法
CN2008101269594A CN101378344B (zh) 2007-08-28 2008-06-20 互联装置、接口卡及数据流处理方法
US12/230,281 US8345687B2 (en) 2007-08-28 2008-08-27 High security backplane-based interconnection system capable of processing a large amount of traffic in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007221165A JP4389983B2 (ja) 2007-08-28 2007-08-28 相互接続装置、インタフェースボード及びトラフィック処理方法

Publications (2)

Publication Number Publication Date
JP2009055420A JP2009055420A (ja) 2009-03-12
JP4389983B2 true JP4389983B2 (ja) 2009-12-24

Family

ID=40407373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007221165A Active JP4389983B2 (ja) 2007-08-28 2007-08-28 相互接続装置、インタフェースボード及びトラフィック処理方法

Country Status (3)

Country Link
US (1) US8345687B2 (ja)
JP (1) JP4389983B2 (ja)
CN (1) CN101378344B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060056A (ja) * 2009-09-11 2011-03-24 Fujitsu Ltd シェルフ管理装置及びデータ処理システム
US8842664B2 (en) * 2011-09-27 2014-09-23 Znyx Networks, Inc. Chassis management modules for advanced telecom computing architecture shelves, and methods for using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259699B1 (en) * 1997-12-30 2001-07-10 Nexabit Networks, Llc System architecture for and method of processing packets and/or cells in a common switch
US6693901B1 (en) * 2000-04-06 2004-02-17 Lucent Technologies Inc. Backplane configuration without common switch fabric
CA2327918A1 (en) * 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method of operating a communication network associated with an mpls implementation on an atm platform
JP2003018196A (ja) * 2001-04-27 2003-01-17 Fujitsu Ltd パケット転送装置、半導体装置、および、パケット転送システム
US20040088425A1 (en) * 2002-10-31 2004-05-06 Comverse, Ltd. Application level gateway based on universal parser
US20040179476A1 (en) * 2003-03-10 2004-09-16 Sung-Ha Kim Apparatus and method for controlling a traffic switching operation based on a service class in an ethernet-based network
US6865184B2 (en) * 2003-03-10 2005-03-08 Cisco Technology, Inc. Arrangement for traversing an IPv4 network by IPv6 mobile nodes
JP4157403B2 (ja) 2003-03-19 2008-10-01 株式会社日立製作所 パケット通信装置
US7886350B2 (en) * 2003-10-03 2011-02-08 Verizon Services Corp. Methodology for measurements and analysis of protocol conformance, performance and scalability of stateful border gateways
US7443880B2 (en) * 2004-06-25 2008-10-28 Cisco Technology, Inc. Arrangement for reaching IPv4 public network nodes by a node in a IPv4 private network via an IPv6 access network
US7613170B1 (en) * 2004-06-29 2009-11-03 3Com Corporation Method and apparatus for PSTN-based IP active call recovery and re-routing
US7826481B2 (en) * 2004-11-30 2010-11-02 Broadcom Corporation Network for supporting advance features on legacy components
US20060120361A1 (en) 2004-12-03 2006-06-08 Utstarcom, Inc. Method and system for providing packet data services
CN100355239C (zh) * 2005-05-08 2007-12-12 杭州华三通信技术有限公司 网络设备中的管理信息交互系统和专用的接口卡和主控卡
CN2845326Y (zh) * 2005-11-14 2006-12-06 华为技术有限公司 一种atca背板和与该背板连接的交换单板及系统
JP2007150641A (ja) 2005-11-28 2007-06-14 Hitachi Ltd パケット通信装置及びネットワークシステム

Also Published As

Publication number Publication date
CN101378344B (zh) 2011-05-11
US8345687B2 (en) 2013-01-01
CN101378344A (zh) 2009-03-04
JP2009055420A (ja) 2009-03-12
US20090059938A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
CN107431642B (zh) 用于控制交换机以捕获和监视网络流量的系统和方法
US8730793B2 (en) Method and apparatus providing network redundancy and high availability to remote network nodes
US9185056B2 (en) System and methods for controlling network traffic through virtual switches
US9276843B2 (en) Virtual link aggregation extension (vLAG+) enabled in a trill-based fabric network
US7983194B1 (en) Method and system for multi level switch configuration
RU2543558C2 (ru) Способ и усройство маршрутизации ввода-вывода и карта
WO2007022238A2 (en) High-availability networking with intelligent failover
US9008080B1 (en) Systems and methods for controlling switches to monitor network traffic
US20030231624A1 (en) Backplane for switch fabric
WO2012154604A2 (en) Systems and methods for managing virtual switches
TWI437426B (zh) 伺服器機櫃系統
US10587535B2 (en) Adding a network port to a network interface card via NC-SI embedded CPU
US10331598B2 (en) Adding a network port to a network interface card
JP4389983B2 (ja) 相互接続装置、インタフェースボード及びトラフィック処理方法
CN108696431B (zh) 局域网端口配置方法及装置、交换芯片和路由交换设备
US20200195583A1 (en) Communicating control plane data and configuration data for network devices with multiple switch cards
US8135012B2 (en) Redundant routing of data in a network
WO2004068262A2 (en) System and method for network card switchovers in an ip network
JP4624746B2 (ja) 複合型計算機装置およびその管理方法
US11558465B2 (en) Apparatus, system, and method for wirelessly accessing management interfaces of routers
Cisco Configuring EtherChannel
Cisco EtherChannel Configurations
US20040210688A1 (en) Aggregating data
KR200367781Y1 (ko) 표준 라우터 플랫폼
KR100587415B1 (ko) 표준 라우터 플랫폼

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4389983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4