JP4383995B2 - Transmitter and measuring method of transmission characteristics - Google Patents
Transmitter and measuring method of transmission characteristics Download PDFInfo
- Publication number
- JP4383995B2 JP4383995B2 JP2004284114A JP2004284114A JP4383995B2 JP 4383995 B2 JP4383995 B2 JP 4383995B2 JP 2004284114 A JP2004284114 A JP 2004284114A JP 2004284114 A JP2004284114 A JP 2004284114A JP 4383995 B2 JP4383995 B2 JP 4383995B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission data
- output
- digital filter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、デジタルフィルタを用いた送信機、及び送信機における送信特性の測定方法に関するものである。 The present invention relates to a transmitter using a digital filter and a method for measuring transmission characteristics in the transmitter.
従来の通信システムの送信機は図5に示したように構成されている。図5において、少なくとも送信データの帯域制限を行うデジタルフィルタ2と、帯域制限されたデジタル信号をアナログ信号に変換するデジタル/アナログ(以下、DAという)変換器3と、アナログ信号に変換されたDA変換器3から出力の振幅電圧値によって振幅シフトキーイング(以下、ASKという)変調、もしくは周波数シフトキーイング(以下、FSKという)変調を行う変調器4を備えている送信機1の構成を示す。
The transmitter of the conventional communication system is configured as shown in FIG. 5, at least a
また図5には、デジタルフィルタ2とDA変換器3と変調器4で構成され、送信データ入力端子(以下、DINという)6と変調信号出力端子(以下、DOUTという)9を備える送信機1と、送信機1のDOUT9に接続されたスペクトラムアナライザ5を示す。送信データは送信機1のDIN6から入力され、低域通過特性を持ったデジタルフィルタ2で帯域制限されてデジタルフィルタ2の出力端子(以下、DFOUTという)7から出力され、DA変換器3でアナログ信号に変換されてDA変換器3の出力端子(以下、DAOUTという)8から出力され、変調器4で変調されDOUT9から出力される。
FIG. 5 also shows a
図6はデジタルフィルタの概略構成を示すブロック図である。図6に示すように、デジタルフィルタ2のDIN6から入力される送信データをクロックジェネレータ25で生成されたクロック信号(以下、CLKFという)15と同期を取る同期化回路21と、同期化回路21の出力端子(以下、SSという)11から出力されるシリアルデータをパラレルデータに変換するシフトレジスタ22と、シフトレジスタ22の第1,第2出力端子(以下、SA,SBという)12,13の出力から読み出しアドレスを生成する読出アドレス生成デコーダ23と、読出アドレス生成デコーダ23のCOLUMN出力端子(以下、COLUMNという)18、ROW出力端子(以下、ROWという)19から出力される読み出しアドレスによって、デジタルフィルタ2のDIN6から入力される送信データに対応し帯域制限された結果をDFOUT7から出力する記憶装置24によってデジタルフィルタが構成される。
FIG. 6 is a block diagram showing a schematic configuration of the digital filter. As shown in FIG. 6, a
図6の記憶装置24に記憶されている帯域制限された結果は、例えば図7に示すように記憶されている。図6に示すシフトレジスタ22のSA12,SB13の出力に対応して、つまりDIN6の送信データに対応して帯域制限された結果が、クロックジェネレータ25で生成されたCLKF15に同期した記憶装置24からDFOUT7に出力される。そして、図5に示すDA変換器3に入力後、DA変換器3でアナログ信号に変換されてDAOUT8から出力され、変調器4に入力後、変調器4で変調されてDOUT9から変調信号が出力される。
しかしながら、このような構成のデジタルフィルタを用いた送信機の場合、図5に示す送信機1におけるDIN6の電圧値を直接には変調器4に入力するDAOUT8に伝えることができず、図6の記憶装置24に格納された値がDA変換器3に出力されるため、図5の送信機1のDIN6に入力されるDC電圧値をDA変換器3に出力することができないという課題があった。したがって、変調器4がASK変調器であるときは変調度や無変調キャリアの最大値を測定する場合、また変調器4がFSK変調器であるときは周波数偏移を測定する場合、時間によって変化する信号をリアルタイムで取り込み計算するため専用の高価な測定装置が必要になる。
However, in the case of a transmitter using a digital filter having such a configuration, the voltage value of
本発明は、前記従来技術の問題を解決することに指向するものであり、デジタルフィルタからある一定値(特定値)を出力し、それに対応した変調信号を出力することができる送信機、及びこの特定値に対応した変調信号を測定し、変調度,無変調キャリアの最大電力値,最大周波数偏移等の送信特性を、汎用的なスペクトラムアナライザにより測定可能とした送信機における送信特性の測定方法を提供することを目的とする。 The present invention is directed to solving the problems of the prior art, and a transmitter capable of outputting a certain value (specific value) from a digital filter and outputting a modulation signal corresponding thereto, and the transmitter A method for measuring transmission characteristics in a transmitter that measures a modulation signal corresponding to a specific value and can measure the transmission characteristics such as modulation depth, maximum power value of unmodulated carrier, and maximum frequency deviation with a general-purpose spectrum analyzer. The purpose is to provide.
前記の目的を達成するために、本発明に係る送信機は、少なくとも送信データの帯域制限を行って、制御端子に入力する信号極性の組合せにより帯域制限された後の送信データの特定値をデジタル信号で出力するデジタルフィルタと、デジタルフィルタから出力された特定値をアナログ信号に変換して出力するDA変換器と、DA変換器から出力されたアナログ信号によってASK変調、もしくはFSK変調を行う変調器とを備え、デジタルフィルタで帯域制限された後の送信データの特定値に応じた振幅の信号や周波数の信号を変調器から出力することを特徴とする。 In order to achieve the above object, the transmitter according to the present invention at least performs band limitation of transmission data, and digitally transmits a specific value of transmission data after band limitation by a combination of signal polarities input to the control terminal. A digital filter that outputs as a signal , a DA converter that converts a specific value output from the digital filter into an analog signal, and a modulator that performs ASK modulation or FSK modulation using the analog signal output from the DA converter And a signal having an amplitude or a frequency corresponding to a specific value of transmission data after being band-limited by the digital filter is output from the modulator.
さらに、デジタルフィルタの制御端子に入力する信号極性の組合せとして、独立した信号電圧と送信データの入力端子における信号電圧との組合せにより帯域制限された後の送信データの特定値を出力すること、またはデジタルフィルタに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出する検出手段を設け、デジタルフィルタの制御端子に検出手段の検出信号を入力することにより帯域制限された後の送信データの特定値を出力すること、また帯域制限された後の送信データの特定値に応じた信号を出力する機能を集積回路として集積化して構成することを特徴する。 Further, as a combination of signal polarities input to the control terminal of the digital filter, outputting a specific value of the transmission data after being band-limited by a combination of an independent signal voltage and a signal voltage at the input terminal of the transmission data , or The digital filter is provided with detection means for detecting a pattern that is not transmitted by the function of the transmitter input from the transmission data input terminal, and the band is limited by inputting the detection signal of the detection means to the control terminal of the digital filter . A function of outputting a specific value of the subsequent transmission data and a function of outputting a signal corresponding to the specific value of the transmission data after band limitation are integrated and configured as an integrated circuit.
また、本発明の送信機における送信特性の測定方法は、前述のASK変調する送信機において、最大ビットレート時の送信データの最大振幅値及び最小振幅値の2つの特定値をデジタル信号でデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するそれぞれのピーク電力値をスペクトラムアナライザにより測定し、測定した2つの信号差を算出して変調度を求めること、さらに、送信データの最大振幅値の特定値をデジタル信号でデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するピーク電力値をスペクトラムアナライザにより測定して無変調キャリアの最大値を求めることを特徴とする。 Also, the transmission characteristic measuring method in the transmitter of the present invention is a digital filter that uses the above-mentioned ASK-modulated transmitter to digitally filter two specific values of the maximum amplitude value and the minimum amplitude value of transmission data at the maximum bit rate. The peak power value output from the transmitter according to the digital signal is measured with a spectrum analyzer, the difference between the two measured signals is calculated to obtain the modulation factor, and the maximum amplitude of the transmission data outputs the specific value of the value from the digital filter in the digital signal, characterized in that the peak power value output from the transmitter in response to the digital signal as measured by a spectrum analyzer determining the maximum value of the unmodulated carrier.
また、本発明の送信機における送信特性の測定方法は、前述のFSK変調する送信機において、送信データの最大振幅値及び最小振幅値の2つの特定値をデジタル信号でデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するそれぞれの周波数の信号をスペクトラムアナライザにより測定し、測定した2つの周波数差を算出して最大周波数偏移を求めることを特徴とする。 The measurement method of the transmission characteristics in the transmitter of the present invention is a transmitter for FSK modulation described above, in the two specific values of the maximum amplitude value and the minimum amplitude value of the transmission data outputted from the digital filter in the digital signal, Each frequency signal output from the transmitter in accordance with a digital signal is measured by a spectrum analyzer, and a difference between the two measured frequencies is calculated to obtain a maximum frequency deviation.
前記の送信機の構成によれば、デジタルフィルタの制御端子に入力する信号極性の組合せによってデジタルフィルタから帯域制限された後の送信データの特定値をデジタル信号で出力し、または、制御端子に入力する値として入力端子の信号極性を用いて、制御端子の1つを入力端子と兼ねること、さらに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出して帯域制限された後の送信データの特定値をデジタル信号で出力することにより、デジタルフィルタを制御する制御端子を減らすことができ、集積回路として送信機の機能をより集積化して構成できる。 According to the configuration of the transmitter, a specific value of transmission data after being band-limited from the digital filter by a combination of signal polarities input to the control terminal of the digital filter is output as a digital signal, or input to the control terminal The signal polarity of the input terminal is used as the value to be used, and one of the control terminals is also used as the input terminal. Further, a pattern that is not transmitted by the function of the transmitter that is input from the input terminal for transmission data is detected to limit the band. By outputting a specific value of the transmitted data after being processed as a digital signal , the control terminals for controlling the digital filter can be reduced, and the functions of the transmitter can be integrated as an integrated circuit.
また、前記の送信特性の測定方法によれば、変調器がASK変調器である場合、最大ビットレート時の変調器への入力信号としての振幅方向の最大電圧値及び最小電圧値に相当する特定値をデジタルフィルタから出力し、これに応じた変調器出力のピーク電力値をスペクトラムアナライザで測定し変調度を求め、また同様に振幅方向の最大電圧値から無変調キャリアのピーク値を求めることができ、さらに、変調器が直接変調を行うFSK変調器の場合、変調器への入力信号として振幅方向の最大電圧値及び最小電圧値に相当する特定値をデジタルフィルタから出力し、これに応じた変調器出力の周波数の信号をスペクトラムアナライザで測定して周波数偏移を求めることができる。 Further, according to the above transmission characteristic measurement method, when the modulator is an ASK modulator, the identification corresponding to the maximum voltage value and the minimum voltage value in the amplitude direction as an input signal to the modulator at the maximum bit rate is performed. The value is output from the digital filter, the peak power value of the modulator output according to this is measured with a spectrum analyzer to obtain the degree of modulation, and similarly the peak value of the unmodulated carrier can be obtained from the maximum voltage value in the amplitude direction. Further, when the modulator is an FSK modulator that directly modulates, a specific value corresponding to the maximum voltage value and the minimum voltage value in the amplitude direction is output from the digital filter as an input signal to the modulator, and according to this The frequency deviation can be obtained by measuring the frequency signal of the modulator output with a spectrum analyzer.
本発明によれば、デジタルフィルタで帯域制限された送信データの特定値に変調器の出力を固定でき、これにより送信機、もしくは送信機を組み込んだ機器においてもASK変調では変調度と無変調キャリアの最大電力値、FSK変調では周波数偏移を汎用的なスペクトラムアナライザで測定することができ、また動作的にデジタルフィルタとDA変換器が単相クロックで同期する回路となっているため、送信機を集積化した集積回路として量産を行う際にも、容易にタイミング設計を行うことができ、同期を取るような調整は不要となり、送信機の検査や、送信機を組み込んだ機器の検査において、設備投資のコストを大幅に削減することができるという効果を奏する。 According to the present invention, the output of the modulator can be fixed to a specific value of transmission data band-limited by a digital filter, so that even in a transmitter or a device incorporating a transmitter, the degree of modulation and a non-modulated carrier can be obtained in ASK modulation. In FSK modulation, the frequency deviation can be measured with a general-purpose spectrum analyzer, and the digital filter and DA converter are operatively synchronized with a single-phase clock. When mass production is performed as an integrated circuit that integrates, the timing design can be easily performed, and no adjustment is required to synchronize, and in the inspection of the transmitter and the equipment incorporating the transmitter, The cost of capital investment can be greatly reduced.
以下、図面を参照して本発明における実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の実施の形態1の通信システムにおける送信機の基本構成を示す図であり、また、図2は本実施の形態1における送信機に有するデジタルフィルタの概略構成を示すブロック図である。ここで、前記従来例を示す図5,図6において説明した構成要件に対応し実質的に同等の機能を有するものには同一の符号を付して示し、以下の各図においても同様とする。 FIG. 1 is a diagram showing a basic configuration of a transmitter in the communication system according to the first embodiment of the present invention. FIG. 2 is a block diagram showing a schematic configuration of a digital filter included in the transmitter according to the first embodiment. is there. Here, components having substantially the same functions corresponding to the components described in FIGS. 5 and 6 showing the conventional example are denoted by the same reference numerals, and the same applies to the following drawings. .
図1に示すように、送信機1は送信データの帯域制限を行うデジタルフィルタ32と、帯域制限されたデジタル信号をアナログ信号に変換するDA変換器3と、アナログ信号に変換された送信データを変調する変調器4で構成される。この送信機1のDOUT9から出力された変調信号は、送信機1に接続されたスペクトラムアナライザ5に入力されて変調信号の電力、周波数を測定することができる。変調器4はASK変調を行うASK変調器、もしくはFSK変調を行うFSK変調器である。
As shown in FIG. 1, the
また、図2に示すように、デジタルフィルタ32は、DIN6から入力される送信データをクロックジェネレータ25で生成されたCLKF15と同期を取る同期化回路21と、同期化回路21のSS11から出力されるシリアルデータをパラレルデータに変換するシフトレジスタ22と、シフトレジスタ22のSA12,SB13の出力から読み出しアドレスを生成する読出アドレス生成デコーダ33と、読出アドレス生成デコーダ33のCOLUMN18,ROW19から出力される読み出しアドレスによって、デジタルフィルタのDIN6から入力される送信データに対応し帯域制限された結果をDFOUT7から出力する記憶装置24によって構成される。
As shown in FIG. 2, the
図2の記憶装置24に記憶している帯域制限された結果は、例えば図7に示すように記憶されている。図2のシフトレジスタ22のSA12,SB13の出力に対応して、つまりDIN6の送信データに対応して帯域制限された結果が、クロックジェネレータ25で生成されたCLKF15に同期した記憶装置24からDFOUT7に出力される。そして、図1に示すDA変換器3に入力後、DA変換器3でアナログ信号に変換されてDAOUT8から出力され、変調器4に入力後、変調器4で変調されてDOUT9から変調信号が出力される。
The band-limited result stored in the
この変調信号として、変調器4の入力をある値に固定したときの変調信号を出力させるために、図1に示すデジタルフィルタ32の第1,第2制御端子(以下、CNTA,CNTBという)30,31を制御する。また図2に示すように、CNTA30,CNTB31は読出アドレス生成デコーダ33に接続されている。通常読出アドレス生成デコーダ33は、シフトレジスタ22のSA12及びSB13から出力の値に対応し帯域制限された結果を、記憶装置24から読み出すためのアドレスを作成してCOLUMN18,ROW19から出力する。また、読出アドレス生成デコーダ33の制御端子であるCNTA30,CNTB31には、それぞれ信号極性「H」か「L」の電圧が与えられる。
As this modulation signal, in order to output a modulation signal when the input of the
この「H」,「L」の組合せは4通りあり、この組合せを図7に示すいずれかの値を選択するように、読出アドレス生成デコーダ33で作成した読み出しアドレスをCOLUMN18とROW19から出力することによって、記憶装置24に記憶されている帯域制限された後の送信データの特定値をDFOUT7から出力する。
There are four combinations of “H” and “L”, and the read address generated by the read
デジタルフィルタ32から出力された特定値は、DA変換器3でアナログ信号に変換されDAOUT8から出力されて変調器4に入力される。これによって変調器4の入力をある値に固定したときの変調信号を出力させることができる。
The specific value output from the
また、デジタルフィルタ32及びDA変換器3はCLKF15に同期が取られて動作する。つまり、このような動作的に単相クロックで同期した回路となっているため、容易にタイミング設計を行うことができ、設計段階でバラツキを含めた設計をすることができ、よって前述の送信機1を集積化した集積回路として量産を行う際にも同期を取るような調整やタイミング調整は不要となって、さらに送信機1の検査コストの削減を実現できる。
The
図3は本発明の実施の形態2における送信機に有するデジタルフィルタの概略構成を示すブロック図である。本実施の形態2は、前述の実施の形態1における読み出しアドレス生成デコーダの制御端子の1つCNTB31に、独立な電圧を与える代わりに、DIN6に入力される信号電圧を入力する点で実施の形態1と異なる。図3に示すシフトレジスタ22のSA12,SB13の出力に対応して、つまりDIN6の送信データに対応して帯域制限された結果が、クロックジェネレータ25で生成されたCLKF15に同期した記憶装置24からDFOUT7に出力される。
FIG. 3 is a block diagram showing a schematic configuration of a digital filter included in the transmitter according to
この変調信号として、図1に示す変調器4の入力をある値に固定したときの変調信号を出力させるために、図3に示すデジタルフィルタのCNTA30とデジタルフィルタのDIN6により制御する。このCNTA30とデジタルフィルタのDIN6は読出アドレス生成デコーダ34に接続されている。通常読出アドレス生成デコーダ34は、シフトレジスタ22のSA12及びSB13の値に対応して帯域制限された結果を記憶装置24から読み出すためのアドレスを作成してCOLUMN18,ROW19から出力する。このために、読出アドレス生成デコーダ34のCNTA30と読出アドレス生成デコーダ34に接続されたデジタルフィルタのDIN6には、それぞれ信号極性「H」か「L」の電圧が与えられる。
In order to output a modulation signal when the input of the
この「H」,「L」の組合せは4通りあり、この組合せを図7のいずれかの値を選択するように読出アドレス生成デコーダ34により読み出しアドレスを作成してCOLUMN18とROW19から出力することによって、記憶装置24に記憶されている帯域制限された後の送信データの特定値をDFOUT7から出力する。
There are four combinations of “H” and “L”, and by generating a read address by the read
本実施の形態2は前述の実施の形態1と異なり、2つの制御端子のうち1つをDIN6が兼ねるため、デジタルフィルタの制御端子は1つで済み、送信機の外部状況によって制御端子を1つしか付加することができない場合に有効である。
In the second embodiment, unlike the first embodiment described above, the
図4は本発明の実施の形態3における送信機に有するデジタルフィルタの概略構成を示すブロック図である。本実施の形態3は、前述の実施の形態1における制御端子のCNTA30,CNTB31に独立な電圧を与える代わりに、DIN6に入力される送信データのパターンにおいて、送信データの実際の使用ではありえないパターンを検出することによって制御する点で実施の形態1と異なる。
FIG. 4 is a block diagram showing a schematic configuration of a digital filter included in the transmitter according to
この変調信号として、図1に示す変調器4の入力をある値に固定したときの変調信号を出力させるために、図4に示すデジタルフィルタのDIN6から入力される送信データのパターンを用いる。図4に示すデジタルフィルタに入力された送信データはシフトレジスタ37に入力される。また、シフトレジスタ37に入力可能な送信データの長さは任意である。そして、シフトレジスタ37の送信データの長さと同じ記憶部38には、実際の通信ではありえない送信データのパターンが記憶されている。
In order to output a modulation signal when the input of the
ここで、本実施の形態3における実際の通信ではありえない送信データの特異なパターンとして、例えばマンチェスタ符号を用いたものでは2ビット以上の同符号の連続はありえないので少なくとも2ビット以上の同符号が連続するパターン、あるいは通信規格では同符号の連続が規定されているので規定以上の同符号の連続するパターンとすることによって実現できる。 Here, as a peculiar pattern of transmission data that cannot be actual communication in the third embodiment, for example, in the case of using a Manchester code, there is no continuation of the same code of 2 bits or more. Since the communication standard defines the continuation of the same code, it can be realized by making the pattern having the same code or more than the stipulated pattern.
記憶部38に記憶され出力されるパターン(PA)42とシフトレジスタ37から出力されるパターン(PB)43は、記憶部38とシフトレジスタ37が接続されている判定回路36に入力される。判定回路36では、この2つのパターンが同じか否かを判定する。判定方法としては、比較するパターンの各ビットの排他的論理和を取り、全体として排他的論理和を取った結果がすべて「L」であれば一致、いずれかが「H」であれば不一致とする。
The pattern (PA) 42 stored and output in the storage unit 38 and the pattern (PB) 43 output from the shift register 37 are input to the
判定回路36は読出アドレス生成デコーダ35に接続されており、記憶部38とシフトレジスタ37の値が等しければ、そのパターンに応じた信号を読出アドレス生成デコーダ35の制御端子に、第1出力端子(JA)40及び第2出力端子(JB)41から判定結果を出力する。読出アドレス生成デコーダ35は、この組合せを図7のいずれかの値を選択するように、読出アドレス生成デコーダ35で読み出しアドレスとしてCOLUMN18とROW19から出力することによって、記憶装置24に記憶されている帯域制限された後の送信データの特定値をDFOUT7から出力する。
The
また、記憶部38に格納されているパターンの数によって記憶装置24から読み出す特定値の数を決めることができる。そして、図1に示すようにデジタルフィルタ32から出力された特定値は、DA変換器3でアナログ信号に変換されDAOUT8から出力されて変調器4に入力される。これによって変調器4の入力をある値に固定したときの変調信号を出力させることができる。
Further, the number of specific values read from the
本実施の形態3は前述の実施の形態1,2と異なり、制御端子を必要とせずデジタルフィルタ32のDIN6に入力される送信データの特異なパターンによって制御するため、送信機の外部状況によって制御端子を付加することができない場合に有効である。
Unlike the first and second embodiments, the third embodiment does not require a control terminal and is controlled by a unique pattern of transmission data input to the
また、図1に示す本実施の形態1の送信システムにおける送信機の送信特性の測定方法として、変調器4がASK変調器である場合、デジタルフィルタ32のDFOUT7から出力する特定値を、最大ビットレート時の送信データの最大振幅値の値に指定して送信機1に接続されたスペクトラムアナライザ5によりこのときのピーク電力値を測定し、次に特定値を、最大ビットレート時の送信データの最小振幅値の値に指定して送信機1に接続されたスペクトラムアナライザ5によりこのときのピーク電力値を測定する。そして、この2つの測定値の差を計算するとこれがASK変調器における変調度となり、スペクトラムアナライザ5でASK変調器における変調度を測定する手段を提供できる。
As a method for measuring the transmission characteristics of the transmitter in the transmission system of the first embodiment shown in FIG. 1, when the
同様にデジタルフィルタ32のDFOUT7から出力する特定値を、送信データが取り得る最大振幅値の値に指定して送信機1に接続されたスペクトラムアナライザ5によりこのときのピーク電力値を測定することによって、この測定値がASK変調における無変調キャリアのピーク値となり、スペクトラムアナライザ5でASK変調器における無変調キャリアの最大値を測定する手段を提供できる。
Similarly, the peak value at this time is measured by the
また、図1に示す送信機において、変調器4がFSK変調器である場合、デジタルフィルタ32のDFOUT7から出力する特定値を、送信データが取り得る最大振幅値の値に指定して送信機1に接続されたスペクトラムアナライザ5によりこのときの周波数を測定し、次に特定値を、送信データ取り得る最小振幅値の値に指定して送信機1に接続されたスペクトラムアナライザ5によりこのときの周波数を測定する。そして、この2つの測定値の差を計算するとこれがFSK変調における周波数偏移となり、スペクトラムアナライザ5でFSK変調における周波数偏移を測定する手段を提供できる。
In the transmitter shown in FIG. 1, when the
以上のことから、これらの送信特性を汎用的なスペクトラムアナライザで測定することができ、これにより送信機の検査、もしくは送信機を組み込んだ機器の検査においても設備投資のコストを大幅に削減することができる。 From the above, it is possible to measure these transmission characteristics with a general-purpose spectrum analyzer, thereby greatly reducing the cost of capital investment in inspection of transmitters or equipment that incorporates transmitters. Can do.
本発明に係る送信機及び送信特性の測定方法は、制御端子を設けたデジタルフィルタにより帯域制限された送信データのある値に出力値を固定でき、これにより送信機、もしくは送信機を組み込んだ機器において、汎用的な測定器により送信特性を測定でき、またデジタルフィルタとDA変換器が単相クロックで同期した回路のため、送信機を集積化した集積回路においても、容易にタイミング設計ができ、かつ量産を行う際にも調整が不要となり、送信機の検査コストを削減でき、デジタルフィルタを用いた送信機と、この送信特性の測定方法として有用である。 The transmitter and the transmission characteristic measuring method according to the present invention can fix an output value to a certain value of transmission data band-limited by a digital filter provided with a control terminal, whereby the transmitter or a device incorporating the transmitter , The transmission characteristics can be measured with a general-purpose measuring instrument, and since the digital filter and DA converter are synchronized with a single-phase clock, timing can be easily designed even in an integrated circuit in which a transmitter is integrated, In addition, adjustment is not necessary even when mass production is performed, and the inspection cost of the transmitter can be reduced, which is useful as a transmitter using a digital filter and a method for measuring this transmission characteristic.
1 送信機
2,32 デジタルフィルタ
3 DA変換器
4 変調器
5 スペクトラムアナライザ
6 DIN(送信データ入力端子)
7 DFOUT(デジタルフィルタ出力端子)
8 DAOUT(DA変換器出力端子)
9 DOUT(変調信号出力端子)
11 SS(同期化回路出力端子)
12 SA(シフトレジスタ第1出力端子)
13 SB(シフトレジスタ第2出力端子)
15 CLKF(クロック信号)
18 COLUMN(COLUMN出力端子)
19 ROW(ROW出力端子)
21 同期化回路
22,37 シフトレジスタ
23,33,34,35 読出アドレス生成デコーダ
24 記憶装置
25 クロックジェネレータ
30 CNTA(デジタルフィルタ第1制御端子)
31 CNTB(デジタルフィルタ第2制御端子)
36 判定回路
38 記憶部
40 JA(判定回路第1出力端子)
41 JB(判定回路第2出力端子)
42 PA(記憶部出力パターン)
43 PB(シフトレジスタ出力パターン)
1
7 DFOUT (digital filter output terminal)
8 DAOUT (DA converter output terminal)
9 DOUT (Modulation signal output terminal)
11 SS (Synchronization circuit output terminal)
12 SA (shift register first output terminal)
13 SB (shift register second output terminal)
15 CLKF (clock signal)
18 COLUMN (COLUMN output terminal)
19 ROW (ROW output terminal)
21 synchronization circuit 22, 37
31 CNTB (digital filter second control terminal)
36 determination circuit 38
41 JB (judgment circuit second output terminal)
42 PA (storage unit output pattern)
43 PB (shift register output pattern)
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284114A JP4383995B2 (en) | 2004-09-29 | 2004-09-29 | Transmitter and measuring method of transmission characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284114A JP4383995B2 (en) | 2004-09-29 | 2004-09-29 | Transmitter and measuring method of transmission characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006101132A JP2006101132A (en) | 2006-04-13 |
JP4383995B2 true JP4383995B2 (en) | 2009-12-16 |
Family
ID=36240537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004284114A Active JP4383995B2 (en) | 2004-09-29 | 2004-09-29 | Transmitter and measuring method of transmission characteristics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4383995B2 (en) |
-
2004
- 2004-09-29 JP JP2004284114A patent/JP4383995B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006101132A (en) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5712633A (en) | Conversion characteristic test circuit for analog/digital converter and method thereof | |
JP4523941B2 (en) | Communication device test signal generator and communication device test signal generation method | |
JP4383995B2 (en) | Transmitter and measuring method of transmission characteristics | |
JPH10145231A (en) | Data correcting method for a/d conversion device and d/a conversion device | |
JP2655650B2 (en) | Time axis correction device | |
WO2005099208A1 (en) | Transmission signal producing apparatus | |
KR100834025B1 (en) | Waveform Generator | |
JPS61126836A (en) | System and apparatus of pcm transmission | |
JP4729273B2 (en) | Frequency detection method, sampling device, and waveform observation system | |
JP2006025365A (en) | D/a converter with offset compensation function, and offset compensation method of d/a converter | |
JP2006074415A (en) | A/d converter and duty control method of sampling clock | |
KR101915900B1 (en) | Programmable power supply and power supply method using the programmable power supply | |
JPH0645935A (en) | Integrated circuit mixed integration of analog and digital circuits | |
JP3252353B2 (en) | Power distribution measurement device | |
JP2004286511A (en) | Light sampling device and light waveform observation system | |
CN111176192B (en) | Flow control system, method and device for controlling chip starting flow | |
JP2008067269A (en) | Digital/analog conversion apparatus, and dc testing device | |
JP6869884B2 (en) | Sensor terminal and sensor system | |
JP3202390B2 (en) | Waveform observation device | |
JPH01261089A (en) | Time base correction device | |
JP2671669B2 (en) | Waveform analyzer | |
JP2017212683A (en) | Optical transmitter and method for activation adjustment of optical transmitter | |
KR0185924B1 (en) | Digital data detector | |
JP3544596B2 (en) | Bit skip detection method in synchro / digital converter | |
JPS6249269A (en) | Test system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |