JP4381948B2 - Power control system, MFP - Google Patents

Power control system, MFP Download PDF

Info

Publication number
JP4381948B2
JP4381948B2 JP2004292747A JP2004292747A JP4381948B2 JP 4381948 B2 JP4381948 B2 JP 4381948B2 JP 2004292747 A JP2004292747 A JP 2004292747A JP 2004292747 A JP2004292747 A JP 2004292747A JP 4381948 B2 JP4381948 B2 JP 4381948B2
Authority
JP
Japan
Prior art keywords
pulse
input
output
unit
software
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004292747A
Other languages
Japanese (ja)
Other versions
JP2006107119A (en
Inventor
育男 嶋▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004292747A priority Critical patent/JP4381948B2/en
Publication of JP2006107119A publication Critical patent/JP2006107119A/en
Application granted granted Critical
Publication of JP4381948B2 publication Critical patent/JP4381948B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、各種電子機器内に備えられたソフトウエアが暴走したときに、自動的に電源をオフする電源制御システムに関する。   The present invention relates to a power supply control system that automatically turns off power when software provided in various electronic devices runs away.

デジタル複合機、パーソナルコンピュータなどの各種電子機器には、ソフトウエアで電源のリレーを制御する電源制御システムが備えられている。この電源制御システムにおいては、ソフトウエアが暴走した時に、リレーの制御が不能になる場合があり、このような場合には、正常に電源をオフすることができないという問題が発生する。   Various electronic devices such as digital multi-function peripherals and personal computers are provided with a power control system for controlling a power relay with software. In this power supply control system, when the software runs away, the relay may not be controlled. In such a case, there is a problem that the power cannot be normally turned off.

このような問題点に関連して、特許文献1には、データ保護装置において、システム内のソフトウエアの暴走によって電源スイッチのオフ動作後にプロセッサ部がリレーの通電を解除できず、電源供給を遮断できなくなる場合に、強制的にリレーの通電を解除して電源の供給を解除するという技術が開示されている。   In relation to such problems, Patent Document 1 discloses that in the data protection device, the processor unit cannot release the energization of the relay after the power switch is turned off due to the software runaway in the system, and the power supply is cut off. A technique for forcibly canceling energization of a relay and canceling the supply of power when it becomes impossible is disclosed.

また、特許文献2には、中央処理装置(CPU)の暴走が起きた場合に電源を遮断することのできる電源制御回路が開示されている。この電源制御回路では、ソフトウエアの暴走を検知する手段として、暴走検出回路内に設けられたカウンタを利用している。そして、このカウンタがフルカウントに達すると、暴走が起きたと判断して直ちにリセット回路が作動して電源を遮断することができる。なお、この電源制御回路では、CPUが定期的にカウンタをクリアすることでリセット回路は起動せず、ソフトウエアが正常に動作していることを確認することができる。
特開平6−282361号公報(公開日:平成6年10月7日) 特開昭64−82212号公報(公開日:昭和64年3月28日)
Patent Document 2 discloses a power supply control circuit capable of shutting off the power supply when a central processing unit (CPU) runs out of control. In this power supply control circuit, a counter provided in the runaway detection circuit is used as means for detecting software runaway. When this counter reaches the full count, it is determined that a runaway has occurred, and the reset circuit is immediately activated to cut off the power. In this power supply control circuit, when the CPU periodically clears the counter, the reset circuit is not activated and it can be confirmed that the software is operating normally.
JP-A-6-282361 (Publication date: October 7, 1994) JP-A 64-82212 (Publication date: March 28, 1988)

しかしながら、上記特許文献1に記載の技術では、強制的にリレーの通電を解除するのは、電源スイッチのオフ動作時に限られており、電源スイッチからカウントされるカウンタの時間内でしか強制的にリレーの通電を解除することはできない。つまり、ソフトウエアが正常に動作しているか否かを常に監視するものではない。また、電源スイッチをオフした後で動作させるFAX送信予約モードなどを有し、手動の電源スイッチとは独立したソフトウエアでの電源制御を必要とするシステムでは、ソフトウエアが電源をオフする時間は決まっていない。そのため、限界のある(一定の)カウンタの時間を利用してソフトウエアの暴走を検知する方法では対応しきれない。   However, in the technique described in Patent Document 1, the energization of the relay is forcibly released only when the power switch is turned off, and is forcibly only within the time of the counter counted from the power switch. The relay cannot be de-energized. In other words, it does not always monitor whether the software is operating normally. Also, in a system that has a FAX transmission reservation mode that operates after the power switch is turned off and requires power control by software independent of the manual power switch, the time for the software to turn off the power is Not determined. For this reason, it is not possible to cope with the method of detecting a software runaway using a limited (constant) counter time.

また、上記特許文献2に記載の技術では、CPUが定期的にカウンタをリセットする動作を必要とするため、もし省電力のためにCPUを待機状態にしたい場合でもカウンタをリセットさせるために定期的に待機状態から復帰させる必要がある。これによって、余計な電力を消費してしまう。   In the technique described in Patent Document 2, since the CPU needs to reset the counter periodically, even if it is desired to put the CPU in a standby state for power saving, the counter is periodically reset. It is necessary to return from the standby state. This consumes extra power.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、CPUを無駄に動作させることなく、ソフトウエアの暴走を常に監視し、ソフトウエアが暴走した場合には電源をオフすることのできる電源制御システムを実現することにある。   The present invention has been made in view of the above problems, and its purpose is to constantly monitor software runaway without wastefully operating the CPU, and to turn off the power in the event of software runaway. It is to realize a power supply control system that can do this.

本願発明者は、上記の問題点について鋭意検討し、ソフトウエアの暴走を検知するための手段として一定周期のパルス入力を利用することによって、カウンタを用いた検知の弊害を克服することができることを見出し、本発明を完成させるに至った。   The inventor of the present application diligently examines the above problems and uses the pulse input of a fixed period as a means for detecting software runaway so that the adverse effects of detection using a counter can be overcome. The headline and the present invention have been completed.

すなわち、本発明にかかる電源制御システムは、ソフトウエアによって電源のスイッチを制御する制御手段を備えた電源制御システムであって、上記制御手段は、電源制御の中核となる主制御部と、ソフトウエアが暴走した場合に電源をオフする電源制御信号を出力する保護手段と、上記主制御部からの信号に基づいて上記保護手段にパルスを出力するパルス出力部とを備え、上記保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断することを特徴とするものである。   That is, the power supply control system according to the present invention is a power supply control system provided with a control means for controlling a power supply switch by software, and the control means includes a main control unit as a core of power supply control, software A protection means for outputting a power supply control signal for turning off the power supply in the case of a runaway, and a pulse output section for outputting a pulse to the protection means based on a signal from the main control section. It is characterized in that it is determined that the software is operating normally when there is a pulse input of a fixed period from the pulse output unit.

本発明の電源制御システムは、ソフトウエアによって電源のリレーを制御するシステムである。この電源制御システムにおける電源オンオフの制御は、制御手段によって行われる。   The power supply control system of the present invention is a system for controlling a power supply relay by software. The power on / off control in this power control system is performed by the control means.

そして本発明の電源制御システムには、上記のように主制御部、保護手段、およびパルス出力部が備えられており、保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。なお、パルス出力部から出される一定周期のパルスは、主制御部からの信号に基づいて出されるものであり、主制御部が正常に動作していれば、常に一定周期のパルスが出力されるが、主制御部の動作に異常が発生すると(つまり、ソフトウエアが暴走すると)、パルスの出力が途切れてしまう。   The power supply control system of the present invention includes the main control unit, the protection unit, and the pulse output unit as described above, and the protection unit has a pulse input of a constant period from the pulse output unit, Judge that the software is operating normally. Note that the fixed-cycle pulse output from the pulse output unit is output based on the signal from the main control unit. If the main control unit is operating normally, a fixed-cycle pulse is always output. However, when an abnormality occurs in the operation of the main control unit (that is, when the software runs out of control), the pulse output is interrupted.

つまり、上記保護手段は、制御手段におけるソフトウエアの暴走を常に監視するものであり、上記パルス出力部からのパルス入力が途切れた場合にソフトウエアが暴走したと判断して、電源をオフする電源制御信号を出力する。   In other words, the protection means always monitors software runaway in the control means, and when the pulse input from the pulse output section is interrupted, it is determined that the software has runaway, and the power supply for turning off the power supply. Output a control signal.

このように、本発明の電源制御システムは、パルス出力部が一定周期でパルスを出力しているか否かを保護手段が判断することによって、ソフトウエアが正常に働いているか否かを監視するというものである。上記の構成によれば、主制御部を無駄に動作させることなく、電源をオフするときだけでなく、常にソフトウエアの暴走を監視することができ、ソフトウエアの暴走が発生した場合には、電源を強制的にオフすることができる。   Thus, the power supply control system of the present invention monitors whether the software is operating normally by the protection means judging whether or not the pulse output unit outputs pulses at a constant cycle. Is. According to the above configuration, it is possible to always monitor software runaway, not only when turning off the power without operating the main control unit wastefully, and when software runaway occurs, The power can be forcibly turned off.

また、本発明の電源制御システムは、従来技術のようにカウンタを用いるのではなく、パルス入力の有無によってソフトウエアの異常を検知するものであるため、異常を検知するまでの時間(カウンタの時間)を予め決めておく必要が無いという効果を得ることもできる。   The power supply control system of the present invention does not use a counter as in the prior art, but detects a software abnormality based on the presence or absence of a pulse input. Therefore, the time until the abnormality is detected (counter time) ) Can be obtained in advance.

本発明の電源制御システムにおいて、上記パルス出力部は、上記主制御部が動作状態の場合に、当該主制御部に制御されて上記保護手段に一定周期のパルスを出力する入出力ポート部と、上記主制御部が待機状態の場合に、上記保護手段に自動で一定周期のパルスを出力する自動パルス出力部とからなることが好ましい。   In the power supply control system of the present invention, the pulse output unit, when the main control unit is in an operating state, is controlled by the main control unit and outputs a pulse with a fixed period to the protection means, When the main control unit is in a standby state, the main control unit preferably includes an automatic pulse output unit that automatically outputs a pulse having a fixed period to the protection means.

上記の構成によれば、主制御部が待機状態となった場合に、主制御部によって制御される入出力ポート部の代わりに、自動パルス出力部が保護手段にパルスを出力するため、主制御部を待機状態から復帰させる必要がなくなる。そのため、余計な電力の消費をなくすことができる。つまり、上記特許文献2のようにソフトウエアの暴走を検知するために、わざわざ主制御部を復帰させる必要がないため、電力の消費を抑えることができる。   According to the above configuration, when the main control unit enters a standby state, the automatic pulse output unit outputs a pulse to the protection means instead of the input / output port unit controlled by the main control unit. There is no need to return the unit from the standby state. Therefore, unnecessary power consumption can be eliminated. That is, since it is not necessary to return the main control unit to detect software runaway as in Patent Document 2, it is possible to suppress power consumption.

本発明の電源制御システムにおいて、上記保護手段は、入力パルスによって印加される電圧と基準電圧とを比較し、入力パルスによって印加される電圧が基準電圧を超えた場合に電源制御信号を出力する電圧比較部を有していることが好ましい。   In the power supply control system of the present invention, the protection means compares the voltage applied by the input pulse with a reference voltage, and outputs a power supply control signal when the voltage applied by the input pulse exceeds the reference voltage. It is preferable to have a comparison part.

上記の構成によれば、ソフトウエアが暴走して保護手段に対して一定周期のパルス出力ができなくなった場合に、電圧比較部における入力パルス側の電圧が上昇を続け、基準電圧を超える。このとき、電圧比較部では、電源をオフするための電源制御信号が出力されるため、強制的に電源を落とすことができる。   According to the above configuration, when the software runs out of control and cannot output a pulse with a fixed period to the protection means, the voltage on the input pulse side in the voltage comparison unit continues to rise and exceeds the reference voltage. At this time, since the power supply control signal for turning off the power is output from the voltage comparison unit, the power can be forcibly turned off.

本発明の電源制御システムにおいて、上記電圧比較部の入力パルス側の入力端子に接続される回路を構成する部品の定数は、入力されるパルスの周期によって決められることが好ましい。   In the power supply control system of the present invention, it is preferable that the constants of the components constituting the circuit connected to the input terminal on the input pulse side of the voltage comparison unit are determined by the cycle of the input pulse.

保護手段に入力するパルスの一周期の長さは、ソフトウエアを動作させるハードウエアの処理スピードや、ソフトウエアの内容によって変更する。パルス周期が変わると、電圧比較部で検出される入力パルス側の電圧が基準電圧を超すまでに要する時間が異なってしまう。しかし、この基準電圧を超すまでに要する時間は、ソフトウエアが暴走してから電源をオフするまでの時間に大きな影響を与えるため、常に一定にしておくことが好ましい。   The length of one cycle of the pulse input to the protection means is changed depending on the processing speed of the hardware that operates the software and the contents of the software. When the pulse period changes, the time required for the voltage on the input pulse side detected by the voltage comparison unit to exceed the reference voltage is different. However, the time required to exceed the reference voltage has a great influence on the time from when the software runs away to when the power is turned off, so it is preferable to always keep the time constant.

上記の構成によれば、このようにパルス周期が変わった場合にも、保護手段内部の回路構成を変更することなく、入力パルス側の入力端子に接続される回路を構成している部品の定数、つまり、入力パルス側の入力端子に接続される抵抗の抵抗値および/またはコンデンサの容量を変更するという簡単な作業を行うだけで、入力パルスの電圧が基準電圧を超すまでに要する時間を一定に保つことができる。   According to the above configuration, even when the pulse period changes in this way, the constants of the components constituting the circuit connected to the input terminal on the input pulse side without changing the circuit configuration inside the protection means In other words, the time required for the input pulse voltage to exceed the reference voltage is fixed by simply changing the resistance value of the resistor connected to the input terminal on the input pulse side and / or changing the capacitance of the capacitor. Can be kept in.

本発明の電源制御システムにおいて、上記基準電圧は、入力されるパルスの周期によって変更されることが好ましい。   In the power supply control system of the present invention, it is preferable that the reference voltage is changed according to a cycle of an input pulse.

入力パルス側の電圧が基準電圧を超すまでに要する時間は、上述のように、一定に保つことが好ましい。そこで、入力されるパルスの周期が変わった場合には、上記のように、基準電圧を変更するという簡単な作業を行うことによって、入力パルスの電圧が基準電圧を超すまでに要する時間を一定に保つことができる。   The time required for the voltage on the input pulse side to exceed the reference voltage is preferably kept constant as described above. Therefore, when the period of the input pulse changes, the time required for the input pulse voltage to exceed the reference voltage is made constant by performing the simple operation of changing the reference voltage as described above. Can keep.

本発明の電源制御システムにおいて、上記自動パルス出力部は、主制御部を動作状態に復帰させるための外部からの割り込み信号が入力することによって、パルス出力を止め、上記入出力ポート部は、主制御部が動作状態に復帰した後に、主制御部の制御によってパルス出力を開始することが好ましい。   In the power supply control system of the present invention, the automatic pulse output unit stops the pulse output when an external interrupt signal for returning the main control unit to the operating state is input, and the input / output port unit It is preferable to start pulse output under the control of the main control unit after the control unit returns to the operating state.

上記の構成によれば、主制御部が待機状態から復帰するときに、主制御部による制御ではなく、外部からの割り込み信号が自動パルス出力部に直接入力されることによって、自動パルス出力部はパルス出力を止める。一方、入出力ポート部は、主制御部の制御によってパルス出力を開始する。このように、主制御部を介さずに、自動パルス出力を止めることによって、主制御部が待機状態から復帰するときにソフトウエアが暴走しているか否かを監視することができる。   According to the above configuration, when the main control unit returns from the standby state, the automatic pulse output unit is not controlled by the main control unit, but an external interrupt signal is directly input to the automatic pulse output unit. Stop pulse output. On the other hand, the input / output port section starts pulse output under the control of the main control section. Thus, by stopping the automatic pulse output without going through the main control unit, it is possible to monitor whether the software is running out of control when the main control unit returns from the standby state.

本発明にかかる電源制御システムは、以上のように、電源制御の中核となる主制御部と、ソフトウエアが暴走した場合に電源をオフする電源制御信号を出力する保護手段と、上記主制御部からの信号に基づいて上記保護手段にパルスを出力するパルス出力部とを備えており、上記保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断することを特徴とするものである。   As described above, the power control system according to the present invention includes a main control unit serving as the core of power control, a protection unit that outputs a power control signal for turning off the power when software runs out of control, and the main control unit. And a pulse output unit that outputs a pulse to the protection means based on a signal from the device, and the protection means operates normally when there is a pulse input of a certain period from the pulse output unit. It is characterized by judging that it is.

それゆえ、上記の構成によれば、主制御部を無駄に動作させることなく、電源をオフするときだけでなく、常にソフトウエアの暴走を監視することができ、ソフトウエアの暴走が発生した場合には、電源を強制的にオフすることができるという効果を奏する。   Therefore, according to the above configuration, it is possible to always monitor software runaway not only when turning off the power without operating the main control unit wastefully, but when software runaway occurs. Has the effect that the power supply can be forcibly turned off.

本発明の実施形態について図1ないし図5に基づいて説明すると以下の通りである。なお、本発明はこの記載に限定されるものではない。   An embodiment of the present invention will be described with reference to FIGS. 1 to 5 as follows. The present invention is not limited to this description.

本実施の形態では、複写機、プリンタ、FAX、スキャナなどの機能を兼ね備えたデジタル複合機に備えられた電源制御システムを例に挙げて説明する。図2には、本実施の形態にかかる電源制御システムの概略構成を示す。   In the present embodiment, a power control system provided in a digital multi-function peripheral having functions such as a copying machine, a printer, a FAX, and a scanner will be described as an example. FIG. 2 shows a schematic configuration of the power supply control system according to the present embodiment.

本実施の形態にかかる電源制御システムは、スイッチ部分を構成するソフト制御スイッチSW2と、このソフト制御スイッチSW2をソフトウエアによって制御するコントローラ部(制御手段)10とから構成されている。このコントローラ部10は、デジタル複合機などの本体システム100の内部に設けられている。   The power supply control system according to the present embodiment includes a software control switch SW2 that constitutes a switch portion, and a controller unit (control means) 10 that controls the software control switch SW2 by software. The controller unit 10 is provided inside a main body system 100 such as a digital multifunction peripheral.

図2に示すように、本体システム100には、ソフトウエアによって制御されるソフトウエア制御スイッチSW2以外に、手動で電源のオンオフを行う外部スイッチSW1も、SW2と並列して設けられおり、双方のスイッチからそれぞれ電源のオンオフを行うことができる。SW1またはSW2がオンされると、電源ユニット30を介して交流100Vの電源が本体システム100へ供給される。   As shown in FIG. 2, in the main system 100, in addition to the software control switch SW2 controlled by software, an external switch SW1 for manually turning on / off the power is also provided in parallel with SW2. Each switch can be turned on and off. When SW <b> 1 or SW <b> 2 is turned on, AC 100 V power is supplied to the main system 100 via the power supply unit 30.

ソフト制御スイッチSW2は、通常、外部電源SW1がオフされた時でも、FAXの送信予約やHDDへのデータバックアップ動作がある場合、ソフトウエアの処理によってソフト制御スイッチSW2をオンにしておく。FAX送信予約がある時は、予約時間までは省エネのためコントローラ部は待機状態としておき、予約時間になるとタイマー割込み(割り込み手段20)によって動作状態に復帰する。そしてFAX送信予約やHDDへのバックアップ動作が完了した時にソフトウエアの処理によってSW2はオフされる。   The software control switch SW2 normally turns on the software control switch SW2 by software processing when there is a fax transmission reservation or data backup operation to the HDD even when the external power supply SW1 is turned off. When there is a FAX transmission reservation, the controller unit is kept in a standby state for energy saving until the reservation time, and when the reservation time is reached, the operation state is restored by a timer interrupt (interrupt means 20). When the FAX transmission reservation or the backup operation to the HDD is completed, SW2 is turned off by software processing.

続いて、上記電源制御システムの制御手段の内部の構成について、図1を用いて説明する。図1に示すように、コントローラ部10の内部には、電源制御の中核となるCPU(主制御部)1が備えられており、システムコントローラであるチップセット2、各種プログラムが記憶されたROM4、メモリとして機能するRAM3、HDD(ハードディスクドライブ)5、CPU1の制御によって信号の入出力を行う入出力ポート(パルス出力部、入出力ポート部)6、所定の設定の下で自動的にパルスを出力する自動パルス出力回路(自動パルス出力部)7が、バスラインを介してCPU1と接続されている。コントローラ部10の内部には、これ以外に、ソフトウエアが暴走した場合に電源をオフするためのハードプロテクト信号(電源制御信号)HPを出力するハードプロテクト回路(保護手段)8、および、入出力ポート6から出力される電源スイッチON/OFF信号(ON/OFF)と上記ハードプロテクト信号とのオア(OR)回路9が設けられている。   Next, the internal configuration of the control means of the power supply control system will be described with reference to FIG. As shown in FIG. 1, the controller unit 10 includes a CPU (main control unit) 1 serving as a core of power control, a chip set 2 that is a system controller, a ROM 4 that stores various programs, RAM 3 functioning as a memory, HDD (hard disk drive) 5, input / output port (pulse output unit, input / output port unit) 6 for inputting / outputting signals under the control of the CPU 1, automatically outputting pulses under predetermined settings An automatic pulse output circuit (automatic pulse output unit) 7 is connected to the CPU 1 through a bus line. In addition to this, inside the controller unit 10, a hard protect circuit (protection means) 8 that outputs a hard protect signal (power control signal) HP for turning off the power when the software runs out of control, and an input / output An OR circuit 9 for providing a power switch ON / OFF signal (ON / OFF) output from the port 6 and the hard protect signal is provided.

本実施の形態の電源制御システムは、上記のような構成を備えることによって、外部スイッチSW1がオフ状態の場合にも、例えば、FAXの送信予約がある場合、ソフト制御スイッチSW2をオンのままにしておくことができる。つまり、本体システムは、このような電源制御システムを備えていることによって、例えば、複写機などの機能を使用しない夜間に、外部スイッチSW1をオフしておいても、ソフトウエアにその旨の設定をしておけば、FAX送信予約時間までの間、電源をオンにしておくことができる。   The power supply control system according to the present embodiment has the above-described configuration, so that, for example, when there is a fax transmission reservation, the soft control switch SW2 is kept on even when the external switch SW1 is off. I can keep it. In other words, the main body system is provided with such a power supply control system, so that, for example, even if the external switch SW1 is turned off at night when the function of the copying machine or the like is not used, the setting is made in the software. If this is done, the power can be turned on until the FAX transmission reservation time.

また、ソフトウエアに対してFAX送信が終わり一定の時間が経過した後にソフト制御スイッチがオフするように設定をしておけば、自動的に電源を落とすことができる。   In addition, if the software control switch is set to turn off after a certain time elapses after the FAX transmission is finished, the power can be automatically turned off.

しかし、このようなソフトウエアによって電源のスイッチを制御するシステムでは、FAX送信待ち中、送信中、あるいはFAX送信終了後にソフトウエアが暴走した場合(つまり、ソフトウエアが正常に動作しなくなった場合)に、ソフト制御スイッチSW2をオフすることができずに電源が入ったままの状態となってしまう危険性がある。   However, in such a system where the power switch is controlled by software, when the software runs out of control while waiting for fax transmission, during transmission, or after fax transmission ends (that is, when the software stops operating normally) In addition, there is a risk that the soft control switch SW2 cannot be turned off and the power is kept on.

そこで、本実施の形態にかかる電源制御システムには、CPU1が正常に動作していることを示す一定周期のパルス入力が途切れた場合に、ソフトウエアが暴走したと判断して、ソフト制御スイッチSW2をオフするためのハードプロテクト信号(HP)を出力するハードプロテクト回路8が備えられている。   Therefore, in the power supply control system according to the present embodiment, it is determined that the software has gone out of control when the pulse input of a certain period indicating that the CPU 1 is operating normally is interrupted, and the software control switch SW2 Is provided with a hard protect circuit 8 for outputting a hard protect signal (HP) for turning off.

また、このハードプロテクト回路8に一定周期のパルスを入力するために機能するパルス出力部11として、CPU1が動作状態の場合に、当該CPUに制御されてCPU制御パルス(Pulse1)を出力する入出力ポート(入出力ポート部)6と、CPU1が待機状態の場合に、自動で一定周期のパルスを出力する自動パルス出力回路(自動パルス出力部)7とが備えられている。なお、自動パルス出力回路7は、CPU1が待機状態に入る前に、CPU1が入出力ポート6に設定したイネーブル信号(EN)のハイレベルが入力されることによって、自動出力パルス(Pulse2)の出力を開始する。   In addition, as a pulse output unit 11 that functions to input pulses of a fixed period to the hard protect circuit 8, when the CPU 1 is in an operating state, an input / output that is controlled by the CPU and outputs a CPU control pulse (Pulse 1). A port (input / output port unit) 6 and an automatic pulse output circuit (automatic pulse output unit) 7 that automatically outputs a pulse having a fixed period when the CPU 1 is in a standby state are provided. The automatic pulse output circuit 7 outputs an automatic output pulse (Pulse 2) when the high level of the enable signal (EN) set by the CPU 1 to the input / output port 6 is input before the CPU 1 enters the standby state. To start.

一方、例えば、割り込み手段20の一つである入力部に対して本体システムを動作させるための指示が入力されると、CPU1および自動パルス出力回路7には、割り込み信号が入力される。この割り込み信号によって、CPU1は動作状態に復帰し、自動パルス出力回路7は、自動出力パルスの出力を止める。そして、CPU1が動作状態に復帰することにより、入出力ポートを制御して入出力ポートがCPU制御パルス(Pulse1)の出力を開始する。   On the other hand, for example, when an instruction for operating the main system is input to the input unit which is one of the interrupting means 20, an interrupt signal is input to the CPU 1 and the automatic pulse output circuit 7. With this interrupt signal, the CPU 1 returns to the operating state, and the automatic pulse output circuit 7 stops outputting the automatic output pulse. When the CPU 1 returns to the operating state, the input / output port is controlled and the input / output port starts outputting the CPU control pulse (Pulse 1).

つまり、自動パルス出力回路7は、CPUを動作状態に復帰させるための割り込み信号が外部から入力することによって、パルス出力を止め、入出力ポート6は、動作状態に復帰したCPU1に制御されてパルス出力を開始するというように、自動パルス出力回路7と入出力ポート6とは、交互に一定周期のパルスを出力する。   That is, the automatic pulse output circuit 7 stops the pulse output when an interrupt signal for returning the CPU to the operating state is input from the outside, and the input / output port 6 is controlled by the CPU 1 that has returned to the operating state to control the pulse. As the output is started, the automatic pulse output circuit 7 and the input / output port 6 alternately output pulses having a constant cycle.

ハードプロテクト回路8では、入出力ポート6から出力されるCPU制御パルス(Pulse1)、または、自動パルス出力回路7から出力される自動出力パルス(Pulse2)から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。そして、入出力ポート6あるいは自動パルス出力回路7からのパルス入力が途絶えた場合には、ソフトウエアが暴走したと判断して、オア回路9に対して、電源をオフする旨のハードプロテクト信号(HP)を出力する。オア回路9では、ハードプロテクト信号(HP)を受けて、電源をオフする旨のソフト制御スイッチ信号(SSW)をソフト制御スイッチSW2に対して出力する。   In the hard protect circuit 8, the CPU control pulse (Pulse 1) output from the input / output port 6 or the automatic output pulse (Pulse 2) output from the automatic pulse output circuit 7 has a pulse input of a certain period, so that the software Judge that the wearer is operating normally. When the pulse input from the input / output port 6 or the automatic pulse output circuit 7 is interrupted, it is determined that the software has run out of control, and a hard protect signal (OFF) is sent to the OR circuit 9 to turn off the power. HP) is output. The OR circuit 9 receives the hard protect signal (HP) and outputs a soft control switch signal (SSW) for turning off the power to the soft control switch SW2.

なお、ソフトウエアが正常に動作している場合は、オア回路9には、CPU1からの指示によって入出力ポート6から、電源をオンまたはオフする旨の電源ON/OFF信号(ON/OFF)が入力される。これによって、オア回路9からは、電源をオンまたはオフする旨のソフト制御スイッチ信号(SSW)が出力される。   If the software is operating normally, the OR circuit 9 receives a power ON / OFF signal (ON / OFF) from the input / output port 6 according to an instruction from the CPU 1. Entered. As a result, the OR circuit 9 outputs a soft control switch signal (SSW) for turning the power on or off.

このように、本実施の形態の電源制御システムでは、CPU1が待機状態の場合には、CPU1によって制御される入出力ポート6の代わりに、自動パルス出力回路7がハードプロテクト回路8に対してパルスを出力するため、ソフトウエアの動作を監視するためにCPU1を待機状態から復帰させる必要がなくなる。それゆえ、CPU1を無駄に動作させて余計な電力消費を招くことなく、常にソフトウエアの暴走を監視することができる。   As described above, in the power supply control system of the present embodiment, when the CPU 1 is in the standby state, the automatic pulse output circuit 7 pulses the hard protect circuit 8 instead of the input / output port 6 controlled by the CPU 1. Therefore, it is not necessary to return the CPU 1 from the standby state in order to monitor the operation of the software. Therefore, it is possible to always monitor the runaway of software without causing the CPU 1 to operate wastefully and causing unnecessary power consumption.

続いて、自動パルス出力回路7の内部の構成を、図3を用いて説明する。
自動パルス出力回路7は、CPU1が待機状態(スリープ状態)の場合に働く回路である。図3に示すように、自動パルス出力回路7の内部には、ラッチ回路71と、イネーブルパルス生成回路72とが設けられている。ラッチ回路71には、CPU1が待機状態になることを示すイネーブル信号(EN)、回路を初期状態にするリセット信号(RE)、上述の割り込み信号(INT)が入力する。リセット信号(RE)と割り込み信号(INT)の入力部は、アンド回路73を介してラッチ回路72と接続されている。ラッチ回路71では、イネーブル信号(EN)が“High”となった場合に、出力が“High”となってイネーブルパルス生成回路72に入力される。このとき、イネーブルパルス生成回路72では、自動出力パルスが出力される。
Next, the internal configuration of the automatic pulse output circuit 7 will be described with reference to FIG.
The automatic pulse output circuit 7 is a circuit that works when the CPU 1 is in a standby state (sleep state). As shown in FIG. 3, a latch circuit 71 and an enable pulse generation circuit 72 are provided inside the automatic pulse output circuit 7. The latch circuit 71 receives an enable signal (EN) indicating that the CPU 1 is in a standby state, a reset signal (RE) for initializing the circuit, and the interrupt signal (INT) described above. Input portions of the reset signal (RE) and the interrupt signal (INT) are connected to the latch circuit 72 via the AND circuit 73. In the latch circuit 71, when the enable signal (EN) becomes “High”, the output becomes “High” and is input to the enable pulse generation circuit 72. At this time, the enable pulse generation circuit 72 outputs an automatic output pulse.

そして、CPU1が動作状態になることを指示する割り込み信号(INT)がラッチ回路71に入力されると、ラッチ回路72の出力は“Low”となってイネーブルパルス生成回路72に入力される。このとき、イネーブルパルス生成回路72では、自動出力パルスの出力を停止する。   When an interrupt signal (INT) for instructing the CPU 1 to enter the operating state is input to the latch circuit 71, the output of the latch circuit 72 becomes “Low” and is input to the enable pulse generation circuit 72. At this time, the enable pulse generation circuit 72 stops the output of the automatic output pulse.

図5には、本実施の形態における電源制御システムにおける各回路から出力される各種信号のパルス出力タイミングを示す。図5に示す各種信号は、(a)リセット信号、(b)システムクロック信号、(c)イネーブル信号、(d)割り込み信号、(e)自動出力パルス、(f)CPU制御パルスである。なお、(b)のシステムクロック信号とは、本システム全体を同期動作させるための基準クロックである。   FIG. 5 shows pulse output timings of various signals output from each circuit in the power supply control system according to the present embodiment. The various signals shown in FIG. 5 are (a) a reset signal, (b) a system clock signal, (c) an enable signal, (d) an interrupt signal, (e) an automatic output pulse, and (f) a CPU control pulse. The system clock signal (b) is a reference clock for synchronizing the entire system.

図5では、まず、t1の時点では、CPU1が動作している状態において、(a)リセット信号が“High”になった状態(すなわち、システムがリセット状態から解除されて通常動作が可能な状態)を示す。このときは、入出力ポート6から出力されるCPU制御パルスがハードプロテクト回路8へ入力され、ハードプロテクト回路8はこのCPU制御パルスによる一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。   In FIG. 5, first, at the time t1, in the state where the CPU 1 is operating, (a) the reset signal becomes “High” (that is, the system is released from the reset state and can operate normally). ). At this time, the CPU control pulse output from the input / output port 6 is input to the hard protect circuit 8, and the hard protect circuit 8 is operated normally by the presence of a pulse input of a fixed period by the CPU control pulse. Judge that you are doing.

つぎに、t2の時点では、CPU1が動作状態から待機状態(スリープ状態)切り替わる。これによって、入出力ポート6から出力される(f)CPU制御パルスは出力を停止する。このとき、入出力ポート6からは、CPU1からの指示によって(c)イネーブル信号(EN)が出力され、自動パルス出力回路7へ入力される。つまり、イネーブル信号が“High”の状態となる。すると、自動パルス出力回路7では、CPU制御パルスと同周期の(e)自動出力パルスの出力を開始する。   Next, at time t2, the CPU 1 switches from the operating state to the standby state (sleep state). As a result, the output of the (f) CPU control pulse output from the input / output port 6 stops. At this time, (c) an enable signal (EN) is output from the input / output port 6 according to an instruction from the CPU 1 and input to the automatic pulse output circuit 7. That is, the enable signal is in a “High” state. Then, the automatic pulse output circuit 7 starts outputting the (e) automatic output pulse having the same cycle as the CPU control pulse.

そのため、ハードプロテクト回路8には、CPU1が動作状態から待機状態に切り替わっても、常に一定周期のパルスが入力される。これによって、ハードプロテクト回路8では、ソフトウエアが正常に動作し、CPU1の動作状態の切り替えが正常に行われたと判断することができる。   Therefore, even when the CPU 1 switches from the operating state to the standby state, a pulse having a constant cycle is always input to the hard protect circuit 8. As a result, the hard protect circuit 8 can determine that the software operates normally and that the operation state of the CPU 1 has been switched normally.

その後、CPU1が待機状態中に、FAXの送信を行う場合やFAXの受信があった場合には、FAX送信操作を行うための入力部、あるいは、FAX受信部などの割り込み手段から、自動パルス出力回路およびCPU1に(d)割り込み信号が入力される(図5におけるt3の時点)。すると、(c)イネーブル信号は“High”から“Low”に切り替わり、自動パルス出力回路7は、(e)自動出力パルスの出力を停止する。一方、CPU1に割り込み信号が入力することによって、CPU1は動作状態となるため、動作状態の切り替えが正常に行われていれば(すなわち、ソフトウエアが正常にしていれば)、入出力ポート6はCPU1によって制御されて一定周期の(f)CPU制御パルスの出力を再び開始する。   After that, when the CPU 1 is in a standby state, when FAX transmission or FAX reception is performed, automatic pulse output is performed from an input unit for performing FAX transmission operation or interrupt means such as a FAX reception unit. (D) An interrupt signal is input to the circuit and the CPU 1 (at time t3 in FIG. 5). Then, (c) the enable signal is switched from “High” to “Low”, and the automatic pulse output circuit 7 (e) stops outputting the automatic output pulse. On the other hand, when the interrupt signal is input to the CPU 1, the CPU 1 is in an operating state. Therefore, if the switching of the operating state is performed normally (that is, if the software is operating normally), the input / output port 6 It is controlled by the CPU 1 and starts outputting the (f) CPU control pulse with a fixed period again.

以上のように、本実施の形態にかかる電源制御システムでは、コントローラ部10のソフトウエアが正常に動作していれば、CPU1が動作状態である場合にも、待機状態である場合にも、ハードプロテクト回路8には常に一定周期のパルスが入力される。これによって、ハードプロテクト回路8は、ソフトウエアが正常に動作していると判断することができる。   As described above, in the power supply control system according to the present embodiment, as long as the software of the controller unit 10 is operating normally, the hardware can be used regardless of whether the CPU 1 is in an operating state or in a standby state. A pulse having a constant period is always input to the protect circuit 8. Thereby, the hard protect circuit 8 can determine that the software is operating normally.

なお、ソフトのバグなどでソフトウエアが暴走した場合には入出力ポートへの制御ができない状態になるため、入出力ポート6あるいは自動パルス出力回路7からの一定周期のパルス出力が停止してしまう。   If the software runs away due to a software bug or the like, the input / output port cannot be controlled, and the pulse output from the input / output port 6 or the automatic pulse output circuit 7 stops. .

すると、ハードプロテクト回路8では、一定周期のパルス入力が止まることによって、ソフトウエアが暴走したと判断して、ソフト制御スイッチSW2をオフするためのハードプロテクト信号(HP)を出力する。   Then, the hard protect circuit 8 determines that the software has gone out of control by stopping the pulse input at a fixed period, and outputs a hard protect signal (HP) for turning off the software control switch SW2.

以上のように、本実施の形態の電源制御システムによれば、割り込み信号によって、CPU1が待機状態から動作状態に切り替わる場合には、割り込み信号が自動パルス出力回路7にも直接入力することによって、CPU1を介さずに、自動パルス出力回路7でのパルス出力を停止することができるため、CPU1が待機状態から復帰するときにソフトウエアが暴走していることをより確実に検知することができる。   As described above, according to the power supply control system of the present embodiment, when the CPU 1 is switched from the standby state to the operating state by the interrupt signal, the interrupt signal is also directly input to the automatic pulse output circuit 7. Since the pulse output from the automatic pulse output circuit 7 can be stopped without going through the CPU 1, it is possible to more reliably detect that the software is running out of control when the CPU 1 returns from the standby state.

続いて、ハードプロテクト回路8において、パルス入力の有無からソフトウエアの動作状態を判断する方法について説明する。図4には、ハードプロテクト回路8内部の回路構成の一例を示す。   Next, a method for determining the software operating state from the presence or absence of pulse input in the hard protect circuit 8 will be described. FIG. 4 shows an example of the circuit configuration inside the hard protect circuit 8.

図4に示すように、ハードプロテクト回路8の内部には、CPU制御パルス(Pulse1)あるいは自動出力パルス(Pulse2)側から印加される電圧(これらをまとめて「入力パルスによって印加される電圧」、あるいは、「A点における電圧」と呼ぶ)と、基準電圧とを比較し、入力パルスによって印加される電圧が基準電圧Vsを超えた場合にハードプロテクト信号(HP)を出力するコンパレータ(電圧比較器)81が設けられている。   As shown in FIG. 4, the hard protect circuit 8 includes a voltage applied from the CPU control pulse (Pulse 1) or automatic output pulse (Pulse 2) side (collectively, a “voltage applied by the input pulse”), Alternatively, it is referred to as “voltage at point A” and a reference voltage, and a comparator (voltage comparator) that outputs a hard protect signal (HP) when the voltage applied by the input pulse exceeds the reference voltage Vs. ) 81 is provided.

ここで、コンパレータ81における入力パルス側の入力端子に接続された回路の構成について説明する。Pulse1あるいはPulse2が入力する入力端子と、コンパレータ81における入力パルス側の入力端子(すなわち、A点)とは、トランジスタQ1を介して接続されている。   Here, the configuration of the circuit connected to the input terminal on the input pulse side in the comparator 81 will be described. The input terminal to which Pulse 1 or Pulse 2 is input and the input terminal on the input pulse side (that is, point A) in the comparator 81 are connected via a transistor Q1.

Pulse1あるいはPulse2が入力する入力端子は、トランジスタQ1のベースと接続されており、その間には、抵抗R1、コンデンサC1、ダイオードD1、抵抗R2が配置されている。   An input terminal to which Pulse1 or Pulse2 is input is connected to the base of the transistor Q1, and a resistor R1, a capacitor C1, a diode D1, and a resistor R2 are disposed therebetween.

入力パルス側の入力端子は、トランジスタQ1のコレクタと接続されており、その間には、抵抗R4が配置されている。また、入力パルス側の入力端子には、抵抗R4と電源に接続された抵抗R5、および、接地したコンデンサC1が接続されている。   The input terminal on the input pulse side is connected to the collector of the transistor Q1, and a resistor R4 is disposed therebetween. Also, the input terminal on the input pulse side is connected to a resistor R4, a resistor R5 connected to a power source, and a grounded capacitor C1.

トランジスタQ1のエミッタは接地している。また、トランジスタQ1のベースとエミッタとは抵抗R3を介して接続されている。   The emitter of the transistor Q1 is grounded. The base and emitter of the transistor Q1 are connected via a resistor R3.

上記のような回路構成を有するハードプロテクト回路8では、CPU制御パルス(Pulse1)あるいは自動出力パルス(Pulse2)が一定周期で入力されていれば、A点における入力電圧は、基準電圧Vsを超えないように設定されている。   In the hard protect circuit 8 having the above circuit configuration, the input voltage at the point A does not exceed the reference voltage Vs if the CPU control pulse (Pulse 1) or the automatic output pulse (Pulse 2) is input at a constant cycle. Is set to

ここで、A点における電圧の変動と入力パルスとの関係を、図6を用いて説明する。
図6に示すように、CPU制御パルスあるいは自動出力パルスが一定周期で入力されている場合には、パルスの一周期分が経過するごとに、A点における電圧は0に落ちるような構成となっている。
Here, the relationship between the voltage fluctuation at point A and the input pulse will be described with reference to FIG.
As shown in FIG. 6, when the CPU control pulse or the automatic output pulse is input at a constant cycle, the voltage at the point A drops to 0 every time one cycle of the pulse elapses. ing.

具体的には、トランジスタQ1がOFF状態のとき(図6のグラフのBの期間)は、コンデンサC2に電荷がたまっていくため、A点における電圧値は上昇する。そして、トランジスタQ1がON状態となったとき(図6のグラフのC点)に、電荷がGNDへ逃げるため、電圧値が0に落ちる。そして、上述のハードプロテクト回路8の構成によれば、ちょうど入力パルスが一周期分経過した時点で、トランジスタQ1が瞬間的にON状態となる。これは、コンデンサC1には瞬間的にしか電流が流れず、トランジスタQ1のベースの電圧は一瞬ハイレベル(トランジスタQ1オン)の後、ローレベル(トランジスタQ1オフ)になるためである。   Specifically, when the transistor Q1 is in the OFF state (period B in the graph of FIG. 6), the electric charge is accumulated in the capacitor C2, so that the voltage value at the point A increases. Then, when the transistor Q1 is turned on (point C in the graph of FIG. 6), the charge escapes to GND, so that the voltage value falls to zero. According to the configuration of the hard protect circuit 8 described above, the transistor Q1 is instantaneously turned on at the time when the input pulse has just passed for one cycle. This is because a current flows through the capacitor C1 only momentarily, and the voltage at the base of the transistor Q1 momentarily goes high (transistor Q1 on) and then goes low (transistor Q1 off).

つまり、トランジスタQ1のベース側における抵抗R1・R2・R3、コンデンサC1、ダイオードD1などから構成される回路では、入力パルスが一周期分経過したときに、トランジスタQ1がONするように、各定数が設定されている。   In other words, in the circuit composed of the resistors R1, R2, R3, the capacitor C1, the diode D1, etc. on the base side of the transistor Q1, each constant is set so that the transistor Q1 is turned on when an input pulse has passed for one cycle. Is set.

そして、ソフトウエアが暴走した場合(図6のグラフのDの期間)には、パルスの入力が途切れるため、トランジスタQ1がONになることはなく、A点における電圧値は上昇を続ける。そして、このA点における電圧値が基準電圧Vsを超すと、コンパレータ81は“High”になり、ハードプロテクト信号(HP)が出力される。   When the software runs away (period D in the graph of FIG. 6), the pulse input is interrupted, so that the transistor Q1 is not turned on and the voltage value at the point A continues to rise. When the voltage value at the point A exceeds the reference voltage Vs, the comparator 81 becomes “High” and a hard protect signal (HP) is output.

以上のように、上記のハードプロテクト回路8の構成によれば、パルスが一定周期で入力されているときはA点の電圧は基準電圧になる前に放電されて0に落ちるが、ソフトウエアの暴走によってパルスが止まると(すなわち、波形がHighレベルまたはLowレベルに固定されると)、放電されずに基準電圧に達する。すると、コンパレータ81の出力が反転し、ハードプロテクト信号がアクティブとなる。これによって、電源を強制的に切る旨のソフト制御スイッチ信号が出力され、ソフト制御スイッチを強制的にオフすることができる。   As described above, according to the configuration of the hard protect circuit 8 described above, when the pulse is input at a constant period, the voltage at the point A is discharged before it becomes the reference voltage and falls to 0. When the pulse stops due to runaway (that is, when the waveform is fixed to the high level or the low level), the reference voltage is reached without being discharged. Then, the output of the comparator 81 is inverted and the hard protect signal becomes active. As a result, a soft control switch signal for forcibly turning off the power is output, and the soft control switch can be forcibly turned off.

ところで、CPU1での制御によって出力されるCPU制御パルスの一周期の長さは、ソフトウエアを動作させるハードウエアの処理スピードや、ソフトウエアの内容によって様々に変わるものである。このパルス周期が変わると、コンパレータ81で検出される入力パルスの電圧が基準電圧を超すまでに要する時間が異なってしまう。   By the way, the length of one cycle of the CPU control pulse output by the control of the CPU 1 varies depending on the processing speed of the hardware that operates the software and the contents of the software. If this pulse period changes, the time required for the voltage of the input pulse detected by the comparator 81 to exceed the reference voltage will differ.

例えば、パルス周期が短くなると、A点における電圧が比較的低い状態で、入力パルスが一周期分経過し、トランジスタQ1が瞬間的にON状態となって、電圧が0に落ちる。そのため、パルス周期が短いシステムにおいてソフトウエアが暴走した場合、基準電圧Vsを超すまでに要する時間が通常より長くなり、結果的にソフトウエアが暴走したことを検知するのが遅れてしまう。   For example, when the pulse period is shortened, the input pulse passes for one period while the voltage at the point A is relatively low, the transistor Q1 is instantaneously turned on, and the voltage drops to zero. Therefore, when the software runs away in a system with a short pulse period, the time required to exceed the reference voltage Vs becomes longer than usual, and as a result, it is delayed to detect that the software has runaway.

しかし、本実施の形態におけるハードプロテクト回路8の構成によれば、抵抗R5の値あるいはコンデンサC2の容量を変更することによって、A点における電圧の上昇の度合い(すなわち、図6に示すグラフにおける傾き)を変化させることができる。そのため、パルス周期が異なるシステムにおいても、ソフトウエアが暴走したことを検知するまでに要する時間を簡単に一定にすることができる。   However, according to the configuration of the hard protect circuit 8 in the present embodiment, the degree of increase in voltage at the point A (that is, the slope in the graph shown in FIG. 6) is changed by changing the value of the resistor R5 or the capacitance of the capacitor C2. ) Can be changed. Therefore, even in systems with different pulse periods, the time required to detect that the software has gone out of control can be easily made constant.

また、入力されるパルスの周期が変わった場合には、基準電圧Vsの値を変更することによって、ソフトウエアが暴走したことを検知するまでに要する時間を一定にすることもできる。この基準電圧Vsの変更については、従来から一般に行われているように、基準電圧に接続される電位や抵抗値を変えることによって容易に行うことができる。   Further, when the period of the input pulse changes, the time required to detect that the software has run out of control can be made constant by changing the value of the reference voltage Vs. The change of the reference voltage Vs can be easily performed by changing a potential or a resistance value connected to the reference voltage, as conventionally performed.

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.

つまり、本実施の形態では、デジタル複合機に備えられた電源制御システムを例に挙げて説明したが、本発明はこれに限定されるものではなく、ソフトウエアによって制御される電源システムを備えているあらゆる電子機器、システムなどに適用することができる。   That is, in the present embodiment, the power supply control system provided in the digital multifunction peripheral has been described as an example. However, the present invention is not limited to this, and includes a power supply system controlled by software. It can be applied to all electronic devices and systems.

本発明は、ソフトウエアによって電源のオンオフが制御される電源制御システムが備えられたあらゆる電子機器に使用することができ、ソフトウエアが暴走した場合に、確実に電源をオフすることができる。   INDUSTRIAL APPLICABILITY The present invention can be used for any electronic device provided with a power supply control system in which power on / off is controlled by software, and can reliably turn off power when the software runs away.

本実施の形態にかかる電源制御システムの構成を示すブロック図である。It is a block diagram which shows the structure of the power supply control system concerning this Embodiment. 本実施の形態にかかる電源制御システムの概略構成を示す模式図である。It is a schematic diagram which shows schematic structure of the power supply control system concerning this Embodiment. 図1に示す電源制御システムに備えられた自動パルス出力回路の内部の構成を示す模式図である。It is a schematic diagram which shows the internal structure of the automatic pulse output circuit with which the power supply control system shown in FIG. 1 was equipped. 図1に示す電源制御システムに備えられたハードプロテクト回路の内部の構成を示す回路図である。FIG. 2 is a circuit diagram showing an internal configuration of a hard protect circuit provided in the power supply control system shown in FIG. 1. 電源制御システムにおける各構成から出力される信号のパルス出力タイミングを示すタイミングチャートである。It is a timing chart which shows the pulse output timing of the signal output from each structure in a power supply control system. パルス出力部から出力されるパルス波形と、図4に示すハードプロテクト回路のA点における電圧[V]との関係を示すグラフである。6 is a graph showing a relationship between a pulse waveform output from a pulse output unit and a voltage [V] at a point A of the hard protect circuit shown in FIG. 4.

符号の説明Explanation of symbols

1 CPU(主制御部)
6 入出力ポート(パルス出力部、入出力ポート部)
7 自動パルス出力回路(自動パルス出力部)
8 ハードプロテクト回路(保護手段)
81 コンパレータ(電圧比較部)
1 CPU (main control unit)
6 I / O port (pulse output, I / O port)
7 Automatic pulse output circuit (automatic pulse output unit)
8 Hard protection circuit (protection means)
81 Comparator (Voltage comparison unit)

Claims (6)

電源のスイッチを制御する電源制御システムであって、
ソフトウエアによって上記電源のスイッチを制御する制御手段と、割込手段とを有し、
上記制御手段は、電源制御の中核となる主制御部と、上記ソフトウエアが暴走した場合に上記電源をオフするための電源制御信号を出力する保護手段と、上記保護手段に一定周期のパルス出力を行うパルス出力部とを備え、
上記保護手段は、上記パルス出力部から上記パルス入力がある場合に上記ソフトウエアが正常に動作していると判断し、上記パルスの入力が止まった場合に上記ソフトウエアが暴走したと判断して上記電源制御信号を出力するものであり、
上記パルス出力部は、入出力ポート部と自動パルス出力部とを備え、
上記割込手段は、上記主制御部を待機状態から動作状態に復帰させる際、上記復帰のための割込信号を上記主制御部に送信すると共に、上記主制御部を介さずに上記割込信号を上記自動パルス出力部にも送信するものであり、
上記主制御部は、上記割込信号を入力すると上記待機状態から上記動作状態に復帰し、上記待機状態において上記入出力ポート部から上記パルスの出力を行わず、上記動作状態において上記入出力ポート部から上記パルスの出力を行うものであり、
上記自動パルス出力部は、上記待機状態において上記パルスの出力を行い、上記割込信号を入力すると上記パルスの出力を停止するようになっていることを特徴とする電源制御システム。
A power control system for controlling a power switch,
Control means for controlling the switch of the power supply by software, and interrupt means,
It said control means includes a main controller at the core of the power supply control, and protection means for outputting a power control signal for the software is turned off the power when runaway pulse of a constant period to said protection means A pulse output unit for performing output,
The protective means determines that the software is operating properly if from the pulse output unit is an input of the pulse, it is determined that the software runs away when the input of the pulse is stopped Output the above power control signal,
The pulse output unit includes an input / output port unit and an automatic pulse output unit,
The interrupt means, when returning the main control unit from the standby state to the operating state, transmits an interrupt signal for the return to the main control unit and does not pass through the main control unit. The signal is also sent to the automatic pulse output unit,
When the interrupt signal is input, the main control unit returns from the standby state to the operation state, does not output the pulse from the input / output port unit in the standby state, and does not output the pulse in the operation state. The above pulse is output from the unit,
The automatic pulse output unit outputs the pulse in the standby state and stops outputting the pulse when the interrupt signal is input .
上記主制御部は、上記待機状態になることを示すイネーブル信号を上記入出力ポート部から出力してから、上記動作状態から待機状態に移行するようになっており、
上記入出力ポート部から出力される上記イネーブル信号は上記自動パルス出力部に入力するようになっており、
上記自動パルス出力部は、上記入出力ポート部から上記イネーブル信号を入力すると、上記パルスの出力を開始するようになっていることを特徴とする請求項1に記載の電源制御システム。
The main control unit is configured to shift from the operation state to the standby state after outputting an enable signal indicating that the standby state is to be entered from the input / output port unit.
The enable signal output from the input / output port unit is input to the automatic pulse output unit,
The power supply control system according to claim 1, wherein the automatic pulse output unit starts outputting the pulse when the enable signal is input from the input / output port unit .
上記保護手段は、上記パルスを入力し、当該パルスによって印加される電圧と基準電圧とを比較し、上記パルスによって印加される電圧が基準電圧を超えた場合に上記電源制御信号を出力する電圧比較部を有することを特徴とする請求項1または2に記載の電源制御システム。 It said protection means, the voltage comparison inputs the pulse, compares the voltage with a reference voltage applied by the pulse, and outputs the power control signal when the voltage applied by the pulse exceeds the reference voltage power control system according to claim 1 or 2, characterized in that have a part. 上記電圧比較部の入力パルス側の入力端子に接続される回路を構成する部品の定数は、入力されるパルスの周期によって決められることを特徴とする請求項3に記載の電源制御システム。   4. The power supply control system according to claim 3, wherein constants of components constituting a circuit connected to an input terminal on the input pulse side of the voltage comparison unit are determined by a cycle of input pulses. 上記基準電圧は、入力されるパルスの周期によって変更されることを特徴とする請求項3に記載の電源制御システム。   The power supply control system according to claim 3, wherein the reference voltage is changed according to a cycle of an input pulse. 請求項1から5のいずれか1項に記載の電源制御システムを有することを特徴とする複合機。A multifunction machine comprising the power supply control system according to any one of claims 1 to 5.
JP2004292747A 2004-10-05 2004-10-05 Power control system, MFP Expired - Fee Related JP4381948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004292747A JP4381948B2 (en) 2004-10-05 2004-10-05 Power control system, MFP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292747A JP4381948B2 (en) 2004-10-05 2004-10-05 Power control system, MFP

Publications (2)

Publication Number Publication Date
JP2006107119A JP2006107119A (en) 2006-04-20
JP4381948B2 true JP4381948B2 (en) 2009-12-09

Family

ID=36376788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292747A Expired - Fee Related JP4381948B2 (en) 2004-10-05 2004-10-05 Power control system, MFP

Country Status (1)

Country Link
JP (1) JP4381948B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7835126B2 (en) 2007-07-03 2010-11-16 Kyocera Corporation Resettable short-circuit protection circuit

Also Published As

Publication number Publication date
JP2006107119A (en) 2006-04-20

Similar Documents

Publication Publication Date Title
US8635474B2 (en) Image forming apparatus
JP2007094929A (en) Printing system and printer host apparatus
JP2004024000A (en) Use of load by peak power reduction alternate mode
JP2007306673A (en) Counter-electromotive force eliminating device
US7213160B2 (en) Power management apparatus, power management method, and power management system
RU2573233C2 (en) Image forming device, method of controlling image forming device and data medium
JP2008542938A (en) Equipment with recording equipment
US10275191B2 (en) Information processing apparatus including nonvolatile storage device, and control method for same
JP5455826B2 (en) Power-on control circuit
JP6256251B2 (en) Power management circuit and image forming apparatus having the same
JP5676902B2 (en) Information processing apparatus and information processing apparatus control method
JP4529441B2 (en) Image processing apparatus and host apparatus
JP3732190B2 (en) Regulator protection circuit and power supply device including the same
JP4381948B2 (en) Power control system, MFP
WO2009007309A1 (en) Electronic device with cpu and interrupt relay stage
JP6214303B2 (en) Image forming apparatus and method of controlling image forming apparatus
JP2004070767A (en) Controller
JP4545173B2 (en) Vehicle control device
JP2004139008A (en) Power-saving sensor detection device
US9904342B2 (en) Image forming apparatus, method of controlling the same, and storage medium
US20070038876A1 (en) Circuit arrangement for activating a circuit block and method for the same
JP3711849B2 (en) Microcomputer
JPH0443436A (en) Device with microprocessor
JP2008114571A (en) Controller and data processor
JP2009015613A (en) Monitoring circuit, electronic control device, and method of controlling monitoring circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4381948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees